JP6426527B2 - 光回路 - Google Patents

Description

本発明は、高速カオス光信号生成光回路もしくは光信号バッファメモリ回路などの光回路の調整を行う際に光出力パワーをモニタするための半導体受光検出回路を備えた光回路に関するものである。

カオス信号を生成する技術は、デバイスモデリング、金融デリバティブ計算、気象シミュレーション等の計算を行う計算器に用いられる乱数や、秘密鍵共有の暗号システムに用いられる乱数、あるいは量子暗号通信に用いられる乱数などを生成するために必須のものである。特に１０Ｇｂ／ｓを越える高速なカオス信号を生成する、簡便かつ小型な高速カオス光信号生成光回路が求められている。

図４は特許文献１に開示された従来の高速カオス光信号生成光回路の構成を説明するブロック図である。図４の高速カオス光信号生成光回路は、マッハツェンダー干渉型光強度変調部ＭＺ−１と、マッハツェンダー干渉型光強度変調部ＭＺ−１の後述する光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから出力されたＲＺ（Return to Zero）型クロック信号光を２系統に分波する光分波部ＳＰ−１と、光分波部ＳＰ−１で分波された２系統のＲＺ型クロック信号光がマッハツェンダー干渉型光強度変調部ＭＺ−１内の後述する光位相変調部Ｒ１，Ｌ１に到達するまでの光伝搬遅延差に相当する遅延を、光位相変調部Ｒ１，Ｌ１に入力される２系統のＲＺ型クロック信号光の内、光位相変調部Ｒ１，Ｌ１に到達するまでの光伝搬遅延が長い方のＲＺ型クロック信号光に付与する光伝搬遅延差付与部Ｄ−Ｄ−１とから構成される。

マッハツェンダー干渉型光強度変調部ＭＺ−１は、図示しないクロック信号光源から出力される、ピーク光パワーが一定のＲＺ型のクロック信号光を受ける光入力ポートＰ−ＭＺ−１−１と、光入力ポートＰ−ＭＺ−１−１に入力されたＲＺ型クロック信号光を伝送する２つの光干渉アームと、この２つの光干渉アームの端部に設けられた２つの光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓ，Ｐ−ＭＺ−１−ｂａｒと、光分波部ＳＰ−１で分波された２つの光信号をマッハツェンダー干渉型光強度変調部ＭＺ−１の２つの光干渉アーム内の後述する光位相変調部Ｒ１，Ｌ１へ入力するための位相変調制御用の光入力ポートＰ−Ｒ１，Ｐ−Ｌ１と、２つの光干渉アームに１つずつ設けられ、光干渉アームにより伝送されるＲＺ型クロック信号光を、光入力ポートＰ−Ｒ１，Ｐ−Ｌ１から入力されるＲＺ型クロック信号光の光強度に応じて位相変調する光位相変調部Ｒ１，Ｌ１とから構成される。

図４における１００は一端が光入力ポートＰ−ＭＺ−１−１に接続され他端が光位相変調部Ｌ１の入力に接続された光導波路、１０１は一端が光導波路１００に近接して配置され他端が光位相変調部Ｒ１の入力に接続された光導波路、１０２は一端が光位相変調部Ｌ１の出力に接続され他端が光出力ポートＰ−ＭＺ−１−ｂａｒに接続された光導波路、１０３は一端が光位相変調部Ｒ１の出力に接続され他端が光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓに接続され、一部が光導波路１０２と近接して配置された光導波路である。

光導波路１００，１０２がマッハツェンダー干渉型光強度変調部ＭＺ−１の一方の光干渉アームを構成し、光導波路１０１，１０３がマッハツェンダー干渉型光強度変調部ＭＺ−１の他方の光干渉アームを構成している。光導波路１００と光導波路１０１との間では、光信号の漏洩が発生し、光導波路１００に入力された光信号は光導波路１０１にも入力される。光導波路１０２と光導波路１０３との間では、相互に光信号の漏洩が発生する。

また、１０４は一端が光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓに接続され他端が光分波部ＳＰ−１の入力に接続された光導波路、１０５は一端が光分波部ＳＰ−１の第１の出力に接続され他端が光伝搬遅延差付与部Ｄ−Ｄ−１の入力に接続された光導波路、１０６は一端が光分波部ＳＰ−１の第２の出力に接続され他端が光入力ポートＰ−Ｒ１に接続された光導波路、１０９は一端が光伝搬遅延差付与部Ｄ−Ｄ−１の出力に接続され他端が光入力ポートＰ−Ｌ１に接続された光導波路である。

光入力ポートＰ−ＭＺ−１−１に入力されるクロック信号光の光パワー変化を図５に示す。このように、図示しないクロック信号光源から光入力ポートＰ−ＭＺ−１−１に入力されるクロック信号光は、ピーク光パワーが一定のＲＺ型の信号光である。

標準的なマッハツェンダー干渉型光強度変調部においては、干渉器を構成する２つの光干渉アームを光が伝搬する際に位相差が生じない状態が変調駆動が行われていない状態であり、このとき入力側の光干渉アームに対して異なる側の光干渉アームの光出力ポートから光信号が１００％出力される。また、２つの光干渉アームを光が伝搬する際に位相差がπとなる状態においては、光入力ポートと同じ側の光干渉アームの光出力ポートから光信号が１００％出力される。

したがって、図４に示した高速カオス光信号生成光回路にクロック信号光が光入力ポートＰ−ＭＺ−１−１から入力される場合、最初のクロック光パルスｐ０は、光入力ポートＰ−ＭＺ−１−１と異なる側の光干渉アームの光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから１００％出力され、光分波部ＳＰ−１によりクロック光パルスｐ０−１，ｐ０−２の２つに分波され、引き続き光伝搬遅延差付与部Ｄ−Ｄ−１により遅延を付与された後、それぞれ光入力ポートＰ−Ｒ１，Ｐ−Ｌ１から光位相変調部Ｒ１，Ｌ１へと入力される。

図６（Ａ）は光入力ポートＰ−ＭＺ−１−１への入力クロック信号光の入力タイミングを示す図、図６（Ｂ）は光位相変調部Ｒ１への入力信号光の入力タイミングを示す図、図６（Ｃ）は光位相変調部Ｌ１への入力信号光の入力タイミングを示す図である。
図６（Ｂ）に示すように、光入力ポートＰ−ＭＺ−１−１に入力されたクロック光パルスｐ０と次の時間ステップのクロック光パルスｐ１との間のタイミングで、光伝搬遅延差付与部Ｄ−Ｄ−１による光伝搬遅延が付与されていない方のクロック光パルスｐ０−１が光位相変調部Ｒ１に入力される。一方、図６（Ｃ）に示すように、クロック光パルスｐ１と次の時間ステップのクロック光パルスｐ２との間のタイミングで、光伝搬遅延差付与部Ｄ−Ｄ−１による光伝搬遅延が付与された方のクロック光パルスｐ０−２が光位相変調部Ｌ１に入力される。

光位相変調部Ｒ１においては、光入力ポートＰ−ＭＺ−１−１から光導波路１００，１０１を介してクロック光パルスｐ１が入力される直前に、光入力ポートＰ−Ｒ１からクロック光パルスｐ０−１が入力されると、このクロック光パルスｐ０−１の光強度に応じて屈折率が変化する。こうして、光位相変調部Ｒ１は、クロック光パルスｐ０−１の光強度に応じて、クロック光パルスｐ１の位相を変調する（相互位相変調）。

一方、光位相変調部Ｌ１においては、光入力ポートＰ−ＭＺ−１−１から光導波路１００を介してクロック光パルスｐ１が入力された直後に、光入力ポートＰ−Ｌ１からクロック光パルスｐ０−２が入力されると、このクロック光パルスｐ０−２の光強度に応じて屈折率が変化する。こうして、光位相変調部Ｌ１は、クロック光パルスｐ０−２の光強度に応じて、クロック光パルスｐ２の位相を変調する（相互位相変調）。

結果として、クロック光パルスｐ０−１が光位相変調部Ｒ１に入力されてから、クロック光パルスｐ０−２が光位相変調部Ｌ１に入力されるまでの間、マッハツェンダー干渉型光強度変調部ＭＺ−１の２つの光干渉アームで位相差が生じることとなり、光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから出力されるクロック光パルスｐ１の光出力強度が変調されることとなる。

同様に、光入力ポートＰ−ＭＺ−１−１に入力されたクロック光パルスｐ１と次の時間ステップのクロック光パルスｐ２との間のタイミングで、光分波部ＳＰ−１によって分波されたクロック光パルスｐ１−１，ｐ１−２のうち光伝搬遅延差付与部Ｄ−Ｄ−１による光伝搬遅延が付与されていない方のクロック光パルスｐ１−１が光位相変調部Ｒ１に入力される。一方、クロック光パルスｐ２と次の時間ステップのクロック光パルスｐ３との間のタイミングで、光伝搬遅延差付与部Ｄ−Ｄ−１による光伝搬遅延が付与された方のクロック光パルスｐ１−２が光位相変調部Ｌ１に入力される。

光位相変調部Ｒ１は、光入力ポートＰ−ＭＺ−１−１から光導波路１００，１０１を介してクロック光パルスｐ２が入力される直前に、クロック光パルスｐ１の分波光であるクロック光パルスｐ１−１が光入力ポートＰ−Ｒ１から入力されると、このクロック光パルスｐ１−１の光強度に応じて、クロック光パルスｐ２の位相を変調する。

光位相変調部Ｌ１は、光入力ポートＰ−ＭＺ−１−１から光導波路１００を介してクロック光パルスｐ２が入力された直後に、クロック光パルスｐ１の分波光であるクロック光パルスｐ１−２が光入力ポートＰ−Ｌ１から入力されると、このクロック光パルスｐ１−２の光強度に応じて、クロック光パルスｐ３の位相を変調する。結果として、光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから出力されるクロック光パルスｐ２の光出力強度が変調されることとなる。

以上のようにして、クロック光パルスｐ（ｔ）（ｔ＝０，１，２，３，・・・・）と次の時間ステップのクロック光パルスｐ（ｔ＋１）との間のタイミングで、光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから出力され光分波部ＳＰ−１によって分波された一方のクロック光パルスｐ（ｔ）が光位相変調部Ｒ１に入力され、クロック光パルスｐ（ｔ＋１）と次の時間ステップのクロック光パルスｐ（ｔ＋２）との間のタイミングで、光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから出力され光分波部ＳＰ−１によって分波された他方のクロック光パルスｐ（ｔ）が光位相変調部Ｌ１に入力される。その結果、光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから出力されるクロック光パルスｐ（ｔ＋１）の光出力強度が変調される。こうして、クロック光パルスｐ１，ｐ２，ｐ３，・・・・の変調が連続して行われる。

図７はマッハツェンダー干渉型光強度変調部ＭＺ−１の光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから出力されるクロック光パルスの光強度を規格化した規格化光出力強度を示す図であり、光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから出力されたクロック光パルスが次の時間ステップのクロック光パルスに生じさせる位相変調の量が１．８２６１πである場合を示している。

マッハツェンダー干渉型光強度変調部ＭＺ−１の光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから１００％出力される状態にある条件下で、光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから出力されたクロック光パルスが次の時間ステップのクロック光パルスに生じさせる位相変調の量が十分且つ適当な大きさとなるように光位相変調部Ｒ１，Ｌ１を設定することにより、例えば図７に示した場合のように光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから出力されるクロック光パルスの強度が時系列でカオス状態となり、同時に、光出力ポートＰ−ＭＺ−１−ｂａｒから出力されるクロック光パルスの強度も時系列でカオス状態となる。

このように、従来の高速カオス光信号生成光回路は、高速なカオス信号の生成が可能であった。さらに従来の高速カオス光信号生成回路は、工学上必須となる再現性と制御性の実現のため、図８の構成をとる。

ここで、図８は光位相変調部Ｒ１の構成例を示すブロック図である。光位相変調部Ｒ１は、マッハツェンダー干渉回路であり、マッハツェンダー干渉型光強度変調部ＭＺ−１の光干渉アーム（図４の１０１）により伝送され光入力ポート１００７に入力されたＲＺ型クロック信号光（以下、被位相変調信号光とする）と光分波部ＳＰ−１で分波され光入力ポート１００８（図４のＰ−Ｒ１）に入力されたＲＺ型クロック信号光（以下、位相変調制御信号光とする）とを合波して、合波した信号光を２系統に分波する光干渉型合分岐手段であるマルチモード干渉カプラ（ＭＭＩ）ｂ１と、マルチモード干渉カプラｂ１から出力される２つの信号光を伝送する２つの光導波路アームと、２つの光導波路アームにより伝送される２つの信号光を合波して、合波した信号光を２系統に分波する光干渉型合分岐手段であるマルチモード干渉カプラｂ２と、２つの光導波路アームに１つずつ設けられ、被位相変調信号光を位相変調制御信号光の光強度に応じて位相変調する光位相変調制御部ｃ１，ｃ２と、２つの光導波路アームの一方に設けられ、外部から供給される注入電流量に応じて、信号光の位相を調整することが可能な位相調整部ｄ１と、マルチモード干渉カプラｂ２の一方の光出力ポートに接続された受光部ｆ１とから構成される。図８における１００９は図４に示した光導波路１０３と接続される光位相変調部Ｒ１の光出力ポートである。光位相変調部Ｌ１の構成も光位相変調部Ｒ１と同じである。

位相調整部ｄ１は、外部から供給される注入電流量に応じて、信号光の位相を調整することが可能である。光位相変調制御部ｃ１から出力された信号光の位相を位相調整部ｄ１で調整することにより、被位相変調信号光がマルチモード干渉カプラｂ２の第２の光出力ポート（光導波路１０１９と接続された光出力ポート）から選択的に出力され、位相変調制御信号光がマルチモード干渉カプラｂ２の第１の光出力ポート（光導波路１０１８と接続された光出力ポート）から選択的に出力されるように、２つの光導波路アーム間の位相差を製造後に調整することができる。その結果、光位相変調部Ｒ１，Ｌ１における十分な光位相変調を実現することができる。

調整のためには光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓからの光出力パワーを測定評価すると共に、光位相変調部Ｒ１の受光部ｆ１で検出された光出力パワーを評価することで、被位相変調信号光が光位相変調部Ｒ１のマルチモード干渉カプラｂ２の第２の光出力ポートから選択的に出力され、位相変調制御信号光が光位相変調部Ｒ１のマルチモード干渉カプラｂ２の第１の光出力ポートから選択的に出力されるように、光位相変調部Ｒ１の位相調整部ｄ１を調整することができる。
このように調整することで、従来の高速カオス光信号生成回路は、工学上必須となる再現性と制御性の実現が可能であった。

また、光信号に遅延を付与して出力する、高速な光信号バッファメモリ回路も、光プロセッシング並びに光コンピュータで重要な技術である。
図９は特許文献２に開示された従来の光信号バッファメモリ回路の構成を説明するブロック図、図１０は光信号バッファメモリ回路における各種光信号列のタイミングチャートである。

図９に示す光信号バッファメモリ回路において、Ｐ−ＯＣＬＫ−Ｉｎは、図１０の「ＯＣ ｓｏｕｒｃｅ」に示されるようなクロック信号光ＣＬＫ−１の外部光入力ポートである。クロック信号光ＣＬＫ−１は、クロック信号光源から出力されるクロック光パルスであって、ピーク光パワーが一定のＲＺ型のクロック信号光である。

Ｐ−Ｄａｔａ−Ｉｎは、図１０の「ＯＤ ｓｏｕｒｃｅ」に示されるような光信号列Ｄａｔａ−１の外部光入力ポートである。光信号列Ｄａｔａ−１は、光信号バッファメモリ回路へ格納する目的で入力されるデータ用光信号列である。

Ｐ−ＦＦ−Ｉｎは、図１０の「Ｆ．Ｆ．ｃｎｔｌ．」に示されるような光信号列ＦＦ−１の外部光入力ポートである。光信号列ＦＦ−１は、光信号バッファメモリ回路へ格納されたデータ用光信号列の情報のマーク（１）とスペース（０）をすべて反転させる、いわゆる、フリップフロップ操作を行う際に入力されるフリップフロップ制御用光信号列である。

Ｐ−ＥＲＳ−Ｉｎは、図１０の「ＥＲＳ ｃｎｔｌ．」に示されるような光信号列ＥＲＳ−１の外部光入力ポートである。光信号列ＥＲＳ−１は、光信号バッファメモリ回路へ格納された情報をリセットさせる際に入力される消去制御用光信号列である。

Ｃ−２は、光入力ポートＰ−Ｃ２−１，Ｐ−Ｃ２−２と光出力ポートＰ−Ｃ２−３，Ｐ−Ｃ２−４とを有し、外部光入力ポートＰ−Ｄａｔａ−Ｉｎから光導波路１６を介して光入力ポートＰ−Ｃ２−１へ入力された入力光信号列Ｄａｔａ−１と外部光入力ポートＰ−ＥＲＳ−Ｉｎから光導波路１７を介して光入力ポートＰ−Ｃ２−２へ入力された入力光信号列ＥＲＳ−１とを同一の光出力ポートＰ−Ｃ２−４から出力し、後段の２×２光分岐部Ｃ−１の一方の光入力ポートＰ−Ｃ１−１へと導く光導波路１８へ結合させるための２×１光合波部である。

また、Ｒ１−１，Ｒ１−２，Ｌ１−１，Ｌ１−２は、外部光入力ポートＰ−ＯＣＬＫ−Ｉｎからマッハツェンダー干渉型光強度変調部ＭＺ−１に入力され、マッハツェンダー干渉型光強度変調部ＭＺ−１の左右２つの光干渉アーム（光導波路１１Ｒ，１２Ｒ，１３Ｒによって構成される光干渉アームと光導波路１１Ｌ，１２Ｌ，１３Ｌによって構成される光干渉アーム）を伝搬するクロック光信号列の位相を変調する光位相変調部である。

光位相変調部Ｒ１−１，Ｒ１−２，Ｌ１−１，Ｌ１−２は２つの方向性結合器の間に配置されており、具体的には、光位相変調部Ｒ１−１は光導波路１１Ｒと光導波路１２Ｒとの間に、光位相変調部Ｒ１−２は光導波路１２Ｒと光導波路１３Ｒとの間に、光位相変調部Ｌ１−１は光導波路１１Ｌと光導波路１２Ｌとの間に、光位相変調部Ｌ１−２は光導波路１２Ｌと光導波路１３Ｌとの間に配置されている。つまり、光位相変調部Ｒ１−２は光位相変調部Ｒ１−１の後段側に、光位相変調部Ｌ１−２は光位相変調部Ｌ１−１の後段側に位置している。

また、Ｃ−１は、光入力ポートＰ−Ｃ１−１，Ｐ−Ｃ１−２と光出力ポートＰ−Ｃ１−３，Ｐ−Ｃ１−４とを有し、光合波部Ｃ−２の光出力ポートＰ−Ｃ２−４からの光信号列を、光導波路１８を介して、光入力ポートＰ−Ｃ１−１から入力させるとともに分岐させて、光出力ポートＰ−Ｃ１−３とＰ−Ｃ１−４とから出力させ、又、マッハツェンダー干渉型光強度変調部ＭＺ−１の光出力ポートＰ−ＭＺ−１−ｂａｒからの光信号列を、光導波路１４を介して、光入力ポートＰ−Ｃ１−２から入力させるとともに分岐させて、光出力ポートＰ−Ｃ１−３とＰ−Ｃ１−４とから出力させるための光分岐部である。

Ｐ−Ｒ１−１，Ｐ−Ｌ１−１は、光分岐部Ｃ−１の光出力ポートＰ−Ｃ１−４，Ｐ−Ｃ１−３から出力される光信号列を、光導波路１５Ｒ，１５Ｌを介してマッハツェンダー干渉型光強度変調部ＭＺ−１の２つの光干渉アーム内の光位相変調部Ｒ１−１，Ｌ１−１へ入力するための光入力ポートである。

Ｃ−３は、光入力ポートＰ−Ｃ３−１，Ｐ−Ｃ３−２と光出力ポートＰ−Ｃ３−３，Ｐ−Ｃ３−４とを有し、外部光入力ポートＰ−ＦＦ−Ｉｎから光導波路２１を介して入力された光信号列を分岐させ、光出力ポートＰ−Ｃ３−３ならびにＰ−Ｃ３−４から出力させるための光分岐部である。

Ｐ−Ｒ１−２，Ｐ−Ｌ１−２は、光分岐部Ｃ−３の光出力ポートＰ−Ｃ３−４，Ｐ−Ｃ３−４から出力される光信号列を、光導波路２２Ｒ，２２Ｌを介してマッハツェンダー干渉型光強度変調部ＭＺ−１の２つの光干渉アーム内の光位相変調部Ｒ１−２，Ｌ１−２へ入力するための光入力ポートである。

Ｄ−Ｄ−１は、光分岐部Ｃ−１で分岐され、光出力ポートＰ−Ｃ１−３ならびにＰ−Ｃ１−４から出力される２つの光信号列にそれぞれ光位相変調部Ｒ１−１，Ｌ１−１に到達するまでの光伝搬遅延差を「クロック光信号ＣＬＫ−１のパルス幅以上かつパルス繰り返し周期未満」となるように付与するための光伝搬遅延差付与部であり、ここでは、光伝搬遅延差を生じる光路長の光導波路部を光導波路１５Ｌに配置している。

Ｄ−Ｄ−２は、光分岐部Ｃ−３で分岐され光出力ポートＰ−Ｃ３−３ならびにＰ−Ｃ３−４から出力される２つの光信号列にそれぞれ光位相変調部Ｒ１−２，Ｌ１−２に到達するまでの光伝搬遅延差を『クロック光信号ＣＬＫ−１のパルス幅以上かつパルス繰り返し周期未満』となるように付与するための光伝搬遅延差付与部であり、ここでは、光伝搬遅延差を生じる光路長の光導波路部を光導波路２２Ｌに配置している。

次に、光信号バッファメモリ回路における動作、具体的には、データ保持（バファリング）の動作について図９を参照して説明する。
光信号バッファメモリ回路にクロック信号光ＣＬＫ−１が外部光入力ポートＰ−ＯＣＬＫ−Ｉｎから入力される場合、クロック光信号ＣＬＫ−１は１００％光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから出力され、光出力ポートＰ−ＭＺ−１−ｂａｒからは何らの光出力も得られない状態（光信号バッファメモリ回路が何ら情報を保持していない空の状態：初期状態）となる。

このとき、図１０の「ＯＤ ｓｏｕｒｃｅ」に示されるように、クロック信号光ＣＬＫ−１と同期している光信号列Ｄａｔａ−１が外部光入力ポートＰ−Ｄａｔａ−Ｉｎから入力されると、光位相変調部Ｒ１−１ならびにＬ１−１が駆動される。光位相変調部Ｒ１−１，Ｌ１−１は、マッハツェンダー干渉型光強度変調部ＭＺ−１の２つの光干渉アーム中を伝搬している第１のクロック光信号列（クロック信号光ＣＬＫ−１）の位相を、光信号列Ｄａｔａ−１に応じてπ変調して、第１のクロック光信号列の各パルスのオン又はオフを行う。

このような動作により、光信号列Ｄａｔａ−１のＭａｒｋ（１）となっている位置のパルスに対応した第１のクロック光信号列のクロックパルスのみにπ位相変調が付与され、光信号列Ｄａｔａ−１のＳｐａｃｅ（０）となっている位置のパルスに対応した第１のクロック光信号列のクロックパルスは位相変調が付与されないため、光信号列Ｄａｔａ−１と同じデータパターンが、マッハツェンダー干渉型光強度変調部ＭＺ−１の光出力ポートＰ−ＭＺ−１−ｂａｒから出力される。なお、図１０では、光信号列Ｄａｔａ−１の一例として、「１０１０１０１０」の８ビットの光信号列を入力している。

そして、この光信号列Ｄａｔａ−１と同じデータパターンである光信号列ＣＬＫ−１−ｏｕｔ−ＤＭＺ１がマッハツェンダー干渉型光強度変調部ＭＺ−１の光出力ポートＰ−ＭＺ−１−ｂａｒから光分岐部Ｃ−１を介して光位相変調部Ｒ１−１，Ｌ１−１へと入力され光位相変調を誘起させる。

このため、次の周回においても、マッハツェンダー干渉型光強度変調部ＭＺ−１の２つの光干渉アーム中を伝搬している第１のクロック光信号列は、光信号列Ｄａｔａ−１と同じデータパターンの光信号列ＣＬＫ−１−ｏｕｔ−ＤＭＺ１により、上記と同様の光位相変調を受け、光信号列Ｄａｔａ−１と同じデータパターンがマッハツェンダー干渉型光強度変調部ＭＺ−１の光出力ポートＰ−ＭＺ−１−ｂａｒから出力されることが繰り返される。結果として、図１０の「Ｂｕｆｆｅｒｉｎｇ Ｓｔａｔｅ」に示されるように、光信号列Ｄａｔａ−１と同じデータパターンが光信号バッファメモリ回路に、一連の駆動状態として保持されることとなる。

ここで光位相変調部Ｒ１−１，Ｒ１−２，Ｌ１−１，Ｌ１−２は化合物半導体基板上に形成される。図１１（Ａ）、図１１（Ｂ）、図１１（Ｃ）は光位相変調部Ｒ１−１の構成例を示すブロック図である。図１１（Ａ）、図１１（Ｂ）、図１１（Ｃ）において、ａ１，ａ２は光位相変調部Ｒ１−１の一方側の２つの光入出力ポート、ａ３，ａ４は光位相変調部Ｒ１−１の他方側の２つの光入出力ポート、ｂ１，ｂ２はマルチモード干渉カプラ（第１、第２の光干渉型合分岐手段）、ａ９，ａ１０はマルチモード干渉カプラｂ１の一方の光入出力ポート、ａ５，ａ６はマルチモード干渉カプラｂ１の他方の光入出力ポート、ａ７，ａ８はマルチモード干渉カプラｂ２の一方の光入出力ポート、ａ１１，ａ１２はマルチモード干渉カプラｂ２の他方の光入出力ポート、ｅ１，ｅ２は光位相変調部Ｒ１−１の一方側の２つの光入出力導波路、ｅ３，ｅ４は光位相変調部Ｒ１−１の他方側の２つの光入出力導波路、ｃ１，ｃ２は２つの光位相変調制御部、ｄ１，ｄ２は位相調整部である。光導波路ｅ５，ｅ７は光位相変調部Ｒ１−１内の一方の光導波路アームを構成し、光導波路ｅ６，ｅ８は光位相変調部Ｒ１−１内の他方の光導波路アームを構成している。

光位相変調部Ｒ１−１の光入出力ポートａ１，ａ２は、光入出力導波路ｅ１，ｅ２を介してマルチモード干渉カプラｂ１の光入出力ポートａ９，ａ１０にそれぞれ接続されている。マルチモード干渉カプラｂ１の光入出力ポートａ５，ａ６は、光導波路ｅ５，ｅ６を介して光位相変調制御部ｃ１，ｃ２の一方のポートにそれぞれ接続されている。光位相変調制御部ｃ１，ｃ２の他方のポートは、光導波路ｅ７，ｅ８を介してマルチモード干渉カプラｂ２の光入出力ポートａ７，ａ８にそれぞれ接続されている。すなわち、光位相変調制御部ｃ１，ｃ２は、光位相変調部Ｒ１−１の２つの光導波路アームのそれぞれに設けられている。マルチモード干渉カプラｂ２の光入出力ポートａ１１，ａ１２は、２つの光入出力導波路ｅ３，ｅ４を介して光位相変調部Ｒ１−１の光入出力ポートａ３，ａ４にそれぞれ接続されている。

位相調整部ｄ１，ｄ２は、注入電流量に応じて信号光の位相を調整できるものであり、光位相変調部Ｒ１−１の２つの光導波路アームの何れか一方又は両方に設けられている。すなわち、図１１（Ａ）に示す光位相変調部Ｒ１−１の構成例では、位相調整部ｄ１が光導波路ｅ７に設けられ、図１１（Ｂ）に示す光位相変調部Ｒ１−１の別の構成例では、位相調整部ｄ２が光導波路ｅ８に設けられ、図１１（Ｃ）に示す光位相変調部Ｒ１−１の別の構成例では、位相調整部ｄ１，ｄ２が光導波路ｅ７，ｅ８にそれぞれ設けられている。

マルチモード干渉カプラｂ１は、光位相変調制御信号光である光信号列Ｄａｔａ−１または光信号列ＣＬＫ−１−ｏｕｔ−ＤＭＺ１が光位相変調部Ｒ１−１の光入出力ポートａ１（図９のＰ−Ｒ１−１）を介して光入出力ポートａ９に入力され、被光位相変調信号光であるクロック信号光ＣＬＫ−１が光位相変調部Ｒ１−１の光入出力ポートａ２を介して光入出力ポートａ１０に入力されると、被光位相変調信号光ならびに光位相変調制御信号光をそれぞれ分岐し、分岐した被光位相変調信号光の一方と光位相変調制御信号光の一方とを合波して光入出力ポートａ５から出力し、分岐した被光位相変調信号光の他方と光位相変調制御信号光の他方とを合波して光入出力ポートａ６から出力する。

マルチモード干渉カプラｂ２は、例えば光位相変調制御部ｃ１，ｃ２から出力される２つの信号光Ｓｉｇ−１，Ｓｉｇ−２がそれぞれ光入出力ポートａ７，ａ８に入力されると、信号光Ｓｉｇ−１ならびに信号光Ｓｉｇ−２をそれぞれ分岐し、分岐した信号光Ｓｉｇ−１の一方と信号光Ｓｉｇ−２の一方とを合波して光入出力ポートａ１１から出力し、分岐した信号光Ｓｉｇ−１の他方と信号光Ｓｉｇ−２の他方とを合波して光入出力ポートａ１２から出力する。光入出力ポートａ１２から出力された信号光は、光位相変調部Ｒ１−１の光入出力ポートａ４を介して光導波路１２Ｒに出力される。

光位相変調制御部ｃ１，ｃ２は、光位相変調制御信号光の光強度に応じて屈折率が変化する性質を持つ光導波路構造のものであり、光導波路構造の光半導体増幅器（ＳＯＡ：Semiconductor Optical Amplifier）であるか、或いは、量子ドット層を含む光導波路構造であるか、或いは、定電圧駆動状態の半導体ＥＡ（Electro-Absorption）変調器であるかの何れかである。光位相変調制御部ｃ１は光導波路ｅ５と光導波路ｅ７との間に配置され、光位相変調制御部ｃ２は光導波路ｅ６と光導波路ｅ８との間に配置されている。

このように光位相変調部Ｒ１−１は、２つのマルチモード干渉カプラ（ＭＭＩ）ｂ１，ｂ２が、光位相変調制御部ｃ１，ｃ２を含む２つの光導波路アームで結ばれたマッハツェンダー干渉回路を構成している。このマッハツェンダー干渉回路の２つの光導波路アームの光路長は、位相調整部ｄ１，ｄ２を用いて使用時に厳密に調整される。
光位相変調部Ｒ１−２，Ｌ１−１，Ｌ１−２の構成も光位相変調部Ｒ１−１と同様である。

光位相変調部Ｒ１−１では、光位相変調制御信号光となる光信号列Ｄａｔａ−１または光信号列ＣＬＫ−１−ｏｕｔ−ＤＭＺ１は、光入出力ポートａ１（図９のＰ−Ｒ１−１）に入力される。被光位相変調信号光となる第１のクロック光信号列（ＣＬＫ−１）は、光位相変調部Ｒ１−１の光入出力ポートａ２（光導波路１１Ｒと接続された光入出力ポート）に入力される。位相調整部ｄ１，ｄ２を調整することにより、光位相変調部Ｒ１−１の光入出力ポートａ４（光導波路１２Ｒと接続された光入出力ポート）からは光位相変調を受けた第１のクロック光信号列のみが選択的に出力される。また、光位相変調部Ｒ１−１の光入出力ポートａ３からは光位相変調制御信号光である光信号列Ｄａｔａ−１または光信号列ＣＬＫ−１−ｏｕｔ−ＤＭＺ１のみが選択的に出力される。

同様に、光位相変調部Ｌ１−１では、光位相変調制御信号光となる光信号列Ｄａｔａ−１または光信号列ＣＬＫ−１−ｏｕｔ−ＤＭＺ１は、光入出力ポートａ１（図９のＰ−Ｌ１−１）に入力される。被光位相変調信号光となる第１のクロック光信号列（ＣＬＫ−１）は、光位相変調部Ｌ１−１の光入出力ポートａ２（光導波路１１Ｌと接続された光入出力ポート）に入力される。位相調整部ｄ１，ｄ２を調整することにより、光位相変調部Ｌ１−１の光入出力ポートａ４（光導波路１２Ｌと接続された光入出力ポート）からは光位相変調を受けた第１のクロック光信号列のみが選択的に出力される。また、光位相変調部Ｌ１−１の光入出力ポートａ３からは光位相変調制御信号光である光信号列Ｄａｔａ−１または光信号列ＣＬＫ−１−ｏｕｔ−ＤＭＺ１のみが選択的に出力される。

光位相変調部Ｒ１−２では、光位相変調制御信号光となるフリップフロップ制御用の光信号列ＦＦ−１は、光入出力ポートａ１（図９のＰ−Ｒ１−２）に入力される。被光位相変調信号光は、光位相変調部Ｒ１−１で光位相変調を受けた後の第１のクロック光信号列（第２のクロック光信号列）である。被光位相変調信号光は、光位相変調部Ｒ１−２の光入出力ポートａ４（光導波路１２Ｒと接続された光入出力ポート）に入力される。位相調整部ｄ１，ｄ２を調整することにより、光位相変調部Ｒ１−２の光入出力ポートａ２（光導波路１３Ｒと接続された光入出力）からは光位相変調を受けた第２のクロック光信号列のみが選択的に出力される。また、光位相変調部Ｒ１−２の光入出力ポートａ３からは光位相変調制御信号光である光信号列ＦＦ−１のみが選択的に出力される。

光位相変調部Ｌ１−２では、光位相変調制御信号光となるフリップフロップ制御用の光信号列ＦＦ−１は、光入出力ポートａ１（図９のＰ−Ｌ１−２）に入力される。被光位相変調信号光は、光位相変調部Ｌ１−１で光位相変調を受けた後の第１のクロック光信号列（第２のクロック光信号列）である。被光位相変調信号光は、光位相変調部Ｌ１−２の光入出力ポートａ４（光導波路１２Ｌと接続された光入出力ポート）に入力される。位相調整部ｄ１，ｄ２を調整することにより、光位相変調部Ｌ１−２の光入出力ポートａ２（光導波路１３Ｌと接続された光入出力）からは光位相変調を受けた第２のクロック光信号列のみが選択的に出力される。また、光位相変調部Ｌ１−２の光入出力ポートａ３からは光位相変調制御信号光である光信号列ＦＦ−１のみが選択的に出力される。

次に、光位相変調部Ｒ１−１，Ｒ１−２，Ｌ１−１，Ｌ１−２に設ける受光部ｆ１について説明する。光位相変調部Ｒ１−１，Ｒ１−２，Ｌ１−１，Ｌ１−２において所望の「信号光−制御光分離動作」、例えば光入出力ポートａ２から入力されたクロック光信号列などの被光位相変調信号光を光入出力ポートａ４から選択的に出力させ、かつ光入力ポートａ１から入力された光信号列ＣＬＫ−１−ｏｕｔ−ＤＭＺ１などの光位相変調制御信号光を光入出力ポートａ３から選択的に出力させるためには、干渉系を構成する２つの光導波路アームの信号光に対する実効長のバランスが精密に調整されている必要がある。

そこで、図１１（Ａ）〜図１１（Ｃ）に示した構成では、光強度変調を被った光信号列ＣＬＫ−１−ｏｕｔ−ＤＭＺ１などの光位相変調制御信号光の出力ポートとなる光入出力ポートａ３に受光部ｆ１を設けている。この受光部ｆ１で検出された光パワーを基に、光位相変調部Ｒ１−１，Ｒ１−２，Ｌ１−１，Ｌ１−２の光導波路アームの実効長の初期調整を行うことが可能である。

以上のように、図４に示した高速カオス光信号生成光回路、図９に示した光信号バッファメモリ回路共に、マッハツェンダー干渉回路である光位相変調部Ｒ１，Ｌ１，Ｒ１−１，Ｒ１−２，Ｌ１−１，Ｌ１−２内の位相調整部ｄ１，ｄ２の調整のために受光部ｆ１を設けている。

受光部ｆ１としては、例えば、光回路の動作波長領域が光通信波長帯である１．５μｍ帯であった場合には図１２（Ｂ）、図１２（Ｃ）に示すように、当該通信波長光の波長帯において光吸収特性を示すＩｎＧａＡｓ結晶を受光層とする受光部が用いられる（非特許文献１参照）。図１２（Ａ）は光位相変調部Ｒ１−１の受光部ｆ１が設けられている部分の平面図、図１２（Ｂ）は図１２（Ａ）のＩ−Ｉ線断面図、図１２（Ｃ）は図１２（Ａ）のII−II線断面図である。

光導波路ｅ３は、図１２（Ｂ）に示すように、ｎ−ＩｎＰからなる下部クラッド層Ｌｙｒ−０１と、ＩｎＧａＡｓＰからなるコア層Ｌｙｒ−０２と、ｎ−ＩｎＰ層Ｌｙｒ−０３と、ｐ−ＩｎＰからなる上部クラッド層Ｌｙｒ−０５と、ＩｎＧａＡｓからなるコンタクト層Ｌｙｒ−０６とから構成される。

受光部ｆ１は、図１２（Ｃ）に示すように、ｎ−ＩｎＰ層Ｌｙｒ−０３と上部クラッド層Ｌｙｒ−０５との間に受光層Ｌｙｒ−０４を追加し、コンタクト層Ｌｙｒ−０６の上にＡｕからなるパッド電極Ｌｙｒ−０７を形成した構成となっている。

特開２０１４−０５２９４８号公報 特開２０１４−１７４３０３号公報

M.Kohtoku，H.Sanjoh，S.Oku，Y.Kadota，and Y.Yoshikuni，"Packaged Polarization-Insensitive WDM Monitor with Low Loss (7.3 dB) and Wide Tuning Range (4.5 nm)"，IEEE PHOTONICS TECHNOLOGY LETTERS，VOL.10，NO.11，NOVEMBER 1998，pp.1614-1616

しかしながら、受光部に光回路の動作波長領域において効率の良い光吸収特性を示す受光層を用いた場合には、極めて良好な受光特性が得られる反面、初期調整時のみならず光回路を駆動動作させる際においても、駆動動作に影響を与えずに廃棄されることが望まれる信号光が、当該受光部において効率よく吸収され、この吸収に伴い電流が発生することにより当該受光部に熱が生じることとなる。

特に駆動動作時の信号光パワーが大きな場合においては、このような当該受光部からの発熱が原因で、光回路内で局所的かつ時間的変動を伴う熱膨張や屈折率変化が誘起されることにより、マッハツェンダー干渉回路である光位相変調部のバランスが損なわれ、当該光位相変調部の所望特性を劣化させ、ひいては当該光位相変調部を内包する高速カオス光信号生成光回路や光信号バッファメモリ回路の所望動作特性を劣化させてしまうという問題があった。

本発明は、上記課題を解決するためになされたもので、信号光を受光することにより生じる熱を低減することができる光回路を提供することを目的とする。

本発明の光回路は、ＲＺ型クロック信号光を入力するマッハツェンダー干渉型光強度変調手段ＭＺ−１と、このマッハツェンダー干渉型光強度変調手段ＭＺ−１の２つの光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓ，Ｐ−ＭＺ−１−ｂａｒの内のいずれか一方から出力されたＲＺ型クロック信号光を２系統に分波する光分波手段ＳＰ−１と、この光分波手段ＳＰ−１で分波された２系統のＲＺ型クロック信号光を位相変調制御用のクロック信号光として前記マッハツェンダー干渉型光強度変調手段ＭＺ−１内の光位相変調手段へと導く第３の光導波路とを備え、前記マッハツェンダー干渉型光強度変調手段ＭＺ−１は、前記ＲＺ型クロック信号光を受ける光入力ポートＰ−ＭＺ−１−１と、この光入力ポートＰ−ＭＺ−１−１に入力されたＲＺ型クロック信号光を伝送する２つの光干渉アームと、この２つの光干渉アームの端部に設けられた前記２つの光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓ，Ｐ−ＭＺ−１−ｂａｒと、前記２つの光干渉アームに１つずつ設けられ、前記光干渉アームにより伝送されるＲＺ型クロック信号光を、前記第３の光導波路から入力されるＲＺ型クロック信号光の光強度に応じて位相変調する前記光位相変調手段Ｒ１，Ｌ１とから構成され、前記光位相変調手段Ｒ１，Ｌ１は、それぞれ前記光干渉アームにより伝送されるクロック信号光と前記位相変調制御用のクロック信号光とを合波して、合波した信号光を２系統に分波する第１の光干渉型合分岐手段と、この第１の光干渉型合分岐手段から出力された２系統の信号光を伝送する２つの光導波路アームと、この２つの光導波路アームにより伝送される２系統の信号光を合波して、合波した信号光を２系統に分波する第２の光干渉型合分岐手段と、前記２つの光導波路アームに１つずつ設けられ、前記光干渉アームにより伝送されるクロック信号光を前記位相変調制御用のクロック信号光の光強度に応じて位相変調する光位相変調制御手段と、前記２つの光導波路アームの内の少なくとも一方に設けられ、外部から供給される注入電流量に応じて、信号光の位相を調整することが可能な位相調整手段と、前記第２の光干渉型合分岐手段の２つの光出力ポートの内、前記光干渉アームと接続されていない方から出力された波長λの信号光を受光する半導体受光検出回路とから構成され、さらに、前記第３の光導波路に設けられ、前記光分波手段ＳＰ−１で分波された２系統のＲＺ型クロック信号光が前記光位相変調手段Ｒ１，Ｌ１に到達するまでの光伝搬遅延差に相当する遅延を、前記光位相変調手段Ｒ１，Ｌ１に入力される２系統のＲＺ型クロック信号光の内、前記光位相変調手段Ｒ１，Ｌ１に到達するまでの光伝搬遅延が長い方のＲＺ型クロック信号光に付与する光伝搬遅延差付与手段Ｄ−Ｄ−１を備え、前記光位相変調手段Ｒ１，Ｌ１の各々に設けられた第２の光干渉型合分岐手段の２つの光出力ポートの内、前記半導体受光検出回路と接続されていない方から前記位相変調されたクロック信号光が出力され、前記マッハツェンダー干渉型光強度変調手段ＭＺ−１の２つの光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓ，Ｐ−ＭＺ−１−ｂａｒの内のいずれか一方から出力信号光を得る高速カオス光信号生成光回路として機能し、前記半導体受光検出回路は、逆バイアスが印加されたときに入射した前記波長λの信号光の少なくとも一部を吸収して電流に変換し、逆バイアスが印加されないときには入射した信号光を透過させる半導体からなる受光検出部ｇ１を備え、この受光検出部ｇ１は、下部クラッド層、下部クラッド層の上に形成されたコア層、およびコア層の上に形成された上部クラッド層を含む光導波路構造と、この光導波構造の上に形成された、前記逆バイアスを印加するための電極とを備え、前記コア層のＰＬ波長が、前記波長λより１００〜２００ｎｍ短波長側にピークを持つことを特徴とするものである。
また、本発明の光回路は、クロック信号光源から出力されたクロック信号光ＣＬＫ−１を入力するための外部光入力ポートＰ−ＯＣＬＫ−Ｉｎと、前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎに対してｂａｒ側に位置する光出力ポートＰ−ＭＺ−１−ｂａｒならびにｃｒｏｓｓ側に位置する光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓとを有する２つの光干渉アームと、一方の前記光干渉アームの光導波路上に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段Ｌ１−１と、他方の前記光干渉アームの光導波路上に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段Ｒ１−１とを有し、マッハツェンダー型の干渉器として機能するマッハツェンダー干渉型光強度変調手段ＭＺ−１と、格納する情報を有する光信号列Ｄａｔａ−１を入力するための外部光入力ポートＰ−Ｄａｔａ−Ｉｎと直接又は間接に接続され、前記光信号列Ｄａｔａ−１を導く第３の光導波路１８と、前記第３の光導波路１８と接続されて前記外部光入力ポートＰ−Ｄａｔａ−Ｉｎからの光信号列Ｄａｔａ−１が入力される光入力ポートＰ−Ｃ１−１、前記光出力ポートＰ−ＭＺ−１−ｂａｒ又は前記光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓのいずれか一方からの光信号列が入力されるＰ−Ｃ１−２ならびに光出力ポートＰ−Ｃ１−３、Ｐ−Ｃ１−４とを有し、前記光入力ポートＰ−Ｃ１−２、Ｐ−Ｃ１−１から入力した光信号列を前記光出力ポートＰ−Ｃ１−３、Ｐ−Ｃ１−４へと分岐出力させるための光分岐手段Ｃ−１と、前記光出力ポートＰ−ＭＺ−１−ｂａｒ又は前記光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓのいずれか一方からの光信号列を前記光入力ポートＰ−Ｃ１−２へと導く第４の光導波路１４と、光位相変調作用を誘起させるための光信号列を前記光位相変調手段Ｒ１−１に入力するための光入力ポートＰ−Ｒ１−１に接続されて前記光出力ポートＰ−Ｃ１−４からの光信号列を導く第５の光導波路１５Ｒと、光位相変調作用を誘起させるための光信号列を前記光位相変調手段Ｌ１−１に入力するための光入力ポートＰ−Ｌ１−１に接続されて前記光出力ポートＰ−Ｃ１−３からの光信号列を導く第６の光導波路１５Ｌと、前記第６の光導波路１５Ｌ又は前記第５の光導波路１５Ｒ上に設けられ、前記光出力ポートＰ−Ｃ１−３ならびにＰ−Ｃ１−４から同時に出力される光信号列が前記光入力ポートＰ−Ｌ１−１ならびにＰ−Ｒ１−１へと到達するタイミングを、前記クロック信号光ＣＬＫ−１のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光伝搬遅延差付与手段Ｄ−Ｄ−１とを備え、前記クロック信号光ＣＬＫ−１として、ＲＺ型の信号光を前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎから入力しておき、前記クロック信号光ＣＬＫ−１のクロックに同期した前記光信号列Ｄａｔａ−１が前記外部光入力ポートＰ−Ｄａｔａ−Ｉｎから入力されると、最初は、入力された前記光信号列Ｄａｔａ−１を用いて、前記光位相変調手段Ｒ１−１、Ｌ１−１を駆動させて、２つの前記光干渉アーム中を伝搬している前記クロック信号光ＣＬＫ−１に位相差を生じさせて、前記クロック信号光ＣＬＫ−１の各パルスのオン又はオフを行うことにより、前記光出力ポートＰ−ＭＺ−１−ｂａｒ又は前記光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓのいずれか一方から出力される光信号列ＣＬＫ−１−ｏｕｔ−ＤＭＺ１を、前記光信号列Ｄａｔａ−１のデータパターンと同一のデータパターンとして、前記光分岐手段Ｃ−１へ周回させ、以降の周回は、前記光出力ポートＰ−ＭＺ−１−ｂａｒ又は前記光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓのいずれか一方から出力された前の周回の前記光信号列ＣＬＫ−１−ｏｕｔ−ＤＭＺ１を用いて、前記光位相変調手段Ｒ１−１、Ｌ１−１を駆動させて、２つの前記光干渉アーム中を伝搬している前記クロック信号光ＣＬＫ−１に位相差を生じさせて、前記クロック信号光ＣＬＫ−１の各パルスのオン又はオフを行うことにより、前記光出力ポートＰ−ＭＺ−１−ｂａｒ又は前記光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓのいずれか一方から出力される当該周回の前記光信号列ＣＬＫ−１−ｏｕｔ−ＤＭＺ１を、前記光信号列Ｄａｔａ−１のデータパターンと同一のデータパターンとして、前記光分岐手段Ｃ−１へ周回させて、当該データパターンを当該回路内に維持する構成であって、前記光位相変調手段Ｒ１−１、Ｌ１−１は、それぞれ光位相変調制御信号光である光信号列Ｄａｔａ−１または光信号列ＣＬＫ−１−ｏｕｔ−ＤＭＺ１と被光位相変調信号光であるクロック信号光ＣＬＫ−１とを合波して、合波した信号光を２系統に分波する第１の光干渉型合分岐手段と、この第１の光干渉型合分岐手段から出力された２系統の信号光を伝送する２つの光導波路アームと、この２つの光導波路アームにより伝送される２系統の信号光を合波して、合波した信号光を２系統に分波する第２の光干渉型合分岐手段と、前記２つの光導波路アームに１つずつ設けられ、前記被光位相変調信号光を前記光位相変調制御信号光の光強度に応じて位相変調する光位相変調制御手段と、前記２つの光導波路アームの内の少なくとも一方に設けられ、外部から供給される注入電流量に応じて、信号光の位相を調整することが可能な位相調整手段と、前記第２の光干渉型合分岐手段の２つの光出力ポートの内、前記光干渉アームと接続されていない方から出力された波長λの信号光を受光する半導体受光検出回路とから構成され、光信号バッファメモリ回路として機能し、前記半導体受光検出回路は、逆バイアスが印加されたときに入射した前記波長λの信号光の少なくとも一部を吸収して電流に変換し、逆バイアスが印加されないときには入射した信号光を透過させる半導体からなる受光検出部ｇ１を備え、この受光検出部ｇ１は、下部クラッド層、下部クラッド層の上に形成されたコア層、およびコア層の上に形成された上部クラッド層を含む光導波路構造と、この光導波構造の上に形成された、前記逆バイアスを印加するための電極とを備え、前記コア層のＰＬ波長が、前記波長λより１００〜２００ｎｍ短波長側にピークを持つことを特徴とするものである。
また、本発明の光回路の１構成例は、さらに、前記第２の光干渉型合分岐手段の２つの光出力ポートの内、前記光干渉アームと接続されていない方から出力された前記波長λの信号光を前記受光検出部ｇ１に導波する第１の光導波路ａ３−ｉｎと、この第１の光導波路ａ３−ｉｎと反対側の受光検出部ｇ１の端部と結合するように形成され、前記受光検出部ｇ１を通過した信号光を光回路の端面まで導波する第２の光導波路ａ３−ｏｕｔと、この第２の光導波路ａ３−ｏｕｔによって導かれた信号光が出射する光回路の端面に形成された無反射コート膜ＡＲ−１とを備えることを特徴とするものである。

また、本発明の光回路の１構成例において、前記第１の光導波路ａ３−ｉｎのコア層と前記受光検出部ｇ１のコア層と前記第２の光導波路ａ３−ｏｕｔのコア層とは、同一の組成からなることを特徴とするものである。
また、本発明の光回路の１構成例において、前記第１の光導波路ａ３−ｉｎと前記受光検出部ｇ１の光導波路構造と前記第２の光導波路ａ３−ｏｕｔとは、同一の組成からなることを特徴とするものである。
また、本発明の光回路の１構成例において、前記第１の光導波路ａ３−ｉｎと前記受光検出部ｇ１の光導波路構造とは、導波路幅が同一であることを特徴とするものである。

本発明によれば、光回路の初期調整時において、受光検出部ｇ１に逆バイアスを印加することにより信号光波長領域の調整用モニタ光を受光しその光パワー強度の増減を評価することが可能となると共に、光回路の駆動動作時においては受光検出部ｇ１の電極をオープンにするか、またはグランドに接地させることにより、受光検出部ｇ１を信号光波長領域の光に対して透明な光導波路として機能させることが可能となる。そして、本発明では、受光検出部ｇ１を、下部クラッド層、コア層、および上部クラッド層を含む光導波路構造と、電極とから構成することにより、効率の良い光吸収特性を示す受光層を使用しないので、信号光を受光することによって受光検出部ｇ１で生じる熱を低減することができる。

また、本発明では、第２の光導波路ａ３−ｏｕｔを、第１の光導波路ａ３−ｉｎと反対側の受光検出部ｇ１の端部と結合するように形成し、受光検出部ｇ１で受光されなかった信号光を第２の光導波路ａ３−ｏｕｔにより光回路の端面まで導いて、この端面から外部に出射させる。そして、本発明では、信号光が出射する光回路の端面に無反射コート膜ＡＲ−１を形成するので、受光検出部ｇ１で受光されなかった信号光を光回路の端面において反射させることなく光回路外に出射（廃棄）させることが可能となり、信号光が反射して光回路への戻り光となって光回路の特性が損なわれることを抑制できる。

また、本発明では、第１の光導波路ａ３−ｉｎのコア層と受光検出部ｇ１のコア層と第２の光導波路ａ３−ｏｕｔのコア層とを同一の組成とすることにより、製造プロセスを簡単化することができる。

また、本発明では、第１の光導波路ａ３−ｉｎと受光検出部ｇ１の光導波路構造と第２の光導波路ａ３−ｏｕｔとを同一の組成とすることにより、製造プロセスを簡単化することができる。

また、本発明では、第１の光導波路ａ３−ｉｎと受光検出部ｇ１の光導波路構造の導波路幅を同一とすることにより、製造プロセスが容易になると共に、光の反射を防ぐことができる。

また、本発明では、高速カオス光信号生成光回路、もしくは光信号バッファメモリ回路の駆動動作時において、受光検出部ｇ１での廃棄信号光の吸収に伴う発熱ならびに当該受光検出部ｇ１からの発熱が原因で、光回路内で局所的かつ時間的変動を伴う熱膨張や屈折率変化が誘起されてしまうことにより、光回路内のマッハツェンダー干渉型の光位相変調手段のバランスが損なわれ、光位相変調手段の所望特性を劣化させ、ひいては当該光位相変調手段を内包する光回路の所望動作特性を劣化させてしまう、という問題を解消することが可能となる。

本発明の実施の形態に係る光位相変調部の構成例を示すブロック図である。 本発明の実施の形態に係る光位相変調部の半導体受光検出回路が設けられている部分の平面図および断面図である。 本発明の実施の形態において光位相変調部から出射される光のスペクトルを示す図である。 従来の高速カオス光信号生成光回路の構成を説明するブロック図である。 従来の高速カオス光信号生成光回路におけるクロック信号光の光パワー変化の模式図である。 従来の高速カオス光信号生成光回路における光入力ポートへの入力クロック信号光の入力タイミングおよび位相変調部への入力信号光の入力タイミングを示す図である。 従来の高速カオス光信号生成光回路における光出力ポートから出力されるクロック光パルスの規格化光出力強度の例を示す図である。 従来の高速カオス光信号生成光回路における位相変調部の構成例を示すブロック図である。 従来の光信号バッファメモリ回路の構成を説明するブロック図である。 従来の光信号バッファメモリ回路における各種光信号列のタイミングチャートである。 従来の光信号バッファメモリ回路における位相変調部の構成例を示すブロック図である。 従来の光信号バッファメモリ回路における位相変調部の受光部が設けられている部分の平面図および断面図である。

次に、本発明の実施の形態について図面を参照して詳細に説明する。図１（Ａ）、図１（Ｂ）、図１（Ｃ）は本発明の実施の形態に係る光位相変調部の構成例を示すブロック図であり、図１１（Ａ）、図１１（Ｂ）、図１１（Ｃ）と同一の構成には同一の符号を付してある。

なお、以下の説明では、図１（Ａ）、図１（Ｂ）、図１（Ｃ）に示した構成を、図９に示した光信号バッファメモリ回路で用いる光位相変調部Ｒ１−１の構成として説明するが、光位相変調部Ｒ１−２，Ｌ１−１，Ｌ１−２の構成も光位相変調部Ｒ１−１と同じである。また、光導波路および光入出力ポートの符号が図８と異なるが、図１（Ａ）、図１（Ｂ）、図１（Ｃ）に示した構成を、図４に示した高速カオス光信号生成光回路の光位相変調部Ｒ１，Ｌ１として適用することも可能である。

図１（Ａ）、図１（Ｂ）、図１（Ｃ）において、ａ１，ａ２，ａ４は光位相変調部Ｒ１−１の光入出力ポート、ｂ１，ｂ２は３ｄＢ分岐型のマルチモード干渉カプラ（第１、第２の光干渉型合分岐手段）、ａ５，ａ６，ａ９，ａ１０はマルチモード干渉カプラｂ１の光入出力ポート、ａ７，ａ８，ａ１１，ａ１２はマルチモード干渉カプラｂ２の光入出力ポート、ａ３−ｉｎ，ａ３−ｏｕｔ，ｅ１，ｅ２，ｅ３，ｅ４，ｅ５，ｅ６，ｅ７，ｅ８は光導波路、ｃ１，ｃ２は光位相変調制御部、ｄ１，ｄ２は位相調整部、Ｆ１は半導体受光検出回路、ｇ１は受光検出部、ＡＲ−１は無反射コート膜である。光導波路ｅ５，ｅ７は光位相変調部Ｒ１−１内の一方の光干渉アームを構成し、光導波路ｅ６，ｅ８は光位相変調部Ｒ１−１内の他方の光干渉アームを構成している。

光位相変調部Ｒ１−１の光入出力ポートａ１，ａ２は、光導波路ｅ１，ｅ２を介してマルチモード干渉カプラｂ１の光入出力ポートａ９，ａ１０にそれぞれ接続されている。マルチモード干渉カプラｂ１の光入出力ポートａ５，ａ６は、光導波路ｅ５，ｅ６を介して光位相変調制御部ｃ１，ｃ２の一方のポートにそれぞれ接続されている。光位相変調制御部ｃ１，ｃ２の他方のポートは、光導波路ｅ７，ｅ８を介してマルチモード干渉カプラｂ２の光入出力ポートａ７，ａ８にそれぞれ接続されている。マルチモード干渉カプラｂ２の光入出力ポートａ１１は、光導波路ｅ３に接続されている。この光導波路ｅ３は、後述する半導体受光検出回路Ｆ１の光導波路ａ３−ｉｎと一体で形成されている。マルチモード干渉カプラｂ２の光入出力ポートａ１２は、光導波路ｅ４を介して光位相変調部Ｒ１−１の光入出力ポートａ４に接続されている。

なお、図１（Ａ）、図１（Ｂ）、図１（Ｃ）のいずれかの構成を光位相変調部Ｒ１−１として用いる場合、光入出力ポートａ１（図９のＰ−Ｒ１−１）は図９の光導波路１５Ｒに接続され、光入出力ポートａ２は光導波路１１Ｒに接続され、光入出力ポートａ４は光導波路１２Ｒに接続される。また、図１（Ａ）、図１（Ｂ）、図１（Ｃ）のいずれかの構成を光位相変調部Ｌ１−１として用いる場合、光入出力ポートａ１（図９のＰ−Ｌ１−１）は光導波路１５Ｌに接続され、光入出力ポートａ２は光導波路１１Ｌに接続され、光入出力ポートａ４は光導波路１２Ｌに接続される。

また、図１（Ａ）、図１（Ｂ）、図１（Ｃ）のいずれかの構成を光位相変調部Ｒ１−２として用いる場合、光入出力ポートａ１（図９のＰ−Ｒ１−２）は光導波路２２Ｒに接続され、光入出力ポートａ２は光導波路１３Ｒに接続され、光入出力ポートａ４は光導波路１２Ｒに接続される。また、図１（Ａ）、図１（Ｂ）、図１（Ｃ）のいずれかの構成を光位相変調部Ｌ１−２として用いる場合、光入出力ポートａ１（図９のＰ−Ｌ１−２）は光導波路２２Ｌに接続され、光入出力ポートａ２は光導波路１３Ｌに接続され、光入出力ポートａ４は光導波路１２Ｌに接続される。

また、図１（Ａ）、図１（Ｂ）、図１（Ｃ）のいずれかの構成を光位相変調部Ｒ１として用いる場合、光入出力ポートａ１は図４の光導波路１０１に接続され、光入出力ポートａ２（図４のＰ−Ｒ１）は光導波路１０６に接続され、光入出力ポートａ４は光導波路１０３に接続される。また、図１（Ａ）、図１（Ｂ）、図１（Ｃ）のいずれかの構成を光位相変調部Ｌ１として用いる場合、光入出力ポートａ１は光導波路１００に接続され、光入出力ポートａ２（図４のＰ−Ｌ１）は光導波路１０９に接続され、光入出力ポートａ４は光導波路１０２に接続される。

位相調整部ｄ１，ｄ２は、光位相変調部Ｒ１−１の２つの光干渉アームの何れか一方又は両方に設けられている。図１（Ａ）に示す光位相変調部Ｒ１−１の構成例では、位相調整部ｄ１が光導波路ｅ７に設けられ、図１（Ｂ）に示す光位相変調部Ｒ１−１の別の構成例では、位相調整部ｄ２が光導波路ｅ８に設けられ、図１（Ｃ）に示す光位相変調部Ｒ１−１の別の構成例では、位相調整部ｄ１，ｄ２が光導波路ｅ７，ｅ８にそれぞれ設けられている。

光位相変調制御部ｃ１，ｃ２は、光位相変調制御信号光の光強度に応じて屈折率が変化する性質を持つ光導波路構造のものである。この光位相変調制御部ｃ１，ｃ２は、光導波路構造の光半導体増幅器（ＳＯＡ）であるか、或いは、量子ドット層を含む光導波路構造であるか、或いは、定電圧駆動状態の半導体ＥＡ変調器であるかの何れかである。

半導体受光検出回路Ｆ１を除く他の構成は図４〜図１１で説明したとおりであるので、説明は省略する。
次に、本実施の形態の特徴である半導体受光検出回路Ｆ１について説明する。図２（Ａ）は本実施の形態の光位相変調部Ｒ１−１の半導体受光検出回路Ｆ１が設けられている部分の平面図、図２（Ｂ）は図２（Ａ）のＩ−Ｉ線断面図、図２（Ｃ）は図２（Ａ）のII−II線断面図、図２（Ｄ）は図２（Ａ）のIII−III線断面図である。

半導体受光検出回路Ｆ１は、信号光を導波する光導波路ａ３−ｉｎと、光導波路ａ３−ｉｎと結合するように形成された受光検出部ｇ１と、光導波路ａ３−ｉｎと反対側の受光検出部ｇ１の端部と結合するように形成され、受光検出部ｇ１を通過した信号光を光回路の端面まで導波する光導波路ａ３−ｏｕｔと、光導波路ａ３−ｏｕｔによって導かれた信号光が出射する光回路の端面に形成された無反射コート膜ＡＲ−１とから構成される。

光導波路ａ３−ｉｎは、図２（Ｂ）に示すように、ｎ−ＩｎＰからなる下部クラッド層Ｌｙｒ−０１（化合物半導体基板）と、下部クラッド層Ｌｙｒ−０１の上に形成された、ＰＬ（Photo Luminescence）波長特性が信号光波長λよりも１００ｎｍから２００ｎｍ程短波長側にピークをもつＩｎＧａＡｓＰ（本実施の形態ではＰＬ波長は１．４μｍ）からなるコア層Ｌｙｒ−０２と、コア層Ｌｙｒ−０２の上に形成されたｐ−ＩｎＰからなる上部クラッド層Ｌｙｒ−０５と、上部クラッド層Ｌｙｒ−０５の上に形成されたＩｎＧａＡｓからなるコンタクト層Ｌｙｒ−０６とから構成される。本実施の形態では、コア層Ｌｙｒ−０２のＰＬ波長を信号光波長λ＝１．５μｍよりも１００ｎｍから２００ｎｍ程短波長、すなわちコア層Ｌｙｒ−０２のＰＬ波長を１．３〜１．４μｍとすることで、光導波路として十分に損失の小さなものが実現できると同時に、受光検出部ｇ１において逆バイアス時には波長λ＝１．５μｍの信号光の光吸収・受光が実現できる。

受光検出部ｇ１は、光導波路構造を有し、半導体受光検出回路Ｆ１が使用される平面基板型光回路（光位相変調部Ｒ１，Ｌ１，Ｒ１−１，Ｒ１−２，Ｌ１−１，Ｌ１−２を含む高速カオス光信号生成光回路または光信号バッファメモリ回路）の初期調整時において逆バイアスが印加された場合のみ光導波路ａ３−ｉｎから入力された信号光を受光して受光強度に応じた電流を出力することができ、初期調整時以外の逆バイアスを印加されない場合には透明な光導波路として機能する。

この受光検出部ｇ１は、図２（Ｃ）に示すように、下部クラッド層Ｌｙｒ−０１（化合物半導体基板）と、下部クラッド層Ｌｙｒ−０１の上に形成されたコア層Ｌｙｒ−０２と、コア層Ｌｙｒ−０２の上に形成された上部クラッド層Ｌｙｒ−０５と、上部クラッド層Ｌｙｒ−０５の上に形成されたコンタクト層Ｌｙｒ−０６と、コンタクト層Ｌｙｒ−０６の上に形成されたＡｕからなるパッド電極Ｌｙｒ−０７とから構成される。光回路の初期調整時には、パッド電極Ｌｙｒ−０７と下部クラッド層Ｌｙｒ−０１との間に逆バイアスを印加して、受光強度に応じた電流をパッド電極Ｌｙｒ−０７から取り出すことができる。

光導波路ａ３−ｏｕｔは、受光検出部ｇ１に逆バイアスが印加された場合に吸収されずに受光検出部ｇ１を通過した信号光または受光検出部ｇ１に逆バイアスが印加されない場合に受光検出部ｇ１を透過した信号光を、光回路の端面まで導波する。光導波路ａ３−ｏｕｔの断面構造は、図２（Ｄ）に示すように光導波路ａ３−ｉｎと同じである。

無反射コート膜ＡＲ−１は、光導波路ａ３−ｏｕｔにより導かれた信号光が光回路の端面から出射する際に、当該端面において反射して光回路への反射戻り光となることを抑制するために、信号光が出射する光回路の端面（光導波路ａ３−ｏｕｔの端面を含む）に形成される。

こうして、本実施の形態では、平面基板型光回路の初期調整時に受光検出部ｇ１に逆バイアスを印加した場合のみ受光検出部ｇ１の受光特性が発現し、受光検出部ｇ１に逆バイアスを印加しない、平面基板型光回路の通常の駆動動作時においては信号光に対して透明な光導波路として受光検出部ｇ１を機能させることが可能となる。

図３（Ｂ）は、半導体受光検出回路Ｆ１が使用される光位相変調部として図１（Ｃ）に示した構成を用いた場合に光位相変調部の端面から出射される光のスペクトルを示す図である。図３（Ｂ）では、受光検出部ｇ１に印加する逆バイアスを０Ｖから−１０Ｖの範囲で変化させた場合の光のスペクトルを示している。

ここでは、ＳＯＡからなる光位相変調制御部ｃ１，ｃ２に電流を流すことにより発生し、光導波路ａ３−ｏｕｔを伝搬して光位相変調部の外部に出射された光のスペクトルを、光スペクトルアナライザで測定した。図３（Ａ）は光位相変調制御部ｃ１，ｃ２（ＳＯＡ）のＡＳＥ（Amplified Sponteneous Emission）スペクトルを示している。なお、ＳＯＡについては、例えば文献「小川育夫他，“ＰＬＣハイブリッド集積型半導体光増幅器モジュール”，IEICE technical report. EMD 102(283)，7-11，2002-08-22，The Institute of Electronics，Information and Communication Engineers」に記載されている。

図３（Ｂ）に示される実測評価結果によれば、受光検出部ｇ１に逆バイアスが印加されていない状態（逆バイアス０Ｖ）においては光位相変調制御部ｃ１，ｃ２（ＳＯＡ）のＡＳＥスペクトルと同様の出射光スペクトルが観測されることから、受光検出部ｇ１は信号光に対して透明な光導波路として機能していることが確認できる。

また、受光検出部ｇ１に逆バイアスを大きく印加するに従い、受光検出部ｇ１における光吸収が短波長成分から長波長成分へと拡大し、平面基板型光回路の信号光波長領域と合致するＳＯＡの利得波長領域（すなわちＡＳＥスペクトル波長領域）において十分な光吸収効果が得られることが実験的に確認された。

受光検出部が例えば非特許文献１に示されているような終端構造となっている場合、受光検出部に逆バイアスを印加しない通常の駆動動作時において受光検出部は信号光に対して透明な導波路として機能するため、信号光の入射方向の延長上に位置する受光検出部とそれ以外の領域との境界面において信号光が反射し、この信号光が反射戻り光として光回路本体に混入する。このようにして発生してしまった反射戻り光は光回路本体にとって擾乱光として働き、光回路の特性を大きく損なってしまうこととなる。

これに対して、本実施の形態では、光導波路ａ３−ｏｕｔを、光導波路ａ３−ｉｎと反対側の受光検出部ｇ１の端部と結合するように形成し、受光検出部ｇ１で受光されなかった信号光を光導波路ａ３−ｏｕｔにより光回路の端面まで導いて、この端面から外部に出射させる。さらに、本実施の形態では、信号光が出射する光回路の端面（光導波路ａ３−ｏｕｔの端面）に無反射コート膜ＡＲ−１を形成することにより、受光検出部ｇ１で受光されなかった信号光が光回路の端面で反射して光回路への戻り光となって光回路の特性が損なわれることを抑制できる。

半導体受光検出回路Ｆ１の構造は図２（Ａ）〜図２（Ｄ）で説明したとおりであるが、本実施の形態では、光導波路ａ３−ｉｎと受光検出部ｇ１と光導波路ａ３−ｏｕｔの、パッド電極Ｌｙｒ−０７を除く組成を同一にすることにより、製造プロセスを簡単化することができる。

また、本実施の形態では、上部クラッド層Ｌｙｒ−０５の材料をｐ−ＩｎＰとしているが、上部クラッド層Ｌｙｒ−０５の光損失を減らしたい場合には、上部クラッド層Ｌｙｒ−０５としてｎ−ＩｎＰもしくはｉ−ＩｎＰを用いても構わない。

また、本実施の形態では、光導波路ａ３−ｉｎと受光検出部ｇ１と光導波路ａ３−ｏｕｔの導波路幅（図２（Ａ）の上下方向の寸法）が全て同じになるようにしている。これにより、製造プロセスが容易になると共に、光の反射を防ぐことができる。ただし、導波路幅が同じであることは必須ではなく、受光検出部ｇ１や光導波路ａ３−ｏｕｔの導波路幅を広くしても、あるいは狭くしても構わない。また、受光検出部ｇ１や光導波路ａ３−ｏｕｔはシングルモード導波路でも、マルチモード導波路でも構わない。

また、受光検出部ｇ１だけでなく、光導波路ａ３−ｉｎや光導波路ａ３−ｏｕｔにもコンタクト層Ｌｙｒ−０６を設けているが、光損失を減らしたい場合には、光導波路ａ３−ｉｎや光導波路ａ３−ｏｕｔのコンタクト層Ｌｙｒ−０６をなくしても構わない。

また、本実施の形態では、コア層Ｌｙｒ−０２の材料をＩｎＧａＡｓＰとしているが、これに限るものではなく、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＡｌＡｓＰ、ＧａＡｌＰ、ＡｌＧａＡｓ、ＡｌＧａＡｓＳｂ、ＩｎＡｌＧａＮ、ＩｎＧａＮＡｓ、ＩｎＧａＮＰ、ＡｌＧａＮＡｓ、ＡｌＧａＮＰ、ＡｌＩｎＮＡｓ、ＡｌＩｎＮＰ等であっても構わない。

また、図２（Ｂ）〜図２（Ｄ）に示した例では、光導波路ａ３−ｉｎと受光検出部ｇ１と光導波路ａ３−ｏｕｔの導波路構造を、コア層Ｌｙｒ−０２よりも深くメサを作製するハイメサ（ディープリッジ）型の導波路構造として説明しているが、コア層Ｌｙｒ−０２よりもメサが浅いリッジ型の導波路構造、もしくはリッジの周囲を埋め込んだ埋め込み型の導波路構造でも構わない。

また、通常は半導体受光検出回路Ｆ１を含む光位相変調部Ｒ１，Ｌ１，Ｒ１−１，Ｒ１−２，Ｌ１−１，Ｌ１−２のみを化合物半導体基板上に作製し、光位相変調部Ｒ１，Ｌ１，Ｒ１−１，Ｒ１−２，Ｌ１−１，Ｌ１−２を除く光回路（高速カオス光信号生成光回路または光信号バッファメモリ回路）の部分は、石英系プレーナ光波回路（ＰＬＣ：Planar Lightwave Circuit）もしくはシリコン平面基板上に作製するが、光回路の全てを化合物半導体基板上に作製しても構わない。シリコン平面基板に関しては、文献「板橋 聖一，“シリコンフォトニクスの研究開発動向”，ＮＴＴ技術ジャーナル，ｐｐ．１２− １５，２００９．１２」に記載されている。

また、本実施の形態では、半導体受光検出回路Ｆ１を適用する光回路の例として、図４に示した高速カオス光信号生成光回路や、図９に示した光信号バッファメモリ回路を例に挙げているが、これに限るものではなく、光回路の調整時に信号光のパワーを半導体受光検出回路Ｆ１で測定することが必要で、かつ光回路の通常の動作時には測定の必要がなく、半導体受光検出回路Ｆ１に入射した信号光を廃棄してしまうことが望ましい光回路であれば、本実施の形態を適用可能である。

本発明は、光回路に適用することができる。

ａ１〜ａ１２…光入出力ポート、ｂ１，ｂ２…マルチモード干渉カプラ、ｃ１，ｃ２…光位相変調制御部、ｄ１，ｄ２…位相調整部、ａ３−ｉｎ，ａ３−ｏｕｔ，ｅ１〜ｅ８…光導波路、Ｆ１…半導体受光検出回路、ｇ１…受光検出部、ＡＲ−１…無反射コート膜、Ｌｙｒ−０１…下部クラッド層、Ｌｙｒ−０２…コア層、Ｌｙｒ−０５…上部クラッド層、Ｌｙｒ−０６…コンタクト層、Ｌｙｒ−０７…パッド電極、Ｒ１，Ｌ１，Ｒ１−１，Ｒ１−２，Ｌ１−１，Ｌ１−２…光位相変調部。

Claims (6)

1. ＲＺ型クロック信号光を入力するマッハツェンダー干渉型光強度変調手段ＭＺ−１と、
   このマッハツェンダー干渉型光強度変調手段ＭＺ−１の２つの光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓ，Ｐ−ＭＺ−１−ｂａｒの内のいずれか一方から出力されたＲＺ型クロック信号光を２系統に分波する光分波手段ＳＰ−１と、
   この光分波手段ＳＰ−１で分波された２系統のＲＺ型クロック信号光を位相変調制御用のクロック信号光として前記マッハツェンダー干渉型光強度変調手段ＭＺ−１内の光位相変調手段へと導く第３の光導波路とを備え、
   前記マッハツェンダー干渉型光強度変調手段ＭＺ−１は、
   前記ＲＺ型クロック信号光を受ける光入力ポートＰ−ＭＺ−１−１と、
   この光入力ポートＰ−ＭＺ−１−１に入力されたＲＺ型クロック信号光を伝送する２つの光干渉アームと、
   この２つの光干渉アームの端部に設けられた前記２つの光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓ，Ｐ−ＭＺ−１−ｂａｒと、
   前記２つの光干渉アームに１つずつ設けられ、前記光干渉アームにより伝送されるＲＺ型クロック信号光を、前記第３の光導波路から入力されるＲＺ型クロック信号光の光強度に応じて位相変調する前記光位相変調手段Ｒ１，Ｌ１とから構成され、
   前記光位相変調手段Ｒ１，Ｌ１は、
   それぞれ前記光干渉アームにより伝送されるクロック信号光と前記位相変調制御用のクロック信号光とを合波して、合波した信号光を２系統に分波する第１の光干渉型合分岐手段と、
   この第１の光干渉型合分岐手段から出力された２系統の信号光を伝送する２つの光導波路アームと、
   この２つの光導波路アームにより伝送される２系統の信号光を合波して、合波した信号光を２系統に分波する第２の光干渉型合分岐手段と、
   前記２つの光導波路アームに１つずつ設けられ、前記光干渉アームにより伝送されるクロック信号光を前記位相変調制御用のクロック信号光の光強度に応じて位相変調する光位相変調制御手段と、
   前記２つの光導波路アームの内の少なくとも一方に設けられ、外部から供給される注入電流量に応じて、信号光の位相を調整することが可能な位相調整手段と、
   前記第２の光干渉型合分岐手段の２つの光出力ポートの内、前記光干渉アームと接続されていない方から出力された波長λの信号光を受光する半導体受光検出回路とから構成され、
   さらに、前記第３の光導波路に設けられ、前記光分波手段ＳＰ−１で分波された２系統のＲＺ型クロック信号光が前記光位相変調手段Ｒ１，Ｌ１に到達するまでの光伝搬遅延差に相当する遅延を、前記光位相変調手段Ｒ１，Ｌ１に入力される２系統のＲＺ型クロック信号光の内、前記光位相変調手段Ｒ１，Ｌ１に到達するまでの光伝搬遅延が長い方のＲＺ型クロック信号光に付与する光伝搬遅延差付与手段Ｄ−Ｄ−１を備え、
   前記光位相変調手段Ｒ１，Ｌ１の各々に設けられた第２の光干渉型合分岐手段の２つの光出力ポートの内、前記半導体受光検出回路と接続されていない方から前記位相変調されたクロック信号光が出力され、前記マッハツェンダー干渉型光強度変調手段ＭＺ−１の２つの光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓ，Ｐ−ＭＺ−１−ｂａｒの内のいずれか一方から出力信号光を得る高速カオス光信号生成光回路として機能し、
   前記半導体受光検出回路は、
   逆バイアスが印加されたときに入射した前記波長λの信号光の少なくとも一部を吸収して電流に変換し、逆バイアスが印加されないときには入射した信号光を透過させる半導体からなる受光検出部ｇ１を備え、
   この受光検出部ｇ１は、
   下部クラッド層、下部クラッド層の上に形成されたコア層、およびコア層の上に形成された上部クラッド層を含む光導波路構造と、
   この光導波構造の上に形成された、前記逆バイアスを印加するための電極とを備え、
   前記コア層のＰＬ波長が、前記波長λより１００〜２００ｎｍ短波長側にピークを持つことを特徴とする光回路。
2. クロック信号光源から出力されたクロック信号光ＣＬＫ−１を入力するための外部光入力ポートＰ−ＯＣＬＫ−Ｉｎと、前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎに対してｂａｒ側に位置する光出力ポートＰ−ＭＺ−１−ｂａｒならびにｃｒｏｓｓ側に位置する光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓとを有する２つの光干渉アームと、一方の前記光干渉アームの光導波路上に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段Ｌ１−１と、他方の前記光干渉アームの光導波路上に位置し同光干渉アーム中を伝搬する光信号列の位相に変調を与えるための光位相変調手段Ｒ１−１とを有し、マッハツェンダー型の干渉器として機能するマッハツェンダー干渉型光強度変調手段ＭＺ−１と、
   格納する情報を有する光信号列Ｄａｔａ−１を入力するための外部光入力ポートＰ−Ｄａｔａ−Ｉｎと直接又は間接に接続され、前記光信号列Ｄａｔａ−１を導く第３の光導波路１８と、
   前記第３の光導波路１８と接続されて前記外部光入力ポートＰ−Ｄａｔａ−Ｉｎからの光信号列Ｄａｔａ−１が入力される光入力ポートＰ−Ｃ１−１、前記光出力ポートＰ−ＭＺ−１−ｂａｒ又は前記光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓのいずれか一方からの光信号列が入力されるＰ−Ｃ１−２ならびに光出力ポートＰ−Ｃ１−３、Ｐ−Ｃ１−４とを有し、前記光入力ポートＰ−Ｃ１−２、Ｐ−Ｃ１−１から入力した光信号列を前記光出力ポートＰ−Ｃ１−３、Ｐ−Ｃ１−４へと分岐出力させるための光分岐手段Ｃ−１と、
   前記光出力ポートＰ−ＭＺ−１−ｂａｒ又は前記光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓのいずれか一方からの光信号列を前記光入力ポートＰ−Ｃ１−２へと導く第４の光導波路１４と、
   光位相変調作用を誘起させるための光信号列を前記光位相変調手段Ｒ１−１に入力するための光入力ポートＰ−Ｒ１−１に接続されて前記光出力ポートＰ−Ｃ１−４からの光信号列を導く第５の光導波路１５Ｒと、
   光位相変調作用を誘起させるための光信号列を前記光位相変調手段Ｌ１−１に入力するための光入力ポートＰ−Ｌ１−１に接続されて前記光出力ポートＰ−Ｃ１−３からの光信号列を導く第６の光導波路１５Ｌと、
   前記第６の光導波路１５Ｌ又は前記第５の光導波路１５Ｒ上に設けられ、前記光出力ポートＰ−Ｃ１−３ならびにＰ−Ｃ１−４から同時に出力される光信号列が前記光入力ポートＰ−Ｌ１−１ならびにＰ−Ｒ１−１へと到達するタイミングを、前記クロック信号光ＣＬＫ−１のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光伝搬遅延差付与手段Ｄ−Ｄ−１とを備え、
   前記クロック信号光ＣＬＫ−１として、ＲＺ型の信号光を前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎから入力しておき、
   前記クロック信号光ＣＬＫ−１のクロックに同期した前記光信号列Ｄａｔａ−１が前記外部光入力ポートＰ−Ｄａｔａ−Ｉｎから入力されると、最初は、入力された前記光信号列Ｄａｔａ−１を用いて、前記光位相変調手段Ｒ１−１、Ｌ１−１を駆動させて、２つの前記光干渉アーム中を伝搬している前記クロック信号光ＣＬＫ−１に位相差を生じさせて、前記クロック信号光ＣＬＫ−１の各パルスのオン又はオフを行うことにより、前記光出力ポートＰ−ＭＺ−１−ｂａｒ又は前記光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓのいずれか一方から出力される光信号列ＣＬＫ−１−ｏｕｔ−ＤＭＺ１を、前記光信号列Ｄａｔａ−１のデータパターンと同一のデータパターンとして、前記光分岐手段Ｃ−１へ周回させ、
   以降の周回は、前記光出力ポートＰ−ＭＺ−１−ｂａｒ又は前記光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓのいずれか一方から出力された前の周回の前記光信号列ＣＬＫ−１−ｏｕｔ−ＤＭＺ１を用いて、前記光位相変調手段Ｒ１−１、Ｌ１−１を駆動させて、２つの前記光干渉アーム中を伝搬している前記クロック信号光ＣＬＫ−１に位相差を生じさせて、前記クロック信号光ＣＬＫ−１の各パルスのオン又はオフを行うことにより、前記光出力ポートＰ−ＭＺ−１−ｂａｒ又は前記光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓのいずれか一方から出力される当該周回の前記光信号列ＣＬＫ−１−ｏｕｔ−ＤＭＺ１を、前記光信号列Ｄａｔａ−１のデータパターンと同一のデータパターンとして、前記光分岐手段Ｃ−１へ周回させて、当該データパターンを当該回路内に維持する構成であって、
   前記光位相変調手段Ｒ１−１、Ｌ１−１は、
   それぞれ光位相変調制御信号光である光信号列Ｄａｔａ−１または光信号列ＣＬＫ−１−ｏｕｔ−ＤＭＺ１と被光位相変調信号光であるクロック信号光ＣＬＫ−１とを合波して、合波した信号光を２系統に分波する第１の光干渉型合分岐手段と、
   この第１の光干渉型合分岐手段から出力された２系統の信号光を伝送する２つの光導波路アームと、
   この２つの光導波路アームにより伝送される２系統の信号光を合波して、合波した信号光を２系統に分波する第２の光干渉型合分岐手段と、
   前記２つの光導波路アームに１つずつ設けられ、前記被光位相変調信号光を前記光位相変調制御信号光の光強度に応じて位相変調する光位相変調制御手段と、
   前記２つの光導波路アームの内の少なくとも一方に設けられ、外部から供給される注入電流量に応じて、信号光の位相を調整することが可能な位相調整手段と、
   前記第２の光干渉型合分岐手段の２つの光出力ポートの内、前記光干渉アームと接続されていない方から出力された波長λの信号光を受光する半導体受光検出回路とから構成され、
   光信号バッファメモリ回路として機能し、
   前記半導体受光検出回路は、
   逆バイアスが印加されたときに入射した前記波長λの信号光の少なくとも一部を吸収して電流に変換し、逆バイアスが印加されないときには入射した信号光を透過させる半導体からなる受光検出部ｇ１を備え、
   この受光検出部ｇ１は、
   下部クラッド層、下部クラッド層の上に形成されたコア層、およびコア層の上に形成された上部クラッド層を含む光導波路構造と、
   この光導波構造の上に形成された、前記逆バイアスを印加するための電極とを備え、
   前記コア層のＰＬ波長が、前記波長λより１００〜２００ｎｍ短波長側にピークを持つことを特徴とする光回路。
3. 請求項１または２記載の光回路において、
   さらに、前記第２の光干渉型合分岐手段の２つの光出力ポートの内、前記光干渉アームと接続されていない方から出力された前記波長λの信号光を前記受光検出部ｇ１に導波する第１の光導波路ａ３−ｉｎと、
   この第１の光導波路ａ３−ｉｎと反対側の受光検出部ｇ１の端部と結合するように形成され、前記受光検出部ｇ１を通過した信号光を光回路の端面まで導波する第２の光導波路ａ３−ｏｕｔと、
   この第２の光導波路ａ３−ｏｕｔによって導かれた信号光が出射する光回路の端面に形成された無反射コート膜ＡＲ−１とを備えることを特徴とする光回路。
4. 請求項３記載の光回路において、
   前記第１の光導波路ａ３−ｉｎのコア層と前記受光検出部ｇ１のコア層と前記第２の光導波路ａ３−ｏｕｔのコア層とは、同一の組成からなることを特徴とする光回路。
5. 請求項３または４記載の光回路において、
   前記第１の光導波路ａ３−ｉｎと前記受光検出部ｇ１の光導波路構造と前記第２の光導波路ａ３−ｏｕｔとは、同一の組成からなることを特徴とする光回路。
6. 請求項３乃至５のいずれか１項に記載の光回路において、
   前記第１の光導波路ａ３−ｉｎと前記受光検出部ｇ１の光導波路構造とは、導波路幅が同一であることを特徴とする光回路。