JP6734819B2 - 光信号バッファメモリ回路 - Google Patents

Description

本発明は、光通信、光プロセシング並びに光コンピューターにおける光信号バッファメモリ回路に関する。

光信号バッファを実現させる方法としては代表的ものとして以下のような方法が提案されている。

［第１の従来技術］
１つ目の方法は、図１３に示すように、長さの異なる複数の光遅延用光導波路ＯＤＬ−１〜ＯＤＬ−Ｎを用意し、これら光遅延用光導波路ＯＤＬ−１〜ＯＤＬ−Ｎの入力端に１×Ｎ光スイッチＯＳ−１を、出力端にＮ×１光合波器ＯＣ−１を配し、入力ポートＰ−ＯＰ−Ｉｎから入力した光信号を、１×Ｎ光スイッチＯＳ−１を用いて伝搬経路としての光遅延用光導波路ＯＤＬ−１〜ＯＤＬ−Ｎを切り替えることにより、所望の光遅延を与え、出力ポートＰ−ＯＰ−Ｏｕｔから出力するといった方法でバッファメモリとしての機能を実現させるものである。

この１つ目の方法においては、予め用意された光遅延用光導波路ＯＤＬ−１〜ＯＤＬ−Ｎ以外の遅延を付与することができず、１×Ｎ光スイッチＯＳ−１で切り替え可能な現実的な光伝搬経路の数に限界がある（現在の市販商用品としては数十程度で、切り替え可能数を大きくするにつれ挿入光損失が増大していくという別の課題もある）ことから、光データ信号列の格納時間に関して極めて限定的な光バッファメモリしか実現できず、切り替え可能な光遅延量のパターンを多くするにつれ、光回路としてより大がかりなものとなっていってしまう。

［第２の従来技術］
２つ目の方法は、図１４に示すような光回路を用いて、ファイバーループ或いは光導波路ループＯ−Ｌｏｏｐの中を、入力ポートＰ−ＯＰ−Ｉｎから入力した被格納光データ信号列を光増幅器ＯＡで伝搬損失補償等を行いながら周回させて、２×２光スイッチＯＳ−２により所望のタイミングで光データ信号列として取り出し、出力ポートＰ−ＯＰ−Ｏｕｔから出力するといった方法で、所望の光遅延を与えることにより光バッファメモリとしての機能を実現させるものである。

この方法は、上記１つ目の方法の「切り替え可能な光遅延量のパターンを多くするにつれ、光回路としてより大がかりなものとなっていってしまう。」という課題を克服できることを期待して考案されたと考えられるものであるが、この２つ目の方法においては、光データ信号列の周回回数が大きくなるにつれ、周回させるための光導波路ループＯ−Ｌｏｏｐの伝搬損失を補償するための光増幅器ＯＡからのＡＳＥ（Amplified Spontaneous Emission）等の混入ノイズの影響や、同光導波路ループＯ−Ｌｏｏｐの分散効果の影響等により光データ信号列の光波形が徐々に崩れ、少なくとも１００回程度の周回回数よりも長くデータ信号として維持させることが難しいことが知られている（非特許文献１参照）。

特開２０１４−１７４２９９号公報

R. Langenhorst et al, "Fiber Loop Optical Buffer," JOURNAL OF LIGHT WAVE TECHNOLOGY, IEEE, 1996, VOL. 14, NO.3, pp. 324-335 Q. Lai, et al., "Low-Power Compact 2x2 Thermooptic Silica-on-Silicon Waveguide Switch with Fast Response", IEEE PHOTONICS TECHNOLOGY LETTERS, MAY 1998, VOL. 10, NO.5, pp. 681-683 S. Diez, et al., "160Gbit/s all-optical demultiplexer using hybrid gain-transparent SOA Mach-Zehnder interferometer", ELECTRONICS LETTERS, 17 AUGUST 2000, Vol. 36, No. 17, pp. 1484-1486 T. Ito, et al., "Bit-rate and format conversion from 10-Gbit/s WDM channels to a 40-Gbit/s channel using a monolithic Sagnac interferometer integrated with parallel-amplifier structure," IEE Proc.-Optoelectron. , February 2004, Vol. 151, No. 1, pp. 41-45 H. Nakamura, et al., "Ultra-fast photonic crystal/quantum dot all-optical switch for future photonic networks," Optics Express, 2004, Vol. 12, No. 26, pp. 6606-6614 小川育夫、外５名、「ＰＬＣハイブリッド集積型半導体光増幅器モジュール」、TECHNICAL REPORT OF IEICE., THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS, 2002年, EMD2002-25, CPM2002-67, OPE2002-47 LQE2002-102, pp. 7-11 板橋聖一、「シリコンフォトニクスの研究開発動向」、ＮＴＴ技術ジャーナル、2009年12月、pp. 12-15

光信号バッファメモリ回路を平面型光回路で作製する場合には、当該作製の際に一定の割合で不良が生じてしまい、光回路の歩留まりを悪化させていた。本発明は、このような不良を回避して、通常と同等の機能特性を実現する構成とすることにより、光回路の歩留まりを向上させることができる光信号バッファメモリ回路を提供することを目的とする。

また、本発明は、光通信、光プロセシング並びに光コンピューターにおける光信号バッファメモリ回路において、格納する光信号長に対して任意の整数倍の光遅延を付与して出力させることが可能で、且つ、［第１の従来技術］に記載の光バッファメモリのように、「調整可能な光遅延量のパターンを多くするにつれ、光回路としてより大がかりなものになる」ことがなく、且つ、［第２の従来技術］に記載の光バッファメモリのように、「光バッファメモリ回路に使用される損失補償用光増幅器からのＡＳＥ等の混入ノイズの影響や同光バッファメモリ回路内の光導波に伴う分散効果の影響等による光信号波形劣化に起因した付与可能な光遅延限界が生じてしまう」ことを克服し、原理的に無限の光遅延量を付与することを可能とする光信号バッファメモリ回路を提供することも目的とする。

つまり、本発明は、簡単な構成で、波形劣化を招くことがなく、無限の光遅延量を付与することができる光信号バッファメモリ回路を提供することも目的とする。

なお、本発明者等は、以前、図１５に示す光信号バッファを実現させる光信号バッファメモリ回路並びに光信号バッファ方法を提案したが（特許文献１参照）、本発明は、特許文献１とは異なる回路で、光データバッファメモリにおけるリセット動作を実現させる光信号バッファメモリ回路を提供することも目的とする。なお、図１５に示す光信号バッファメモリ回路については、本発明と共通する構成を有しているので、その構成については、本発明において説明する。

上記課題を解決する第１の発明に係る光信号バッファメモリ回路は、
データパターンを回路内に保持する光信号バッファメモリ回路において、
当該光信号バッファメモリ回路が平面型光回路であり、
当該平面型光回路の構成として、
外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０と、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０と、光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔとを有する光制御型光強度スイッチＯＳＷ−０１と、
外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔと、外部光入力ポートＰ−Ｇａｔｅ−Ｉｎと、光入出力ポートＰ−ＯＳＷ−０２−Ｉｎとを有する光制御型光強度スイッチＯＳＷ−０２と、
光入出力ポートＰ−ＯＣＬＫ−Ｉｎ、前記光入出力ポートＰ−ＯＣＬＫ−Ｉｎと対となる光出力ポートＰ−ＭＺ−１−ｉｎ−２、前記光入出力ポートＰ−ＯＣＬＫ−Ｉｎに対してｂａｒ側に位置する光出力ポートＰ−ＭＺ−１−ｂａｒ並びにｃｒｏｓｓ側に位置する光入出力ポートＰ−ＭＺ−１−ｃｒｏｓｓを有する２つの第１の光干渉アームと、一方の前記第１の光干渉アームの光導波路上に直列に配置され、当該第１の光干渉アーム中を伝搬する光信号パルス列の位相に各々変調を与えるための光位相変調手段Ｌ１−１並びに光位相変調手段Ｌ１−２と、他方の前記第１の光干渉アームの光導波路上に直列に配置され、当該第１の光干渉アーム中を伝搬する光信号パルス列の位相に各々変調を与えるための光位相変調手段Ｒ１−１並びに光位相変調手段Ｒ１−２とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段ＭＺ−１と、
前記光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔと前記光入出力ポートＰ−ＯＣＬＫ−Ｉｎとを接続する光導波路５３と、
前記光入出力ポートＰ−ＯＳＷ−０２−Ｉｎと前記光入出力ポートＰ−ＭＺ−１−ｃｒｏｓｓとを接続する光導波路３０と、
光入力ポートＰ−Ｃ１−１、Ｐ−Ｃ１−２並びに光出力ポートＰ−Ｃ１−３、Ｐ−Ｃ１−４を有し、前記光入力ポートＰ−Ｃ１−１、Ｐ−Ｃ１−２から入力した光信号パルス列を前記光出力ポートＰ−Ｃ１−３、Ｐ−Ｃ１−４へと分岐出力させるための光分岐部Ｃ−１と、
外部光入力ポートＰ−Ｄａｔａ−Ｉｎと前記光入力ポートＰ−Ｃ１−１とを接続する光導波路１８と、
前記光出力ポートＰ−ＭＺ−１−ｂａｒと前記光入力ポートＰ−Ｃ１−２とを接続する光導波路１４と、
光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｌ１−１に入力するための光入力ポートＰ−Ｌ１−１に接続されて前記光出力ポートＰ−Ｃ１−３からの光信号パルス列を導く光導波路１５Ｌと、
光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｒ１−１に入力するための光入力ポートＰ−Ｒ１−１に接続されて前記光出力ポートＰ−Ｃ１−４からの光信号パルス列を導く光導波路１５Ｒと、
前記光導波路１５Ｌ又は前記光導波路１５Ｒ上に設けられ、前記光出力ポートＰ−Ｃ１−３並びにＰ−Ｃ１−４から同時に出力される光信号パルス列が前記光入力ポートＰ−Ｌ１−１並びにＰ−Ｒ１−１へと到達するタイミングを、前記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光伝搬遅延差付与部Ｄ−Ｄ−１と、
光入力ポートＰ−Ｃ３−１、Ｐ−Ｃ３−２並びに光出力ポートＰ−Ｃ３−３、Ｐ−Ｃ３−４を有し、前記光入力ポートＰ−Ｃ３−１、Ｐ−Ｃ３−２から入力した光信号パルス列を前記光出力ポートＰ−Ｃ３−３、Ｐ−Ｃ３−４へと分岐出力させるための光分岐部Ｃ−３と、
外部光入力ポートＰ−ＦＦ−Ｉｎと前記光入力ポートＰ−Ｃ３−２とを接続する光導波路２１と、
前記光出力ポートＰ−ＭＺ−１−ｉｎ−２と前記光入力ポートＰ−Ｃ３−１とを接続する光導波路５６と、
光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｌ１−２に入力するための光入力ポートＰ−Ｌ１−２に接続されて前記光出力ポートＰ−Ｃ３−３からの光信号パルス列を導く光導波路２２Ｌと、
光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｒ１−２に入力するための光入力ポートＰ−Ｒ１−２に接続されて前記光出力ポートＰ−Ｃ３−４からの光信号パルス列を導く光導波路２２Ｒと、
前記光導波路２２Ｌ又は前記光導波路２２Ｒ上に設けられ、前記光出力ポートＰ−Ｃ３−３並びにＰ−Ｃ３−４から同時に出力される光信号パルス列が前記光入力ポートＰ−Ｌ１−２並びにＰ−Ｒ１−２へと到達するタイミングを、前記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光伝搬遅延差付与部Ｄ−Ｄ−２と、
を備え、
前記マッハ・ツェンダ干渉型光強度変調手段ＭＺ−１に対し、前記光制御型光強度スイッチＯＳＷ−０１と前記光制御型光強度スイッチＯＳＷ−０２とが、前記光導波路５３と前記光導波路３０とが、前記光分岐部Ｃ−１と前記光分岐部Ｃ−３とが、前記光導波路１４と前記光導波路５６とが、前記光導波路１５Ｌと前記光導波路２２Ｒとが、前記光導波路１５Ｒと前記光導波路２２Ｌとが、前記光伝搬遅延差付与部Ｄ−Ｄ−１と前記光伝搬遅延差付与部Ｄ−Ｄ−２とが、各々、相互補完関係となるように配置されており、
第１の入出力状態として、
前記外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０から、クロック信号光源から出力されたＲＺ（Return to Zero）型の光信号パルス列からなる光クロックパルス列ＣＬＫ−０が常時入力され、前記外部光入力ポートＰ−Ｄａｔａ−Ｉｎから、前記データパターンの情報を有し、前記光クロックパルス列ＣＬＫ−０のクロックに同期した光信号パルス列Ｄａｔａ−１が入力され、前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から、当該光回路内に保持している前記データパターンを消去する消去制御用の光信号パルス列であり、前記光クロックパルス列ＣＬＫ−０のクロックと同期し、前記データパターンの周期にも同期すると共に、前記データパターンのデータ長と同一の長さを有するＲＺ型の光信号パルス列ＥＲＳ−１が入力される状態であり、
前記光制御型光強度スイッチＯＳＷ−０１は、前記光信号パルス列ＥＲＳ−１が入力されていないとき、前記光クロックパルス列ＣＬＫ−０を２次的光クロックパルス列ＣＬＫ−１として出力し、前記光信号パルス列ＥＲＳ−１が入力されたとき、前記光信号パルス列ＥＲＳ−１のデータ長の間だけ、前記光クロックパルス列ＣＬＫ−０の出力をカットした出力を前記２次的光クロックパルス列ＣＬＫ−１として出力して、前記光入出力ポートＰ−ＯＣＬＫ−Ｉｎへ入力し、
前記マッハ・ツェンダ干渉型光強度変調手段ＭＺ−１は、前記光分岐部Ｃ−１を介して、前記光信号パルス列Ｄａｔａ−１が入力されると、最初は、入力された前記光信号パルス列Ｄａｔａ−１を用いて、前記光位相変調手段Ｒ１−１、Ｌ１−１を駆動させて、２つの前記第１の光干渉アーム中を伝搬している前記２次的光クロックパルス列ＣＬＫ−１に位相差を生じさせて、前記２次的光クロックパルス列ＣＬＫ−１の各パルスのオン又はオフを行うことにより、前記光出力ポートＰ−ＭＺ−１−ｂａｒから出力される光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１を、前記光信号パルス列Ｄａｔａ−１のデータパターンと同一のデータパターンとして、前記光分岐部Ｃ−１へ周回させ、
以降の周回は、前記光出力ポートＰ−ＭＺ−１−ｂａｒから出力された前の周回の前記光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１を用いて、前記光位相変調手段Ｒ１−１、Ｌ１−１を駆動させて、２つの前記第１の光干渉アーム中を伝搬している前記２次的光クロックパルス列ＣＬＫ−１に位相差を生じさせて、前記２次的光クロックパルス列ＣＬＫ−１の各パルスのオン又はオフを行うことにより、前記光出力ポートＰ−ＭＺ−１−ｂａｒから出力される当該周回の前記光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１を、前記光信号パルス列Ｄａｔａ−１のデータパターンと同一のデータパターンとして、前記光分岐部Ｃ−１へ周回させて、当該データパターンを当該光回路内に維持し、
第２の入出力状態として、
前記外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔから、前記光クロックパルス列ＣＬＫ−０が常時入力され、前記外部光入力ポートＰ−ＦＦ−Ｉｎから、前記光信号パルス列Ｄａｔａ−１が入力され、前記外部光入力ポートＰ−Ｇａｔｅ−Ｉｎから、前記光信号パルス列ＥＲＳ−１が入力される状態であり、
前記光制御型光強度スイッチＯＳＷ−０２は、前記光信号パルス列ＥＲＳ−１が入力されていないとき、前記光クロックパルス列ＣＬＫ−０を前記２次的光クロックパルス列ＣＬＫ−１として出力し、前記光信号パルス列ＥＲＳ−１が入力されたとき、前記光信号パルス列ＥＲＳ−１のデータ長の間だけ、前記光クロックパルス列ＣＬＫ−０の出力をカットした出力を前記２次的光クロックパルス列ＣＬＫ−１として出力して、前記光入出力ポートＰ−ＭＺ−１−ｃｒｏｓｓへ入力し、
前記マッハ・ツェンダ干渉型光強度変調手段ＭＺ−１は、前記光分岐部Ｃ−３を介して、前記光信号パルス列Ｄａｔａ−１が入力されると、最初は、入力された前記光信号パルス列Ｄａｔａ−１を用いて、前記光位相変調手段Ｒ１−２、Ｌ１−２を駆動させて、２つの前記第１の光干渉アーム中を伝搬している前記２次的光クロックパルス列ＣＬＫ−１に位相差を生じさせて、前記２次的光クロックパルス列ＣＬＫ−１の各パルスのオン又はオフを行うことにより、前記光出力ポートＰ−ＭＺ−１−ｉｎ−２から出力される前記光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１を、前記光信号パルス列Ｄａｔａ−１のデータパターンと同一のデータパターンとして、前記光分岐部Ｃ−３へ周回させ、
以降の周回は、前記光出力ポートＰ−ＭＺ−１−ｉｎ−２から出力された前の周回の前記光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１を用いて、前記光位相変調手段Ｒ１−２、Ｌ１−２を駆動させて、２つの前記第１の光干渉アーム中を伝搬している前記２次的光クロックパルス列ＣＬＫ−１に位相差を生じさせて、前記２次的光クロックパルス列ＣＬＫ−１の各パルスのオン又はオフを行うことにより、前記光出力ポートＰ−ＭＺ−１−ｉｎ−２から出力される当該周回の前記光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１を、前記光信号パルス列Ｄａｔａ−１のデータパターンと同一のデータパターンとして、前記光分岐部Ｃ−３へ周回させて、当該データパターンを当該光回路内に維持する
ことを特徴とする。

上記課題を解決する第２の発明に係る光信号バッファメモリ回路は、
上記第１の発明に記載の光信号バッファメモリ回路において、
前記平面型光回路は、化合物半導体基板上に集積型光回路として作成された平面型光回路、又は、石英系プレーナ光波回路と化合物光半導体デバイスとのハイブリッド集積化により作成された平面型光回路、又は、シリコン平面基板上に集積型光回路として作成された平面型光回路である
ことを特徴とする。

上記課題を解決する第３の発明に係る光信号バッファメモリ回路は、
上記第１又は第２の発明に記載の光信号バッファメモリ回路において、
前記光制御型光強度スイッチＯＳＷ−０１は、
前記外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０、前記外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０に対してｂａｒ側に位置する光入出力ポートＰ−ＭＺ−０１−ｂａｒ並びにｃｒｏｓｓ側に位置する光入出力ポートＰ−ＭＺ−０１−ｃｒｏｓｓを有する２つの第２の光干渉アームと、一方の前記第２の光干渉アームの光導波路上に位置し、当該第２の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｌ０１と、他方の前記第２の光干渉アームの光導波路上に位置し、当該第２の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｒ０１とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段ＭＺ−０１と、
前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０と接続された光入力ポートＰ−Ｃ０１−１並びに光出力ポートＰ−Ｃ０１−３、Ｐ−Ｃ０１−４を有し、前記光入力ポートＰ−Ｃ０１−１から入力した光信号パルス列を前記光出力ポートＰ−Ｃ０１−３、Ｐ−Ｃ０１−４へと分岐出力させるための光分岐部Ｃ−０１と、
光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｌ０１に入力すると共に前記外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０と同じ側に配置された光入力ポートＰ−Ｌ０１−１に接続されて、前記光出力ポートＰ−Ｃ０１−３からの光信号パルス列を導く光導波路５４Ｌ−１と、
光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｒ０１に入力すると共に前記外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０と同じ側に配置された光入力ポートＰ−Ｒ０１−１に接続されて、前記光出力ポートＰ−Ｃ０１−４からの光信号パルス列を導く光導波路５４Ｒ−１と、
前記光導波路５４Ｌ−１又は前記光導波路５４Ｒ−１上に設けられ、前記光出力ポートＰ−Ｃ０１−３並びにＰ−Ｃ０１−４から同時に出力される光信号パルス列が前記光入力ポートＰ−Ｌ０１−１並びにＰ−Ｒ０１−１へと到達するタイミングを、前記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光伝搬遅延差付与部Ｄ−Ｄ−０１と、
を備え、
前記第１の入出力状態では、前記光入出力ポートＰ−ＭＺ−０１−ｃｒｏｓｓが前記光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔであり、前記第２の入出力状態では、前記光入出力ポートＰ−ＭＺ−０１−ｂａｒが前記光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔである
ことを特徴とする。

上記課題を解決する第４の発明に係る光信号バッファメモリ回路は、
上記第１又は第２の発明に記載の光信号バッファメモリ回路において、
前記光制御型光強度スイッチＯＳＷ−０１は、
前記外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０、前記外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０に対してｂａｒ側に位置する光入出力ポートＰ−ＭＺ−０２−ｂａｒ並びにｃｒｏｓｓ側に位置する光入出力ポートＰ−ＭＺ−０２−ｃｒｏｓｓを有する２つの第２の光干渉アームと、一方の前記第２の光干渉アームの光導波路上に位置し、当該第２の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｌ０２と、他方の前記第２の光干渉アームの光導波路上に位置し、当該第２の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｒ０２とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段ＭＺ−０２と、
前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０と接続された光入力ポートＰ−Ｃ０２−１並びに光出力ポートＰ−Ｃ０２−３、Ｐ−Ｃ０２−４を有し、前記光入力ポートＰ−Ｃ０２−１から入力した光信号パルス列を前記光出力ポートＰ−Ｃ０２−３、Ｐ−Ｃ０２−４へと分岐出力させるための光分岐部Ｃ−０２と、
光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｌ０２に入力すると共に前記外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０と反対の側に配置された光入力ポートＰ−Ｌ０２−１に接続されて、前記光出力ポートＰ−Ｃ０２−３からの光信号パルス列を導く光導波路５４Ｌ−２と、
光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｒ０２に入力すると共に前記外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０と反対の側に配置された光入力ポートＰ−Ｒ０２−１に接続されて、前記光出力ポートＰ−Ｃ０２−４からの光信号パルス列を導く光導波路５４Ｒ−２と、
前記光導波路５４Ｌ−２又は前記光導波路５４Ｒ−２上に設けられ、前記光出力ポートＰ−Ｃ０２−３並びにＰ−Ｃ０２−４から同時に出力される光信号パルス列が前記光入力ポートＰ−Ｌ０２−１並びにＰ−Ｒ０２−１へと到達するタイミングを、前記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光伝搬遅延差付与部Ｄ−Ｄ−０２と、
を備え、
前記第１の入出力状態では、前記光入出力ポートＰ−ＭＺ−０２−ｃｒｏｓｓが前記光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔであり、前記第２の入出力状態では、前記光入出力ポートＰ−ＭＺ−０２−ｂａｒが前記光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔである
ことを特徴とする。

上記課題を解決する第５の発明に係る光信号バッファメモリ回路は、
上記第１から第４のいずれか１つの発明に記載の光信号バッファメモリ回路において、
前記光制御型光強度スイッチＯＳＷ−０２は、
前記外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔ、前記外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔに対してｂａｒ側に位置する光入出力ポートＰ−ＭＺ−２１−ｂａｒ並びにｃｒｏｓｓ側に位置する光入出力ポートＰ−ＭＺ−２１−ｃｒｏｓｓを有する２つの第３の光干渉アームと、一方の前記第３の光干渉アームの光導波路上に位置し、当該第３の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｌ２１と、他方の前記第３の光干渉アームの光導波路上に位置し、当該第３の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｒ２１とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段ＭＺ−２１と、
前記外部光入力ポートＰ−Ｇａｔｅ−Ｉｎと接続された光入力ポートＰ−Ｃ４１−２並びに光出力ポートＰ−Ｃ４１−３、Ｐ−Ｃ４１−４を有し、前記光入力ポートＰ−Ｃ４１−２から入力した光信号パルス列を前記光出力ポートＰ−Ｃ４１−３、Ｐ−Ｃ４１−４へと分岐出力させるための光分岐部Ｃ−４１と、
光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｌ２１に入力すると共に前記外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔと反対の側に配置された光入力ポートＰ−Ｌ２１−１に接続されて、前記光出力ポートＰ−Ｃ４１−３からの光信号パルス列を導く光導波路４２Ｌ−１と、
光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｒ２１に入力すると共に前記外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔと反対の側に配置された光入力ポートＰ−Ｒ２１−１に接続されて、前記光出力ポートＰ−Ｃ４１−４からの光信号パルス列を導く光導波路４２Ｒ−１と、
前記光導波路４２Ｌ−１又は前記光導波路４２Ｒ−１上に設けられ、前記光出力ポートＰ−Ｃ４１−３並びにＰ−Ｃ４１−４から同時に出力される光信号パルス列が前記光入力ポートＰ−Ｌ２１−１並びにＰ−Ｒ２１−１へと到達するタイミングを、前記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光伝搬遅延差付与部Ｄ−Ｄ−３１と、
を備え、
前記第１の入出力状態では、前記光入出力ポートＰ−ＭＺ−２１−ｂａｒが前記光入出力ポートＰ−ＯＳＷ−０２−Ｉｎであり、前記第２の入出力状態では、前記光入出力ポートＰ−ＭＺ−２１−ｃｒｏｓｓが前記光入出力ポートＰ−ＯＳＷ−０２−Ｉｎである
ことを特徴とする。

上記課題を解決する第６の発明に係る光信号バッファメモリ回路は、
上記第１から第４のいずれか１つの発明に記載の光信号バッファメモリ回路において、
前記光制御型光強度スイッチＯＳＷ−０２は、
前記外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔ、前記外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔに対してｂａｒ側に位置する光入出力ポートＰ−ＭＺ−２２−ｂａｒ並びにｃｒｏｓｓ側に位置する光入出力ポートＰ−ＭＺ−２２−ｃｒｏｓｓを有する２つの第３の光干渉アームと、一方の前記第３の光干渉アームの光導波路上に位置し、当該第３の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｌ２２と、他方の前記第３の光干渉アームの光導波路上に位置し、当該第３の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｒ２２とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段ＭＺ−２２と、
前記外部光入力ポートＰ−Ｇａｔｅ−Ｉｎと接続された光入力ポートＰ−Ｃ４２−２並びに光出力ポートＰ−Ｃ４２−３、Ｐ−Ｃ４２−４を有し、前記光入力ポートＰ−Ｃ４２−２から入力した光信号パルス列を前記光出力ポートＰ−Ｃ４２−３、Ｐ−Ｃ４２−４へと分岐出力させるための光分岐部Ｃ−４２と、
光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｌ２２に入力すると共に前記外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔと同じ側に配置された光入力ポートＰ−Ｌ２２−１に接続されて、前記光出力ポートＰ−Ｃ４２−３からの光信号パルス列を導く光導波路４２Ｌ−２と、
光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｒ２２に入力すると共に前記外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔと同じ側に配置された光入力ポートＰ−Ｒ２２−１に接続されて、前記光出力ポートＰ−Ｃ４２−４からの光信号パルス列を導く光導波路４２Ｒ−２と、
前記光導波路４２Ｌ−２又は前記光導波路４２Ｒ−２上に設けられ、前記光出力ポートＰ−Ｃ４２−３並びにＰ−Ｃ４２−４から同時に出力される光信号パルス列が前記光入力ポートＰ−Ｌ２２−１並びにＰ−Ｒ２２−１へと到達するタイミングを、前記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光伝搬遅延差付与部Ｄ−Ｄ−３２と、
を備え、
前記第１の入出力状態では、前記光入出力ポートＰ−ＭＺ−２２−ｂａｒが前記光入出力ポートＰ−ＯＳＷ−０２−Ｉｎであり、前記第２の入出力状態では、前記光入出力ポートＰ−ＭＺ−２２−ｃｒｏｓｓが前記光入出力ポートＰ−ＯＳＷ−０２−Ｉｎである
ことを特徴とする。

本発明によれば、平面型光回路を、相互補完関係を有する構成とすることにより、外部に対する各種の光信号の入出力状態を変更するだけで、作製の際に一定の割合で生じてしまう不良を回避して、通常と同等の機能特性を実現することができ、これにより、光回路全体が不良回路となることを防止して、光回路の歩留まりを向上させることができる。

また、本発明によれば、格納する光信号長に対して任意の整数倍の光遅延を付与して出力させることが可能で、且つ、［第１の従来技術］に記載の光バッファメモリにおいて課題であった「調整可能な光遅延量のパターンを多くするにつれ、光回路としてより大がかりなものになってしまう」ことを克服でき、且つ、［第２の従来技術］に記載の光バッファメモリにおいて課題であった「光バッファメモリ回路に使用される損失補償用光増幅器からのＡＳＥ等の混入ノイズの影響や同光バッファメモリ回路内の光導波に伴う分散効果の影響等による光信号波形劣化に起因した付与可能な光遅延限界が生じてしまう」ことを克服し、原理的に無限の光遅延量を付与することを可能とすることができる。

また、本発明によれば、特許文献１とは異なる回路で、光データバッファメモリにおけるリセット動作を実現することができる。このリセット動作においては、バッファデータ消去制御時における光位相変調振幅の必要量が２πであったものを、πまで抑えることを可能とし、結果として、消費電力、焼損危険性を効果的に抑え、ひいては、回路寿命を延ばすことも可能になる。

本発明による光信号バッファメモリ回路の一例を示す概略図である。 図１に示した光信号バッファメモリ回路において、各種の光信号の入出力状態を変更した場合を説明する概略図である。 図１に示した光信号バッファメモリ回路で用いられる光制御型光強度スイッチＯＳＷ−０１の光回路の概略図であり、（ａ）は、当該光回路の一例であり、（ｂ）は、当該光回路の他の一例である。 図１に示した光信号バッファメモリ回路で用いられる光制御型光強度スイッチＯＳＷ−０２の光回路の概略図であり、（ａ）は、当該光回路の一例であり、（ｂ）は、当該光回路の他の一例である。 図１、図２に示した光信号バッファメモリ回路における各種の光信号のタイミングチャートである。 （ａ）〜（ｄ）は、光−光位相変調手段の構成例を示す概略図である。 （ａ）〜（ｃ）は、光−光位相変調手段の構成例を示す概略図である。 （ａ）〜（ｃ）は、光−光位相変調手段の構成例を示す概略図である。 （ａ）、（ｂ）は、光−光位相変調手段の構成例を示す概略図である。 （ａ）〜（ｃ）は、光分岐部の構成例を示す構成図である。 （ａ）〜（ｃ）は、光分岐部の構成例を示す構成図である。 （ａ）〜（ｃ）は、光分岐部の構成例を示す構成図である。 従来検討が行われた光遅延導波路アレイと光スイッチ並びに光カプラから構成される光バッファ回路の一例を示す概略図である。 光導波路ループと伝搬補償用光アンプ並びに光スイッチから構成される従来の光周回型バッファ回路の一例を示す概略図である。 従来の光信号バッファメモリ回路を示す概略図である。

以下、図面を参照して、本発明に係る光信号バッファメモリ回路の実施形態を説明する。

［実施例１］
図１は、本実施例の光信号バッファメモリ回路を示す概略図であり、図２は、図１に示した光信号バッファメモリ回路において、各種の光信号の入出力状態を変更した場合を説明する概略図である。また、図３（ａ）、（ｂ）は、図１に示した光信号バッファメモリ回路で用いられる光制御型光強度スイッチＯＳＷ−０１の光回路の概略図であり、図４（ａ）、（ｂ）は、図１に示した光信号バッファメモリ回路で用いられる光制御型光強度スイッチＯＳＷ−０２の光回路の概略図である。また、図５は、図１及び図２に示した光信号バッファメモリ回路における各種の光信号のタイミングチャートである。

（基本構成）
本実施例の光信号バッファメモリ回路は、平面型光回路であり、例えば、化合物半導体基板上に集積型光回路として作成された平面型光回路、又は、石英系プレーナ光波回路と化合物光半導体デバイスとのハイブリッド集積化により作成された平面型光回路（非特許文献６参照）、又は、シリコン平面基板上に集積型光回路として作成された平面型光回路（非特許文献７参照）である。

そして、本実施例では、平面型光回路を後述する相互補完関係を有する構成とすることにより、外部に対する各種の光信号の入出力状態を変更するだけで、作製の際に一定の割合で生じてしまう不良を回避して、通常と同等の機能特性を実現する光信号バッファメモリ回路としている。

そのため、本実施例の光信号バッファメモリ回路においては、図１及び図２に示す２つの入出力状態があり、互いに、各種の光信号の入出力状態だけが異なる。以降、図１を第１の入出力状態、図２を第２の入出力状態と呼ぶ。なお、第１の入出力状態であるか、第２の入出力状態であるかに応じて、外部に対する光信号の入出力方向が変更されるいくつかのポートについては、外部光入出力ポートと呼ぶ。

例えば、符号Ｐ−ＯＣＬＫ−Ｉｎ−０は、第１の入出力状態では、後述する光クロックパルス列ＣＬＫ−０を外部から入力するためのポートであり、第２の入出力状態では、後述する光信号パルス列Ｄａｔａ−ｏｕｔを外部に出力するためのポートである。そのため、外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０と呼ぶ。

また、符号Ｐ−Ｄａｔａ−Ｏｕｔは、外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０と相互補完関係を有するポートであり、第１の入出力状態では、後述する光信号パルス列Ｄａｔａ−ｏｕｔを外部に出力するためのポートであり、第２の入出力状態では、後述する光クロックパルス列ＣＬＫ−０を外部から入力するためのポートである。そのため、外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔと呼ぶ。

また、第１の入出力状態であるか、第２の入出力状態であるかに応じて、外部から入力する光信号の種類が変更される外部光入力ポートもある。

例えば、符号Ｐ−ＥＲＳ−Ｉｎ−０は、第１の入出力状態では、後述する光信号パルス列ＥＲＳ−１を外部から入力するための外部光入力ポートであり、第２の入出力状態では、後述する光信号パルス列Ｇａｔｅ−１を外部から入力するための外部光入力ポートである。

また、符号Ｐ−Ｇａｔｅ−Ｉｎは、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０と相互補完関係を有するポートであり、第１の入出力状態では、後述する光信号パルス列Ｇａｔｅ−１を外部から入力するための外部光入力ポートであり、第２の入出力状態では、後述する光信号パルス列ＥＲＳ−１を外部から入力するための外部光入力ポートである。

また、符号Ｐ−Ｄａｔａ−Ｉｎは、第１の入出力状態では、後述する光信号パルス列Ｄａｔａ−１を外部から入力するための外部光入力ポートであり、第２の入出力状態では、後述する光信号パルス列ＦＦ−１を外部から入力するための外部光入力ポートである。

また、符号Ｐ−ＦＦ−Ｉｎは、外部光入力ポートＰ−Ｄａｔａ−Ｉｎと相互補完関係を有するポートであり、第１の入出力状態では、後述する光信号パルス列ＦＦ−１を外部から入力するための外部光入力ポートであり、第２の入出力状態では、後述する光信号パルス列Ｄａｔａ−１を外部から入力するための外部光入力ポートである。

ここで、外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０又は外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔに入力される光クロックパルス列ＣＬＫ−０は、図５の「ＯＣ ｓｏｕｒｃｅ／ＣＬＫ−０」に示されるような光クロックパルス列であり、光クロックパルス列ＣＬＫ−０として、「クロック信号光源から出力され、ピーク光パワーが一定のＲＺ（Return to Zero）型の光クロックパルス列」が入力し続けられる。

また、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０又は外部光入力ポートＰ−Ｇａｔｅ−Ｉｎに入力される光信号パルス列ＥＲＳ−１は、図５の「ＥＲＳ ｃｎｔｌ．／ＥＲＳ−１」に示されるような光信号パルス列であり、光信号パルス列ＥＲＳ−１として、「当該光信号バッファメモリ回路へ格納（保持）された情報（バッファデータ）をリセットさせる際に入力される格納情報消去制御用の光信号パルス列」が入力される。

また、外部光入力ポートＰ−Ｇａｔｅ−Ｉｎ又は外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０に入力される光信号パルス列Ｇａｔｅ−１は、図５の「Ｓｈｕｔｔｅｒ ｃｎｔｌ．／Ｇａｔｅ−１」に示されるような光信号パルス列であり、光信号パルス列Ｇａｔｅ−１として、「当該光信号バッファメモリ回路へ格納された後、フリップフロップ操作を施されることにより、当該光信号バッファメモリ回路へ格納する目的で入力された光信号パルス列Ｄａｔａ−１と同一のデータパターンを有する光信号パルス列を出力させる際に入力される光信号出力開閉制御用の光信号パルス列」が入力される。

また、外部光入力ポートＰ−ＦＦ−Ｉｎ又は外部光入力ポートＰ−Ｄａｔａ−Ｉｎに入力される光信号パルス列ＦＦ−１は、図５の「Ｆ．Ｆ． ｃｎｔｌ．／ＦＦ−１」に示されるような光信号パルス列であり、光信号パルス列ＦＦ−１として、「当該光信号バッファメモリ回路へ格納されたデータパルス列の情報のＭａｒｋ（１）とＳｐａｃｅ（０）をすべて反転させる、所謂、フリップフロップ操作を行う際に入力されるフリップフロップ制御用の光信号パルス列」が入力される。

また、外部光入力ポートＰ−Ｄａｔａ−Ｉｎ又は外部光入力ポートＰ−ＦＦ−Ｉｎに入力される光信号パルス列Ｄａｔａ−１は、図５の「ＯＤ ｓｏｕｒｃｅ／Ｄａｔａ−１」に示されるような光信号パルス列であり、光信号パルス列Ｄａｔａ−１として、「当該光信号バッファメモリ回路へ格納する目的で入力されるデータ用の光信号パルス列」が入力される。この光信号パルス列Ｄａｔａ−１は、当該光信号バッファメモリ回路内に保持するデータパターンの情報を有している。

また、外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔ又は外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０から出力される光信号パルス列Ｄａｔａ−ｏｕｔは、図５の「Ｏｕｔｐｕｔ／Ｄａｔａ−ｏｕｔ」に示されるような光信号パルス列であり、光信号パルス列Ｄａｔａ−ｏｕｔとして、「当該光信号バッファメモリ回路へ格納された情報の光信号パルス列」が出力される。

本実施例の光信号バッファメモリ回路の制御用となる上記の光信号パルス列ＦＦ−１、ＥＲＳ−１、Ｇａｔｅ−１は、例えば、これらの光信号パルス列を発生させる１つ又は各々個別の発生器を用い、光クロックパルス列ＣＬＫ−０（後述の２次的光クロックパルス列ＣＬＫ−１）及び光信号パルス列Ｄａｔａ−１（又は光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１）と同期するように入力される。

次に、本実施例の光信号バッファメモリ回路の構成及び接続関係を具体的に説明する。

本実施例の光信号バッファメモリ回路は、２入力２出力（２×２）の光分岐部Ｃ−１、Ｃ−３、光ゲートスイッチとして機能する２入力２出力（２×２）のマッハ・ツェンダ干渉型光強度変調手段（以降、光強度変調手段と略す。）ＭＺ−１、光制御型光強度スイッチ（以降、光強度スイッチと略す。）ＯＳＷ−０１、ＯＳＷ−０２を有し、これらは、相互補完関係を有する構成となるように接続されている。

光分岐部Ｃ−１は、光入力ポートＰ−Ｃ１−１、Ｐ−Ｃ１−２、光出力ポートＰ−Ｃ１−３、Ｐ−Ｃ１−４を有する。光入力ポートＰ−Ｃ１−１は、光導波路１８を介して、上記外部光入力ポートＰ−Ｄａｔａ−Ｉｎと接続され、光入力ポートＰ−Ｃ１−２は、光導波路１４を介して、後述する光出力ポートＰ−ＭＺ−１−ｂａｒと接続され、光出力ポートＰ−Ｃ１−３は、光導波路１５Ｌを介して、後述する光入力ポートＰ−Ｌ１−１と接続され、光出力ポートＰ−Ｃ１−４は、光導波路１５Ｒを介して、後述する光入力ポートＰ−Ｒ１−１と接続されている。

この光分岐部Ｃ−１では、上記外部光入力ポートＰ−Ｄａｔａ−Ｉｎからの光信号パルス列を、光導波路１８を介して、光入力ポートＰ−Ｃ１−１から入力させると共に分岐させて、光出力ポートＰ−Ｃ１−３と光出力ポートＰ−Ｃ１−４とから出力させ、また、後述する光強度変調手段ＭＺ−１の光出力ポートＰ−ＭＺ−１−ｂａｒからの光信号パルス列を、光導波路１４を介して、光入力ポートＰ−Ｃ１−２から入力させると共に分岐させて、光出力ポートＰ−Ｃ１−３と光出力ポートＰ−Ｃ１−４とから出力させている。

そして、光導波路１５Ｌは、光分岐部Ｃ−１の光出力ポートＰ−Ｃ１−３からの光信号パルス列を、後述する光位相変調手段Ｌ１−１に入力するための光入力ポートＰ−Ｌ１−１に導き、光導波路１５Ｒは、光分岐部Ｃ−１の光出力ポートＰ−Ｃ１−４からの光信号パルス列を、後述する光位相変調手段Ｒ１−１に入力するための光入力ポートＰ−Ｒ１−１に導いている。

また、光強度変調手段ＭＺ−１は、マッハ・ツェンダ干渉型光強度変調手段として用いる光回路部であり、左右２つの第１の光干渉アーム（光導波路１１Ｒ、１２Ｒ、１３Ｒ及び光導波路１１Ｌ、１２Ｌ、１３Ｌ）を有し、光導波路１１Ｒ及び光導波路１１Ｌでは、一部を互いに近接して配置して、方向性結合器を構成し、光導波路１３Ｒ及び光導波路１３Ｌでも、一部を互いに近接して配置して、方向性結合器を構成している。

また、符号Ｒ１−１、Ｒ１−２、Ｌ１−１、Ｌ１−２は、光強度変調手段ＭＺ−１の左右２つの第１の光干渉アームを伝搬する光信号パルス列（後述する入力光信号パルス列、変調光信号パルス列）の位相を変調する光−光位相変調手段（以降、光位相変調手段と略す。）である。

光位相変調手段Ｒ１−１、Ｒ１−２、Ｌ１−１、Ｌ１−２は２つの方向性結合器の間に配置されている。具体的には、光位相変調手段Ｒ１−１は光導波路１１Ｒと光導波路１２Ｒとの間に、光位相変調手段Ｒ１−２は光導波路１２Ｒと光導波路１３Ｒとの間に、直列に配置されている。また、光位相変調手段Ｌ１−１は光導波路１１Ｌと光導波路１２Ｌとの間に、光位相変調手段Ｌ１−２は光導波路１２Ｌと光導波路１３Ｌとの間に、直列に配置されている。また、光位相変調手段Ｒ１−１、Ｒ１−２、Ｌ１−１、Ｌ１−２は、各々、光入力ポートＰ−Ｒ１−１、Ｐ−Ｒ１−２、Ｐ−Ｌ１−１、Ｐ−Ｌ１−２を有している。

光入出力ポートＰ−ＯＣＬＫ−Ｉｎは、光導波路５３を介して、後述する光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔと接続されている。また、符号Ｐ−ＭＺ−１−ｉｎ−２は、光入出力ポートＰ−ＯＣＬＫ−Ｉｎと対になる光出力ポートであり、光強度変調手段ＭＺ−１の左右２つの第１の光干渉アームにおいて、光入出力ポートＰ−ＯＣＬＫ−Ｉｎと同じ側に位置している。光出力ポートＰ−ＭＺ−１−ｉｎ−２は、光導波路５６を介して、後述する光入力ポートＰ−Ｃ３−１と接続されている。

また、符号Ｐ−ＭＺ−１−ｃｒｏｓｓは、光強度変調手段ＭＺ−１の光入出力ポートＰ−ＯＣＬＫ−Ｉｎに対するｃｒｏｓｓ側の光入出力ポートであり、また、光出力ポートＰ−ＭＺ−１−ｉｎ−２に対するｂａｒ側の光入出力ポートである。また、符号Ｐ−ＭＺ−１−ｂａｒは、光強度変調手段ＭＺ−１の光入出力ポートＰ−ＯＣＬＫ−Ｉｎに対するｂａｒ側の光出力ポートであり、また、光出力ポートＰ−ＭＺ−１−ｉｎ−２に対するｃｒｏｓｓ側の光出力ポートである。

光強度変調手段ＭＺ−１へは、光入出力ポートＰ−ＯＣＬＫ−Ｉｎ（又は光入出力ポートＰ−ＭＺ−１−ｃｒｏｓｓ）から、後述の２次的光クロックパルス列ＣＬＫ−１（ＣＬＫ−ＥＲＳ−ｐｌｕｓ）が入力されている。そして、光出力ポートＰ−ＭＺ−１−ｂａｒ（又は光出力ポートＰ−ＭＺ−１−ｉｎ−２）から光強度変調手段ＭＺ−１の被光強度変調光となるバッファ状態の光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１が出力される。

ここで、入力光信号パルス列は、光強度変調手段ＭＺ−１へ入力された後述の２次的光クロックパルス列ＣＬＫ−１を方向性結合器で分岐した光信号パルス列であり、変調光信号パルス列は、入力光信号パルス列が光位相変調手段Ｒ１−１並びにＬ１−１（又は光位相変調手段Ｒ１−２並びにＬ１−２）で光位相変調を受けた後の光信号パルス列である。

また、光分岐部Ｃ−３は、光入力ポートＰ−Ｃ３−１、Ｐ−Ｃ３−２、光出力ポートＰ−Ｃ３−３、Ｐ−Ｃ３−４を有する。光入力ポートＰ−Ｃ３−１は、光導波路５６を介して、上記光出力ポートＰ−ＭＺ−１−ｉｎ−２と接続され、光入力ポートＰ−Ｃ３−２は、光導波路２１を介して、上記外部光入力ポートＰ−ＦＦ−Ｉｎと接続され、光出力ポートＰ−Ｃ３−３は、光導波路２２Ｌを介して、上記光入力ポートＰ−Ｌ１−２と接続され、光出力ポートＰ−Ｃ３−４は、光導波路２２Ｒを介して、上記光入力ポートＰ−Ｒ１−２と接続されている。

この光分岐部Ｃ−３では、上記外部光入力ポートＰ−ＦＦ−Ｉｎからの光信号パルス列を、光導波路２１を介して、光入力ポートＰ−Ｃ３−２から入力させると共に分岐させて、光出力ポートＰ−Ｃ３−３と光出力ポートＰ−Ｃ３−４とから出力させ、また、光強度変調手段ＭＺ−１の光出力ポートＰ−ＭＺ−１−ｉｎ−２からの光信号パルス列を、光導波路５６を介して、光入力ポートＰ−Ｃ３−１から入力させると共に分岐させて、光出力ポートＰ−Ｃ３−３と光出力ポートＰ−Ｃ３−４とから出力させている。

そして、光導波路２２Ｌは、光分岐部Ｃ−３の光出力ポートＰ−Ｃ３−３からの光信号パルス列を、光位相変調手段Ｌ１−２に入力するための光入力ポートＰ−Ｌ１−２に導き、光導波路２２Ｒは、光分岐部Ｃ−３の光出力ポートＰ−Ｃ３−４からの光信号パルス列を、光位相変調手段Ｒ１−２に入力するための光入力ポートＰ−Ｒ１−２に導いている。

また、光強度スイッチＯＳＷ−０１は、上記外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０と上記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０と光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔとを有する。光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔは、上述したように、光導波路５３を介して、上記光入出力ポートＰ−ＯＣＬＫ−Ｉｎと接続されている。光強度スイッチＯＳＷ−０１の詳細な光回路構成については、図３（ａ）、（ｂ）を参照して後述する。

また、光強度スイッチＯＳＷ−０２は、上記外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔと上記外部光入力ポートＰ−Ｇａｔｅ−Ｉｎと光入出力ポートＰ−ＯＳＷ−０２−Ｉｎとを有する。光入出力ポートＰ−ＯＳＷ−０２−Ｉｎは、光導波路３０を介して、上記光入出力ポートＰ−ＭＺ−１−ｃｒｏｓｓと接続されている。光強度スイッチＯＳＷ−０２の詳細な光回路構成については、図４（ａ）、（ｂ）を参照して後述する。

また、符号Ｄ−Ｄ−１は、光分岐部Ｃ−１の光出力ポートＰ−Ｃ１−３並びにＰ−Ｃ１−４から同時に出力される２つの光信号パルス列の一方に光伝搬遅延差を付与するための光伝搬遅延差付与部である。光伝搬遅延差付与部Ｄ−Ｄ−１では、光位相変調手段Ｌ１−１の光入力ポートＰ−Ｌ１−１へ上記光信号パルス列が到達するタイミングと光位相変調手段Ｒ１−１の光入力ポートＰ−Ｒ１−１へ上記光信号パルス列が到達するタイミングとの光伝搬遅延差を、『上記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満』となるように調整している。光伝搬遅延差付与部Ｄ−Ｄ−１は、光導波路１５Ｌ又は光導波路１５Ｒの一方に配置されるが、ここでは、上記光伝搬遅延差を生じる光路長の光導波路部を光導波路１５Ｌに配置している。

また、符号Ｄ−Ｄ−２は、光分岐部Ｃ−３の光出力ポートＰ−Ｃ３−３並びにＰ−Ｃ３−４から同時に出力される２つの光信号パルス列の一方に光伝搬遅延差を付与するための光伝搬遅延差付与部である。光伝搬遅延差付与部Ｄ−Ｄ−２では、光位相変調手段Ｌ１−２の光入力ポートＰ−Ｌ１−２へ上記光信号パルス列が到達するタイミングと光位相変調手段Ｒ１−２の光入力ポートＰ−Ｒ１−２へ上記光信号パルス列が到達するタイミングとの光伝搬遅延差を、『上記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満』となるように調整している。光伝搬遅延差付与部Ｄ−Ｄ−２は、光導波路２２Ｌ又は光導波路２２Ｒの一方に配置されるが、ここでは、上記光伝搬遅延差を生じる光路長の光導波路部を光導波路２２Ｌに配置している。

（構成−光強度スイッチＯＳＷ−０１）
次に、図３（ａ）、（ｂ）を参照して、光強度スイッチＯＳＷ−０１の詳細な光回路構成を説明する。

光強度スイッチＯＳＷ−０１としては、図３（ａ）に示す光回路が使用可能であり、この光回路は、２入力２出力（２×２）の光分岐部Ｃ−０１と、光ゲートスイッチとして機能する２入力２出力（２×２）の光強度変調手段ＭＺ−０１を有している。

光分岐部Ｃ−０１は、光入力ポートＰ−Ｃ０１−１、Ｐ−Ｃ０１−２、光出力ポートＰ−Ｃ０１−３、Ｐ−Ｃ０１−４を有する。光入力ポートＰ−Ｃ０１−１は、光導波路５５−１を介して、上記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０と接続され、光出力ポートＰ−Ｃ０１−３は、光導波路５４Ｌ−１を介して、後述する光入力ポートＰ−Ｌ０１−１と接続され、光出力ポートＰ−Ｃ０１−４は、光導波路５４Ｒ−１を介して、後述する光入力ポートＰ−Ｒ０１−１と接続されている。

この光分岐部Ｃ−０１では、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０からの光信号パルス列を、光導波路５５−１を介して、光入力ポートＰ−Ｃ０１−１から入力させると共に分岐させて、光出力ポートＰ−Ｃ０１−３とＰ−Ｃ０１−４とから出力させている。

そして、光導波路５４Ｌ−１は、光分岐部Ｃ−０１の光出力ポートＰ−Ｃ０１−３からの光信号パルス列を、後述する光位相変調手段Ｌ０１に入力するための光入力ポートＰ−Ｌ０１−１に導き、光導波路５４Ｒ−１は、光分岐部Ｃ−０１の光出力ポートＰ−Ｃ０１−４からの光信号パルス列を、後述する光位相変調手段Ｒ０１に入力するための光入力ポートＰ−Ｒ０１−１に導いている。

また、光強度変調手段ＭＺ−０１は、マッハ・ツェンダ干渉型光強度変調手段として用いる光回路部であり、左右２つの第２の光干渉アーム（光導波路５１Ｒ−１、５２Ｒ−１及び光導波路５１Ｌ−１、５２Ｌ−１）を有し、光導波路５１Ｒ−１及び光導波路５１Ｌ−１では、一部を互いに近接して配置して、方向性結合器を構成し、光導波路５２Ｒ−１及び光導波路５２Ｌ−１でも、一部を互いに近接して配置して、方向性結合器を構成している。

また、符号Ｒ０１、Ｌ０１は、光強度変調手段ＭＺ−０１の左右２つの第２の光干渉アームを伝搬する光信号パルス列の位相を変調する光位相変調手段である。そして、光位相変調手段Ｒ０１、Ｌ０１は、それぞれ、光強度変調手段ＭＺ−０１の左右２つの第２の光干渉アーム上に配置されている。具体的には、光位相変調手段Ｒ０１は光導波路５１Ｒ−１と光導波路５２Ｒ−１との間に、光位相変調手段Ｌ０１は光導波路５１Ｌ−１と光導波路５２Ｌ−１との間に配置されている。つまり、光位相変調手段Ｒ０１、Ｌ０１は、光強度変調手段ＭＺ−０１の２つの方向性結合器の間に配置されている。また、光位相変調手段Ｒ０１、Ｌ０１は、各々、光入力ポートＰ−Ｒ０１−１、Ｐ−Ｌ０１−１を有しており、これらを外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０と同じ側に設けている。

光強度変調手段ＭＺ−０１において、左右２つの第２の光干渉アームの一端側（図中右側）の１つのポートが上記外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０となる。そして、左右２つの第２の光干渉アームの他端側（図中左側）において、符号Ｐ−ＭＺ−０１−ｂａｒは、外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０に対するｂａｒ側の光入出力ポートであり、符号Ｐ−ＭＺ−０１−ｃｒｏｓｓは、外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０に対するｃｒｏｓｓ側の光入出力ポートである。光入出力ポートＰ−ＭＺ−０１−ｂａｒ又は光入出力ポートＰ−ＭＺ−０１−ｃｒｏｓｓの何れかを上記光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔとする。

また、符号Ｄ−Ｄ−０１は、上記光分岐部Ｃ−０１で分岐され、光出力ポートＰ−Ｃ０１−３並びにＰ−Ｃ０１−４から同時に出力される２つの光信号パルス列の一方に光伝搬遅延差を付与するための光伝搬遅延差付与部である。光伝搬遅延差付与部Ｄ−Ｄ−０１では、光位相変調手段Ｌ０１の光入力ポートＰ−Ｌ０１−１へ上記光信号パルス列が到達するタイミングと光位相変調手段Ｒ０１の光入力ポートＰ−Ｒ０１−１へ上記光信号パルス列が到達するタイミングとの光伝搬遅延差を、『上記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満』となるように調整している。光伝搬遅延差付与部Ｄ−Ｄ−０１は、光導波路５４Ｌ−１又は光導波路５４Ｒ−１の一方に配置されるが、ここでは、上記光伝搬遅延差を生じる光路長の光導波路部を光導波路５４Ｌ−１に配置している。

図３（ａ）に示す光回路において、第１の入出力状態では、外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０から光クロックパルス列ＣＬＫ−０を常に入力しており、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から光信号パルス列ＥＲＳ−１を入力していないときには、光クロックパルス列ＣＬＫ−０の出力を２次的光クロックパルス列ＣＬＫ−１として、光入出力ポートＰ−ＭＺ−０１−ｃｒｏｓｓから出力することになる。そして、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から光信号パルス列ＥＲＳ−１を入力すると、光クロックパルス列ＣＬＫ−０を同じ伝搬方向の光信号パルス列ＥＲＳ−１で制御して、光クロックパルス列ＣＬＫ−０の出力をカットし、当該カットした出力（２次的光クロックパルス列ＣＬＫ−ＥＲＳ−ｐｌｕｓ）を２次的光クロックパルス列ＣＬＫ−１として、光入出力ポートＰ−ＭＺ−０１−ｃｒｏｓｓから出力することになる。

一方、第２の入出力状態では、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から光信号パルス列Ｇａｔｅ−１を入力すると、光入出力ポートＰ−ＭＺ−０１−ｂａｒから入力される光信号パルス列を逆の伝搬方向の光信号パルス列Ｇａｔｅ−１で制御して、外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０から光信号パルス列Ｄａｔａ−ｏｕｔを出力することになる。

このように、第１の入出力状態では、光入出力ポートＰ−ＭＺ−０１−ｃｒｏｓｓが光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔであり、第２の入出力状態では、光入出力ポートＰ−ＭＺ−０１−ｂａｒが光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔである。

また、光強度スイッチＯＳＷ−０１としては、図３（ｂ）に示す光回路も使用可能であり、この光回路は、２入力２出力（２×２）の光分岐部Ｃ−０２と、光ゲートスイッチとして機能する２入力２出力（２×２）の光強度変調手段ＭＺ−０２を有している。

光分岐部Ｃ−０２は、光入力ポートＰ−Ｃ０２−１、Ｐ−Ｃ０２−２、光出力ポートＰ−Ｃ０２−３、Ｐ−Ｃ０２−４を有する。光入力ポートＰ−Ｃ０２−１は、光導波路５５−２を介して、上記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０と接続され、光出力ポートＰ−Ｃ０２−３は、光導波路５４Ｌ−２を介して、後述する光入力ポートＰ−Ｌ０２−１と接続され、光出力ポートＰ−Ｃ０２−４は、光導波路５４Ｒ−２を介して、後述する光入力ポートＰ−Ｒ０２−１と接続されている。

この光分岐部Ｃ−０２では、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０からの光信号パルス列を、光導波路５５−２を介して、光入力ポートＰ−Ｃ０２−１から入力させると共に分岐させて、光出力ポートＰ−Ｃ０２−３とＰ−Ｃ０２−４とから出力させている。

そして、光導波路５４Ｌ−２は、光分岐部Ｃ−０２の光出力ポートＰ−Ｃ０２−３からの光信号パルス列を、後述する光位相変調手段Ｌ０２に入力するための光入力ポートＰ−Ｌ０２−１に導き、光導波路５４Ｒ−２は、光分岐部Ｃ−０２の光出力ポートＰ−Ｃ０２−４からの光信号パルス列を、後述する光位相変調手段Ｒ０２に入力するための光入力ポートＰ−Ｒ０２−１に導いている。

また、光強度変調手段ＭＺ−０２は、マッハ・ツェンダ干渉型光強度変調手段として用いる光回路部であり、左右２つの第２の光干渉アーム（光導波路５１Ｒ−２、５２Ｒ−２及び光導波路５１Ｌ−２、５２Ｌ−２）を有し、光導波路５１Ｒ−２及び光導波路５１Ｌ−２では、一部を互いに近接して配置して、方向性結合器を構成し、光導波路５２Ｒ−２及び光導波路５２Ｌ−２でも、一部を互いに近接して配置して、方向性結合器を構成している。

また、符号Ｒ０２、Ｌ０２は、光強度変調手段ＭＺ−０２の左右２つの第２の光干渉アームを伝搬する光信号パルス列の位相を変調する光位相変調手段である。そして、光位相変調手段Ｒ０２、Ｌ０２は、それぞれ、光強度変調手段ＭＺ−０２の左右２つの第２の光干渉アーム上に配置されている。具体的には、光位相変調手段Ｒ０２は光導波路５１Ｒ−２と光導波路５２Ｒ−２との間に、光位相変調手段Ｌ０２は光導波路５１Ｌ−２と光導波路５２Ｌ−２との間に配置されている。つまり、光位相変調手段Ｒ０２、Ｌ０２は、光強度変調手段ＭＺ−０２の２つの方向性結合器の間に配置されている。また、光位相変調手段Ｒ０２、Ｌ０２は、各々、光入力ポートＰ−Ｒ０２−１、Ｐ−Ｌ０２−１を有しており、これらを外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０と反対の側に設けている。

光強度変調手段ＭＺ−０２において、左右２つの第２の光干渉アームの一端側（図中右側）の１つのポートが上記外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０となる。そして、左右２つの第２の光干渉アームの他端側（図中左側）において、符号Ｐ−ＭＺ−０２−ｂａｒは、外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０に対するｂａｒ側の光入出力ポートであり、符号Ｐ−ＭＺ−０２−ｃｒｏｓｓは、外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０に対するｃｒｏｓｓ側の光入出力ポートである。光入出力ポートＰ−ＭＺ−０２−ｂａｒ又は光入出力ポートＰ−ＭＺ−０２−ｃｒｏｓｓの何れかを上記光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔとする。

また、符号Ｄ−Ｄ−０２は、上記光分岐部Ｃ−０２で分岐され、光出力ポートＰ−Ｃ０２−３並びにＰ−Ｃ０２−４から同時に出力される２つの光信号パルス列の一方に光伝搬遅延差を付与するための光伝搬遅延差付与部である。光伝搬遅延差付与部Ｄ−Ｄ−０２では、光位相変調手段Ｌ０２の光入力ポートＰ−Ｌ０２−１へ上記光信号パルス列が到達するタイミングと光位相変調手段Ｒ０２の光入力ポートＰ−Ｒ０２−１へ上記光信号パルス列が到達するタイミングとの光伝搬遅延差を、『上記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満』となるように調整している。光伝搬遅延差付与部Ｄ−Ｄ−０２は、光導波路５４Ｌ−２又は光導波路５４Ｒ−２の一方に配置されるが、ここでは、上記光伝搬遅延差を生じる光路長の光導波路部を光導波路５４Ｌ−２に配置している。

図３（ｂ）に示す光回路において、第１の入出力状態では、外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０から光クロックパルス列ＣＬＫ−０を常に入力しており、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から光信号パルス列ＥＲＳ−１を入力していないときには、光クロックパルス列ＣＬＫ−０の出力を２次的光クロックパルス列ＣＬＫ−１として、光入出力ポートＰ−ＭＺ−０２−ｃｒｏｓｓから出力することになる。そして、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から光信号パルス列ＥＲＳ−１を入力すると、光クロックパルス列ＣＬＫ−０を逆の伝搬方向の光信号パルス列ＥＲＳ−１で制御して、光クロックパルス列ＣＬＫ−０の出力をカットし、当該カットした出力（２次的光クロックパルス列ＣＬＫ−ＥＲＳ−ｐｌｕｓ）を２次的光クロックパルス列ＣＬＫ−１として、光入出力ポートＰ−ＭＺ−０２−ｃｒｏｓｓから出力することになる。

一方、第２の入出力状態では、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から光信号パルス列Ｇａｔｅ−１を入力すると、光入出力ポートＰ−ＭＺ−０２−ｂａｒから入力される光信号パルス列を同じ伝搬方向の光信号パルス列Ｇａｔｅ−１で制御して、外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０から光信号パルス列Ｄａｔａ−ｏｕｔを出力することになる。

このように、第１の入出力状態では、光入出力ポートＰ−ＭＺ−０２−ｃｒｏｓｓが光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔであり、第２の入出力状態では、光入出力ポートＰ−ＭＺ−０２−ｂａｒが光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔである。

（構成−光強度スイッチＯＳＷ−０２）
次に、図４（ａ）、（ｂ）を参照して、光強度スイッチＯＳＷ−０２の詳細な光回路構成を説明する。

光強度スイッチＯＳＷ−０２としては、図４（ａ）に示す光回路が使用可能であり、この光回路は、２入力２出力（２×２）の光分岐部Ｃ−４１と、光ゲートスイッチとして機能する２入力２出力（２×２）の光強度変調手段ＭＺ−２１を有している。

光分岐部Ｃ−４１は、光入力ポートＰ−Ｃ４１−１、Ｐ−Ｃ４１−２、光出力ポートＰ−Ｃ４１−３、Ｐ−Ｃ４１−４を有する。光入力ポートＰ−Ｃ４１−２は、光導波路４１−１を介して、上記外部光入力ポートＰ−Ｇａｔｅ−Ｉｎと接続され、光出力ポートＰ−Ｃ４１−３は、光導波路４２Ｌ−１を介して、後述する光入力ポートＰ−Ｌ２１−１と接続され、光出力ポートＰ−Ｃ４１−４は、光導波路４２Ｒ−１を介して、後述する光入力ポートＰ−Ｒ２１−１と接続されている。

この光分岐部Ｃ−４１では、外部光入力ポートＰ−Ｇａｔｅ−Ｉｎからの光信号パルス列を、光導波路４１−１を介して、光入力ポートＰ−Ｃ４１−２から入力させると共に分岐させて、光出力ポートＰ−Ｃ４１−３とＰ−Ｃ４１−４とから出力させている。

そして、光導波路４２Ｌ−１は、光分岐部Ｃ−４１の光出力ポートＰ−Ｃ４１−３からの光信号パルス列を、後述する光位相変調手段Ｌ２１に入力するための光入力ポートＰ−Ｌ２１−１に導き、光導波路４２Ｒ−１は、光分岐部Ｃ−４１の光出力ポートＰ−Ｃ４１−４からの光信号パルス列を、後述する光位相変調手段Ｒ２１に入力するための光入力ポートＰ−Ｒ２１−１に導いている。

また、光強度変調手段ＭＺ−２１は、マッハ・ツェンダ干渉型光強度変調手段として用いる光回路部であり、左右２つの第３の光干渉アーム（光導波路３１Ｒ−１、３２Ｒ−１及び光導波路３１Ｌ−１、３２Ｌ−１）を有し、光導波路３１Ｒ−１及び光導波路３１Ｌ−１では、一部を互いに近接して配置して、方向性結合器を構成し、光導波路３２Ｒ−１及び光導波路３２Ｌ−１でも、一部を互いに近接して配置して、方向性結合器を構成している。

また、符号Ｒ２１、Ｌ２１は、光強度変調手段ＭＺ−２１の左右２つの第３の光干渉アームを伝搬する光信号パルス列の位相を変調する光位相変調手段である。そして、光位相変調手段Ｒ２１、Ｌ２１は、それぞれ、光強度変調手段ＭＺ−２１の左右２つの第３の光干渉アーム上に配置されている。具体的には、光位相変調手段Ｒ２１は光導波路３１Ｒ−１と光導波路３２Ｒ−１との間に、光位相変調手段Ｌ２１は光導波路３１Ｌ−１と光導波路３２Ｌ−１との間に配置されている。つまり、光位相変調手段Ｒ２１、Ｌ２１は、光強度変調手段ＭＺ−２１の２つの方向性結合器の間に配置されている。また、光位相変調手段Ｒ２１、Ｌ２１は、各々、光入力ポートＰ−Ｒ２１−１、Ｐ−Ｌ２１−１を有しており、これらを外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔと反対の側に設けている。

光強度変調手段ＭＺ−２１において、左右２つの第３の光干渉アームの一端側（図中右側）の１つのポートが上記外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔとなる。そして、左右２つの第３の光干渉アームの他端側（図中左側）において、符号Ｐ−ＭＺ−２１−ｂａｒは、外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔに対するｂａｒ側の光入出力ポートであり、符号Ｐ−ＭＺ−２１−ｃｒｏｓｓは、外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔに対するｃｒｏｓｓ側の光入出力ポートである。光入出力ポートＰ−ＭＺ−２１−ｂａｒ又は光入出力ポートＰ−ＭＺ−２１−ｃｒｏｓｓの何れかを上記光入出力ポートＰ−ＯＳＷ−０２−Ｉｎとする。

また、符号Ｄ−Ｄ−３１は、上記光分岐部Ｃ−４１で分岐され、光出力ポートＰ−Ｃ４１−３並びにＰ−Ｃ４１−４から同時に出力される２つの光信号パルス列の一方に光伝搬遅延差を付与するための光伝搬遅延差付与部である。光伝搬遅延差付与部Ｄ−Ｄ−３１では、光位相変調手段Ｌ２１の光入力ポートＰ−Ｌ２１−１へ上記光信号パルス列が到達するタイミングと光位相変調手段Ｒ２１の光入力ポートＰ−Ｒ２１−１へ上記光信号パルス列が到達するタイミングとの光伝搬遅延差を、『上記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満』となるように調整している。光伝搬遅延差付与部Ｄ−Ｄ−３１は、光導波路４２Ｌ−１又は光導波路４２Ｒ−１の一方に配置されるが、ここでは、上記光伝搬遅延差を生じる光路長の光導波路部を光導波路４２Ｒ−１に配置している。

図４（ａ）に示す光回路において、第１の入出力状態では、外部光入力ポートＰ−Ｇａｔｅ−Ｉｎから光信号パルス列Ｇａｔｅ−１を入力すると、光入出力ポートＰ−ＭＺ−２１−ｂａｒから入力される光信号パルス列を同じ伝搬方向の光信号パルス列Ｇａｔｅ−１で制御して、外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔから光信号パルス列Ｄａｔａ−ｏｕｔを出力することになる。

一方、第２の入出力状態では、外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔから光クロックパルス列ＣＬＫ−０を常に入力しており、外部光入力ポートＰ−Ｇａｔｅ−Ｉｎから光信号パルス列ＥＲＳ−１を入力していないときには、光クロックパルス列ＣＬＫ−０の出力を２次的光クロックパルス列ＣＬＫ−１として、光入出力ポートＰ−ＭＺ−２１−ｃｒｏｓｓから出力することになる。そして、外部光入力ポートＰ−Ｇａｔｅ−Ｉｎから光信号パルス列ＥＲＳ−１を入力すると、光クロックパルス列ＣＬＫ−０を逆の伝搬方向の光信号パルス列ＥＲＳ−１で制御して、光クロックパルス列ＣＬＫ−０の出力をカットし、当該カットした出力（２次的光クロックパルス列ＣＬＫ−ＥＲＳ−ｐｌｕｓ）を２次的光クロックパルス列ＣＬＫ−１として、光入出力ポートＰ−ＭＺ−２１−ｃｒｏｓｓから出力することになる。

このように、第１の入出力状態では、光入出力ポートＰ−ＭＺ−２１−ｂａｒが光入出力ポートＰ−ＯＳＷ−０２−Ｉｎであり、第２の入出力状態では、光入出力ポートＰ−ＭＺ−２１−ｃｒｏｓｓが光入出力ポートＰ−ＯＳＷ−０２−Ｉｎである。

また、光強度スイッチＯＳＷ−０２としては、図４（ｂ）に示す光回路も使用可能であり、この光回路は、２入力２出力（２×２）の光分岐部Ｃ−４２と、光ゲートスイッチとして機能する２入力２出力（２×２）の光強度変調手段ＭＺ−２２を有している。

光分岐部Ｃ−４２は、光入力ポートＰ−Ｃ４２−１、Ｐ−Ｃ４２−２、光出力ポートＰ−Ｃ４２−３、Ｐ−Ｃ４２−４を有する。光入力ポートＰ−Ｃ４２−２は、光導波路４１−２を介して、上記外部光入力ポートＰ−Ｇａｔｅ−Ｉｎと接続され、光出力ポートＰ−Ｃ４２−３は、光導波路４２Ｌ−２を介して、後述する光入力ポートＰ−Ｌ２２−１と接続され、光出力ポートＰ−Ｃ４２−４は、光導波路４２Ｒ−２を介して、後述する光入力ポートＰ−Ｒ２２−１と接続されている。

この光分岐部Ｃ−４２では、外部光入力ポートＰ−Ｇａｔｅ−Ｉｎからの光信号パルス列を、光導波路４１−２を介して、光入力ポートＰ−Ｃ４２−２から入力させると共に分岐させて、光出力ポートＰ−Ｃ４２−３とＰ−Ｃ４２−４とから出力させている。

そして、光導波路４２Ｌ−２は、光分岐部Ｃ−４２の光出力ポートＰ−Ｃ４２−３からの光信号パルス列を、後述する光位相変調手段Ｌ２２に入力するための光入力ポートＰ−Ｌ２２−１に導き、光導波路４２Ｒ−２は、光分岐部Ｃ−４２の光出力ポートＰ−Ｃ４２−４からの光信号パルス列を、後述する光位相変調手段Ｒ２２に入力するための光入力ポートＰ−Ｒ２２−１に導いている。

また、光強度変調手段ＭＺ−２２は、マッハ・ツェンダ干渉型光強度変調手段として用いる光回路部であり、左右２つの第３の光干渉アーム（光導波路３１Ｒ−２、３２Ｒ−２及び光導波路３１Ｌ−２、３２Ｌ−２）を有し、光導波路３１Ｒ−２及び光導波路３１Ｌ−２では、一部を互いに近接して配置して、方向性結合器を構成し、光導波路３２Ｒ−２及び光導波路３２Ｌ−２でも、一部を互いに近接して配置して、方向性結合器を構成している。

また、符号Ｒ２２、Ｌ２２は、光強度変調手段ＭＺ−２２の左右２つの第３の光干渉アームを伝搬する光信号パルス列の位相を変調する光位相変調手段である。そして、光位相変調手段Ｒ２２、Ｌ２２は、それぞれ、光強度変調手段ＭＺ−２２の左右２つの第３の光干渉アーム上に配置されている。具体的には、光位相変調手段Ｒ２２は光導波路３１Ｒ−２と光導波路３２Ｒ−２との間に、光位相変調手段Ｌ２２は光導波路３１Ｌ−２と光導波路３２Ｌ−２との間に配置されている。つまり、光位相変調手段Ｒ２２、Ｌ２２は、光強度変調手段ＭＺ−２２の２つの方向性結合器の間に配置されている。また、光位相変調手段Ｒ２２、Ｌ２２は、各々、光入力ポートＰ−Ｒ２２−１、Ｐ−Ｌ２２−１を有しており、これらを外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔと同じ側に設けている。

光強度変調手段ＭＺ−２２において、左右２つの第３の光干渉アームの一端側（図中右側）の１つのポートが上記外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔとなる。そして、左右２つの第３の光干渉アームの他端側（図中左側）において、符号Ｐ−ＭＺ−２２−ｂａｒは、外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔに対するｂａｒ側の光入出力ポートであり、符号Ｐ−ＭＺ−２２−ｃｒｏｓｓは、外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔに対するｃｒｏｓｓ側の光入出力ポートである。光入出力ポートＰ−ＭＺ−２２−ｂａｒ又は光入出力ポートＰ−ＭＺ−２２−ｃｒｏｓｓの何れかを上記光入出力ポートＰ−ＯＳＷ−０２−Ｉｎとする。

また、符号Ｄ−Ｄ−３２は、上記光分岐部Ｃ−４２で分岐され、光出力ポートＰ−Ｃ４２−３並びにＰ−Ｃ４２−４から同時に出力される２つの光信号パルス列の一方に光伝搬遅延差を付与するための光伝搬遅延差付与部である。光伝搬遅延差付与部Ｄ−Ｄ−３２では、光位相変調手段Ｌ２２の光入力ポートＰ−Ｌ２２−１へ上記光信号パルス列が到達するタイミングと光位相変調手段Ｒ２２の光入力ポートＰ−Ｒ２２−１へ上記光信号パルス列が到達するタイミングとの光伝搬遅延差を、『上記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満』となるように調整している。光伝搬遅延差付与部Ｄ−Ｄ−３２は、光導波路４２Ｌ−２又は光導波路４２Ｒ−２の一方に配置されるが、ここでは、上記光伝搬遅延差を生じる光路長の光導波路部を光導波路４２Ｒ−２に配置している。

図４（ｂ）に示す光回路において、第１の入出力状態では、外部光入力ポートＰ−Ｇａｔｅ−Ｉｎから光信号パルス列Ｇａｔｅ−１を入力すると、光入出力ポートＰ−ＭＺ−２２−ｂａｒから入力される光信号パルス列を逆の伝搬方向の光信号パルス列Ｇａｔｅ−１で制御して、外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔから光信号パルス列Ｄａｔａ−ｏｕｔを出力することになる。

一方、第２の入出力状態では、外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔから光クロックパルス列ＣＬＫ−０を常に入力しており、外部光入力ポートＰ−Ｇａｔｅ−Ｉｎから光信号パルス列ＥＲＳ−１を入力していないときには、光クロックパルス列ＣＬＫ−０の出力を２次的光クロックパルス列ＣＬＫ−１として、光入出力ポートＰ−ＭＺ−２２−ｃｒｏｓｓから出力することになる。そして、外部光入力ポートＰ−Ｇａｔｅ−Ｉｎから光信号パルス列ＥＲＳ−１を入力すると、光クロックパルス列ＣＬＫ−０を同じ伝搬方向の光信号パルス列ＥＲＳ−１で制御して、光クロックパルス列ＣＬＫ−０の出力をカットし、当該カットした出力（２次的光クロックパルス列ＣＬＫ−ＥＲＳ−ｐｌｕｓ）を２次的光クロックパルス列ＣＬＫ−１として、光入出力ポートＰ−ＭＺ−２２−ｃｒｏｓｓから出力することになる。

このように、第１の入出力状態では、光入出力ポートＰ−ＭＺ−２２−ｂａｒが光入出力ポートＰ−ＯＳＷ−０２−Ｉｎであり、第２の入出力状態では、光入出力ポートＰ−ＭＺ−２２−ｃｒｏｓｓが光入出力ポートＰ−ＯＳＷ−０２−Ｉｎである。

上記構成を有する光強度スイッチＯＳＷ−０１は、第１の入出力状態において、光クロックパルス列ＣＬＫ−０の出力又は光クロックパルス列ＣＬＫ−０の出力をカットした出力を、２次的光クロックパルス列ＣＬＫ−１として出力する光制御型光強度スイッチとして機能する。同様に、上記構成を有する光強度スイッチＯＳＷ−０２は、第２の入出力状態において、光クロックパルス列ＣＬＫ−０の出力又は光クロックパルス列ＣＬＫ−０の出力をカットした出力を、２次的光クロックパルス列ＣＬＫ−１として出力する光制御型光強度スイッチとして機能する。光クロックパルス列ＣＬＫ−０の出力をカットする際には、光クロックパルス列ＣＬＫ−０から「光信号パルス列ＥＲＳ−１が入力されている間の光クロックパルス列」の出力をカットして、光パルスが出力されない状態としている。

以上のように、本実施例の光信号バッファメモリ回路において、図１５に示す従来の光信号バッファメモリ回路との違いは、光分岐部Ｃ−２を有しておらず、外部光入力ポートＰ−Ｄａｔａ−Ｉｎが、光導波路１８を介して、光分岐部Ｃ−１へ接続されている点、外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０及び外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０が光強度スイッチＯＳＷ−０１へ接続され、光強度スイッチＯＳＷ−０１が、光導波路５３を介して、光入出力ポートＰ−ＯＣＬＫ−Ｉｎへ接続されている点、光出力ポートＰ−ＭＺ−１−ｉｎ−２が、光導波路５６を介して、光分岐部Ｃ−３と接続されている点である。

また、本実施例の光信号バッファメモリ回路における光クロックパルス列ＣＬＫ−０は、図１５に示す従来の光信号バッファメモリ回路における２次的光クロックパルス列ＣＬＫ−１であり、本実施例の光信号バッファメモリ回路における２次的光クロックパルス列ＣＬＫ−１は、上述したように、光クロックパルス列ＣＬＫ−０の出力又は光クロックパルス列ＣＬＫ−０の出力をカットした出力である。

以上説明した構成及び接続により、本実施例の光信号バッファメモリ回路は、その構成要素を相互補完関係がある配置としている。相互補完関係にある構成要素の対応関係について、以下の表１に符号を用いて示す。

（動作−第１の入出力状態）
次に、本実施例の光信号バッファメモリ回路における動作、具体的には、データ保持（バファリング）、フリップフロップ、出力、格納データ消去について説明するが、まず、図１及び図３〜図５を参照して、第１の入出力状態を説明する。

なお、図１に示す第１の入出力状態においては、外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０から光クロックパルス列ＣＬＫ−０が常時入力される。そして、データ保持動作のとき、外部光入力ポートＰ−Ｄａｔａ−Ｉｎから光信号パルス列Ｄａｔａ−１が入力され、フリップフロップ動作のとき、外部光入力ポートＰ−ＦＦ−Ｉｎから光信号パルス列ＦＦ−１が入力され、出力動作のとき、外部光入力ポートＰ−Ｇａｔｅ−Ｉｎから光信号パルス列Ｇａｔｅ−１が入力されると共に、外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔから光信号パルス列Ｄａｔａ−ｏｕｔが出力され、リセット動作のとき、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から光信号パルス列ＥＲＳ−１が入力される。

（動作−データ保持−第１の入出力状態）
スタンダードなマッハ・ツェンダ干渉型光強度変調手段においては、干渉器を構成する２つの光干渉アームを光が伝搬する際に位相差が生じない状態が、変調駆動が行われていない状態であり、このとき、入力側に対してｃｒｏｓｓ側から光信号が１００％出力される。一方、位相差がπとなる状態のときｂａｒ側から光信号が１００％出力される。

従って、図３（ａ）（又は図３（ｂ））に示された光強度スイッチＯＳＷ−０１の光強度変調手段ＭＺ−０１（又は光強度変調手段ＭＺ−０２）においては、外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０から光クロックパルス列ＣＬＫ−０が入力され、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０からは何も入力されない場合、光クロックパルス列ＣＬＫ−０は１００％光入出力ポートＰ−ＭＺ−０１−ｃｒｏｓｓ（又は光入出力ポートＰ−ＭＺ−０２−ｃｒｏｓｓ）から出力され、光入出力ポートＰ−ＭＺ−０１−ｂａｒ（又は光入出力ポートＰ−ＭＺ−０２−ｂａｒ）から光出力は得られない状態となっている。そして、光入出力ポートＰ−ＭＺ−０１−ｃｒｏｓｓ（又は光入出力ポートＰ−ＭＺ−０２−ｃｒｏｓｓ）を光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔとすると、光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔからは、図５に示されるように、光クロックパルス列ＣＬＫ−０と同じ２次的光クロックパルス列ＣＬＫ−１を出力することになる。

そして、図１に示された光信号バッファメモリ回路の光強度変調手段ＭＺ−１においては、光導波路５３を介して、光強度スイッチＯＳＷ−０１の光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔから出力された２次的光クロックパルス列ＣＬＫ−１が光入出力ポートＰ−ＯＣＬＫ−Ｉｎから入力されると、２次的光クロックパルス列ＣＬＫ−１は１００％光入出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから出力され、光出力ポートＰ−ＭＺ−１−ｂａｒから光出力は得られない状態（光バッファメモリが何ら情報を保持していない空の状態：初期状態）となっている。

この状態において、図５に示されるように、光クロックパルス列ＣＬＫ−０及び２次的光クロックパルス列ＣＬＫ−１と同期がとれている光信号パルス列Ｄａｔａ−１が外部光入力ポートＰ−Ｄａｔａ−Ｉｎから入力されると、光位相変調手段Ｒ１−１並びにＬ１−１を駆動して、光強度変調手段ＭＺ−１の左右の第１の光干渉アーム中を伝搬している入力光信号パルス列（２次的光クロックパルス列ＣＬＫ−１）の位相をπ変調させて、入力光信号パルス列の各パルスのオン又はオフを行うことになる。

すると、光信号パルス列Ｄａｔａ−１のＭａｒｋ（１）となっている位置のパルスに対応した入力光信号パルス列のパルスのみにπ位相変調が付与され、光信号パルス列Ｄａｔａ−１のＳｐａｃｅ（０）となっている位置のパルスに対応した入力光信号パルス列のパルスは位相変調が付与されないため、光信号パルス列Ｄａｔａ−１と同じデータパターンで、光強度変調手段ＭＺ−１の光出力ポートＰ−ＭＺ−１−ｂａｒから出力されるようになる。なお、図５では、光信号パルス列Ｄａｔａ−１の一例として、「１０１０１０１０」の８ビットの光信号パルス列を入力している。

そして、この光信号パルス列Ｄａｔａ−１と同じデータパターンである、光出力ポートＰ−ＭＺ−１−ｂａｒから出力された光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１が、光分岐部Ｃ−１を介して、光位相変調手段Ｒ１−１、Ｌ１−１へと入力され光位相変調を誘起させるため、次の周回においても、光強度変調手段ＭＺ−１の左右の第１の光干渉アーム中を伝搬している入力光信号パルス列は、大本の光信号パルス列Ｄａｔａ−１と同じデータパターンの光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１により、上記と同様の光位相変調を受け、大本の光信号パルス列Ｄａｔａ−１と同じデータパターンで光強度変調手段ＭＺ−１の光出力ポートＰ−ＭＺ−１−ｂａｒから出力されることが繰り返されることとなり、結果として、図５の「Ｂｕｆｆｅｒｉｎｇ Ｓｔａｔｅ／ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１」に示されるように（図５中のＮ＝１〜３の３周期分の光信号パルス列を参照）、光信号パルス列Ｄａｔａ−１と同じデータパターンが当該光信号バッファメモリ回路に、一連の駆動状態として保持されることとなる。

このとき、［第２の従来技術］に記載の光バッファメモリのように、「大本の光パルス列を、光増幅を繰り返しながら光導波路ループ中を光伝搬させ続けることによって信号データパターンを保持する場合」と異なり、本実施例では、「光位相変調制御信号光」となる光信号パルス列Ｄａｔａ−１又は光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１を用いて、「被光位相変調信号光」となる２次的光クロックパルス列ＣＬＫ−１の各パルスのオン又はオフを行うことにより、光信号パルス列Ｄａｔａ−１と同じデータパターンの新たな光信号パルス列を複製（コピー）しており、そのため、光バッファメモリ回路に使用される損失補償用光増幅器からのＡＳＥ等の混入ノイズの影響や同光バッファメモリ回路内の光導波に伴う分散効果の影響等を排除できることから、光信号波形劣化に起因した付与可能な光遅延限界が生じてしまうことが無くなるという特筆すべき特性が実現されることとなる。

（動作−フリップフロップ−第１の入出力状態）
上記のようにして、光信号パルス列Ｄａｔａ−１と同じデータパターンが当該光信号バッファメモリ回路に一連の駆動状態として保持された状態において、更に、図５の「Ｆ．Ｆ． ｃｎｔｌ．／ＦＦ−１」に示されるように、２次的光クロックパルス列ＣＬＫ−１（光クロックパルス列ＣＬＫ−０）と同期がとれ、且つ、既に一連の駆動状態として保持している光信号パルス列Ｄａｔａ−１と同じデータパターンとの周期も同期がとれ、このデータパターンのデータ長と同一の長さを有する光信号パルス列ＦＦ−１が外部光入力ポートＰ−ＦＦ−Ｉｎから入力されると、光位相変調手段Ｒ１−２並びにＬ１−２を駆動して、光強度変調手段ＭＺ−１の左右の第１の光干渉アーム中を伝搬している変調光信号パルス列（位相変調された入力光信号パルス列）の位相をπ変調させて、変調光信号パルス列の各パルスのオン又はオフを行うことになる。

すると、既に保持されていた一連の駆動状態の効果により、光位相変調手段Ｒ１−１並びにＬ１−１においてπ付与される光位相変調と合わせたトータルでは、光強度変調手段ＭＺ−１の左右の第１の光干渉アーム中を伝搬している入力光信号パルス列の被る位相変調は、光信号パルス列Ｄａｔａ−１（又は光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１）のＭａｒｋ（１）となっている位置のパルスに対応した入力光信号パルス列のパルスには２πの位相変調が付与され、一つ前の周回においては位相変調が付与されなかった光信号パルス列Ｄａｔａ−１（又は光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１）のＳｐａｃｅ（０）となっている位置のパルスに対応した入力光信号パルス列のパルスにはπの位相変調が付与されることとなる。

この結果、これらの光位相変調を受けた光信号パルス列は光信号パルス列Ｄａｔａ−１とは反転したデータパターンとなって、光強度変調手段ＭＺ−１の光出力ポートＰ−ＭＺ−１−ｂａｒから出力され、且つ同時に、これらの光位相変調を受けた光信号パルス列は光信号パルス列Ｄａｔａ−１と同じデータパターンとなって、光強度変調手段ＭＺ−１の光入出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから出力され、所謂、フリップフロップ操作が実現されることとなる。結果として、図５の「Ｂｕｆｆｅｒｉｎｇ Ｓｔａｔｅ／ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１」に示されるように（図５中のＮ＝４〜５の２周期分の光信号パルス列を参照）、光信号パルス列Ｄａｔａ−１とは反転したデータパターン（「０１０１０１０１」の８ビットの光信号パルス列）が当該光信号バッファメモリ回路に、一連の駆動状態として保持されることとなる。

（動作−出力−第１の入出力状態）
更に、上記のようにして、光信号パルス列Ｄａｔａ−１と同じデータパターンが当該光信号バッファメモリ回路の光入出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから繰り返し出力されると共に、光導波路３０を介し、光入出力ポートＰ−ＯＳＷ−０２−Ｉｎから図４（ａ）（又は図４（ｂ））に示された光強度スイッチＯＳＷ−０２の光強度変調手段ＭＺ−２１（又は光強度変調手段ＭＺ−２２）の光入出力ポートＰ−ＭＺ−２１−ｂａｒ（又は光入出力ポートＰ−ＭＺ−２２−ｂａｒ）に入力されている状態になっているとする。

この状態において、図５の「Ｓｈｕｔｔｅｒ ｃｎｔｌ．／Ｇａｔｅ−１」に示されるように、２次的光クロックパルス列ＣＬＫ−１（光クロックパルス列ＣＬＫ−０）と同期がとれ、且つ、既に一連の駆動状態として保持している光信号パルス列Ｄａｔａ−１の反転データパターン（又は、光入出力ポートＰ−ＯＳＷ−０２−Ｉｎへ繰り返し入力され続けている光信号パルス列Ｄａｔａ−１と同じデータパターン）の光信号パルス列との周期も同期がとれ、このデータパターンのデータ長と同一の長さを有する光信号パルス列Ｇａｔｅ−１が外部光入力ポートＰ−Ｇａｔｅ−Ｉｎから入力されると、光位相変調手段Ｒ２１（又はＲ２２）並びにＬ２１（又はＬ２２）を駆動して、光強度変調手段ＭＺ−２１（又は光強度変調手段ＭＺ−２２）の左右の第３の光干渉アーム中を伝搬している光信号パルス列（光信号パルス列Ｄａｔａ−１と同じデータパターンの光信号パルス列）の位相をπ変調させる。

すると、当該光位相変調を行った周期において、光信号パルス列Ｇａｔｅ−１が入力された時間窓、即ち、光信号パルス列Ｇａｔｅ−１のデータ長の間だけ、図５の「Ｏｕｔｐｕｔ／Ｄａｔａ−ｏｕｔ」に示されるように、光強度変調手段ＭＺ−２１（又は光強度変調手段ＭＺ−２２）の光入出力ポートＰ−ＭＺ−２１−ｂａｒ（又は光入出力ポートＰ−ＭＺ−２２−ｂａｒ）から入力された光信号パルス列Ｄａｔａ−１と同じデータパターンの光信号パルス列Ｄａｔａ−ｏｕｔを、外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔから出力させることができる。

（動作−リセット−第１の入出力状態）
上記のようにして、光信号パルス列Ｄａｔａ−１と同じデータパターン又は反転データパターンが当該光信号バッファメモリ回路に一連の駆動状態として保持された状態において、更に、図５の「ＥＲＳ ｃｎｔｌ．／ＥＲＳ−１」に示されるように、２次的光クロックパルス列ＣＬＫ−１（光クロックパルス列ＣＬＫ−０）のクロックと同期し、且つ、光信号バッファメモリ回路に既に一連の駆動状態として保持（格納維持）している光信号パルス列Ｄａｔａ−１と同じデータパターン又は反転データパターンとの周期にも同期すると共に、このデータパターンのデータ長と同一の長さを有するＲＺ型の光信号パルス列ＥＲＳ−１が外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力されると、入力された光信号パルス列ＥＲＳ−１を用いて、図３（ａ）（又は図３（ｂ））に示された光強度スイッチＯＳＷ−０１の光強度変調手段ＭＺ−０１（又は光強度変調手段ＭＺ−０２）の光位相変調手段Ｒ０１並びにＬ０１（又は光位相変調手段Ｒ０２並びにＬ０２）を駆動させて、光強度変調手段ＭＺ−０１（又は光強度変調手段ＭＺ−０２）の２つの第２の光干渉アーム中を伝搬している光クロックパルス列ＣＬＫ−０の位相をπ変調させることになる。

すると、光信号パルス列ＥＲＳ−１が入力されている時間の間において（光信号パルス列ＥＲＳ−１のデータ長の間だけ）、光クロックパルス列ＣＬＫ−０の出力をカットして、２次的光クロックパルス列ＣＬＫ−１（ＣＬＫ−ＥＲＳ−ｐｌｕｓ）として、光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔから出力することになる。これを光入出力ポートＰ−ＯＣＬＫ−Ｉｎから入力供給することにより、光信号パルス列ＥＲＳ−１が入力されている時間の間において（光信号パルス列ＥＲＳ−１のデータ長の間だけ）、光出力ポートＰ−ＭＺ−１−ｂａｒ並びに光入出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから光パルスが出力されない状態を作りだし、データパターンの保持状態を解消して、光バッファメモリとしての初期状態（光バッファメモリが何ら情報を保持していない空の状態）へ戻す動作を実現させることになる。

（動作−第２の入出力状態）
次に、本実施例の光信号バッファメモリ回路における動作、具体的には、データ保持（バファリング）、フリップフロップ、出力、格納データ消去について、図２〜図５を参照して、第２の入出力状態を説明する。

なお、図２に示す第２の入出力状態においては、外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔから光クロックパルス列ＣＬＫ−０が常時入力される。そして、データ保持動作のとき、外部光入力ポートＰ−ＦＦ−Ｉｎから光信号パルス列Ｄａｔａ−１が入力され、フリップフロップ動作のとき、外部光入力ポートＰ−Ｄａｔａ−Ｉｎから光信号パルス列ＦＦ−１が入力され、出力動作のとき、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から光信号パルス列Ｇａｔｅ−１が入力されると共に、外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０から光信号パルス列Ｄａｔａ−ｏｕｔが出力され、リセット動作のとき、外部光入力ポートＰ−Ｇａｔｅ−Ｉｎから光信号パルス列ＥＲＳ−１が入力される。

（動作−データ保持−第２の入出力状態）
図４（ａ）（又は図４（ｂ））に示された光強度スイッチＯＳＷ−０２の光強度変調手段ＭＺ−２１（又は光強度変調手段ＭＺ−２２）においては、外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔから光クロックパルス列ＣＬＫ−０が入力され、外部光入力ポートＰ−Ｇａｔｅ−Ｉｎからは何も入力されない場合、光クロックパルス列ＣＬＫ−０は１００％光入出力ポートＰ−ＭＺ−２１−ｃｒｏｓｓ（又は光入出力ポートＰ−ＭＺ−２２−ｃｒｏｓｓ）から出力され、光入出力ポートＰ−ＭＺ−２１−ｂａｒ（又は光入出力ポートＰ−ＭＺ−２２−ｂａｒ）から光出力は得られない状態となっている。そして、光入出力ポートＰ−ＭＺ−２１−ｃｒｏｓｓ（又は光入出力ポートＰ−ＭＺ−２２−ｃｒｏｓｓ）を光入出力ポートＰ−ＯＳＷ−０２−Ｉｎとすると、光入出力ポートＰ−ＯＳＷ−０２−Ｉｎからは、図５に示されるように、光クロックパルス列ＣＬＫ−０と同じ２次的光クロックパルス列ＣＬＫ−１を出力することになる。

そして、図２に示された光信号バッファメモリ回路の光強度変調手段ＭＺ−１においては、光導波路３０を介して、光強度スイッチＯＳＷ−０２の光入出力ポートＰ−ＯＳＷ−０２−Ｉｎから出力された２次的光クロックパルス列ＣＬＫ−１が光入出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから入力されると、２次的光クロックパルス列ＣＬＫ−１は１００％光入出力ポートＰ−ＯＣＬＫ−Ｉｎから出力され、光出力ポートＰ−ＭＺ−１−ｉｎ−２から光出力は得られない状態（光バッファメモリが何ら情報を保持していない空の状態：初期状態）となっている。

この状態において、光信号パルス列Ｄａｔａ−１が外部光入力ポートＰ−ＦＦ−Ｉｎから入力されると、光位相変調手段Ｒ１−２並びにＬ１−２を駆動して、光強度変調手段ＭＺ−１の左右の第１の光干渉アーム中を伝搬している入力光信号パルス列（２次的光クロックパルス列ＣＬＫ−１）の位相をπ変調させて、入力光信号パルス列の各パルスのオン又はオフを行うことになる。

すると、光信号パルス列Ｄａｔａ−１のＭａｒｋ（１）となっている位置のパルスに対応した入力光信号パルス列のパルスのみにπ位相変調が付与され、光信号パルス列Ｄａｔａ−１のＳｐａｃｅ（０）となっている位置のパルスに対応した入力光信号パルス列のパルスは位相変調が付与されないため、光信号パルス列Ｄａｔａ−１と同じデータパターンで、光強度変調手段ＭＺ−１の光出力ポートＰ−ＭＺ−１−ｉｎ−２から出力されるようになる。

そして、この光信号パルス列Ｄａｔａ−１と同じデータパターンである、光出力ポートＰ−ＭＺ−１−ｉｎ−２から出力された光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１が、光分岐部Ｃ−３を介して、光位相変調手段Ｒ１−２、Ｌ１−２へと入力され光位相変調を誘起させるため、次の周回においても、光強度変調手段ＭＺ−１の左右の第１の光干渉アーム中を伝搬している入力光信号パルス列は、大本の光信号パルス列Ｄａｔａ−１と同じデータパターンの光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１により、上記と同様の光位相変調を受け、大本の光信号パルス列Ｄａｔａ−１と同じデータパターンで光強度変調手段ＭＺ−１の光出力ポートＰ−ＭＺ−１−ｉｎ−２から出力されることが繰り返されることとなり、結果として、図５の「Ｂｕｆｆｅｒｉｎｇ Ｓｔａｔｅ／ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１」に示されるように（図５中のＮ＝１〜３の３周期分の光信号パルス列を参照）、光信号パルス列Ｄａｔａ−１と同じデータパターンが当該光信号バッファメモリ回路に、一連の駆動状態として保持されることとなる。

（動作−フリップフロップ−第２の入出力状態）
上記のようにして、光信号パルス列Ｄａｔａ−１と同じデータパターンが当該光信号バッファメモリ回路に一連の駆動状態として保持された状態において、更に、光信号パルス列ＦＦ−１が外部光入力ポートＰ−Ｄａｔａ−Ｉｎから入力されると、光位相変調手段Ｒ１−１並びにＬ１−１を駆動して、光強度変調手段ＭＺ−１の左右の第１の光干渉アーム中を伝搬している変調光信号パルス列（位相変調された入力光信号パルス列）の位相をπ変調させて、変調光信号パルス列の各パルスのオン又はオフを行うことになる。

すると、既に保持されていた一連の駆動状態の効果により、光位相変調手段Ｒ１−２並びにＬ１−２においてπ付与される光位相変調と合わせたトータルでは、光強度変調手段ＭＺ−１の左右の第１の光干渉アーム中を伝搬している入力光信号パルス列の被る位相変調は、光信号パルス列Ｄａｔａ−１（又は光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１）のＭａｒｋ（１）となっている位置のパルスに対応した入力光信号パルス列のパルスには２πの位相変調が付与され、一つ前の周回においては位相変調が付与されなかった光信号パルス列Ｄａｔａ−１（又は光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１）のＳｐａｃｅ（０）となっている位置のパルスに対応した入力光信号パルス列のパルスにはπの位相変調が付与されることとなる。

この結果、これらの光位相変調を受けた光信号パルス列は光信号パルス列Ｄａｔａ−１とは反転したデータパターンとなって、光強度変調手段ＭＺ−１の光出力ポートＰ−ＭＺ−１−ｉｎ−２から出力され、且つ同時に、これらの光位相変調を受けた光信号パルス列は光信号パルス列Ｄａｔａ−１と同じデータパターンとなって、光強度変調手段ＭＺ−１の光入出力ポートＰ−ＯＣＬＫ−Ｉｎから出力され、所謂、フリップフロップ操作が実現されることとなる。結果として、図５の「Ｂｕｆｆｅｒｉｎｇ Ｓｔａｔｅ／ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１」に示されるように（図５中のＮ＝４〜５の２周期分の光信号パルス列を参照）、光信号パルス列Ｄａｔａ−１とは反転したデータパターン（「０１０１０１０１」の８ビットの光信号パルス列）が当該光信号バッファメモリ回路に、一連の駆動状態として保持されることとなる。

（動作−出力−第２の入出力状態）
上記のようにして、光信号パルス列Ｄａｔａ−１と同じデータパターンが当該光信号バッファメモリ回路の光入出力ポートＰ−ＯＣＬＫ−Ｉｎから繰り返し出力されると共に、光導波路５３を介し、光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔから図３（ａ）（又は図３（ｂ））に示された光強度スイッチＯＳＷ−０１の光強度変調手段ＭＺ−０１（又は光強度変調手段ＭＺ−０２）の光入出力ポートＰ−ＭＺ−０１−ｂａｒ（又は光入出力ポートＰ−ＭＺ−０２−ｂａｒ）に入力されている状態になっているとする。

この状態において、光信号パルス列Ｇａｔｅ−１が外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力されると、光位相変調手段Ｒ０１（又はＲ０２）並びにＬ０１（又はＬ０２）を駆動して、光強度変調手段ＭＺ−０１（又は光強度変調手段ＭＺ−０２）の左右の第２の光干渉アーム中を伝搬している光信号パルス列（光信号パルス列Ｄａｔａ−１と同じデータパターンの光信号パルス列）の位相をπ変調させる。

すると、当該光位相変調を行った周期において、光信号パルス列Ｇａｔｅ−１が入力された時間窓、即ち、光信号パルス列Ｇａｔｅ−１のデータ長の間だけ、図５の「Ｏｕｔｐｕｔ／Ｄａｔａ−ｏｕｔ」に示されるように、光強度変調手段ＭＺ−０１（又は光強度変調手段ＭＺ−０２）の光入出力ポートＰ−ＭＺ−０１−ｂａｒ（又は光入出力ポートＰ−ＭＺ−０２−ｂａｒ）から入力された光信号パルス列Ｄａｔａ−１と同じデータパターンの光信号パルス列Ｄａｔａ−ｏｕｔを、外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０から出力させることができる。

（動作−リセット−第２の入出力状態）
上記のようにして、光信号パルス列Ｄａｔａ−１と同じデータパターン又は反転データパターンが当該光信号バッファメモリ回路に一連の駆動状態として保持された状態において、更に、光信号パルス列ＥＲＳ−１が外部光入力ポートＰ−Ｇａｔｅ−Ｉｎから入力されると、入力された光信号パルス列ＥＲＳ−１を用いて、図４（ａ）（又は図４（ｂ））に示された光強度スイッチＯＳＷ−０２の光強度変調手段ＭＺ−２１（又は光強度変調手段ＭＺ−２２）の光位相変調手段Ｒ２１並びにＬ２１（又は光位相変調手段Ｒ２２並びにＬ２２）を駆動させて、光強度変調手段ＭＺ−２１（又は光強度変調手段ＭＺ−２２）の２つの第３の光干渉アーム中を伝搬している光クロックパルス列ＣＬＫ−０の位相をπ変調させることになる。

すると、光信号パルス列ＥＲＳ−１が入力されている時間の間において（光信号パルス列ＥＲＳ−１のデータ長の間だけ）、光クロックパルス列ＣＬＫ−０の出力をカットして、２次的光クロックパルス列ＣＬＫ−１（ＣＬＫ−ＥＲＳ−ｐｌｕｓ）として、光入出力ポートＰ−ＯＳＷ−０２−Ｉｎから出力することになる。これを光入出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから入力供給することにより、光信号パルス列ＥＲＳ−１が入力されている時間の間において（光信号パルス列ＥＲＳ−１のデータ長の間だけ）、光出力ポートＰ−ＭＺ−１−ｉｎ−２並びに光入出力ポートＰ−ＯＣＬＫ−Ｉｎから光パルスが出力されない状態を作りだし、データパターンの保持状態を解消して、光バッファメモリとしての初期状態（光バッファメモリが何ら情報を保持していない空の状態）へ戻す動作を実現させることになる。

図１５に示す光信号バッファメモリ回路を平面型光回路で作製する場合、その製造過程でのコンタミネーション等により光導波路１４が不良となり、所望の光伝搬特性が得られなくなる場合があり、この場合、光導波路１４に不良を生じた光回路は光回路全体としても所望の機能を実現できないことから不良回路となってしまう。

一方、本実施例の光信号バッファメモリ回路は、上述したように、その構成要素を相互補完関係があるように配置している。そのため、本実施例の光信号バッファメモリ回路を平面型光回路で作製する場合、製造過程でのコンタミネーション等により光導波路１４が不良となり、所望の光伝搬特性が得られなくなってしまった場合でも、その他の光回路部分に不良が発生していない場合には、入出力状態を第２の入出力状態として、光導波路５６を光導波路１４の機能を補完するために使用することで、光導波路１４を使用する第１の入出力状態と同等の機能を実現させることができ、光信号バッファメモリ回路としての使用が可能となる。その結果、光回路の作製歩留まりを向上させることができる。光導波路１４に不良が発生せず、その他の光回路部分にも不良が発生していない場合には、当然、当初の使用状態（第１の入出力状態）で光信号バッファメモリ回路が実現できる。

（光信号バッファメモリ回路の光位相変調手段の構成）
上述した光信号バッファメモリ回路において、導波路部分を低損失な半導体導波路で構成すると共に、光位相変調手段Ｒ０１、Ｒ０２、Ｒ１−１、Ｒ１−２、Ｒ２１、Ｒ２２、Ｌ０１、Ｌ０２、Ｌ１−１、Ｌ１−２、Ｌ２１、Ｌ２２として、半導体光増幅器（ＳＯＡ）を用いるか、或いは、図６〜図９に示す光位相変調手段からなる光半導体回路を用いるか、或いは、量子ドット型ＳＯＡ（ＱＤ−ＳＯＡ）を用いるか、或いは、半導体ＥＡ（Electro-Absorption）変調器を定電圧駆動で用いる構成として全体を光半導体で集積化して製作する。

又は、本実施例の光回路は、光導波路部分をＰＬＣ（石英系プレーナ光波回路）で構成すると共に、光位相変調手段Ｒ０１、Ｒ０２、Ｒ１−１、Ｒ１−２、Ｒ２１、Ｒ２２、Ｌ０１、Ｌ０２、Ｌ１−１、Ｌ１−２、Ｌ２１、Ｌ２２として、ＳＯＡを用いるか、或いは、図６〜図９に示す光位相変調手段からなるＰＬＣ−光半導体のハイブリット回路を用いるか、或いは、ＱＤ−ＳＯＡを用いるか、或いは、半導体ＥＡ変調器を定電圧駆動で用いる構成として全体をＰＬＣと光半導体のハイブリッドで製作する（非特許文献４参照）。

又は、光導波路部分にフォトニック結晶導波路を用いると共に、光位相変調手段Ｒ０１、Ｒ０２、Ｒ１−１、Ｒ１−２、Ｒ２１、Ｒ２２、Ｌ０１、Ｌ０２、Ｌ１−１、Ｌ１−２、Ｌ２１、Ｌ２２に量子ドット群をコア層に埋め込んだ構成とし、全体を一体集積化して製作する（非特許文献５参照）。

そこで、図６（ａ）〜図９（ｂ）を参照して、光位相変調手段Ｒ０１、Ｒ０２、Ｒ１−１、Ｒ１−２、Ｒ２１、Ｒ２２、Ｌ０１、Ｌ０２、Ｌ１−１、Ｌ１−２、Ｌ２１、Ｌ２２として用いる、光位相変調手段からなる光半導体回路を説明する。図６（ａ）〜図９（ｂ）に示す光半導体回路は、例えば、同一平面基板型の光半導体回路内に集積化して作成される。なお、図６（ａ）〜図９（ｂ）においては、同じ構成には同じ符号を付している。

また、ここでは、入力する２つの光信号パルス列を、便宜的に「被光位相変調信号光」、「光位相変調制御信号光」と呼ぶ。また、図６（ａ）〜図９（ｂ）においては、図中左側から信号光を入力し、右側から出力する場合を説明するが、左右逆でも良く、また、一方の光干渉アームと他方の光干渉アームへの信号光の入出力が互いに左右逆であっても良い。そのため、符号ａ１〜ａ１２を「光入出力ポート」と呼んでいる。

図６（ａ）〜図９（ｂ）において、マルチモード干渉カプラｂ１は一方側の２つの光入出力ポートａ９、ａ１０と他方側の２つの光入出力ポートａ５、ａ６とを有し、マルチモード干渉カプラｂ２は一方側の２つの光入出力ポートａ７、ａ８と他方側の２つの光入出力ポートａ１１、ａ１２とを備えている。

また、図６（ａ）〜図９（ｂ）において、光回路全体の一方側の２つの光入出力ポートａ１、ａ２は、光導波路全体の一方側の２つの光入出力導波路ｅ１、ｅ２を介してマルチモード干渉カプラｂ１の一方側の光入出力ポートａ９、ａ１０にそれぞれ接続されている。また、マルチモード干渉カプラｂ２の他方側の光入出力ポートａ１１、ａ１２は、光回路全体の他方側の２つの光入出力導波路ｅ３、ｅ４を介して光回路全体の他方側の２つの光入出力ポートａ３、ａ４にそれぞれ接続されている。

また、図６（ａ）〜図９（ｂ）において、マルチモード干渉カプラｂ１の他方側の光入出力ポートａ５、ａ６は、それぞれ、光導波路ｅ５、ｅ６と接続されており、また、マルチモード干渉カプラｂ２の一方側の光入出力ポートａ７、ａ８は、それぞれ、光導波路ｅ７、ｅ８に接続されており、光導波路ｅ５、ｅ７と光導波路ｅ６、ｅ８により、２つの光干渉アームが構成されている。そして、一方の光干渉アーム（光導波路ｅ５、ｅ７）には、光位相変調部ｃ１又は光位相変調部ｃ１と光位相調整部ｄ１が接続され、他方の光干渉アーム（光導波路ｅ６、ｅ８）には、光位相変調部ｃ２又は光位相変調部ｃ２と光位相調整部ｄ２が接続されている。以下に、具体的な接続構成を説明する。

具体的には、図６（ａ）では、光導波路ｅ５に光位相変調部ｃ１の一方側が接続され、光位相変調部ｃ１の他方側が光導波路ｅ７に接続されており、光導波路ｅ６に光位相変調部ｃ２の一方側が接続され、光位相変調部ｃ２の他方側が光導波路ｅ８に接続されている。また、図６（ｂ）及び図７（ａ）では、光導波路ｅ５に光位相変調部ｃ１の一方側が接続され、光位相変調部ｃ１の他方側が光位相調整部ｄ１の一方側に接続され、光位相調整部ｄ１の他方側が光導波路ｅ７に接続されており、光導波路ｅ６に光位相変調部ｃ２の一方側が接続され、光位相変調部ｃ２の他方側が光導波路ｅ８に接続されている。また、図６（ｃ）及び図７（ｂ）では、光導波路ｅ５に光位相変調部ｃ１の一方側が接続され、光位相変調部ｃ１の他方側が光導波路ｅ７に接続されており、光導波路ｅ６に光位相変調部ｃ２の一方側が接続され、光位相変調部ｃ２の他方側が光位相調整部ｄ２の一方側に接続され、光位相調整部ｄ２の他方側が光導波路ｅ８に接続されている。また、図６（ｄ）及び図７（ｃ）では、光導波路ｅ５に光位相変調部ｃ１の一方側が接続され、光位相変調部ｃ１の他方側が光位相調整部ｄ１の一方側に接続され、光位相調整部ｄ１の他方側が光導波路ｅ７に接続されており、光導波路ｅ６に光位相変調部ｃ２の一方側が接続され、光位相変調部ｃ２の他方側が光位相調整部ｄ２の一方側に接続され、光位相調整部ｄ２の他方側が光導波路ｅ８に接続されている。

また、図８（ａ）では、光導波路ｅ５に光位相調整部ｄ１の一方側が接続され、光位相調整部ｄ１の他方側が光位相変調部ｃ１の一方側に接続され、光位相変調部ｃ１の他方側が光導波路ｅ７に接続されており、光導波路ｅ６に光位相変調部ｃ２の一方側が接続され、光位相変調部ｃ２の他方側が光導波路ｅ８に接続されている。また、図８（ｂ）では、光導波路ｅ５に光位相変調部ｃ１の一方側が接続され、光位相変調部ｃ１の他方側が光導波路ｅ７に接続されており、光導波路ｅ６に光位相調整部ｄ２の一方側が接続され、光位相調整部ｄ２の他方側が光位相変調部ｃ２の一方側に接続され、光位相変調部ｃ２の他方側が光導波路ｅ８に接続されている。また、図８（ｃ）では、光導波路ｅ５に光位相調整部ｄ１の一方側が接続され、光位相調整部ｄ１の他方側が光位相変調部ｃ１の一方側に接続され、光位相変調部ｃ１の他方側が光導波路ｅ７に接続されており、光導波路ｅ６に光位相調整部ｄ２の一方側が接続され、光位相調整部ｄ２の他方側が光位相変調部ｃ２の一方側に接続され、光位相変調部ｃ２の他方側が光導波路ｅ８に接続されている。

また、図９（ａ）では、光導波路ｅ５に光位相変調部ｃ１の一方側が接続され、光位相変調部ｃ１の他方側が光位相調整部ｄ１の一方側に接続され、光位相調整部ｄ１の他方側が光導波路ｅ７に接続されており、光導波路ｅ６に光位相調整部ｄ２の一方側が接続され、光位相調整部ｄ２の他方側が光位相変調部ｃ２の一方側に接続され、光位相変調部ｃ２の他方側が光導波路ｅ８に接続されている。また、図９（ｂ）では、光導波路ｅ５に光位相調整部ｄ１の一方側が接続され、光位相調整部ｄ１の他方側が光位相変調部ｃ１の一方側に接続され、光位相変調部ｃ１の他方側が光導波路ｅ７に接続されており、光導波路ｅ６に光位相変調部ｃ２の一方側が接続され、光位相変調部ｃ２の他方側が光位相調整部ｄ２の一方側に接続され、光位相調整部ｄ２の他方側が光導波路ｅ８に接続されている。

そして、マルチモード干渉カプラｂ１では、「被光位相変調信号光」と「光位相変調制御信号光」を２つの光入出力ポートａ１、ａ２から光入出力ポートａ９、ａ１０を介してそれぞれ入力すると、光入出力ポートａ１、ａ２から入力した「被光位相変調信号光」並びに「光位相変調制御信号光」をそれぞれ分岐し、分岐した「被光位相変調信号光」の一方と「光位相変調制御信号光」の一方とを合波して、光入出力ポートａ５から出力し（これを、便宜的に、第１の信号光と呼ぶ。）、分岐した「被光位相変調信号光」の他方と「光位相変調制御信号光」の他方とを合波して、光入出力ポートａ６から出力する（これを、便宜的に、第２の信号光と呼ぶ。）。

同様に、マルチモード干渉カプラｂ２でも、「第１の信号光」と「第２の信号光」を２つの光入出力ポートａ７、ａ８からそれぞれ入力すると、光入出力ポートａ７、ａ８から入力した「第１の信号光」並びに「第２の信号光」をそれぞれ分岐し、分岐した「第１の信号光」の一方と「第２の信号光」の一方とを合波して、光入出力ポートａ１１から出力し、分岐した「第１の信号光」の他方と「第２の信号光」の他方とを合波して、光入出力ポートａ１２から出力する。

また、光位相変調部ｃ１、ｃ２は、「光位相変調制御信号光」の光強度に応じて屈折率が変化する性質を持つ光導波路構造の光位相変調部であり、この光位相変調部は、光導波路構造の光半導体増幅器（ＳＯＡ）であるか、或いは、量子ドット層を含む光導波路構造であるか、或いは、定電圧駆動状態の半導体ＥＡ変調器であるかの何れかである。また、光位相調整部ｄ１、ｄ２は注入電流量に応じて信号光の位相を調整できるものである。

上記のように、光位相変調手段としては、２つのマルチモード干渉カプラ（ＭＭＩ）ｂ１、ｂ２が、光位相変調を付加する機能を果たす光位相変調部ｃ１、ｃ２（例えば、光半導体増幅器（ＳＯＡ））を含む光干渉アームで結ばれたマッハ・ツェンダ干渉回路を用いている。

そして、図６（ａ）に示すように、２つの光干渉アームの長さを製作時点で厳密に調整するか、或いは、図６（ｂ）〜（ｄ）や図７（ａ）〜図９（ｂ）に示すように、注入電流量に応じて光信号の位相を調整できる付加的な位相調整部ｄ１、ｄ２を光干渉アームの一方または両方に設け、この位相調整部ｄ１、ｄ２を用いて、光干渉アームの光路長を使用時に厳密に調整する。

このような構成により、光入出力ポートａ１、ａ２、ａ３、ａ４のうちの何れか１つの光入出力ポートに「光位相変調制御信号光」を入力し、他の何れか１つの光入出力ポートに「被光位相変調信号光」を入力すると、残り２つの一方の光入出力ポートへ光位相変調を受けた「被光位相変調信号光」を選択的に出力し、残り２つの他方の光入出力ポートへ「光位相変調制御信号光」を選択的に出力することが可能になる。このように、「光位相変調制御信号光」、「被光位相変調信号光」を入力する光入出力ポート、そして、光位相変調を受けた「被光位相変調信号光」、「光位相変調制御信号光」を出力する光入出力ポートは、適宜に選択可能であり、所望の光入出力ポートに所望の信号光を選択的に出力可能である（信号光−制御信号光分離動作）。

例えば、光入出力ポートａ１から「被光位相変調信号光」を入力し、光入出力ポートａ２から「光位相変調制御信号光」を入力する場合には、光干渉アームでの光位相変調により、光入出力ポートａ１からの「被光位相変調信号光」を光入出力ポートａ３或いはａ４の何れかに選択的に出力させ、且つ、光入出力ポートａ２からの「光位相変調制御信号光」を、先の「被光位相変調信号光」を選択的に出力させる光入出力ポートとは異なる光入出力ポートとなる光入出力ポートａ４或いはａ３へ出力させる。これにより、「光位相変調制御信号光」を光位相変調手段に入力させて、「被光位相変調信号光」に光位相変調を加えると同時に、光入出力ポートａ３或いはａ４の何れか一方から「被光位相変調信号光」のみを選択的に出力させることが可能となる（非特許文献２、３参照）。

ここで、図１を参照して具体的に説明すると、光位相変調手段Ｒ１−１において、第１の入出力状態では、「光位相変調制御信号光」は、光信号パルス列Ｄａｔａ−１又は光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１であり、光入力ポートＰ−Ｒ１−１（光入出力ポートａ１に該当）から入力されており、「被光位相変調信号光」は、入力光信号パルス列（２次的光クロックパルス列ＣＬＫ−１）であり、光導波路１１Ｒが接続された光位相変調手段Ｒ１−１の光入力ポート（光入出力ポートａ２に該当）から入力されており、光導波路１２Ｒが接続された光位相変調手段Ｒ１−１の光出力ポート（光入出力ポートａ４に該当）から光位相変調を加えた入力光信号パルス列（即ち、変調光信号パルス列）のみを選択的に出力することになる。また、図１では図示を省略しているが、何も結合されていない光位相変調手段Ｒ１−１の光出力ポート（光入出力ポートａ３に該当）からは「光位相変調制御信号光」（光信号パルス列Ｄａｔａ−１又は光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１）を出力することになる。光位相変調手段Ｌ１−１も同様に機能する。

また、光位相変調手段Ｒ１−２において、第１の入出力状態では、「光位相変調制御信号光」は、光信号パルス列ＦＦ−１であり、光入力ポートＰ−Ｒ１−２（光入出力ポートａ１に該当）から入力されており、「被光位相変調信号光」は、光位相変調手段Ｒ１−１で位相変調された入力光信号パルス列（即ち、変調光信号パルス列）であり、光導波路１２Ｒが接続された光位相変調手段Ｒ１−２の光入力ポート（光入出力ポートａ４に該当する）から入力されており、光導波路１３Ｒが接続された光位相変調手段Ｒ１−２の光出力ポート（光入出力ポートａ２に該当）から光位相変調を加えた変調光信号パルス列のみを選択的に出力することになる。また、図１では図示を省略しているが、何も結合されていない光位相変調手段Ｒ１−２の光出力ポート（光入出力ポートａ３に該当）からは「光位相変調制御信号光」（光信号パルス列ＦＦ−１）を出力することになる。光位相変調手段Ｌ１−２も同様に機能する。

また、図３（ａ）を参照して具体的に説明すると、光位相変調手段Ｒ０１において、第１の入出力状態では、「光位相変調制御信号光」は、光信号パルス列ＥＲＳ−１であり、光入力ポートＰ−Ｒ０１−１（光入出力ポートａ１に該当）から入力されており、「被光位相変調信号光」は、光クロックパルス列ＣＬＫ−０であり、光導波路５１Ｒ−１が接続された光位相変調手段Ｒ０１の光入力ポート（光入出力ポートａ２に該当）から入力されており、光導波路５２Ｒ−１が接続された光位相変調手段Ｒ０１の光出力ポート（光入出力ポートａ４に該当）から光位相変調を加えた光クロックパルス列ＣＬＫ−０のみを選択的に出力することになる。また、図３（ａ）では図示を省略しているが、何も結合されていない光位相変調手段Ｒ０１の光出力ポート（光入出力ポートａ３に該当）からは「光位相変調制御信号光」（光信号パルス列ＥＲＳ−１）を出力することになる。光位相変調手段Ｒ０２、Ｒ２１、Ｒ２２、Ｌ０１、Ｌ０２、Ｌ２１、Ｌ２２も同様に機能する。

次に、図７（ａ）〜図９（ｂ）に示す受光部ｆ１について説明する。

上記のようなマッハ・ツェンダ干渉型の光導波路回路構成を平面基板型の集積型光回路で実現した光位相変調手段を用いる場合、この光位相変調手段において、所望の「信号光−制御信号光分離動作」を行うためには、干渉系を構成する２つの光干渉アーム（光導波路アーム）の信号光に対する実効長のバランスが精密に調整されている必要がある。

ところが、この光導波路回路を製造する際には避けがたい様々な製造誤差が生じるため、予め設けておいた光位相調整部ｄ１、ｄ２を用いて、製造後に、精密に上記実効長を初期調整し、バランスをとることとなる。

この光干渉アームの実効長の初期調整において、例えば、光位相調整部ｄ１、ｄ２により位相調整を行いながら、光入出力ポートａ３、ａ４からの光出力パワーを測定評価する際、上記のような基本回路構成の光位相変調手段では、全体が平面型光回路で有る場合、次のような課題があった。

（１） ２つの光出力側ポートである光入出力ポートａ３、ａ４のうちの一方の光入出力ポートａ３は何も結合されていない空きポートであるため、この光入出力ポートａ３からの光出力パワーを測定評価することは可能であるが、光入出力ポートａ３、ａ４のうちの他方の光入出力ポートａ４は閉じた光回路内に存在する場合があり、その場合には、光回路上に損失等の影響を与えずに、その光出力を外部に取り出すことが困難である。
（２） 仮に、光回路上に損失等の影響を与えることを前提に光出力を外部に取り出すための光入出力ポートを光入出力ポートａ４に付与した場合でも、位相調整時には当該光入出力ポートに対して個別の光結合系と光パワー検出器を用意しなければならない。

そこで、図７（ａ）〜図９（ｂ）に示すように、光強度変調を受けた「光位相変調制御信号光」（例えば、光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１など）の出力ポートとなる光入出力ポートａ３に受光部ｆ１を設けている。この受光部ｆ１は、光入出力ポートａ３から出力された信号光を受光して、この受光強度に応じた電流を検出できる特性を有するものである。

この受光部ｆ１は、化合物半導体基板上に集積型光回路として作成するか、或いは、化合物光半導体受光デバイスを石英系プレーナ光波回路（ＰＬＣ）上の当該箇所に配置させるか、或いは、シリコン平面基板上に集積型光回路として作成する。

この受光部ｆ１によって光入出力ポートａ３からの光出力パワーを測定評価することが可能であるため、上記（２）に記載したような光結合系と光パワー検出器が不要となり、更には、上記（１）に記載したような光回路上への損失等の影響を余分に与えることもなく、光干渉アームの実効長初期調整を行うことが可能となり、光回路の特性向上と、光回路の動作条件の調整の簡易化や経済化を図ることが可能となる。

（光信号バッファメモリ回路の光分岐部の構成）
上述した光信号バッファメモリ回路において、光分岐部Ｃ−０１、Ｃ−０２、Ｃ−１、Ｃ−３、Ｃ−４１、Ｃ−４２として、図１０〜図１２に示す光分岐回路を用いる。

そこで、図１０（ａ）〜図１２（ｃ）を参照して、光分岐部Ｃ−０１、Ｃ−０２、Ｃ−１、Ｃ−３、Ｃ−４１、Ｃ−４２として用いる光分岐回路を説明する。図１０（ａ）〜図１２（ｃ）に示す光分岐回路は、全体としてマッハ・ツェンダ干渉計を構成している。なお、図１０（ａ）〜図１２（ｃ）においても、同じ構成には同じ符号を付している。

図１０（ａ）〜図１２（ｃ）において、マルチモード干渉型導波路部ｂｓ１は、光入力ポートａｓ１、ａｓ２及び光出力ポートａｓ５、ａｓ６を有しており、光入力ポートａｓ１、ａｓ２から入力された光を５０％ずつの光パワーの割合で分波し、２つの光出力ポートａｓ５、ａｓ６から出力させる機能を有している。

また、図１０（ａ）〜図１２（ｃ）において、マルチモード干渉型導波路部ｂｓ２は、光入力ポートａｓ７、ａｓ８及び光出力ポートａｓ３、ａｓ４を有しており、光入力ポートａｓ７、ａｓ８から入力された光を５０％ずつの光パワーの割合で分波し、２つの光出力ポートａｓ３、ａｓ４から出力させる機能を有している。

また、図１０（ａ）〜図１２（ｃ）において、光出力ポートａｓ５と光入力ポートａｓ７は光導波路ｗｇ１により接続されており、光出力ポートａｓ６と光入力ポートａｓ８は光導波路ｗｇ２により接続されている。光導波路ｗｇ１と光導波路ｗｇ２は左右２つの光干渉アームを構成しており、それらの何れか一方又は両方には、伝搬する光の位相を調整することができる光位相調整部ｄｓ１、ｄｓ２が配置されている。

具体的には、図１０（ａ）、図１１（ａ）、図１２（ａ）では、光導波路ｗｇ１に光位相調整部ｄｓ１が配置され、光導波路ｗｇ２に光位相調整部ｄｓ２が配置されている。また、図１０（ｂ）、図１１（ｂ）、図１２（ｂ）では、光導波路ｗｇ１のみに光位相調整部ｄｓ１が配置され、光導波路ｗｇ２には光位相調整部は配置されていない。また、図１０（ｃ）、図１１（ｃ）、図１２（ｃ）では、光導波路ｗｇ２のみに光位相調整部ｄｓ２が配置され、光導波路ｗｇ１には光位相調整部は配置されていない。なお、光位相調整部ｄｓ１、ｄｓ２としては、例えば、注入電流量に応じて光位相量を調整することができるタイプのものを採用することができる。

また、図１１（ａ）〜図１１（ｃ）においては、更に、マルチモード干渉型導波路部ｂｓ１の光入力ポートａｓ１に光源部ｅｓ１が接続されている。光源部ｅｓ１は、電流注入により光回路（光信号バッファメモリ回路）の設計駆動波長の光を出力することができる。

また、図１２（ａ）〜図１２（ｃ）においては、更に、光入力用のマルチモード干渉型導波路部ｂｓ０を有し、マルチモード干渉型導波路部ｂｓ０は、光入力ポートａｓ０、ａｓ１１及び光出力ポートａｓ９、ａｓ１０を有しており、光出力ポートａｓ１０は、マルチモード干渉型導波路部ｂｓ１の光入力ポートａｓ１に接続されている。そして、マルチモード干渉型導波路部ｂｓ０の光入力ポートａｓ０に光源部ｅｓ１が接続されている。

光分岐部Ｃ−０１、Ｃ−０２、Ｃ−１、Ｃ−３、Ｃ−４１、Ｃ−４２として、図１０（ａ）〜図１２（ｃ）に示す光分岐部１００、１１０、１２０、２００、２１０、２２０、３００、３１０、３２０を採用する場合には、光位相調整部ｄｓ１、ｄｓ２の両方又はその何れか一方に注入する電流量を調整することにより、光出力ポートａｓ３、ａｓ４へ伝搬する光の光出力パワーの分岐比を調整できる。このため、仮に、マルチモード干渉型導波路部ｂｓ１、ｂｓ２の分波比率が製造誤差等により設計と異なる特性となってしまった場合においても、光信号バッファメモリ回路の光強度変調手段ＭＺ−０、ＭＺ−１において、所望の光強度変調特性を実現させることが可能となる。

また、光分岐部Ｃ−０１、Ｃ−０２、Ｃ−１、Ｃ−３として、図１１（ａ）〜図１２（ｃ）に示す光分岐部２００、２１０、２２０、３００、３１０、３２０を採用する場合には、予め組み込んである光源部ｅｓ１に電流を注入して駆動するだけで、光分岐部Ｃ−０１、Ｃ−０２、Ｃ−１、Ｃ−３、Ｃ−４１、Ｃ−４２に初期調整用の光を入力することが可能となるため、初期調整用のレーザ光源が不要になり、更に、光分岐部の光入力ポートと初期調整用のレーザ光源とを結合するための光結合系が不要になり、両者（初期調整用のレーザ光源と光分岐部の光入力ポート）の光結合調整が不要になる。

また、光位相変調手段Ｒ０１、Ｒ０２、Ｒ１−１、Ｒ１−２、Ｌ０１、Ｌ０２、Ｌ１−１、Ｌ１−２の光回路内に受光部（図示省略）を設けておくことにより、光出力ポートａｓ３、ａｓ４から出力された光は、この受光部において受光され、光パワーを評価することにより、光分岐部Ｃ−０１、Ｃ−０２、Ｃ−１、Ｃ−３、Ｃ−４１、Ｃ−４２の初期光分岐調整を行うことができる。

（光信号バッファメモリ回路の変形例の構成）
図１及び図２に示す光信号バッファメモリ回路においては、光出力ポートＰ−ＭＺ−１−ｂａｒと、光導波路１４と、光分岐部Ｃ−１と、光導波路１５Ｒと、光位相変調手段Ｒ１−１と、光導波路１２Ｒと、光位相変調手段Ｒ１−２と、光導波路１３Ｒとが結ばれてリング状の閉光回路を形成する構成となっている。また、光出力ポートＰ−ＭＺ−１−ｉｎ−２と、光導波路５６と、光分岐部Ｃ−３と、光導波路２２Ｌと、光位相変調手段Ｌ１−２と、光導波路１２Ｌと、光位相変調手段Ｌ１−１と、光導波路１１Ｌとが結ばれてリング状の閉光回路を形成する構成となっている。

マッハ・ツェンダ干渉型の光位相変調手段Ｒ１−１、Ｌ１−１においては、干渉系を構成する２つの光干渉アーム（光導波路アーム）の信号光に対する実効長のバランスが精密に調整されている必要がある。しかしながら、光導波路回路を製造する際には避けがたい様々な製造誤差が生じるため、予め設けておいた光位相調整部ｄ１、ｄ２を用いて、製造後に、精密に実効長を初期調整しバランスをとることとなる。

バランス調整の際、光位相変調手段Ｒ１−１又はＬ１−１の内部の光位相変調手段ｃ１、ｃ２として、光利得を生じさせる光半導体増幅器（ＳＯＡ）を使用している場合には、上記のリング状の閉回路部が光共振器となって、発振又は発振に準じた状態になり、このリング型光共振器の干渉特性が光位相変調手段Ｒ１−１又はＬ１−１の光干渉特性に影響を与える。このため、光位相変調手段Ｒ１−１又はＬ１−１の光干渉特性を評価してバランスを調整することが非常に難しくなる。

そこで、このようなバランス調整時の問題を解決するため、図１及び図２に示す光信号バッファメモリ回路においては、光分岐部Ｃ−１の入力側（光導波路１４）に可変光強度減衰部Ｖ１−１を設けるか、又は、光分岐部Ｃ−１の出力側（光導波路１５Ｌ、１５Ｒ）に可変光強度減衰部Ｖ１−２、Ｖ１−３をそれぞれ設けるようにしても良く、また、光分岐部Ｃ−３の入力側（光導波路５６）に可変光強度減衰部Ｖ２−１を設けるか、又は、光分岐部Ｃ−３の出力側（光導波路２２Ｌ、２２Ｒ）に可変光強度減衰部Ｖ２−２、Ｖ２−３をそれぞれ設けるようにしても良い。このような構成により、初期のバランス調整時のみ光損失（光強度減衰）を与えるようにしている。

このような構成にすると、バランス調整の際に、光位相変調手段Ｒ１−１、Ｌ１−１に入力される光信号に十分な光損失（光減衰）を付与することになり、これにより、リング型光共振器による発振挙動を抑え、この影響を排除した状態で所望のマッハ・ツェンダ干渉型の光位相変調手段Ｒ１−１、Ｌ１−１の光干渉特性を評価し、バランス調整を行うことが可能となる。

このような可変光強度減衰部Ｖ１−１、Ｖ１−２、Ｖ１−３、Ｖ２−１、Ｖ２−２、Ｖ２−３としては、定電圧駆動状態の半導体ＥＡ変調器を採用することができる。また、電界吸収活性層のＰＬ（フォトルミネセンス）特性が設定動作波長に対して１００ｎｍ以上短波長側に設定された、定電圧駆動状態の半導体ＥＡ変調器を採用することもできる。これにより、本来の目的のために光信号バッファメモリ回路を使用する際には過剰な光損失を与えず、且つ、初期調整時においてのみ初期調整を行うのに障害となるリング共振を抑制するのに十分な光損失を与えることが可能となる。

従って、光位相変調手段Ｒ１−１、Ｌ１−１のバランス調整が完了し、所望の光干渉条件に調整されている状態では、光強度変調手段ＭＺ−１は、所望の光信号パルス列を選択的に出力させることが可能となる。このため、リング型光共振器における光位相変調手段Ｒ１−１、Ｌ１−１の部分においては、２０ｄＢ以上の大きな光損失が付与される状態となり、可変光強度減衰部Ｖ１−１、Ｖ１−２、Ｖ１−３、Ｖ２−１、Ｖ２−２、Ｖ２−３によって光損失を与えない状態にしても、リング型光共振器による発振挙動を抑え得るようになる。

本発明は、光通信、光プロセシング並びに光コンピューターにおける光信号バッファメモリ回路に適用可能なものである。

ＭＺ−１：マッハ・ツェンダ干渉型光強度変調手段
Ｐ−ＯＣＬＫ−Ｉｎ：光入出力ポート
Ｐ−ＭＺ−１−ｂａｒ：Ｐ−ＯＣＬＫ−Ｉｎに対してｂａｒ側に位置する光出力ポート
Ｐ−ＭＺ−１−ｃｒｏｓｓ：Ｐ−ＯＣＬＫ−Ｉｎに対してｃｒｏｓｓ側に位置する光入出力ポート
Ｐ−ＭＺ−１−ｉｎ−２：光出力ポート
Ｒ１−１：光位相変調手段
Ｐ−Ｒ１−１：光位相変調手段Ｒ１−１への光位相変調制御信号光の光入力ポート
Ｌ１−１：光位相変調手段
Ｐ−Ｌ１−１：光位相変調手段Ｌ１−１への光位相変調制御信号光の光入力ポート
Ｒ１−２：光位相変調手段
Ｐ−Ｒ１−２：光位相変調手段Ｒ１−２への光位相変調制御信号光の光入力ポート
Ｌ１−２：光位相変調手段
Ｐ−Ｌ１−２：光位相変調手段Ｌ１−２への光位相変調制御信号光の光入力ポート

ＯＳＷ−０１：光制御型光強度スイッチ
Ｐ−ＯＣＬＫ−Ｉｎ−０：外部光入出力ポート
Ｐ−ＥＲＳ−Ｉｎ−０：外部光入力ポート
Ｐ−ＯＳＷ−０１−Ｏｕｔ：光入出力ポート

ＯＳＷ−０２：光制御型光強度スイッチ
Ｐ−Ｄａｔａ−Ｏｕｔ：外部光入出力ポート
Ｐ−Ｇａｔｅ−Ｉｎ：外部光入力ポート
Ｐ−ＯＳＷ−０２−Ｉｎ：光入出力ポート

Ｐ−Ｄａｔａ−Ｉｎ：外部光入力ポート

Ｃ−１：光分岐部（光分岐手段）
Ｐ−Ｃ１−１：光入力ポート
Ｐ−Ｃ１−２：光入力ポート
Ｐ−Ｃ１−３：光出力ポート
Ｐ−Ｃ１−４：光出力ポート

Ｄ−Ｄ−１：光伝搬遅延差付与部（光伝搬遅延差付与手段）

Ｐ−ＦＦ−Ｉｎ：外部光入力ポート

Ｃ−３：光分岐部（光分岐手段）
Ｐ−Ｃ３−１：光入力ポート
Ｐ−Ｃ３−２：光入力ポート
Ｐ−Ｃ３−３：光出力ポート
Ｐ−Ｃ３−４：光出力ポート

Ｄ−Ｄ−２：光伝搬遅延差付与部（光伝搬遅延差付与手段）

Ｖ１−１〜Ｖ１−３：可変光強度減衰部
Ｖ２−１〜Ｖ２−３：可変光強度減衰部

Claims (6)

1. データパターンを回路内に保持する光信号バッファメモリ回路において、
   当該光信号バッファメモリ回路が平面型光回路であり、
   当該平面型光回路の構成として、
   外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０と、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０と、光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔとを有する光制御型光強度スイッチＯＳＷ−０１と、
   外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔと、外部光入力ポートＰ−Ｇａｔｅ−Ｉｎと、光入出力ポートＰ−ＯＳＷ−０２−Ｉｎとを有する光制御型光強度スイッチＯＳＷ−０２と、
   光入出力ポートＰ−ＯＣＬＫ−Ｉｎ、前記光入出力ポートＰ−ＯＣＬＫ−Ｉｎと対となる光出力ポートＰ−ＭＺ−１−ｉｎ−２、前記光入出力ポートＰ−ＯＣＬＫ−Ｉｎに対してｂａｒ側に位置する光出力ポートＰ−ＭＺ−１−ｂａｒ並びにｃｒｏｓｓ側に位置する光入出力ポートＰ−ＭＺ−１−ｃｒｏｓｓを有する２つの第１の光干渉アームと、一方の前記第１の光干渉アームの光導波路上に直列に配置され、当該第１の光干渉アーム中を伝搬する光信号パルス列の位相に各々変調を与えるための光位相変調手段Ｌ１−１並びに光位相変調手段Ｌ１−２と、他方の前記第１の光干渉アームの光導波路上に直列に配置され、当該第１の光干渉アーム中を伝搬する光信号パルス列の位相に各々変調を与えるための光位相変調手段Ｒ１−１並びに光位相変調手段Ｒ１−２とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段ＭＺ−１と、
   前記光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔと前記光入出力ポートＰ−ＯＣＬＫ−Ｉｎとを接続する光導波路５３と、
   前記光入出力ポートＰ−ＯＳＷ−０２−Ｉｎと前記光入出力ポートＰ−ＭＺ−１−ｃｒｏｓｓとを接続する光導波路３０と、
   光入力ポートＰ−Ｃ１−１、Ｐ−Ｃ１−２並びに光出力ポートＰ−Ｃ１−３、Ｐ−Ｃ１−４を有し、前記光入力ポートＰ−Ｃ１−１、Ｐ−Ｃ１−２から入力した光信号パルス列を前記光出力ポートＰ−Ｃ１−３、Ｐ−Ｃ１−４へと分岐出力させるための光分岐部Ｃ−１と、
   外部光入力ポートＰ−Ｄａｔａ−Ｉｎと前記光入力ポートＰ−Ｃ１−１とを接続する光導波路１８と、
   前記光出力ポートＰ−ＭＺ−１−ｂａｒと前記光入力ポートＰ−Ｃ１−２とを接続する光導波路１４と、
   光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｌ１−１に入力するための光入力ポートＰ−Ｌ１−１に接続されて前記光出力ポートＰ−Ｃ１−３からの光信号パルス列を導く光導波路１５Ｌと、
   光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｒ１−１に入力するための光入力ポートＰ−Ｒ１−１に接続されて前記光出力ポートＰ−Ｃ１−４からの光信号パルス列を導く光導波路１５Ｒと、
   前記光導波路１５Ｌ又は前記光導波路１５Ｒ上に設けられ、前記光出力ポートＰ−Ｃ１−３並びにＰ−Ｃ１−４から同時に出力される光信号パルス列が前記光入力ポートＰ−Ｌ１−１並びにＰ−Ｒ１−１へと到達するタイミングを、前記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光伝搬遅延差付与部Ｄ−Ｄ−１と、
   光入力ポートＰ−Ｃ３−１、Ｐ−Ｃ３−２並びに光出力ポートＰ−Ｃ３−３、Ｐ−Ｃ３−４を有し、前記光入力ポートＰ−Ｃ３−１、Ｐ−Ｃ３−２から入力した光信号パルス列を前記光出力ポートＰ−Ｃ３−３、Ｐ−Ｃ３−４へと分岐出力させるための光分岐部Ｃ−３と、
   外部光入力ポートＰ−ＦＦ−Ｉｎと前記光入力ポートＰ−Ｃ３−２とを接続する光導波路２１と、
   前記光出力ポートＰ−ＭＺ−１−ｉｎ−２と前記光入力ポートＰ−Ｃ３−１とを接続する光導波路５６と、
   光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｌ１−２に入力するための光入力ポートＰ−Ｌ１−２に接続されて前記光出力ポートＰ−Ｃ３−３からの光信号パルス列を導く光導波路２２Ｌと、
   光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｒ１−２に入力するための光入力ポートＰ−Ｒ１−２に接続されて前記光出力ポートＰ−Ｃ３−４からの光信号パルス列を導く光導波路２２Ｒと、
   前記光導波路２２Ｌ又は前記光導波路２２Ｒ上に設けられ、前記光出力ポートＰ−Ｃ３−３並びにＰ−Ｃ３−４から同時に出力される光信号パルス列が前記光入力ポートＰ−Ｌ１−２並びにＰ−Ｒ１−２へと到達するタイミングを、前記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光伝搬遅延差付与部Ｄ−Ｄ−２と、
   を備え、
   前記マッハ・ツェンダ干渉型光強度変調手段ＭＺ−１に対し、前記光制御型光強度スイッチＯＳＷ−０１と前記光制御型光強度スイッチＯＳＷ−０２とが、前記光導波路５３と前記光導波路３０とが、前記光分岐部Ｃ−１と前記光分岐部Ｃ−３とが、前記光導波路１４と前記光導波路５６とが、前記光導波路１５Ｌと前記光導波路２２Ｒとが、前記光導波路１５Ｒと前記光導波路２２Ｌとが、前記光伝搬遅延差付与部Ｄ−Ｄ−１と前記光伝搬遅延差付与部Ｄ−Ｄ−２とが、各々、相互補完関係となるように配置されており、
   第１の入出力状態として、
   前記外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０から、クロック信号光源から出力されたＲＺ（Return to Zero）型の光信号パルス列からなる光クロックパルス列ＣＬＫ−０が常時入力され、前記外部光入力ポートＰ−Ｄａｔａ−Ｉｎから、前記データパターンの情報を有し、前記光クロックパルス列ＣＬＫ−０のクロックに同期した光信号パルス列Ｄａｔａ−１が入力され、前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から、当該光回路内に保持している前記データパターンを消去する消去制御用の光信号パルス列であり、前記光クロックパルス列ＣＬＫ−０のクロックと同期し、前記データパターンの周期にも同期すると共に、前記データパターンのデータ長と同一の長さを有するＲＺ型の光信号パルス列ＥＲＳ−１が入力される状態であり、
   前記光制御型光強度スイッチＯＳＷ−０１は、前記光信号パルス列ＥＲＳ−１が入力されていないとき、前記光クロックパルス列ＣＬＫ−０を２次的光クロックパルス列ＣＬＫ−１として出力し、前記光信号パルス列ＥＲＳ−１が入力されたとき、前記光信号パルス列ＥＲＳ−１のデータ長の間だけ、前記光クロックパルス列ＣＬＫ−０の出力をカットした出力を前記２次的光クロックパルス列ＣＬＫ−１として出力して、前記光入出力ポートＰ−ＯＣＬＫ−Ｉｎへ入力し、
   前記マッハ・ツェンダ干渉型光強度変調手段ＭＺ−１は、前記光分岐部Ｃ−１を介して、前記光信号パルス列Ｄａｔａ−１が入力されると、最初は、入力された前記光信号パルス列Ｄａｔａ−１を用いて、前記光位相変調手段Ｒ１−１、Ｌ１−１を駆動させて、２つの前記第１の光干渉アーム中を伝搬している前記２次的光クロックパルス列ＣＬＫ−１に位相差を生じさせて、前記２次的光クロックパルス列ＣＬＫ−１の各パルスのオン又はオフを行うことにより、前記光出力ポートＰ−ＭＺ−１−ｂａｒから出力される光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１を、前記光信号パルス列Ｄａｔａ−１のデータパターンと同一のデータパターンとして、前記光分岐部Ｃ−１へ周回させ、
   以降の周回は、前記光出力ポートＰ−ＭＺ−１−ｂａｒから出力された前の周回の前記光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１を用いて、前記光位相変調手段Ｒ１−１、Ｌ１−１を駆動させて、２つの前記第１の光干渉アーム中を伝搬している前記２次的光クロックパルス列ＣＬＫ−１に位相差を生じさせて、前記２次的光クロックパルス列ＣＬＫ−１の各パルスのオン又はオフを行うことにより、前記光出力ポートＰ−ＭＺ−１−ｂａｒから出力される当該周回の前記光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１を、前記光信号パルス列Ｄａｔａ−１のデータパターンと同一のデータパターンとして、前記光分岐部Ｃ−１へ周回させて、当該データパターンを当該光回路内に維持し、
   第２の入出力状態として、
   前記外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔから、前記光クロックパルス列ＣＬＫ−０が常時入力され、前記外部光入力ポートＰ−ＦＦ−Ｉｎから、前記光信号パルス列Ｄａｔａ−１が入力され、前記外部光入力ポートＰ−Ｇａｔｅ−Ｉｎから、前記光信号パルス列ＥＲＳ−１が入力される状態であり、
   前記光制御型光強度スイッチＯＳＷ−０２は、前記光信号パルス列ＥＲＳ−１が入力されていないとき、前記光クロックパルス列ＣＬＫ−０を前記２次的光クロックパルス列ＣＬＫ−１として出力し、前記光信号パルス列ＥＲＳ−１が入力されたとき、前記光信号パルス列ＥＲＳ−１のデータ長の間だけ、前記光クロックパルス列ＣＬＫ−０の出力をカットした出力を前記２次的光クロックパルス列ＣＬＫ−１として出力して、前記光入出力ポートＰ−ＭＺ−１−ｃｒｏｓｓへ入力し、
   前記マッハ・ツェンダ干渉型光強度変調手段ＭＺ−１は、前記光分岐部Ｃ−３を介して、前記光信号パルス列Ｄａｔａ−１が入力されると、最初は、入力された前記光信号パルス列Ｄａｔａ−１を用いて、前記光位相変調手段Ｒ１−２、Ｌ１−２を駆動させて、２つの前記第１の光干渉アーム中を伝搬している前記２次的光クロックパルス列ＣＬＫ−１に位相差を生じさせて、前記２次的光クロックパルス列ＣＬＫ−１の各パルスのオン又はオフを行うことにより、前記光出力ポートＰ−ＭＺ−１−ｉｎ−２から出力される前記光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１を、前記光信号パルス列Ｄａｔａ−１のデータパターンと同一のデータパターンとして、前記光分岐部Ｃ−３へ周回させ、
   以降の周回は、前記光出力ポートＰ−ＭＺ−１−ｉｎ−２から出力された前の周回の前記光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１を用いて、前記光位相変調手段Ｒ１−２、Ｌ１−２を駆動させて、２つの前記第１の光干渉アーム中を伝搬している前記２次的光クロックパルス列ＣＬＫ−１に位相差を生じさせて、前記２次的光クロックパルス列ＣＬＫ−１の各パルスのオン又はオフを行うことにより、前記光出力ポートＰ−ＭＺ−１−ｉｎ−２から出力される当該周回の前記光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１を、前記光信号パルス列Ｄａｔａ−１のデータパターンと同一のデータパターンとして、前記光分岐部Ｃ−３へ周回させて、当該データパターンを当該光回路内に維持する
   ことを特徴とする光信号バッファメモリ回路。
2. 請求項１に記載の光信号バッファメモリ回路において、
   前記平面型光回路は、化合物半導体基板上に集積型光回路として作成された平面型光回路、又は、石英系プレーナ光波回路と化合物光半導体デバイスとのハイブリッド集積化により作成された平面型光回路、又は、シリコン平面基板上に集積型光回路として作成された平面型光回路である
   ことを特徴とする光信号バッファメモリ回路。
3. 請求項１又は請求項２に記載の光信号バッファメモリ回路において、
   前記光制御型光強度スイッチＯＳＷ−０１は、
   前記外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０、前記外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０に対してｂａｒ側に位置する光入出力ポートＰ−ＭＺ−０１−ｂａｒ並びにｃｒｏｓｓ側に位置する光入出力ポートＰ−ＭＺ−０１−ｃｒｏｓｓを有する２つの第２の光干渉アームと、一方の前記第２の光干渉アームの光導波路上に位置し、当該第２の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｌ０１と、他方の前記第２の光干渉アームの光導波路上に位置し、当該第２の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｒ０１とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段ＭＺ−０１と、
   前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０と接続された光入力ポートＰ−Ｃ０１−１並びに光出力ポートＰ−Ｃ０１−３、Ｐ−Ｃ０１−４を有し、前記光入力ポートＰ−Ｃ０１−１から入力した光信号パルス列を前記光出力ポートＰ−Ｃ０１−３、Ｐ−Ｃ０１−４へと分岐出力させるための光分岐部Ｃ−０１と、
   光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｌ０１に入力すると共に前記外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０と同じ側に配置された光入力ポートＰ−Ｌ０１−１に接続されて、前記光出力ポートＰ−Ｃ０１−３からの光信号パルス列を導く光導波路５４Ｌ−１と、
   光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｒ０１に入力すると共に前記外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０と同じ側に配置された光入力ポートＰ−Ｒ０１−１に接続されて、前記光出力ポートＰ−Ｃ０１−４からの光信号パルス列を導く光導波路５４Ｒ−１と、
   前記光導波路５４Ｌ−１又は前記光導波路５４Ｒ−１上に設けられ、前記光出力ポートＰ−Ｃ０１−３並びにＰ−Ｃ０１−４から同時に出力される光信号パルス列が前記光入力ポートＰ−Ｌ０１−１並びにＰ−Ｒ０１−１へと到達するタイミングを、前記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光伝搬遅延差付与部Ｄ−Ｄ−０１と、
   を備え、
   前記第１の入出力状態では、前記光入出力ポートＰ−ＭＺ−０１−ｃｒｏｓｓが前記光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔであり、前記第２の入出力状態では、前記光入出力ポートＰ−ＭＺ−０１−ｂａｒが前記光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔである
   ことを特徴とする光信号バッファメモリ回路。
4. 請求項１又は請求項２に記載の光信号バッファメモリ回路において、
   前記光制御型光強度スイッチＯＳＷ−０１は、
   前記外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０、前記外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０に対してｂａｒ側に位置する光入出力ポートＰ−ＭＺ−０２−ｂａｒ並びにｃｒｏｓｓ側に位置する光入出力ポートＰ−ＭＺ−０２−ｃｒｏｓｓを有する２つの第２の光干渉アームと、一方の前記第２の光干渉アームの光導波路上に位置し、当該第２の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｌ０２と、他方の前記第２の光干渉アームの光導波路上に位置し、当該第２の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｒ０２とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段ＭＺ−０２と、
   前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０と接続された光入力ポートＰ−Ｃ０２−１並びに光出力ポートＰ−Ｃ０２−３、Ｐ−Ｃ０２−４を有し、前記光入力ポートＰ−Ｃ０２−１から入力した光信号パルス列を前記光出力ポートＰ−Ｃ０２−３、Ｐ−Ｃ０２−４へと分岐出力させるための光分岐部Ｃ−０２と、
   光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｌ０２に入力すると共に前記外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０と反対の側に配置された光入力ポートＰ−Ｌ０２−１に接続されて、前記光出力ポートＰ−Ｃ０２−３からの光信号パルス列を導く光導波路５４Ｌ−２と、
   光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｒ０２に入力すると共に前記外部光入出力ポートＰ−ＯＣＬＫ−Ｉｎ−０と反対の側に配置された光入力ポートＰ−Ｒ０２−１に接続されて、前記光出力ポートＰ−Ｃ０２−４からの光信号パルス列を導く光導波路５４Ｒ−２と、
   前記光導波路５４Ｌ−２又は前記光導波路５４Ｒ−２上に設けられ、前記光出力ポートＰ−Ｃ０２−３並びにＰ−Ｃ０２−４から同時に出力される光信号パルス列が前記光入力ポートＰ−Ｌ０２−１並びにＰ−Ｒ０２−１へと到達するタイミングを、前記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光伝搬遅延差付与部Ｄ−Ｄ−０２と、
   を備え、
   前記第１の入出力状態では、前記光入出力ポートＰ−ＭＺ−０２−ｃｒｏｓｓが前記光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔであり、前記第２の入出力状態では、前記光入出力ポートＰ−ＭＺ−０２−ｂａｒが前記光入出力ポートＰ−ＯＳＷ−０１−Ｏｕｔである
   ことを特徴とする光信号バッファメモリ回路。
5. 請求項１から請求項４のいずれか１つに記載の光信号バッファメモリ回路において、
   前記光制御型光強度スイッチＯＳＷ−０２は、
   前記外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔ、前記外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔに対してｂａｒ側に位置する光入出力ポートＰ−ＭＺ−２１−ｂａｒ並びにｃｒｏｓｓ側に位置する光入出力ポートＰ−ＭＺ−２１−ｃｒｏｓｓを有する２つの第３の光干渉アームと、一方の前記第３の光干渉アームの光導波路上に位置し、当該第３の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｌ２１と、他方の前記第３の光干渉アームの光導波路上に位置し、当該第３の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｒ２１とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段ＭＺ−２１と、
   前記外部光入力ポートＰ−Ｇａｔｅ−Ｉｎと接続された光入力ポートＰ−Ｃ４１−２並びに光出力ポートＰ−Ｃ４１−３、Ｐ−Ｃ４１−４を有し、前記光入力ポートＰ−Ｃ４１−２から入力した光信号パルス列を前記光出力ポートＰ−Ｃ４１−３、Ｐ−Ｃ４１−４へと分岐出力させるための光分岐部Ｃ−４１と、
   光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｌ２１に入力すると共に前記外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔと反対の側に配置された光入力ポートＰ−Ｌ２１−１に接続されて、前記光出力ポートＰ−Ｃ４１−３からの光信号パルス列を導く光導波路４２Ｌ−１と、
   光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｒ２１に入力すると共に前記外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔと反対の側に配置された光入力ポートＰ−Ｒ２１−１に接続されて、前記光出力ポートＰ−Ｃ４１−４からの光信号パルス列を導く光導波路４２Ｒ−１と、
   前記光導波路４２Ｌ−１又は前記光導波路４２Ｒ−１上に設けられ、前記光出力ポートＰ−Ｃ４１−３並びにＰ−Ｃ４１−４から同時に出力される光信号パルス列が前記光入力ポートＰ−Ｌ２１−１並びにＰ−Ｒ２１−１へと到達するタイミングを、前記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光伝搬遅延差付与部Ｄ−Ｄ−３１と、
   を備え、
   前記第１の入出力状態では、前記光入出力ポートＰ−ＭＺ−２１−ｂａｒが前記光入出力ポートＰ−ＯＳＷ−０２−Ｉｎであり、前記第２の入出力状態では、前記光入出力ポートＰ−ＭＺ−２１−ｃｒｏｓｓが前記光入出力ポートＰ−ＯＳＷ−０２−Ｉｎである
   ことを特徴とする光信号バッファメモリ回路。
6. 請求項１から請求項４のいずれか１つに記載の光信号バッファメモリ回路において、
   前記光制御型光強度スイッチＯＳＷ−０２は、
   前記外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔ、前記外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔに対してｂａｒ側に位置する光入出力ポートＰ−ＭＺ−２２−ｂａｒ並びにｃｒｏｓｓ側に位置する光入出力ポートＰ−ＭＺ−２２−ｃｒｏｓｓを有する２つの第３の光干渉アームと、一方の前記第３の光干渉アームの光導波路上に位置し、当該第３の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｌ２２と、他方の前記第３の光干渉アームの光導波路上に位置し、当該第３の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｒ２２とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段ＭＺ−２２と、
   前記外部光入力ポートＰ−Ｇａｔｅ−Ｉｎと接続された光入力ポートＰ−Ｃ４２−２並びに光出力ポートＰ−Ｃ４２−３、Ｐ−Ｃ４２−４を有し、前記光入力ポートＰ−Ｃ４２−２から入力した光信号パルス列を前記光出力ポートＰ−Ｃ４２−３、Ｐ−Ｃ４２−４へと分岐出力させるための光分岐部Ｃ−４２と、
   光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｌ２２に入力すると共に前記外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔと同じ側に配置された光入力ポートＰ−Ｌ２２−１に接続されて、前記光出力ポートＰ−Ｃ４２−３からの光信号パルス列を導く光導波路４２Ｌ−２と、
   光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｒ２２に入力すると共に前記外部光入出力ポートＰ−Ｄａｔａ−Ｏｕｔと同じ側に配置された光入力ポートＰ−Ｒ２２−１に接続されて、前記光出力ポートＰ−Ｃ４２−４からの光信号パルス列を導く光導波路４２Ｒ−２と、
   前記光導波路４２Ｌ−２又は前記光導波路４２Ｒ−２上に設けられ、前記光出力ポートＰ−Ｃ４２−３並びにＰ−Ｃ４２−４から同時に出力される光信号パルス列が前記光入力ポートＰ−Ｌ２２−１並びにＰ−Ｒ２２−１へと到達するタイミングを、前記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光伝搬遅延差付与部Ｄ−Ｄ−３２と、
   を備え、
   前記第１の入出力状態では、前記光入出力ポートＰ−ＭＺ−２２−ｂａｒが前記光入出力ポートＰ−ＯＳＷ−０２−Ｉｎであり、前記第２の入出力状態では、前記光入出力ポートＰ−ＭＺ−２２−ｃｒｏｓｓが前記光入出力ポートＰ−ＯＳＷ−０２−Ｉｎである
   ことを特徴とする光信号バッファメモリ回路。

Images