JP7312809B2 - Manufacturing method for multilayer ceramic electronic component - Google Patents
Manufacturing method for multilayer ceramic electronic component Download PDFInfo
- Publication number
- JP7312809B2 JP7312809B2 JP2021192732A JP2021192732A JP7312809B2 JP 7312809 B2 JP7312809 B2 JP 7312809B2 JP 2021192732 A JP2021192732 A JP 2021192732A JP 2021192732 A JP2021192732 A JP 2021192732A JP 7312809 B2 JP7312809 B2 JP 7312809B2
- Authority
- JP
- Japan
- Prior art keywords
- laminate
- ceramic
- laminated
- manufacturing
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、サイドマージン部を後付けする積層セラミック電子部品の製造方法に関する。 TECHNICAL FIELD The present invention relates to a method of manufacturing a laminated ceramic electronic component to which a side margin portion is retrofitted.
特許文献1には、積層セラミックコンデンサを製造するための技術が開示されている。この技術では、セラミックシートを積層した積層シートを切断し、内部電極が露出した切断面を側面とする複数の積層体を作製する。そして、積層体の側面に、内部電極の周囲の絶縁性を確保するためのサイドマージン部を形成する。 Patent Document 1 discloses a technique for manufacturing a multilayer ceramic capacitor. In this technique, a laminate sheet in which ceramic sheets are laminated is cut to produce a plurality of laminates having the cut surfaces where the internal electrodes are exposed as side surfaces. Then, side margins are formed on the side surfaces of the laminate to ensure insulation around the internal electrodes.
特許文献1に記載の技術では、積層シートを切断した直後の状態において、積層体の側面が横方向を向いているため、積層体の側面にサイドマージン部を形成することが困難である。このため、この技術では、サイドマージン部を形成する前に、積層体を90度転動させることによって、積層体の側面を上方向に向ける。 In the technique described in Patent Literature 1, it is difficult to form side margin portions on the side surfaces of the laminate because the side surfaces of the laminate face the horizontal direction immediately after the laminate sheet is cut. For this reason, in this technique, the side surfaces of the laminate are directed upward by rolling the laminate by 90 degrees before forming the side margin portions.
特許文献1に記載の技術では、積層体が転動する際に、積層体の稜部が転動の回動中心となる支軸として機能するため、積層体の稜部に応力が集中しやすい。したがって、積層体を転動させる技術では、積層体の稜部に欠けなどの損傷が加わりやすい。これにより、積層セラミックコンデンサの製造歩留まりが低下する。 In the technique described in Patent Literature 1, when the laminate rolls, the ridge of the laminate functions as a support shaft serving as the rotation center of the rolling, so stress tends to concentrate on the ridge of the laminate. Therefore, in the technique of rolling the laminate, the ridges of the laminate are likely to be damaged such as chipping. As a result, the production yield of laminated ceramic capacitors is lowered.
以上のような事情に鑑み、本発明の目的は、積層体の稜部に損傷が加わりにくい積層セラミック電子部品の製造方法を提供することにある。 SUMMARY OF THE INVENTION In view of the circumstances as described above, an object of the present invention is to provide a method of manufacturing a multilayer ceramic electronic component in which the ridges of a multilayer body are less likely to be damaged.
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の製造方法では、一軸方向に積層した複数のセラミック層と、上記複数のセラミック層の間に配置された複数の内部電極と、上記一軸方向を向いた第1及び第2主面と、上記第1及び第2主面を接続し、上記複数の内部電極が露出する第1及び第2側面と、上記第1主面と上記第1側面とを鈍角で接続する稜部と、を有し、上記第1主面が保持部材によって保持された積層体が作製される。
上記積層体を上記保持部材上で上記稜部を支軸として転動させることにより、上記積層体における上記保持部材によって保持される保持面が上記第1主面から上記第1側面に変更される。
上記第1側面を上記保持部材によって保持された上記積層体の上記第2側面にサイドマージン部が形成される。
To achieve the above object, a method for manufacturing a multilayer ceramic electronic component according to one aspect of the present invention includes: a plurality of ceramic layers laminated in a uniaxial direction; a plurality of internal electrodes arranged between the plurality of ceramic layers; first and second main surfaces facing the uniaxial direction; is held by the holding member to produce a laminate.
By rolling the laminate on the holding member with the ridge as a spindle, the holding surface of the laminate held by the holding member is changed from the first main surface to the first side surface.
A side margin portion is formed on the second side surface of the laminate whose first side surface is held by the holding member.
この構成の積層体では、転動の回動中心となる支軸として機能する第1主面と第1側面とを接続する稜部における接続角が鈍角である。このため、この積層体が転動する際の稜部への応力の集中が抑制される。このため、積層セラミック電子部品の製造方法では、積層体の稜部に損傷が加わりにくい。 In the laminated body having this configuration, the connection angle at the ridge connecting the first main surface and the first side surface, which functions as a support shaft serving as a rotation center for rolling, is an obtuse angle. Therefore, concentration of stress on the ridge is suppressed when the laminate rolls. Therefore, the ridges of the laminate are less likely to be damaged in the manufacturing method of the laminated ceramic electronic component.
上記第1及び第2側面が相互に平行であってもよい。
上記第2側面でセラミックシートを打ち抜くことによって上記サイドマージン部が形成されてもよい。
この構成では、転動後の複数の積層体の第2側面を同一平面上に配置することができる。これにより、複数の積層体の第2側面に一括してサイドマージン部を形成可能となる。このため、積層セラミック電子部品の製造効率が向上する。
The first and second sides may be parallel to each other.
The side margin portion may be formed by punching a ceramic sheet at the second side surface.
With this configuration, the second side surfaces of the plurality of laminated bodies after rolling can be arranged on the same plane. This makes it possible to collectively form the side margin portions on the second side surfaces of the plurality of laminates. Therefore, the manufacturing efficiency of the laminated ceramic electronic component is improved.
上記鈍角が93°より小さくてもよい。
この構成では、稜部における接続角を鈍角にすることによる積層体の寸法の変化を小さく留めることができる。これにより、積層セラミック電子部品の実装面積を小さく維持することができる。
The obtuse angle may be smaller than 93°.
With this configuration, it is possible to minimize the change in the dimensions of the laminate due to the obtuse connection angle at the ridge. As a result, the mounting area of the multilayer ceramic electronic component can be kept small.
以上述べたように、本発明によれば、積層体の稜部に損傷が加わりにくい積層セラミック電子部品の製造方法を提供することができる。 As described above, according to the present invention, it is possible to provide a method of manufacturing a multilayer ceramic electronic component in which the ridges of the multilayer body are less likely to be damaged.
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The drawings show mutually orthogonal X, Y and Z axes where appropriate. The X-axis, Y-axis, and Z-axis are common in all drawings.
[積層セラミックコンデンサ10の構成]
図1~3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA-A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB-B'線に沿った断面図である。
[Structure of Multilayer Ceramic Capacitor 10]
1 to 3 are diagrams showing a multilayer
積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、を具備する。セラミック素体11の外面は、X軸方向を向いた第1及び第2端面と、Y軸方向を向いた第1及び第2側面と、Z軸方向を向いた第1及び第2主面と、を有する。
A laminated
各外部電極14,15は、セラミック素体11の第1及び第2端面を覆い、セラミック素体11を挟んでX軸方向に対向している。外部電極14,15は、セラミック素体11の各端面から主面及び側面に延出している。これにより、外部電極14,15では、X-Z平面に平行な断面、及びX-Y平面に平行な断面がいずれもU字状となっている。
The
なお、外部電極14,15の形状は、図1に示すものに限定されない。例えば、外部電極14,15は、セラミック素体11の端面から一方の主面のみに延び、X-Z平面に平行な断面がL字状となっていてもよい。また、外部電極14,15は、いずれの主面及び側面にも延出していなくてもよい。
The shape of the
外部電極14,15は、電気の良導体により形成されている。外部電極14,15を形成する電気の良導体としては、例えば、銅(Cu)、ニッケル(Ni)、錫(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
The
セラミック素体11は、誘電体セラミックスで形成され、積層体16と、サイドマージン部17と、を有する。積層体16は、Y軸方向を向いた第1及び第2側面S1,S2と、Z軸方向を向いた第1及び第2主面M1,M2と、を有する。第1及び第2主面M1,M2は、X-Y平面に沿って延びている。
The
積層体16は、第1及び第2稜部R1,R2を更に有する。第1稜部R1は、第1主面M1と第1側面S1とを90°よりもやや大きい鈍角の接続角θ1で接続する。第2稜部R2は、第1主面M1と第2側面S2とを90°よりもやや小さい鋭角の接続角θ2で接続する。つまり、側面S1,S2は、X-Z平面に対してやや傾いている。
The
積層体16の側面S1,S2は相互に平行であることが好ましい。これにより、積層体16の側面S1,S2にサイドマージン部17を効率的に形成可能となる。サイドマージン部17の形成方法については、後述する積層セラミックコンデンサ10の製造方法において説明する。
Sides S1 and S2 of
また、積層体16の第1稜部R1における接続角θ1は、93°より小さいことが好ましい。積層体16の第2稜部R2における接続角θ2は、87°より大きいことが好ましい。これにより、積層体16のY軸方向の寸法を小さく留めることができるため、積層セラミックコンデンサ10の実装面積を小さく維持することができる。
Also, the connection angle θ1 at the first ridge portion R1 of the laminate 16 is preferably smaller than 93°. The connection angle θ2 at the second ridge portion R2 of the laminate 16 is preferably larger than 87°. As a result, the dimension of the
なお、積層体16では、稜部R1,R2が、第1主面M1と側面S1,S2とを直接接続する稜線であってもよいが、第1主面M1と側面S1,S2とを緩やかに接続する丸みを帯びた面であることが好ましい。これにより、積層体16では、稜部R1,R2に応力が集中しにくくなるため、稜部R1,R2に損傷が加わりにくくなる。 In the laminate 16, the ridges R1 and R2 may be ridgelines that directly connect the first main surface M1 and the side surfaces S1 and S2, but preferably rounded surfaces that gently connect the first main surface M1 and the side surfaces S1 and S2. As a result, stress is less likely to concentrate on the ridges R1 and R2 in the laminate 16, so that the ridges R1 and R2 are less likely to be damaged.
積層体16は、X-Y平面に沿って延びる平板状の複数のセラミック層がZ軸方向に積層された構成を有する。積層体16は、容量形成部18と、カバー部19と、を有する。カバー部19は、容量形成部18をZ軸方向上下から被覆し、積層体16の主面M1,M2を構成している。
The laminate 16 has a structure in which a plurality of flat ceramic layers extending along the XY plane are laminated in the Z-axis direction. The laminate 16 has a
容量形成部18は、複数のセラミック層の間に配置され、X-Y平面に沿って延びるシート状の複数の第1及び第2内部電極13を有する。内部電極12,13は、Z軸方向に沿って交互に配置されている。つまり、内部電極12,13は、セラミック層を挟んでZ軸方向に対向している。
The
第1内部電極12はセラミック素体11の第1端面のみに引き出され、第2内部電極13はセラミック素体11の第2端面のみに引き出されている。これにより、第1内部電極12は第1外部電極14のみに接続され、第2内部電極13は第2外部電極15のみに接続されている。
The first
内部電極12,13は、容量形成部18のY軸方向の全幅にわたって形成され、積層体16の両側面S1,S2に露出している。サイドマージン部17は、積層体16の両側面S1,S2を覆っている。これにより、積層体16の両側面S1,S2における内部電極12,13間の絶縁性を確保することができる。
The
このような構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。
With such a configuration, in the multilayer
セラミック素体11では、内部電極12,13間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO3)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。
In the
なお、セラミック層は、チタン酸ストロンチウム(SrTiO3)系、チタン酸カルシウム(CaTiO3)系、チタン酸マグネシウム(MgTiO3)系、ジルコン酸カルシウム(CaZrO3)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O3)系、ジルコン酸バリウム(BaZrO3)系、酸化チタン(TiO2)系などで構成してもよい。 The ceramic layer is the calcium (SRTIO 3) system (SRTIO 3 ) system, calcium titanate (CATIO 3) system, magnesium titanate (MGTIO 3 ) system, calcium diltonate (CAZRO 3 ) system, calcium dylconate (Zr, CA (Zr, ZR, CAZRO 3 ) system. TI) may be configured in a zircon acid (BAZRO 3 ) system, titanium oxide (TIO 2 ) system, etc.
内部電極12,13は、電気の良導体により形成されている。内部電極12,13を形成する電気の良導体としては、典型的にはニッケル(Ni)が挙げられ、この他にも銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
The
なお、本実施形態に係る積層セラミックコンデンサ10は、積層体16及びサイドマージン部17を備えていればよく、その他の構成について適宜変更可能である。例えば、第1及び第2内部電極12,13の枚数は、積層セラミックコンデンサ10に求められるサイズや性能に応じて、適宜決定可能である。
The multilayer
[積層セラミックコンデンサ10の製造方法]
図4は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図5~13は積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図4に沿って、図5~13を適宜参照しながら説明する。
[Manufacturing Method of Multilayer Ceramic Capacitor 10]
FIG. 4 is a flow chart showing the manufacturing method of the multilayer
(ステップS01:セラミックシート準備)
ステップS01では、容量形成部18を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部19を形成するための第3セラミックシート103と、を準備する。セラミックシート101,102,103は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。
(Step S01: Ceramic sheet preparation)
In step S01, the first
セラミックシート101,102,103は、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。セラミックシート101,102の厚さは、焼成後の容量形成部18におけるセラミック層の厚さに応じて調整される。第3セラミックシート103の厚さは適宜調整可能である。
The
図5は、セラミックシート101,102,103の平面図である。この段階では、セラミックシート101,102,103が、個片化されていない大判のシートとして構成される。図5には、各積層セラミックコンデンサ10ごとに個片化する際の切断線Lx,Lyが示されている。切断線LxはX軸に平行であり、切断線LyはY軸に平行である。
FIG. 5 is a plan view of the
図5に示すように、第1セラミックシート101には第1内部電極12に対応する未焼成の第1内部電極112が形成され、第2セラミックシート102には第2内部電極13に対応する未焼成の第2内部電極113が形成されている。なお、カバー部19に対応する第3セラミックシート103には内部電極が形成されていない。
As shown in FIG. 5, unfired first
内部電極112,113は、任意の導電性ペーストをセラミックシート101,102に塗布することによって形成することができる。導電性ペーストの塗布方法は、公知の技術から任意に選択可能である。例えば、導電性ペーストの塗布には、スクリーン印刷法やグラビア印刷法を用いることができる。
The
内部電極112,113には、切断線Lyに沿ったX軸方向の隙間が、切断線Ly1本置きに形成されている。第1内部電極112の隙間と第2内部電極113の隙間とはX軸方向に互い違いに配置されている。つまり、第1内部電極112の隙間を通る切断線Lyと第2内部電極113の隙間を通る切断線Lyとが交互に並んでいる。
In the
(ステップS02:積層)
ステップS02では、ステップS01で準備したセラミックシート101,102,103を、図6に示すように積層することにより積層シート104を作製する。積層シート104では、容量形成部18に対応する第1セラミックシート101及び第2セラミックシート102がZ軸方向に交互に積層されている。
(Step S02: Lamination)
In step S02,
また、積層シート104では、交互に積層されたセラミックシート101,102のZ軸方向上下面にカバー部19に対応する第3セラミックシート103が積層される。なお、図6に示す例では、第3セラミックシート103がそれぞれ3枚ずつ積層されているが、第3セラミックシート103の枚数は適宜変更可能である。
In the
積層シート104は、セラミックシート101,102,103を圧着することにより一体化される。セラミックシート101,102,103の圧着には、例えば、静水圧加圧や一軸加圧などを用いることが好ましい。これにより、積層シート104を高密度化することが可能である。
The
(ステップS03:切断)
ステップS03では、ステップS02で得られた積層シート104を、切断線Lx,Lyに沿って切断することにより、未焼成の積層体116を作製する。積層体116は、焼成後の積層体16に対応する。積層シート104の切断には、例えば、押し切り刃や回転刃などを用いることができる。
(Step S03: Disconnect)
In step S03, the
図7,8は、ステップS03の一例を説明するための模式図である。図7は、積層シート104の平面図である。図8は、積層シート104をX軸方向から見た端面図である。積層シート104は、粘着性を有するテープ状の保持部材Tによって保持された状態で、切断線Lx,Lyに沿って押し切り刃Fで切断される。
7 and 8 are schematic diagrams for explaining an example of step S03. FIG. 7 is a plan view of the
図8に示すように、積層シート104を切断線Lxに沿って切断する際に、押し切り刃FをX-Z平面に対してX軸を中心として少し傾けて積層シート104に挿入する。これにより、図9に示すように、側面S1,S2が相互に平行であり、かつX-Z平面に対して傾いた未焼成の積層体116が得られる。
As shown in FIG. 8, when cutting the
積層体116において、第1稜部R1における第1主面M1と第1側面S1との接続角θ1及び第2稜部R2における第1主面M1と第2側面S2との接続角θ2は、押し切り刃FのX-Z平面に対する傾きによって制御することができる。しかし、接続角θ1,θ2の制御方法は、これに限定されない。 In the laminate 116, the connection angle θ1 between the first main surface M1 and the first side surface S1 at the first ridge R1 and the connection angle θ2 between the first main surface M1 and the second side surface S2 at the second ridge R2 can be controlled by the inclination of the press cutting blade F with respect to the XZ plane. However, the method of controlling the connection angles θ1 and θ2 is not limited to this.
(ステップS04:サイドマージン部形成)
ステップS04では、ステップS03で得られた積層体116における内部電極112,113が露出した側面S1,S2に未焼成のサイドマージン部117を設けることにより、未焼成のセラミック素体111を作製する。図10~13は、ステップS04の過程を示す図である。
(Step S04: Side Margin Formation)
In step S04, unfired
図10(A)は、ステップS03の直後の状態を示している。この状態では、保持部材T上にX軸及びY軸方向に配列された積層体116同士が近接しているため、各積層体116の取り扱いに困難がある。このため、保持部材T上に配列された積層体116のX軸及びY軸方向の間隔を広げる。
FIG. 10A shows the state immediately after step S03. In this state, since the
具体的には、図10(A)に示す保持部材TをX軸及びY軸方向に引き延ばす。これにより、図10(B)に示すように保持部材T上の積層体116の間隔が広がる。なお、例えばステップS03で用いた保持部材Tが伸縮性を有さない場合など、必要に応じて、積層体116を事前に伸縮性を有する他の保持部材Tに張り替えておく。
Specifically, the holding member T shown in FIG. 10A is stretched in the X-axis and Y-axis directions. As a result, the gap between the
図10(B)に示す状態においてもなお、各積層体116の側面S1,S2が保持部材Tの表面の面内方向であるY軸方向を向いているため、積層体116の側面S1,S2にサイドマージン部117を設けることが困難である。このため、保持部材T上において、積層体116の向きを変更する。
Even in the state shown in FIG. 10B, since the side surfaces S1 and S2 of each laminate 116 face the Y-axis direction, which is the in-plane direction of the surface of the holding member T, it is difficult to provide the
具体的に、図11(A)に示すように、X-Y平面に沿って延びる平板状の作用板Bを積層体116の第2主面M2上に配置する。作用板Bは、保持部材T上の全ての積層体116の第2主面M2を一括して被覆することが好ましい。作用板Bは、例えば、シリコンラバーなどの滑りにくい弾性材料で形成されていることが好ましい。
Specifically, as shown in FIG. 11A, a flat working plate B extending along the XY plane is arranged on the second main surface M2 of the laminate 116. As shown in FIG. The working plate B preferably covers the second main surfaces M2 of all the
そして、図11(B)に示すように、作用板BをY軸方向に移動させる。このとき、積層体116には、作用板BからY軸方向に加わる力によってモーメントが発生する。これにより、積層体116は、第1主面M1と第1側面S1とを接続する第1稜部R1を回動中心として保持部材T上で転動する。
Then, as shown in FIG. 11B, the action plate B is moved in the Y-axis direction. At this time, a moment is generated in the laminate 116 by a force applied from the working plate B in the Y-axis direction. As a result, the
積層体116の転動によって、第1主面M1が保持部材Tから剥がれた後に、第1側面S1が保持部材Tに接着される。これにより、図11(C)に示すように、積層体116における保持部材Tに保持される保持面が第1主面M1から第1側面S1に変更され、積層体116の第2側面S2がZ軸方向上方向を向く。 By rolling the laminate 116, the first side surface S1 is adhered to the holding member T after the first main surface M1 is peeled off from the holding member T. As shown in FIG. As a result, as shown in FIG. 11C, the holding surface of the laminate 116 held by the holding member T is changed from the first main surface M1 to the first side surface S1, and the second side surface S2 of the laminate 116 faces upward in the Z-axis direction.
積層体116では、転動の回動中心となる支軸として機能する第1稜部R1が鈍角であるため、転動の際に第1稜部R1に加わる応力が分散される。つまり、転動時の積層体116の第1稜部R1には、応力が集中しにくい。したがって、ステップS04では、積層体116の転動の際に、積層体に欠けなどの損傷が加わりにくい。
In the
図11(C)に示す状態では、保持部材T上の全ての積層体116の第2側面S2が、保持部材T側とは反対のZ軸方向上側を向いているため、積層体116の第2側面S2にサイドマージン部117を形成しやすくなっている。サイドマージン部117の形成方法の一例について、図12を用いて説明する。
In the state shown in FIG. 11C, the second side surfaces S2 of all the
まず、図12(A)に示すように、保持部材T上に配列された積層体116を覆うように、セラミックシート117sを配置する。このとき、全ての積層体116の第2側面S2がX-Y平面に沿った同一平面上にあるため、セラミックシート117sを全ての積層体116の第2側面S2に密着させることができる。
First, as shown in FIG. 12A, a
セラミックシート117sは、ステップS01で準備されるセラミックシート101,102,103と同様に、未焼成の誘電体グリーンシートとして構成される。セラミックシート117sは、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。
The
そして、図12(A)に示す状態から、各積層体116の第2側面S2の輪郭に沿ってセラミックシート117sを切断する。セラミックシート117sの切断方法としては、公知の方法から任意に選択可能であるが、例えば、セラミックシート117sを各積層体116の第2側面S2で打ち抜く打ち抜き法を採用可能である。
Then, from the state shown in FIG. 12A, the
打ち抜き法では、セラミックシート117sをZ軸方向上側から弾性部材で押圧する。これにより、弾性部材と積層体116の第2側面S2との間に挟まれたセラミックシート117sには、各積層体116の第2側面S2の輪郭に沿ってせん断力が加わる。これにより、セラミックシート117sを打ち抜くことができる。
In the punching method, the
続いて、図12(B)に示す積層体116を別の保持部材Tに張り替えることにより、積層体116のY軸方向の向きを反転させる。そして、積層体116の第2側面Sとは反対側の、サイドマージン部117が形成されていない第1側面S1にも、上記と同様の要領でサイドマージン部117を形成する。
Subsequently, by replacing the
これにより、図13に示すように、積層体116の両側面S1,S2にサイドマージン部117が形成された未焼成のセラミック素体111が得られる。未焼成のセラミック素体111では、内部電極112,113が露出した積層体116の両側面S1,S2がサイドマージン部117によって覆われている。
As a result, as shown in FIG. 13, an unfired
なお、図11(C)に示す状態の積層体116の第2側面S2にサイドマージン部117を形成する方法は、上記に限定されない。例えば、予め切断されたセラミックシート117sを積層体116の第2側面S2に貼り付けてもよい。また、セラミックスラリーを積層体116の第2側面S2に例えばディップ法によって塗布してもよい。
Note that the method of forming the
(ステップS05:焼成)
ステップS05では、ステップS04で得られた未焼成のセラミック素体111を焼成することにより、図1~3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。つまり、ステップS05によって、積層体116が積層体16になり、サイドマージン部117がサイドマージン部17になる。
(Step S05: Firing)
In step S05, the
ステップS05における焼成温度は、セラミック素体111の焼結温度に基づいて決定することができる。例えば、チタン酸バリウム(BaTiO3)系材料を用いる場合には、焼成温度は1000~1300℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
The sintering temperature in step S<b>05 can be determined based on the sintering temperature of the
(ステップS06:外部電極形成)
ステップS06では、ステップS05で得られたセラミック素体11のX軸方向両端部に外部電極14,15を形成することにより、図1~3に示す積層セラミックコンデンサ10を作製する。ステップS06における外部電極14,15の形成方法は、公知の方法から任意に選択可能である。
(Step S06: External electrode formation)
In step S06,
以上により、積層セラミックコンデンサ10が完成する。この製造方法では、内部電極12,13が露出した積層体16の側面S1,S2にサイドマージン部17が後付けされるため、セラミック素体11における複数の内部電極12,13のY軸方向の端部の位置が、0.5μm以内の範囲で揃う。
By the above, the multilayer
[その他の実施形態]
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
[Other embodiments]
Although the embodiments of the present invention have been described above, it is needless to say that the present invention is not limited to the above-described embodiments and can be modified in various ways.
例えば、積層体16,116では、第1稜部R1における接続角θ1が鈍角であれば、転動の際に損傷が加わりにくい構成を実現可能である。このため、積層体16,116では、第2稜部R2における接続角θ2は、必ずしも鋭角でなくてもよく、直角であっても鈍角であってもよい。
For example, in the
また、上記実施形態では積層セラミック電子部品の一例として積層セラミックコンデンサ10について説明したが、本発明は積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。
Further, in the above embodiment, the laminated
10…積層セラミックコンデンサ
11,111…セラミック素体
12,112…第1内部電極
13,113…第2内部電極
14,114…第1外部電極
15,115…第2外部電極
104…積層シート
16,116…積層体
17,117…サイドマージン部
M1,M2…主面
S1,S2…側面
R1,R2…稜部
θ1,θ2…接続角
T…保持部材
F…押し切り刃
B…作用板
DESCRIPTION OF
Claims (3)
前記積層体を前記保持部材上で前記第1稜部を支軸として転動させることにより、前記積層体における前記保持部材によって保持される保持面を前記第1主面から前記第1側面に変更し、前記第1側面を前記保持部材によって保持された前記積層体の前記第2側面をセラミックシートと平行に対向させ、前記セラミックシートを前記第2側面に押圧して打ち抜くことによって、サイドマージン部を形成し、
前記サイドマージン部が形成された前記積層体を焼成する
積層セラミック電子部品の製造方法。 a plurality of ceramic layers laminated in a uniaxial direction; a plurality of internal electrodes arranged between the plurality of ceramic layers; first and second main surfaces facing the uniaxial direction; Producing a laminate whose first main surface is held by a holding member,
By rolling the laminate on the holding member with the first ridge as a spindle, the holding surface of the laminate held by the holding member is changed from the first main surface to the first side surface, the second side surface of the laminate held by the holding member is opposed parallel to the ceramic sheet, and the ceramic sheet is pressed against the second side surface and punched out to form a side margin portion;
firing the laminate having the side margins formed thereon;
A method for manufacturing a multilayer ceramic electronic component.
前記第1及び第2側面が相互に平行である
積層セラミック電子部品の製造方法。 A method for manufacturing a multilayer ceramic electronic component according to claim 1,
A method of manufacturing a multilayer ceramic electronic component, wherein the first and second side surfaces are parallel to each other.
前記鈍角が93°より小さく、
前記鋭角が87°より大きい、
積層セラミック電子部品の製造方法。 A method for manufacturing a multilayer ceramic electronic component according to claim 1 or 2,
the obtuse angle is less than 93°,
wherein the acute angle is greater than 87°;
A method for manufacturing a multilayer ceramic electronic component.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021192732A JP7312809B2 (en) | 2017-12-26 | 2021-11-29 | Manufacturing method for multilayer ceramic electronic component |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017249675A JP2019117817A (en) | 2017-12-26 | 2017-12-26 | Manufacturing method of laminated ceramic electronic component |
JP2021192732A JP7312809B2 (en) | 2017-12-26 | 2021-11-29 | Manufacturing method for multilayer ceramic electronic component |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017249675A Division JP2019117817A (en) | 2017-12-26 | 2017-12-26 | Manufacturing method of laminated ceramic electronic component |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022020865A JP2022020865A (en) | 2022-02-01 |
JP7312809B2 true JP7312809B2 (en) | 2023-07-21 |
Family
ID=87201135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021192732A Active JP7312809B2 (en) | 2017-12-26 | 2021-11-29 | Manufacturing method for multilayer ceramic electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7312809B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000315617A (en) | 1999-04-28 | 2000-11-14 | Murata Mfg Co Ltd | Manufacture of laminated ceramic electronic parts |
JP2001102241A (en) | 1999-09-30 | 2001-04-13 | Murata Mfg Co Ltd | Method for manufacturing laminated ceramic parts and cutting device for laminated ceramic body |
JP2012209539A (en) | 2011-03-14 | 2012-10-25 | Murata Mfg Co Ltd | Manufacturing method of laminated ceramic electronic component |
JP2015026721A (en) | 2013-07-26 | 2015-02-05 | 株式会社村田製作所 | Method for manufacturing capacitor element |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335170A (en) * | 1997-05-29 | 1998-12-18 | Sumitomo Metal Ind Ltd | Method for cutting ceramics green sheet |
-
2021
- 2021-11-29 JP JP2021192732A patent/JP7312809B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000315617A (en) | 1999-04-28 | 2000-11-14 | Murata Mfg Co Ltd | Manufacture of laminated ceramic electronic parts |
JP2001102241A (en) | 1999-09-30 | 2001-04-13 | Murata Mfg Co Ltd | Method for manufacturing laminated ceramic parts and cutting device for laminated ceramic body |
JP2012209539A (en) | 2011-03-14 | 2012-10-25 | Murata Mfg Co Ltd | Manufacturing method of laminated ceramic electronic component |
JP2015026721A (en) | 2013-07-26 | 2015-02-05 | 株式会社村田製作所 | Method for manufacturing capacitor element |
Also Published As
Publication number | Publication date |
---|---|
JP2022020865A (en) | 2022-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10622148B2 (en) | Multi-layer ceramic capacitor | |
US10269498B2 (en) | Multi-layer ceramic capacitor and method of producing the same | |
US10176923B2 (en) | Ceramic electronic component and method of producing the same | |
US10141114B2 (en) | Multi-layer ceramic capacitor and method of producing the same | |
US11049660B2 (en) | Multi-layer ceramic electronic component and method of producing the same | |
JP2019117817A (en) | Manufacturing method of laminated ceramic electronic component | |
US11508523B2 (en) | Multi-layer ceramic electronic component | |
US20200357574A1 (en) | Multilayer ceramic electronic device and method for making same | |
JP7312809B2 (en) | Manufacturing method for multilayer ceramic electronic component | |
JP7328749B2 (en) | Laminated ceramic electronic component and manufacturing method thereof | |
US11694845B2 (en) | Multi-layer ceramic electronic component and method of producing the same | |
JP7122129B2 (en) | Manufacturing method for multilayer ceramic electronic component | |
JP7213644B2 (en) | Manufacturing method for multilayer ceramic electronic component | |
JP7432335B2 (en) | Manufacturing method for laminated ceramic electronic components | |
US11721487B2 (en) | Method of producing a multi-layer ceramic electronic component and multi-layer ceramic electronic component | |
JP7484049B2 (en) | Manufacturing method for multilayer ceramic electronic components | |
JP7446896B2 (en) | Manufacturing method for laminated ceramic electronic components | |
JP2022115410A (en) | Manufacturing method for multilayer ceramic electronic component | |
JP2023000001A (en) | Manufacturing method of multilayer ceramic electronic component | |
JP2024096418A (en) | Multilayer ceramic electronic component and its manufacturing method | |
JP2021027087A (en) | Multilayer ceramic electronic component and component mounting substrate | |
JP2020064923A (en) | Method and apparatus for manufacturing multilayer ceramic electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220829 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20221206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7312809 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |