JP7308962B2 - 部品の製造方法および部品 - Google Patents

部品の製造方法および部品 Download PDF

Info

Publication number
JP7308962B2
JP7308962B2 JP2021547284A JP2021547284A JP7308962B2 JP 7308962 B2 JP7308962 B2 JP 7308962B2 JP 2021547284 A JP2021547284 A JP 2021547284A JP 2021547284 A JP2021547284 A JP 2021547284A JP 7308962 B2 JP7308962 B2 JP 7308962B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
layer
gas
component
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021547284A
Other languages
English (en)
Other versions
JP2022520421A (ja
Inventor
アンドレアス プルーセル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Ams Osram International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams Osram International GmbH filed Critical Ams Osram International GmbH
Publication of JP2022520421A publication Critical patent/JP2022520421A/ja
Application granted granted Critical
Publication of JP7308962B2 publication Critical patent/JP7308962B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Led Device Packages (AREA)
  • Wire Bonding (AREA)

Description

部品、特に光電子部品を製造する方法を特定する。さらに、部品、特に光電子部品を特定する。
例えば、ピクセル化した半導体チップとキャリアとの間の機械的および電気的接続を生成するために、例えば、半導体チップと電気的に接触するために設定される活性マトリクス素子の形態で、複数の貫通ビアを有する接続部材を使用することができる。貫通ビアの密度は、通常、ピクセルサイズだけでなく、隣接するピクセル間の横方向の距離にも依存する。特に高いピクセル密度の場合、貫通ビアの電気絶縁は、特別な技術的課題を提起する。
解決されるべき１つの目的は、コンパクトな部品を製造するための、特に費用効果が高く簡略化された方法を特定することである。他の目的は、特に信頼性の高い電気的接続を有するコンパクトな部品を特定することである。
これらの目的は、独立請求項による方法および部品によって解決される。部品または方法のさらなる実施形態は、さらなる請求項の主題である。
部品の製造方法の少なくとも１つの実施形態によれば、半導体チップ、接続部材、およびキャリアが提供される。キャリアは、特に、半導体チップと電気的に接触するように構成される。接続部材は、半導体チップとキャリアとの間に配置することができ、これにより、半導体チップとキャリアとの間に機械的および電気的接続を提供することができる。特に、接続部材は、半導体チップに直接、およびキャリアに直接取り付けられ、その結果、部品は、追加の層、特に、さらなる接着層を含まず、半導体チップとキャリアとの間の垂直方向に配置される。例えば、接続部材は、接続部材が半導体チップおよび／またはキャリアに取り付けられた後に、半導体チップおよび／またはキャリアに直接隣接する接着促進面を有する。特に、接続部材の接着促進面は、接着促進材料、例えばはんだ材料からなる接着促進層の表面によって形成される。
垂直方向は、一般に、接続部材の主延長面に対して横方向、特に垂直方向に向けられる方向を意味すると理解される。対照的に、横方向は、接続部材の主延長面に沿って、特に平行に延びる方向を意味すると理解される。垂直方向と横方向は互いに直交している。
半導体チップの少なくとも１つの実施形態によれば、半導体チップは、複数の活性領域、特に個別に活性化可能な活性領域を有する。活性領域は、ピクセルとして形成されてもよい。例えば、半導体チップは、横方向に並んで配置された複数の個別かつ独立して活性化可能なピクセルに細分化される。半導体チップは、ピクセル化されたおよび／またはセグメント化された半導体チップであってもよい。半導体チップによって生成された放射線は、半導体チップの放射線出射面を介して動作中に半導体チップから出射することができ、この半導体チップは例えば、横方向に平行に延びる半導体チップの主面を形成し、ここで、各ピクセルは、放射線出射面のサブ領域を表すことができる。例えば、放射出射面はディスプレイを形成する。代替的に、活性領域が電磁放射線を検出するように構成されることも可能である。
半導体チップは、コンタクトおよび／または回路の集積コンタクト構造を有する機能半導体ウェハであってもよい。好ましくは、半導体チップは、キャリア上に差し込まれるか、はんだ付けされるか、または接着され、このように電気的に接触される、単一の別個に取り扱い可能なモジュールである。
半導体チップの少なくとも１つの実施形態によれば、第１の電荷キャリアタイプの第１の半導体層と、第１の電荷キャリアタイプとは異なる第２の電荷キャリアタイプの第２の半導体層と、放射線を発生させるか、放射線を検出するために構成された中間活性層とを備える。第１の半導体層および第２の半導体層は、それぞれｎ型半導体層およびｐ型半導体層であってもよいし、あるいはその逆であってもよい。例えば、活性層はｐｎ接合領域を形成する。半導体層シーケンスは、例えば、ＩＩＩ－Ｖ族またはＩＩ－ＶＩ族化合物半導体材料に基づいている。活性層は、例えば、半導体チップまたは部品の操作中に、紫外線範囲で、青色スペクトル範囲などの可視スペクトル範囲で、および／または、赤外線範囲で、電磁放射を放出するように、またはそのような放射を電気信号に変換するように構成される。
特に、全体としての半導体層シーケンスは、半導体チップの横方向の全範囲に沿って隣接して形成される。第１の半導体層、第２の半導体層、および活性層を含む群からの少なくとも１つの層、またはこの群のすべての層が、隣接するように形成されることが可能である。また、半導体層シーケンスは、上述の層の少なくとも１つが連続している場合、連続していると考えられ、上述のグループの他の層は、例えば分離トレンチによって、横方向に離間した複数のサブ層に分割される。
例えば、分離トレンチは、第１または第２の半導体層を通って活性層内に延在する。分離トレンチが活性層を貫通して延在し、活性層を複数の横方向に離間した活性サブ層に分離することも可能である。分離トレンチによって、サブ層、特に活性サブ層は、互いに独立して電気的に接触され、活性化されることができる。しかしながら、分離トレンチがない場合であっても、半導体層、特にｐ型半導体層の比較的低い電気交差伝導率のために、活性層の局所領域を選択的に活性化することが可能である。これは特に、空間的に離間されたコンタクト部材を有する構造化されたコンタクト層を適用することによって達成され、コンタクト部材の各々は、半導体層または活性層の異なるサブ領域と電気的に接触するように形成される。
本方法の少なくとも１つの実施形態によれば、接続部材は、横方向に互いに隣接して配置された複数の金属の貫通ビアによって完全に穿孔されたコヒーレントな金属接続層を含む。貫通ビアは、特に接続層全体に延在する金属ピンおよび電気伝導ピンの形態であってもよい。「金属」とは、本明細書および以下において、対応する金属元素が少なくとも７０質量％、９０質量％、または９９質量％の金属からなることを意味し得る。
特に、接続層は、連続的に形成されるが、単に連続的ではなく孔状の開口（ａｐｅｒｔｕｒｅ）を有する。接続層の上面の平面図において、貫通ビアは、接続層によって横方向に完全に取り囲まれる。例えば、単一の貫通ビアのみが各開口（ａｐｅｒｔｕｒｅ）に配置される。しかしながら、各開口（ａｐｅｒｔｕｒｅ）内に正確に２つの貫通ビアが配置されることが可能であり、この貫通ビアは、共通の活性領域、特に共通のピクセルの電気的接触のために設けられる。共通の開口（ａｐｅｒｔｕｒｅ）内の２つの貫通ビアは、特に異なる電気的極性に割り当てられている。
本方法の少なくとも１つの実施例によれば、貫通ビアは、接続層から電気的に絶縁され、絶縁領域によって離間される。絶縁領域は、接続層と貫通ビアとの間、または共通の開口（ａｐｅｒｔｕｒｅ）内の貫通ビア間の直接的な機械的および電気的接触を防止する。絶縁領域は、特に貫通ビアと接続層との間の空洞として形成される。
本方法の少なくとも１つの実施形態によれば、キャリアは活性マトリクス素子である。活性マトリクス素子は、ＳｉまたはＧｅなどの半導体材料、または半導体複合材料ＧａＮまたはＧａＡｓに基づくことができる。好ましくは、キャリアは自立型であり、例えば、光電子部品のための機械的安定化要素を形成する。
さらに、活性マトリクス素子は、複数のスイッチを有することができる。各スイッチは、例えば、薄膜トランジスタ、特に電界効果トランジスタなどのトランジスタであってもよい。例えば、活性マトリクス素子は、ＣＭＯＳ部品として知られる金属酸化物半導体部品である。
各スイッチは、活性領域、特に、接続部材の貫通ビアの１つを介して半導体チップのピクセルと一意的に、または明確に関連付けられ、この活性領域に電気的に接続され得る。各貫通ビアは、特に半導体チップの、特に関連する活性領域の電気コンタクト部材、および／またはキャリアの、特に関連するスイッチの電気コンタクト部材に電気的に接続される。これにより、対応する活性領域を、対応する貫通ビアを介して電気的に接続することができる。部品の操作中に、例えば、スイッチを介して、個別におよび互いに独立して、または電流を有するグループで、活性領域を供給し、したがって、それらを電気的に活性化することが可能である。
部品の製造方法の少なくとも１つの実施形態では、半導体チップ、接続部材、およびキャリアが提供される。接続部材は隣接する金属接続層と複数の金属貫通ビアとを有し、貫通ビアは、絶縁領域によって接続層から横方向に離間している。半導体チップとキャリアとの間の機械的および電気的接続を確立するために、接続部材は再溶融され、ここで、絶縁領域はガス媒体で充填され、気密封止される。接続部材の加熱は、特に、第１のガス圧で、加熱室で行われる。絶縁領域の改善された絶縁耐力を達成するために、ガス媒体は、窒素と比較してより高い破壊電界強度を有する絶縁ガスを含んでもよい。代替的にまたは追加的に、第１のガス圧は、第１のガス圧よりも低いガス圧が後続の気密封止された絶縁領域に優勢であるように、絶縁領域を気密封止する前に低下させることができる。特に、気密封止された絶縁領域内のガス圧は１ｍｂａｒ未満である。
例えば、効率的な熱結合のために必要とされる第１のガス圧は、接続層および／または貫通ビアの材料が溶融温度または固相線温度に達した直後のような、絶縁領域の気密封止の直前に低減される。絶縁領域が低減されたガス圧で気密封止される場合、元の第１のガス圧よりも低い低減されたガス圧が、後続の気密封止された絶縁領域で優勢になる。
絶縁領域の所与の幾何学的形状に対する絶縁破壊の臨界電場強度は、本質的に、絶縁領域のガス充填物およびその中で優勢である圧力に依存することが分かる。非常に低い圧力領域では、ガス充填物の破壊電界強度はガス圧の低減と共に増加する。さらに、破壊電界強度は、ガス充填物の組成に直接依存する。特に、ガスチャージが、ＳＦ６またはＣ５Ｆ１０Ｏなどの絶縁ガス、または別のフッ素化ガスを含むか、または本質的にそのような絶縁ガスからなるガス混合物である場合、ガスチャージの破壊電界強度は大幅に増大する。
本方法の少なくとも１つの実施形態によれば、半導体チップは、例えば個別に活性化可能なピクセルの形態の複数の活性領域を含む。キャリアは、好ましくは活性領域を活性化するために設けられた複数のスイッチを含む。活性領域は、貫通ビアを介してスイッチに導電接続されてもよい。
本方法の少なくとも１つの実施形態によれば、接続部材の再溶融は加熱チャンバ内で行われ、加熱チャンバの加熱ブロックの接続部材への熱結合は、１ｍｂａｒ以上と２０００ｍｂａｒ以下、例えば、１００ｍｂａｒ以上２０００ｍｂａｒ以下、１５０ｍｂａｒ以上１５００ｍｂａｒ以下、２００ｍｂａｒ以上１２００ｍｂａｒ以下、または３００ｍｂａｒ以上１０００ｍｂａｒ以下である第１のガス圧で行われる。
熱結合のために、Ｈ２またはＮ２のようなキャリアガスを加熱チャンバに供給してもよい。絶縁ガス、例えばＳＦ６やＣ５Ｆ１０Ｏのようなフッ素化されたガスは、キャリアガスと共に、またはその後の再溶融処理の間、例えば、断熱領域の気密封止の直前に、断熱チャンバまたは断熱領域にすでに供給されていることが可能である。特に、洗浄プロセスの後、例えば、接続層および／または貫通ビアの材料の溶融温度または固相線温度に達する直前に、加熱チャンバは、周囲空気または酸素または窒素と比較してより高い破壊電界強度を有する絶縁ガスで満たされる。疑わしい場合には、比較のために、通常の条件で、または絶縁領域に実際に存在するガス圧で、例えば２０℃の温度で、破壊電界強度が決定される。
本方法の少なくとも１つの実施例によれば、好ましくは絶縁ガスを含むガス媒体は、第１のガス圧が気密封止された絶縁領域内で優勢となるように、絶縁領域内に封入される。第１のガス圧は、本質的に、加熱チャンバの加熱ブロックと接続部材との熱結合のために設定されるガス圧である。特に、接続層または貫通ビアの溶融温度または固相線温度は、それぞれ、第１のガス圧で得られる。
本方法の少なくとも１つの実施例によれば、第１のガス圧は、特に絶縁領域に捕捉されたガス圧に対して低くなる。例えば、絶縁領域内のガス圧は、１ｍｂａｒ以上１０－７ｍｂａｒ以下である。換言すると、第１のガス圧は、特に気密封止の直前に、絶縁領域に続いて捕捉されるガス圧まで低下する。例えば、絶縁領域内のガス圧は、１ｍｂａｒ以上１０－５ｍｂａｒ以下、１ｍｂａｒ以上１０－３ｍｂａｒ以下、または０．１ｍｂａｒ以上１０－５ｍｂａｒ以下、例えば０．０１ｍｂａｒ以上１０－５ｍｂａｒ以下である。
本方法の少なくとも１つの実施形態によれば、接続部材の加熱にキャリアガスが使用され、ここで、キャリアガスとは異なる絶縁ガスは、絶縁領域の気密封止の前に絶縁領域に供給される。絶縁領域に捕捉されるガス媒体は、キャリアガスと絶縁ガスとの混合ガスであってもよい。特に、ガス混合物は、部分的に周囲空気を含むことができる。
本方法の少なくとも１つの実施形態によれば、半導体チップは、半導体チップを接続部材に取り付ける前に、半導体チップの機械的安定化基板として機能する成長基板を備える。半導体チップが接続部材に取り付けられた後、成長基板は、好ましくは薄くされ、パターニングされ、または半導体チップから除去される。成長基板の処理は、キャリアへの接続部材の取り付けの前または後に実行されてもよい。したがって、接続部材は、部品の機械的に安定化する中間キャリアとして働く。成長基板の構造化または除去中に半導体層シーケンスを機械的に安定化させるさらなる補助キャリアを省略することができる。
半導体チップの半導体層シーケンスは、エピタキシャルプロセスによって成長基板上に堆積されてもよい。例えば、ｎ型半導体層は、成長基板と活性層との間に配置される。成長基板が薄くされ、パターン化され、または半導体チップから分離される場合、半導体チップの高効率と同様に、隣接するピクセル間の特に明暗コントラストが達成され得る。
本方法の少なくとも１つの実施形態によれば、接続部材はそれが提供されるときに、半導体チップまたはキャリアにすでに取り付けられている。例えば、接続部材は、あらかじめパターン化された方法で半導体チップまたはキャリアに直接適用されている。また、接続部材は大きな面積に層を塗布し、この層を部分的に除去することによって形成することも考えられる。接続部材が、半導体チップまたはキャリアに先に取り付けられていることも考えられる。また、接続部材が設けられる場合、２つの別個のサブ領域を有し、一方のサブ領域が半導体チップに取り付けられるか、または半導体チップ上に直接形成され、他方のサブ領域がキャリアに取り付けられるか、またはキャリア上に直接形成されることも考えられる。サブ領域の各々は、部分接続層と、複数の部分貫通ビアとを含んでもよい。特に、接続部材の再溶融によって、別個のサブ領域が一緒になり、それによって、半導体チップとキャリアとの間に機械的および電気的相互接続が形成される。
半導体チップ、接続部材、およびキャリアを備える部品が特定される。上述の方法は、本明細書に記載の成分を製造するのに特に適している。したがって、部品に関連して説明した特徴は本方法に使用することができ、その逆も同様である。
部品の少なくとも１つの実施例では、半導体チップ、接続部材、およびキャリアを含み、ここで、半導体チップは、接続部材を介して、特に直接、接続部材を介して、キャリアに機械的および電気的に接続される。接続部材は、接続層の全体にわたって垂直に延在し、絶縁領域によって接続層から横方向に離間された、隣接する金属接続層と複数の金属貫通ビアとを有する。絶縁領域はガス媒体で充填され、気密封止され、ガス媒体は窒素と比較してより高い破壊電界強度を有する絶縁ガスを含む。代替的または追加的に、部品は、気密封止された絶縁領域において、１ｍｂａｒ未満のガス圧が優勢となるように形成することができる。半導体チップは、例えば、ピクセルの形態の複数の個別に活性化可能な活性領域を有する。キャリアは、活性領域を活性化するために設定される複数のスイッチを含み、活性領域は、貫通ビアを介してスイッチに導電的に接続される。
絶縁領域がそのような絶縁ガスで充填され、および／またはそのような低いガス圧のみが気密封止された絶縁領域において優勢である場合、絶縁領域は、貫通ビア間または接続層と貫通ビアとの間の最小横方向距離が特に小さくなるように選択され得るように、十分に大きな破壊電界強度を有する。許容誤差を生じさせることを除いて、最小の許容絶縁距離は、絶縁ガスを充填することによって、および／または低いガス圧によって、著しく減少され、その結果、可能な電気的短絡に関する危険性を増大させることなく、より高い密度の貫通ビアを達成することができる。換言すると、例えば、活性マトリクス素子を有する半導体チップの３Ｄ集積化において、別個に製造された接続部材を使用することができ、ここで、接続部材の単に連続的ではない接続層と、接続部材の複数の貫通ビアとの間の絶縁距離を著しく低減することができる。
部品の少なくとも１つの実施形態によれば、貫通ビアの各々は、横方向においてガス媒体によって完全に取り囲まれている。ガス媒体は、貫通ビア間、および接続層と貫通ビアとの間に電気的絶縁を提供する。貫通ビアの間、および／または接続層と貫通ビアとの間で、部品は、特に、固体または液体凝集状態の材料を含まず、例えば、プラスチック、ポリマーを含まず、またはＳｉＯ２などの酸化ケイ素を含まず、またはＳｉＮなどの窒化ケイ素を含まない。特に、接続部材の少なくとも５０体積％、６０体積％、または７５体積％、または８５体積％は、金属であってもよい。接続部材の残りの部分は、少なくとも１５体積％、２５体積％、３０体積％、または少なくとも４０体積％であってもよく、例えば、絶縁領域によって形成されてもよい。接続部材は、金属材料とガス媒体を充填した絶縁領域のみで構成されることも可能である。
部品または方法の少なくとも１つの実施形態によれば、絶縁ガスは、フッ素化ガス、例えば六フッ化硫黄ＳＦ６および／またはフッ化ペルフルオロバレリルＣ５Ｆ１０Ｏ、または破壊電界強度に関して少なくとも同等の別の絶縁ガスである。環境の観点から、Ｃ５Ｆ１０ＯはＳＦ６よりも優先される。他のフッ素化ガスには、ＣＦ３Ｉまたはｃ－Ｃ４Ｆ８、パーフルオロケトーン（ＰＦＫ）、例えばＣ５－ＰＦＫまたはＣＦ３ＣＯＣＦ（ＣＦ３）２、およびパーフルオロニトリル（ＰＦＮ）、例えばＣ４－ＰＦＮまたは（ＣＦ３）２ＣＦＣＮ）、クロトリフルオエタン（ＣＦ３ＣＨＣｌ２）、１、１、１、３、４、４、４－ヘプタフルオロ－３－トリフルオロメトル－２－ブタノン（（ＣＦ３）２ＣＦＣ（Ｏ）ＣＦ３）、または２、３、３、テトラフルオロ－２－トリフルオロメルプロパネニトリル（（ＣＦ３）２ＣＦＣＮ）などがある。
部品の少なくとも１つの実施形態によれば、ガス媒体はガス混合物であり、絶縁ガスは、特に３０ｍｏｌ％以上９９ｍｏｌ％以下、５０ｍｏｌ％以上９９ｍｏｌ％以下、７０ｍｏｌ％以上９９ｍｏｌ％以下、または９０ｍｏｌ％以上９９ｍｏｌ％以下のｍｏｌ分率を有する。有効性の低い絶縁ガスの混合物は、好ましくは１ｍｏｌ％未満、１０ｍｏｌ％未満、または５０ｍｏｌ％未満である。
例えば、Ｃ５Ｆ１０Ｏおよび／またはＳＦ６のようなフッ素化ガスに加えて、ガス混合物は、Ｎ２、ＣＯ２、ＣＦ４、Ｏ２および／またはＨ２のような他のガスを含んでもよい。
部品の少なくとも１つの実施形態によれば、ガス媒体は、窒素と比較してより高い破壊電界強度を有する絶縁ガスを含み、絶縁領域内のガス圧は、１ｍｂａｒ以上２０００ｍｂａｒ以下である。
部品の少なくとも１つの実施形態によれば、ガス媒体は、窒素と比較してより高い破壊電界強度を有する絶縁ガスを含まず、絶縁領域内のガス圧は１ｍｂａｒ以上１０－７ｍｂａｒ以下である。
部品の少なくとも１つの実施形態によれば、ガス媒体は窒素を含み、そのｍｏｌ分率は絶縁領域において、少なくとも６０ｍｏｌ％、７０ｍｏｌ％、８０ｍｏｌ％、９０ｍｏｌ％、または少なくとも９５ｍｏｌ％であり、絶縁領域におけるガス圧は、１ｍｂａｒ以上１０－７ｍｂａｒ以下である。このような低いガス圧では、特に主にまたは排他的に窒素から成るガス媒体は十分な破壊電界強度を有することができ、その結果、貫通ビア間、または貫通ビアと接続層との間の最小横方向距離は特に小さくなるように選択することができる。
本発明の少なくとも１つの実施形態によれば、絶縁領域内に捕捉されたガス媒体は、平均破壊電界強度Ｅｍを有する。コネクション部材は、接続層と対応する貫通ビアとの間の最小横方向距離Ｄｍｉｎと、平均横方向距離Ｄｍとを有する。特に、積Ｄｍｉｎ×Ｅｍは、０．５Ｖ以上１０Ｖ以下であり、たとえば、２Ｖ以上１０Ｖ以下、３Ｖ以上１０Ｖ以下、４Ｖ以上１０Ｖ以下、６Ｖ以上１０Ｖ以下である。好ましくは、比率Ｄｍ／Ｄｍｉｎは、１以上４以下であり、例えば、１．５以上４以下であり、例えば、２以上４以下である。
例えば、連結部材が共通の開口（ａｐｅｒｔｕｒｅ）にちょうど２つ以上の貫通ビアを有する場合、積Ｄｍｉｎ×Ｅｍは０．５Ｖ以上１０Ｖ以下であってもよく、比率Ｄｍ／Ｄｍｉｎは１以上４以下であってもよく、ここで、ＤｍｉｎおよびＤｍはそれぞれ、各共通の開口（ａｐｅｒｔｕｒｅ）における隣接する貫通ビア間の最小横方向距離および平均横方向距離である。
部品または方法の少なくとも１つの実施形態によれば、接続層および貫通ビアは、はんだ材料（単数または複数）から形成される。接続層および貫通ビアは、同じ材料組成を有することができる。特に、それらは、同じ材料（単数または複数）から形成される。
接続層および貫通ビアは、はんだ材料のような接合剤材料で少なくとも部分的に形成されている場合、半導体チップは、接続部材を介して直接キャリアに機械的および電気的に接続することができる。接続部材は、半導体チップおよび／またはキャリアに直接隣接していてもよい。特に、部品は、半導体チップ、接続部材および／またはキャリアの部品として実装されず、接続部材と半導体チップとの間、および／または接続部材とキャリアとの間に配置される、さらなる接着促進層を含まないなどのように、さらなる層を含まない。換言すると、接続部材は、半導体チップとキャリアとの間の単一層として、または層の単一スタックとして実装されてもよい。特に、半導体チップは、はんだ接続部、特に純粋に共晶はんだシステム、または純粋に金属間接続部のような金属接続部を形成することによって、専らキャリアに永久的に固定される。
部品または方法の少なくとも１つの実施形態によれば、各活性領域は、貫通ビアのうちの正確に１つに、または２つの隣接する貫通ビアの正確に１つの対に一意に割り当てられる。特に、活性領域は、貫通ビアを介してスイッチに導電的に接続され、半導体チップの操作中に、スイッチを介して個々にまたはグループで活性化可能に形成することができる。
本発明の部品または本方法の少なくとも１つの実施形態によれば、半導体チップは、放射線を発生または検出するように構成された活性層を有する半導体層シーケンスを有し、活性層は、半導体チップの横方向の範囲全体に沿って隣接するように構成される。代替的または付加的に、半導体層シーケンスは、第１の半導体層、第２の半導体層、およびその間に位置し、放射線発生または放射線検出のために構成される活性層を含むことが可能であり、これらの層の少なくとも１つは、例えば分離トレンチによって、互いに横方向に離間した複数のサブ層に分割される。第１の半導体層のみまたは第２の半導体層のみを複数の横方向に離間したサブ層に分割することができる。追加的に、第１または第２の半導体層とともに活性層が、複数の横方向に間隔をあけた活性サブ層に細分化されることが考えられる。
部品または方法の少なくとも１つの実施形態によれば、部品は、光電子部品として実装される。部品は単一の半導体チップまたは複数の半導体チップを有することができ、これらのチップは、特に共通のキャリア上に配置される。半導体チップをキャリアに取り付けるために、共通の接続部材または互いに隣接して配置された複数のそのような接続部材を使用することができる。
部品の少なくとも１つの実施形態によれば、接続部材は、頂部側面および底部側面を備える。特に、頂部側面および底部側面は、接続層および／または貫通ビアの表面によって形成される。接続層は、垂直方向で頂部側面と面一であっても、および／または底部側面と面一であってもよい。半導体チップは支持領域内で接続部材の頂部側面に直接接触し、これに機械的に安定に接続されてもよい。貫通ビアは、絶縁領域によって接続層からおよび／または互いに電気的に絶縁される。半導体チップは、接続部材によって、接続部材の底部側面に直接位置するキャリアに機械的に安定して導電的に接続されてもよい。接続層は、部品の電気的極性の１つに割り当てられてもよい。代替的に、接続層が半導体チップから電気的に絶縁され、半導体チップのための安定化層として、および内部貫通ビアのための電気シールドとしてのみ機能することが可能である。好ましくは、接続部材が広い面積にわたって半導体チップ上に存在する。このようにして、接続部材は動作中に、例えばキャリアを介して、半導体チップによって生成される熱を効果的に放散するための冷却要素として同時に機能することができる。
部品または方法の少なくとも１つの実施形態によれば、半導体チップの平面図において、支持領域の面積は、頂部側面に面する半導体チップの実装側面の面積の少なくとも７／１２または３／４または５／６である。実装側面は例えば、半導体チップの横方向の範囲全体にわたって延在する。次いで、半導体チップは、このような領域部分にわたって接続部材によって機械的に担持または支持される。半導体チップの固体材料が接続部材の固体材料と直接接触する、このような大きい面積の支持領域は、特に半導体チップ内で発生する熱の効果的な放熱を確実にする。
特に、接続部材上に実装される前に、半導体チップは実装側面に露出したコンタクト部材を有し、コンタクト部材は、接続部材上に半導体チップを実装した後に、貫通ビアに直接隣接することも、接続層に隣接することも可能である。特に、コンタクト部材は、半導体チップのコンタクト構造の自由にアクセス可能な部品または自由にアクセス可能な層として形成される。コンタクト構造は半導体層シーケンスに直接隣接することができ、その結果、半導体チップは特に、例えば、半導体層シーケンスとコンタクト構造との間、または半導体層シーケンスと実装側面との間に、垂直方向に配置されるさらなる機械的自己支持層がない。
部品または方法の少なくとも１つの実施形態によれば、貫通ビアは、キャリアの第１のコンタクト部材と直接電気的および機械的に接触している。特に、半導体チップまたはキャリアのコンタクト部材は、例えば材料組成に関して、接続部材の貫通ビアとは異なる。さらに、垂直方向に沿った貫通ビアは特に、半導体チップおよび／またはキャリアのコンタクト部材と一体に形成されるのではなく、単にそれらに隣接して形成される。顕微鏡的には、例えば、貫通ビアと関連するコンタクト部材との間の界面が見える。
垂直方向に沿って、接続層および／または貫通ビアは、それぞれ、重ね合わせられかつ異なる個々の、複数の金属層を含む多層構造を有してもよい。例えば、多層構造は、Ａｕ／ＡｕＳｎ、Ｃｒ／Ｎｉ／Ｓｎ／Ｔｉ／Ａｕ、Ｔｉ／Ｐｔ／Ｓｎ／ＩｎまたはＴｉ／Ｐｔ／Ｓｎ／Ｔｉ／Ａｕ層シーケンスを含む。特に、Ｔｉ層は、一時的な障壁として設定される。接続層および／または貫通ビアの外層は、はんだ材料から形成されることが好ましい。特に好ましくは、接続層および／または貫通ビアは、はんだ付けプロセスにおいて溶融され、その後硬化される領域を有するはんだ素子である。例えば、接続層および／または貫通ビアの融点は、少なくとも１８０℃、２５０℃、２８０℃または３５０℃～４５０℃（ソフトはんだ）または少なくとも４５０℃（ハードはんだ）である。
少なくとも１つの実施例によれば、接続層は、半導体チップまたは各活性領域に導電的に接続される。接続層は例えば、すべての活性領域のための貫通ビアへの共通の嵌合コンタクトを形成することができる。動作時には、電荷キャリアが貫通ビアを介して、および嵌合コンタクトを介して、半導体チップに注入され得る。貫通ビアを介して、活性領域は個別に、および互いに独立して活性化され得る。
少なくとも１つの実施例によれば、接続層は、半導体チップから電気的に絶縁され、半導体チップへの電気コンタクトを形成しない。接続層の領域における実装側面において、その後、半導体チップは例えば、接続層を半導体チップから電気的に絶縁する絶縁層を有してもよい。絶縁層は、平面視において接続層を覆う。貫通ビアの領域では、半導体チップは特に絶縁層を含まない。各活性領域は、２つの貫通ビアを介して電気的に接続され得る。２つの貫通ビアは、同一の開口（ａｐｅｒｔｕｒｅ）内に、または接続層の２つの異なる開口（ａｐｅｒｔｕｒｅ）内に配置されてもよい。また、いくつかの貫通ビアは、部品の縁部に配置され、接続層によって横方向に完全に取り囲まれないことも可能である。この場合、固体絶縁媒体のような異なる媒体を用いて、縁部側貫通ビアを絶縁することができる。代替的または追加的に、縁部側貫通ビアから接続層までの横方向の距離が増大することが可能である。２つの貫通ビアが同じ開口（ａｐｅｒｔｕｒｅ）内に配置されている場合、それらは、特にガス媒体によって、互いに電気的に絶縁される。
部品または方法の少なくとも１つの実施形態によれば、接続部材は、少なくとも０．５μｍ、３μｍ、５μｍ、または１０μｍの垂直層厚さを有する。代替的または追加的に、接続部材の層厚は、最大１００μｍ、５０μｍ、４０μｍ、または３０μｍであってもよい。層の厚さは、頂部側面と底部側面の間で測定される。貫通ビアは、それぞれ、少なくとも１μｍ、または５μｍ、または１０μｍ、または２０μｍの横方向の広がりを有してもよい。代替的または追加的に、貫通ビアの横方向の広がりは、各場合において、最大で８０μｍ、７０μｍ、６０μｍ、３０μｍ、１０μｍまたは５μｍである。共通の開口（ａｐｅｒｔｕｒｅ）内の隣接する貫通ビア間、および／または接続層と貫通ビア間の横方向距離は、少なくとも０．５μｍ、または２μｍ、または５μｍ、または１０μｍであってもよい。代替的または追加的に、距離は、最大で５０μｍ、４０μｍ、３０μｍ、２０μｍ、１０μｍ、５μｍまたは３μｍである。この距離は、絶縁領域の厚さに対応する。
部品の少なくとも１つの実施形態によれば、半導体チップは成長基板を含まない。成長基板を含まないとは、ここでは特に、成長基板が完全に除去されているか、または成長基板の残留物が半導体積層体上にまだ配置されていてもよいということを意味するが、これらだけでは半導体チップを安定化させるには不十分である。特に、成長基板の残留物は、半導体チップの放射出射面または放射入射面上にデカップリング構造を形成することができる。
部品の少なくとも１つの実施形態によれば、半導体チップは、機械的に非自立支持である。すなわち、接続部材および／または部品のキャリアなどの追加のキャリア素子がなければ、半導体チップは、使用不可能な状態まで破損または変形することになる。本事例では、半導体チップは、例えばキャリアおよび／または接続部材によって安定化され、機械的に支持される。特に、部品は、さらなるキャリア要素を含まない。特に、半導体チップ自体は安定化基板を含まない。
部品要素または方法のさらなる利点、好ましい実施形態、およびさらなる実施形態は、図１Ａ～４Ｂに関連して以下に説明する実施形態から明らかである
部品を製造するための方法の実施形態を概略断面図で示す。 部品を製造するための方法の異なる実施形態を示す。 部品を製造するための方法の異なる実施形態を示す。 接続部材のサブ領域の概略図を示す。 断面図で、部品の実施形態の模式図を示す。 上面図で、部品の実施形態の模式図を示す。 断面図で、部品の実施形態の模式図を示す。 上面図で、部品の実施形態の模式図を示す。 上面図で、部品の実施形態の模式図を示す。 上面図で、部品の実施形態の模式図を示す。 断面図で、部品の実施形態の模式図を示す。 上面図で、部品の実施形態の模式図を示す。
同一の、同等の、または同等に作用する要素は、図面において同じ参照番号で示される。図面は概略図であり、したがって、必ずしも縮尺通りではない。比較的小さい要素、特に層の厚さは、より明確にするために誇張して大きく図示されている。
図１Ａを参照すると、光電子部品１００の製造方法において、キャリア３、接続部材２、および半導体チップ１が設けられている。
半導体チップ１は、半導体層シーケンス１１を有し、これは特に、成長基板１４０上にエピタキシャル成長される。例えば、半導体チップ１は、ＡｌＧａＩｎＮベースの半導体層シーケンス１１と、特にサファイアからなる成長基板１４０とを有するピクセル化された半導体チップ１である。
半導体チップ１は、実装側面１８と、実装側面１８に対向する放射線出射面１４または放射線入射面１４との間に半導体層シーケンス１１を有する。半導体層シーケンス１１は第１の半導体層１６および第２の半導体層１７を含み、第１の半導体層１６は例えば、ｐ型層であり、第２の半導体層１７は例えば、ｎ型層であり、またはその逆である。活性層１２は、例えばｐ－ｎ接合の形態で、第１の半導体層１６と第２の半導体層１７との間に配置される。
特に、半導体チップ１または半導体層シーケンス１１は、複数の活性領域１０、特にピクセル１０の形態を有する。半導体チップ１は、少なくとも１０個、５０個、１００個、２００個、または１０００個のそのようなピクセルを含むことができる。ピクセル１０の横方向寸法は例えば、３μｍ以上３００μｍ以下、例えば、３０μｍ以上３００μｍ以下である。例えば、半導体チップ１の放射出射面１４は、１ｍｍ２以上５０ｍｍ２以下の間の面積を有する。半導体チップ１は、例えばフルＨＤアプリケーションにおいて、高解像度ディスプレイを形成することが可能である。この場合、ピクセル１０は、例えば１μｍから５μｍを含む１μｍ以上１０μｍ以下の横方向寸法を有することもできる。また、半導体チップ１が、ヘッドライト部品、特に車両用のピクセル化された光源として形成されることも可能である。また、照明部品の外部や内部における半導体チップ１の用途も考えられる。
活性領域１０の各々は、第１の半導体層１６、第２の半導体層１７、および活性層１２のサブ領域を有する。横方向において、分離領域１０Ｔは、隣接する活性領域１０の間に位置する。分離領域１０Ｔは、半導体層シーケンス１１の一部であってもよい。半導体層１６および／または１７の低い横方向導電率のために、活性領域１０は、基本的に互いに独立して活性化することができる。図１Ａとは異なり、分離領域１０Ｔを分離トレンチとして形成することが可能である。分離トレンチは、半導体層シーケンス１１の開口（ｏｐｅｎｉｎｇ）の形態であってもよい。分離トレンチは、電気絶縁材料で充填されることが考えられる。
半導体チップ１の第１のコンタクト部材１３および第２のコンタクト部材１５は、各活性領域１０に関連している。コンタクト部材１３および１５は特に、少なくとも所定の場所において、実装側面１８上で自由にアクセス可能である。第１のコンタクト部材１３は、第１の半導体層１６と電気的に接触するように構成されている。半導体チップ１は、横方向に互いに空間的に離間された複数のそのような第１のコンタクト部材１３を有することができる。特に、第１のコンタクト部材１３は、上面視において、分離領域１０Ｔによって互いに離間されている。特に、第１のコンタクト部材１３の横方向の広がりは、活性領域１０の横方向の寸法を決定する。各活性領域１０は、それに固有に関連付けられた第１のコンタクト部材１３を有することができる。すなわち、各活性領域１０は、それと一意に関連付けられた第１のコンタクト部材１３を有することができ、その逆も同様である。
第２のコンタクト部材１５は、第１の半導体層１６と電気的に接触するように構成されている。第２のコンタクト部材１５は、特に放射線反射性であるように形成された接続層１１Ｈを有することができる。接続層１１Ｈは、実装側面１８上で完全にまたは少なくとも部分的に自由にアクセス可能であることができる。また、第２のコンタクト部材１５は、接続層１１Ｈに導電的に接続される少なくとも１つの貫通コンタクト１１Ｄを有する。貫通コンタクト１１Ｄは特に、第１のコンタクト部材１３、第１の半導体層１６、および活性層１２の全体にわたって垂直方向に沿って第２の半導体層１７内に延びている。
図１Ａによれば、半導体チップ１は、そのような貫通コンタクト１１Ｄを複数有し、ここで、各活性領域１０は、１つの貫通コンタクト１１Ｄまたは複数の貫通コンタクト１１Ｄに割り当てられてもよい。接続層１１Ｈが隣接して形成されていること、およびすべての貫通コンタクト１１Ｄが接続層１１Ｈに導電的に接続されていることが可能である。また、接続層１１Ｈが、各々が正確に１つの貫通コンタクト１１Ｄまたは複数の貫通コンタクト１１Ｄに導電的に接続された、複数の横方向に離間したサブ層を有することも可能である。
半導体チップ１は、絶縁構造１１Ｉを有する。絶縁構造１１Ｉの手段により、第１のコンタクト部材１３は第２のコンタクト部材１５から電気的に絶縁される。異なる第１のコンタクト部材１３は、絶縁構造１１Ｉによって互いに電気的に絶縁されていてもよい。横方向において、貫通コンタクト１１Ｄは、絶縁構造１１Ｉによって囲まれてもよい。好ましくは、絶縁構造１１Ｉ、第１のコンタクト部材１３および第２のコンタクト部材１５または複数の第２のコンタクト部材１５のみが、実装側面１８と半導体層シーケンス１１との間に垂直方向に位置している。図１Ａから逸れて、絶縁構造１１Ｉが、実装側面１８上の第２のコンタクト部材１５を少なくとも部分的に覆う絶縁層１９を備えることができる（図３Ａ）。
図１Ａは、接続部材２が半導体チップ１の実装側面１８に、特に構造化された金属層の形態で、どのように適用され得るかを示す。接続部材２は、接続層２２、貫通ビア２３および絶縁領域２４によって形成される。接続部材２は頂部側面２０および頂部側面２０に対向する底部側面２１を有し、頂部側面２０および底部側面２１は、接続層２２および貫通ビア２３の表面によって形成される。接続層２２および貫通ビア２３は、少なくとも部分的にまたは排他的にはんだ材料で形成されてもよい。絶縁領域２４は、特に空の空間である。
接続部材２は、貫通ビア２３および接続層２２が配置される補助キャリア２９を有してもよい。補助キャリア２９は、接着面などの接着促進面を有してもよい。接続部材２に半導体チップ１を搭載した後、続いて補助キャリア２９を取り外してもよいし、底部側面２１を露出させる。接続部材２は、例えば半導体チップ１が接続部材２に搭載される前に取り外される、このような補助キャリアを頂部側面２０に有することも考えられる。
代替的に、接続部材２は、例えばパターニングされたマスクおよび／または電気メッキプロセスを使用することによって、半導体チップ１上またはキャリア３上に直接形成されることが考えられる。また、接続部材２は２つの類似の別個のサブ領域を含み、各サブ領域は、図１Ａに示す接続部材２と同じ構造を有することができ、半導体チップ１またはキャリア３に取り付けられることも考えられる。このような場合、補助キャリア２９は省略されてもよい。
したがって、半導体チップ１、接続部材２、およびキャリア３が提供され、接続部材２は、半導体チップ１および／またはキャリア３が提供されるときにそれに既に取り付けられている。これにより、半導体チップ１とキャリア３とは、依然として分離されている。接続部材２または接続部材２のサブ領域を再溶融した後にのみ、半導体チップ１とキャリア３との間の機械的および電気的接続が行われる。接続部材２がどのように設けられるか、すなわち、半導体チップ１の一部として、キャリア３の一部として、または半導体チップ１の一部としておよびキャリア３の一部としての両方に応じて、断面図において、再溶融行Ｕまたは再溶融平面Ｕは、接続部材２の頂部側面２０のすぐに、または底部側面２１のすぐに、または接続部材２の頂部側面２０と底部側面２１との間の垂直方向に配置される（図２Ａ）。
断面図において、再溶融行Ｕおよび再溶融平面Ｕは、それぞれ接続部材２の再溶融時である接続行Ｕおよび接続平面Ｕである。顕微鏡的には、特に製造公差のために、部品１００が、内側の丸みを帯びたクラックまたは丸みを帯びた段差、または方法において典型的な他のトレースを有するということによって、接続線Ｕおよび接続平面Ｕは、場合により、完成した部品１００において認識することができる。丸みを帯びたクラックまたは段差は特に、はんだ付けプロセスの結果であり、ここで、貫通ビア２３および接続層２２は、一時的に液体状態にある。絶縁領域２４において、貫通ビア２３および接続層２２は、特に連続的に形成された側面を有することができる。特に、側面は水平輪郭を有していない。むしろ、側面は、所定の場所において凹曲率および／または凸曲率を有し得る。例えば、再溶融行Ｕまたは再溶融平面Ｕの位置および方法において典型的なトレースは例えば、絶縁領域２４における小さなオフセットに基づいて、イオン微細ビームシステムを用いて決定することができる。
キャリア３は、複数のスイッチ３０と複数のコンタクト部材３３、３５とを有する活性マトリクス素子として形成されてもよい。コンタクト部材３３および３５は、少なくとも領域において、キャリア３の表面上で自由にアクセス可能であってもよい。例えば、キャリア３は、Ｔｉ／Ｐｔ／Ａｕ層で所定の場所をコーティングされる。各スイッチ３０は、キャリア３の第１のコンタクト部材３３を介して、貫通ビア２３の１つと活性領域１０とに一意に接続されてもよい。スイッチ３０は例えば、トランジスタである。活性領域１０の各々は、スイッチ３０を介して個別に独立して活性化することができる。
図１Ｂおよび図１Ｃでは、異なるダイアグラムを使用して、部品１００を製造する方法の異なる実施形態を概略的に示す。接続部材２は、半導体チップ１とキャリア３との間に固定されている。
図１Ｂおよび図１Ｃは、時間ｔの関数としての圧力ｐおよび温度Ｔに関する図を示す。初期加熱相および例えばギ酸による洗浄相Ｃの後、充填相Ｆが行われる。これらの相の間、加熱チャンバ内の温度または接続部材２の温度は、特に接続部材２の材料の溶融温度または固相線温度によって示される臨界温度Ｔｃまで基本的に単調に上昇する。加熱チャンバの接続部材２への効率的な熱結合のために、加熱相、洗浄相および／または充填相は、ガス圧Ｐ１で行われる。図１Ｂおよび図１Ｃに示されるように、ガス圧は、特に相間で、例えば、ガス媒体が加熱チャンバからポンプで送り出されるか、または加熱チャンバに供給されるときに、短時間低下させることができる。個々の部品、すなわち半導体チップ１、接続部材２、およびキャリア３の熱結合は、加熱チャンバ内に存在するガス圧、特にキャリアガスによって保証される。再溶融の間に、例えばＮ２、ＳＦ６、Ｃ５Ｆ１０Ｏまたは同等の代替品を用いて、ヒーティングチャンバを、断熱ガスでフラッディングすることができる。再溶融の前または後に、加熱チャンバ内のガスをポンプで排出することができる。必要であれば、ガスを再回収し、後続のプロセス工程に再使用することができる。
絶縁領域２４を気密封止する前に、まず接続部材２をキャリア３および／または半導体チップ１に一時的に接続することが考えられる。摩擦溶接プロセス、特に超音波摩擦溶接プロセスを、この目的のために適用することができる。絶縁領域２４をガス媒体で満たした後、絶縁領域２４は例えば、はんだ付けプロセスの手段によって気密封止することができる。
図１Ｂおよび図１Ｃに示される実施形態は、主に最終加熱相、特に絶縁領域２４に捕捉されるべきガス媒体の存在において異なる。ガス媒体の構成は、特に充填相Ｆにおいて決定される。充填相Ｆの間、加熱チャンバは、窒素、ＳＦ６および／またはＣ５Ｆ１０Ｏのような断熱ガスで満たされることができる。臨界温度Ｔｃに到達する最終加熱相において、ガス圧ｐは、好ましくは、臨界温度Ｔｃに到達する直前、到達したとき、および到達した直後に、Ｐ１において基本的に一定のままである。次いで、第１のガス圧Ｐ１は、気密封止された絶縁領域２４内で優勢となる。特に、この場合のガス媒体は、窒素と比較してより高い破壊電界強度を有する絶縁ガスを含む。絶縁ガスは、例えば、ＳＦ６またはＣ５Ｆ１０Ｏのようなフッ素化ガスである。
図１Ｂとは対照的に、図１Ｃによるガス圧Ｐ１は、最終加熱相、特に臨界温度Ｔｃに達する直前に、絶縁領域２４に捕捉されるべきガス圧Ｐまで低下する。ここで、絶縁領域２４に閉じ込められたガス媒体は、主にまたは排他的に、ＳＦ６および／またはＣ５Ｆ１０Ｏなどのフッ素化ガスと比較して、より低い破壊電界強度を有するガスを含むことができる。例えば、ガス媒体は窒素充填である。代替的に、ガス媒体は、窒素と比較してより高い破壊電界強度を有する少なくとも１つの絶縁ガスを含むことが可能である。真空断熱材とは異なり、特に、大きな分子は接続部材２の材料、特にはんだ材料をほとんど透過しないので、ここでは漏れによって時間の経過とともに絶縁効果が失われるという大きなリスクはない。
さらに、図１Ｂおよび図１Ｃに示される２つの実施形態を実施するために、例えば、個々の部品を取り付けるために追加の組立装置が必要とされないので、同様の実証された取り付け手順を実質的に維持することができる。
図１Ｄは、接続部材２のセクションの写真のような表現を示す。走査型電子顕微鏡写真の結果は、接続層２２によって横方向に囲まれたはんだ島状の形態の貫通ビア２３をはんだ湖の形態で示している。貫通ビア２３は、分離リングの形態で絶縁領域２４によってすべての側で接続層２２から空間的に離間されている。絶縁領域２４は、例えば、窒素および／または好ましくはＳＦ６またはＣ５Ｆ１０Ｏのようなフッ素化ガスを含むガス媒体で満たされる。
半導体チップ１が接続部材２に永久的に取り付けられた後、成長基板１４０は、例えばレーザリフトオフプロセスを用いて半導体チップ１から取り外すことができる。また、半導体チップ１の放射線入射面または放射線出射面１４上にアウトカップリング構造を形成するために、成長基板１４０を薄くするかまたはパターン化することができる（図２Ａ）。インカップリング構造またはアウトカップリング構造を形成する代替案として、第２の半導体層１７自体をパターン化することができる。
ここで説明する方法は、ウェハレベルで行うことができる。複数の半導体チップ１および／または複数のキャリア３は、最初にウェハの一部であることが可能である。接続部材２が適用された後、ウェハは分離されて、分離された接続部材２および／または分離された接続部材２を含む個々のキャリア３を含む個々の部品１００または個々の半導体チップ１、を形成することができる。半導体チップ１の関連するキャリア３へのボンディングは、いわゆるチップ対ウェハプロセスまたはウェハ対ウェハプロセスとして行うことができる。
図２Ａは、部品１００の例示的な実施形態を断面図で示す。部品１００は、本明細書に記載の方法によって、特に図１Ａに示す方法によって製造することができる。したがって、図１Ａに示す方法に関連して説明した特徴は、図２Ａに示す部品１００にも使用することができ、その逆も同様である。
部品１００は、接続部材２を介してキャリア３に取り付けられた半導体チップ１を含む。特に、接続部材２は、半導体チップ１およびキャリア３の双方に直接接触している。半導体チップ１は、複数の隣接する活性領域１０に横方向に分割されている。各活性領域１０は個々にかつ互いに独立して活性化することができ、その結果、半導体チップ１の放射線出射面１４は、特に、ピクセル化されたディスプレイを形成する。ピクセル１０の形態の各活性領域は、ディスプレイのピクセルを形成することができる。活性領域１０は、グループで活性化することが可能である。
特に、半導体チップ１は、接続層または第２のコンタクト部材１５によって形成された共通の電極を有する。共通の電極は、接続層２２を介してキャリア３のコンタクト部材３５に導電的に接続されている。したがって、接続層２２は、貫通ビア２３によって形成されたコンタクトに対するすべての活性領域１０のための共通の嵌合コンタクトを形成する。さらに、半導体チップ１は複数の第１の個々のコンタクト部材１３を含み、その各々は、活性領域１０と電気的に接触するように構成される。コンタクト部材１３はそれぞれ、貫通ビア２３の１つを介して、第１のコンタクト部材３３の１つに、したがって、キャリア３のスイッチ３０の１つに、導電的に接続される。貫通ビア２３は半導体チップ１の第１のコンタクト部材１３と重なり合い、第１のコンタクト部材１３と直接電気的および機械的に接触するように、横方向に配置されている。
図２Ａによれば、半導体層シーケンス１１の第２の半導体層１７の接触は接続層２２を介して行われ、一方、第１の半導体層１６の接触または第１の半導体層１６のサブ領域の接触は貫通ビア２３を介して行われる。
図２Ｂでは、接続部材２の上面図が図２Ａの断面平面ＡＡ’に沿って示されており、一方、図２Ａは図２Ｂの破線平面ＢＢ’に沿った部品１００を通る断面図を示している。ここでは、破線の長方形で示された活性領域１０の各々が、絶縁領域２４および接続層２２によって完全に囲まれた貫通ビア２３と関連していることが分かる。
図３Ａに示す例示的な実施形態は、図２Ａに示す部品１００の例示的な実施形態と実質的に同じである。これとは対照的に、部品１００は、半導体チップ１を接続層２２から電気的に絶縁する絶縁層１９を有する。絶縁層１９は、隣接していてもよい。特に、絶縁層１９は、貫通ビア２３が貫通する複数の開口（ｏｐｅｎｉｎｇ）を有する。絶縁層１９は、貫通ビア２３を半導体チップ１上、特にコンタクト部材１５上、または接続層１５上に適用するための構造化されたマスクとして機能することができ、ここで、貫通ビア２３が形成された後、マスクは半導体チップ１上に残る。
コンタクト部材１５または接続層１５の電気的接触のために、接続部材２は、コンタクト部材１５をキャリア３、特にキャリア３のコンタクト部材３５に電気的に接続する少なくとも１つのさらなる貫通ビア２５を有する。更なる貫通ビア２５はまた、絶縁領域２４によっておよび／または接続層２２によって横方向に完全に取り囲むことができ、ここで、更なる貫通ビア２５は、接続層２２から横方向に離間され、そこから電気的に絶縁される。したがって、接続層２２は、半導体チップ１および／またはキャリア３から電気的に絶縁されていてもよい。
図３Ｂは図３Ａの断面平面ＡＡ’に沿った接続部材２の上面図を示し、一方、図３Ａは、図３Ｂの破線平面ＢＢ’に沿った部品１００を通る断面図を示す。ここで、接続部材２は、複数のさらなる貫通ビア２５を有することが分かる。さらなる貫通ビア２５は、特に接続部材２の縁部に配置されるが、横方向において接続層２２によって完全に取り囲まれてもよい。
図３Ｃに示される例示的な実施形態は、基本的に、図３Ｂに示される部品１００の例示的な実施形態に対応する。図３Ｂでは、さらなる貫通ビア２５の断面積が半円または円セグメントおよび長方形から構成される。対照的に、図３Ｃに示されるさらなる貫通ビア２５は、それぞれ、三角形の断面を有する。貫通ビア２３および他の貫通ビア２５は、円形、正方形または楕円形の断面領域のような他の断面領域を有することもできる。
図３Ｄに示される例示的な実施形態は、接続部材２が接続部材２の範囲の大部分にわたって横方向に沿って延在する単一のさらなる貫通ビア２５を有することを除いて、図３Ｂまたは図３Ｃに示される部品１００の例示的な実施形態と実質的に同じである。
図４Ａに示す例示的な実施形態は、図３Ａに示す部品１００の例示的な実施形態と実質的に同じである。これとは対照的に、接続層２２の開口（ｏｐｅｎｉｎｇ）または開口（ａｐａｔｕｒｅ）には、単一の貫通ビア２３が存在するだけではない。むしろ、各貫通ビア２３に対して、それに隣接して配置されたさらなる貫通ビア２５が存在する。
貫通ビア２３およびさらなる貫通ビア２５は、特に活性領域１０に電気的に接触するための一対の貫通ビアを形成し、接続層２２の共通の開口（ｏｐｅｎｉｎｇ）内に配置される。貫通ビア２３とさらなる貫通ビア２５とは、接続層２２によって互いに分離されておらず、絶縁領域２４によってのみ分離されている。キャリア３上では、各貫通ビア２３および各さらなる貫通ビア２５がそれ自体のスイッチ３０に割り当てられ、その結果、活性領域１０は、貫通ビア２３およびさらなる貫通ビア２５の両方を介して、個別に、および互いに独立して通電され得る。さらなる貫通ビア２５はそれぞれ、半導体チップの第２のコンタクト部材１５のうちの１つに導電性に接続され、したがって、第２のコンタクト部材１５は互いから横方向に空間的に分離され得る。
図４Ｂは上面図であり、接続部材２は図４Ａの断面平面ＡＡ’に沿って示され、一方、図４Ａは図４Ｂの破線平面ＢＢ’に沿った部品１００を通る断面図である。上面図では、図４Ｂに示すように、接続層２２の各開口（ｏｐｅｎｉｎｇ）に、絶縁領域２４によって互いに分離された貫通ビア２３と貫通ビア２５が配置されていることが分かる。
本特許出願はドイツ特許出願第１０ ２０１９ １０３ ７６１．１号の優先権を主張し、その開示内容は参照により本明細書に含まれる。
本発明は、例示的な実施形態を参照してなされる本発明の説明によって、例示的な実施形態に限定されない。むしろ、本発明は、たとえこの特徴またはこの組み合わせ自体が特許請求の範囲または例示的な実施形態において明示的に示されていなくても、特許請求の範囲における特徴の任意の組み合わせを特に含む、任意の新規な特徴および特徴の任意の組み合わせを含む。
１ 半導体チップ
２ 接続部材
３ キャリア／活性マトリクス素子
１０ 活性領域／画像ピクセル／ピクセル
１０Ｔ 分離領域、分離トレンチ
１１ 半導体層シーケンス
１１Ｄ 貫通コンタクト
１１Ｉ 絶縁構造
１１Ｈ 接続層
１２ 活性層
１３ 半導体チップの第１のコンタクト部材
１４ 放射線出射面／放射線出射面積
１５ 半導体チップの第２のコンタクト部材
１６ 第１の半導体層
１７ 第２の半導体層
１８ 半導体チップの実装側面
１９ 絶縁層
２０ 接続部材の頂部側面
２１ 接続部材の底部側面
２２ 接続層
２３ 貫通ビア
２４ 絶縁領域
２５ さらなる貫通ビア
２９ 補助キャリア
３０ スイッチ
３３ キャリアの第１のコンタクト部材
３５ キャリアの第２のコンタクト部材
１００ 光電子部品
１４０ 成長基板
Ｃ 洗浄相
Ｆ 充填相
ｐ 圧力
Ｐ，Ｐ１ ガス圧
Ｕ 再溶融行、接続行、
再溶融平面、接続平面
ｔ 時間
Ｔ 温度
Ｔｃ 臨界温度

Claims (20)

  1. 半導体チップ（１）、接続部材（２）、およびキャリア（３）を提供するステップであって、前記接続部材は、連続した金属接続層（２２）、および絶縁領域（２４）によって前記接続層から横方向に離間された複数の金属の貫通ビア（２３）を備える、提供するステップと、
    前記半導体チップと前記キャリアとの間に機械的および電気的接続を確立するために、前記接続部材を再溶融するステップであって、前記絶縁領域はガス媒体で充填され、気密封止され、前記接続部材の加熱は第１のガス圧（Ｐ１）で行われる、再溶融するステップと、を含み、
    前記絶縁領域の改善された絶縁耐力を得るために、
    前記第１のガス圧は前記絶縁領域を気密封止する前に低下され、その結果、後続の気密封止された絶縁領域において、前記第１のガス圧よりも低く、１ｍｂａｒ未満であるガス圧（Ｐ）が存在する、部品（１００）の製造方法。
  2. 前記接続部材（２）の再溶融は加熱チャンバ内で行われ、前記加熱チャンバの加熱ブロックの前記接続部材への熱結合は、１００ｍｂａｒ以上２０００ｍｂａｒ以下である前記第１のガス圧（Ｐ１）で行われる、請求項１に記載の方法。
  3. 前記第１のガス圧（Ｐ１）は低下され、前記絶縁領域（２４）内の前記ガス圧（Ｐ）は１０ －７ ｍｂａｒ以上１ｍｂａｒ以下である、請求項１または２に記載の方法。
  4. 前記接続部材（２）の加熱にキャリアガスを使用し、前記絶縁領域の気密封止の前に、前記キャリアガスとは異なる絶縁ガスを前記絶縁領域（２４）に供給する、請求項１～３のいずれか一項に記載の方法。
  5. 前記半導体チップ（１）は、前記半導体チップが前記接続部材（２）に接合される前に、前記半導体チップの機械的安定化基板として機能する成長基板（１４０）を有し、前記半導体チップが前記接続部材に取り付けられた後に、薄くされ、パターニングされ、または前記半導体チップから除去される、請求項１～４のいずれか一項に記載の方法。
  6. 半導体チップ（１）、接続部材（２）、およびキャリア（３）を含む部品（１００）であって、
    前記半導体チップは、前記接続部材を介して前記キャリアに機械的および電気的に接続され、
    前記接続部材は、連続する金属接続層（２２）と、前記接続層を介して垂直に延び、絶縁領域（２４）によって前記接続層から横方向に離間した複数の金属の貫通ビア（２３）とを備え、
    前記絶縁領域はガス媒体で満たされ、気密封止され、
    １ｍｂａｒ未満のガス圧（Ｐ）が、気密封止された前記絶縁領域において優勢である、部品（１００）。
  7. 前記半導体チップは複数の活性領域（１０）を含み、
    前記キャリアは、前記活性領域を活性化するために設定される複数のスイッチ（３０）を含み、前記活性領域は、前記貫通ビア（２３）を介して前記スイッチに導電的に接続される、請求項６に記載の部品（１００）。
  8. 前記ガス媒体は、窒素と比較してより高い破壊電界強度を有する絶縁ガスを含む、請求項６または７に記載の部品（１００）。
  9. 前記ガス媒体は、窒素と比較してより高い破壊電界強度を有する絶縁ガスを含まず、前記絶縁領域（２４）内の前記ガス圧（Ｐ）は１０ －７ ｍｂａｒ以上１ｍｂａｒ以下である、請求項６に記載の部品（１００）。
  10. 前記ガス媒体は、前記絶縁領域（２４）におけるｍｏｌ分率が少なくとも６０ｍｏｌ％である窒素を含み、前記絶縁領域における前記ガス圧（Ｐ）は１０ －７ ｍｂａｒ以上１ｍｂａｒ以下である、請求項６に記載の部品（１００）。
  11. 前記絶縁領域（２４）に捕捉された前記ガス媒体は平均破壊電界強度Ｅｍを有し、
    前記接続部材（２）は、最小横方向距離Ｄｍｉｎと、前記接続層（２２）と各前記貫通ビア（２３）との間の平均横方向距離Ｄｍとを有し、
    積Ｄｍｉｎ×Ｅｍは０．５Ｖ以上１０Ｖ以下であり、
    比率Ｄｍ／Ｄｍｉｎは１以上４以下である、請求項６～１０のいずれか一項に記載の部品（１００）。
  12. 前記接続層（２２）および前記貫通ビア（２３）は、１つまたは複数のはんだ材料から形成される、請求項６～１１のいずれか一項に記載の部品（１００）。
  13. 前記接続層（２２）および前記貫通ビア（２３）は、同一の材料組成を有する、請求項６～１２のいずれか一項に記載の部品（１００）。
  14. 前記半導体チップ（１）は複数の個別に活性化可能なピクセル（１０）を含み、
    前記キャリア（３）は前記ピクセルを活性化するように構成された複数のスイッチ（３０）を含み、
    各ピクセル（１０）は、前記貫通ビア（２３）のうちのちょうど１つに、または２つの隣接する貫通ビアの１対に、一意に割り当てられ、
    前記ピクセル（１０）は、前記貫通ビアを介して前記スイッチ（３０）に導電的に接続され、前記半導体チップ（１）の動作中、前記スイッチ（３０）を介して個別にまたはグループで活性化可能に形成される、請求項６～１３のいずれか一項に記載の部品（１００）。
  15. 前記半導体チップ（１）は、放射線を発生または検出するように構成された活性層（１２）を含む半導体層シーケンス（１１）を有し、前記活性層は、前記半導体チップの横方向の範囲全体に沿って連続して形成される、請求項６～１４のいずれか一項に記載の部品（１００）。
  16. 前記半導体チップ（１）は、第１の電荷キャリアタイプの第１の半導体層（１６）と、第２の電荷キャリアタイプの第２の半導体層（１７）と、それらの間に配置され、放射線発生または放射線検出のために構成された活性層（１２）とを有する半導体層シーケンス（１１）を含み、これらの層のうちの少なくとも１つは、分離トレンチによって、複数の横方向に離間したサブ層に細分される、請求項６～１４のいずれか一項に記載の部品（１００）。
  17. 半導体チップ（１）、接続部材（２）、およびキャリア（３）を提供するステップであって、前記接続部材は、連続した金属接続層（２２）、および絶縁領域（２４）によって前記接続層から横方向に離間された複数の金属の貫通ビア（２３）を備える、提供するステップと、
    前記半導体チップと前記キャリアとの間に機械的および電気的接続を確立するために、前記接続部材を再溶融するステップであって、前記絶縁領域はガス媒体で充填され、気密封止され、前記接続部材の加熱は第１のガス圧（Ｐ１）で行われる、再溶融するステップと、を含み、
    前記絶縁領域の改善された絶縁耐力を得るために、
    前記ガス媒体は、窒素と比較してより高い破壊電界強度を有する絶縁ガスを含む、部品（１００）の製造方法。
  18. 半導体チップ（１）、接続部材（２）、およびキャリア（３）を含む部品（１００）であって、
    前記半導体チップは、前記接続部材を介して前記キャリアに機械的および電気的に接続され、
    前記接続部材は、連続する金属接続層（２２）と、前記接続層を介して垂直に延び、絶縁領域（２４）によって前記接続層から横方向に離間した複数の金属の貫通ビア（２３）とを備え、
    前記絶縁領域はガス媒体で満たされ、気密封止され、
    前記ガス媒体は、窒素に比べてより高い破壊電界強度を有する絶縁ガスを含有する、部品（１００）。
  19. 前記ガス媒体はガス混合物であり、前記絶縁ガスは３０ｍｏｌ％以上９９ｍｏｌ％以下のｍｏｌ分率を有する、請求項１８に記載の部品（１００）。
  20. 前記絶縁ガスは、ＳＦ ６ と異なるフッ素化ガスである、請求項１８に記載の部品（１００）。
JP2021547284A 2019-02-14 2020-01-10 部品の製造方法および部品 Active JP7308962B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019103761.1 2019-02-14
DE102019103761.1A DE102019103761A1 (de) 2019-02-14 2019-02-14 Verfahren zur herstellung eines bauelements und bauelement
PCT/EP2020/050582 WO2020164826A1 (de) 2019-02-14 2020-01-10 Verfahren zur herstellung eines bauelements und bauelement

Publications (2)

Publication Number Publication Date
JP2022520421A JP2022520421A (ja) 2022-03-30
JP7308962B2 true JP7308962B2 (ja) 2023-07-14

Family

ID=69172786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021547284A Active JP7308962B2 (ja) 2019-02-14 2020-01-10 部品の製造方法および部品

Country Status (4)

Country Link
US (1) US12068304B2 (ja)
JP (1) JP7308962B2 (ja)
DE (1) DE102019103761A1 (ja)
WO (1) WO2020164826A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015501085A (ja) 2011-12-22 2015-01-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 表示装置および表示装置の製造方法
JP2015056380A (ja) 2013-09-13 2015-03-23 株式会社豊田自動織機 電流遮断装置及びそれを用いた蓄電装置
JP2018516460A (ja) 2015-05-29 2018-06-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430544A (ja) * 1990-05-28 1992-02-03 Hitachi Ltd 半導体集積回路装置
JPH0583832A (ja) * 1991-09-20 1993-04-02 Mitsubishi Electric Corp ガス絶縁電気装置
JPH06112403A (ja) * 1992-09-30 1994-04-22 Ngk Insulators Ltd 半導体装置
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP2006116564A (ja) * 2004-10-20 2006-05-11 Toyota Motor Corp 接合構造材およびその製造方法
US20070205253A1 (en) 2006-03-06 2007-09-06 Infineon Technologies Ag Method for diffusion soldering
JP5083832B2 (ja) 2006-03-24 2012-11-28 学校法人日本大学 Ｅｓ細胞を用いた肝細胞調製法
DE102007025992A1 (de) 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages
US8647920B2 (en) * 2010-07-16 2014-02-11 Imec Vzw Method for forming 3D-interconnect structures with airgaps
KR101767654B1 (ko) * 2011-05-19 2017-08-14 삼성전자주식회사 에어 갭 절연 구조를 갖는 관통전극을 구비한 반도체 소자 및 그 제조방법
DE102015100686A1 (de) 2015-01-19 2016-07-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
DE102016100351B4 (de) 2016-01-11 2023-07-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement, Leuchtvorrichtung und Autoscheinwerfer
DE102017117540A1 (de) * 2017-08-02 2019-02-07 Osram Opto Semiconductors Gmbh Lichtemittierender Halbleiterchip und Anzeigevorrichtung
DE102017117504A1 (de) 2017-08-02 2019-02-07 Osram Opto Semiconductors Gmbh Lichtemittierender Halbleiterchip und optoelektronisches Bauteil

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015501085A (ja) 2011-12-22 2015-01-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 表示装置および表示装置の製造方法
JP2015056380A (ja) 2013-09-13 2015-03-23 株式会社豊田自動織機 電流遮断装置及びそれを用いた蓄電装置
JP2018516460A (ja) 2015-05-29 2018-06-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法

Also Published As

Publication number Publication date
DE102019103761A1 (de) 2020-08-20
WO2020164826A1 (de) 2020-08-20
US12068304B2 (en) 2024-08-20
JP2022520421A (ja) 2022-03-30
US20220077067A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
US10475778B2 (en) Optoelectronic component and method for producing an optoelectronic component
EP2206165B1 (en) Robust light emitting diode structure with removed substrate and added optical element, method of manufacturing the same
US8384118B2 (en) LED assembly having maximum metal support for laser lift-off of growth substrate
US9054016B2 (en) Radiation-emitting semiconductor chip
US9899578B2 (en) Process for preparing a semiconductor structure for mounting
KR20200078525A (ko) 복수의 다이오드를 구비하는 광전자 장치의 제조 방법
JP2017069582A (ja) コンプライアントなボンディング構造を使用して半導体装置をボンディングする方法
JP2014509791A (ja) オプトエレクトロニクス半導体チップ
US7663155B2 (en) Luminescent diode chip that is flip-chip mounted on a carrier, and method for production thereof
EP2438625A2 (en) Method of forming a dielectric layer on a semiconductor light emitting device
JP6689185B2 (ja) コンタクトが凹凸面上に形成された半導体発光デバイス、及びその製造方法
US9806225B2 (en) Method of producing an optoelectronic semiconductor chip and an optoelectronic semiconductor chip
JP7308962B2 (ja) 部品の製造方法および部品
JP2007096090A (ja) 半導体発光素子及び半導体発光素子の製造方法
US11107944B2 (en) Method of manufacturing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
KR20220152284A (ko) 금속 그리드를 포함하는 레이저 리프트-오프 처리 시스템
US20220376133A1 (en) Method for Producing an Optoelectronic Semiconductor Component and Optoelectronic Semiconductor Component
WO2024193934A1 (en) Method for producing optoelectronic semiconductor chips and optoelectronic semiconductor chip

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230704

R150 Certificate of patent or registration of utility model

Ref document number: 7308962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150