JP7300618B2 - 撮像装置 - Google Patents

Description

本発明は、固体撮像素子を用いた撮像装置に関する。

従来、固体撮像素子を用いた撮像装置が、医療や放射線計測等の種々の分野で用いられている。最近では、目標領域に光を投射し、その反射光の有無に基づいて、目標領域における物体の有無を検出する物体検出装置にも、撮像装置が用いられている。この場合、目標領域に対する光の投射タイミングと反射光の受光タイミングとの時間差に基づいて、物体までの距離が測定される。固体撮像素子の画素ごとに、反射光の有無が検出され、物体までの距離が測定される。測定された距離を各画素位置にマッピングすることにより、目標領域に対する距離画像を生成できる。

微弱な光の検出が必要な機器では、アバランシェフォトダイオード（以下、「ＡＰＤ」という）がアレイ状に配置された固体撮像素子が用いられ得る。たとえば、上記物体検出装置では、反射光の強度が物体までの距離の２乗に反比例するため、測距範囲が長くなると、固体撮像素子で受光される反射光の強度は、かなり減衰する。このような場合に、ＡＰＤがアレイ状に配置された固体撮像素子が用いられると有利である。ＡＰＤは、フォトンの衝突により発生する電子（電荷）をアバランシェ増倍により増幅させる。これにより、微弱な光を検出可能である。この種の固体撮像素子では、画素セルごとに、ＡＰＤと、その処理回路が配置されている。

以下の特許文献１には、画素セルごとに、ＡＰＤとその処理回路が配置された固体撮像素子が記載されている。この処理回路では、露光によりフォトンがＡＰＤに入射すると、アバランシェ増倍により増幅された電荷が、ＡＰＤのカソードに集電される。ＡＰＤのカソードに集電された電荷は、転送トランジスタを介してフローティングディフュージョン部に分配される。その後、電荷は、カウントトランジスタを介してメモリ部（キャパシタ）に再分配される。こうして、各シーケンスにおいてＡＰＤにフォトンが入射するごとに、メモリ部に電荷が積算される。そして、所定回数のシーケンスが行われた後、メモリ部に積算された電荷が電圧に変換されて、垂直信号線に出力される。

特許文献１の構成では、アバランシェ増倍による飽和電荷量を超えて電荷がＡＰＤのカソードに蓄電されることが起こり得る。このような過剰な電荷の蓄積を防ぐために、特許文献１の構成では、ＡＰＤのカソードとリセットドレイン電源との間に介在するリセットトランジスタのポテンシャル障壁が、転送トランジスタのポテンシャル障壁よりも低く設定されている。これにより、露光の際に過剰な電荷がＡＰＤのカソードに生じた場合に、電荷の過剰分がリセットドレイン電源へと導かれる。この動作により、ＡＰＤのカソードに蓄電される電荷量が略一定に維持される。

国際公開第２０１８／２１６４００号

しかしながら、上記のように、ＡＰＤにおいて過剰に生じた電荷をリセットドレインへと導く構成においても、ＡＰＤのカソードからフローティングディフュージョン部に分配された電荷は、必ずしも一定量になるとは限らない。たとえば、ＡＰＤのカソードからフローティングディフュージョン部に電荷が分配される間に、さらにアバランシェ増倍により電荷が増加すると、分配後にフローティングディフュージョン部に蓄電される電荷量にばらつきが生じ得る。このばらつきは、たとえば、各画素セルからの信号に基づいて距離画像を生成する場合に、ばらつき（測距誤差）となり得る。

かかる課題に鑑み、本発明は、フローティングディフュージョン部に蓄電される電荷量のばらつきを低減することが可能な撮像装置を提供することを目的とする。

本発明の主たる態様に係る撮像装置は、複数の画素セルが行列状に配置された固体撮像素子と、前記固体撮像素子を制御する制御部と、を備える。ここで、前記画素セルは、アバランシェフォトダイオードと、電荷を蓄積するフローティングディフュージョン部と、前記アバランシェフォトダイオードのカソードと前記フローティングディフュージョン部とを接続する転送トランジスタと、前記フローティングディフュージョン部に蓄電された電荷をリセットするためのリセットトランジスタと、を備える。また、前記制御部は、前記リセットトランジスタを制御して、前記アバランシェフォトダイオードのカソードから前記転送トランジスタを介して前記フローティングディフュージョン部に蓄電される電荷のうち所定の電荷量を超える電荷を排出させる。以下、これを「摺り切る」と記載する。

本態様に係る撮像装置によれば、リセットトランジスタが制御されることにより、アバランシェフォトダイオードのカソードから転送トランジスタを介してフローティングディフュージョン部に蓄電される電荷のうち所定の電荷量を超える電荷が排出される。よって、フローティングディフュージョン部に蓄積される電荷量のばらつきを低減することができる。

以上のとおり、本発明によれば、フローティングディフュージョン部に蓄電される電荷量のばらつきを低減することが可能な撮像装置を提供することができる。

本発明の効果ないし意義は、以下に示す実施の形態の説明により更に明らかとなろう。ただし、以下に示す実施の形態は、あくまでも、本発明を実施化する際の一つの例示であって、本発明は、以下の実施の形態に記載されたものに何ら制限されるものではない。

図１は、実施形態１に係る、距離測定装置の構成を示す図である。 図２は、実施形態１に係る、画素セルの構成を示す図である。 図３（ａ）～（ｄ）は、それぞれ、実施形態１に係る、画素セルの動作シーケンスを説明する図である。 図４（ａ）は、実施形態１に係る、画素セルの動作シーケンスを説明する図である。図４（ｂ）は、実施形態１に係る、フローティングディフュージョン部に蓄積される電荷量を所定レベルに調整するための摺り切りレベルの他の設定方法を説明する図である。図４（ｃ）は、実施形態１に係る、画素セルの動作シーケンスを実行するためのフローチャートである。 図５（ａ）、（ｂ）は、それぞれ、実施形態１の変更例１に係る、画素セルの動作シーケンスを説明する図である。図５（ｃ）は、実施形態１の変更例１に係る、画素セルの動作シーケンスを実行するためのフローチャートである。 図６（ａ）、（ｂ）は、それぞれ、実施形態１の変更例２に係る、画素セルの動作シーケンスを説明する図である。図６（ｃ）は、実施形態１の変更例２に係る、画素セルの動作シーケンスを実行するためのフローチャートである。 図７は、実施形態２に係る、画素セルの構成を示す図である。 図８（ａ）～（ｄ）は、それぞれ、実施形態２に係る、画素セルの動作シーケンスを説明する図である。 図９（ａ）～（ｄ）は、それぞれ、実施形態２に係る、画素セルの動作シーケンスを説明する図である。 図１０（ａ）は、実施形態２に係る、画素セルの動作シーケンスを実行するためのフローチャートである。図１０（ｂ）は、実施形態２に係る、フォトンのカウント数と、メモリ部に蓄積された電荷を電圧に変換した場合の出力電圧との関係を実験により検証した検証結果を示すグラフである。 図１１（ａ）は、実施形態３に係る、距離測定装置の構成を示す図である。図１１（ｂ）は、実施形態３に係る、摺り切りレベルを再設定するための処理を示すフローチャートである。

ただし、図面はもっぱら説明のためのものであって、この発明の範囲を限定するものではない。

以下、本発明の実施形態について、図を参照して説明する。本実施形態では、撮像装置が、物体までの距離を測定するための距離測定装置に搭載される場合の構成例が示されている。

＜実施形態１＞
図１は、実施形態１に係る、距離測定装置１の構成を示す図である。

距離測定装置１は、投光装置１０と、撮像装置２０とを備える。投光装置１０は、目標領域に光を投射する。撮像装置２０は、投光装置１０から出射された光が目標領域中の物体で反射された反射光を受光する。

投光装置１０は、光源１１と、投射光学系１２と、発光制御部１３とを備える。光源１１は、レーザ光源やＬＥＤ（Light Emitting Diode）等により構成され、所定波長の光を出射する。投射光学系１２は、光源１１から出射された光を所定の広がり角で目標領域に投射する。投射光学系１２は、単一または複数のレンズで構成される。投射光学系１２が、凹面ミラー等を含んでいてもよい。発光制御部１３は、信号処理部２５からの制御により、光源１１をパルス発光させる。

撮像装置２０は、受光光学系２１と、フィルタ２２と、固体撮像素子２３と、撮像制御部２４と、信号処理部２５と、を備える。受光光学系２１は、投光装置１０から出射された光が目標領域中の物体で反射された反射光を、固体撮像素子２３の受光面に結像させる。受光光学系２１は、単一または複数のレンズで構成される。受光光学系２１が、凹面ミラー等を含んでいてもよい。フィルタ２２は、光源１１から出射された光を透過し、その他の波長の光を除去する。

固体撮像素子２３は、複数の画素セルが行列状に配置された構成である。すなわち、複数の画素セルが、行方向および列方向に、それぞれ直線状に隣接して並ぶように、固体撮像素子２３に配置されている。固体撮像素子２３には、画素セルごとに、ＡＰＤと、その処理回路が実装されている。

撮像制御部２４は、信号処理部２５からの制御により、各画素セルを駆動する。信号処理部２５は、発光制御部１３および撮像制御部２４を制御して、目標領域に存在する物体までの距離を測定する。すなわち、信号処理部２５は、発光制御部１３を介して光源１１をパルス発光させ、このパルス発光に基づく反射光を、撮像制御部２４を介して、固体撮像素子２３に受光させる。そして、信号処理部２５は、パルス発光のタイミングと各画素セルにおける反射光の受光タイミングとの時間差に基づいて、各画素セルに対応する目標領域上の位置に存在する物体までの距離を測定する。

なお、図１の構成では、信号処理部２５が撮像装置２０側に含まれているが、信号処理部２５が投光装置１０側に含まれていてもよく、あるいは、信号処理部２５が、投光装置１０および撮像装置２０とは別の装置に含まれていてもよい。

図１の構成において、固体撮像素子２３は、画素セルごとに反射光の検出信号を撮像制御部２４に出力する。各画素セルは、反射光を受光した場合に、アバランシェ増倍に基づく電圧レベルの検出信号を撮像制御部２４に出力する。各画素セルに入射する反射光の光量は、物体までの距離の２乗に反比例して減衰する。また、各画素セルに入射する反射光の光量は、物体の反射率によっても変化する。各画素セルは、このように反射光の光量が変化しても、アバランシェ増倍による所定電圧レベルの検出信号を撮像制御部２４に出力する。

具体的には、各画素セルに配置されたＡＰＤにフォトンが入射すると、ＡＰＤは、フォトンの衝突により発生する電子（電荷）をアバランシェ増倍により飽和電荷量まで増幅させる。各セルは、飽和電荷量を電圧に変換し、変換した電圧を検出信号として出力する。これにより、各セルから出力される検出信号は、飽和電荷量に応じた電圧に揃うことなる。こうして、各画素セルは、受光した反射光の光量に拘わらず、一定電圧レベルの検出信号を撮像制御部２４に出力する。

しかしながら、各画素セルでは、種々の要因により、アバランシェ増倍による通常の飽和電荷量とは異なる電荷が生じることが起こり得る。このため、各画素セルから出力される検出信号は、飽和電荷量に応じた電圧に対してばらつきが生じ得る。このように、画素セルごとに検出信号がばらつくと、撮像制御部２４以降の回路部の処理が不安定になることが起こり得る。各画素セルの検出信号は、なるべくばらつきが抑制されることが好ましい。

そこで、本実施形態１では、各画素セルの検出信号のばらつきを抑制するための構成が用いられる。以下、この構成について説明する。

まず、図２を参照して、画素セル１００の構成を説明する。

画素セル１００は、ＡＰＤ１０１と、ＡＰＤリセットトランジスタ１０２と、転送トランジスタ１０３と、ＦＤリセットトランジスタ１０４と、増幅トランジスタ１０５と、選択トランジスタ１０６とを備える。

ＡＰＤ１０１は、フォトンの衝突により発生する電子（電荷）をアバランシェ増倍により飽和電荷量まで増幅させるアバランシェフォトダイオードである。ＡＰＤ１０１は、ガイガー増幅モードで使用される。ＡＰＤ１０１のアノードには、ガイガー増幅モードに応じた逆バイアス電圧ＶＳＵＢ（たとえば２５Ｖ）が印加される。ＡＰＤ１０１にフォトンが入射すると、ＡＰＤ１０１のカソードに電子（電荷）が蓄積される。

ＡＰＤリセットトランジスタ１０２は、ＡＰＤ１０１のカソードに蓄積された電荷をリセットするためのトランジスタである。ＡＰＤリセットトランジスタ１０２のゲートにリセット信号ＯＶＦを印加することにより、ＡＰＤ１０１のカソードに蓄積された電荷が、ＡＰＤリセットトランジスタ１０２を介して、リセットドレイン電源ＰＩＸＲＳＤに排出される。これにより、ＡＰＤ１０１のカソードに蓄積された電荷がリセットされる。

転送トランジスタ１０３は、ＡＰＤ１０１のカソードに蓄積された電荷をフローティングディフュージョン部１１０に転送するためのトランジスタである。転送トランジスタ１０３のゲートに転送信号ＴＲＮを印加することにより、ＡＰＤ１０１のカソードに蓄積された電荷が、転送トランジスタ１０３を介して、フローティングディフュージョン部１１０に転送される。

ＦＤリセットトランジスタ１０４は、フローティングディフュージョン部１１０に蓄積された電荷をリセットするためのトランジスタである。ＦＤリセットトランジスタ１０４のゲートにリセット信号ＲＳＴを印加することにより、フローティングディフュージョン部１１０に蓄積された電荷が、ＦＤリセットトランジスタ１０４を介して、リセットドレイン電源ＲＳＤに排出される。これにより、フローティングディフュージョン部１１０に蓄積された電荷がリセットされる。

増幅トランジスタ１０５は、ドレインに印加される一定電圧ＶＤＤに基づいて、フローティングディフュージョン部１１０に蓄積された電荷の電荷量を電圧に変換するためのトランジスタである。選択トランジスタ１０６は、増幅トランジスタ１０５により変換された電圧を、垂直信号線Ｖｓｉｇに出力するためのトランジスタである。選択トランジスタ１０６のゲートに選択信号ＳＥＬを印加することにより、増幅トランジスタ１０５により変換された電圧が、垂直信号線Ｖｓｉｇに出力される。垂直信号線Ｖｓｉｇに出力された電圧は、当該画素セル１００の検出信号として、図１の撮像制御部２４に出力される。

本実施形態１では、フローティングディフュージョン部１１０の容量が、ＡＰＤ１０１のカソードの電荷蓄積領域の容量の半分程度に設定される。但し、フローティングディフュージョン部１１０の容量の設定方法は、これに限られるものではなく、種々の設定方法が適用され得る。

図３（ａ）～（ｄ）は、画素セル１００の動作シーケンスを説明する図である。

図３（ａ）～（ｄ）には、図２のリセットドレイン電源ＰＩＸＲＳＤから、ＡＰＤリセットトランジスタ１０２、転送トランジスタ１０３、フローティングディフュージョン部１１０およびＦＤリセットトランジスタ１０４を介して、リセットドレイン電源ＲＳＤへと続く回路部分のポテンシャル図が示されている。縦軸は、矢印の方向が低電位の方向である。

図３（ａ）～（ｄ）において、“ＰＩＸＲＳＤ”は、リセットドレイン電源ＰＩＸＲＳＤの電位を示し、“ＡＰＤ”は、ＡＰＤ１０１のカソードの電位を示し、“ＦＤ”は、フローティングディフュージョン部１１０の電位を示し、“ＲＳＤ”は、リセットドレイン電源ＲＳＤの電位を示している。また、“ＯＶＦ”は、ＡＰＤリセットトランジスタ１０２の電位を示し、“ＴＲＮ”は、転送トランジスタ１０３の電位を示し、“ＲＳＴ”は、ＦＤリセットトランジスタ１０４の電位を示している。

図３（ａ）の初期状態は、ＡＰＤ１０１のカソードとフローティングディフュージョン部１１０がリセットされた後の状態を示している。初期状態では、ＰＩＸＲＳＤおよびＲＳＤが電位Ｖｒｓｄに設定される。

また、この初期状態において、撮像制御部２４は、ＡＰＤリセットトランジスタ１０２を低電圧で駆動し、これにより、ＯＶＦにポテンシャル障壁を生じさせる。さらに、撮像制御部２４は、転送トランジスタ１０３およびＦＤリセットトランジスタ１０４をオフに設定し、これにより、ＴＲＮとＲＳＴに電位０Ｖの高さのポテンシャル障壁を生じさせる。

この状態から、撮像制御部２４は、光源１１のパルス発光に応じて、所定時間、各画素セル１００に対する露光を行う。これにより、ＡＰＤ１０１に反射光が入射すると、ＡＰＤ１０１のカソードに電荷（電子）が蓄積され、図３（ｂ）に示すように、ＡＰＤの電位が変化する。図３（ｂ）では、電荷の蓄積が、ハッチングで示されている。アバランシェ増倍により通常の飽和電荷量の電荷が生じた場合、ＡＰＤの電位は、電位Ｖｑ（以下、「クエンチング電位Ｖｑ」という）となる。

飽和電荷量には、ＡＰＤ１０１ごとにばらつきが生じ得る。このため、クエンチング電位Ｖｑにも、ＡＰＤ１０１ごとに分散±σの範囲でばらつきが生じ得る。図３（ｂ）には、このばらつきにより、典型的な飽和電荷量に対してやや多い電荷量で電荷が生じた場合が図示されている。また、図３（ｂ）には、典型的なクエンチング電位がＶｑとして示されている。以下、「クエンチング電位Ｖｑ」の記載は、特に言及がない限り、典型的なクエンチング電位を意味する。

ＯＶＦの電位を超える電荷量で電荷が生じた場合、超過分の電荷がＯＶＦのポテンシャル障壁を越えてＰＩＸＲＳＤに移動し、リセットドレイン電源ＰＩＸＲＳＤに排出される。

こうして、ＡＰＤ１０１のカソードに対する電荷の蓄積が終了すると、撮像制御部２４は、転送トランジスタ１０３をオンに設定する。これにより、図３（ｃ）に示すように、ＴＲＮのポテンシャル障壁が降下し、ＡＰＤ１０１のカソードに蓄積された電荷が、転送トランジスタ１０３を介して、フローティングディフュージョン部１１０に分配される。

図３（ｃ）において、電位Ｖｑ’は、図３（ｂ）の蓄積工程において、ＡＰＤ１０１のカソードに通常の飽和電荷量の電荷（クエンチング電位Ｖｑに対応する電荷）が蓄積された場合に、フローティングディフュージョン部１１０に分配される電荷の電位である。以下、この電位Ｖｑ’のことを基準蓄積電位と称する。ここでは、図３（ｂ）の工程において、ＡＰＤ１０１のカソードに典型的な飽和電荷量を超える電荷量で電荷が蓄積されているため、フローティングディフュージョン部１１０に分配される電荷量も、図３（ｃ）に示すように、基準蓄積電位Ｖｑ’をやや超えた電荷量となっている。飽和電荷量のばらつきに応じて、図３（ｃ）の工程で蓄積される電荷量に応じた電圧も、典型的な基準蓄積電位Ｖｑ’に対して分散±σ’の範囲でばらつく。以下、「基準蓄積電位Ｖｑ’」の記載は、特に言及がない限り、典型的なクエンチング電位Ｖｑに対応する基準蓄積電位を意味する。

その後、撮像制御部２４は、転送トランジスタ１０３をオフに切り替え、さらに、ＦＤリセットトランジスタ１０４をハーフオンに設定する。これにより、図３（ｄ）に示すように、ＴＲＮのポテンシャル障壁が上昇し、ＲＳＴのポテンシャル障壁が降下する。

ここで、撮像制御部２４は、ＲＳＴのポテンシャル障壁が基準蓄積電位Ｖｑ’となるように、ＦＤリセットトランジスタ１０４のゲートに印加する電圧を設定する。これにより、図３（ｄ）に示すように、フローティングディフュージョン部１１０に分配された電荷のうち、基準蓄積電位Ｖｑ’を超える部分の電荷が、ＲＳＴのポテンシャル障壁を超えてＲＳＤに移動する。すなわち、基準蓄積電位Ｖｑ’を超える部分の電荷が、ＦＤリセットトランジスタ１０４を介して、リセットドレイン電源ＲＳＤに排出される。これにより、フローティングディフュージョン部１１０に蓄積される電荷が一定量（基準蓄積電位Ｖｑ’に応じた量）に固定される。

その後、撮像制御部２４は、ＦＤリセットトランジスタ１０４をオフに設定する。これにより、ＲＳＴのポテンシャル障壁が上昇し、フローティングディフュージョン部１１０に蓄積される電荷量が所定の電荷量（ここでは、基準蓄積電位Ｖｑ’に対応する電荷量）に確定する。そして、撮像制御部２４は、選択トランジスタ１０６をオンに設定し、フローティングディフュージョン部１１０に蓄積された電荷量に対応する電圧信号を、垂直信号線Ｖｓｉｇに出力する。これにより、画素セル１００における検出信号の出力が完了する。

こうして、検出信号を出力した後、撮像制御部２４は、ＡＰＤ１０１のカソードとフローティングディフュージョン部１１０にそれぞれ蓄積されている電荷をリセットする初期化処理を行う。すなわち、撮像制御部２４は、ＡＰＤリセットトランジスタ１０２とＦＤリセットトランジスタ１０４をオンに設定する。

これにより、図４（ａ）に示すように、ＯＶＦおよびＲＳＴのポテンシャル障壁が降下し、ＡＰＤ１０１のカソードとフローティングディフュージョン部１１０にそれぞれ蓄積されている電荷が、ＡＰＤリセットトランジスタ１０２およびＦＤリセットトランジスタ１０４を介して、リセットドレイン電源ＰＩＸＲＳＤおよびリセットドレイン電源ＲＳＤに排出される。その後、撮像制御部２４は、図３（ａ）～（ｄ）および図４（ａ）の処理を繰り返し実行して、画素セル１００における検出信号の出力を継続する。

なお、図３（ｄ）の摺り切り工程では、ＦＤリセットトランジスタ１０４がハーフオンに設定された場合のポテンシャル障壁の高さが基準蓄積電位Ｖｑ’と同電位に設定されたが、ハーフオン時のポテンシャル障壁の高さは、これに限られるものではない。たとえば、図４（ｂ）に示すように、フローティングディフュージョン部１１０に分配される電荷の電位が基準蓄積電位Ｖｑ’に対してばらつき得る範囲は、分散をσとしたとき、Ｖｑ’±σで表現できる。この分散を含めた最大値、すなわち、基準蓄積電位Ｖｑ’に対して＋σだけ高い電位に、ハーフオン時のポテンシャル障壁の高さが設定されてもよい。

この場合、摺り切り工程後にフローティングディフュージョン部１１０に残る電荷の量は、図３（ｄ）の場合に比べて減少するもの、摺り切り工程後にフローティングディフュージョン部１１０に残る電荷の量をより確実に一定量に固定することができる。この他、ＦＤリセットトランジスタ１０４がハーフオンの場合のポテンシャル障壁の高さが、基準蓄積電位Ｖｑ’にばらつきを加算した電位よりもやや高く設定されてもよく、あるいは、ばらつきの範囲内の他の電位に設定されてもよい。

但し、摺り切り工程後にフローティングディフュージョン部１１０に残る電荷の量をより確実に一定量に固定するためには、ＦＤリセットトランジスタ１０４がハーフオンの場合のポテンシャル障壁の高さを、基準蓄積電位Ｖｑ’以上に設定することが好ましく、基準蓄積電位Ｖｑ’にばらつきを加算した電位以上に設定することがさらに好ましい。

図４（ｃ）は、上記処理を実行するためのフローチャートである。

まず、撮像制御部２４は、画素セル１００に対する初期化を実行する（Ｓ１１）。これにより、各部の電位が図４（ａ）の状態に設定され、ＡＰＤ１０１のカソードおよびフローティングディフュージョン部１１０の電荷がリセットされる。次に、撮像制御部２４は、各部の電位を図３（ａ）の初期状態に設定した後、露光を行って、ＡＰＤ１０１のカソードに電荷を蓄積させる（Ｓ１２）。なお、この工程において反射光がＡＰＤ１０１に入射しない場合は、ＡＰＤ１０１のカソードに電荷が蓄積されない。

その後、撮像制御部２４は、転送トランジスタ１０３をオンに設定する（Ｓ１３）。これにより、図３（ｃ）に示すように、ＡＰＤ１０１のカソードに蓄積された電荷がフローティングディフュージョン部１１０に分配される。そして、撮像制御部２４は、転送トランジスタ１０３をオフに設定し（Ｓ１４）、さらに、ＦＤリセットトランジスタ１０４をハーフオンに設定する（Ｓ１５）。これにより、図３（ｄ）に示すように、余剰な電荷が、フローティングディフュージョン部１１０から、ＡＰＤリセットトランジスタ１０２を介して、リセットドレイン電源ＰＩＸＲＳＤに排出される。

その後、撮像制御部２４は、ＦＤリセットトランジスタ１０４をオフに設定し（Ｓ１６）、さらに、選択トランジスタ１０６をオンに設定する（Ｓ１７）。これにより、フローティングディフュージョン部１１０に蓄積された電荷量に応じた電圧が、検出信号として、垂直信号線Ｖｓｉｇに出力される。こうして、画素セル１００に対する１シーケンスが終了する。

その後、撮像制御部２４は、処理をステップＳ１１に戻して、同様の処理を繰り返す。各シーケンスにおいて反射光がＡＰＤ１０１に入射する場合に、基準蓄積電位Ｖｑ’に対応する電圧が、検出信号として、画素セル１００から撮像制御部２４に出力される。反射光がＡＰＤ１０１に入射しない場合、図３（ｃ）の転送工程において、ＡＰＤ１０１のカソードからフローティングディフュージョン部１１０に電荷が転送されない。この場合、ノイズ等による電荷がＡＰＤ１０１のカソードに蓄積されていても、転送工程において設定された転送トランジスタ１０３のポテンシャル障壁により、この電荷がフローティングディフュージョン部１１０に分配されることが防止される。

撮像制御部２４は、各画素セル１００から順次入力される検出信号を信号処理部２５に送信する。信号処理部２５は、検出信号を受信したタイミングと、光源１１に発光パルスを出射させたタイミングとの時間差に基づいて、各画素セル１００に対応する位置に存在する物体までの距離を測定する。こうして、目標領域に存在する物体までの距離が測定される。

＜実施形態１の効果＞
実施形態１によれば、以下の効果が奏され得る。

図３（ｄ）に示したように、ＦＤリセットトランジスタ１０４が制御されることにより、ＡＰＤ１０１のカソードから転送トランジスタ１０３を介してフローティングディフュージョン部１１０に蓄電される電荷のうち所定の電荷量を超える電荷が排出される。これにより、フローティングディフュージョン部１１０に蓄積される電荷量のばらつきを低減することができる。より詳細には、ランダムノイズや固定パタンノイズをすべて、摺り切り工程におけるリセットトランジスタのポテンシャル障壁のばらつき程度に集約でき、フローティングディフュージョン部１１０に蓄積される電荷量のばらつきを低減できる。

また、図３（ａ）～（ｄ）および図４（ｃ）に示したように、撮像制御部２４は、転送トランジスタ１０３を制御して、ＡＰＤ１０１のカソードに蓄電された電荷をフローティングディフュージョン部１１０に蓄積させる転送制御を行った後、ＦＤリセットトランジスタ１０４を制御して、フローティングディフュージョン部１１０に蓄電された電荷のうち所定の電荷量を超える電荷を排出させる。このように、ＡＰＤ１０１のカソードからフローティングディフュージョン部１１０に分配される電荷を確定させた後、フローティングディフュージョン部１１０から余剰な電荷を排除する制御（摺り切り）を行うことにより、フローティングディフュージョン部１１０に残存する電荷のばらつきを低減することができる。

また、図３（ａ）～（ｄ）に示したように、撮像制御部２４は、ＦＤリセットトランジスタ１０４のポテンシャル障壁を所定の電荷量に対応する高さに設定することにより、フローティングディフュージョン部１１０に蓄電された電荷のうち所定の電荷量を超える電荷を排出させる。

ここで、撮像制御部２４は、基準蓄積電位Ｖｑ’以上の電位に、ＦＤリセットトランジスタ１０４のポテンシャル障壁を設定する。これにより、フローティングディフュージョン部１１０に蓄積される電荷のばらつきを確実に低減することができる。

このとき、撮像制御部２４は、図３（ｄ）に示すように、基準蓄積電位Ｖｑ’にＦＤリセットトランジスタ１０４のポテンシャル障壁の高さを設定する。これにより、摺り切り後にフローティングディフュージョン部１１０に残存する電荷の量を、基準蓄積電位Ｖｑ’に対応する電荷量に確定できる。よって、フローティングディフュージョン部１１０に蓄積される電荷のばらつきを確実に低減することができる。

あるいは、撮像制御部２４は、図４（ｂ）に示すように、基準蓄積電位Ｖｑ’に対してばらつきだけ高い電位に、ＦＤリセットトランジスタ１０４のポテンシャル障壁の高さを設定する。これにより、摺り切り後にフローティングディフュージョン部１１０に残存する電荷の量を、基準蓄積電位Ｖｑ’よりも＋σだけ高い電位に対応する電荷量に確定できる。よって、フローティングディフュージョン部１１０に蓄積される電荷のばらつきをより一層確実に低減することができる。

＜変更例１＞
上記実施形態１では、ＡＰＤ１０１のカソードに蓄積された電荷をフローティングディフュージョン部１１０に分配する転送工程の後、フローティングディフュージョン部１１０に分配された電荷の電荷量を所定量に摺り切る摺り切り工程が行われた。これに対し、変更例１では、ＡＰＤ１０１のカソードに蓄積された電荷をフローティングディフュージョン部１１０に分配する転送工程において、電荷量を所定量に摺り切る摺り切り工程が同時に行われる。

図５（ａ）、（ｂ）は、変更例１における画素セル１００の動作シーケンスを説明する図である。図５（ｃ）は、変更例１の動作シーケンスを実行するためのフローチャートである。

図５（ａ）、（ｂ）は、図４（ａ）、（ｂ）と同様、各部のポテンシャルを示している。変更例１では、図３（ｃ）の転送工程が、図５（ａ）、（ｂ）の工程に置き換えられ、図３（ｄ）の摺り切り工程が省略される。

図５（ｃ）を参照して、撮像制御部２４は、初期化工程（Ｓ２１）と蓄積工程（Ｓ２２）を順次実行する。初期化工程（Ｓ２１）および蓄積工程（Ｓ２２）は、それぞれ、図４（ｃ）のステップＳ１１、Ｓ１２と同様である。これにより、図３（ｂ）と同様、反射光の受光に応じて、ＡＰＤ１０１のカソードに電荷が蓄積される。

次に、撮像制御部２４は、ＦＤリセットトランジスタ１０４をハーフオンに設定する（Ｓ２３）。これにより、図５（ａ）に示すように、ＲＳＴのポテンシャル障壁が基準蓄積電位Ｖｑ’に降下する。図４（ｂ）を参照して説明したように、ＲＳＴのポテンシャル障壁の降下レベルは、基準蓄積電位Ｖｑ’でなくてもよく、基準蓄積電位Ｖｑ’に対してばらつきだけ高い電位等、他の電位であってもよい。

その後、撮像制御部２４は、転送トランジスタ１０３をオン状態に設定する（Ｓ２４）。これにより、ＡＰＤ１０１のカソードに蓄積された電荷がフローティングディフュージョン部１１０に分配される。ここでは、既に、ＲＳＴのポテンシャル障壁が降下しているため、図５（ｂ）に示すように、電荷の分配時に、ＲＳＴのポテンシャル障壁を超える部分の電荷が、ＲＳＤに移動して、リセットドレイン電源ＲＳＤに排出される。

こうして、電荷の転送と摺り切りが同時に行われた後、撮像制御部２４は、まず、転送トランジスタ１０３をオフに設定してＴＲＮのポテンシャル障壁を上昇させ（Ｓ２５）、次に、ＦＤリセットトランジスタ１０４をオフに設定してＲＳＴのポテンシャル障壁を上昇させる（Ｓ２６）。これにより、フローティングディフュージョン部１１０に蓄積される電荷量が、基準蓄積電位Ｖｑ’に対応する電荷量に確定される。

その後、撮像制御部２４は、選択トランジスタ１０６をオンに設定する（Ｓ２７）。これにより、フローティングディフュージョン部１１０に蓄積された電荷量に応じた電圧が、検出信号として、垂直信号線Ｖｓｉｇに出力される。こうして、画素セル１００に対する１シーケンスが終了する。その後、撮像制御部２４は、処理をステップＳ２１に戻して、同様の処理を繰り返す。

変更例１によれば、ＡＰＤ１０１のカソードに蓄電された電荷をフローティングディフュージョン部１１０に蓄積させる転送制御を行う間に、ＦＤリセットトランジスタ１０４を制御して、ＡＰＤ１０１のカソードから転送トランジスタ１０３を介してフローティングディフュージョン部１１０に蓄電される電荷のうち所定の電荷量（たとえば、基準蓄積電位Ｖｑ’に対応する電荷量）を超える電荷が排出される。すなわち、電荷の転送と摺り切りが同時に行われる。このため、上記実施形態１に比べて、画素セル１００に対する制御を簡易化することができる。

なお、図５（ｃ）のフローチャートにおいて、ステップＳ２３とステップＳ２４とが互いに入れ替えられてもよい。これによっても、転送工程において、同時に、フローティングディフュージョン部１１０に蓄積される電荷が所定の電荷量（たとえば、基準蓄積電位Ｖｑ’に対応する電荷量）に摺り切られ得る。

＜変更例２＞
上記実施形態１では、ＡＰＤ１０１のカソードに蓄積された電荷をフローティングディフュージョン部１１０に分配する転送工程の後、フローティングディフュージョン部１１０に分配された電荷の電荷量を所定量に摺り切る摺り切り工程が行われた。これに対し、変更例２では、ＡＰＤ１０１のカソードに電荷を蓄積させる蓄積工程において、フローティングディフュージョン部１１０に対して電荷を分配する分配工程と、フローティングディフュージョン部１１０に蓄積される電荷量を所定量に摺り切る摺り切り工程とが同時に行われる。

図６（ａ）、（ｂ）は、変更例２における画素セル１００の動作シーケンスを説明する図である。図６（ｃ）は、変更例２の動作シーケンスを実行するためのフローチャートである。

図６（ａ）、（ｂ）は、図４（ａ）、（ｂ）と同様、各部のポテンシャルを示している。変更例２では、図３（ｃ）の蓄積工程が、図６（ａ）、（ｂ）の工程に置き換えられ、図３（ｃ）、（ｄ）の転送工程および摺り切り工程が省略される。

図６（ｃ）を参照して、撮像制御部２４は、まず、初期化工程（Ｓ３１）を実行する。初期化工程（Ｓ３１）は、図４（ｃ）のステップＳ１１と同様である。

次に、撮像制御部２４は、蓄積工程を実行する（Ｓ３２）。このとき、撮像制御部２４は、転送トランジスタ１０３をオンに設定し、さらに、ＦＤリセットトランジスタ１０４をハーフオンに設定して、露光制御を行う。これにより、反射光の受光に応じて、ＡＰＤ１０１のカソードに電荷が蓄積されていく。

このとき、図６（ａ）に示すように、転送トランジスタ１０３のオンにより、ＴＲＮのポテンシャル障壁が転送レベルに降下しているため、ＡＰＤ１０１のカソードに蓄積されて電荷は、そのまま、フローティングディフュージョン部１１０に分配される。また、図６（ａ）に示すように、ＦＤリセットトランジスタ１０４のハーフオンにより、ＲＳＴのポテンシャル障壁が基準蓄積電位Ｖｑ’に降下しているため、フローティングディフュージョン部１１０に分配された電荷のうち、ＲＳＴのポテンシャル障壁を超える部分の電荷が、ＲＳＤに移動して、リセットドレイン電源ＲＳＤに排出される。

なお、この場合も、ＲＳＴのポテンシャル障壁の降下レベルは、図４（ｂ）を参照して説明したように、基準蓄積電位Ｖｑ’でなくてもよく、基準蓄積電位Ｖｑ’に対してばらつきだけ高い電位等、他の電位であってもよい。

こうして、電荷の蓄積、転送および摺り切りが同時に行われた後、撮像制御部２４は、まず、転送トランジスタ１０３をオフに設定してＴＲＮのポテンシャル障壁を上昇させ（Ｓ３３）、次に、ＦＤリセットトランジスタ１０４をオフに設定してＲＳＴのポテンシャル障壁を上昇させる（Ｓ３４）。これにより、フローティングディフュージョン部１１０に蓄積される電荷量が、基準蓄積電位Ｖｑ’に対応する電荷量に確定される。

その後、撮像制御部２４は、選択トランジスタ１０６をオンに設定する（Ｓ３５）。これにより、フローティングディフュージョン部１１０に蓄積された電荷量に応じた電圧が、検出信号として、垂直信号線Ｖｓｉｇに出力される。こうして、画素セル１００に対する１シーケンスが終了する。その後、撮像制御部２４は、処理をステップＳ３１に戻して、同様の処理を繰り返す。

変更例２によれば、ＡＰＤ１０１のカソードに蓄電させる蓄積制御の間に、転送トランジスタ１０３を制御して、ＡＰＤ１０１のカソードからフローティングディフュージョン部１１０に電荷が分配され、さらに、ＦＤリセットトランジスタ１０４を制御して、フローティングディフュージョン部１１０に蓄電される電荷のうち所定の電荷量（たとえば、基準蓄積電位Ｖｑ’に対応する電荷量）を超える電荷が排出される。すなわち、電荷の蓄積、転送および摺り切りが同時に行われる。このため、上記実施形態１に比べて、画素セル１００に対する制御を簡易化することができる。

＜実施形態２＞
上記実施形態１では、１回の動作シーケンスによりフローティングディフュージョン部１１０に蓄積された電荷が、電圧に変換されて、垂直信号線Ｖｓｉｇに出力された。これに対し、実施形態２では、複数回の動作シーケンスによりフローティングディフュージョン部１１０に蓄積された電荷が、メモリ部に積算された後、メモリ部の電荷が、電圧に変換されて、垂直信号線Ｖｓｉｇに出力される。すなわち、実施形態２では、複数回の動作シーケンスにおいて、ＡＰＤ１０１に反射光（フォトン）が入射した回数が、メモリ部に蓄積された電荷量によって、カウントされる。メモリ部に蓄積される電荷量は、ＡＰＤ１０１に反射光（フォトン）が入射した回数に対応する電荷量となる。

図７は、実施形態２に係る、画素セル１００の構成を示す図である。

実施形態２では、図２の構成に対して、カウントトランジスタ１０７と、メモリ部１０８とが追加されている。メモリ部１０８は、電荷を蓄積するキャパシタである。カウントトランジスタ１０７は、フローティングディフュージョン部１１０とメモリ部１０８とを接続する。カウントトランジスタ１０７のゲートにカウント信号ＣＮＴを印加することにより、フローティングディフュージョン部１１０に蓄積された電荷が、カウントトランジスタ１０７を介して、メモリ部１０８に転送される。

メモリ部１０８の容量は、フローティングディフュージョン部１１０の容量に比べて大きい。たとえば、メモリ部１０８の容量は、フローティングディフュージョン部１１０の容量の５倍程度に設定される。但し、メモリ部１０８の容量の設定方法はこれに限られるものではなく、種々の設定方法が適用され得る。

図８（ａ）～（ｄ）および図９（ａ）～（ｄ）は、画素セル１００の動作シーケンスを説明する図である。

図８（ａ）～（ｄ）および図９（ａ）～（ｄ）には、図７のリセットドレイン電源ＰＩＸＲＳＤから、ＡＰＤリセットトランジスタ１０２、転送トランジスタ１０３、フローティングディフュージョン部１１０、カウントトランジスタ１０７を介して、メモリ部１０８へと続く回路部分のポテンシャル図が示されている。縦軸は、矢印の方向が低電位の方向である。

図８（ａ）～（ｄ）および図９（ａ）～（ｄ）において、“ＰＩＸＲＳＤ”、“ＡＰＤ”、“ＦＤ”は、図３（ａ）～（ｄ）と同様、それぞれ、リセットドレイン電源ＰＩＸＲＳＤの電位、ＡＰＤ１０１のカソードの電位、およびフローティングディフュージョン部１１０の電位を示している。また、“ＯＶＦ”および“ＴＲＮ”は、図３（ａ）～（ｄ）と同様、それぞれ、ＡＰＤリセットトランジスタ１０２の電位、および転送トランジスタ１０３の電位を示している。この他、“ＭＥＭ”は、メモリ部１０８の電位を示し、ＣＮＴは、カウントトランジスタ１０７の電位を示している。

実施形態２においても、各動作シーケンスにおいて、図４（ａ）の初期化工程が行われた後、図３（ａ）～（ｄ）の工程が実行されて、フローティングディフュージョン部１１０に電荷が蓄積される。なお、図３（ａ）～（ｄ）の工程に代えて、変更例１または変更例２の工程が行われて、フローティングディフュージョン部１１０に電荷が蓄積されてもよい。

図８（ａ）は、図３（ｄ）の摺り切り工程が行われた後、ＦＤリセットトランジスタ１０４がオフに設定された状態を示している。このとき、カウントトランジスタ１０７はオフに設定され、ＣＮＴにポテンシャル障壁が生じている。

その後、撮像制御部２４は、カウントトランジスタ１０７をオンに設定する。これにより、図８（ｂ）に示すように、ＣＮＴのポテンシャル障壁が消失し、フローティングディフュージョン部１１０に蓄積された電荷がメモリ部１０８に分配される。こうして、メモリ部１０８への電荷の分配（転送）を行った後、撮像制御部２４は、カウントトランジスタ１０７をオフに設定する。これにより、図８（ｃ）に示すように、ＣＮＴにポテンシャル障壁が生じ、メモリ部１０８に蓄積された電荷量が、１回のフォトン入射に対応する電荷量に確定する。

こうして、メモリ部１０８に電荷を蓄積するための１シーケンスが終了すると、撮像制御部２４は、次のシーケンスを実行する。これにより、図３（ａ）～（ｄ）の動作が実行される。このとき、ＡＰＤ１０１に反射光（フォトン）が入射すると、図８（ｄ）に示すように、フローティングディフュージョン部１１０に、基準蓄積電位Ｖｑ’に対応する電荷量が蓄積される。

上記と同様、撮像制御部２４は、カウントトランジスタ１０７をオンに設定する。これにより、図９（ａ）に示すように、ＣＮＴのポテンシャル障壁が消失し、フローティングディフュージョン部１１０に蓄積された電荷がメモリ部１０８に分配される。これにより、メモリ部１０８に蓄積される電荷量が、１回のフォトンカウントに応じた電荷量だけ増加する。その後、撮像制御部２４は、カウントトランジスタ１０７をオフに設定する。これにより、図９（ｂ）に示すように、ＣＮＴにポテンシャル障壁が生じ、メモリ部１０８に蓄積された電荷量が、２回のフォトン入射に対応する電荷量に確定する。

撮像制御部２４は、予め決められた回数だけ、同様のシーケンスを繰り返す。これにより、各シーケンスにおいて、反射光（フォトン）がＡＰＤ１０１に入射するごとに、１回のフォトンカウントに応じた電荷量の電荷が、メモリ部１０８に積算されていく。こうして、予め決められた回数のシーケンスが終了すると、たとえば、図９（ｃ）に示す電荷量の電荷がメモリ部１０８に蓄積される。

その後、撮像制御部２４は、カウントトランジスタ１０７をオンに設定する。これにより、図９（ｄ）に示すように、ＣＮＴのポテンシャル障壁が消失し、メモリ部１０８に蓄積された電荷がフローティングディフュージョン部１１０に分配される。そして、撮像制御部２４は、選択トランジスタ１０６をオンに設定する。これにより、メモリ部１０８に蓄積された電荷に応じた電圧が、検出信号として、垂直信号線Ｖｓｉｇに出力される。この検出信号は、反射光（フォトン）がＡＰＤ１０１に入射した回数に応じた大きさとなる。

図１０（ａ）は、上記処理を実行するためのフローチャートである。

撮像制御部２４は、画素セル１００に対して、初期化から摺り切りまでの工程を行う（Ｓ４１）。この工程において、ＡＰＤ１０１に反射光（フォトン）が入射すると、図８（ａ）に示すように、フローティングディフュージョン部１１０に１回のフォトンカウントに応じた電荷量の電荷が蓄積される。

次に、撮像制御部２４は、カウントトランジスタ１０７をオンに設定する（Ｓ４２）。これにより、図８（ｂ）に示すように、フローティングディフュージョン部１１０に蓄積された電荷がメモリ部１０８に分配される。そして、撮像制御部２４は、カウントトランジスタ１０７をオフに設定する（Ｓ４３）。これにより、図８（ｃ）に示すように、メモリ部１０８に分配された電荷が確定する。

その後、撮像制御部２４は、予め決められた回数だけステップＳ４１～Ｓ４３のシーケンスを繰り返す（Ｓ４４）。当該回数のシーケンスが終了すると（Ｓ４４：ＹＥＳ）、撮像制御部２４は、カウントトランジスタ１０７をオンに設定する（Ｓ４５）。これにより、メモリ部１０８に積算された電荷がフローティングディフュージョン部１１０に分配される。そして、撮像制御部２４は、選択トランジスタ１０６を所定時間オンに設定して、フローティングディフュージョン部１１０の電荷量に応じた電圧を垂直信号線Ｖｓｉｇに出力させる（Ｓ４６）。

こうして、フォトンのカウント数に応じた電圧値の検出信号を垂直信号線Ｖｓｉｇに出力させた後、撮像制御部２４は、ＦＤリセットトランジスタ１０４をオンに設定して、フローティングディフュージョン部１１０およびメモリ部１０８に蓄積された電荷をリセットドレイン電源ＲＳＤに排出させる（Ｓ４７）。これにより、フォトンカウンティングのための１シーケンスが終了する。その後、撮像制御部２４は、処理をステップＳ４１に戻して、同様の処理を繰り返す。

なお、実施形態２の構成は、たとえば、撮像装置２０が、目標領域に光を照射して目標領域の反射率を測定する測定装置に搭載される場合に好適である。この場合、目標領域に存在する物体の反射率が低いと、たとえば、１０回のパルス発光のうち数回しか反射光（フォトン）がＡＰＤ１０１に入射しない。すなわち、各画素セル１００において取得されるフォトンのカウント数（メモリ部１０８に蓄積される電荷量に応じた電圧）は、物体の反射率に対応し得る。したがって、測定装置は、撮像装置２０から入力される各画素セル１００の検出信号、すなわち、フォトンのカウント数に応じた電圧（メモリ部１０８に蓄積された電荷量に応じた電圧）に基づいて、各画素セル１００に対応する目標領域上の位置の反射率を測定できる。これにより、測定装置は、目標領域上の各画素セル１００に対応する位置に反射率をマッピングした画像を生成できる。

また、さらには、実施形態２の構成は、たとえば、撮像装置２０が、距離画像撮像装置に搭載される場合にも好適ある。この場合、ある目標距離領域に対して光を照射し、さらに光が目標距離領域で反射して戻ってくる時間だけ、転送トランジスタ１０３のゲートを開いておき、フローティングディフュージョン部１１０に電荷を蓄積する。目標距離領域に物体がある場合は、反射光（フォトン）がＡＰＤ１０１に入射するため、アバランシェ増倍が起こり、電荷が蓄積され、最終的に画素信号として現れる。逆に、目標距離領域に物体がない場合は、反射光（フォトン）がＡＰＤ１０１に入射しないため、電荷が蓄積されず、最終的に画素信号として現れ得ない。このとき、目標距離領域に存在する物体の反射率が低いと、反射光（フォトン）がＡＰＤ１０１に戻ってこないため、電荷が蓄積されず、最終的に画素信号として現れ得ない場合がある。したがって、低反射率の物体でも検知できるよう、複数回のパルス発光を実施する必要がある。このような動作を、複数の目標距離領域に対して実施し、各目標距離領域で得られた反射光（フォトン）画像を組み合わせることによって、距離画像を生成できる。

＜実施形態２の効果＞
実施形態２においても、図３（ａ）～（ｄ）の動作によってフローティングディフュージョン部１１０に蓄積される電荷が所定の電荷量に固定される。そして、固定された電荷量の電荷がメモリ部１０８に積算されて、フォトンのカウント数に応じた電荷量の電荷がメモリ部１０８に蓄積される。よって、メモリ部１０８に蓄積される電荷量を、より正確に、フォトンのカウント数に対応させることができる。

図１０（ｂ）は、フォトンのカウント数と、メモリ部１０８に蓄積された電荷を電圧に変換した場合の出力電圧との関係を実験により検証した検証結果を示すグラフである。

ＡＰＤ１０１にフォトンを入射させる回数を変化させ、回数ごとに出力電圧を測定した。比較例として、図３（ｄ）の摺り切り工程を行わない場合について、同様の測定を行った。

図１０（ｂ）において、黒丸のプロットは、実施形態２の工程を実行した場合の測定結果であり、白四角のプロットは、比較例の工程を実行した場合の測定結果である。ここでは、各カウント数（フォトンの入射回数）について出力電圧を測定する実験を複数回行い、各実験で測定された出力電圧の平均値が、黒丸または白三角のプロットとして示されている。各プロットには、実験結果のばらつきの範囲を示すバーが付記されている。

図１０（ｂ）に示すように、実施形態２の工程では、フローティングディフュージョン部１１０に蓄積された電荷が摺り切られたため、比較例の工程に比べて、各カウント回数の出力電圧が、比較例の出力電圧に比べて低下した。しかしながら、実施形態２の工程では、この摺り切りによりフローティングディフュージョン部１１０に蓄積される電荷量が一定に固定されるため、比較例の工程に比べて、各カウント回数の出力電圧のばらつきが顕著に抑制された。このように、上記実験によって、メモリ部１０８に蓄積される電荷量を、より正確に、フォトンのカウント数に対応させることができ、より正確な出力電圧（検出信号）が得られ得ることが確認できた。

なお、実施形態２の工程においても、カウント回数の増加に伴い、出力電圧のばらつきが広がった。このばらつきは、図３（ｄ）の摺り切り工程において、ＲＳＴのポテンシャル障壁の高さが僅かに変動したためであると考えられる。しかし、このばらつきは小さいため、出力電圧とカウント回数を略一対一に対応付けることができ、特に、カウント数が１５回程度までの範囲においては、出力電圧からフォトンのカウント数を適正に取得できることが確認できた。

また、図１０（ｂ）に示すように、本摺り切り工程を行った結果、フォトンカウントの線形性を改善するイコライザーとしての効果も果たしていることが分かる。以下、その理由を説明する。

摺り切り工程を行っていない比較例の場合、フォトンカウント数に対する出力電圧は白四角のプロットのように、フローティングディフュージョン部１１０とメモリ部１０８との容量分配で決まる曲線で描かれる。すなわち、メモリ部１０８内の電荷がないもしくは少数カウント分しか電荷が貯まっていないときほど、出力電圧の差分は大きくなり、逆に多数カウント分電荷が貯まっているときほど、出力電圧の差分は小さくなってしまう。

一方で、本摺り切り工程を行う場合、画素セル１００毎の蓄積電荷のばらつきを略一定とするため、摺り切りによってカウント一回あたりの蓄積電荷の一部を捨てることになる。その結果、フォトンカウント数に対する出力電圧は黒丸のプロットのように、メモリ部１０８内の電荷がないもしくは少数カウント分しか電荷が貯まっていないときは、カウント一回あたりに増加する出力電圧差は小さくなってしまうが、逆に、多数カウント分電荷が貯まっているときでも、出力電圧の差分は比較例に対して大きく維持できている。したがって、出力電圧に対するフォトンカウントの線形性を改善するイコライザーとしての効果を果たし、多数のカウントまで精度よく実施できるようになる。

＜実施形態３＞
上記実施形態１、２では、フローティングディフュージョン部１１０に蓄積される電荷を摺り切るためのレベル（ハーフオン時のＲＳＤのポテンシャル障壁の高さ）が一定であった。しかしながら、基準蓄積電位Ｖｑ’は、環境温度や経時変化等、種々の要因により変動し得る。このため、電荷の摺り切りレベルも、基準蓄積電位Ｖｑ’の変動に応じて再設定されることが好ましい。

そこで、実施形態３では、撮像制御部２４が、基準蓄積電位Ｖｑ’の変動要因となり得る所定の指標を監視し、この指標に基づいて、ハーフオン時のＲＳＤのポテンシャル障壁の高さを再設定する。

図１１（ａ）は、実施形態３に係る、距離測定装置１の構成を示す図である。ここでは、基準蓄積電位Ｖｑ’の変動要因となり得る所定の指標として、環境温度が用いられる。

図１１（ａ）に示すように、撮像装置２０は、さらに、温度センサ２６を備える。温度センサ２６は、固体撮像素子２３またはその周辺の温度を検出する。撮像制御部２４は、温度センサ２６から入力される温度情報に基づいて、フローティングディフュージョン部１１０に蓄積される電荷を摺り切るための摺り切りレベル（ハーフオン時のＲＳＤのポテンシャル障壁の高さ）を再設定する。

撮像制御部２４は、予め、温度と摺り切りレベルとを対応づけた設定テーブルを保持している。ＡＰＤ１０１の温度が変化すると、ＡＰＤ１０１で生じる飽和電荷量が変化する。このため、ＡＰＤ１０１の温度変化に伴い、基準蓄積電位Ｖｑ’が変動する。設定テーブルには、このような現象に対応するように、温度と摺り切りレベルとが対応付けられている。

摺り切りレベルは、たとえば、各温度における基準蓄積電位Ｖｑ’と同じに設定される。あるいは、各温度における基準蓄積電位Ｖｑ’以上の他の値、たとえば、基準蓄積電位Ｖｑ’に対してばらつきだけ大きい値に摺り切りレベルが設定されてもよい。設定テーブルは、所定の温度幅と摺り切りレベルとが対応付けられていてもよい。摺り切りレベルとして、当該摺り切りレベルを実現するためにＦＤリセットトランジスタ１０４に印加される電圧の値が、設定テーブルに記述されていてもよい。

図１１（ｂ）は、摺り切りレベルを再設定するための処理を示すフローチャートである。

撮像制御部２４は、所定の時間間隔ごとに、温度センサ２６から入力される温度情報を参照する（Ｓ５１）。そして、撮像制御部２４は、参照した温度情報の温度に対応する摺り切りレベルを設定テーブルから取得し（Ｓ５２）、取得した摺り切りレベルを、ハーフオン時に適用される摺り切りレベルに再設定する（Ｓ５３）。その後、撮像制御部２４は、処理をステップＳ５１に戻して、同様の処理を繰り返す。

＜実施形態３の効果＞
実施形態３の構成によれば、基準蓄積電位Ｖｑ’の変動に応じて摺り切りレベルが再設定されるため、フローティングディフュージョン部１１０に蓄積される電荷を、より適切な摺り切りレベルで摺り切ることができる。これにより、より確実に、フローティングディフュージョン部１１０に蓄積される電荷量を一定に確定することができる。

なお、図１１（ｂ）では、設定テーブルを用いて各温度の摺り切りレベルが取得されたが、所定の算出式に基づいて各温度の摺り切りレベルが演算により算出されてもよい。また、ここでは、基準蓄積電位Ｖｑ’の変動要因となり得る所定の指標として、環境温度が用いられたが、撮像制御部２４の使用積算時間や使用積算回数等、基準蓄積電位Ｖｑ’の変動要因となり得る他の指標を用いて、摺り切りレベルが再設定されてもよい。

＜変更例＞
以上、本発明の実施形態について説明したが、本発明は、上記実施形態１～３に限定されるものではなく、また、本発明の実施形態も、上記実施形態１～３以外に種々の変更が可能である。

たとえば、図３（ａ）～（ｄ）、図４（ａ）、（ｂ）、図５（ａ）、（ｂ）、図６（ａ）、（ｂ）、図８（ａ）～（ｄ）および図９（ａ）、（ｂ）に示した各部の電位や容量は、一例であって、他の電位や容量に適宜変更され得る。

また、撮像装置２０の構成は、図１および図１１に示した構成に限られるものではなく、種々の変更が可能である。たとえば、所定波長の光のみを受光する必要がない場合は、フィルタ２２が省略され得る。

また、撮像制御部２４は、さらにチップ外部からの制御信号によって、より高い自由度で制御することも可能である。

また、固体撮像装置１に含まれる各処理部は、典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部または全てを含むように１チップ化されてもよい。また、集積回路化は、ＬＳＩに限るものではなく、専用回路または汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、またはＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。

また、上記実施形態１～３に係る、固体撮像装置、およびそれらの変形例の機能のうち少なくとも一部を組み合わせてもよい。

また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。また、上記説明では、ＭＯＳトランジスタを用いた例を示したが、他のトランジスタを用いてもよい。

また、上記実施形態１～３には、撮像装置２０が距離測定装置１に搭載される例が示されたが、撮像装置２０の適用形態はこれに限られるものではない。たとえば、医療や放射線計測等の分野で用いられる撮像装置に、本発明が適用されてもよい。

この他、本発明の実施の形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。

２０ … 撮像装置
２４ … 撮像制御部（制御部）
１００ … 画素セル
１０１ … アバランシェフォトダイオード
１０３ … 転送トランジスタ
１０４ … ＦＤリセットトランジスタ（リセットトランジスタ）
１０６ … 増幅トランジスタ
１０７ … カウントトランジスタ
１０８ … メモリ部
１１０ … フローティングディフュージョン部
Ｖｑ’ … 基準蓄積電位

Claims (11)

1. 複数の画素セルが行列状に配置された固体撮像素子と、
   前記固体撮像素子を制御する制御部と、を備え、
   前記画素セルは、
   アバランシェフォトダイオードと、
   電荷を蓄積するフローティングディフュージョン部と、
   前記アバランシェフォトダイオードのカソードと前記フローティングディフュージョン部とを接続する転送トランジスタと、
   前記フローティングディフュージョン部に蓄電された電荷をリセットするためのリセットトランジスタと、を備え、
   前記制御部は、前記リセットトランジスタを制御して、前記アバランシェフォトダイオードのカソードから前記転送トランジスタを介して前記フローティングディフュージョン部に蓄電される電荷のうち所定の電荷量を超える電荷を排出させる、
   ことを特徴とする撮像装置。
   
2. 請求項１に記載の撮像装置において、
   前記制御部は、
   前記転送トランジスタを制御して、前記アバランシェフォトダイオードのカソードに蓄電された電荷を前記フローティングディフュージョン部に蓄積させる転送制御を行った後、
   前記リセットトランジスタを制御して、前記フローティングディフュージョン部に蓄電された電荷のうち前記所定の電荷量を超える電荷を排出させる、
   ことを特徴とする撮像装置。
   
3. 請求項１に記載の撮像装置において、
   前記制御部は、
   前記転送トランジスタを制御して、前記アバランシェフォトダイオードのカソードに蓄電された電荷を前記フローティングディフュージョン部に蓄積させる転送制御を行う間に、
   前記リセットトランジスタを制御して、前記アバランシェフォトダイオードのカソードから前記転送トランジスタを介して前記フローティングディフュージョン部に蓄電される電荷のうち前記所定の電荷量を超える電荷を排出させる、
   ことを特徴とする撮像装置。
4. 請求項１に記載の撮像装置において、
   前記制御部は、
   前記アバランシェフォトダイオードのカソードに電荷を蓄電させる間に、
   前記転送トランジスタを制御して、前記アバランシェフォトダイオードのカソードから前記フローティングディフュージョン部に電荷を蓄積させ、さらに、
   前記リセットトランジスタを制御して、前記フローティングディフュージョン部に蓄電される電荷のうち前記所定の電荷量を超える電荷を排出させる、
   ことを特徴とする撮像装置。
   
5. 請求項１ないし４の何れか一項に記載の撮像装置において、
   前記制御部は、前記リセットトランジスタのポテンシャル障壁を前記所定の電荷量に対応する高さに設定することにより、前記フローティングディフュージョン部に蓄電される電荷のうち所定の電荷量を超える電荷を排出させる、
   ことを特徴とする撮像装置。
   
6. 請求項５に記載の撮像装置において、
   前記制御部は、前記アバランシェフォトダイオードにおいて飽和電荷量の電荷が生じた場合に前記フローティングディフュージョン部に蓄積される標準的な電荷量に応じた基準蓄積電位以上の電位に、前記ポテンシャル障壁の高さを設定する、
   ことを特徴とする撮像装置。
   
7. 請求項６に記載の撮像装置において、
   前記制御部は、前記基準蓄積電位に前記ポテンシャル障壁の高さを設定する、
   ことを特徴とする撮像装置。
   
8. 請求項６に記載の撮像装置において、
   前記制御部は、前記基準蓄積電位に対してばらつきだけ高い電位に、前記ポテンシャル障壁の高さを設定する、
   ことを特徴とする撮像装置。
   
9. 請求項６ないし８の何れか一項に記載の撮像装置において、
   前記制御部は、前記基準蓄積電位の変動要因となり得る所定の指標を監視し、前記指標に基づいて、前記ポテンシャル障壁の高さを再設定する、
   ことを特徴とする撮像装置。
   
10. 請求項１ないし９の何れか一項に記載の撮像装置において、
    電荷を蓄積するメモリ部と、
    前記フローティングディフュージョン部と前記メモリ部とを接続するカウントトランジスタと、をさらに備える、
    ことを特徴とする撮像装置。
    
11. 請求項１ないし１０の何れか一項に記載の撮像装置において、
    前記フローティングディフュージョン部に蓄電された電荷の電荷量を電圧に変換するための増幅トランジスタを備える、
    ことを特徴とする撮像装置。

Images