JP7292969B2 - 制御回路および制御装置 - Google Patents

Description

本発明は、制御回路および制御装置に関する。

特許文献１には、振動又は音を発生することができ、振動又は音を検出することができる、静電型トランスデューサが記載されている。

特開２０１７－１８３８１４号公報

回生フライバック型の電圧出力回路においては、出力電圧が上昇する時には、電圧出力回路の入力側から大きなエネルギーを取るため入力コンデンサの電圧が下降し、出力電圧が下降する時はエネルギーが入力側へ戻るため入力コンデンサの電圧が上昇する。これにより、電圧出力回路への入力電圧の変動が大きくなり、静電型トランスデューサの動作が不安定になるおそれがある。そのため、電圧出力回路への入力電圧の変動を小さくする技術が望まれている。

本発明は、電圧出力回路への入力電圧の変動を小さくし、静電型トランスデューサを安定して動作させることのできる制御回路および制御装置を提供することを目的とする。

本発明の一態様の制御回路は、振動、音又は圧力を発生させ、振動、音又は圧力を検出することができる静電型トランスデューサの制御回路であって、前記静電型トランスデューサに対して駆動電圧を印加する電圧出力回路に接続され、前記電圧出力回路に供給される直流電圧を昇圧する昇圧チョッパ回路で構成されたパワーマネージメント部と、前記電圧出力回路と前記パワーマネージメント部とを制御する制御部とを備え、前記制御部は、前記電圧出力回路を制御するための第１ＰＷＭ信号を生成する第１ＰＷＭ信号生成部と、前記パワーマネージメント部を制御するための第２ＰＷＭ信号を生成する第２ＰＷＭ信号生成部と、を有する。

また、制御回路において、前記電圧出力回路は、エネルギー回生回路であり、前記パワーマネージメント部は、回生されたエネルギーにより変動する前記電圧出力回路の入力電圧を制御する為の第１スイッチング素子を備え、前記制御部は、前記電圧出力回路の入力電圧を監視し、前記電圧出力回路の入力電圧が閾値電圧以下の時は前記第１スイッチング素子を動作させ、前記電圧出力回路の入力電圧が閾値電圧を超えている時は前記第１スイッチング素子を停止させる。

また、制御回路において、前記パワーマネージメント部は、前記パワーマネージメント部の入力コンデンサにエネルギーを回生させるための第２スイッチング素子を備え、前記制御部は、前記電圧出力回路の入力電圧を監視し、前記電圧出力回路の入力電圧が前記閾値電圧以下の時は前記第１スイッチング素子を動作させるとともに、前記第２スイッチング素子を停止させ、前記電圧出力回路の入力電圧が前記閾値電圧を超えている時は前記第１スイッチング素子を停止させるとともに、前記第２スイッチング素子を動作させる。

また、制御回路において、前記昇圧チョッパ回路は、２列のスイッチ列を有するＨブリッジ回路で構成される。

また、制御回路において、前記制御部は、前記電圧出力回路の入力電圧が所定の値以上である場合、前記パワーマネージメント部および前記電圧出力回路とは異なる外部装置に前記パワーマネージメント部の出力電圧を供給する。

また、制御回路において、前記制御部は、前記静電型トランスデューサの劣化度合いを検出する劣化検出部を備え、前記制御部は、前記静電型トランスデューサの劣化度合いに応じて前記パワーマネージメント部を制御する。

本発明の一態様の制御装置は、本発明の一態様の制御回路と、前記制御回路に接続され、前記静電型トランスデューサに電圧を印加する電圧出力回路と、を備える。

また、制御装置において、インバータを更に含む。

図１は、本発明の第１実施形態に係る制御システムの構成の一例を示す図である。 図２Ａは、電圧出力回路の出力電圧と入力電圧との関係を説明するための図である。 図２Ｂは、本発明の第１実施形態に係る電圧出力回路の入力電圧を制御する方法を説明するための図である。 図３は、本発明の第１実施形態に係る制御回路の処理の流れの一例を示すフローチャートである。 図４は、本発明の第２実施形態に係る制御システムの構成の一例を示す図である。 図５は、本発明の第２実施形態に係る電圧出力回路の入力電圧を制御する方法を説明するための図である。 図６は、本発明の第２実施形態に係る制御回路の処理の流れの一例を示すフローチャートである。 図７は、本発明の第３実施形態に係る制御システムの構成の一例を示す図である。 図８は、本発明の第４実施形態に係る制御システムの構成の一例を示す図である。

以下、添付図面を参照して、本発明に係る実施形態を詳細に説明する。なお、この実施形態により本発明が限定されるものではなく、また、実施形態が複数ある場合には、各実施形態を組み合わせて構成するものも含む。

（第１実施形態）
図１を用いて、本発明の第１実施形態に係る制御システムの構成について説明する。図１は、本発明の第１実施形態に係る制御システムの構成の一例を示す図である。

図１に示すように、制御システム１は、電圧出力回路２と、制御回路３と、マイクロコンピュータ４とを備える。制御回路３は、パワーマネージメント部５と、制御部６とを備える。マイクロコンピュータ４は、出力制御信号出力回路４１を備える。

電圧出力回路２は、フライバック型のコンバータとするが、本開示はこれに限定されない。電圧出力回路２は、フォワード型のコンバータであってもよいし、インバータであってもよい。

制御回路３は、マイクロコンピュータ４の制御下で、電圧出力回路２を制御する。電圧出力回路２は、制御回路３の制御下で、パワーマネージメント部５からの電力を変換して、変換後の電力を電圧出力部８から出力する。電圧出力回路２は、例えば電圧出力部８から出力した電力を静電型トランスデューサに印加する。以下では、電圧出力部８には、静電型トランスデューサが接続されているものとして説明する。

静電型トランスデューサは、特許文献１記載の静電型トランスデューサが例示されるが、本開示はこれに限定されない。静電型トランスデューサは、直列接続された抵抗及びコンデンサと、コンデンサに並列接続された抵抗と、の等価回路で表される。静電型トランスデューサは、高電圧（例えば、４１０Ｖ）が印加されると、コンデンサの両電極間の間隔が変化することで、振動、音又は圧力を発生することができる。静電型トランスデューサは、振動、音又は圧力が印加されると、コンデンサの両電極間の間隔が変化することで、時定数が変化し、振動、音又は圧力を検出することができる。

制御回路３は、静電型トランスデューサに振動、音又は圧力を発生させる場合に、電圧出力回路２を動作させる。

制御回路３は、静電型トランスデューサに振動、音又は圧力を検出させる場合に、電圧出力回路２を停止させる。

制御回路３は、ドライバＩＣ（Integrated Circuit：半導体集積回路）とするが、本開示はこれに限定されない。

（電圧出力回路の構成）
電圧出力回路２は、トランス１１と、ダイオード１２及び１４と、Ｎチャネル型のトランジスタ１３及び１５と、分圧回路１６と、を含む。

分圧回路１６は、静電型トランスデューサの電圧を分圧した分圧電圧Ｓ５を、制御部６に出力する。分圧回路１６は、静電型トランスデューサの電圧を４１０分の１に分圧することが例示されるが、本開示はこれに限定されない。

第１実施の形態では、電圧出力回路２がフライバック型のコンバータであるので、トランス１１の１次巻線１１ａと、２次巻線１１ｂとは、逆極性に巻かれている。

電圧出力回路２は、回生型であり、１次側回路と２次側回路とが対称になっている。電圧出力回路２は、回生型としたが、本開示はこれに限定されない。

電圧出力回路２は、回生型とすることで、静電型トランスデューサ側の電力をパワーマネージメント部５に回生できるので、電力損失を抑制できる。

トランス１１の１次巻線１１ａの一端は、パワーマネージメント部５の一端に、電気的に接続されている。ダイオード１２のアノードは、パワーマネージメント部５の他端に、電気的に接続されている。

ダイオード１２のカソードは、トランス１１の１次巻線１１ａの他端に、電気的に接続されている。トランジスタ１３のドレイン－ソース経路は、ダイオード１２に、電気的に並列接続されている。トランジスタ１３のゲートには、第１スイッチング信号Ｓ２が制御部６から入力される。

トランス１１の２次巻線１１ｂの一端は、電圧出力部８の一端に、電気的に接続されている。ダイオード１４のアノードは、電圧出力部８の他端に、電気的に接続されている。

ダイオード１４のカソードは、トランス１１の２次巻線１１ｂの他端に、電気的に接続されている。トランジスタ１５のドレイン－ソース経路は、ダイオード１４に、電気的に並列接続されている。トランジスタ１５のゲートには、第２スイッチング信号Ｓ３が制御部６から入力される。

制御部６は、電圧出力部８から印加する電圧を上昇させる場合（例えば、０Ｖから４１０Ｖへと正弦波状に上昇させる場合）には、ＰＷＭ（Pulse Width Modulation）の第１スイッチング信号Ｓ２をトランジスタ１３のゲートに出力し、トランジスタ１３をスイッチング動作させる。

トランジスタ１３がオン状態の期間に、トランス１１の１次巻線１１ａ側にエネルギーが蓄積される。トランジスタ１３がオフ状態の期間に、トランス１１の２次巻線１１ｂから、エネルギーが放出される。２次巻線１１ｂから放出されたエネルギーは、ダイオード１４で整流され、電圧出力部８から出力される。

制御部６は、電圧出力部８から印加する電圧を下降させる場合（例えば、４１０Ｖから０Ｖへと正弦波状に下降させる場合）には、ＰＷＭの第２スイッチング信号Ｓ３をトランジスタ１５のゲートに出力し、トランジスタ１５をスイッチング動作させる。

トランジスタ１５がオン状態の期間に、トランス１１の２次巻線１１ｂ側にエネルギーが蓄積される。トランジスタ１５がオフ状態の期間に、トランス１１の１次巻線１１ａから、エネルギーが放出される。１次巻線１１ａから放出されたエネルギーは、ダイオード１２で整流され、パワーマネージメント部５に入力される。

コンデンサ７は、静電型トランスデューサに電気的に並列に接続されている。コンデンサ７は、静電型トランスデューサに印加される電圧を平滑化する。

（制御回路の構成）
制御回路３は、パワーマネージメント部５と、制御部６とを含む。

パワーマネージメント部５は、コンデンサ２２と、チョークコイル２３と、トランジスタ２４と、ダイオード２５と、分圧回路２６と、コンデンサ２７とを備える。パワーマネージメント部５は、電源接続部９に接続された直流電源から電圧が印加される。図１に示すように、パワーマネージメント部５は、昇圧チョッパ回路で構成されている。

コンデンサ２２は、電源接続部９に並列に接続されている。電源接続部９及びコンデンサ２２の一端は、基準電位に接続されている。本実施形態において基準電位はグランドであるが、本開示はこれに限定されない。コンデンサ２２は、パワーマネージメント部５に印加される電圧を平滑化する。後述するが、第２、４実施形態では、コンデンサ２２には、電圧出力回路２からエネルギーが回生される。

チョークコイル２３の一端には、電源接続部９と、コンデンサ２２の他端とが接続されている。チョークコイル２３の他端には、トランジスタ２４のドレインと、ダイオード２５のアノードとが接続されている。

トランジスタ２４のゲートには、制御部６の第２ＰＷＭ信号生成部３２からスイッチング信号Ｓ４がバッファ３６を介して入力される。トランジスタ２４は、スイッチング信号Ｓ４に従って、オンとオフとを切り換える。トランジスタ２４のソースは、基準電位に接続されている。トランジスタ２４は、Ｎチャネル型のトランジスタである。トランジスタ２４は、第１スイッチング素子とも呼ばれる。

ダイオード２５のカソードは、分圧回路２６の一端と、コンデンサ２７との一端に接続されている。

分圧回路２６の他端は、基準電位に接続されている。分圧回路２６は、電圧出力回路２への入力電圧を分圧した分圧電圧Ｓ６を、第２ＰＷＭ信号生成部３２に出力する。

コンデンサ２７は、電圧出力回路２に並列に接続されている。コンデンサ２７には、電圧出力回路２からエネルギーが回生される。

（制御部の構成）
制御部６は、第１ＰＷＭ信号生成部３１と、第２ＰＷＭ信号生成部３２と、劣化検出部３３とを備える。制御部６は、電圧出力回路２と、パワーマネージメント部５とを制御する。

第１ＰＷＭ信号生成部３１は、出力制御信号出力回路４１から入力される出力制御信号Ｓ１に従って、電圧出力回路２を動作させたり、停止させたりする。第１ＰＷＭ信号生成部３１は、電圧出力回路２を制御するための第１ＰＷＭ信号を生成し、電圧出力回路２に出力する。第１ＰＷＭ信号生成部３１は、電圧出力回路２を動作させる場合、分圧電圧Ｓ５に基づいて、第１スイッチング信号Ｓ２又は第２スイッチング信号Ｓ３を出力して、電圧出力回路２を動作させる。

第１ＰＷＭ信号生成部３１は、バッファ３４を介して、第１スイッチング信号Ｓ２をトランジスタ１３のゲートに出力する。第１ＰＷＭ信号生成部３１は、バッファ３５を介して、第２スイッチング信号Ｓ３をトランジスタ１５のゲートに入力する。

第１ＰＷＭ信号生成部３１は、劣化検出部３３から入力された、静電型トランスデューサの劣化の度合いを示す検出信号Ｓ７に基づいて、第１スイッチング信号Ｓ２又は第２スイッチング信号Ｓ３を出力してもよい。第１ＰＷＭ信号生成部３１は、検出信号Ｓ７に基づいて、電圧出力回路２を停止させてもよい。

第２ＰＷＭ信号生成部３２は、電圧出力回路２に印加される入力電圧を監視する。具体的には、第２ＰＷＭ信号生成部３２は、電圧出力回路２に印加される入力電圧を分圧した、分圧電圧Ｓ６に基づいて、電圧出力回路２に印加される入力電圧を監視する。第２ＰＷＭ信号生成部３２は、分圧電圧Ｓ６に基づいて、パワーマネージメント部５を制御するための第２ＰＷＭ信号を生成し、パワーマネージメント部５に出力する。

第２ＰＷＭ信号生成部３２は、トランジスタ２４のゲートにスイッチング信号Ｓ４を出力する。第２ＰＷＭ信号生成部３２は、分圧電圧Ｓ６に基づいてスイッチング信号Ｓ４を出力し、トランジスタ２４を動作させたり、停止させたりする。

具体的には、第２ＰＷＭ信号生成部３２は、電圧出力回路２の入力電圧が閾値電圧以下の時は、トランジスタ２４を動作させる。第２ＰＷＭ信号生成部３２は、電圧出力回路２の入力電圧が閾値電圧を超えている場合には、トランジスタ２４を停止させる。

第２ＰＷＭ信号生成部３２は、劣化検出部３３から入力された、静電型トランスデューサの劣化の度合いを示す検出信号Ｓ７に基いて、スイッチング信号Ｓ４を出力してもよい。

図２Ａと、図２Ｂとを用いて、電圧出力回路２の入力電圧を制御する方法について説明する。図２Ａは、電圧出力回路２の出力電圧と、入力電圧との関係を説明するための図である。図２Ｂは、電圧出力回路２の入力電圧を制御する方法を説明するための図である。

上述したように、電圧出力回路２の出力電圧を上昇させる場合には、第１スイッチング信号Ｓ２をトランジスタ１３のゲートに出力し、トランジスタ１３を動作させることで電圧出力部８にエネルギーを送出する。電圧出力回路２の出力電圧を下降させる場合には、第２スイッチング信号Ｓ３をトランジスタ１５のゲートに出力し、トランジスタ１５を動作させることで、コンデンサ７に充電されていた電圧を放電し、エネルギーを１次側に放電する。このため、図２Ａに示すように、電圧出力回路２の入力電圧は、出力電圧の上昇時には下降し、出力電圧の下降時には上昇する。

第２ＰＷＭ信号生成部３２は、パワーマネージメント部５を制御し、電圧出力回路２の入力電圧の下降を制限することで、電圧出力回路２の出力電圧の変動を抑制する。

第２ＰＷＭ信号生成部３２は、電圧出力回路２の入力電圧が閾値電圧以下の時には、トランジスタ２４にスイッチング信号Ｓ４を出力し、トランジスタ２４を動作させる。これにより、図２Ｂの区間ｔ１に示すようにチョークコイル２３に蓄えられたエネルギーが電圧出力回路２に供給されるので、電圧出力回路２の入力電圧の下降を制限することができる。

第２ＰＷＭ信号生成部３２は、電圧出力回路２の入力電圧が閾値電圧を超えている時には、トランジスタ２４にスイッチング信号Ｓ４を出力し、トランジスタ２４を停止させる。これにより、コンデンサ２７にエネルギーを回生している時は、パワーマネージメント部５からの電圧供給を停止する。

劣化検出部３３は、電圧出力部８に接続された静電型トランスデューサの劣化を検出する。劣化検出部３３は、例えば分圧電圧Ｓ５の電圧変化に基づいて、静電型トランスデューサの劣化を検出する。劣化検出部３３は、例えば静電型トランスデューサの劣化の度合いに応じた検出信号Ｓ７をマイクロコンピュータ４と、第１ＰＷＭ信号生成部３１と、第２ＰＷＭ信号生成部３２とに出力する。

マイクロコンピュータ４は、検出信号Ｓ７に応じて出力制御信号Ｓ１を第１ＰＷＭ信号生成部３１に出力し、電圧出力回路２の動作を停止する。

（制御回路の処理）
図３を用いて、本実施形態に係る制御回路３の処理について説明する。図３は、本実施形態に係る制御回路３の処理の流れの一例を示すフローチャートである。

まず、制御回路３は、電圧出力回路２の動作を開始する（ステップＳ１０１）。そして、ステップＳ１０２に進む。

制御回路３は、電圧出力回路２の入力電圧を監視する（ステップＳ１０２）。そして、ステップＳ１０３に進む。

制御回路３は、電圧出力回路２の入力電圧が閾値電圧以下であるか否かを判定する（ステップＳ１０３）。電圧出力回路２の入力電圧が閾値電圧以下であると判定された場合（ステップＳ１０３のＹｅｓ）、ステップＳ１０４に進む。電圧出力回路２の入力電圧が閾値電圧を超えていると判定された場合（ステップＳ１０３のＮｏ）、ステップＳ１０５に進む。

ステップＳ１０４において、制御回路３は、パワーマネージメント部５からエネルギーを供給し、電圧出力回路２の入力電圧の下降を制限する（ステップＳ１０４）。そして、ステップＳ１０６に進む。

ステップＳ１０５において、制御回路３は、パワーマネージメント部５からのエネルギー供給を停止する（ステップＳ１０５）。そして、ステップＳ１０６に進む。

制御回路３は、電圧出力回路２の動作を終了するか否かを判定する（ステップＳ１０６）。電圧出力回路２の動作を終了しないと判定された場合（ステップＳ１０６のＮｏ）、ステップＳ１０２に進み、制御回路３は、上述の処理を実行する。電圧出力回路２の動作を終了すると判定された場合（ステップＳ１０６のＹｅｓ）、図３の処理を終了する。

上述のとおり、第１実施形態では、電圧出力回路２の入力電圧が閾値電圧以下である場合には入力電圧の下降を制限し、閾値電圧を超えている場合にはパワーマネージメント部５を停止させる事ができる。その結果、電圧出力回路２の入力電圧の変動が抑制され、かつリップルも減少するので静電型トランスデューサを安定して動作させることができる。

（第２実施形態）
図４を用いて、本発明の第２実施形態に係る制御システムの構成について説明する。図４は、本発明の第２実施形態に係る制御システムの構成の一例を示す図である。

本発明の第２実施形態に係る制御システム１Ａは、パワーマネージメント部５Ａがトランジスタ２８を備えている点で、図１に図示の制御システム１とは異なっている。トランジスタ２８は、Ｎチャネル型のトランジスタである。トランジスタ２８は第２スイッチング素子とも呼ばれる。

トランジスタ２８のドレインは、ダイオード２５のカソードと接続されている。トランジスタ２８のソースは、ダイオード２５のアノードと接続されている。トランジスタ２８のゲートには、第２ＰＷＭ信号生成部３２からスイッチング信号Ｓ８がバッファ３７を介して入力される。トランジスタ２８は、スイッチング信号Ｓ８に従って、オンとオフとを切り換える。第２実施形態に係るパワーマネージメント部５Ａは、コンデンサ２２にエネルギーを回生することができる。

第２ＰＷＭ信号生成部３２は、第１実施形態と同様、電圧出力回路２の入力電圧を監視する。

図５を用いて、電圧出力回路２の入力電圧を制御する方法について説明する。図５は、第２実施形態に係る電圧を電圧出力回路２の入力電圧を制御する方法を説明するための図である。

図５に示すように、第２ＰＷＭ信号生成部３２は、電圧出力回路２の入力電圧が閾値電圧以下の時には、トランジスタ２４にスイッチング信号Ｓ４を出力し、トランジスタ２８にスイッチング信号Ｓ８を出力する。これにより、第２ＰＷＭ信号生成部３２は、トランジスタ２４を動作させるとともに、トランジスタ２８を停止させて、チョークコイル２３に蓄えられたエネルギーを電圧出力回路２に供給する。その結果、電圧出力回路２の入力電圧の下降を制限することができる。

第２ＰＷＭ信号生成部３２は、電圧出力回路２の入力電圧が閾値電圧を超えている時には、トランジスタ２４にスイッチング信号Ｓ４を出力し、トランジスタ２８にスイッチング信号Ｓ８を出力する。これにより、第２ＰＷＭ信号生成部３２は、トランジスタ２８を動作させるとともに、トランジスタ２４を停止させて、コンデンサ２２にエネルギーを回生する。これにより、パワーマネージメント部５Ａは、電圧出力回路２の入力電圧の上昇を制限する。なお、後述の第３実施形態および第４実施形態についても、図５に示すように、入力電圧の上下限を制御することができる。

（制御回路の処理）
図６を用いて、本実施形態に係る制御回路３の処理について説明する。図６は、本実施形態に係る制御回路３の処理の流れの一例を示すフローチャートである。

ステップＳ２０１～ステップＳ２０４およびステップＳ２０６については、それぞれ、図３に図示のステップＳ１０１～ステップＳ１０４およびステップＳ１０６と同様なので説明は省略する。

電圧出力回路２の入力電圧が閾値電圧を超えていると判定された場合（ステップＳ２０３のＮｏ）、制御回路３は、パワーマネージメント部５Ａでエネルギーを回収し、エネルギーの上限を制限する（ステップＳ２０５）。なお、後述の第３実施形態および第４実施形態についても、図６に示すフローチャートと同様の処理を実行する。

上述のとおり、第２実施形態は、第１実施形態と同様、電圧出力回路２の入力電圧が閾値電圧以下である場合には入力電圧の下降を制限し、閾値電圧を超えている場合には入力電圧の上昇を制限することができる。その結果、電圧出力回路２の入力電圧の変動が抑制され、かつリップルも減少するので静電型トランスデューサを安定して動作させることができる。

（第３実施形態）
図７を用いて、本発明の第３実施形態に係る制御システムの構成について説明する。図７は、本発明の第３実施形態の制御システムの構成の一例を示す図である。

本発明の第３実施形態に係る制御システム１Ｂは、レギュレータ４０と、外部装置５０とを備えている点で、図１に図示の制御システム１と異なっている。

外部装置５０は、レギュレータ４０を介して、パワーマネージメント部５と接続されている。

第３実施形態では、電圧出力回路２の入力電圧が所定の値以上である場合には、レギュレータ４０を動作させて、外部装置５０にエネルギーを供給する。すなわち、第２実施形態でコンデンサに回生していたエネルギーを、第３実施形態では、外部装置５０のエネルギーとして使用する。なお、所定の値は、第２実施形態における閾値電圧と同じであってもよいし、異なっていてもよい。

具体的には、電圧出力回路２の入力電圧が閾値電圧を超えている場合には制御部６は、レギュレータ４０を駆動させて、外部装置５０にエネルギーを供給する。これにより、第２実施形態と同様、電圧出力回路２の入力電圧の上昇を抑制することができる。

上述のとおり、第３実施形態は、第２実施形態と同様、電圧出力回路２の入力電圧が閾値電圧以下である場合には入力電圧の下降を制限し、閾値電圧を超えている場合には外部装置５０にエネルギーを供給することで入力電圧の上昇を制限することができる。その結果、電圧出力回路２の入力電圧の変動が抑制され、かつリップルも減少するので静電型トランスデューサを安定して動作させることができる。

（第４実施形態）
図８を用いて、本発明の第４実施形態に係る制御システムの構成について説明する。図８は、本発明の第４実施形態の制御システムの構成の一例を示す図である。

本発明の第４実施形態に係る制御システム１Ｃは、パワーマネージメント部５ＢがＨブリッジ回路で構成されている点で、図１に図示の制御システム１とは異なっている。

パワーマネージメント部５Ｂは、コンデンサ２２と、分圧回路２６と、コンデンサ２７と、トランジスタ６１と、トランジスタ６２と、トランジスタ６３と、トランジスタ６４と、ダイオード６５と、ダイオード６６と、ダイオード６７と、ダイオード６８と、コイル６９とを備える。

トランジスタ６１と、ダイオード６５とは、並列に接続されている。トランジスタ６１のドレインは、コンデンサ２２の一端と、ダイオード６５のカソードと接続されている。トランジスタ６１のソースは、トランジスタ６２のドレイン、ダイオード６５のアノード、およびコイル６９の一端と接続されている。トランジスタ６１のゲートには第２ＰＷＭ信号生成部３２からバッファ３６を介して、スイッチング信号Ｓ９が入力される。トランジスタ６１は、スイッチング信号Ｓ９に従って、オンとオフとを切り換える。トランジスタ６１は、Ｎチャネル型のトランジスタである。

トランジスタ６２と、ダイオード６６とは、並列に接続されている。トランジスタ６２のドレインは、トランジスタ６１のソース、ダイオード６５のアノード（又は、ダイオード６６のカソード）、およびコイル６９の一端に接続されている。トランジスタ６２のソースは、基準電位と、ダイオード６６のアノードとに接続されている。トランジスタ６２のゲートには第２ＰＷＭ信号生成部３２からバッファ３７を介して、スイッチング信号Ｓ１０が入力される。トランジスタ６２は、スイッチング信号Ｓ１０に従って、オンとオフとを切り換える。トランジスタ６２は、Ｎチャネル型のトランジスタである。

トランジスタ６３と、ダイオード６７とは、並列に接続されている。トランジスタ６３のドレインは、分圧回路２６の一端と、ダイオード６７のカソードと接続されている。トランジスタ６３のソースは、トランジスタ６４のドレイン、ダイオード６７のアノード、およびコイル６９の他端と接続されている。トランジスタ６３のゲートには第２ＰＷＭ信号生成部３２からバッファ３８を介して、スイッチング信号Ｓ１１が入力される。トランジスタ６３は、スイッチング信号Ｓ１１に従って、オンとオフとを切り換える。トランジスタ６３は、Ｎチャネル型のトランジスタである。

トランジスタ６４と、ダイオード６８とは、並列に接続されている。トランジスタ６４のドレインは、トランジスタ６３のソース、ダイオード６８のカソード、およびコイル６９の他端に接続されている。トランジスタ６４のソースは、基準電位と、ダイオード６８のアノードとに接続されている。トランジスタ６４のゲートには第２ＰＷＭ信号生成部３２からバッファ３９を介して、スイッチング信号Ｓ１２が入力される。トランジスタ６４は、スイッチング信号Ｓ１２に従って、オンとオフとを切り換える。トランジスタ６４は、Ｎチャネル型のトランジスタである。

第２ＰＷＭ信号生成部３２は、パワーマネージメント部５Ｂを制御し、電圧出力回路２の入力電圧の上下限を制限することで、電圧出力回路２の出力電圧の変動を抑制する。

第２ＰＷＭ信号生成部３２は、電圧出力回路２の入力電圧が閾値電圧以下の時には、トランジスタ６１と、トランジスタ６４とを動作させ、トランジスタ６２と、トランジスタ６３とを停止させる。これにより、パワーマネージメント部５Ｂは、電圧出力回路２にエネルギーを供給し、電圧出力回路２の入力電圧の下降を制限することができる。

第２ＰＷＭ信号生成部３２は、電圧出力回路２の入力電圧が閾値電圧を超えている時には、トランジスタ６２と、トランジスタ６３とを動作させ、トランジスタ６１と、トランジスタ６４とを停止させる。これにより、パワーマネージメント部５Ｂは、コンデンサ２２にエネルギーを回生し、電圧出力回路２の入力電圧の上昇を抑制することができる。

上述のとおり、第４実施形態では、パワーマネージメント部５Ｂは、Ｈブリッジ回路で構成されているので、電圧出力回路２の入力電圧の変動をより安定して抑制することができる。具体的には、パワーマネージメント部５Ｂは、コンデンサ２２と、コンデンサ２７との電圧の大きさに関わらず、コンデンサ２２にエネルギーを回生することができる。

以上、本発明の実施形態を説明したが、これら実施形態の内容により実施形態が限定されるものではない。また、前述した構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、前述した構成要素は適宜組み合わせることが可能である。さらに、前述した実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換又は変更を行うことができる。

１ 制御システム
２ 電圧出力回路
３ 制御回路
４ マイクロコンピュータ
５ パワーマネージメント部
６ 制御部
７ コンデンサ
８ 電圧出力部
９ 電源接続部
３１ 第１ＰＷＭ信号生成部
３２ 第２ＰＷＭ信号生成部
３３ 劣化検出部

Claims (7)

1. 振動、音又は圧力を発生させ、振動、音又は圧力を検出することができる静電型トランスデューサの制御回路であって、
   前記静電型トランスデューサに対して駆動電圧を印加する電圧出力回路に接続され、前記電圧出力回路に供給される直流電圧を昇圧する昇圧チョッパ回路で構成されたパワーマネージメント部と、
   前記電圧出力回路と前記パワーマネージメント部とを制御する制御部とを備え、
   前記制御部は、
   前記電圧出力回路を制御するための第１ＰＷＭ信号を生成する第１ＰＷＭ信号生成部と、
   前記パワーマネージメント部を制御するための第２ＰＷＭ信号を生成する第２ＰＷＭ信号生成部と、
   を有し、
   前記電圧出力回路は、エネルギー回生回路であり、前記パワーマネージメント部は、回生されたエネルギーにより変動する前記電圧出力回路の入力電圧を制御する為の第１スイッチング素子を備え、
   前記制御部は、前記電圧出力回路の入力電圧を監視し、前記電圧出力回路の入力電圧が閾値電圧以下の時は前記第１スイッチング素子を動作させ、前記電圧出力回路の入力電圧が閾値電圧を超えている時は前記第１スイッチング素子を停止させる、
   制御回路。
2. 前記パワーマネージメント部は、前記パワーマネージメント部の入力コンデンサにエネルギーを回生させるための第２スイッチング素子を備え、
   前記制御部は、前記電圧出力回路の入力電圧を監視し、
   前記電圧出力回路の入力電圧が前記閾値電圧以下の時は前記第１スイッチング素子を動作させるとともに、前記第２スイッチング素子を停止させ、
   前記電圧出力回路の入力電圧が前記閾値電圧を超えている時は前記第１スイッチング素子を停止させるとともに、前記第２スイッチング素子を動作させる、
   請求項１に記載の制御回路。
3. 前記制御部は、前記電圧出力回路の入力電圧が所定の値以上である場合、前記パワーマネージメント部および前記電圧出力回路とは異なる外部装置に前記パワーマネージメント部の出力電圧を供給する、
   請求項１または２に記載の制御回路。
4. 振動、音又は圧力を発生させ、振動、音又は圧力を検出することができる静電型トランスデューサの制御回路であって、
   前記静電型トランスデューサに対して駆動電圧を印加する電圧出力回路に接続され、前記電圧出力回路に供給される直流電圧を昇圧する昇圧チョッパ回路で構成されたパワーマネージメント部と、
   前記電圧出力回路と前記パワーマネージメント部とを制御する制御部とを備え、
   前記制御部は、
   前記電圧出力回路を制御するための第１ＰＷＭ信号を生成する第１ＰＷＭ信号生成部と、
   前記パワーマネージメント部を制御するための第２ＰＷＭ信号を生成する第２ＰＷＭ信号生成部と、
   を有し、
   前記昇圧チョッパ回路は、２列のスイッチ列を有するＨブリッジ回路で構成され、
   前記制御部は、前記電圧出力回路の入力電圧が所定の値以上である場合、前記パワーマネージメント部および前記電圧出力回路とは異なる外部装置に前記パワーマネージメント部の出力電圧を供給する、
   制御回路。
5. 前記制御部は、前記静電型トランスデューサの劣化度合いを検出する劣化検出部を備え、
   前記制御部は、前記静電型トランスデューサの劣化度合いに応じて前記パワーマネージメント部を制御する、
   請求項１から４のいずれか１項に記載の制御回路。
6. 請求項１から５のいずれか１項に記載の制御回路と、
   前記制御回路に接続され、前記静電型トランスデューサに電圧を印加する電圧出力回路と、
   を備える、制御装置。
7. インバータを更に含む、
   請求項６に記載の制御装置。

Images