JP7289793B2 - 表示装置およびその補正方法 - Google Patents

Description

本発明の一態様は、表示装置及びその動作方法に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、表示システム、電子機器、照明装置、入力装置（例えば、タッチセンサ等）、入出力装置（例えば、タッチパネル等）、それらの駆動方法、又はそれらの製造方法を一例として挙げることができる。

なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置等）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、及び電子機器等は、半導体装置といえる場合がある。もしくは、これらは半導体装置を有するといえる場合がある。

近年、解像度の高い表示装置が求められている。例えば、フルハイビジョン（画素数１９２０×１０８０）、４Ｋ（画素数３８４０×２１６０もしくは４０９６×２１６０等）、さらには８Ｋ（画素数７６８０×４３２０もしくは８１９２×４３２０等）といった画素数の多い表示装置が盛んに開発されている。

また、表示装置の大型化が求められている。例えば、家庭用のテレビジョン装置では、画面サイズが対角５０インチを超えるものが主流となっている。画面のサイズが大きいほど、一度に表示可能な情報量を多くできるため、デジタルサイネージ等では更なる大画面化が求められている。

表示装置としては、液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイが広く用いられている。これらの表示装置を構成するトランジスタの半導体材料には主にシリコンが用いられているが、近年、金属酸化物を用いたトランジスタを表示装置の画素に用いる技術も開発されている。

特許文献１には、トランジスタの半導体材料に非晶質シリコンを用いる技術が開示されている。特許文献２及び特許文献３には、トランジスタの半導体材料に金属酸化物を用いる技術が開示されている。特許文献４には、複数の表示パネルを並べることで、大型の表示装置を作製する技術が開示されている。

特開２００１－５３２８３号公報 特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報 特開２０１５－１８０９２４号公報

複数の表示パネルを並べることで大きな表示領域を実現した表示装置の場合、各表示パネルの特性のばらつきに起因して、表示パネル間の境界が視認されやすくなってしまう。

また、表示パネルに設けられた画素数が多くなると、当該表示パネルが有するトランジスタ及び表示素子の数が増える。このため、トランジスタの特性のばらつき及び表示素子の特性のばらつきに起因する、表示パネルに表示される画像の表示ムラが顕著になってしまう。

本発明の一態様は、表示品位の高い表示装置を提供することを課題の一つとする。本発明の一態様は、表示ムラが軽減された表示装置を提供することを課題の一つとする。本発明の一態様は、解像度の高い表示装置を提供することを課題の一つとする。本発明の一態様は、大型の表示領域を有する表示装置を提供することを課題の一つとする。本発明の一態様は、高いフレーム周波数で動作可能な表示装置を提供することを課題の一つとする。本発明の一態様は、消費電力が低い表示装置を提供することを課題の一つとする。本発明の一態様は、薄型の表示装置を提供することを課題の一つとする。本発明の一態様は、可撓性を有する表示装置を提供することを課題の一つとする。本発明の一態様は、視野角が広い表示装置を提供することを課題の一つとする。本発明の一態様は、小型の製造装置で作製できる表示装置を提供することを課題の一つとする。本発明の一態様は、低価格な表示装置を提供することを課題の一つとする。本発明の一態様は、信頼性の高い表示装置を提供することを課題の一つとする。本発明の一態様は、新規な表示装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置等を提供することを課題の一つとする。

本発明の一態様は、表示品位の高い表示装置の動作方法を提供することを課題の一つとする。本発明の一態様は、表示ムラが軽減された表示装置の動作方法を提供することを課題の一つとする。本発明の一態様は、解像度の高い表示装置の動作方法を提供することを課題の一つとする。本発明の一態様は、大型の表示領域を有する表示装置の動作方法を提供することを課題の一つとする。本発明の一態様は、高いフレーム周波数で動作可能な表示装置の動作方法を提供することを課題の一つとする。本発明の一態様は、消費電力が低い表示装置の動作方法を提供することを課題の一つとする。本発明の一態様は、薄型の表示装置の動作方法を提供することを課題の一つとする。本発明の一態様は、可撓性を有する表示装置の動作方法を提供することを課題の一つとする。本発明の一態様は、視野角が広い表示装置の動作方法を提供することを課題の一つとする。本発明の一態様は、小型の製造装置で作製できる表示装置の動作方法を提供することを課題の一つとする。本発明の一態様は、低価格な表示装置の動作方法を提供することを課題の一つとする。本発明の一態様は、信頼性の高い表示装置の動作方法を提供することを課題の一つとする。本発明の一態様は、新規な表示装置の動作方法を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置等の動作方法を提供することを課題の一つとする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はないものとする。明細書、図面、請求項の記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、第１の画素がマトリクス状に配列された第１の画素部と、第２の画素がマトリクス状に配列された第２の画素部と、を有する表示装置の動作方法であって、第１の画素部に表示される画像を補正する機能を有する第１の補正フィルタと、第２の画素部に表示される画像を補正する機能を有する第２の補正フィルタと、を作成し、第１の補正フィルタのフィルタ値と、第２の補正フィルタのフィルタ値と、を比較し、比較結果を基に、第１の補正フィルタのフィルタ値を修正する表示装置の動作方法である。

又は、本発明の一態様は、ｍ行ｎ列（ｍ、ｎは２以上の整数）の第１の画素がマトリクス状に配列された第１の画素部と、ｍ行ｎ列の第２の画素がマトリクス状に配列された第２の画素部と、を有し、ｍ行目の第１の画素と、１行目の第２の画素と、は隣接する表示装置の動作方法であって、第１の画素部に表示される画像を補正する機能を有する第１の補正フィルタと、第２の画素部に表示される画像を補正する機能を有する第２の補正フィルタと、を作成し、第１の補正フィルタは、第１の画素に対応するフィルタ値を有し、第２の補正フィルタは、第２の画素に対応するフィルタ値を有し、第２の画素部との境界部に設けられた第１の画素に対応するフィルタ値の平均値と、第１の画素部との境界部に設けられた第２の画素に対応するフィルタ値の平均値と、を比較し、比較結果を基に、第１の補正フィルタのフィルタ値を修正する表示装置の動作方法である。

又は、上記態様において、第１の補正フィルタは、第１の画素から射出される光の輝度を、第１の画素の複数の階調値について測定することにより、第１の画素から射出される光の輝度と、第１の画素の階調値と、の対応関係のデータを取得し、第１の画素部に特定の階調値の画像を表示して、第１の画素から射出される光の輝度を測定することにより、輝度データを取得した後、対応関係のデータと、輝度データと、を用いて作成されてもよい。

又は、本発明の一態様は、第１の画素がマトリクス状に配列された第１の画素部と、第２の画素がマトリクス状に配列された第２の画素部と、を有する表示装置の動作方法であって、第１の画素部に第１の画像を、第２の画素部に第２の画像をそれぞれ表示し、第１の画素から射出される光の輝度と、第２の画素から射出される光の輝度と、を比較し、比較結果を基に、第１の画素から射出される光の輝度を補正する表示装置の動作方法である。

又は、本発明の一態様は、ｍ行ｎ列（ｍ、ｎは２以上の整数）の第１の画素がマトリクス状に配列された第１の画素部と、ｍ行ｎ列の第２の画素がマトリクス状に配列された第２の画素部と、を有し、ｍ行目の第１の画素と、１行目の第２の画素と、は隣接する表示装置の動作方法であって、第１の画素部に第１の画像を、第２の画素部に第２の画像をそれぞれ表示し、第２の画素部との境界部に設けられた第１の画素から射出される光の輝度の平均値と、第１の画素部との境界部に設けられた第２の画素から射出される光の輝度の平均値と、を比較し、比較結果を基に、第１の画素から射出される光の輝度を補正する表示装置の動作方法である。

又は、上記態様において、第１の画素部に第１の画像を、第２の画素部に第２の画像をそれぞれ表示する前に、第１の画素から射出される光の輝度を、第１の画素の複数の階調値について測定することにより、第１の画素から射出される光の輝度と、第１の画素の階調値と、の対応関係のデータを取得し、第１の画素部に特定の階調値の画像を表示して、第１の画素から射出される光の輝度を測定することにより、輝度データを取得し、対応関係のデータと、輝度データと、を用いて、補正フィルタを作成し、第１の画像は、補正フィルタを用いて補正された画像であってもよい。

又は、上記態様において、特定の階調値の画像は、全ての第１の画素の階調値が等しい画像であってもよい。

又は、本発明の一態様は、画素部と、処理部と、を有する表示装置であり、画素部には、画素がマトリクス状に配列され、画素は、表示素子と、メモリ回路と、を有し、処理部は、表示素子により表示された画像に基づき取得された輝度データを用いて、補正フィルタを作成する機能を有し、メモリ回路は、補正フィルタを保持する機能を有する表示装置である。

又は、上記態様において、画素は、表示素子と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第１の容量素子と、第２の容量素子と、を有し、第１のトランジスタのソース又はドレインの一方は、第１の容量素子の一方の電極と電気的に接続され、第１の容量素子の他方の電極は、第２のトランジスタのソース又はドレインの一方と電気的に接続され、第２のトランジスタのソース又はドレインの一方は、第３のトランジスタのゲートと電気的に接続され、第３のトランジスタのゲートは、第２の容量素子の一方の電極と電気的に接続され、第２の容量素子の他方の電極は、第３のトランジスタのソース又はドレインの一方と電気的に接続され、第３のトランジスタのソース又はドレインの一方は、第４のトランジスタのソース又はドレインの一方と電気的に接続され、第４のトランジスタのソース又はドレインの他方は、表示素子の一方の電極と電気的に接続されていてもよい。

又は、上記態様において、表示素子は、有機ＥＬ素子であってもよい。

又は、上記態様において、第２のトランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）と、を有してもよい。

本発明の一態様により、表示品位の高い表示装置を提供することができる。本発明の一態様により、表示ムラが軽減された表示装置を提供することができる。本発明の一態様により、解像度の高い表示装置を提供することができる。本発明の一態様により、大型の表示領域を有する表示装置を提供することができる。本発明の一態様により、高いフレーム周波数で動作可能な表示装置を提供することができる。本発明の一態様により、消費電力が低い表示装置を提供することができる。本発明の一態様により、薄型の表示装置を提供することができる。本発明の一態様により、可撓性を有する表示装置を提供することができる。本発明の一態様により、視野角が広い表示装置を提供することができる。本発明の一態様により、小型の製造装置で作製できる表示装置を提供することができる。本発明の一態様により、低価格な表示装置を提供することができる。本発明の一態様により、信頼性の高い表示装置を提供することができる。本発明の一態様により、新規な表示装置を提供することができる。本発明の一態様により、新規な半導体装置等を提供することができる。

本発明の一態様により、表示品位の高い表示装置の動作方法を提供することができる。本発明の一態様により、表示ムラが軽減された表示装置の動作方法を提供することができる。本発明の一態様により、解像度の高い表示装置の動作方法を提供することができる。本発明の一態様により、大型の表示領域を有する表示装置の動作方法を提供することができる。本発明の一態様により、高いフレーム周波数で動作可能な表示装置の動作方法を提供することができる。本発明の一態様により、消費電力が低い表示装置の動作方法を提供することができる。本発明の一態様により、薄型の表示装置の動作方法を提供することができる。本発明の一態様により、可撓性を有する表示装置の動作方法を提供することができる。本発明の一態様により、視野角が広い表示装置の動作方法を提供することができる。本発明の一態様により、小型の製造装置で作製できる表示装置の動作方法を提供することができる。本発明の一態様により、低価格な表示装置の動作方法を提供することができる。本発明の一態様により、信頼性の高い表示装置の動作方法を提供することができる。本発明の一態様により、新規な表示装置の動作方法を提供することができる。本発明の一態様により、新規な半導体装置等の動作方法を提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。明細書、図面、請求項の記載から、これら以外の効果を抽出することが可能である。

表示装置の一例を示す図。 表示部の一例を示す図。 表示パネルの一例を示す図。 表示装置の一例を示す図。 表示装置の動作の一例を示す図。 表示装置の動作の一例を示す図。 表示装置の動作の一例を示す図。 画素の一例を示す図。 表示装置の一例を示す図。 表示部の一例を示す図。 画素の一例を示す図。 画素の動作の一例を示す図。 画素の一例を示す図。 画素の動作の一例を示す図。 表示装置の動作の一例を示す図。 表示装置の動作の一例を示す図。 表示装置の動作の一例を示す図。 表示装置の一例を示す図。 トランジスタの一例を示す図。 トランジスタの一例を示す図。 トランジスタの一例を示す図。 トランジスタの一例を示す図。 電子機器の一例を示す図。 実施例１で用いた表示装置を示す図。 実施例１の表示結果を示す写真。 実施例２の輝度データを示す写真。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

また、図面において示す各構成の、位置、大きさ、範囲等は、理解の簡単のため、実際の位置、大きさ、範囲等を表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、範囲等に限定されない。

なお、「膜」という用語と、「層」という用語とは、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能である。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能である。

本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）等に分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。

また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。

（実施の形態１）
本実施の形態では、本発明の一態様の表示装置について図１乃至図１７を用いて説明する。

本発明の一態様は、複数の表示パネルを並べることで大きな表示領域を実現した場合であっても、表示パネル間の境界が認識されにくくなる表示装置及びその動作方法に関する。

＜１－１．表示装置の構成例１＞
図１（Ａ）、（Ｂ）は、表示装置１０Ａの構成例を示すブロック図である。

表示装置１０Ａは、外部から受信したデータを用いて、画像データを生成する機能と、当該画像データに基づいて、画像を表示する機能と、を有する。

図１（Ａ）に示すように、表示装置１０Ａは、表示部２０Ａ及び信号生成部３０Ａを有する。表示部２０Ａは、複数の表示パネルＤＰを有する。信号生成部３０Ａは、外部から受信したデータを用いて、画像データを生成する機能を有する。表示パネルＤＰは、当該画像データに基づいて、画像を表示する機能を有する。

図１（Ａ）では、表示部２０Ａに、表示パネルＤＰが２行１列に並べられた例を示す。表示パネルＤＰの表示はそれぞれ独立に制御することができる。なお、表示部２０Ａに、表示パネルＤＰを３行以上並べてもよいし、２列以上並べてもよい。

本明細書等において、ｐ行ｑ列目（ｐ，ｑは１以上の整数）に設けられた表示パネルＤＰを、表示パネルＤＰ［ｐ，ｑ］と示す。

複数の表示パネルＤＰを並べることで、広い表示領域を有する表示部２０Ａを作製することができる。

図１（Ｂ）に、表示パネルＤＰ［１，１］及び表示パネルＤＰ［２，１］の構成例を示す。表示パネルＤＰ［１，１］は、画素部２１Ａ、走査線駆動回路２２Ａ（ゲートドライバともいう）、信号線駆動回路２３Ａ（ソースドライバともいう）、及びタイミングコントローラ２４Ａを有する。表示パネルＤＰ［２，１］は、画素部２１Ｂ、走査線駆動回路２２Ｂ、信号線駆動回路２３Ｂ、及びタイミングコントローラ２４Ｂを有する。信号生成部３０Ａは、フロントエンド部３１、デコーダ３２、処理部３３、受信部３４、インターフェース３５、制御部３６、処理部４０Ａ、及び分割部４５Ａを有する。

なお、本明細書等において、画素部２１Ａ及び画素部２１Ｂ等の、本発明の一態様の表示装置が有する表示部に設けられた画素部を、画素部２１という場合がある。また、走査線駆動回路２２Ａ及び走査線駆動回路２２Ｂ等の、本発明の一態様の表示装置が有する表示部に設けられた走査線駆動回路を、走査線駆動回路２２という場合がある。さらに、信号線駆動回路２３Ａ及び信号線駆動回路２３Ｂ等の、本発明の一態様の表示装置が有する表示部に設けられた信号線駆動回路を、信号線駆動回路２３という場合がある。

以下では、表示パネルＤＰ及び信号生成部３０Ａが有する各構成要素について説明する。

画素部２１Ａ及び画素部２１Ｂは、複数の画素を有する。画素部２１Ａ及び画素部２１Ｂは、画像を表示する機能を有する。

画素は、表示素子を有する。画素は、階調値に応じた輝度の光を射出する機能を有する。走査線駆動回路２２Ａ及び信号線駆動回路２３Ａから供給される信号により、画素の階調が制御され、画素部２１Ａに所定の画像が表示される。また、走査線駆動回路２２Ｂ及び信号線駆動回路２３Ｂから供給される信号により、画素の階調が制御され、画素部２１Ｂに所定の画像が表示される。

走査線駆動回路２２Ａは、画素を選択するための信号（選択信号ともいう）を画素部２１Ａに供給する機能を有する。走査線駆動回路２２Ｂは、選択信号を画素部２１Ｂに供給する機能を有する。

信号線駆動回路２３Ａは、画素が表現する階調を表した信号（画像信号ともいう）を画素部２１Ａに供給する機能を有する。信号線駆動回路２３Ｂは、画像信号を画素部２１Ｂに供給する機能を有する。選択信号が供給された画素に画像信号が供給されることにより、当該画素は階調値に応じた輝度の光を射出し、画素部２１Ａ及び画素部２１Ｂに所定の画像が表示される。

タイミングコントローラ２４Ａは、走査線駆動回路２２Ａ、信号線駆動回路２３Ａ等で用いられるタイミング信号（クロック信号、スタートパルス信号等）を生成する機能を有する。タイミングコントローラ２４Ｂは、走査線駆動回路２２Ｂ、信号線駆動回路２３Ｂ等で用いられるタイミング信号を生成する機能を有する。走査線駆動回路２２Ａから選択信号が出力されるタイミング及び信号線駆動回路２３Ａから画像信号が出力されるタイミングのうち、一方又は双方は、タイミングコントローラ２４Ａによって生成されたタイミング信号によって制御される。走査線駆動回路２２Ｂから選択信号が出力されるタイミング及び信号線駆動回路２３Ｂから画像信号が出力されるタイミングのうち、一方又は双方は、タイミングコントローラ２４Ｂによって生成されたタイミング信号によって制御される。また、表示パネルＤＰ［１，１］が、走査線駆動回路を複数有する場合、複数の走査線駆動回路から信号が出力されるタイミングは、タイミングコントローラ２４Ａによって生成されたタイミング信号によって同期される。表示パネルＤＰ［２，１］が、走査線駆動回路を複数有する場合、複数の走査線駆動回路から信号が出力されるタイミングは、タイミングコントローラ２４Ｂによって生成されたタイミング信号によって同期される。同様に、表示パネルＤＰ［１，１］が、信号線駆動回路を複数有する場合、信号線駆動回路から信号が出力されるタイミングは、タイミングコントローラ２４Ａによって生成されたタイミング信号によって同期される。表示パネルＤＰ［２，１］が、信号線駆動回路を複数有する場合、信号線駆動回路から信号が出力されるタイミングは、タイミングコントローラ２４Ｂによって生成されたタイミング信号によって同期される。

フロントエンド部３１は、外部から入力される信号を受信し、適宜信号処理を行う機能を有する。フロントエンド部３１には、例えば、所定の方式で符号化され、変調された放送信号等が入力される。フロントエンド部３１は、受信した画像信号の復調、アナログ－デジタル変換等を行う機能を有することができる。また、フロントエンド部３１はエラー訂正を行う機能を有していてもよい。フロントエンド部３１によって受信され、信号処理が施されたデータは、デコーダ３２に出力される。

デコーダ３２は、符号化された信号を復号する機能を有する。フロントエンド部３１に入力された放送信号等に含まれる画像データが圧縮されている場合、デコーダ３２によって伸長が行われる。例えば、デコーダ３２は、エントロピー復号、逆量子化、逆離散コサイン変換（ＩＤＣＴ）や逆離散サイン変換（ＩＤＳＴ）等の逆直交変換、フレーム内予測、フレーム間予測等を行う機能を有することができる。デコーダ３２による復号処理により生成された画像データは、処理部３３に出力される。

処理部３３は、デコーダ３２から入力された画像データに対して画像処理を行い、第１の画像データＳＤ１を生成し、処理部４０Ａに出力する機能を有する。

画像処理の例としては、ノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理等が挙げられる。色調補正処理や輝度補正処理は、ガンマ補正等を用いて行うことができる。

ノイズ除去処理としては、文字等の輪郭の周辺に生じるモスキートノイズ、高速の動画で生じるブロックノイズ、ちらつきを生じさせるランダムノイズ等のさまざまなノイズの除去が挙げられる。

階調変換処理は、第１の画像データＳＤ１が示す階調を表示部２０Ａの出力特性に対応した階調へ変換する処理である。例えば階調数を大きくする場合、小さい階調数で入力された画像に対して、各画素に対応する階調値を補間して割り当てることで、ヒストグラムを平滑化する処理を行うことができる。また、ダイナミックレンジを広げる、ハイダイナミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。

色調補正処理は、画像の色調を補正する処理である。また輝度補正処理は、画像の明るさ（輝度コントラスト）を補正する処理である。例えば、表示部２０Ａが設けられる空間の照明の種類や輝度、又は色純度等に応じて、表示部２０Ａに表示される画像の輝度や色調が最適となるように補正される。

フレーム間補間処理は、表示する画像のフレーム周波数を増大させる場合に、本来存在しないフレーム（補間フレーム）の画像を生成する処理である。例えば、ある２枚の画像の差分から２枚の画像の間に挿入する補間フレームの画像を生成する。又は２枚の画像の間に複数枚の補間フレームの画像を生成することもできる。例えば画像データのフレーム周波数が６０Ｈｚであったとき、複数枚の補間フレームを生成することで、表示部２０Ａに出力される画像信号のフレーム周波数を、２倍の１２０Ｈｚ、又は４倍の２４０Ｈｚ、又は８倍の４８０Ｈｚ等に増大させることができる。

なお、上記の画像処理は、処理部３３とは別途設けられた処理部によって行うこともできる。また、上記の画像処理の一つ又は複数を、処理部４０Ａによって行ってもよい。

受信部３４は、外部から入力されるデータ又は制御信号を受信する機能を有する。受信部３４へのデータ又は制御信号の入力には、演算処理装置５０、リモートコントローラ、携帯情報端末（スマートフォンやタブレット等）、表示部２０Ａに設けられた操作ボタン、タッチパネル等を用いることができる。なお、演算処理装置５０としては、コンピュータ、サーバ、クラウド等、演算処理能力に優れた計算機が挙げられる。

インターフェース３５は、受信部３４が受信したデータ又は制御信号に適宜信号処理を施し、制御部３６に出力する機能を有する。

制御部３６は、信号生成部３０Ａが有する各回路に制御信号を供給する機能を有する。例えば、制御部３６は、デコーダ３２、処理部３３、処理部４０Ａ、及び分割部４５Ａに制御信号を供給する機能を有する。制御部３６による制御は、受信部３４が受信した制御信号等に基づいて行うことができる。

処理部４０Ａは、補正フィルタを作成する機能を有する。また、処理部４０Ａは、処理部３３から入力された第１の画像データＳＤ１を、作成した補正フィルタを用いて補正することにより、第２の画像データＳＤ２を生成する機能を有する。例えば、処理部４０Ａは、表示部２０Ａに表示される画像の表示ムラが軽減されるように、第１の画像データＳＤ１を補正する機能を有する。例えば、処理部４０Ａは、詳細は後述するが、表示パネル間の境界が認識されにくくなるように、第１の画像データＳＤ１を補正する機能を有する。処理部４０Ａによって生成された第２の画像データＳＤ２は、分割部４５Ａに出力される。

分割部４５Ａは、処理部４０Ａから入力された第２の画像データＳＤ２を分割する機能を有する。第２の画像データＳＤ２は、表示部２０Ａに設けられた表示パネルＤＰと同じ数に分割することができる。図１（Ａ）においては、第２の画像データＳＤ２が２×１個（第２の画像データＳＤ２［１，１］、及び第２の画像データＳＤ２［２，１］）に分割され、表示部２０Ａに出力される。第２の画像データＳＤ２［１，１］は、表示パネルＤＰ［１，１］に表示される画像に対応する画像データであり、第２の画像データＳＤ２［２，１］は、表示パネルＤＰ［２，１］に表示される画像に対応する画像データである。分割部４５Ａは、第２の画像データＳＤ２［１，１］を信号線駆動回路２３Ａに出力し、第２の画像データＳＤ２［２，１］を信号線駆動回路２３Ｂに出力する。

図２に、表示パネルＤＰ［１，１］及び表示パネルＤＰ［２，１］の具体的な構成例を示す。

画素部２１Ａ及び画素部２１Ｂは、それぞれ複数の画素２５を有する。図２では、画素部２１Ａ及び画素部２１Ｂが、それぞれｍ行ｎ列（ｍ及びｎはそれぞれ１以上の整数）のマトリクス状に配置された複数の画素２５を有する例を示す。

本明細書等において、画素部２１Ａに設けられた画素を、第１の画素という場合がある。また、画素部２１Ｂに設けられた画素を、第２の画素という場合がある。

画素部２１Ａの、画素部２１Ｂとの境界部を境界部２８Ａとする。また、画素部２１Ｂの、画素部２１Ａとの境界部を境界部２８Ｂとする。境界部２８Ａには、例えばｍ行目の画素２５が設けられているものとすることができる。例えば、境界部２８Ａには、（７／８）ｍ＋１行目乃至ｍ行目の画素２５が設けられているものとすることができる。例えば、境界部２８Ａには、（３／４）ｍ＋１行目乃至ｍ行目の画素２５が設けられているものとすることができる。又は、境界部２８Ａには、（１／２）ｍ＋１行目乃至ｍ行目の画素２５が設けられているものとすることができる。

また、境界部２８Ｂには、例えば１行目の画素２５が設けられているものとすることができる。例えば、境界部２８Ｂには、１行目乃至（１／８）ｍ行目の画素２５が設けられているものとすることができる。例えば、境界部２８Ｂには、１行目乃至（１／４）ｍ行目の画素２５が設けられているものとすることができる。例えば、境界部２８Ｂには、１行目乃至（１／２）ｍ行目の画素２５が設けられているものとすることができる。

表示パネルＤＰ［１，１］は、ｍ本の走査線ＧＬａ（選択信号線、ゲート線等ともいう）を有する。表示パネルＤＰ［２，１］は、ｍ本の走査線ＧＬｂを有する。ｍ本の走査線ＧＬａ及びｍ本の走査線ＧＬｂは、それぞれ、行方向に延在する。ｍ本の走査線ＧＬａ及びｍ本の走査線ＧＬｂは、それぞれ、行方向に並ぶ画素２５と電気的に接続される。

本明細書等において、走査線ＧＬａ及び走査線ＧＬｂ等、本発明の一態様の表示装置に設けられた走査線を、走査線ＧＬという場合がある。

また、本明細書等では、ｉ行目（ｉは１以上ｍ以下の整数）の画素２５と電気的に接続する走査線ＧＬを走査線ＧＬ［ｉ］と示す。なお、走査線ＧＬ以外においても、ｉ行目の要素を表す記号又は符号に［ｉ］と付して区別する場合がある。

走査線ＧＬａの一端は、走査線駆動回路２２Ａと電気的に接続され、走査線ＧＬｂの一端は、走査線駆動回路２２Ｂと電気的に接続される。走査線駆動回路２２Ａは、走査線ＧＬａに選択信号を供給する機能を有し、走査線駆動回路２２Ｂは、走査線ＧＬｂに選択信号を供給する機能を有する。選択信号は、走査線ＧＬａを介して、画素部２１Ａが有する画素２５に供給され、走査線ＧＬｂを介して、画素部２１Ｂが有する画素２５に供給される。

また、走査線駆動回路２２Ａは、走査線ＧＬａ［１］から走査線ＧＬａ［ｍ］まで順に選択信号を供給する機能を有する。言い換えると、走査線駆動回路２２Ａは、走査線ＧＬａ［１］乃至走査線ＧＬａ［ｍ］を順に走査する機能を有する。走査線ＧＬａ［ｍ］まで走査した後、再び走査線ＧＬａ［１］から順に走査する。また、走査線駆動回路２２Ｂは、走査線ＧＬｂ［１］から走査線ＧＬｂ［ｍ］まで順に選択信号を供給する機能を有する。言い換えると、走査線駆動回路２２Ｂは、走査線ＧＬｂ［１］乃至走査線ＧＬｂ［ｍ］を順に走査する機能を有する。走査線ＧＬｂ［ｍ］まで走査した後、再び走査線ＧＬｂ［１］から順に走査する。

なお、表示パネルＤＰ［１，１］に、走査線駆動回路２２Ａの他、もう１つ走査線駆動回路を設けてもよい。当該走査線駆動回路は、走査線ＧＬａの他端と電気的に接続される。よって、２つの走査線駆動回路が、画素部２１Ａを挟んで向かい合う位置に設けられる。また、表示パネルＤＰ［２，１］に、走査線駆動回路２２Ｂの他、もう１つ走査線駆動回路を設けてもよい。当該走査線駆動回路は、走査線ＧＬｂの他端と電気的に接続される。よって、２つの走査線駆動回路が、画素部２１Ｂを挟んで向かい合う位置に設けられる。

１つの表示パネルＤＰに走査線駆動回路が２個設けられている場合、１本の走査線ＧＬａ又は走査線ＧＬｂに、２つの走査線駆動回路から同時に選択信号を供給することで、当該走査線への選択信号の供給能力を高めることができる。

表示パネルＤＰ［１，１］は、ｎ本の信号線ＳＬａ（画像信号線、ソース線等ともいう）を有し、表示パネルＤＰ［２，１］は、ｎ本の信号線ＳＬｂを有する。ｎ本の信号線ＳＬａ及びｎ本の信号線ＳＬｂは、それぞれ、列方向に延在する。ｎ本の信号線ＳＬａ及びｎ本の信号線ＳＬｂは、それぞれ、列方向に並ぶ複数の画素２５と電気的に接続される。

本明細書等において、信号線ＳＬａ及び信号線ＳＬｂ等、本発明の一態様の表示装置に設けられた信号線を、信号線ＳＬという場合がある。

また、本明細書等では、ｊ列目（ｊは１以上ｎ以下の整数）の画素２５と電気的に接続する信号線ＳＬを信号線ＳＬ［ｊ］と示す。なお、信号線ＳＬ以外においても、ｊ列目の要素を表す記号又は符号に［ｊ］と付して区別する場合がある。

信号線ＳＬａは、信号線駆動回路２３Ａと電気的に接続され、信号線ＳＬｂは、信号線駆動回路２３Ｂと電気的に接続される。信号線駆動回路２３Ａは、信号線ＳＬａに画像信号を供給する機能を有し、信号線駆動回路２３Ｂは、信号線ＳＬｂに画像信号を供給する機能を有する。画像信号は、信号線ＳＬａを介して、画素部２１Ａが有する画素２５に供給され、信号線ＳＬｂを介して、画素部２１Ｂが有する画素２５に供給される。

画素２５は、表示素子を有する。画素２５に設けられる表示素子の例としては、発光素子が挙げられる。発光素子としては、例えばＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、半導体レーザ等の、自発光性の発光素子が挙げられる。表示素子として発光素子、特にＯＬＥＤ又はマイクロＬＥＤを用いることにより、鮮やかな画像を表示し、表示品位を高めることができる。また、発光素子を有する表示装置は、バックライトを必要としないため、薄型の表示装置を提供することができる。また、可撓性を有する表示装置を提供することができる。さらに、視野角の広い表示装置を提供することができる。

また、表示素子として、液晶素子を用いてもよい。液晶素子としては、透過型の液晶素子、反射型の液晶素子、半透過型の液晶素子等が挙げられる。表示素子として液晶素子を用いることにより、低消費電力の表示装置を提供することができる。

また、表示素子として、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）素子、光干渉方式のＭＥＭＳ素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用した表示素子等を用いてもよい。

表示部２０Ａに設けられる画素２５の数は自由に設定することができる。表示部２０Ａを大型とし、さらに高精細度の画像を表示するためには、画素２５を多く配置することが好ましい。例えば、２Ｋの画像を表示する場合は、１９２０×１０８０個以上の画素を設けることが好ましい。また、４Ｋの画像を表示する場合は、３８４０×２１６０個以上、又は４０９６×２１６０個以上の画素を設けることが好ましい。また、８Ｋの画像を表示する場合は、７６８０×４３２０個以上、又は８１９２×４３２０個以上の画素を設けることが好ましい。また、表示部２０Ａにはさらに多くの画素を設けることもできる。

ここで、複数の表示パネルＤＰを用いて大型の表示部２０Ａを作製する場合、１つの表示パネルＤＰの大きさは大型である必要がない。したがって、表示パネルＤＰを作製するための製造装置を大型化しなくてもよく、省スペース化が可能である。また、中小型の表示パネルの製造装置を用いることができ、表示部２０Ａの大型化のために新規な製造装置を利用しなくてもよいため、製造コストを抑えることができる。また、表示パネルＤＰの大型化に伴う歩留まりの低下を抑制できる。

表示パネルＤＰの大きさが同じである場合、複数の表示パネルＤＰを有する表示部の方が、１つの表示パネルＤＰを有する表示部に比べて表示領域が広く、一度に表示できる情報量が多い等の効果を有する。

なお、図２に示す複数の画素２５は、それぞれ、赤色（Ｒ）、緑色（Ｇ）、又は青色（Ｂ）の光を射出する機能を有する構成とすることができる。又は、図２に示す複数の画素２５は、それぞれ、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、又は白色（Ｗ）の光を射出する機能を有する構成とすることができる。このように、異なる色の光を射出することができる画素２５を画素部２１Ａ及び画素部２１Ｂに設けることにより、フルカラーの表示を行うことができる。なお、異なる色の光を射出することができる画素２５を画素部２１Ａ及び画素部２１Ｂに設けた場合、画素２５を副画素ということができる。

ここで、表示パネルＤＰが、画素部２１を囲むように非表示領域を有する場合を考える。このとき、例えば、複数の表示パネルＤＰの出力画像を合わせて一つの画像を表示すると、当該一つの画像は、表示装置１０Ａの使用者にとって分離したように視認されてしまう。

表示パネルＤＰの非表示領域を狭くする（狭額縁な表示パネルＤＰを用いる）ことで、各表示パネルＤＰの表示が分離して見えることを抑制できるが、表示パネルＤＰの非表示領域を完全になくすことは困難である。

また、表示パネルＤＰの非表示領域の面積が狭いと、表示パネルＤＰの端部と表示パネルＤＰ内の素子との距離が短くなり、表示パネルＤＰの外部から侵入する不純物によって、素子が劣化しやすくなる場合がある。

そこで、本発明の一態様では、複数の表示パネルＤＰの一部が重なるように配置する。重ねた２つの表示パネルＤＰのうち、少なくとも表示面側（上側）に位置する表示パネルＤＰは、可視光を透過する領域を画素部２１と隣接して有する。本発明の一態様では、下側に配置される表示パネルＤＰの画素部２１と、上側に配置される表示パネルＤＰの可視光を透過する領域とが重なる。したがって、重ねた２つの表示パネルＤＰの画素部２１の間の非表示領域を縮小すること、さらには無くすことができる。これにより、使用者から表示パネルＤＰのつなぎ目が認識されにくい、大型の表示部２０Ａを実現することができる。

上側に位置する表示パネルＤＰの非表示領域の少なくとも一部は、可視光を透過する領域であり、下側に位置する表示パネルＤＰの画素部２１と重ねることができる。また、下側に位置する表示パネルＤＰの非表示領域の少なくとも一部は、上側に位置する表示パネルＤＰの画素部２１、又は可視光を遮る領域と重ねることができる。これらの部分については、表示部２０Ａの狭額縁化（画素部以外の面積の縮小化）に影響しないため、面積の縮小化をしなくてもよい。

表示パネルＤＰの非表示領域が広いと、表示パネルＤＰの端部と表示パネルＤＰ内の素子との距離が長くなり、表示パネルＤＰの外部から侵入する不純物によって、素子が劣化することを抑制できる。例えば、表示素子として有機ＥＬ素子を用いる場合は、表示パネルＤＰの端部と有機ＥＬ素子との距離を長くするほど、表示パネルＤＰの外部から水分又は酸素等の不純物が有機ＥＬ素子に侵入しにくくなる（又は到達しにくくなる）。本発明の一態様の表示装置では、表示パネルＤＰの非表示領域の面積を十分に確保できるため、有機ＥＬ素子等を用いた表示パネルＤＰを適用しても、信頼性が高い大型の表示部２０Ａを実現できる。

このように、表示部２０Ａに複数の表示パネルＤＰが設けられる場合、隣接する表示パネルＤＰ間において画素部２１が連続するように、複数の表示パネルＤＰが配置されることが好ましい。

図３（Ａ）に、表示パネルＤＰの構成例を示し、図３（Ｂ）に表示パネルＤＰの配置例を示す。

図３（Ａ）に示す表示パネルＤＰは、画素部２１、可視光を透過する領域７２、及び可視光を遮る領域７３を有する。可視光を透過する領域７２及び可視光を遮る領域７３は、それぞれ、画素部２１と隣接して設けられる。図３（Ａ）では、表示パネルＤＰにＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）７４が設けられている例を示す。

図２に示すように、画素部２１には、複数の画素２５が含まれる。可視光を透過する領域７２には、表示パネルＤＰを構成する一対の基板、及び当該一対の基板に挟持された表示素子を封止するための封止材等が設けられていてもよい。このとき、可視光を透過する領域７２に設けられる部材には、可視光に対して透光性を有する材料を用いる。可視光を遮る領域７３には、画素部２１に含まれる画素２５と電気的に接続された配線等が設けられていてもよい。また、可視光を遮る領域７３には、走査線駆動回路２２及び信号線駆動回路２３の一方又は双方が設けられていてもよい。また、可視光を遮る領域７３には、ＦＰＣ７４と接続された端子、当該端子と接続された配線等が設けられていてもよい。

図３（Ｂ）は、図３（Ａ）に示す表示パネルＤＰを、縦方向（行方向）に２つ配置した例であり、表示パネルＤＰの表示面側の斜視図である。

２つの表示パネルＤＰ（表示パネルＤＰ［１，１］及び表示パネルＤＰ［２，１］）は、互いに重なる領域を有するように配置されている。具体的には、表示パネルＤＰ［２，１］が有する可視光を透過する領域７２が、画素部２１Ａの上（表示面側）に重畳するように配置されている。これにより、画素部２１Ａ及び画素部２１Ｂがほぼつなぎ目なく配置された領域を表示部２０Ａの表示領域２９とすることができる。

ここで、表示パネルＤＰは、可撓性を有していることが好ましい。例えば、表示パネルＤＰを構成する一対の基板は可撓性を有することが好ましい。これにより、画素部２１Ｂにおける上面の高さを、画素部２１Ａにおける上面の高さと一致するように、表示パネルＤＰ［２，１］を緩やかに湾曲させることができる。そのため、表示パネルＤＰ［１，１］と表示パネルＤＰ［２，１］とが重なる領域近傍を除き、各表示領域の高さを揃えることが可能で、表示領域２９に表示する画像の表示品位を高めることができる。

なお、隣接する２つの表示パネルＤＰ間の段差を軽減するため、表示パネルＤＰの厚さは薄いことが好ましい。例えば、表示パネルＤＰの厚さは、１ｍｍ以下が好ましく、３００μｍ以下はより好ましく、１００μｍ以下がさらに好ましい。

図４（Ａ）に示すように、表示部２０Ａには、表示パネルＤＰが隣接する領域、すなわち表示パネルＤＰのつなぎ目の領域（図中の領域Ｓ）が存在する。複数の表示パネルＤＰを用いて画像を表示する際、領域Ｓにおける画像の連続性が確保されることが好ましい。

しかしながら、画素２５が有するトランジスタの特性又は容量素子のサイズ、信号線ＳＬの寄生抵抗又は寄生容量、信号線駆動回路２３の駆動能力等は、表示パネルＤＰごとにばらつきが生じ得る。そのため、画像信号が各表示パネルＤＰに供給された際、表示パネルＤＰごとに表示画像に誤差が生じ、これによりつなぎ目の領域において画像が不連続になり得る。また、図３（Ｂ）に示すように、１つの表示パネルＤＰの画素部２１が他の表示パネルＤＰの可視光を透過する領域７２と重なる領域を有する場合、つなぎ目の領域においては画素部２１に表示された画像が可視光を透過する領域７２を介して視認されるため、階調に誤差が生じ得る。よって、処理部３３によって生成された第１の画像データＳＤ１をそのまま分割したデータ（第１の画像データＳＤ１［１，１］及び第１の画像データＳＤ１［２，１］）を各表示パネルＤＰに供給すると、図４（Ｂ）に示すように、領域Ｓにおいて不連続な画像が視認され得る。

ここで、表示装置１０Ａが有する処理部４０Ａは、２つの表示パネルＤＰのつなぎ目における画像の不連続性が緩和されるように、第１の画像データＳＤ１を補正することができる。これにより、複数の表示パネルＤＰを用いて表示部２０Ａを構成する場合に、表示パネルＤＰのつなぎ目において画像の乱れを視認されにくくできる。また、表示パネルごとの色調のずれ、例えば表示パネルＤＰ［１，１］に表示される画像の色調と、表示パネルＤＰ［２，１］に表示される画像の色調と、のずれを小さくすることができる。以上により、表示品位を高めることができる。

＜１－２．表示装置の動作方法の一例１＞
次に、表示装置１０Ａの動作方法の一例について説明する。図５（Ａ）、（Ｂ）は、表示パネルＤＰのつなぎ目における画像の不連続性を緩和するために用いられる、補正フィルタの作成方法を説明するフローチャートである。

図５（Ａ）に示す動作方法の一例について説明する。まず、処理部４０Ａが、表示パネルＤＰ［１，１］に表示される画像に対応する画像データを補正するために用いる補正フィルタ、及び表示パネルＤＰ［２，１］に表示される画像に対応する画像データを補正するために用いる補正フィルタを作成する（ステップＳ０１）。ここで、本明細書等において、表示パネルＤＰ［１，１］に表示される画像に対応する画像データを補正するために用いる補正フィルタを、第１の補正フィルタという。また、表示パネルＤＰ［２，１］に表示される画像に対応する画像データを補正するために用いる補正フィルタを、第２の補正フィルタという。

第１の補正フィルタは、例えば、表示パネルＤＰ［１，１］に表示される画像の表示ムラを軽減するための補正フィルタとすることができる。第２の補正フィルタは、例えば、表示パネルＤＰ［２，１］に表示される画像の表示ムラを軽減するための補正フィルタとすることができる。第１の補正フィルタ及び第２の補正フィルタの作成方法の詳細については後述するが、第１の補正フィルタは、例えば特定の階調値の画像を表示パネルＤＰ［１，１］に表示した際に画素２５から射出される光の輝度の、画素２５間のばらつきが小さくなるように作成することができる。また、第２の補正フィルタは、例えば特定の階調値の画像を表示パネルＤＰ［２，１］に表示した際に画素２５から射出される光の輝度の、画素２５間のばらつきが小さくなるように作成することができる。

本明細書等において、特定の階調値の画像とは、例えば全ての画素の階調値が等しい画像を示す。

ここで、画素から射出される光の輝度の画素間のばらつきは、中間階調の画像を表示する場合に大きくなることが多い。よって、特定の階調値の画像として、全ての画素２５の階調値が等しい画像とする場合、例えば、全ての画素２５の階調値が中間階調である画像とすることが好ましい。例えば、画素２５が表現可能な階調値が０乃至２５５である場合は、全ての画素２５の階調値が１２７又はその近傍である画像とすることが好ましい。例えば、全面灰色の画像であることが好ましい。

第１の補正フィルタは、例えば、表示パネルＤＰ［１，１］が有する画素２５から射出される光の輝度の、画素２５毎の補正強度を表すデータを有する。第２の補正フィルタは、例えば、表示パネルＤＰ［２，１］が有する画素２５から射出される光の輝度の、画素２５毎の補正強度を表すデータを有する。なお、本明細書等において、補正フィルタが有するデータが表す、補正強度等の値をフィルタ値という。第１の補正フィルタは、例えば、表示パネルＤＰ［１，１］に設けられた画素２５の画素数と同数のフィルタ値を有すると言うことができる。第２の補正フィルタは、例えば、表示パネルＤＰ［２，１］に設けられた画素２５の画素数と同数のフィルタ値を有すると言うことができる。

次に、特定の階調値の画像に対応する画像データに対して、処理部４０Ａが第１の補正フィルタを用いて補正を行い、補正後の画像データに対応する画像を表示パネルＤＰ［１，１］に表示する。また、特定の階調値の画像に対応する画像データに対して、処理部４０Ａが第２の補正フィルタを用いて補正を行い、補正後の画像データに対応する画像を表示パネルＤＰ［２，１］に表示する。その後、境界部２８Ａ及び境界部２８Ｂに設けられた画素２５から射出される光の輝度を、二次元輝度計等を用いて測定する（ステップＳ０２）。

次に、境界部２８Ａに設けられた画素２５から射出される光の輝度と、境界部２８Ｂに設けられた画素２５から射出される光の輝度と、を比較する（ステップＳ０３）。例えば、境界部２８Ａに設けられた画素２５から射出される光の輝度の平均値と、境界部２８Ｂに設けられた画素２５から射出される光の輝度の平均値と、を比較する。

その後、比較結果を基に、処理部４０Ａが、補正フィルタを修正する（ステップＳ０４）。例えば、境界部２８Ａに設けられた画素２５から射出される光の輝度の平均値をＬ_Ａ、境界部２８Ｂに設けられた画素２５から射出される光の輝度の平均値をＬ_Ｂとする場合、画素部２１Ｂに設けられた画素２５から射出される光の輝度をＬ_Ａ／Ｌ_Ｂ倍するように、第２の補正フィルタを修正する。又は、例えば画素部２１Ａに設けられた画素２５から射出される光の輝度をＬ_Ｂ／Ｌ_Ａ倍するように、第１の補正フィルタを修正する。又は、例えば画素部２１Ａに設けられた画素２５から射出される光の輝度を（Ｌ_Ａ＋Ｌ_Ｂ）／２Ｌ_Ａ倍するように第１の補正フィルタを修正し、画素部２１Ｂに設けられた画素２５から射出される光の輝度を（Ｌ_Ａ＋Ｌ_Ｂ）／２Ｌ_Ｂ倍するように第２の補正フィルタを修正する。以上により、新たな補正フィルタが作成される。以上が表示装置１０Ａで用いられる補正フィルタの作成方法の一例である。

なお、上記では、画素部２１Ａ及び／又は画素部２１Ｂに設けられた全ての画素２５から射出される光の輝度に対して上記比較結果に基づいた補正を行うように補正フィルタを修正する場合について示したが、本発明の一態様はこれに限らない。例えば、境界部２８Ａ及び／又は境界部２８Ｂに設けられた画素２５から射出される光の輝度について、上記比較結果に基づいた補正を行うように補正フィルタを修正してもよい。例えば、境界部２８Ａ及び／又は境界部２８Ｂに設けられた画素２５の全てと、それ以外の領域に設けられた画素２５の一部と、から射出される光の輝度について、上記比較結果に基づいた補正を行うように補正フィルタを修正してもよい。例えば、図３（Ｂ）に示すように、領域７２と重なる領域に設けられた画素２５から射出される光の輝度について、上記比較結果に基づいた補正を行うように補正フィルタを修正してもよい。

図５（Ｂ）に示す動作方法の一例について説明する。まず、図５（Ａ）に示すステップＳ０１と同様に、処理部４０Ａが、第１の補正フィルタ及び第２の補正フィルタを作成する（ステップＳ１１）。

次に、第１の補正フィルタが有する、境界部２８Ａに設けられた画素２５に対応するフィルタ値と、第２の補正フィルタが有する、境界部２８Ｂに設けられた画素２５に対応するフィルタ値と、を比較する（ステップＳ１２）。例えば、境界部２８Ａに設けられた画素２５に対応するフィルタ値の平均値と、境界部２８Ｂに設けられた画素２５に対応するフィルタ値の平均値と、を比較する。

その後、図５（Ａ）に示すステップＳ０４と同様に、比較結果を基に、補正フィルタを修正する。例えば、境界部２８Ａに設けられた画素２５に対応するフィルタ値の平均値をＤ_Ａ、境界部２８Ｂに設けられた画素２５に対応するフィルタ値の平均値をＤ_Ｂとする場合、第２の補正フィルタが有するフィルタ値をそれぞれＤ_Ａ／Ｄ_Ｂ倍するように、第２の補正フィルタを修正する。又は、例えば第１の補正フィルタが有するフィルタ値をそれぞれＤ_Ｂ／Ｄ_Ａ倍するように、第１の補正フィルタを修正する。又は、例えば第１の補正フィルタが有するフィルタ値をそれぞれ（Ｄ_Ａ＋Ｄ_Ｂ）／２Ｄ_Ａ倍するように第１の補正フィルタを修正し、第２の補正フィルタが有するフィルタ値をそれぞれ（Ｄ_Ａ＋Ｄ_Ｂ）／２Ｄ_Ｂ倍するように第２の補正フィルタを修正する。以上により、新たな補正フィルタが作成される。以上が表示装置１０Ａで用いられる補正フィルタの作成方法の一例である。

なお、上記では、画素部２１Ａ及び／又は画素部２１Ｂに設けられた全ての画素２５に対応するフィルタ値について、上記比較結果に基づいた補正を行うように補正フィルタを修正する場合について示したが、本発明の一態様はこれに限らない。例えば、境界部２８Ａ及び／又は境界部２８Ｂに設けられた画素２５に対応するフィルタ値について、上記比較結果に基づいた補正を行うように補正フィルタを修正してもよい。例えば、境界部２８Ａ及び／又は境界部２８Ｂに設けられた画素２５の全てと、それ以外の領域に設けられた画素２５の一部と、に対応するフィルタ値について、上記比較結果に基づいた補正を行うように補正フィルタを修正してもよい。例えば、図３（Ｂ）に示すように、領域７２と重なる領域に設けられた画素２５に対応するフィルタ値について、上記比較結果に基づいた補正を行うように補正フィルタを修正してもよい。

図５（Ａ）、（Ｂ）に示す方法により新たな補正フィルタを作成した後、さらに当該補正フィルタを修正し、画素２５ごとに補正強度を調整してもよい。例えば、画素部２１Ａに設けられた画素２５のうち、境界部２８Ａの外部に設けられた画素２５についての補正強度を、境界部２８Ａに設けられた画素２５についての補正強度より弱くしてもよい。また、例えば、画素部２１Ｂに設けられた画素２５のうち、境界部２８Ｂの外部に設けられた画素２５についての補正強度を、境界部２８Ｂに設けられた画素２５についての補正強度より弱くしてもよい。

上記方法により新たな補正フィルタを作成した後、処理部４０Ａが、例えば外部から入力される信号に対応する第１の画像データＳＤ１を補正フィルタにより補正して、第２の画像データＳＤ２を生成する。次に、分割部４５Ａが、第２の画像データＳＤ２を、表示パネルＤＰ［１，１］に表示される画像に対応する画像データＳＤ２［１，１］、及び表示パネルＤＰ［２，１］に表示される画像に対応する画像データＳＤ２［２，１］に分割する。その後、画像データＳＤ２［１，１］に対応する画像を画素部２１Ａに表示し、画像データＳＤ２［２，１］に対応する画像を画素部２１Ｂに表示する。以上が表示装置１０Ａの動作方法の一例である。

なお、処理部４０Ａが新たな補正フィルタを作成した後、当該補正フィルタをさらに修正してもよい。例えば、図５（Ａ）、（Ｂ）に示す方法で作成した補正フィルタによっては除去することが難しいノイズを除去できるように、補正フィルタを修正してもよい。例えば、画素落ち等の欠陥を視認しづらくするように、補正フィルタを修正してもよい。例えば、処理部３３で行うことができる画像処理と同様の処理を行えるように、補正フィルタを修正してもよい。補正フィルタの修正は、例えば図５（Ａ）、（Ｂ）に示す方法で作成した補正フィルタに、平滑化フィルタとしての機能を持たせるように行うことができる。これにより、本発明の一態様の表示装置の表示品位をさらに高めることができる。

なお、上記補正フィルタの修正は、例えばステップＳ０１とステップＳ０２の間、及びステップＳ１１とステップＳ１２の間に行ってもよい。また、処理部４０Ａが新たな補正フィルタを作成した後、当該補正フィルタをさらに修正する場合、処理部３３を省略することができる。

図５（Ａ）、（Ｂ）に示す方法で新たな補正フィルタを作成した後に画像を表示することにより、表示パネルＤＰのつなぎ目において画像の乱れを視認されにくくできる。また、表示パネルＤＰ［１，１］に表示される画像の色調と、表示パネルＤＰ［２，１］に表示される画像の色調と、のずれを小さくすることができる。以上により、表示品位を高めることができる。

図１乃至図５に示す構成及び動作は、２つの表示パネルＤＰが横方向（列方向）に並んでいる、例えば、表示部２０Ａに表示パネルＤＰ［１，１］及び表示パネルＤＰ［１，２］が設けられている場合であっても適用することができる。この場合、例えば、「行」という用語を「列」と、「ｍ行目」という用語を「ｎ列目」と、「表示パネルＤＰ［２，１］」という用語を「表示パネルＤＰ［１，２］」と適宜言い換えるものとする。

次に、表示部２０Ａに表示パネルＤＰが２行２列に並べられた場合における、補正フィルタの作成方法の一例について説明する。図６（Ａ）、（Ｂ）、（Ｃ）は、補正フィルタの作成方法の一例を示す模式図であり、（Ａ）、（Ｂ）、（Ｃ）の順に動作が進行する。

図６（Ａ）、（Ｂ）、（Ｃ）には、２行２列の表示パネルＤＰとして、表示パネルＤＰ［１，１］、表示パネルＤＰ［２，１］、表示パネルＤＰ［１，２］、及び表示パネルＤＰ［２，２］を示す。図６（Ａ）において、表示パネルＤＰ［１，１］の、表示パネルＤＰ［２，１］との境界部を境界部２８Ａとする。また、表示パネルＤＰ［２，１］の、表示パネルＤＰ［１，１］との境界部を境界部２８Ｂとする。また、表示パネルＤＰ［１，２］の、表示パネルＤＰ［２，２］との境界部を境界部２８Ｃとする。また、表示パネルＤＰ［２，２］の、表示パネルＤＰ［１，２］との境界部を境界部２８Ｄとする。

また、図６（Ｂ）において、表示パネルＤＰ［１，１］の、表示パネルＤＰ［１，２］との境界部を境界部２９Ａとする。また、表示パネルＤＰ［２，１］の、表示パネルＤＰ［２，２］との境界部を境界部２９Ｂとする。また、表示パネルＤＰ［１，２］の、表示パネルＤＰ［１，１］との境界部を境界部２９Ｃとする。また、表示パネルＤＰ［２，２］の、表示パネルＤＰ［２，１］との境界部を境界部２９Ｄとする。

補正フィルタの作成の際には、まず、表示パネルＤＰ［１，１］及び表示パネルＤＰ［２，１］について、図５（Ａ）又は図５（Ｂ）に示す動作を行う。また、表示パネルＤＰ［１，２］及び表示パネルＤＰ［２，２］について、図５（Ａ）又は図５（Ｂ）に示す動作を行う。この際、図５（Ａ）に示すステップＳ０３において、境界部２８Ｃに設けられた画素２５から射出される光の輝度と、境界部２８Ｄに設けられた画素２５から射出される光の輝度と、を比較する。又は、図５（Ｂ）に示すステップＳ１２において、境界部２８Ｃに設けられた画素２５に対応するフィルタ値と、境界部２８Ｄに設けられた画素２５に対応するフィルタ値と、を比較する。以上により、表示パネルＤＰ［１，１］と表示パネルＤＰ［２，１］とのつなぎ目、及び表示パネルＤＰ［１，２］と表示パネルＤＰ［２，２］とのつなぎ目において、画像の不連続性が緩和される。

なお、境界部２８Ａ及び境界部２８Ｃに設けられた画素２５から射出される光の輝度を、境界部２８Ｂ及び境界部２８Ｄに設けられた画素２５から射出される光の輝度とまとめて比較してもよい。つまり、例えば境界部２８Ａに設けられる画素２５、及び境界部２８Ｃに設けられる画素２５から射出される光の輝度の平均値Ｌ_ＡＣを、境界部２８Ｂに設けられる画素２５、及び境界部２８Ｄに設けられる画素２５から射出される光の輝度の平均値Ｌ_ＢＤと比較してもよい。また、境界部２８Ａ及び境界部２８Ｃに設けられた画素２５に対応するフィルタ値を、境界部２８Ｂ及び境界部２８Ｄに設けられた画素２５に対応するフィルタ値とまとめて比較してもよい。つまり、例えば境界部２８Ａに設けられる画素２５、及び境界部２８Ｃに設けられる画素２５に対応するフィルタ値の平均値Ｄ_ＡＣを、境界部２８Ｂに設けられる画素２５、及び境界部２８Ｄに設けられる画素２５に対応するフィルタ値の平均値Ｄ_ＢＤと比較してもよい。

次に、表示パネルＤＰ［１，１］及び表示パネルＤＰ［１，２］について、図５（Ａ）又は図５（Ｂ）に示す動作を行う。この際、図５（Ａ）に示すステップＳ０３において、境界部２９Ａに設けられた画素２５から射出される光の輝度と、境界部２９Ｃに設けられた画素２５から射出される光の輝度と、を比較する。又は、図５（Ｂ）に示すステップＳ１２において、境界部２９Ａに設けられた画素２５に対応するフィルタ値と、境界部２９Ｃに設けられた画素２５に対応するフィルタ値と、を比較する。

また、表示パネルＤＰ［２，１］及び表示パネルＤＰ［２，２］について、図５（Ａ）又は図５（Ｂ）に示す動作を行う。この際、図５（Ａ）に示すステップＳ０３において、境界部２９Ｂに設けられた画素２５から射出される光の輝度と、境界部２９Ｄに設けられた画素２５から射出される光の輝度と、を比較する。又は、図５（Ｂ）に示すステップＳ１２において、境界部２９Ｂに設けられた画素２５に対応するフィルタ値と、境界部２９Ｄに設けられた画素２５に対応するフィルタ値と、を比較する。

以上により、表示パネルＤＰ［１，１］と表示パネルＤＰ［１，２］とのつなぎ目、及び表示パネルＤＰ［２，１］と表示パネルＤＰ［２，２］とのつなぎ目において、画像の不連続性が緩和される。なお、境界部２９Ａ及び境界部２９Ｂに設けられた画素２５から射出される光の輝度を、境界部２９Ｃ及び境界部２９Ｄに設けられた画素２５から射出される光の輝度とまとめて比較してもよい。また、境界部２９Ａ及び境界部２９Ｂに設けられた画素２５に対応するフィルタ値を、境界部２９Ｃ及び境界部２９Ｄに設けられた画素２５に対応するフィルタ値とまとめて比較してもよい。

なお、境界部２９Ａに設けられた画素２５から射出される光の輝度と、境界部２９Ｃに設けられた画素２５から射出される光の輝度と、の比較は必ずしも行わなくてもよい。また、境界部２９Ａに設けられた画素２５に対応するフィルタ値と、境界部２９Ｃに設けられた画素２５に対応するフィルタ値と、の比較は必ずしも行わなくてもよい。

また、表示部２０Ａに表示パネルＤＰが２行３列に並べられた場合における、補正フィルタの作成方法の一例について説明する。図７（Ａ）、（Ｂ）、（Ｃ）は、補正フィルタの作成方法の一例を示す模式図であり、（Ａ）、（Ｂ）、（Ｃ）の順に動作が進行する。

図７（Ａ）、（Ｂ）、（Ｃ）には、２行３列の表示パネルＤＰとして、表示パネルＤＰ［１，１］、表示パネルＤＰ［２，１］、表示パネルＤＰ［１，２］、表示パネルＤＰ［２，２］、表示パネルＤＰ［１，３］、及び表示パネルＤＰ［２，３］を示す。図７（Ｂ）において、表示パネルＤＰ［１，２］の、表示パネルＤＰ［１，３］との境界部を境界部２９Ｅとする。また、表示パネルＤＰ［２，２］の、表示パネルＤＰ［２，３］との境界部を境界部２９Ｆとする。また、表示パネルＤＰ［１，３］の、表示パネルＤＰ［１，２］との境界部を境界部２９Ｇとする。また、表示パネルＤＰ［２，３］の、表示パネルＤＰ［２，２］との境界部を境界部２９Ｈとする。

補正フィルタの作成の際には、まず、表示パネルＤＰ［１，１］、表示パネルＤＰ［２，１］、表示パネルＤＰ［１，２］、及び表示パネルＤＰ［２，２］について、図６（Ａ）、（Ｂ）、（Ｃ）に示す動作を行う。また、表示パネルＤＰ［１，３］及び表示パネルＤＰ［２，３］について、図５（Ａ）又は図５（Ｂ）に示す動作を行う。

次に、表示パネルＤＰ［１，２］及び表示パネルＤＰ［１，３］について、図５（Ａ）又は図５（Ｂ）に示す動作を行う。この際、図５（Ａ）に示すステップＳ０３において、境界部２９Ｅに設けられた画素２５から射出される光の輝度と、境界部２９Ｇに設けられた画素２５から射出される光の輝度と、を比較する。又は、図５（Ｂ）に示すステップＳ１２において、境界部２９Ｅに設けられた画素２５に対応するフィルタ値と、境界部２９Ｇに設けられた画素２５に対応するフィルタ値と、を比較する。

また、表示パネルＤＰ［２，２］及び表示パネルＤＰ［２，３］について、図５（Ａ）又は図５（Ｂ）に示す動作を行う。この際、図５（Ａ）に示すステップＳ０３において、境界部２９Ｆに設けられた画素２５から射出される光の輝度と、境界部２９Ｈに設けられた画素２５から射出される光の輝度と、を比較する。又は、図５（Ｂ）に示すステップＳ１２において、境界部２９Ｆに設けられた画素２５に対応するフィルタ値と、境界部２９Ｈに設けられた画素２５に対応するフィルタ値と、を比較する。

以上により、表示パネルＤＰ［１，２］と表示パネルＤＰ［１，３］とのつなぎ目、及び表示パネルＤＰ［２，２］と表示パネルＤＰ［２，３］とのつなぎ目において、画像の不連続性が緩和される。なお、境界部２９Ｅ及び境界部２９Ｆに設けられた画素２５から射出される光の輝度を、境界部２９Ｇ及び境界部２９Ｈに設けられた画素２５から射出される光の輝度とまとめて比較してもよい。また、境界部２９Ｅ及び境界部２９Ｆに設けられた画素２５に対応するフィルタ値を、境界部２９Ｇ及び境界部２９Ｈに設けられた画素２５に対応するフィルタ値とまとめて比較してもよい。

表示部２０Ｃに表示パネルＤＰが３行以上、又は４列以上並べられた場合であっても、図６（Ａ）、（Ｂ）、（Ｃ）及び図７（Ａ）、（Ｂ）、（Ｃ）に示す方法を適用することにより、各表示パネルＤＰに表示される画像に対応する画像データを補正するために用いる補正フィルタを作成することができる。

＜１－３．画素の構成例１＞
以下では、画素２５の構成例について、図８（Ａ）、（Ｂ）を用いて説明する。図８（Ａ）は、発光素子を有する画素２５の構成例を示す回路図である。また、図８（Ｂ）は、液晶素子を有する画素２５の構成例を示す回路図である。

図８（Ａ）に示す画素２５は、トランジスタ４４６と、容量素子４３３と、トランジスタ２５１と、トランジスタ４４４と、発光素子１７０と、を有する。

トランジスタ４４６のソース又はドレインの一方は、画像信号が供給される信号線ＳＬに電気的に接続される。また、トランジスタ４４６のゲートは、選択信号が供給される走査線ＧＬに電気的に接続される。

トランジスタ４４６は、画像信号のノード４４５への書き込みを制御する機能を有する。

容量素子４３３の一方の電極は、ノード４４５と電気的に接続され、容量素子４３３の他方の電極は、ノード４４７と電気的に接続される。また、トランジスタ４４６のソース又はドレインの他方は、ノード４４５に電気的に接続される。

容量素子４３３は、ノード４４５に書き込まれたデータを保持する保持容量としての機能を有する。

トランジスタ２５１のソース又はドレインの一方は、電位供給線ＶＬ＿ａに電気的に接続され、トランジスタ２５１のソース又はドレインの他方はノード４４７に電気的に接続される。さらに、トランジスタ２５１のゲートは、ノード４４５に電気的に接続される。

トランジスタ４４４のソース又はドレインの一方は、電位供給線Ｖ０に電気的に接続され、トランジスタ４４４のソース又はドレインの他方はノード４４７に電気的に接続される。さらに、トランジスタ４４４のゲートは、走査線ＧＬに電気的に接続される。

発光素子１７０の一方の電極は、電位供給線ＶＬ＿ｂに電気的に接続され、発光素子１７０の他方の電極は、ノード４４７に電気的に接続される。

なお、電源電位としては、例えば相対的に高電位側の電位又は低電位側の電位を用いることができる。高電位側の電源電位を高電源電位（「ＶＤＤ」ともいう）といい、低電位側の電源電位を低電源電位（「ＶＳＳ」ともいう）という。また、接地電位を高電源電位又は低電源電位として用いることもできる。例えば高電源電位が接地電位の場合には、低電源電位は接地電位より低い電位であり、低電源電位が接地電位の場合には、高電源電位は接地電位より高い電位である。

例えば、電位供給線ＶＬ＿ａ又は電位供給線ＶＬ＿ｂの一方には高電源電位ＶＤＤが供給され、電位供給線ＶＬ＿ａ又は電位供給線ＶＬ＿ｂの他方には低電源電位ＶＳＳが供給される。

図８（Ａ）に示す構成の画素２５を有する表示装置では、走査線駆動回路２２によって各行の画素２５を順次選択し、トランジスタ４４６及びトランジスタ４４４をオン状態にして画像信号をノード４４５に書き込む。

ノード４４５にデータが書き込まれた画素２５は、トランジスタ４４６及びトランジスタ４４４がオフ状態になることで保持状態になる。さらに、ノード４４５に書き込まれたデータの電位に応じてトランジスタ２５１のソースとドレインの間に流れる電流量が制御され、発光素子１７０は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。

図８（Ｂ）に示す画素２５は、トランジスタ４４６と、容量素子４３３と、液晶素子１８０と、を有する。

液晶素子１８０の一方の電極の電位は、画素２５の仕様に応じて適宜設定される。液晶素子１８０は、ノード４４５に書き込まれるデータにより配向状態が設定される。なお、複数の画素２５のそれぞれが有する液晶素子１８０の一方の電極に、共通の電位（コモン電位）を与えてもよい。また、各行の画素２５毎の液晶素子１８０の一方の電極に異なる電位を与えてもよい。

画素２５において、トランジスタ４４６のソース又はドレインの一方は、信号線ＳＬに電気的に接続され、他方はノード４４５に電気的に接続される。トランジスタ４４６のゲートは、走査線ＧＬに電気的に接続される。トランジスタ４４６は、ノード４４５への画像信号の書き込みを制御する機能を有する。

容量素子４３３の一方の電極は、特定の電位が供給される配線（以下、容量線ＣＬ）に電気的に接続され、容量素子４３３の他方の電極は、ノード４４５に電気的に接続される。また、液晶素子１８０の他方の電極はノード４４５に電気的に接続される。なお、容量線ＣＬの電位の値は、画素２５の仕様に応じて適宜設定される。容量素子４３３は、ノード４４５に書き込まれたデータを保持する保持容量としての機能を有する。

図８（Ｂ）の画素２５を有する表示装置では、走査線駆動回路２２によって各行の画素２５を順次選択し、トランジスタ４４６をオン状態にしてノード４４５に画像信号を書き込む。

ノード４４５に画像信号が書き込まれた画素２５は、トランジスタ４４６がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。

＜１－４．表示装置の構成例２＞
図９は、表示装置１０Ｂの構成例を示すブロック図である。

表示装置１０Ｂは、表示装置１０Ａと同様に、外部から受信したデータを用いて、画像データを生成する機能と、当該画像データに基づいて、画像を表示する機能と、を有する。

図９に示すように、表示装置１０Ｂは、表示部２０Ｂ及び信号生成部３０Ｂを有する。表示部２０Ｂは、表示部２０Ａと同様に、複数の表示パネルＤＰを有する。信号生成部３０Ｂは、信号生成部３０Ａと同様に、外部から受信したデータを用いて、画像データを生成する機能を有する。

図９では、表示部２０Ｂに、表示パネルＤＰが２行１列に並べられた例を示す。表示パネルＤＰの表示はそれぞれ独立に制御することができる。なお、表示部２０Ａと同様に、表示部２０Ｂに表示パネルＤＰを３行以上並べてもよいし、２列以上並べてもよい。

信号生成部３０Ｂは、フロントエンド部３１、デコーダ３２、処理部３３、受信部３４、インターフェース３５、制御部３６、処理部４０Ｂ、及び分割部４５Ｂを有する。

処理部４０Ｂは、処理部４０Ａと同様に、補正フィルタを作成する機能を有する。一方、処理部４０Ｂは、処理部４０Ａと異なり、作成した補正フィルタを用いて第１の画像データＳＤ１を補正する機能は有しないものとすることができる。そして、作成した補正フィルタは、補正フィルタＦＩＬとして、補正前の画像データである第１の画像データＳＤ１と共に分割部４５Ｂに出力される。

分割部４５Ｂは、処理部４０Ａから入力された第１の画像データＳＤ１、及び補正フィルタＦＩＬを分割する機能を有する。第１の画像データＳＤ１及び補正フィルタＦＩＬは、表示部２０Ｂに設けられた表示パネルＤＰと同じ数に分割することができる。図９においては、第１の画像データＳＤ１が２×１個（第１の画像データＳＤ１［１，１］及び第１の画像データ［２，１］）に分割され、表示部２０Ｂに出力される。また、補正フィルタＦＩＬが２×１個（補正フィルタＦＩＬ［１，１］及び補正フィルタＦＩＬ［２，１］）に分割され、表示部２０Ｂに出力される。具体的には、第１の画像データＳＤ１［１，１］及び補正フィルタＦＩＬ［１，１］は表示パネルＤＰ［１，１］に出力され、第１の画像データＳＤ１［２，１］及び補正フィルタＦＩＬ［２，１］は表示パネルＤＰ［２，１］に出力される。

表示パネルＤＰに設けられた画素は、メモリ回路を有し、当該メモリ回路には、補正フィルタＦＩＬを保持することができる。これにより、第１の画像データＳＤ１の補正を処理部４０Ｂで行わなくても、画素内部で行うことができる。したがって、処理部４０Ｂの構成を簡易なものとすることができ、また本発明の一態様の表示装置の消費電力を低減することができる。

図１０は、図９に示す構成の表示装置１０Ｂに設けられた、表示パネルＤＰ［１，１］及び表示パネルＤＰ［２，１］の構成例を示す。

図１０に示す構成の表示パネルＤＰ［１，１］は、図２に示す構成の表示パネルＤＰ［１，１］と同様に、画素部２１Ａ、走査線駆動回路２２Ａ、及び信号線駆動回路２３Ａを有する。図１０に示す構成の表示パネルＤＰ［２，１］は、図２に示す構成の表示パネルＤＰ［２，１］と同様に、画素部２１Ｂ、走査線駆動回路２２Ｂ、及び信号線駆動回路２３Ｂを有する。

図１０に示すように、画素部２１Ａ及び画素部２１Ｂは、それぞれ複数の画素２６を有する。図１０では、画素部２１Ａ及び画素部２１Ｂが、それぞれｍ行ｎ列のマトリクス状に配置された複数の画素２６を有する例を示す。

画素２６には、メモリ回路ＭＥＭが設けられる。メモリ回路ＭＥＭは、補正フィルタＦＩＬを保持する機能を有する。画素２６にメモリ回路ＭＥＭを設けることで、前述のように、第１の画像データＳＤ１の補正を処理部４０Ｂで行わなくても、画素内部で行うことができる。

表示パネルＤＰ［１，１］は、ｍ本の走査線ＧＬ１ａ、ｍ本の走査線ＧＬ２ａ、及びｍ本の走査線ＧＬ３ａを有し、表示パネルＤＰ［２，１］は、ｍ本の走査線ＧＬ１ｂ、ｍ本の走査線ＧＬ２ｂ、及びｍ本の走査線ＧＬ３ｂを有する。ｍ本の走査線ＧＬ１ａ、走査線ＧＬ１ｂ、走査線ＧＬ２ａ、走査線ＧＬ２ｂ、走査線ＧＬ３ａ、及び走査線ＧＬ３ｂは、それぞれ、行方向に延在する。ｍ本の走査線ＧＬ１ａは、それぞれ、画素部２１Ａにおいて行方向に並ぶ画素２６に設けられたメモリ回路ＭＥＭと電気的に接続され、ｍ本の走査線ＧＬ１ｂは、それぞれ、画素部２１Ｂにおいて行方向に並ぶ画素２６に設けられたメモリ回路ＭＥＭと電気的に接続される。ｍ本の走査線ＧＬ２ａ、及び走査線ＧＬ３ａは、それぞれ、画素部２１Ａにおいて行方向に並ぶ画素２６と電気的に接続され、ｍ本の走査線ＧＬ２ｂ、及び走査線ＧＬ３ｂは、それぞれ、画素部２１Ｂにおいて行方向に並ぶ画素２６と電気的に接続される。

走査線ＧＬ１ａ、走査線ＧＬ２ａ、及び走査線ＧＬ３ａの一端は、走査線駆動回路２２Ａと電気的に接続され、走査線ＧＬ１ｂ、走査線ＧＬ２ｂ、及び走査線ＧＬ３ｂの一端は、走査線駆動回路２２Ｂと電気的に接続される。走査線駆動回路２２Ａは、走査線ＧＬ１ａ、走査線ＧＬ２ａ、及び走査線ＧＬ３ａに選択信号を供給する機能を有し、走査線駆動回路２２Ｂは、走査線ＧＬ１ｂ、走査線ＧＬ２ｂ、及び走査線ＧＬ３ｂに選択信号を供給する機能を有する。

本明細書等において、走査線ＧＬ１ａ及び走査線ＧＬ１ｂ等、本発明の一態様の表示装置に設けられた走査線を、走査線ＧＬ１という場合がある。また、走査線ＧＬ２ａ及び走査線ＧＬ２ｂ等、本発明の一態様の表示装置に設けられた走査線を、走査線ＧＬ２という場合がある。また、走査線ＧＬ３ａ及び走査線ＧＬ３ｂ等、本発明の一態様の表示装置に設けられた走査線を、走査線ＧＬ３という場合がある。

表示パネルＤＰ［１，１］は、ｎ本の信号線ＳＬ１ａ、及びｎ本の信号線ＳＬ２ａを有し、表示パネルＤＰ［２，１］は、ｎ本の信号線ＳＬ１ｂ、及びｎ本の信号線ＳＬ２ｂを有する。ｎ本の信号線ＳＬ１ａ、信号線ＳＬ１ｂ、信号線ＳＬ２ａ、及び信号線ＳＬ２ｂは、それぞれ、列方向に延在する。ｎ本の信号線ＳＬ１ａは、それぞれ、画素部２１Ａにおいて列方向に並ぶ複数の画素２６に設けられたメモリ回路ＭＥＭと電気的に接続され、ｎ本の信号線ＳＬ１ｂは、それぞれ、画素部２１Ｂにおいて列方向に並ぶ複数の画素２６に設けられたメモリ回路ＭＥＭと電気的に接続される。ｎ本の信号線ＳＬ２ａは、それぞれ、画素部２１Ａにおいて列方向に並ぶ複数の画素２６と電気的に接続され、ｎ本の信号線ＳＬ２ｂは、それぞれ、画素部２１Ｂにおいて列方向に並ぶ複数の画素２６と電気的に接続される。

信号線ＳＬ１ａ及び信号線ＳＬ２ａは、信号線駆動回路２３Ａと電気的に接続され、信号線ＳＬ１ｂ及び信号線ＳＬ２ｂは、信号線駆動回路２３Ｂと電気的に接続される。信号線駆動回路２３Ａは、補正フィルタに対応する信号を信号線ＳＬ１ａに供給する機能を有し、信号線駆動回路２３Ｂは、補正フィルタに対応する信号を信号線ＳＬ１ｂに供給する機能を有する。なお、本明細書等において、補正フィルタに対応する信号を、補正フィルタ信号という。補正フィルタ信号は、信号線ＳＬ１ａ又は信号線ＳＬ１ｂを介して、メモリ回路ＭＥＭに供給される。

また、信号線駆動回路２３Ａは、信号線ＳＬ２ａに画像信号を供給する機能を有し、信号線駆動回路２３Ｂは、信号線ＳＬ２ｂに画像信号を供給する機能を有する。画像信号は、信号線ＳＬ２ａ又は信号線ＳＬ２ｂを介して、画素２６に供給される。

本明細書等において、信号線ＳＬ１ａ及び信号線ＳＬ１ｂ等、本発明の一態様の表示装置に設けられた信号線を、信号線ＳＬ１という場合がある。また、信号線ＳＬ２ａ及び信号線ＳＬ２ｂ等、本発明の一態様の表示装置に設けられた信号線を、信号線ＳＬ２という場合がある。

画素２６は、表示素子を有する。画素２６に設けられる表示素子として、画素２５に設けられる表示素子と同様に、例えば発光素子、液晶素子を用いることができる。

図１０に示す複数の画素２６は、それぞれ、画素２５と同様に、赤色（Ｒ）、緑色（Ｇ）、又は青色（Ｂ）の光を射出する機能を有する構成とすることができる。又は、図１０に示す複数の画素２６は、それぞれ、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、又は白色（Ｗ）の光を射出する機能を有する構成とすることができる。

図９及び図１０に示す構成は、２つの表示パネルＤＰが横方向（列方向）に並んでいる、例えば、表示部２０Ｂに表示パネルＤＰ［１，１］及び表示パネルＤＰ［１，２］が設けられている場合であっても適用することができる。この場合、例えば、「表示パネルＤＰ［２，１］」という用語を「表示パネルＤＰ［１，２］」と適宜言い換えるものとする。

＜１－５．画素の構成例２＞
以下では、画素２６の構成例について、図１１を用いて説明する。

図１１は、画素２６の構成例を示す回路図である。図１１に示す構成の画素２６は、トランジスタ１０１と、トランジスタ１０２と、トランジスタ１１１と、トランジスタ１１２と、容量素子１０３と、容量素子１１３と、発光素子１０４を有する。なお、発光素子１０４として、有機ＥＬ素子、無機ＥＬ素子等を用いることができる。

トランジスタ１０１のソース又はドレインの一方は、容量素子１１３の一方の電極と電気的に接続される。容量素子１１３の他方の電極は、トランジスタ１１１のソース又はドレインの一方と電気的に接続される。トランジスタ１１１のソース又はドレインの一方は、トランジスタ１１２のゲートと電気的に接続される。トランジスタ１１２のゲートは、容量素子１０３の一方の電極と電気的に接続される。容量素子１０３の他方の電極は、トランジスタ１１２のソース又はドレインの一方と電気的に接続される。トランジスタ１１２のソース又はドレインの一方は、トランジスタ１０２のソース又はドレインの一方と電気的に接続される。トランジスタ１０２のソース又はドレインの他方は、発光素子１０４の一方の電極と電気的に接続される。

ここで、容量素子１１３の他方の電極、トランジスタ１１１のソース又はドレインの一方、トランジスタ１１２のゲート、及び容量素子１０３の一方の電極が接続される配線をノードＮＭ１とする。また、トランジスタ１０２のソース又はドレインの他方、及び発光素子１０４の一方の電極が接続される配線をノードＮＡ１とする。

トランジスタ１０１のゲートは、走査線ＧＬ２と電気的に接続される。トランジスタ１０２のゲートは、走査線ＧＬ３と電気的に接続される。トランジスタ１１１のゲートは、走査線ＧＬ１に電気的に接続される。トランジスタ１０１のソース又はドレインの他方は、信号線ＳＬ２と電気的に接続される。トランジスタ１１１のソース又はドレインの他方は、信号線ＳＬ１と電気的に接続される。

トランジスタ１１２のソース又はドレインの他方は、電位供給線１２８と電気的に接続される。発光素子１０４の他方の電極は、共通配線１２９と電気的に接続される。ここで、電位供給線１２８には、例えば高電源電位ＶＤＤを供給することができる。また、共通配線１２９には、任意の電位を供給することができる。

トランジスタ１１１及び容量素子１１３は、メモリ回路ＭＥＭを構成する。ノードＮＭ１は記憶ノードであり、トランジスタ１１１を導通させることで、信号線ＳＬ１に供給された信号をノードＮＭ１に書き込むことができる。トランジスタ１１１に極めてオフ電流の低いトランジスタを用いることで、ノードＮＭ１の電位を長時間保持することができる。当該トランジスタには、例えば、金属酸化物をチャネル形成領域に用いたトランジスタ（以下、ＯＳトランジスタ）を用いることができる。

なお、トランジスタ１１１だけでなく、画素２６を構成するその他のトランジスタにＯＳトランジスタを適用してもよい。また、トランジスタ１１１にＳｉをチャネル形成領域に有するトランジスタ（以下、Ｓｉトランジスタ）を適用してもよい。又は、ＯＳトランジスタと、Ｓｉトランジスタとの両方を用いてもよい。なお、上記Ｓｉトランジスタとしては、アモルファスシリコンを有するトランジスタ、結晶性のシリコン（代表的には、低温ポリシリコン）を有するトランジスタ、単結晶シリコンを有するトランジスタ等が挙げられる。

ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体等であり、例えば、後述するＣＡＡＣ－ＯＳ又はＣＡＣ－ＯＳ等を用いることができる。ＣＡＡＣ－ＯＳは結晶を構成する原子が安定であり、信頼性を重視するトランジスタ等に適する。また、ＣＡＣ－ＯＳは、高移動度特性を示すため、高速駆動を行うトランジスタ等に適する。

ＯＳトランジスタはエネルギーギャップが大きいため、極めて低いオフ電流特性を示す。また、ＯＳトランジスタは、インパクトイオン化、アバランシェ降伏、及び短チャネル効果等が生じない等Ｓｉトランジスタとは異なる特徴を有し、信頼性の高い回路を形成することができる。

表示素子にＥＬ素子を用いる場合はシリコン基板を用いることができ、ＳｉトランジスタとＯＳトランジスタとが重なる領域を有するように形成することができる。したがって、トランジスタ数が比較的多くても画素密度を向上させることができる。

画素２６において、ノードＮＭ１に書き込まれた信号は、信号線ＳＬ２から供給される画像信号と容量結合され、ノードＮＡ１に出力することができる。なお、トランジスタ１０１は、画素を選択する機能を有する。トランジスタ１０２は、発光素子１０４の発光を制御するスイッチとしての機能を有する。

例えば、信号線ＳＬ１からノードＮＭ１に書き込まれた信号の電位がトランジスタ１１２のしきい値電圧（Ｖ_ｔｈ）より大きい場合、画像信号が書き込まれる前にトランジスタ１１２が導通し、発光素子１０４が発光してしまう。したがって、トランジスタ１０２を設け、ノードＮＭ１の電位が確定したのちにトランジスタ１０２を導通させ、発光素子１０４を発光させることが好ましい。

すなわち、ノードＮＭ１に、処理部４０Ｂによって作成された補正フィルタＦＩＬに対応する補正フィルタ信号を格納しておけば、画像信号に当該補正フィルタ信号を付加することができる。これにより、画像信号を補正することができる。なお、補正フィルタ信号は伝送経路上の要素によって減衰することがあるため、当該減衰を考慮して生成することが好ましい。

次に、図１２（Ａ）、（Ｂ）に示すタイミングチャートを用いて、画素２６の動作方法の一例について説明する。なお、信号線ＳＬ１に供給される補正フィルタ信号（Ｖｐ）は正負の任意の信号を用いることができるが、ここでは正の電位の信号が供給される場合を説明する。

まず、図１２（Ａ）を用いて補正フィルタ信号（Ｖｐ）をノードＮＭ１に書き込む動作を説明する。

時刻Ｔ１に走査線ＧＬ１の電位を低電位、走査線ＧＬ２の電位を高電位、信号線ＳＬ２の電位を低電位、走査線ＧＬ３の電位を低電位とすると、トランジスタ１０１が導通し、容量素子１１３の他方の電極の電位は低電位となる。

当該動作は、後の容量結合動作を行うためのリセット動作である。また、時刻Ｔ１以前は、前フレームにおける発光素子１０４の発光動作が行われているが、上記リセット動作によってノードＮＭ１の電位が変化し発光素子１０４に流れる電流が変化するため、トランジスタ１０２を非導通とし、発光素子１０４の発光を停止することが好ましい。

時刻Ｔ２に走査線ＧＬ１の電位を高電位、走査線ＧＬ２の電位を高電位、信号線ＳＬ２の電位を低電位、走査線ＧＬ３の電位を低電位とすると、トランジスタ１１１が導通し、信号線ＳＬ１の電位（補正フィルタ信号（Ｖｐ））がノードＮＭ１に書き込まれる。

時刻Ｔ３に走査線ＧＬ１の電位を低電位、走査線ＧＬ２の電位を高電位、信号線ＳＬ２の電位を低電位、走査線ＧＬ３の電位を低電位とすると、トランジスタ１１１が非導通となり、ノードＮＭ１に補正フィルタ信号（Ｖｐ）が保持される。

時刻Ｔ４に走査線ＧＬ１の電位を低電位、走査線ＧＬ２の電位を低電位、信号線ＳＬ２の電位を低電位、走査線ＧＬ３の電位を低電位とすると、トランジスタ１０１が非導通となり、補正フィルタ信号（Ｖｐ）の書き込み動作が終了する。

次に、図１２（Ｂ）を用いて画像信号（Ｖｓ）の補正動作と、発光素子１０４を発光させる動作を説明する。

時刻Ｔ１１に走査線ＧＬ１の電位を低電位、走査線ＧＬ２の電位を高電位、信号線ＳＬ１の電位を低電位、走査線ＧＬ３の電位を低電位とすると、トランジスタ１０１が導通し、容量素子１１３の容量結合によりノードＮＭ１の電位に信号線ＳＬ２の電位が付加される。すなわち、ノードＮＭ１は、画像信号（Ｖｓ）に補正フィルタ信号（Ｖｐ）が付加された電位（Ｖｓ＋Ｖｐ）となる。

時刻Ｔ１２に走査線ＧＬ１の電位を低電位、走査線ＧＬ２の電位を低電位、信号線ＳＬ１の電位を低電位、走査線ＧＬ３の電位を低電位とすると、トランジスタ１０１が非導通となり、ノードＮＭ１の電位がＶｓ＋Ｖｐに確定される。

時刻Ｔ１３に走査線ＧＬ１の電位を低電位、走査線ＧＬ２の電位を低電位、信号線ＳＬ１の電位を低電位、走査線ＧＬ３の電位を高電位とすると、トランジスタ１０２が導通し、ノードＮＡ１の電位はＶｓ＋Ｖｐとなり、発光素子１０４が発光する。なお、厳密にはノードＮＡ１の電位は、Ｖｓ＋Ｖｐからトランジスタ１１２のしきい値電圧（Ｖ_ｔｈ）分だけ低い値となるが、ここではＶ_ｔｈは十分に小さく無視できる値とする。

以上が画像信号（Ｖｓ）の補正動作と、発光素子１０４を発光させる動作である。なお、先に説明した補正フィルタ信号（Ｖｐ）の書き込み動作と、画像信号（Ｖｓ）の入力動作は連続して行ってもよいが、全ての画素に補正フィルタ信号（Ｖｐ）を書き込んだのちに画像信号（Ｖｓ）の入力動作を行うこともできる。

なお、補正動作を行わない場合は、画像信号を信号線ＳＬ１に供給し、トランジスタ１１１及びトランジスタ１０２の導通、非導通を制御することで発光素子１０４を発光させる動作を行ってもよい。このとき、トランジスタ１０１は常時非導通とすればよい。

＜１－６．画素の構成例３＞
以下では、画素２６の他の構成例について、図１３を用いて説明する。

図１３は、画素２６の、図１１とは異なる構成例を示す回路図である。図１３に示す構成の画素２６は、トランジスタ１２１と、トランジスタ１２２と、トランジスタ１２３と、容量素子１２４と、容量素子１２５と、液晶素子１２６を有する。

トランジスタ１２１のソース又はドレインの一方は、容量素子１２４の一方の電極と電気的に接続される。容量素子１２４の他方の電極は、トランジスタ１２２のソース又はドレインの一方と電気的に接続される。トランジスタ１２２のソース又はドレインの一方は、トランジスタ１２３のソース又はドレインの一方と電気的に接続される。トランジスタ１２３のソース又はドレインの他方は、容量素子１２５の一方の電極と電気的に接続される。容量素子１２５の一方の電極は、液晶素子１２６の一方の電極と電気的に接続される。

ここで、容量素子１２４の他方の電極、トランジスタ１２２のソース又はドレインの一方、及びトランジスタ１２３のソース又はドレインの一方が接続される配線をノードＮＭ２とする。また、トランジスタ１２３のソース又はドレインの他方、容量素子１２５の一方の電極、及び液晶素子１２６の一方の電極が接続される配線をノードＮＡ２とする。

トランジスタ１２１のゲートは、走査線ＧＬ２と電気的に接続される。トランジスタ１２２のゲートは、走査線ＧＬ１と電気的に接続される。トランジスタ１２３のゲートは、走査線ＧＬ３に電気的に接続される。トランジスタ１２１のソース又はドレインの他方は、信号線ＳＬ２と電気的に接続される。トランジスタ１２２のソース又はドレインの他方は、信号線ＳＬ１と電気的に接続される。

容量素子１２５の他方の電極は、共通配線１３２と電気的に接続される。液晶素子１２６の他方の電極は、共通配線１３３と電気的に接続される。なお、共通配線１３２及び共通配線１３３には任意の電位を供給することができる。また、共通配線１３２と共通配線１３３が電気的に接続されていてもよい。

トランジスタ１２２及び容量素子１２４は、メモリ回路ＭＥＭを構成する。ノードＮＭ２は記憶ノードであり、トランジスタ１２２を導通とし、トランジスタ１２３を非導通とすることで、信号線ＳＬ１に供給された信号をノードＮＭ２に書き込むことができる。トランジスタ１２２及びトランジスタ１２３に極めてオフ電流の低いトランジスタを用いることで、ノードＮＭ２の電位を長時間保持することができる。当該トランジスタには、例えば、ＯＳトランジスタを用いることができる。

なお、画素が有するその他のトランジスタにＯＳトランジスタを適用してもよい。また、画素が有するトランジスタにＳｉトランジスタを適用してもよい。又は、ＯＳトランジスタと、Ｓｉトランジスタとの両方を用いてもよい。

表示素子に反射型の液晶素子を用いる場合はシリコン基板を用いることができ、ＳｉトランジスタとＯＳトランジスタとが重なる領域を有するように形成することができる。したがって、トランジスタ数が比較的多くても画素密度を向上させることができる。

画素２６において、ノードＮＭ２に書き込まれた信号は、信号線ＳＬ２から供給される画像信号と容量結合され、ノードＮＡ２に出力することができる。なお、トランジスタ１２１は、画素を選択し、画像信号を供給する機能を有する。トランジスタ１２３は、液晶素子１２６の動作を制御するスイッチとしての機能を有する。

信号線ＳＬ１からノードＮＭ２に書き込まれた信号の電位が液晶素子１２６を動作させるしきい値より大きい場合、画像信号が書き込まれる前に液晶素子１２６が動作してしまうことがある。したがって、トランジスタ１２３を設け、ノードＮＭ２の電位が確定したのちにトランジスタ１２３を導通させ、液晶素子１２６を動作させることが好ましい。

すなわち、ノードＮＭ２に、処理部４０Ｂによって作成された補正フィルタＦＩＬに対応する補正フィルタ信号を格納しておけば、画像信号に当該補正フィルタ信号を付加することができる。これにより、画像信号を補正することができる。なお、補正フィルタ信号は伝送経路上の要素によって減衰することがあるため、当該減衰を考慮して生成することが好ましい。

次に、図１４（Ａ）、（Ｂ）に示すタイミングチャートを用いて、画素２６の動作方法の一例について説明する。なお、信号線ＳＬ１に供給される補正フィルタ信号（Ｖｐ）には正負の任意の信号を用いることができるが、ここでは正の電位の信号が供給される場合を説明する。

まず、図１４（Ａ）を用いて補正フィルタ信号（Ｖｐ）をノードＮＭ２に書き込む動作を説明する。

時刻Ｔ１に走査線ＧＬ１の電位を高電位、走査線ＧＬ２の電位を低電位、信号線ＳＬ２の電位を低電位、走査線ＧＬ３の電位を高電位とすると、トランジスタ１２２及びトランジスタ１２３が導通し、ノードＮＡ２の電位は信号線ＳＬ１の電位となる。このとき、信号線ＳＬ１の電位をリセット電位（例えば０Ｖ等の基準電位）とすることで、液晶素子１２６の動作をリセットすることができる。

なお、時刻Ｔ１より前は、前フレームにおける液晶素子１２６の表示動作が行われている状態である。

時刻Ｔ２に走査線ＧＬ１の電位を低電位、走査線ＧＬ２の電位を高電位、信号線ＳＬ２の電位を低電位、走査線ＧＬ３の電位を低電位とすると、トランジスタ１２１が導通し、容量素子１２４の他方の電極の電位は低電位となる。当該動作は、後の容量結合動作を行うためのリセット動作である。

時刻Ｔ３に走査線ＧＬ１の電位を高電位、走査線ＧＬ２の電位を高電位、信号線ＳＬ２の電位を低電位、走査線ＧＬ３の電位を低電位とすると、トランジスタ１２２が導通し、信号線ＳＬ１の電位（補正フィルタ信号（Ｖｐ））がノードＮＭ２に書き込まれる。なお、信号線ＳＬ１の電位は、時刻Ｔ２以降時刻Ｔ３以前に所望の値（補正フィルタ信号（Ｖｐ））に定まっていることが好ましい。

時刻Ｔ４に走査線ＧＬ１の電位を低電位、走査線ＧＬ２の電位を高電位、信号線ＳＬ２の電位を低電位、走査線ＧＬ３の電位を低電位とすると、トランジスタ１２２が非導通となり、ノードＮＭ２に補正フィルタ信号（Ｖｐ）が保持される。

時刻Ｔ５に走査線ＧＬ１の電位を低電位、走査線ＧＬ２の電位を低電位、信号線ＳＬ２の電位を低電位、走査線ＧＬ３の電位を低電位とすると、トランジスタ１２１が非導通となり、補正フィルタ信号（Ｖｐ）の書き込み動作が終了する。

次に、図１４（Ｂ）を用いて画像信号（Ｖｓ）の補正動作と、液晶素子１２６の表示動作を説明する。

時刻Ｔ１１に走査線ＧＬ１の電位を低電位、走査線ＧＬ２の電位を低電位、信号線ＳＬ１の電位を低電位、走査線ＧＬ３の電位を高電位とすると、トランジスタ１２３が導通し、ノードＮＡ２にノードＮＭ２の電位が分配される。なお、ノードＮＭ２に保持する補正フィルタ信号（Ｖｐ）は、ノードＮＡ２への分配を考慮して設定することが好ましい。

時刻Ｔ１２に走査線ＧＬ１の電位を低電位、走査線ＧＬ２の電位を高電位、信号線ＳＬ１の電位を低電位、走査線ＧＬ３の電位を高電位とすると、トランジスタ１２１が導通し、容量素子１２４の容量結合によりノードＮＡ２の電位に信号線ＳＬ２の電位が付加される。すなわち、ノードＮＡ２は、画像信号（Ｖｓ）に補正フィルタ信号（Ｖｐ）が付加された電位に対応する電位（Ｖｓ＋Ｖｐ）’となる。なお、電位（Ｖｓ＋Ｖｐ）’には、配線間容量の容量結合による電位の変動等も含まれる。

時刻Ｔ１３に走査線ＧＬ１の電位を低電位、走査線ＧＬ２の電位を低電位、信号線ＳＬ１の電位を低電位、走査線ＧＬ３の電位を低電位とすると、トランジスタ１２１が非導通となり、ノードＮＡ２に電位（Ｖｓ＋Ｖｐ）’が保持される。そして、当該電位に応じて液晶素子１２６で表示動作が行われる。

以上が画像信号（Ｖｓ）の補正動作と、液晶素子１２６の表示動作の説明である。なお、先に説明した補正フィルタ信号（Ｖｐ）の書き込み動作と、画像信号（Ｖｓ）の入力動作は連続して行ってもよいが、全ての画素に補正フィルタ信号（Ｖｐ）を書き込んだのちに画像信号（Ｖｓ）の入力動作を行うこともできる。

なお、補正動作を行わない場合は、画像信号を信号線ＳＬ１に供給し、トランジスタ１２２及びトランジスタ１２３の導通、非導通を制御することで液晶素子１２６による表示動作を行ってもよい。このとき、トランジスタ１２１は常時非導通とすればよい。

＜１－７．表示装置の動作方法の一例２＞
次に、図５（Ａ）に示すステップＳ０１、及び図５（Ｂ）に示すステップＳ１１の具体例、つまり、１枚の表示パネルＤＰに対応する補正フィルタの作成方法の一例について、図１５に示すフローチャートを用いて説明する。例えば、表示パネルＤＰ［１，１］に対応する補正フィルタである第１の補正フィルタ、及び表示パネルＤＰ［２，１］に対応する補正フィルタである第２の補正フィルタは、図１５に示す方法により作成することができる。図１５に示す方法により作成した補正フィルタは、例えば、表示パネルＤＰに表示される画像の表示ムラを軽減するように、画像データを補正する機能を有する。

まず、複数の階調値に対して、表示パネルＤＰに設けられた画素から射出される光の輝度を測定する。ここで、光の輝度は、輝度計等を用いて測定する（ステップＳ２１）。次に、例えば処理部４０Ａ又は処理部４０Ｂが、測定結果を基にして、画素から射出される光の輝度と、階調値と、の対応関係のデータを取得する（ステップＳ２２）。図１６（Ａ－１）、（Ｂ－１）は、画素から射出される光の輝度と、階調値と、の関係を示すグラフであり、図１６（Ａ－１）に示されたプロットは、ステップＳ２１で測定される輝度である。また、図１６（Ｂ－１）に示された実線は、図１６（Ａ－１）に示された測定結果を基にステップＳ２２で算出される、画素から射出される光の輝度と、階調値と、の対応関係である。

ここで、ステップＳ２１で、全ての階調値について、画素から射出される光の輝度を測定してもよい。例えば、画素が表現可能な階調値が０乃至２５５である場合は、階調値０乃至２５５の全てについて、画素から射出される光の輝度を測定してもよい。又は、一部の階調値について、画素から射出される光の輝度を測定してもよい。なお、一部の階調値について輝度を測定する場合であっても、対応関係のデータの精度を高めるために、白色、黒色、及び中間階調については輝度を測定することが好ましい。例えば、画素が表現可能な階調値が０乃至２５５である場合は、階調値０、階調値１２７、及び階調値２５５については、画素から射出される光の輝度を測定することが好ましい。

図１６（Ｂ－１）に示す対応関係のデータは、図１６（Ａ－１）に示す測定結果を基にして、例えば回帰分析により取得することができる。例えば、曲線回帰分析により取得することができる。又は、例えばニューラルネットワーク、例えば全結合型のニューラルネットワークを用いて取得することができる。ニューラルネットワークを用いて図１６（Ｂ－１）に示す対応関係のデータを取得することにより、図１６（Ａ－１）に示す測定点数が少なくても、対応関係のデータの精度を高めることができる。

図１６（Ａ－２）は、ステップＳ２１で、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）のそれぞれについて、画素から射出される光の輝度を測定する場合の測定値を示す。図１６（Ｂ－２）は、ステップＳ２２で、図１６（Ａ－２）に示す測定結果を基にして赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）のそれぞれについて算出される、画素から射出される光の輝度と、階調値と、の対応関係である。

図１６（Ａ－２）、（Ｂ－２）に示すように、画素から射出される光の色ごとに輝度と、階調値と、の対応関係のデータを取得することにより、高精度な補正ができる補正フィルタを作成することができる。

図１７（Ａ）、（Ｂ）、（Ｃ）は、ステップＳ２１で、射出される光の輝度を測定する画素の位置の一例を示している。ここで、画素部２１は、画素部２１Ａ、画素部２１Ｂ等、１枚の表示パネルＤＰに設けられた画素部を示す。図１７（Ａ）、（Ｂ）、（Ｃ）に示す領域２７に含まれる画素から射出される光の輝度を、ステップＳ２１で測定する。

画素から射出される光の輝度は、図１７（Ａ）に示すように、画素部２１の中心部を含むように測定してもよい。又は、図１７（Ｂ）に示すように、画素部２１の複数個所、例えば左上、右上、左下、及び右下の４箇所を測定してもよい。又は、図１７（Ｃ）に示すように、画素部２１の全体を測定してもよい。領域２７の総面積が小さい場合、画素から射出される光の輝度を簡易な方法で測定することができる。一方、領域２７の総面積が大きい場合、高精度な補正ができる補正フィルタを作成することができる。

なお、画素から射出される光の輝度を複数の画素について測定する場合は、例えば、それぞれの画素から射出される光の輝度の平均値を基にして、画素から射出される光の輝度と、階調値と、の対応関係のデータをステップＳ２２において取得することができる。

ステップＳ２２の終了後、特定の階調値の画像を画素部２１に表示し、画素から射出される光の輝度を、二次元輝度計等を用いて測定することにより、輝度データを取得する（ステップＳ２３）。例えば、画素部２１に設けられた全ての画素から射出される光の輝度を、二次元輝度計等を用いて測定することにより、輝度データを取得する。

特定の階調値の画像として、全ての画素の階調値が等しい画像を画素部２１に表示する場合、１枚の表示パネルＤＰに設けられた全ての画素から射出される光の輝度が等しいことが好ましい。しかし、画素が有するトランジスタの特性ばらつき、及び表示素子の特性ばらつき等により、画素から射出される光の輝度にばらつきが生じる場合がある。ステップＳ２３では、画素から射出される光の輝度の画素間のばらつきに関する情報を取得するために、輝度データを取得する。

次に、ステップＳ２３で取得した輝度データと、ステップＳ２２で取得した対応関係のデータと、を用いて、画素から射出される光の輝度の画素間のばらつきを補正するための補正フィルタを、処理部により作成する（ステップＳ２４）。例えば、輝度データから読み取れる、ある画素の階調値１２７での輝度が１００で、対応関係のデータでは、階調値１２７での輝度が１２０であったとすると、ある画素の輝度を１．２倍するように補正フィルタを作成する。

ここで、ステップＳ２２で、例えば全ての階調値について、輝度との対応関係のデータが取得されている。よって、ステップＳ２３で、２種類以上の画像を表示し、それぞれの画像について輝度データを取得することにより、より高精度の補正が可能な補正フィルタを作成することができる。例えば、画素が表現可能な階調値が０乃至２５５である場合、ステップＳ２３において、全ての画素の階調が０である画像、全ての画素の階調が１２７である画像、及び全ての画素の階調が２５５である画像のそれぞれについて、輝度データを取得することができる。なお、ステップＳ２３における光の輝度の測定を簡易なものとするために、ステップＳ２３で取得する輝度データの種類の数は、ステップＳ２１で光の輝度を測定した階調値の数より少ないことが好ましい。

その後、処理部４０Ａ又は処理部４０Ｂに画像データを入力し、ステップＳ２４で作成した補正フィルタを用いて、入力された画像データを補正する（ステップＳ２５）。ここで、処理部４０Ａ又は処理部４０Ｂに入力される画像データは、例えば特定の階調値の画像に対応する画像データとすることが好ましい。例えば、ステップＳ２３で表示した画像と同じ階調の画像に対応する画像データとすることが好ましい。

次に、ステップＳ２５で補正を行った画像データに対応する画像を画素部２１に表示し、ステップＳ２３と同様に、画素から射出される光の輝度を、二次元輝度計等を用いて測定する（ステップＳ２６）。その後、ステップＳ２６で測定した補正後の画像に対応する輝度と、ステップＳ２２で取得した対応関係のデータから算出される輝度と、を画素毎に比較する。例えば、補正後の画像に対応する輝度と、ステップＳ２２で取得した対応関係のデータから算出される輝度と、の差分が一定値未満である場合は、補正の精度は規定値以上であるとして、補正フィルタの作成を終了する。一方、補正後の画像に対応する輝度と、ステップＳ２２で取得した対応関係のデータから算出される輝度と、の差分が一定値以上である場合は、補正の精度は規定値未満であるとして、再びステップＳ２４及びステップＳ２７を行い、補正フィルタを再度作成する（ステップＳ２７）。以上が表示装置１０Ａ及び表示装置１０Ｂで用いられる補正フィルタの作成方法の一例である。なお、ステップＳ２６及びステップＳ２７は省略してもよい。

なお、ステップＳ２３で２種類以上の画像を表示した場合は、ステップＳ２６でそれぞれの画像について画素から射出される光の輝度を測定し、ステップＳ２７でそれぞれの画像について補正の精度を判定することが好ましい。

以上が図５（Ａ）に示すステップＳ０１、及び図５（Ｂ）に示すステップＳ１１の具体例、つまり、１枚の表示パネルＤＰに対応する補正フィルタの作成方法の一例である。

図１５に示す方法で補正フィルタを作成することにより、例えば、表示される画像の表示ムラを軽減することができるので、本発明の一態様の表示装置の表示品位を高めることができる。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することができる。

（実施の形態２）
本実施の形態では、液晶素子を用いた表示装置の構成例と、ＥＬ素子を用いた表示装置の構成例について説明する。なお、本実施の形態においては、実施の形態１で説明した表示装置の要素、動作及び機能の説明は省略する。

図１８（Ａ）及び図１８（Ｂ）は、本発明の一態様の表示装置の構成例を示す断面図である。図１８（Ａ）及び図１８（Ｂ）に示す表示装置は電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と、異方性導電層４０１９を介して電気的に接続されている。また、図１８（Ａ）及び図１８（Ｂ）では、電極４０１５は、絶縁層４１１２、絶縁層４１１１、及び絶縁層４１１０に形成された開口において配線４０１４と電気的に接続されている。

電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、配線４０１４は、トランジスタ４０１０、及びトランジスタ４０１１のソース電極及びドレイン電極と同じ導電層で形成されている。

また、第１の基板４００１上に設けられた表示部２１５と走査線駆動回路２２１は、トランジスタを複数有しており、図１８（Ａ）、及び図１８（Ｂ）では、表示部２１５に含まれるトランジスタ４０１０、及び走査線駆動回路２２１に含まれるトランジスタ４０１１を例示している。なお、図１８（Ａ）及び図１８（Ｂ）では、トランジスタ４０１０及びトランジスタ４０１１としてボトムゲート型のトランジスタを例示しているが、トップゲート型のトランジスタであってもよい。

図１８（Ａ）及び図１８（Ｂ）では、トランジスタ４０１０及びトランジスタ４０１１上に絶縁層４１１２が設けられている。また、図１８（Ｂ）では、絶縁層４１１２上に隔壁４５１０が形成されている。

また、トランジスタ４０１０及びトランジスタ４０１１は、絶縁層４１０２上に設けられている。また、トランジスタ４０１０及びトランジスタ４０１１は、絶縁層４１１１上に形成された電極４０１７を有する。電極４０１７はバックゲート電極として機能することができる。

また、図１８（Ａ）及び図１８（Ｂ）に示す表示装置は、容量素子４０２０を有する。容量素子４０２０は、トランジスタ４０１０のゲート電極と同じ工程で形成された電極４０２１と、ソース電極及びドレイン電極と同じ工程で形成された電極と、を有する。それぞれの電極は、絶縁層４１０３を介して重なる領域を有している。

一般に、表示装置の画素部に設けられる容量素子の容量は、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。

表示部２１５に設けられたトランジスタ４０１０は表示素子と電気的に接続する。図１８（Ａ）は、表示素子として液晶素子を用いた液晶表示装置の一例である。図１８（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液晶層４００８を介して重畳する。

また、スペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。

また、必要に応じて、ブラックマトリクス（遮光層）、着色層（カラーフィルタ）、偏光部材、位相差部材、反射防止部材等の光学部材（光学基板）等を適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライト等を用いてもよい。また、上記バックライト、及びサイドライトとして、マイクロＬＥＤ等を用いても良い。

図１８（Ａ）に示す表示装置では、第２の基板４００６と第２の電極層４０３１の間に、遮光層４１３２、着色層４１３１、絶縁層４１３３が設けられている。

遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属等の無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。

着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料又は染料が含まれた樹脂材料等が挙げられる。遮光層及び着色層は、前述した各層の形成方法と同様に形成すればよい。例えば、インクジェット法等で行なってもよい。

また、図１８（Ａ）及び図１８（Ｂ）に示す表示装置は、絶縁層４１１１と絶縁層４１０４を有する。絶縁層４１１１と絶縁層４１０４として、不純物元素を透過しにくい絶縁層を用いる。絶縁層４１１１と絶縁層４１０４でトランジスタの半導体層を挟むことで、外部からの不純物の浸入を防ぐことができる。

また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子（ＥＬ素子）を適用することができる。ＥＬ素子は、一対の電極の間に発光性の化合物を含む層（「ＥＬ層」ともいう。）を有する。一対の電極間に、ＥＬ素子の閾値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光性の化合物が発光する。

また、ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。

有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子及び正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を有していてもよい。

ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。

発光素子は発光を取り出すために、一対の電極の少なくとも一方の電極が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、当該基板とは逆側の面から発光を取り出す上面射出（トップエミッション）構造や、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造や、両面から発光を取り出す両面射出（デュアルエミッション）構造の発光素子があり、どの射出構造の発光素子も適用することができる。

図１８（Ｂ）は、表示素子として発光素子を用いた発光表示装置（「ＥＬ表示装置」ともいう。）の一例である。表示素子である発光素子４５１３は、表示部２１５に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、発光層４５１１、第２の電極層４０３１の積層構造であるが、この構成に限定されない。発光素子４５１３から取り出す光の方向等に合わせて、発光素子４５１３の構成は適宜変えることができる。

隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。

発光素子４５１３の発光色は、発光層４５１１を構成する材料によって、白、赤、緑、青、シアン、マゼンタ、又は黄等とすることができる。

カラー表示を実現する方法としては、発光色が白色の発光素子４５１３と着色層を組み合わせて行う方法と、画素毎に発光色の異なる発光素子４５１３を設ける方法がある。前者の方法は後者の方法よりも生産性が高い。一方、後者の方法では画素毎に発光層４５１１を作り分ける必要があるため、前者の方法よりも生産性が劣る。ただし、後者の方法では、前者の方法よりも色純度の高い発光色を得ることができる。後者の方法に加えて、発光素子４５１３にマイクロキャビティ構造を付与することにより色純度をさらに高めることができる。

なお、発光層４５１１は、量子ドット等の無機化合物を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。

発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１及び隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）等を形成することができる。また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。

充填材４５１４としては窒素やアルゴン等の不活性な気体の他に、紫外線硬化樹脂又は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル系樹脂、ポリイミド、エポキシ系樹脂、シリコーン系樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ（エチレンビニルアセテート）等を用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。

シール材４００５には、ガラスフリット等のガラス材料や、二液混合型の樹脂等の常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂等の樹脂材料を用いることができる。また、シール材４００５に乾燥剤が含まれていてもよい。

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタ等の光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。

表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対向電極層等ともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。

第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物等の透光性を有する導電性材料を用いることができる。

また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。

また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又は、アニリン、ピロール及びチオフェンの２種以上からなる共重合体若しくはその誘導体等があげられる。

また、トランジスタは静電気等により破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態３）
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることのできるトランジスタの一例について、図面を用いて説明する。

本発明の一態様の表示装置は、ボトムゲート型のトランジスタや、トップゲート型トランジスタ等の様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。

〔ボトムゲート型トランジスタ〕
図１９（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ８１０のチャネル長方向の断面図である。図１９（Ａ１）において、トランジスタ８１０は基板７７１上に形成されている。また、トランジスタ８１０は、基板７７１上に絶縁層７７２を介して電極７４６を有する。また、電極７４６上に絶縁層７２６を介して半導体層７４２を有する。電極７４６はゲート電極として機能できる。絶縁層７２６はゲート絶縁層として機能できる。

また、半導体層７４２のチャネル形成領域上に絶縁層７４１を有する。また、半導体層７４２の一部と接して、絶縁層７２６上に電極７４４ａ及び電極７４４ｂを有する。電極７４４ａは、ソース電極又はドレイン電極の一方として機能できる。電極７４４ｂは、ソース電極又はドレイン電極の他方として機能できる。電極７４４ａの一部、及び電極７４４ｂの一部は、絶縁層７４１上に形成される。

絶縁層７４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層７４１を設けることで、電極７４４ａ及び電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａ及び電極７４４ｂの形成時に、半導体層７４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。

また、トランジスタ８１０は、電極７４４ａ、電極７４４ｂ及び絶縁層７４１上に絶縁層７２８を有し、絶縁層７２８の上に絶縁層７２９を有する。

半導体層７４２に酸化物半導体を用いる場合、電極７４４ａ及び電極７４４ｂの、少なくとも半導体層７４２と接する部分に、半導体層７４２の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層７４２中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ^＋層）となる。したがって、当該領域はソース領域又はドレイン領域として機能することができる。半導体層７４２に酸化物半導体を用いる場合、半導体層７４２から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。

半導体層７４２にソース領域及びドレイン領域が形成されることにより、電極７４４ａ及び電極７４４ｂと半導体層７４２の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧等の、トランジスタの電気特性を良好なものとすることができる。

半導体層７４２にシリコン等の半導体を用いる場合は、半導体層７４２と電極７４４ａの間、及び半導体層７４２と電極７４４ｂの間に、ｎ型半導体又はｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体又はｐ型半導体として機能する層は、トランジスタのソース領域又はドレイン領域として機能することができる。

絶縁層７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、又は低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層７２９を省略することもできる。

図１９（Ａ２）に示すトランジスタ８１１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８１０と異なる。電極７２３は、電極７４６と同様の材料及び方法で形成することができる。

一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極の電位と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。

また、電極７４６及び電極７２３は、どちらもゲート電極として機能することができる。よって、絶縁層７２６、絶縁層７２８、及び絶縁層７２９は、それぞれがゲート絶縁層として機能することができる。なお、電極７２３は、絶縁層７２８と絶縁層７２９の間に設けてもよい。

なお、電極７４６又は電極７２３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ８１１において、電極７２３を「ゲート電極」という場合、電極７４６を「バックゲート電極」という。また、電極７２３を「ゲート電極」として用いる場合は、トランジスタ８１１をトップゲート型のトランジスタの一種と考えることができる。また、電極７４６及び電極７２３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。

半導体層７４２を挟んで電極７４６及び電極７２３を設けることで、更には、電極７４６及び電極７２３を同電位とすることで、半導体層７４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ８１１のオン電流が大きくなると共に、電界効果移動度が高くなる。

したがって、トランジスタ８１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８１１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。

また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気等に対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。

また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトする等の電気特性の劣化を防ぐことができる。

本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。

図１９（Ｂ１）は、図１９（Ａ１）とは異なる構成のチャネル保護型のトランジスタ８２０のチャネル長方向の断面図である。トランジスタ８２０は、トランジスタ８１０とほぼ同様の構造を有しているが、絶縁層７４１が半導体層７４２の端部を覆っている点が異なる。また、半導体層７４２と重なる領域を有する絶縁層７４１の一部を選択的に除去して形成した開口部において、半導体層７４２と電極７４４ａが電気的に接続している。また、半導体層７４２と重なる領域を有する絶縁層７４１の一部を選択的に除去して形成した他の開口部において、半導体層７４２と電極７４４ｂが電気的に接続している。絶縁層７４１の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。

図１９（Ｂ２）に示すトランジスタ８２１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２０と異なる。

絶縁層７４１を設けることで、電極７４４ａ及び電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａ及び電極７４４ｂの形成時に半導体層７４２の薄膜化を防ぐことができる。

また、トランジスタ８２０及びトランジスタ８２１は、トランジスタ８１０及びトランジスタ８１１よりも、電極７４４ａと電極７４６の間の距離と、電極７４４ｂと電極７４６の間の距離と、が長くなる。よって、電極７４４ａと電極７４６の間に生じる寄生容量を小さくすることができる。また、電極７４４ｂと電極７４６の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。

図１９（Ｃ１）は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタ８２５のチャネル長方向の断面図である。トランジスタ８２５は、絶縁層７４１を設けずに電極７４４ａ及び電極７４４ｂを形成する。このため、電極７４４ａ及び電極７４４ｂの形成時に露出する半導体層７４２の一部がエッチングされる場合がある。一方、絶縁層７４１を設けないため、トランジスタの生産性を高めることができる。

図１９（Ｃ２）に示すトランジスタ８２６は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２５と異なる。

図２０（Ａ１）乃至（Ｃ２）にトランジスタ８１０、トランジスタ８１１、トランジスタ８２０、トランジスタ８２１、及びトランジスタ８２５、トランジスタ８２６のチャネル幅方向の断面図をそれぞれ示す。

図２０（Ｂ２）、（Ｃ２）に示す構造では、ゲート電極とバックゲート電極とが接続され、ゲート電極とバックゲート電極との電位が同電位となる。また、半導体層７４２は、ゲート電極とバックゲート電極とに挟まれている。

ゲート電極及びバックゲート電極のそれぞれのチャネル幅方向の長さは、半導体層７４２のチャネル幅方向の長さよりも長く、半導体層７４２のチャネル幅方向全体は、絶縁層７２６、絶縁層７４１、絶縁層７２８、及び絶縁層７２９を間に挟んでゲート電極及びバックゲート電極に覆われた構成である。

当該構成とすることで、トランジスタに含まれる半導体層７４２を、ゲート電極及びバックゲート電極の電界によって電気的に取り囲むことができる。

トランジスタ８１１、トランジスタ８２１、及びトランジスタ８２６のように、ゲート電極及びバックゲート電極の電界によって、チャネル形成領域が形成される半導体層７４２を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造ということができる。

Ｓ－ｃｈａｎｎｅｌ構造とすることで、ゲート電極及びバックゲート電極の一方又は双方によってチャネルを誘起させるための電界を効果的に半導体層７４２に印加することができるため、トランジスタの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタを微細化することが可能となる。また、Ｓ－ｃｈａｎｎｅｌ構造とすることで、トランジスタの機械的強度を高めることができる。

〔トップゲート型トランジスタ〕
図２１（Ａ１）に例示するトランジスタ８４２は、トップゲート型のトランジスタの１つである。トランジスタ８４２は、絶縁層７２９を形成した後に電極７４４ａ及び電極７４４ｂを形成する。電極７４４ａ及び電極７４４ｂは、絶縁層７２８及び絶縁層７２９に形成した開口部において半導体層７４２と電気的に接続する。

また、電極７４６と重ならない絶縁層７２６の一部を除去し、電極７４６と、除去した残りの絶縁層７２６とをマスクとして用いて不純物を半導体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる。トランジスタ８４２は、絶縁層７２６が電極７４６の端部を越えて延伸する領域を有する。半導体層７４２の絶縁層７２６を介して不純物が導入された領域の不純物濃度は、絶縁層７２６を介さずに不純物が導入された領域よりも小さくなる。半導体層７４２は、電極７４６と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が形成される。

図２１（Ａ２）に示すトランジスタ８４３は、電極７２３を有する点がトランジスタ８４２と異なる。トランジスタ８４３は、基板７７１の上に形成された電極７２３を有する。電極７２３は、絶縁層７７２を介して半導体層７４２と重なる領域を有する。電極７２３は、バックゲート電極として機能することができる。

また、図２１（Ｂ１）に示すトランジスタ８４４、及び図２１（Ｂ２）に示すトランジスタ８４５のように、電極７４６と重ならない領域の絶縁層７２６を全て除去してもよい。また、図２１（Ｃ１）に示すトランジスタ８４６、及び図２１（Ｃ２）に示すトランジスタ８４７のように、絶縁層７２６を残してもよい。

トランジスタ８４２乃至トランジスタ８４７も、電極７４６を形成した後に、電極７４６をマスクとして用いて不純物を半導体層７４２に導入することで、半導体層７４２中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。

図２２（Ａ１）乃至（Ｃ２）にトランジスタ８４２乃至トランジスタ８４７のチャネル幅方向の断面図をそれぞれ示す。

トランジスタ８４３、トランジスタ８４５、及びトランジスタ８４７は、それぞれ先に説明したＳ－ｃｈａｎｎｅｌ構造である。ただし、これに限定されず、トランジスタ８４３、トランジスタ８４５、及びトランジスタ８４７をＳ－ｃｈａｎｎｅｌ構造としなくてもよい。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態４）
本実施の形態では、ＯＳトランジスタの詳細な構成例について説明する。

ＯＳトランジスタが有する半導体層は、例えばインジウム、亜鉛及びＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジム又はハフニウム等の金属）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記される膜とすることができる。

半導体層を構成する酸化物半導体がＩｎ－Ｍ－Ｚｎ系酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。

半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア密度が１×１０^１７／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下、さらに好ましくは１×１０^１３／ｃｍ^３以下、より好ましくは１×１０^１１／ｃｍ^３以下、さらに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^－９／ｃｍ^３以上のキャリア密度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体という。当該酸化物半導体は欠陥準位密度が低く、安定な特性を有する酸化物半導体であるといえる。

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属又はアルカリ土類金属の濃度（二次イオン質量分析法により得られる濃度）を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。

また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向した結晶を有するＣＡＡＣ－ＯＳ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、又は非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。

非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。又は、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。

なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、又は積層構造を有する場合がある。

以下では、非単結晶の半導体層の一態様であるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。

ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状ともいう。

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれていてもよい。

例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、又はインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、及びＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする。）、又はガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、及びＺ４は０よりも大きい実数）とする。）等と、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、又はＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。

つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、及びＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、又はＩｎ_{（１＋ｘ０）}Ｇａ_{（１－ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、又はＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。

一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。

なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つ又は複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折による解析結果から、測定領域のａ－ｂ面方向、及びｃ軸方向の配向は見られないことが分かる。

また、ＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、及び断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。

また、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３等が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３等が主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３等が主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３等が主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

したがって、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３等に起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、及び高い電界効果移動度（μ）を実現することができる。

また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。したがって、ＣＡＣ－ＯＳは、様々な半導体装置の構成材料として適している。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態５）
本実施の形態では、本発明の一態様の電子機器について図２３を用いて説明する。

本実施の形態の電子機器は、本発明の一態様の表示装置を有する。これにより、電子機器の表示部に表示される画像の表示品位を高めることができる。

本実施の形態の電子機器の表示部には、例えばフルハイビジョン、２Ｋ、４Ｋ、８Ｋ、１６Ｋ、又はそれ以上の解像度を有する画像を表示させることができる。また、表示部の画面サイズは、対角２０インチ以上、対角３０インチ以上、対角５０インチ以上、対角６０インチ以上、又は対角７０インチ以上とすることができる。

電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用等のモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機等の大型ゲーム機等の比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、等が挙げられる。

本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で画像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを非接触電力伝送に用いてもよい。

本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）を有していてもよい。

本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像等）を表示部に表示する機能、タッチパネル機能、カレンダー、日付、又は時刻等を表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出す機能等を有することができる。

図２３（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。

表示部７０００に、本発明の一態様の表示装置を適用することができる。

図２３（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。又は、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることで操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キー又はタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示される画像を操作することができる。

なお、テレビジョン装置７１００は、受信機及びモデム等を備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士等）の情報通信を行うことも可能である。

図２３（Ｂ）に、ノート型パーソナルコンピュータの一例を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。

表示部７０００に、本発明の一態様の表示装置を適用することができる。

図２３（Ｃ）、（Ｄ）に、デジタルサイネージの一例を示す。

図２３（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、又は操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。

図２３（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。

図２３（Ｃ）、（Ｄ）において、表示部７０００に、本発明の一態様の表示装置を適用することができる。

表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。

表示部７０００にタッチパネルを適用することで、表示部７０００に静止画又は動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報等の情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。

また、図２３（Ｃ）、（Ｄ）に示すように、デジタルサイネージ７３００又はデジタルサイネージ７４００は、ユーザーが所持するスマートフォン等の情報端末機７３１１又は情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１又は情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１又は情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。

また、デジタルサイネージ７３００又はデジタルサイネージ７４００に、情報端末機７３１１又は情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザーが同時にゲームに参加し、楽しむことができる。

本発明の一態様の表示装置は、家屋もしくはビルの内壁もしくは外壁、又は、車両の内装もしくは外装の曲面に沿って組み込むことができる。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。

本実施例では、表示装置が４枚の表示パネルを有する構成である場合に、画像補正を行った結果について説明する。

図２４は、本実施例で画像を表示した表示装置について説明する図である。図２４に示すように、２行２列に表示パネル（表示パネルＤＰ［１，１］、表示パネルＤＰ［２，１］、表示パネルＤＰ［１，２］、及び表示パネルＤＰ［２，２］）を並べた表示装置に画像を表示した。表示パネルには、それぞれ７２０行１２８０列の画素が設けられている。

ここで、表示パネルＤＰ［１，１］の中で、表示パネルＤＰ［１，１］と表示パネルＤＰ［１，２］との境界から３２０列分の画素が設けられた領域を、境界部２２９Ａとする。また、表示パネルＤＰ［２，１］の中で、表示パネルＤＰ［２，１］と表示パネルＤＰ［２，２］との境界から３２０列分の画素が設けられた領域を、境界部２２９Ｂとする。また、表示パネルＤＰ［１，２］の中で、表示パネルＤＰ［１，１］と表示パネルＤＰ［１，２］との境界から３２０列分の画素が設けられた領域を、境界部２２９Ｃとする。また、表示パネルＤＰ［２，２］の中で、表示パネルＤＰ［２，１］と表示パネルＤＰ［２，２］との境界から３２０列分の画素が設けられた領域を、境界部２２９Ｄとする。

本実施例では、まず、図１５に示す方法により、各表示パネルについて補正フィルタを作成した。ここで、表示パネルに設けられた画素は、階調値０乃至２５５を表現可能であり、ステップＳ２３及びステップＳ２６で表示した画像は、全ての画素の階調値を１２７とした画像とした。

次に、境界部２２９Ａ及び境界部２２９Ｂに設けられた画素に対応するフィルタ値の平均値Ｄ_ＡＢと、境界部２２９Ｃ及び境界部２２９Ｄに設けられた画素に対応するフィルタ値の平均値Ｄ_ＣＤと、を算出した。その後、表示パネルＤＰ［１，２］及び表示パネルＤＰ［２，２］に設けられた画素に対応するフィルタ値をＤ_ＡＢ／Ｄ_ＣＤ倍するように、補正フィルタを修正することにより、新たな補正フィルタを作成した。

図２５（Ａ）に、図１５に示す方法により作成したフィルタを修正せずに画像を表示した場合の表示結果を示す。図２５（Ｂ）に、図１５に示す方法により作成したフィルタを、上記方法で修正し、新たな補正フィルタを作成して、画像を表示した場合の表示結果を示す。

図２５（Ａ）に示す画像では、表示パネルのつなぎ目がはっきりと視認された。一方、図２５（Ｂ）に示す画像では、図２５（Ａ）に示す画像と比べて表示パネルのつなぎ目が視認されにくくなり、また表示パネル間の色調のずれが小さくなった。

本実施例では、表示装置が１枚の表示パネルを有する構成である場合に、当該表示パネルが有する画素から射出される光の輝度分布の測定結果について説明する。

本実施例では、図１５に示す方法で作成した補正フィルタにより補正を行った画像を、１枚の表示パネルで表示した。ここで、当該表示パネルに設けられた画素は、階調値０乃至２５５を表現可能であり、ステップＳ２３で表示する画像、及び補正を行った画像は、全ての画素の階調値を１２７とした画像とした。また、ステップＳ２３及びステップＳ２６において、画素から射出される光の輝度は二次元輝度計を用いて測定した。

図２６（Ａ）に、ステップＳ２３において二次元輝度計で取得した、補正前の画像が表示されている表示パネルの輝度データを示す。図２６（Ｂ）に、補正フィルタ作成後に二次元輝度計で取得した、補正後の画像が表示されている表示パネルの輝度データを示す。

表示パネルが補正前の画像を表示している場合、図２６（Ａ）に示すように、表示パネル中央部の輝度が表示パネル周辺部の輝度より高くなった。一方、表示パネルが補正後の画像を表示している場合、図２６（Ｂ）に示すように、補正前より、表示パネル全体において輝度が均一化された。

１０Ａ：表示装置、１０Ｂ：表示装置、２０Ａ：表示部、２０Ｂ：表示部、２０Ｃ：表示部、２１：画素部、２１Ａ：画素部、２１Ｂ：画素部、２２：走査線駆動回路、２２Ａ：走査線駆動回路、２２Ｂ：走査線駆動回路、２３：信号線駆動回路、２３Ａ：信号線駆動回路、２３Ｂ：信号線駆動回路、２４Ａ：タイミングコントローラ、２４Ｂ：タイミングコントローラ、２５：画素、２６：画素、２７：領域、２８Ａ：境界部、２８Ｂ：境界部、２８Ｃ：境界部、２８Ｄ：境界部、２９：表示領域、２９Ａ：境界部、２９Ｂ：境界部、２９Ｃ：境界部、２９Ｄ：境界部、２９Ｅ：境界部、２９Ｆ：境界部、２９Ｇ：境界部、２９Ｈ：境界部、３０Ａ：信号生成部、３０Ｂ：信号生成部、３１：フロントエンド部、３２：デコーダ、３３：処理部、３４：受信部、３５：インターフェース、３６：制御部、４０Ａ：処理部、４０Ｂ：処理部、４５Ａ：分割部、４５Ｂ：分割部、５０：演算処理装置、７２：領域、７３：領域、７４：ＦＰＣ、１０１：トランジスタ、１０２：トランジスタ、１０３：容量素子、１０４：発光素子、１１１：トランジスタ、１１２：トランジスタ、１１３：容量素子、１２１：トランジスタ、１２２：トランジスタ、１２３：トランジスタ、１２４：容量素子、１２５：容量素子、１２６：液晶素子、１２８：電位供給線、１２９：共通配線、１３２：共通配線、１３３：共通配線、１７０：発光素子、１８０：液晶素子、２１５：表示部、２２１：走査線駆動回路、２２９Ａ：境界部、２２９Ｂ：境界部、２２９Ｃ：境界部、２２９Ｄ：境界部、２５１：トランジスタ、４３３：容量素子、４４４：トランジスタ、４４５：ノード、４４６：トランジスタ、４４７：ノード、７２３：電極、７２６：絶縁層、７２８：絶縁層、７２９：絶縁層、７４１：絶縁層、７４２：半導体層、７４４ａ：電極、７４４ｂ：電極、７４６：電極、７７１：基板、７７２：絶縁層、８１０：トランジスタ、８１１：トランジスタ、８２０：トランジスタ、８２１：トランジスタ、８２５：トランジスタ、８２６：トランジスタ、８４２：トランジスタ、８４３：トランジスタ、８４４：トランジスタ、８４５：トランジスタ、８４６：トランジスタ、８４７：トランジスタ、４００１：基板、４００５：シール材、４００６：基板、４００８：液晶層、４０１０：トランジスタ、４０１１：トランジスタ、４０１３：液晶素子、４０１４：配線、４０１５：電極、４０１７：電極、４０１８：ＦＰＣ、４０１９：異方性導電層、４０２０：容量素子、４０２１：電極、４０３０：電極層、４０３１：電極層、４０３２：絶縁層、４０３３：絶縁層、４０３５：スペーサ、４１０２：絶縁層、４１０３：絶縁層、４１０４：絶縁層、４１１０：絶縁層、４１１１：絶縁層、４１１２：絶縁層、４１３１：着色層、４１３２：遮光層、４１３３：絶縁層、４５１０：隔壁、４５１１：発光層、４５１３：発光素子、４５１４：充填材、７０００：表示部、７１００：テレビジョン装置、７１０１：筐体、７１０３：スタンド、７１１１：リモコン操作機、７２００：ノート型パーソナルコンピュータ、７２１１：筐体、７２１２：キーボード、７２１３：ポインティングデバイス、７２１４：外部接続ポート、７３００：デジタルサイネージ、７３０１：筐体、７３０３：スピーカ、７３１１：情報端末機、７４００：デジタルサイネージ、７４０１：柱、７４１１：情報端末機

Claims (4)

1. ｍ行ｎ列（ｍ、ｎは２以上の整数）の第１の画素がマトリクス状に配列された第１の画素部と、ｍ行ｎ列の第２の画素がマトリクス状に配列された第２の画素部と、を有し、ｍ行目の前記第１の画素と、１行目の前記第２の画素と、は隣接する表示装置であって、
   前記第１の画素部から射出される光の輝度の画素間のばらつきを補正する機能を有する第１の補正フィルタと、前記第２の画素部から射出される光の輝度の画素間のばらつきを補正する機能を有する第２の補正フィルタと、を有し、
   前記第１の補正フィルタは、前記第１の画素に対応するフィルタ値を有し、
   前記第１の画素に対応するフィルタ値は、前記第１の画素の各画素間の輝度のばらつきを補正するために各画素に対応した画素毎の値を有し、
   前記第２の補正フィルタは、前記第２の画素に対応するフィルタ値を有し、
   前記第２の画素に対応するフィルタ値は、前記第２の画素の各画素間の輝度のばらつきを補正するために各画素に対応した画素毎の値を有し、
   前記第２の画素部との境界部に設けられた前記第１の画素の各画素に対応した画素毎の値から、前記第２の画素部との境界部全体の平均値（Ｄ_Ａ）を算出し、かつ前記第１の画素部との境界部に設けられた前記第２の画素の各画素に対応した画素毎の値から、前記第１の画素部との境界部全体の平均値（Ｄ_Ｂ）を算出し、
   前記第１の補正フィルタのフィルタ値をＤ_Ｂ／Ｄ_Ａ倍にして前記第１の補正フィルタを修正し、
   修正後の前記第１の補正フィルタを前記第１の画素部に適用し、かつ前記第２の補正フィルタを前記第２の画素部に適用することにより、前記第１の画素部と、前記第２の画素部とのつなぎ目の輝度のずれを小さくする、表示装置。
2. ｍ行ｎ列（ｍ、ｎは２以上の整数）の第１の画素がマトリクス状に配列された第１の画素部と、ｍ行ｎ列の第２の画素がマトリクス状に配列された第２の画素部と、を有し、ｍ行目の前記第１の画素と、１行目の前記第２の画素と、は隣接する表示装置の補正方法であって、
   前記第１の画素部から射出される光の輝度の画素間のばらつきを補正する機能を有する第１の補正フィルタと、前記第２の画素部から射出される光の輝度の画素間のばらつきを補正する機能を有する第２の補正フィルタと、を作成し、
   前記第１の補正フィルタは、前記第１の画素に対応するフィルタ値を有し、
   前記第１の画素に対応するフィルタ値は、前記第１の画素の各画素間の輝度のばらつきを補正するために各画素に対応した画素毎の値を有し、
   前記第２の補正フィルタは、前記第２の画素に対応するフィルタ値を有し、
   前記第２の画素に対応するフィルタ値は、前記第２の画素の各画素間の輝度のばらつきを補正するために各画素に対応した画素毎の値を有し、
   前記第２の画素部との境界部に設けられた前記第１の画素の各画素に対応した画素毎の値から、前記第２の画素部との境界部全体の平均値（Ｄ_Ａ）を算出し、かつ前記第１の画素部との境界部に設けられた前記第２の画素の各画素に対応した画素毎の値から、前記第１の画素部との境界部全体の平均値（Ｄ_Ｂ）を算出し、
   前記第１の補正フィルタのフィルタ値をＤ_Ｂ／Ｄ_Ａ倍にして前記第１の補正フィルタを修正し、
   修正後の前記第１の補正フィルタを前記第１の画素部に適用し、かつ前記第２の補正フィルタを前記第２の画素部に適用することにより、前記第１の画素部と、前記第２の画素部とのつなぎ目の輝度のずれを小さくする、表示装置の補正方法。
3. 請求項２において、
   前記第１の補正フィルタは、
   前記表示装置が、前記第１の画素から射出される光の輝度を、前記第１の画素の複数の階調値について測定することにより、前記第１の画素から射出される光の輝度と、前記第１の画素の階調値と、の対応関係のデータを取得し、
   前記表示装置が、前記第１の画素部に特定の階調値の画像を表示して、前記第１の画素から射出される光の輝度を測定することにより、輝度データを取得した後、
   前記対応関係のデータと、前記輝度データと、を用いて作成される表示装置の補正方法。
4. 請求項３において、
   前記特定の階調値の画像とは、全ての前記第１の画素の階調値が等しい画像である表示装置の補正方法。

Images