JP7279222B2 - 静電チャックを使用した基板の固定と開放のための方法及び装置 - Google Patents

Description

［０００１］ 本明細書に記載の実施形態は概して、半導体デバイスを形成するための方法及び装置に関する。より具体的には、本書に記載の実施形態は概して、半導体デバイスの形成で使用される静電チャックに関する。

関連技術の説明
［０００２］ ナノメートル以下の特徴（ｆｅａｔｕｒｅｓ）を高い信頼度で製造することは、半導体デバイスの次世代の大規模集積（ＶＬＳＩ）及び超大規模集積（ＵＬＳＩ）における重要な技術課題の１つとなっている。しかしながら、回路技術の限界が更新されるたびに、ＶＬＳＩ及びＵＬＳＩインターコネクト技術には、処理能力の向上が求められてきた。基板上に信頼度の高いゲート構造を形成することは、ＶＬＳＩ及びＵＬＳＩの成功にとって、また、個々の基板やダイの回路密度や品質を高めるための継続的な取り組みにとっても重要なことである。

［０００３］ ジョンセン・ラーベック（ＪＲ）効果の力を動作原理とする静電チャック（ＥＳＣ）は一般的に３５０°Ｃ未満で実施されるアプリケーションで使用される。製造コストを引き下げるため、集積チップ（ＩＣ）の製造は、処理されるすべてのシリコン基板に、より高いスループットとより優れたデバイス歩留まりとパフォーマンスを要求する。次世代デバイス用に研究され、現在開発中の一部の製造技術は、３５０°Ｃを大きく超える温度で処理することが必要で、これは２００μｍを超える基板の湾曲を引き起こすことがあり望ましくない。

［０００４］ このような過度の湾曲を防止するためには、多くの場合、膜堆積とデバイスの処理中に基板を平らにして、湾曲を取り除くための固定力の増強が求められる。しかしながら、基板支持アセンブリ上にあり、基板の固定に利用される従来のＥＳＣは、約３００°Ｃで電荷漏洩を経験し、これはデバイスの歩留りと性能を低下させる。

［０００５］ 基板をチャッキングせずに膜堆積処理を実施すると、処理中の基板の湾曲により背面に膜堆積が現れ、汚染によるリソグラフィツールのダウンタイムが大幅に増大する。湾曲が更に問題となるのは、基板上に複数の膜層が形成されるとき、すなわち、メモリデバイスのゲートスタックに使用される、階段状膜スタックが形成されるときである。ゲートスタックの理想的な湾曲仕様は、高温下で多数の異なる材料層が堆積された後の中立的な湾曲又は中立的な応力である。一般的に、膜スタックで利用される層の数が増すと、基板の湾曲も悪化する。そのため、現在の基板支持技術は、階段状膜スタックの製造時には、基板上に形成される層の数を制限している。

［０００６］ したがって、３００°Ｃを超える処理温度での使用に適した基板支持体の改良が必要となる。

［０００７］ 処理チャンバ内の高温での動作に適した静電チャックのための方法及び装置が開示される。

［０００８］ 一実施例では、基板支持アセンブリが提供される。基板支持アセンブリは、上部表面、円筒形の側壁、及び下部表面を有するほぼ円板状のセラミック体を含む。上部表面は、真空処理チャンバ内で基板を処理するため、その上に基板を支持するように構成されている。円筒形の側壁は、セラミック体の外側の直径を画定する。下部表面は、上部表面に向かい合って配設されている。電極はセラミック体の中に配設されている。回路は電極に電気的に接続されている。回路は、ＤＣチャッキング回路、第１のＲＦドライブ回路、及び第２のＲＦドライブ回路を含む。ＤＣチャッキング回路、第１のＲＦドライブ回路及び第２のＲＦドライブ回路は電極に電気的に連結されている。

［０００９］ 別の実施例では、処理チャンバが提供される。処理チャンバは、壁と内部空間を取り囲む蓋を有する本体を含む。基板支持アセンブリは内部空間に配設される。基板支持体は、上部表面、円筒形の側壁、及び下部表面を有するほぼ円板状のセラミック体を含む。上部表面は、真空処理チャンバ内で基板を処理するため、その上に基板を支持するように構成されている。円筒形の側壁は、セラミック体の外側の直径を画定する。下部表面は、上部表面に向かい合って配設されている。電極はセラミック体の中に配設されている。回路は電極に電気的に接続されている。回路は、ＤＣチャッキング回路、第１のＲＦドライブ回路、及び第２のＲＦドライブ回路を含む。ＤＣチャッキング回路、第１のＲＦドライブ回路及び第２のＲＦドライブ回路は電極に電気的に連結されている。

［００１０］ 更に別の実施例では、ＥＳＣを構築するための方法が提供される。本方法は、ＥＳＣ材料内部に、ＥＳＣの基板支持体面と同程度の大きさの金属電極を、基板支持体面とほぼ平行に挿入すること、並びに、電極の位置で電荷を提供できる回路に金属電極を接続することを含み、電極からの電荷は材料を通ってＥＳＣの基板支持体面に移動し、回路は金属電極にチャッキング電圧と電荷を提供する閉ループ電気回路になっている。

［００１１］ 本実施形態の上述の特徴を詳細に理解しうるように、上記で簡単に要約されている本実施形態のより具体的な説明の一部は、添付の図面に示される実施形態を参照することによって行われる。しかし、本開示は他の等しく有効な実施形態も許容しうることから、添付の図面は典型的な実施形態しか例示しておらず、従って、本開示の範囲を限定すると見なすべきではないことに、留意されたい。

本開示の実施形態が実践されうる、基板支持アセンブリを有する例示的な真空処理チャンバの断面図である。 マルチ周波数ＲＦドライブシステムの一実施形態を示す。 ＲＦドライブシステム回路の第１の実施形態を示す。 ＲＦドライブシステム回路の第２の実施形態を示す。 ＥＳＣ上に配設された基板を介して形成されるチャッキング回路を示す。 ＥＳＣの絶縁変圧器を有するチャッキング回路を示す。 ＡｌＮ誘電体材料の電気特性を示すグラフである。 中心周波数６０Ｈｚで３５ｄＢの減衰を実現する演算増幅器を使用するアナログノッチフィルタの一実施例である。 図２のＥＳＣによる例示的な堆積レシピ中の、フィルタ処理信号とフィルタ未処理信号との比較を示すグラフである。 基板との密な接触を形成するのに適したＡｌＮ表面パターンの実装例を示す。 基板との密な接触を形成するのに適したＡｌＮ表面パターンの実装例を示す。 基板との密な接触を形成するのに適したＡｌＮ表面パターンの実装例を示す。 チャッキング力が、ＥＳＣの形状寸法及び材料特性に関連する幾つかの重要なパラメータによって、どのように影響されうるかを示すグラフである。 ＥＳＣを構築するための方法を示す。 ＥＳＣによって基板をチャッキングするための方法を示す。

［００２５］ 理解を容易にするために、可能な場合には、図に共通する同一の要素を指し示すのに同一の参照番号を使用した。一実施形態の要素及び特徴は、更なる記述がなくとも、他の実施形態に有益に組み込まれうると考えられている。

［００２６］ しかしながら、本開示は他の等しく有効な実施形態も許容しうることから、付随する図面は本開示の典型的な実施形態しか例示しておらず、従って、本開示の範囲を限定すると見なすべきではないことに、留意されたい。

［００２７］ 本書で開示の方法及び装置は、約１００°Ｃから約７００°Ｃまでの高い温度範囲での動作に適したジョンセン・ラーベック静電チャック（ＥＳＣ）に関連している。例えば、ＥＳＣは５５０°Ｃを超える温度に保持されうる。ＥＳＣは、半導体処理中に基板が動かないようにするため、基板をＥＳＣの上面に対して保持し、安定した温度とＥＳＣに対する電気的接触を維持する。プラズマ化学気相堆積（ＰＥＣＶＤ）のアプリケーションでは、それぞれの基板の処理操作の品質は、基板処理全体にわたる温度と電圧の安定性に依存する。

［００２８］ ＰＥＣＶＤ処理チャンバに搬入される基板は、ＥＳＣに固定される前にはある程度の圧縮湾曲や引張湾曲を示すことが多い。処理チャンバの高い動作温度が湾曲の一因である。処理中の高温への曝露によって表面応力が誘発されるため、処理後には、基板の湾曲は搬入時の湾曲よりも悪化することがありうる。加えて、引張応力を有する膜を備える基板は、処理中に基板支持体から離れるように湾曲したエッジを有することがある。処理中に生じる引張応力を有する基板をチャッキングしないと、多くの場合、基板の背面に薄膜の堆積を許す結果となり望ましくない。反対に、チャックされた基板は多くの場合、処理後の背面の薄膜堆積が少なくなる傾向にある。

［００２９］ 開示された方法及び装置は、基板上に作用するようにＥＳＣが生成する十分な固定力を利用し、その結果、基板は実質的に平坦になり、処理前に基板が平坦であるか、いくぶん湾曲を示しているかにかかわらず、ＥＳＣの基板支持体面に対してほぼ平行に保持される。このように、基板のＥＳＣチャッキングは湾曲を減らすだけでなく、基板温度プロファイル、薄膜の均一性、及び膜特性の整合性を改善する。

［００３０］ 以下で開示される装置は、従来のＥＳＣと比較してかなり高い動作温度範囲で、すなわち、１００°Ｃから７００°Ｃの範囲（動作温度範囲）で動作するように構成されたＥＳＣに関連している。セラミック材料選択及び高周波（ＲＦ）フィルタ設計などのＥＳＣに関連するほとんどの態様は、チャンバのヒータ側からのＲＦドライブの有無にかかわらず、或いは、同じ底部電極に直流（ＤＣ）チャッキング電圧が印加されている間に、ＲＦメッシュ（底部電極）上にどれだけのＲＦ電圧・電流が流れるかにかかわらず、実質的に同じに留まる。チャッキング用の底部電極に存在するＲＦ電圧及び電流のレベルの場合、ＲＦ電圧又はＲＦ電流のいずれか、或いはその両方は、ＲＦドライブが底部及びヒータ側ではなく上部電極（すなわち、基板支持アセンブリ）に由来するときには、これらとは異なるか、高くなりうることが認められている。したがって、同じ絶縁レベルに達するよう、保護回路は適宜変化しうる。すなわち、特定の動作周波数に対する入力インピーダンスは、上部のドライブされたＲＦ電極のそれに対応する漏洩ＲＦ電圧又は電流の同じレベルを実現するため、高くなることがある。

［００３１］ 一実施形態では、基板と同等サイズの金属電極の構造物はバルクペデスタル材料内部に配設され、ペデスタル上面に対して保持される基板にほぼ平行になるように構築される。このような電極は、電荷源を提供するＤＣ電源に接続されるように構成され、保存された電荷はこの電極から、有限の導電率を有する窒化アルミニウム（ＡｌＮ）などのバルク材料を通って、ペデスタルの上面まで移動する。表面電荷は次に、等量だが反対の極性の電荷を基板の底面に誘導し、反対の電荷間のクーロン引力は、ペデスタル表面に対して基板を効果的に保持する。基板底部に誘導された表面電荷は、通常は共通の接地接続を介した、基板の表面とＤＣ電源の他端との間の接触接続に由来する。このような接続は、基板とチャンバの接地壁との間にプラズマを打ちこみ維持することによって形成可能で、これは、電流ループを閉じるための導電性媒体として振る舞う。チャックからの基板の開放は、ＡｌＮペデスタルに含まれる電荷と共に、電極に供給される電圧を取り除き、その一方で、基板上の電荷が空になるまでプラズマの流れを保持することによって実現される。引力をより急速に消失させるため、任意選択により、ペデスタル内の電極に反対の極性の電荷を印加してもよい。

［００３２］ 別の実施形態では、チャックの動作温度とＥＳＣのワークピース表面全体の温度一様性を制御するため、金属ヒータの素子はＥＳＣのバルク誘電体材料に埋め込まれる。このようなヒータ素子は、特定のパターンを形成して、ＥＳＣのワークピース表面全体にわたって望ましい温度分布や温度プロファイルを導くため、１個又は複数個の抵抗ヒータフィラメントであってよい。ワークピース表面の温度プロファイルは、ある期間にわたってほぼ一定に維持されてもよく、或いは、ヒータ素子の各々への電力を動的に調整することによって、種々の望ましい温度プロファイルに変化させてもよい。

［００３３］ 更に別の実施形態では、電気回路のネットワークは、ペデスタル誘電体材料を介してチャッキング電極とヒータ素子に結合しうるＡＣ及び無効（ｒｅａｃｔｉｖｅ）ＲＦ電圧・電流から、ＥＳＣ用電源及びヒータ素子用電源を保護するように実装される。このような結合は、個別のＡＣ及びＲＦ負荷を処理するように設計されていないＤＣ電源、ＡＣ電源、及びＲＦ電源には有害になりうる。

［００３４］ 更に別の実施形態では、ペデスタルバルク材料、特定の接触パターンを有する又は有さない表面接触域、接触面の仕上げの粗さ、島状接触部分（ｃｏｎｔａｃｔ ｉｓｌａｎｄ）の高さなどが、望ましい固定力の決定に使用される。ＥＳＣ構成プロセスは、動作温度、ＥＳＣ電圧・電流要件、及び基板をチャックして開放するまでの時間に応じて、１つのアプリケーション要件、又は複数のアプリケーション要件に最適なＥＳＣ設計を生み出しうる。例えば、１つの構成プロセスは、最大の接触域を利用する最小のチャッキング電圧を目標としうる。別の例は、ＥＳＣ電源のＤＣチャッキング電流を最小限に抑えることで、これにより、大きな抵抗の誘電体材料を使用するとき、及び／又は、接地に対してヒータ素子をフローティングすることでヒータ素子を通って接地に流れる電流を低減するときには、電流を減らすことができる。ヒータ素子が６０Ｈｚの交流（ＡＣ）ラインによって電源供給される場合には、ヒータ素子とＡＣラインに絶縁変圧器が使用されてもよい。ＥＳＣ電流を低減する更に別の実施例は、ペデスタルの表面上に絶縁材料の層を生成することで、これは、プラズマを介してチャンバ接地に漏れるＤＣ電流を遮断又は大幅に低減しうる。このような絶縁層は、ペデスタルに永続的に作り込むことも、その場でチャンバに生成することもできる。小さな電源の少ないＥＳＣ電圧・電流は、システム統合及びコスト低減を促進するのに有利である。

［００３５］ 更に別の実施形態では、温度、ＥＳＣ電圧、電流などを含むＥＳＣ動作パラメータの最適な組が、所望の基板上膜特性及びスループット要件に対して、ガスの化学的性質、流量、圧力、ＲＦ電力などの所望の処理パラメータと共に連携しうる方法が、生成され実行されうる。このような方法には、各パラメータ及びパラメータ間の最適なタイミング制御が含まれる。タイミング制御の一例は、ＥＳＣ電圧をオンにする前にＲＦ電力によってヘリウムプラズマを打ちこみ維持することで、これにより基板はヘリウムプラズマの衝突によって高い温度まで加熱され、結果として、チャッキングが行われる前に表面応力を低減する。チャッキング方法の更に別の例は、最適な基板の結果を得るためのレシピステップに従って、異なるＥＳＣ電圧を実行することで、例えば、湾曲している基板を迅速にチャッキングして平坦にするため、チャッキングステップの開始時にはスパイク電圧が利用されてもよく、一方、固定力を維持するその後の処理ステップでは低いＥＳＣ電圧が使用され、低いチャッキング電圧から基板が解放されやすくする。

［００３６］ 以下で詳細に説明されるように、装置、特にＥＳＣは、半導体製造プロセスのリソグラフィアプリケーションのハードマスクに使用される誘電体膜などの高度な誘電体膜の生成に特に適している。ＥＳＣは、ＰＥＣＶＤプロセス中の大きな基板湾曲の制御に使用可能で、均一性、再現性、オーバーレイ誤差、チャンバインピーダンスを改善し、背面の堆積を最小限に抑えることなどができる。

［００３７］ 図１は、その上で基板１１８が処理される基板支持アセンブリ１１０を有する真空処理チャンバ１００の一実施形態の概略側面図である。基板支持アセンブリ１１０は、基板の湾曲を低減するためのチャッキング、温度プロファイル、薄膜均一性、基板上の他の膜特性の改善をもたらすように適切に構成されたＥＳＣである。処理チャンバ１００は、プラズマ化学気相堆積（ＰＥＣＶＤ）処理チャンバ、化学気相堆積（ＣＶＤ）処理チャンバ、ホットワイヤ化学気相堆積（ＨＷＣＶＤ）処理チャンバ、或いは、真空下の高温での基板処理に適した他の真空処理チャンバであってよい。

［００３８］ 処理チャンバ１００は、上部１５８、チャンバ側壁１４０、及び接地１２６に結合されるチャンバ底部１５６を有するチャンバ本体１０５を含む。上部１５８、チャンバ側壁１４０、及びチャンバ底部１５６は、内部処理領域１５０を画定する。チャンバ側壁１４０は、処理チャンバ１００の内部処理領域１５０の内外への基板１１８の移送を促進する基板移送ポート１５２を含みうる。基板移送ポート１５２は、移送チャンバ及び／又は基板処理システムの他のチャンバに連結されうる。

［００３９］ チャンバ本体１０５及び処理チャンバ１００の関連構成要素の寸法は限定的なものではなく、一般的に、処理される基板１１８のサイズに比例して大きくなる。基板サイズの例としては、限定するものではないが、直径２００ｍｍ、直径２５０ｍｍ、直径３００ｍｍ、及び直径４５０ｍｍのものが含まれる。

［００４０］ ポンピング装置１３０は、処理チャンバ１００の内部処理領域１５０内の圧力を評価及び制御するため、処理チャンバ１００の底部１５６に連結されている。ポンピング装置１３０は、従来の粗引きポンプ、ルーツ送風機、ターボポンプ、或いは、内部処理領域１５０の圧力を制御するように適合されている他の同様の装置であってもよい。一実施例では、処理チャンバ１００の内部処理領域１５０の圧力レベルは約７６０Ｔｏｒｒ未満に維持されうる。

［００４１］ ガスパネル１４４は、ガスライン１６７を介して、処理ガス及びその他のガスをチャンバ本体１０５の内部処理領域１５０へ供給する。ガスパネル１４４は、必要であれば、一又は複数の処理ガス源、不活性ガス、非反応性ガス、及び反応性ガスを提供するように構成されうる。ガスパネル１４４によって供給されうる処理ガスの例には、限定するものではないが、シリコン（Ｓｉ）含有ガス、炭素前駆体及び窒素含有ガスが含まれる。Ｓｉ含有ガスの例には、Ｓｉリッチな又はＳｉ不足の窒化物（Ｓｉ_ｘＮ_ｙ）、及び酸化ケイ素（ＳｉＯ_２）が含まれる。炭素前駆体の例には、プロピレン、アセチレン、エチレン、メタン、ヘキサン、イソプレン、及びブタジエンなどが含まれる。Ｓｉ含有ガスの例には、シラン（ＳｉＨ_４）、オルトケイ酸テトラエチル（ＴＥＯＳ）が含まれる。窒素及び／又は酸素含有ガスの例には、ピリジン、脂肪族アミン、アミン、ニトリル、亜酸化窒素、酸素、ＴＥＯＳ、及びアンモニアなどが含まれる。

［００４２］ シャワーヘッド１１６は、処理チャンバ１００の上部１５８の下の内部処理領域１５０内に配設され、基板支持アセンブリ１１０の上方に離間されている。このように、シャワーヘッド１１６、処理のため基板支持アセンブリ１１０上に配置されるときには、基板１１８の上面１０４の直上に位置する。ガスパネル１４４から提供される一又は複数の処理ガスは、シャワーヘッド１１６を介して内部処理領域１５０内へ反応性核種を供給しうる。

［００４３］ シャワーヘッド１１６はまた、内部処理領域１５０内のガスに電力を結合するための上部電極としても機能しうる。上部電極については、図２を参照して以下で更に説明される。電力は、他の電極、コイル、又は他のＲＦアプリケータを利用して、内部処理領域１５０内のガスに結合されうる。

［００４４］ 図１に示した実施形態では、電源１４３は、整合回路１４１を介してシャワーヘッド１１６に結合されうる。電源からシャワーヘッド１１６に印加されるＲＦエネルギーは、処理チャンバ１００内にプラズマを保持するため、内部処理領域１５０内に配置された処理ガスに誘導結合される。電源１４３に代えて、或いは電源１４３に追加して、内部処理領域１５０内にプラズマを保持するため、内部処理領域１５０内の処理ガスに容量結合されてもよい。電源１４３の動作は、処理チャンバ１００内の他の構成要素の動作も制御するコントローラ（図示せず）によって、制御されうる。

［００４５］ 上述のように、基板支持アセンブリ１１０は、処理チャンバ１００の底部１５６の上方に配設され、堆積中に基板１１８を保持する。基板支持アセンブリ１１０は、その上に配設された基板１１８のチャッキングのための静電チャック（図２の参照番号２２０によって特定される）を含む。静電チャック（ＥＳＣ）２２０は、処理中に、基板１１８を基板支持アセンブリ１１０に固定する。ＥＳＣ２２０は、バルク誘電体、例えば、数ある適切な材料の中でも、窒化アルミニウム（ＡｌＮ）などのセラミック材料から形成されうる。ＥＳＣ２２０は、基板１１８を基板支持アセンブリ１１０に保持するため、静電引力を利用する。

［００４６］ ＥＳＣ２２０は、動作中に、電源１１４と底部電極１０６との間に配設される絶縁変圧器１１２を介して、電源１１４に接続される底部電極１０６を含む。絶縁変圧器１１２は、電源１１４の一部であってもよく、或いは図１に破線で示したように電源１１４から分離されていてもよい。電源１１４は、約０ボルト～約５０００ボルトのＲＦチャッキング電圧を電極１０６に印加しうる。底部電極１０６は、ＲＦ電圧によって交互にドライブされうる。基板電圧は、処理中には、ＡＣ周波数では約０Ｖのピークツーピーク電圧から約５０００Ｖのピークツーピーク電圧までの範囲内で、或いは複数のＡＣ及びＲＦ周波数の混合では、約０Ｈｚから約２０００ＭＨｚの正弦波電圧波形の範囲内で制御される。約０Ｈｚは時間と共に変化しない一定電圧のＤＣ波形を表し、約０Ｖのピークツーピーク電圧は、基板の電位が接地電位で保持されているか、接地されている状態を表す。

［００４７］ 基板上で上述のＲＦ電圧制御を実施するための方法は、適切な周波数のバイアスＲＦ電力、或いは複数の周波数の混合をＲＦジェネレータを介して基板ペデスタル、すなわち、ＥＳＣ２２０に印加すること、並びに、ＲＦドライブネットワークの内外の一又は複数の位置でのＲＦ電圧、電流、及び電力にそれぞれ基づいた、幾つかの測定及びフィードバック制御の構成要素を含むネットワークを整合することによって、実現されうる。基板上での瞬間的なＲＦ電圧、電流、及び電力の変動を反映するため、これらの測定値の幾つかは、物理的に又は電気的に基板に近い。基板に電気的に近い測定値は、基板に物理的には近くないが、それぞれの電圧、電流及び電力が基板に実質的に近いか、位置情報に基づいて適切の修正を適用した後の測定値を表すことがあり、基板の位置で行われた測定値に近づきうる。ＲＦ電圧・電流の測定値の場合、これらはそれぞれの大きさと位相の構成要素を有するベクトルで、位相間の差分は、電圧と電流の測定が共に行われる実電力損失を決定する。フィードバック又はフィードフォワード制御機構は、所望の薄膜堆積速度、均一性、応力、及び選択した他の膜特性を実現するため、一又は複数の電圧、電流、又は実電力損失の測定値のいずれかに対して実装されうる。ＥＳＣ２２０の動作原理、並びに、設計及び開発の幾つかの実施例による実装での基本的な技術詳細を教示することが本開示の意図である。

［００４８］ ＥＳＣ２２０はマルチ周波数ＲＦドライブシステムを有しうる。マルチ周波数ＲＦドライブシステムは、図２を参照して説明される。図２は、マルチ周波数ＲＦドライブシステム２００の一実施形態を示している。ＥＳＣ２２０は、約１００°Ｃから約７００°Ｃまでの温度範囲で動作するように構成されている。ＥＳＣ２２０は、その上に基板１１８を有し、シャワーヘッド１１６の下方に配設された状態で示されている。

［００４９］ ヒータ２０４が任意の或いは複数の周波数のＲＦ電力で能動的にドライブされるＥＳＣ２２０の実装が以下で説明されるが、このようなＲＦドライブのシナリオは、チャンバのヒータ側からのＲＦ電力ドライブがあってもなくても、高温下でも同じであるＥＳＣ２２０のチャッキング原理を変えることはない。

［００５０］ 上部電極２４０は、シャワーヘッド１１６に連結されていてよい。上部電極は、連結された第１の上部回路２６０を有しうる。任意選択により、上部電極は連結された第２の上部回路２５０を有しうる。第１の上部回路２６０、及び任意選択により第２の上部回路２５０は、プラズマ２３０を維持するため、上部電極２４０をドライブするＲＦエネルギーを提供する。プラズマ２３０は、ＥＳＣ２２０上に配設された基板上に複数の膜層を堆積するように構成された適切なガスから形成される。

［００５１］ 図２に示した第１の実施形態では、第１の上部回路２６０と第２の上部回路２５０は、実質的に同様であってよい。第１の上部回路２６０は、上部電極２４０に連結されたＲＦジェネレータ２６８、第１のインダクタ２６２及び第１のコンデンサ２６３を有しうる。接地２６５は、第２のコンデンサ２６４を介して、ＲＦジェネレータ２６８に連結されうる。一実施形態では、ＲＦジェネレータ２６８は、上部電極２４０に、約２７ＭＨｚでＲＦ電圧・電流を供給する。第２の上部回路２５０は、上部電極２４０に連結されたＲＦジェネレータ２５８、第３のインダクタ２５２及び第３のコンデンサ２５３を有しうる。第２の接地２５５は、第４のコンデンサ２５４を介して、ＲＦジェネレータ２５８に連結されうる。ＲＦジェネレータ２５８は、上部電極２４０に、約４００ＫＨｚでＲＦ電圧・電流を供給する。

［００５２］ 第２の実施形態では、第２の上部回路２５０と第１の上部回路２６０は類似していない。第２の上部回路２５０は、第４のコンデンサ２５４及び第３のインダクタ２５２を介して連結された第２の接地２５５を有する。しかしながら、第２の上部回路２５０は、ＲＦジェネレータ２５８又は第３のコンデンサ２５３を含まない。

［００５３］ ＥＳＣ２２０は誘電体２０２を有しうる。ヒータ２０４は誘電体２０２内に配設されうる。埋めこまれたヒータ２０４はヒータ電力回路に連結されうる。底部電極１０６は誘電体２０２に埋め込まれ、ＲＦドライブシステム回路３００（図３及び図４を参照して詳述される）に装着するため、ＲＦポート２９９に連結されうる。誘電体２０２は、セラミック材料又は他の適切な絶縁材料から製造されうる。例えば、誘電体２０２は、窒化アルミニウム（ＡｌＮ）から形成されうる。ＥＳＣ２２０は、高い絶縁破壊電圧を有する一方で、約３００°Ｃを超える温度での動作中の電圧漏洩を大幅に低減する。ＥＳＣ２２０は、約３００°Ｃを超える温度での動作時に、ＥＳＣ２２０からの電荷漏洩を抑制する誘電体膜の被覆及び／又はシーズニング（ｓｅａｓｏｎｉｎｇ）を含みうる。適切な誘電体膜は、約３～１２の誘電率を有する。電荷トラップを制御するため、また、温度上昇時に固定力／チャッキング力を修正するように、誘電率は調整されうる。一実施形態では、誘電体２０２は、特定のＥＳＣ２２０動作温度範囲内で、約１Ｅ７Ωｃｍから約１Ｅ９Ωｃｍの範囲内の体積抵抗率と、約８～約１０の相対誘電率を有しうる。高電圧ＥＳＣ２２０は、数あるアプリケーションの中でも、酸化物膜とポリシリコン膜からなる多重互層、及び、酸化物膜と窒化物膜からなる多重互層を有するゲートスタック膜を形成するアプリケーションに適している。

［００５４］ 以下で説明される装置は、一般的には、記憶装置の誘電体材料のゲートスタックに使用される階段状膜と称される、複数の層膜堆積を生成するために使用されうる。前層の上に応力が蓄積された各層が堆積することにより、シリコン基板は処理中又は処理終了時に湾曲し、求められている湾曲仕様を満たすことができなくなることが認められている。ゲートスタックの理想的な湾曲仕様は、高温下で多数の互層が堆積された後の中立的な湾曲又は中立的な応力である。多数の層は一般的に基板の湾曲を悪化させるため、例えば、６０層のゲートスタック処理では中立的な応力を実現することは困難である。このように、本発明で開示されているように、ＥＳＣ２２０を採用する堆積装置は、処理終了時に基板の湾曲や応力が制御された状態で、処理できる層の数を増やすのに役立つ。

［００５５］ ＥＳＣ２２０の以下の実装は、任意の周波数のＲＦ電力によって能動的にドライブされるヒータを有するが、高温での種々のＲＦドライブシナリオは、処理チャンバのヒータ側からの能動的なＲＦ電力ドライブを含むことが想定されている。

［００５６］ 図３を参照すると、図３はＲＦドライブシステム回路３００の第１の実施形態を示している。ＥＳＣ２２０をドライブするＲＦドライブシステム回路３００は、約２７ＭＨｚのソースＲＦ周波数と約２ＭＨｚのバイアスＲＦ周波数、及びドライビング電極の反対側に位置するそれぞれのＲＦインピーダンス負荷を使用する。

［００５７］ ＲＦドライブシステム回路３００は、ＥＳＣ２２０にＲＦ電力を供給するデュアル周波数ＲＦドライブネットワークの例示的な実装を示しており、ＲＦ出力ポート３０２は、ＥＳＣ２２０の底部電極１０６に給電するＲＦポート２９９に接続されている。ＲＦドライブシステム回路３００は、複数のサブ回路を含む。ＲＦドライブシステム回路３００は、ＤＣフィルタ回路３１０、ＲＦインピーダンス整合ネットワーク３３０、及びＲＦ負荷回路３２０を含みうる。ＲＦドライブシステム回路３００は追加的に、ＤＣ源３１２、第１のＲＦドライブ３６２、及び一又は複数の電圧・電流センサ（ＶＩセンサ）３０４、３６０を有する。サブ回路３１０、３２０、３３０は、（ａ）ＤＣフィルタ回路３１０を介してＥＳＣ２２０に供給されるチャッキング電圧、（ｂ）もしあるならば、ＲＦ負荷回路３２０を介して、ソースＲＦドライブ周波数Ｆ３について特定に負荷インピーダンスを提供するＬＣ直列共振回路からなるＲＦ負荷、（ｃ）バイアスＲＦドライブ周波数Ｆ２を提供するＲＦインピーダンス整合ネットワーク３３０、及び（ｄ）バイアスＲＦドライブ周波数Ｆ１に対するＲＦインピーダンス整合ネットワーク４１０（図４）を含む、種々の機能を提供する並列な方法で接続される。

［００５８］ ＲＦドライブシステム回路３００は追加的に、共通の電圧となりうる複数の接地３９２、３９４、３９５、３９６、３９７を有する。接地３９２、３９４、３９７はそれぞれ、関連するコンデンサ３１８、３８４、３２２を有しうる。

［００５９］ ＤＣフィルタ回路３１０は、ＤＣ源３０１をＲＦドライブシステム回路３００の残りの部分から、電気的に分離しうる。ＤＣフィルタ回路３１０は、複数のインダクタ３１６を有しうる。一実施形態では、ＤＣフィルタ回路３１０は、直列又は並列に配置される７個以上のインダクタ３１６を有しうる。ＤＣフィルタ回路３１０はまた、一又は複数の接地３９２、並びにそれぞれのコンデンサ３１８を有する。ＤＣフィルタ回路３１０は、任意の関連するＲＦドライブ周波数での入ってくることができるＲＦ電圧・電流に対して、ＤＣチャッキング回路を保護するように使用されうる。

［００６０］ ＲＦインピーダンス整合ネットワーク３３０は、インダクタユニット３４０を有しうる。インダクタユニットは、一又は複数のインダクタを有し、接地３９３及びＲＦドライブ３６２に容量接続されうる。例えば、インダクタユニット３４０は、互いに直列又は並列に配置された２つのインダクタを有しうる。ＲＦインピーダンス整合ネットワーク３３０は追加的に、一又は複数のキャパシタ又は可変キャパシタを有しうる。ＲＦドライブ３６２は、２ＭＨｚ又は他の適切な周波数で動作しうる。ＲＦドライブ３６２はパルス駆動又は波動駆動であってよい。

［００６１］ 図４は、ＲＦドライブシステム回路４００の任意選択による第２の実施形態を示している。図４は、図３に示した複数のサブ回路３１０、３２０、３３０を含む。図４は追加的に、バイアスＲＦドライブ周波数Ｆ１を提供するインピーダンス適合回路４１０を含む。インピーダンス適合回路４１０は、接地に取り付けられたＲＦドライブ４９３を含む。ＲＦドライブ４９３は、ＲＦドライブ周波数Ｆ１を提供するため、約１３．５６ＭＨｚで動作しうる。ＶＩセンサ４６０は、ＲＦドライブ４９３とハイパスフィルタ４２０との間に配設されうる。インピーダンス整合回路４１０は追加的に、一又は複数のコンデンサ４４１、４５２及び複数の接地４９４を有しうる。ＲＦドライブ周波数Ｆ１は、インピーダンス整合回路４１０をそのままにするパススルーインダクタ４３２を有しうる。

［００６２］ ハイパスフィルタ４２０は、複数のコンデンサとインダクタを含みうる。ハイパスフィルタ４２０は追加的に、各インダクタに対して接地を有しうる。ハイパスフィルタは、カットオフ周波数よりも高い周波数を有するＲＦドライブ周波数Ｆ１を通し、カットオフ周波数よりも低いこれらの周波数を減衰させる。

［００６３］ 図３及び図４に示したＲＦネットワークを一緒に説明する。図３及び図４に示した電気回路は、ペデスタル誘電体材料を介してチャッキング電極及びヒータ素子に結合しうるＡＣ及び無効ＲＦ電圧・電流に対して、ＥＳＣ及びヒータ素子の電源を保護するように実装されうる。このような結合は、個別のＡＣ及びＲＦ負荷を処理するように設計されていないＤＣ電源又はＡＣ電源には有害になりうる。

［００６４］ 複数のＲＦ電圧・電流のセンサ（ＶＩセンサ３０４、４６０、３６０）は、Ｆ１及びＦ２のＲＦドライブ入力側のネットワークに、並びに、リアルタイムでフィードバック及びフィードフォワード制御を行う制御ユニットに対して、Ｆ１及びＦ２の２つのドライブ周波数で、電圧、電流及び位相差情報を提供することができるネットワークのＲＦ出力側のネットワークに埋めこまれる。このようなフィードバック制御の１つの実施例は堆積処理中に電圧を一定に保つことで、もう１つの実施例は電流を一定に保つことで、更に別の実施例は、図３及び図４に可変コンデンサで示したように、整合ネットワークのビルトインチューニング素子を動的に調整することによって、実電力損失を一定に保つことである。実ＲＦ電力損失は、各周波数でのＶ（ｔ）＊Ｉ（ｔ）積のサイクルあたりの平均によって表され、また、これはＶ（ｔ）とＩ（ｔ）の測定場所での結合ＲＦ電力（ｃｏｕｐｌｅｄ ＲＦ ｐｏｗｅｒ）でもある。ここで、Ｖ（ｔ）とＩ（ｔ）はそれぞれ、ＲＦ電圧とＲＦ電流の時間領域信号である。結合電力を測定する別の等価な方法はＶ＊Ｉ＊ｃｏｓ（φ）である。ここで、ＶとＩはＶ（ｔ）及びＩ（ｔ）のＲＭＳ（二乗平均平方根）値で、φはＶ（ｔ）とＩ（ｔ）との位相差である。

［００６５］ 上述のフィードバック及びフィードフォワード制御の方法は、整合ネットワーク内の可変コンデンサ又は可変インダクタなどのビルトイン集中回路素子に限定されるものではなく、動作周波数Ｆ１及びＦ２をそれぞれ変更するための他の回路を含む。周波数の変更はＲＦジェネレータ内で電子的に実施されるが、キャパシタンスとインダクタンスの値の変更は、これらのチューニング素子に取り付けられたステップモーターによって機械的に実施されることが注目される。メカニカルチューニングと比べると、周波数チューニングは必要なインピーダンスに到達するのが時間的に有利、すなわち、より迅速である。図４では、可変コンデンサが、Ｆ１適合ネットワーク用の周波数チューニングＲＦジェネレータ及びＦ２適合ネットワーク用の別の周波数チューニングＲＦジェネレータと共に動作する、メカニカルチューニング素子として機能する。必要な電圧、電流、及びプラズマに結合されたＲＦ電力でＥＳＣ２２０をドライブするため、０個、１個、２個、或いはそれ以上の個数のメカニカルチューニング素子が周波数チューニングと共に使用できることが認められている。

［００６６］ 別の実施形態では、ＲＦ負荷は、ソースＲＦドライブ周波数Ｆ３でゼロ又は最小限のＲＦインピーダンスを生成する、ＬＣ直列共振回路として設計されている。これは、容量結合されたプラズマリアクタの一部に適合する、シャワーヘッド又はＲＦ高温ガスボックス、及び基板ペデスタルの反対側のフェースプレートスタック（すなわち、上部電極）をドライブする周波数である。このような負荷インピーダンスチューニング回路の機能は、周波数がＦ３であるＲＦ電流の大部分又はすべてがペデスタルを通過し、プラズマ反応チャンバの壁を通る電流が最小限になる、或いは全くなくなるよう、ＲＦ電流に対して好ましい経路を提供することである。本書に記載の負荷インピーダンスは、膜堆積速度、均一性、並びに、限定するものではないが、屈折率や膜抗力レベルなどの制御に有利なように、所定の周波数のＲＦ電流が、ゼロでもすべてでもなく、特定の量だけ通過するように動的に制御可能である。ソースＲＦドライブ周波数Ｆ３は、バイアスＲＦドライブ周波数Ｆ１及びＦ２のいずれとも同じではないことが認められている。これは、Ｆ１又はＦ２のいずれかが、Ｆ１及びＦ２でのバイアスＲＦ電力よりもＦ３に大幅に近い場合には、基板ペデスタルの下流の負荷インピーダンスに電力が供給されないように、負荷で停止されうるからである。

［００６７］ 図４に示したように、インピーダンス適合回路４１０の周波数Ｆ１及びＦ２の任意のバイアスＲＦ電力をＥＳＣ２２０と一緒に使用せずに、ＲＦ構成とすることは可能である。この場合、ＲＦ電力だけが、第１の上部回路２６０で１つの周波数Ｆ３で、或いは、第２の上部回路２５０で複数のＲＦ周波数Ｆ３及びＦ４で、シャワーヘッド又はガスボックス、及びプレートスタック（すなわち、上部電極）に由来する。商用アプリケーションとしてＦＣＣに認められている商用周波数帯域をすべてカバーするため、Ｆ３は、約１３．５６ＭＨｚ、約２７ＭＨｚ、約４０ＭＨｚ、約６０ＭＨｚなどの高ＲＦ周波数又はＶＨＦ周波数になりうること、並びに、Ｆ４は、Ｆ３よりも大幅に低い周波数、例えば、約２ＭＨｚ又は約４００ｋＨｚであってもよいことが認められている。このような周波数構成は、応力及び屈折率を含む膜品質パラメータを制御するため、高周波数Ｆ３は主としてプラズマの高密度部分のドライブを担い、より低い周波数のＦ４は主として膜成長中に基板に衝突するイオンエネルギーの制御を担うという点で、薄膜成長プロセスを独立に制御する際に有利であることが認められている。

［００６８］ 電流のリリースに対して更に意図されているのは、一又は複数のＲＦドライブ電力が連続波（ＣＷ）信号ではなく、その振幅が特定の周波数とデューティサイクル（例えば、約１０ｋＨｚで５０％のデューティサイクル、或いは、堆積速度と膜特性の点で膜成長プロセスに有利な他の任意のパルス周波数とデューティサイクル）の矩形波によって変調されうるパルス信号となるような方法で、上述のソース及びバイアスＲＦドライブネットワークをＥＳＣ２２０と共に使用することである。１つの例示的な実装では、バイアス電力（Ｆ２）はパルス波ドライブで、一方、ソース電力（Ｆ３）は連続波ドライブである。ソース電力がパルス波でバイアス電力が連続波である反対の構成もまた、ＥＳＣ２２０に関する本発明の原理が適用されている。１つの具体的な実施例では、ソースＲＦ電力及びバイアスＲＦ電力は共に、パルスモードで実行される。両者の周波数は同じだが、位相の関係は同相ではなく、ある角度（９０／１８０）だけずれている（すなわち、ランダムか非同期である）こともあれば、一致（同期）していることもありうる。これ以降、このような構成を同期パルシングと呼ぶ。同期パルシングであれ、非同期パルシングであれ、同時に別の周波数、又は複数の周波数が、ソース側から能動的にドライブされて、或いは基板ペデスタル（すなわち、バイアス側）から能動的にドライブされて、重ねられることが認められている。

［００６９］ 図４に示したように、インピーダンス適合回路４１０は、複数の誘導性素子とこれに続く、分路コンデンサ及びフィルタ間のブリッジングインダクタからなる幾つかのカスケード化されたステージのπ型ローパスフィルタからなる。更に、Ｆ１又はＦ２などの特定の共振周波数で高いインピーダンスを実現するため、ブリッジングインダクタは、インダクタとコンデンサの並列共振回路によって置き換え可能であることが認められている。各高調波周波数を含むすべての動作周波数で高インピーダンスを実現するため、設計された周波数で指定された高インピーダンスで、複数のこのようなπ型ローパスフィルタがカスケード化されうる。フィルタネットワークは、ＲＦ適合回路に対して、すべての動作周波数で高インピーダンスとして現れる、すなわち、高散乱パラメータＳ１１を提示するだけでなく、ＤＣチャッキング電源がこれらの周波数のいずれにおいてもＲＦ電力負荷にならず、高散乱パラメータＳ２１を示すように、これらの周波数でＲＦ信号を大幅に減衰する。商用のＤＣ電源の多くは、本書に記載のＲＦ周波数のいずれにおいても負荷として働くようには設計されていないため、例えば、３０ｄＢを超える十分な減衰は有利である。加えて、例えば、ＲＦ周波数のそれぞれで７．５ｋΩを超える大きさのフィルタネットワークに対して十分に大きなインピーダンス（Ｓ１１）は有利である。これは、このような大きな入力インピーダンスは、ＥＳＣ２２０のＤＣチャッキング回路がＲＦドライブ機能や望ましいチューニング機能と干渉しないように、整合回路から引き出される電流を実質的にゼロ、又は最小限にするからである。

［００７０］ 前述の機能が、約５０Ｈｚから約６０Ｈｚの電力ライン周波数で、また、数ｋＨｚまでの高調波周波数を含み、更には、商用スイッチング電源のスイッチング周波数の周波数帯域をカバーする数十ｋＨｚレンジで実現されることは、フィルタリングネットワークの現在の実装の更なる機能である。このような機能がある理由は、ＤＣチャッキング電源に到達して有害となりうる、或いは、電圧・電流調整機構を含む機能に干渉しうる、このような低周波数の信号をフィルタ除去するためである。このようなライン周波数フィルタ実装の一例は、特に任意のライン周波数を拒絶するために、或いは上述のライン周波数の高調波を含む広帯域のノイズ周波数を拒絶するために、ノッチフィルタ（このようなノッチフィルタを図７に示す）、或いは、幾つかのカスケード化されたノッチフィルタネットワークの帯域拒絶フィルタ（ｂａｎｄ－ｒｅｊｅｃｔ ｆｉｌｔｅｒ）を使用することである。

［００７１］ ＥＳＣ電源とヒータ用のＡＣ電力ラインを保護する高入力インピーダンスを有するＲＦフィルタ回路は、保護する負荷に流入するＲＦ電圧・電流を低減する。また、回路構成は動作周波数に依存する。例えば、約１３．５６ＭＨｚで、ＬＣ並列共振回路は、高電圧側に対して高インピーダンス回路として現れ、その結果、ＲＦ周波数に対して開回路として動作するが、理想的には、他の周波数及びＤＣ電流に対しては通過回路として動作する。複数のＲＦ周波数が関連している場合には、各動作周波数での最小ＲＦインピーダンス要件を満たすために、複数のフィルタステージを使用することができる。

［００７２］ ＲＦフィルタ回路は、すべての動作周波数に対するインピーダンス要件を満たすため、複数のステージを有しうる。一実施形態では、フィルタはインダクタと並列のコンデンサを有する。温度レジームの上端付近で動作するＥＳＣに関連する特定のフィルタ要件がありうる。上述のように、バルク誘電体材料の抵抗は、埋めこまれたチャッキング電極とヒータ素子との間の結合を増大させうる高温で更に小さくなる。これは両者が物理的に近接しているためである。これは、主としてヒータ回路のＡＣライン側に現われる低周波数信号がチャッキング電極に結合し、チャッキング電圧に影響を及ぼしうることを意味する。低周波数信号の例は、約５０Ｈｚ又は約６０Ｈｚのライン周波数である。ヒータ電力とペデスタル温度を制御するために、あるデューティサイクルでライン周波数のオンオフを切り替える場合には、スイッチング周波数は数ｋＨｚのレンジになりうる。

［００７３］ 約２０８ＶのＡＣライン信号のＲＭＳ値を有するＥＳＣバルク誘電体材料との結合の結果として、ＡＣラインを含むチャッキング電極状で測定された信号では、ＤＣ ＥＳＣ電源は、商用のＤＣ電源の多くがＡＣ負荷に対応するようには設計されていないため、望ましくないノイズに対しては負荷として働く。バルク誘電体材料の抵抗が相当に大きい低温では、ＡＣ結合問題が重篤になることはない。上述のフィルタなどの付加的なＡＣラインフィルタの組み込みは、チャッキング電極に結合する低周波数ノイズを低減し、ＥＳＣサプライを保護することができる。

［００７４］ 複数のＲＦ周波数と低周波数フィルタの組み込みは、各回路分枝上で必要に応じて、フィルタが直列、並列、又は任意の組み合わせになっているかどうかにかかわらず、必要となりうる。上記で説明した回路では、２７ＭＨｚの高インピーダンスフィルタと直列な１つの１３．５６ＭＨｚ高インピーダンスフィルタは、埋めこまれたヒータ素子に対して作られた各接続ライン間に挿入されてもよく、一方、ＲＦフィルタと直列に追加される低周波数のＥＭＩフィルタは埋め込まれたＥＳＣ電極とＥＳＣ電源との間に挿入されてもよい。

［００７５］ 様々なフィルタ接続形態が使用されうる。例えば、フィルタ入力インピーダンス値、帯域幅、カットオフ周波数、周波数応答曲線、減衰の程度などは、任意の或いはすべての適切な組み合わせで選択可能である。このようなフィルタは、チャンバ環境の内側か外側か、保護するように設計されているソースに近いか遠く離れているかにかかわらず、ＥＳＣ自体に関して適切な場所に位置しうる。

［００７６］ 図７は、６０Ｈｚの中心周波数で３５ｄＢの減衰を実現するため、演算増幅器を使用するアナログノッチフィルタ７００の例である。アナログノッチフィルタ７００が、１２０Ｈｚで同様のノッチフィルタの別のカスケード化されたステージと共に使用されるときには、６０～１２０Ｈｚレンジの周波数帯域内で、２０ｄＢ程度の一般的な減衰が実現可能である。図４に示したノッチフィルタの実装では、演算増幅器４００用のアナログ回路が採用される。このような演算増幅器４００又は同等の部品は、複数の個別の演算増幅器ユニットを収納するシングルチップ集積回路パッケージとして形成されうる。帯域拒絶フィルタに対して、このような集積した演算増幅器チップを使用することによって、コンパクトな設計が実現されうる。図８は、図２に示したＥＳＣ２２０による例示的な堆積レシピ中の、フィルタ処理済み信号とフィルタ未処理信号の比較を示すグラフである。

［００７７］ 体積抵抗率が１Ｅ７～１Ｅ１０Ωｃｍの範囲内にあり、相対誘電率が８～１０の範囲内にある窒化アルミニウム（ＡｌＮ）がＥＳＣ２２０のバルク誘電体材料である場合に、特定の高い動作温度レジーム（例えば、最大で７００°Ｃ）でＥＳＣのジョンセン・ラーベック（ＪＲ）効果を利用することが、図５Ａを参照して議論される。密度及び熱伝導率などを含む、材料の機械的特性は、以下の表で指定される。

［００７８］ 図５Ａは、ＥＳＣ２２０の上に配設される基板５４０を介して形成されるチャッキング回路を示している。チャッキング回路５００では、Ｓｉから形成される基板５４０は、ＥＳＣ表面５２０と部分的に接触し、（接点間隙）コンデンサ５１２を形成する接点間隙（ｃｏｎｔａｃｔ ｇａｐ）２２１を形成する。ＡｌＮ材料並びに基板の形状寸法、間隙高（ｇａｐ ｈｅｉｇｈｔ）５２１、有効接触域、表面粗さ、及び抵抗はすべてチャッキング回路５００に寄与している。

［００７９］ 複数のノードを介してチャッキング回路５００の説明を行う。第１の端部５０１では、抵抗出力（ｒｅｓｉｓｔｏｒ ｏｕｔ）は、第１のノード５９１を介して接地５０４に接続されてよく、また、第２のノード５９２に接続されてもよい。第２の端部５０２では、ＥＳＣ供給電圧５５２は接地５５４と第６のノードとの間に配設されうる。複数のサブ回路はチャッキング回路５００に寄与しうる。例えば、基板回路５７３、間隙回路５７５、及び支持回路５７４は、第１端部の第２のノード５９２とチャッキング回路５００の第２の端部５０２の第６のノード５９６との間に配設されうる。

［００８０］ 基板回路５７３は第２のノード５９２と仮想ノード５９９との間に形成される。第３のノード５９３と第４のノード５９４は、チャッキング回路５００を記述する目的で、仮想ノード５９９として電気的に並列とみなしてもよい。第１の抵抗５４４は、チャッキング回路５００の第２のノード５９２とチャッキング回路５００の第３のノード５９３との間に配設される。第１のコンデンサ５４１は、第１の抵抗５４４と並列に配置され、第２のノード５９２と第４のノード５９４の間に配設されうる。第２のノード５９２と第３のノード５９３及び第４のノード５９４との間の基板回路５７３、すなわち、第１の抵抗５４４と第１のコンデンサ５４２は、基板に配設され、その間の第１の電圧５８１を有しうる。

［００８１］ 間隙回路５７５は、仮想ノード５９９と第５のノード５９５との間に形成される。間隙回路５７５は、仮想ノード５９９と第５のノード５９５との間に、第２のコンデンサ５１４、第３のコンデンサ５１２、及び第２の抵抗器５１５をすべて並列に有する。間隙電圧５８２は、仮想ノード５９９と第５のノード５９５との間で測定されうる。

［００８２］ 支持回路５７４は、第５のノード５９５と第６のノード５９６との間に形成されうる。支持回路５７５４は第４のコンデンサ５６４と第３の抵抗５６３を有する。第４のコンデンサ５６４と第３の抵抗５６３は、第５のノード５９５と第６のノード５９６の間で並列である。支持電圧５８４は、第５のノード５９５と第６のノード５９６との間で測定されうる。

［００８３］ 電荷及び接点間隙コンデンサ、すなわち、第２のコンデンサ５１４と第３のコンデンサ５１２上の電荷の分布は、チャッキング回路５００によって影響され、その結果、支持電圧５８４のかなりの部分が、チャッキング力を効果的に生成する接点間隙２２１に印加される。接点間隙コンデンサの充電及び放電の時間はまた、基板５４０を完全にチャックし、その後ＥＳＣ２２０から基板を解放する時間を決定する。ＥＳＣ電源電流（ＥＳＣ供給電圧５５２で供給される）は、基板５４０の処理全体にわたって、或いは必要に応じて、処理レシピの特定のステップで、一定のチャッキング電圧を維持するように構成されている。

［００８４］ 以下に示した表１及び表２では、ＥＳＣ２２０に使用することができる、幾つかの特定のグレードの窒化アルミニウム材料の例を示した。表１は、ＡｌＮ誘電体材料の組成を示す。表２は、ＥＳＣ２２０で使用されるＡｌＮ誘電体材料の機械的特性を示す。図６は、ＡｌＮ誘電体材料の電気特性を示す。第１、第２、第３及び第４の材料について、温度に対する体積抵抗率がプロットされている。ＡｌＮ材料の例は、ＨＡ－５０、ＨＡ－１２、ＨＡ３８、ＨＡ３８Ｌ、ＨＡ－３７、ＨＡ３７Ｌ、ＨＡ３７Ｖ、ＨＡ－３５、ＨＡ４０、ＨＡ２０、ＨＡ４５或いは他の同様な適切な材料になりうる。材料は、Ｙ軸上で約１Ｅ＋００Ωｃｍから約１Ｅ＋１８Ωｃｍの範囲の体積抵抗率と、Ｘ軸上で－１０°Ｃから約１２００°Ｃの温度範囲を有しうる。例示的な一実装では、およそ６００°Ｃでチャッキング性能を最適化しうるＨＡ１２グレード材料を使用することができる。
表１

表２

［００８５］ ＰＥＣＶＤアプリケーションの観点から、高い温度は、特に特定の動作温度レジームで、薄膜品質に有利になる。ＥＳＣ２２０の場合、熱伝導率が１７０Ｗ／ｍ・ＫであるグレードＨＡ１２のＡｌＮは、約６５０°Ｃの動作温度で約５°Ｃの温度範囲、すなわち変動をもたらす。

［００８６］ 適切なチャッキング力とは、最小限の時間内に、すなわち数秒以内に基板５４０を固定し、解放されるまで固定力を維持することができる力のことである。適切なチャッキング電圧、又は実際の時系列に対する電圧は方法に由来し、レシピごとに、或いはアプリケーションごとに異なりうる。ＡｌＮの体積抵抗率はまた、チャッキング力及びＤＣチャッキング電源電流に影響する。図１０は、チャッキング力が、ＥＳＣの形状寸法及び材料特性に関連する幾つかの重要なパラメータによって、どのように影響されうるかを示すグラフである。このグラフは、数ある種々のＥＳＣ材料のうち、関連する３種類の設計について示している。例えば、ＡｌＮの体積抵抗率、接点間隙高、及び接触域の割合に対するチャッキング力の変動は、図６の回路モデルからの計算に基づいている。

［００８７］ 図１０に示したＡｌＮの体積抵抗率に対するチャッキング力の変動は、図５Ａに対して上記で示されたチャッキング回路５００に基づく接点間隙高、接触域の割合に依存することを理解されたい。接点間隙電圧の理想的な波形は、最小限の立ち上がり時間と立ち下り時間、及びその間に実質的に平坦な部分を必要とし、その値は印加されたＥＳＣ供給電圧５５２の重要な部分に近づかなければならないことが注目される。同じグレードの材料を使用する場合には、このような要件は一般的に、動作温度のレジーム全体にわたって満たされない。これは、誘電体材料の温度依存特性による。図６は、室温から最大７５０°Ｃまで数桁にわたって変化する、あるグレードのＡｌＮ材料の体積抵抗率を示している。具体的には、このデータは、動作温度が直線的に上昇するときに、抵抗率がほぼ指数関数的に低下することを示している。したがって、構成が異なると、特定の動作温度レジームに対して適切なグレードの材料を選択することが必要になりうる。

［００８８］ 図５Ａ，と共に図２を参照すると、ＥＳＣ２２０の上面に蓄積される表面電荷は、半導体材料の有限な導電率による電荷の移動の結果である。上面に蓄積される表面電荷は、反対の極性の電荷を近くに引き寄せ、効果的に接点間隙２２１を狭める。静電チャッキング力は、接点間隙電圧５８２の二乗に比例し、接点間隙高５２１の二乗に反比例する。したがって、接点間隙２２１を横断する電荷の移動は、所定のＥＳＣ供給電圧５５２でのチャッキング力を高めるのに役立つ。言い換えるならば、より高い導電率を有するＥＳＣ２２０の材料は、低い導電率を有する従来のチャックと比較して、より高いチャッキング力を示しうる。電荷移動のこの現象は、ジョンセンとラーベックによって説明されたため、しばしば、Ｊ－Ｒ効果と称される。最大７００°Ｃの高い温度レジームでは、Ｊ－Ｒ効果のあるチャックのカテゴリの実装に開示されたＥＳＣ２２０を配置すると、ＡｌＮ誘電体材料は高い導電率、すなわち低い抵抗率を示す。Ｊ－Ｒカテゴリとは対照的なのが、クーロン効果によるチャックであり、このチャックでは誘電体材料の導電率がかなり低いか、誘電体材料が導電性でなく、同等のチャッキング力に到達するのに、より高いＥＳＣ供給電圧５５２を必要とする。

［００８９］ 図９Ａ～図９Ｃは、基板との密な接触を形成するのに適したＡｌＮ表面パターンの実装の例を示している。図９Ａは、約６４％の密な接触、すなわち、大きな接触域を形成するＡｌＮ表面パターンの例である。図９Ｂは、約３０％の密な接触、すなわち、中程度の接点領域を形成するＡｌＮ表面パターンの例である。図９Ｃは、約０．３％の密な接触、すなわち、小さな接触域を形成するＡｌＮ表面パターンの例である。図９Ａ～図９Ｃに示したＡｌＮ表面パターンは、直径３００ｍｍの基板、並びに直径４５０ｍｍの基板に適している。図９Ａ～図９Ｃは、処理アプリケーションの特定のタイプに対して、幾つかの最適化された表面接点の例を示している。

［００９０］ 図９Ａでは、基板の背面領域に約６４％の接点を一様に作るため、特定の表面粗さを有する四角形の島が使用されるが、一方、第２の実施例では、一様でない疎らな接点が使用される。全体のチャッキング力は、所定の固定圧力に対する有効な接触域に比例するが、接触域だけが設計検討の対象になるわけではない。所望の温度一様性を実現するためには、ＥＳＣ２２０の温度特性の検討も行わなければならない。

［００９１］ 図９Ｂでは、４個の突起物、すなわち、タブの組が基板エッジのすぐ外側に配置されており、これらのタブは、基板がチャックされる前に移動した場合には、基板をタブ内に留めるように設計されている。ＥＳＣ表面に対するこのような基板の動きは、熱ショックと称される現象、すなわち、異なる温度で、或いは相当な高温でＥＳＣ表面に接触したときの基板の瞬間的な熱膨張によって起こりうる。基板寸法の瞬間的かつ部分的な力学的膨張は、相当な基板変形をもたらすことがあり、ＥＳＣペデスタルに対して基板がずれる結果となりうる。堆積処理が基板の上で進行中に、基板がずれたままであると、この膨張は望ましくなく、不整合なプロセスの結果、最悪の場合、基板の破損に至る。

［００９２］ ＥＳＣ表面温度と同じかほぼ近い温度まで基板を予熱することにより、熱ショックは最小限に抑えることができる。開示した基板を予熱する方法は、処理チャンバに移送する前の予熱、及び、熱伝導源として適切なプラズマ照射を用いたインシトゥ加熱処理を含む。インシトゥ予熱の例示的な一実施例は、低ＲＦ電力及び高圧の不活性ガスを用いた堆積ステップの前に、このような処理ステップを設けることである。このような不活性ガス核種には、Ｈｅ、Ａｒ、Ｘｅなどに加えて、低密度プラズマを維持するための数百ワットほどの各電力レベルが含まれる。このような一又は複数の予熱ステップの詳細は、予熱後の基板温度がＥＳＣペデスタルの温度に到達するか、温度差が十分に小さくなり、その結果、熱ショックが除去されるか、最小化されうる効果が得られるまで、ガス核種、ＲＦ電力、及び予熱時間の組み合わせを含むように最適化されうる。

［００９３］ 基板をＥＳＣ動作温度まで予熱する代替的な方法は、同じ効果を実現する、接触熱伝導又は放射熱伝導による適切な加熱方法が採用されうる、分離型チャンバを使用してもよい。このような予熱チャンバは、加熱機構が実装される基板移送用の既存のロードロックチャンバであってよい。予熱チャンバの設計及び実装は、当業者にとっては自明とみなし、本明細書中では、実際の実装の詳細については正確に記述されないことがある。

［００９４］ 接触面の選択は、基板に非常に近い、或いは基板に接しているＥＳＣ２２０の領域に対応し、チャッキング力及びタイミングの性能に影響する。パラメータは、任意の所定のアプリケーションに対して、望ましいチャッキング力となるように選択されうる。このようなパラメータには、バルクＥＳＣ材料の特性、表面接触域、図９Ａ～図９Ｃに示したような任意の具体的な接触パターンが含まれる。この接触パターンには、しばしばメサアイランド（ｍｅｓａ ｉｓｌａｎｄｓ）と称される同一形状の、或いは同一形状でない島状接触部分が含まれる。さらに、パラメータには、各メサアイランドの形状と高さ、ＥＳＣ表面の一部又は全体に対して一様な又は一様でない数密度となるＥＳＣ表面全体にわたる集合的な分布、並びに、完成した上部接触表面の粗さＲａなどが含まれる。

［００９５］ 接触表面最適化プロセスは、動作温度、ＥＳＣ電圧、ＥＳＣ電流、チャッキング又は解放の時間に応じて、１つのアプリケーション要件に対して最適なＥＳＣ設計を、或いは、広範囲にわたるアプリケーション要件に対する設計を生み出しうる。例えば、１つの最適化プロセスは、最大の接触域を利用して最小のチャッキング電圧を目標とするが、一方、別の最適化プロセスは、ＥＳＣ電源上のＤＣチャックング電流の最小化を要求しうる。電源パッケージングの観点からチャッキング電流低減の要件が望ましいが、これは、電源パッケージングがＥＳＣアセンブリに組み込むことが容易な小さなフォームファクタのＥＳＣ電源を要求するためである。低チャッキング電流を維持するもう１つの利点は、チャッキングに関連したＤＣ抵抗加熱が、ＥＳＣ２２０表面の全体的な温度分布に影響を及ぼす要因とみなされていない場合には、チャッキング中に過剰な抵抗加熱を低減するように、ＥＳＣバルク材料に課される過剰なＤＣ電力を最小化することである。言い換えるならば、印加されたＤＣチャッキング電力のあるなしにかかわらず、ＥＳＣ表面温度の平均及び分布は変化し、基板温度の変動をもたらす。

［００９６］ ＥＳＣ電流のすべて又は大部分が基板を通って接地に流れるとき、過剰なＥＳＣ電流は、基板上に存在するデバイス構造に電気的な損傷を引き起こしうる閾値を超える可能性がある。このような電気的損傷には、帯電損傷（ｃｈａｒｇｉｎｇ ｄａｍａｇｅ）及び／又は絶縁層破壊が含まれうる。起こりうる損傷を最小限に抑えるため、高い動作温度下でＥＳＣ電流を最適化する幾つかの方法の中の１つは、より高い抵抗率を有する誘電体材料を使用することである。

［００９７］ ＥＳＣ２２０用のＨＡ－５０グレードのバルクＡｌＮ誘電体材料は、１Ｅ８Ｗ－ｃｍとなるＨＡ－１２グレードの誘電体材料と比較して、６５０°Ｃで１Ｅ１０Ｗ－ｃｍの体積抵抗率を有する。したがって、ＨＡ－５０は、ＨＡ－１２よりも小さなＥＳＣ電流を示す。ＨＡ－１２グレード材料の全ＥＳＣ電流は、バルク材料からヒータ素子までプラズマ帰還経路を通ることなく、接地まで直接進みうる。ＨＡ－５０グレードのバルクＡｌＮ誘電体材料などの高いＡｌＮ抵抗率では、ＥＳＣ電流はプラズマを経由して接地まで進む傾向がある。

［００９８］ ヒータ素子を経由して接地まで進むＥＳＣ電流を低減する別の方法は、接地電位に対してヒータ素子をフロートすることである。この方法は、バルク誘電体材料の抵抗率にかかわらず、接地電流の一部を完全に除去することができる。このようなＤＣ絶縁を実装する例を図５Ｂに示す。図５Ｂは、ＥＳＣ２２０用の絶縁変圧器２０６を有するチャッキング回路を示している。

［００９９］ ＥＳＣは、チャッキング電極の接地経路上に、コンデンサ６２２とともにバイポーラ電源６２０を有してもよい。温度コントローラ４７４は、コントローラ４７４とＥＳＣ２２０との間で制御信号を光学的にやりとりすることを可能にする光学リンク６１０によって、ＥＳＣ２２０に連結されうる。温度プローブ４７２は、温度を検出するため、ＥＳＣ２２０内又はその周囲に配設されうる。

［００１００］ ヒータ２０４は、ヒータ２０４とＡＣラインＬ１との間に挿入された絶縁変圧器２０６を介して、５０Ｈｚ又は６０ＨｚのＡＣラインによって電力供給される。ＥＳＣ２２０のヒータ２０４は、約６５０°Ｃの動作温度を提供するように構成されている。温度コントローラ４７４は、ＥＳＣ２２０の温度を温度コントローラ４７４に提供するプローブ４７２に応答して、光学リンク６１０を介して、ＥＳＣ２２０のヒータ２０４を制御しうる。

［００１０１］ ＤＣ電流漏洩は、ＡＣ電力ラインＬ１用の絶縁変圧器２０６によって低減されうる。加えて、接地経路は、光学リンク６１０によって温度コントローラ４７４から遮断されうる。したがって、イオン電流はプラズマ中の電子電流よりもはるかに小さいため、プラズマへの漏れ電流は負のチャッキング極性を使用することによって低減可能である。

［００１０２］ 図５Ｂは、ＥＳＣ用の絶縁変圧器を有するチャッキング回路を示す。変圧器は絶縁方法を提供し、壊れることなく最大ＥＳＣ電圧に耐え、ＤＣ電流が一次変圧器コイル巻線と二次変圧器コイル巻線を超えないように設計されている。しかしながら、現時点では、５０Ｈｚ又は６０ＨｚのＡＣ電流は、変圧器の一次巻線と二次巻線との間を自由に通過しうる。複数のゾーンからなるヒータ素子の場合、複数の一次巻線及び／又は二次巻線を有する一又は複数の変圧器は、ヒータ素子と接地との間にＤＣ絶縁を維持することが必要となりうる。

［００１０３］ ＥＳＣ電流を低減する別の例は、ＥＳＣペデスタル表面上に、プラズマを介したチャンバ接地へのＤＣ電流漏洩を遮断又は大幅に低減する、高抵抗材料又は絶縁材料の層を生成することである。このような絶縁層は、高い動作温度で、バルク誘電体材料と比較して高い抵抗率を示し、動作温度下でバルク誘電体材料への良好な接着性を有し、更には、任意の起こりうる熱サイクルに耐え、接地へのＤＣ電流経路になりうる空洞やピンホールをなくすことが必要になる。このような絶縁層は、高い周波数の電圧、例えば、一又は複数のＲＦ周波数のＡＣライン電圧及びＲＦ電圧との重ね合わせがある状態、又はない状態で、最大ＤＣチャッキング電圧に曝されるときに、同一の絶縁状態又は十分な絶縁状態を維持しなければならない。このような絶縁層は、正規の被覆プロセスによって、永続的にペデスタルに加工されてもよく、或いは、堆積処理が始まる前に、チャンバ環境内で一度だけ、又は繰り返し、その場で生成されてもよい。ＤＣ絶縁層のインシトゥ堆積の場合には、このような層が長い間に摩耗又は劣化しうるとしても、厚み、カバレージの領域、及び膜組成は、適切な期間にわたって十分な絶縁を実現するように制御されうる。典型的な膜組成には、窒化ケイ素、酸化ケイ素、並びに、同じ絶縁要件を満たすことができる他の同様な、或いは異なる特性が含まれる。

［００１０４］ ここで図１１に戻ると、図１１はＥＳＣ２２０を構築する方法を示している。第１の動作１１１０では、ＥＳＣ材料内部に、ＥＳＣの基板支持体面と同程度の大きさの金属電極が挿入され、基板支持体面とほぼ平行になっている。第２の動作１１２０では、金属電極は回路を介して、電極に電荷を供給するＤＣ電源に接続され、電極の電荷は材料を通ってＥＳＣの基板支持体面まで移動し、回路は金属電極にチャッキング電圧と電荷を供給する閉ループ電気回路になっている。

［００１０５］ 金属ヒータ素子は、動作温度、並びにチャック及び基板全体にわたる温度の均一性を制御するため、ＥＳＣのバルク誘導体材料内に埋め込まれる。このようなヒータ素子は、タングステン、モリブデンからなる一又は複数のヒータフィラメント、或いは特定のパターンを形成する他の抵抗性ヒータ素子であってよい。ヒータ素子の位置及びレイアウトは、動作温度及び温度分布、或いは、チャック表面全体にわたる温度プロファイルに直接影響する。このような温度プロファイルは、一定の期間にわたってほぼ一定であってよく、或いは、各ヒータ素子への電力を動的に調整することによって、種々の所望の温度に変更されてもよい。ペデスタル誘電体材料内部に埋め込まれたインシトゥ温度センサに基づく閉ループ温度制御は、正確な動温度作と、チャックと基板表面全体にわたる温度勾配を維持するために使用される。これは、厚みと均一性、応力、誘電率、及び屈折率などの薄膜品質が、膜堆積中の動作温度に密接に関連しているＰＥＣＶＤアプリケーションの重要な態様である。

［００１０６］ 図１２を参照して、ＥＳＣ２２０の動作を簡潔に説明する。図１２は、ＥＳＣによって基板をチャッキングするための方法を示す。第１の動作１２１０では、基板は、処理チャンバ内に配設されたＥＳＣの基板支持体面に配置される。第２の動作１２２０では、電荷は回路を通じてＥＳＣのチャッキング電極に導入される。第３の動作１２３０では、上部電荷（ｔｏｐ ｃｈａｒｇｅ）は基板支持体面上にある電荷と反対の極性を有し、等しい電荷で基板に導入される。第４の動作１２４０では、反対の電荷との間のクーロン引力によって、基板はＥＳＣに抗して保持される。第５の動作１２５０では、電極に供給された電圧を、基板上の電荷が排出されるまでプラズマを維持する間にＥＳＣに貯まった電荷と共に取り除くことによって、基板はＥＳＣから開放される。

［００１０７］ 一実施形態では、ＥＳＣ動作パラメータのタイミング制御は、ＥＳＣ電圧をオンにする前にＲＦ電力でヘリウムプラズマを叩いて維持するように設定されており、基板は、ヘリウムプラズマの衝突によって高い温度まで加熱され、結果として、チャッキングが行われる前に表面応力は低減される。別の実施形態では、チャッキング方法は、最適な基板の結果を目指すレシピステップに従って、異なるＥＳＣ電圧を実行する。例えば、チャッキングステップの最初では、湾曲する基板を迅速にチャッキングして平坦にするため、スパイク電圧が使用されてもよく、一方、その後の処理ステップでは、固定力を維持し、低チャッキング電圧での基板の開放に備えて、低ＥＳＣ電圧が使用される。

［００１０８］ 本書に記載の開示した技術の更なる非限定的な実施例は以下のように説明される。

実施例１． 半導体製造プロセスのリソグラフィアプリケーション用に、誘電体材料からなるハードマスク膜の生成に利用される上述の方法及び装置。ハードマスク膜は、剥き出しのシリコン基板上面、又は、特定の厚みと材料特性の薄膜堆積層を既に有するシリコン基板の上面に堆積されうる。

実施例２． ゲートスタック上に、酸化物膜とポリシリコン膜からなる多重互層、及び、酸化物膜と窒化物膜からなる多重互層を有する膜を生成するために利用される上述の方法及び装置。

実施例３． 平坦でない又は特定の湾曲を有する、或いは、膜成長中に蓄積される残留応力によって平坦ではなくなる又は特定の湾曲を示す搬入基板の処理に適した、実施例１及び２に記載の方法及び装置。このような搬入基板の湾曲又は蓄積される基板の湾曲は、引張応力又は圧縮応力の原点から３００マイクロメートル以内になりうる。ゲートスタックの理想的な湾曲仕様は、高温下で多数の互層が堆積された後の中立的な湾曲又は中立的な応力である。

実施例４． 基板の前面又は上面で起こるあらゆる薄膜堆積によって規定される上記高温での搬入基板の処理に適しており、搬入基板の湾曲又は蓄積された基板の湾曲にもかかわらず、基板の背面上には薄膜堆積はなく、その後もない、上記の実施例に記載の方法及び装置。

実施例５． 半導体製造処理フロー中のＰＥＣＶＤプロセスのための容量結合されたプラズマをサポートするため、一又は複数のＲＦインピーダンス適合回路ネットワーク、負荷インピーダンスチューニング回路ネットワーク、及びＤＣフィルタ回路ネットワークによって能動的にドライブされる高温ＥＳＣ。

実施例６． 一又は複数のＲＦインピーダンス適合回路ネットワークによって能動的にドライブされないが、接地電位で又は接地電位近傍で保持され、分離された一又は複数のＲＦインピーダンス適合回路ネットワークによって能動的にドライブされたガスボックス及びフェイスプレートのスタック用の接地経路として動作する、実施例５に記載のＥＳＣ。しかしながら、実施例５の上記のＥＳＣは、調整可能な又は調整可能でない負荷インピーダンスチューニング回路ネットワーク、及び、半導体製造処理フロー中のＰＥＣＶＤプロセスのための容量結合されたプラズマをサポートするためのＤＣフィルタ回路ネットワークによってドライブされる。

実施例７． 各周波数でのＲＦ電源としてのＲＦジェネレータからなるＲＦインピーダンス適合ネットワークと、所望のＲＦ電圧、電流、及び結合電力を基板で実現するための可変チューニング素子を有し、これらのＲＦ電圧、電流、及び結合プラズマ電力は、ＲＦインピーダンス適合ネットワークの内側又は外側に配置される埋め込み型電圧・電流センサによって測定され、一方、センサのうちの少なくとも１つは、Ｖ（ｔ）、Ｉ（ｔ）の時間領域信号、センサ間の位相差、及び二乗平均平方根（ＲＭＳ）値によるＲＦサイクルあたりの平均値をもたらす基板の位置又はその近傍に配置され、実電力損失又は実結合電力はＲＦサイクルごとに平均されたＶ（ｔ）＊Ｉ（ｔ）から導かれるか、Ｖ（ｔ）及びＩ（ｔ）のＲＭＳ値と、ｃｏｓ（位相）との積によって算出される、実施例５又は６に記載のＥＳＣ。

実施例８． ＲＦジェネレータは、所望のＲＦ電圧、電流、及び結合電力を基板で実現するため、各周波数を変更しうる、実施例５、６、又は７に記載のＥＳＣ。ＲＦジェネレータは、非連続波又はパルス動作を提供し、その振幅はパルス周波数によって変調され、特定のデューティサイクル下にありうる。ＲＦジェネレータは、互いにランダムな、或いは一貫した位相関係を示すようにプログラムされうる。

実施例９． 複数の誘導性素子と、これに続いて、分路コンデンサ及びブリッジングインダクタを間に有する、幾つかのカスケード化されたステージのπ型又は他の適切のタイプのローパスフィルタを備える、実施例５又は６に記載のＥＳＣ用の上記ＤＣフィルタ回路。ブリッジングインダクタは、特定の共振周波数で高いインピーダンスを実現するため、インダクタとコンデンサの並列共振回路で置き換えることができる。このようなフィルタネットワークは、所望の動作周波数で、十分に高いインピーダンスと十分に大きい減衰を示しうる。

実施例１０． 基板を誘電体ペデスタル表面に対して適切に固定し、その後同じ基板を誘電体ペデスタル表面から開放する装置及び方法であって、基板が平坦であるかどうか、或いはペデスタルによって固定される前に様々な程度の圧縮湾曲又は引張湾曲を示しうることにかかわらず、基板は実質的に平坦になり、ペデスタル表面に対してほぼ平行に維持される、装置及び方法。

実施例１１． 半導体薄膜堆積アプリケーションに対して望ましい１００°Ｃから７００°Ｃまでの温度範囲で動作し、その動作温度は所定の時刻の、或いは動作温度がほぼ一定の期間のリアルタイム温度測定値に基づいて閉ループで制御されるか、所定の経過に従って変化する、実施例１０に記載の参照された誘電体ペデスタル。

実施例１２． １００°Ｃから７００°Ｃまでの温度範囲で動作する誘電体ペデスタルであって、ペデスタルの表面全体にわたる温度変動は実質的に小さく、一実施例では、平均動作温度に対して数パーセント未満である、誘電体ペデスタル。

実施例１３． １００°Ｃから７００°Ｃまでの範囲で動作する誘電体ペデスタルであって、基板背面とペデスタル上面との間に反対の極性の電荷を供給するための閉ループ電気回路を形成する埋め込み導電性電極を組み込み、その閉ループは、基板と、ペデスタル自体及び他の支持部品を含む導電性壁との間に維持されるプラズマを含みうる、誘電体ペデスタル。

実施例１４． １００°Ｃから７００°Ｃまでの範囲で動作する誘電体ペデスタルであって、上記で指定されたように、適切な熱特性、機械特性、及び電気特性を備え、誘電体材料は主として、１０００°Ｃを超える温度下で焼結された窒化アルミニウムを含み、所定の幾何形状のペデスタルの高密度の本体を形成し、ペデスタル本体は更に機械加工及び研磨され、所定の幾何形状と表面条件を備える誘電体ペデスタル。特に電気特性に対しては、誘電体材料の体積抵抗率は、その動作温度に応じて１Ｅ７Ｗ－ｃｍから１Ｅ１０Ｗ－ｃｍの範囲内に入るように制御され、このような低いレベルの体積抵抗率によって、埋めこまれたチャッキング電極からペデスタル上面への電荷の移動が可能になり、このような表面電荷は、同量であるが反対の極性の電荷を基板の背面に誘導しうる。反対の極性の電荷は、基板をペデスタルに対して固定しうる連続的なクーロン引力を生成するように、放電に抗して維持されうる。ＥＳＣ動作のこのようなレジームは一般的に、先行技術ではジョンセン・ラーベック静電チャックと称されるが、本発明と比較して、かなり低い温度レジームで動作する。新しいジョンセン・ラーベック静電チャックは、先行技術と比較して、非常に高い温度下で、かつ非常に広い温度範囲で動作する。

実施例１５． １００°Ｃから７００°Ｃまでの範囲で動作し、誘電体ペデスタルは、ペデスタル本体内部の異なるゾーンを占める特定のパターン又は幾つかの特定のパターンを形成する埋め込みヒータ素子を組み込む、実施例１０に記載の誘電体ペデスタル。これらのヒータ素子は、一又は複数のＤＣ電源によって電力供給されるか、ＡＣラインを使用して直接電力供給される。

実施例１６． １００°Ｃから７００°Ｃまでの範囲で動作し、誘電体ペデスタルは、無線周波数、並びに、ペデスタルの他の部分の近傍に存在しうる又は連結して存在しうる低周波数電圧・電流による、潜在的な危険に対する電気保護回路のネットワークを組み込む、実施例１５に記載の誘電体ペデスタル。保護回路は、１つの周波数の中で排他的に分散されうる、任意の潜在的な危険な電圧・電流の十分な減衰を実現するためのヒューズ、スイッチ、接地への放電経路、電流制限装置、電圧制限装置、フィルタ処理装置からなり、これは、ＤＣ、ＡＣライン周波数、ＲＦ周波数からＶＨＦ周波数までの広い周波数スペクトルにわたって広がりうる。

実施例１７． 限定するものではないが、以下に列挙するｐ、Ｌの回路接続形態、及び、他の関連する等価な又は適切な接続形態の組み合わせ、入力インピーダンス、帯域幅、カットオフ周波数、必要であれば、周波数応答曲線、及び減衰度などを含む、実施例１６に記載の電気保護回路のネットワーク。

実施例１８． 誘電体ペデスタルの表面は、固定機構上に一様な又は一様でないパターンを形成する微細な特徴を含み、パターンは基板の背面に、基板背面の全領域のすべてに、或いは一部に存在しうる、実施例１０に記載の誘電体ペデスタル。パターンの接触表面は、機械加工と研磨の結果として、微小な凹凸を示し、ペデスタルと実質的に同じ材料の、或いは異なる材料の適切な厚みの被覆を含みうる。

実施例１９． 誘電体ペデスタルの表面は独特な島の形状の特徴、すなわちメサ構造を含み、その上面は基板の背面に接触し、島は同一の形状又は種々の形状を有し、ＥＳＣ表面全体にわたって一様な密度で、或いは一様でない密度で分布する、実施例１０に記載の誘電体ペデスタル表面はまた、処理中にはその上面が基板に接触していない特徴を含み、基板レベルと同等かそれより高く直立してもよい。上述の後者の特徴は、基板処理中には何の目的も果たさないが、基板がチャックされる前に基板が動く場合には、必要に応じて基板止めの役割を果たす。このような基板止めの数、形状、配置、材料組成は、本書に開示した実装で詳細に限定されることはないが、ペデスタルに着脱可能な連続したリングタイプの構造に延びる特徴を含みうる。

実施例２０． 半導体製造環境は典型的に、処理時間中にチャッキング電極電圧・電流が制御される、所定の圧力及び温度下の様々な化学物質からなる、実施例１０に記載のペデスタル操作方法。

実施例２１． プラズマ化学気相堆積プロセスでペデスタルを使用する方法。

実施例２２． 限定するものではないが、エッチング、物理的気相堆積、原子層堆積とエッチング、及び、操作の高温と基板固定機能を共に用いるその他のプロセスを含む、他の薄膜堆積・除去プロセスにおける、実施例１０に記載の方法及び装置の利用。

［００１０９］ 上記に開示した方法及び装置は有利には、複数の層、すなわち、ゲートなどの特徴が高温で基板上に高い品質で形成されるのを可能にする。チャッキング技術は、膜堆積処理中に湾曲した基板の背面での膜堆積をなくし、汚染を防止することによって、リソグラフィツールの動作可能時間を大幅に増大させる。本書で開示の方法及び装置は、半導体製造プロセスのリソグラフィアプリケーション用に誘電体材料のハードマスクに使用される高度なフォト膜、並びに、基板上に形成される複数の膜、すなわち、メモリデバイスのゲートスタックに使用される階段状膜に特に適している。したがって、ゲートスタックの中立的な湾曲又は中立的な応力湾曲の仕様は、高温下で堆積される多数の互層の後に実現可能である。

［００１１０］ 上述事項は、本開示の実施形態を対象としているが、本開示の基本的な範囲から逸脱せずに他の更なる実施形態を考案することができ、本開示の範囲は下記の特許請求の範囲によって規定される。

Claims (10)

1. ほぼ円板状のセラミック体であって、その上に基板を支持するように構成された上部表面と、前記ほぼ円板状のセラミック体の外側の直径を画定する円筒形の側壁と、前記上部表面と反対側に配設された下部表面とを有する、ほぼ円板状のセラミック体と、
   前記ほぼ円板状のセラミック体内に配設された電極と、
   前記ほぼ円板状のセラミック体の温度を、３００℃を超える温度に維持するように構成されたヒータと、
   前記電極に電気的に接続され、前記電極にチャッキング電圧を供給するように構成されたメイン回路であって、
   第１のＲＦドライブと、前記電極と前記第１のＲＦドライブとの間に連結された第１のインピーダンス整合回路とを有する、第１のＲＦドライブ回路、
   前記電極に連結された、前記第１のＲＦドライブ回路から独立した第２のＲＦドライブ回路であって、第２のＲＦドライブと、ハイパスフィルタと、第１のキャパシタと、パススルーインダクタと、前記ハイパスフィルタと前記第１のキャパシタとの間に設けられた分岐であって、第２のキャパシタを介して接地されている分岐とを有し、前記第２のＲＦドライブは、該第２のＲＦドライブ側から順に、前記ハイパスフィルタ、前記第１のキャパシタ、ならびに前記パススルーインダクタを介して、前記電極にドライブ周波数を供給する、第２のＲＦドライブ回路、
   前記電極に連結されたＤＣチャッキング回路であって、ＤＣ源とフィルタ回路とを含み、前記ＤＣ源は、前記フィルタ回路を介して前記電極に連結されており、前記フィルタ回路は、Ｙ字型接続で互いに連結された２つのインダクタと１つのキャパシタとを含む、ＤＣチャッキング回路、および
   インダクタとキャパシタとを含むＲＦ負荷回路であって、前記第１のＲＦドライブ回路または前記ＤＣチャッキング回路の少なくとも一方と並列に配されている、ＲＦ負荷回路
   を備えるメイン回路と
   を備える基板支持アセンブリ。
2. 前記ＲＦ負荷回路内に配設された前記キャパシタが、可変キャパシタである、請求項１に記載の基板支持アセンブリ。
3. 前記第１のＲＦドライブ回路は約２ＭＨｚでＲＦ電力を供給するように動作可能で、前記第２のＲＦドライブ回路は約１３．５６ＭＨｚでＲＦ電力を供給するように動作可能である、請求項１または２に記載の基板支持アセンブリ。
4. 内部空間を取り囲む壁と蓋を有する本体と、
   前記内部空間内に配設される基板支持アセンブリであって、
   ほぼ円板状のセラミック体であって、真空処理チャンバ内でその上に基板を支持するように構成された上部表面と、前記ほぼ円板状のセラミック体の外側の直径を画定する円筒形の側壁と、前記上部表面と反対側に配設された下部表面とを有する、ほぼ円板状のセラミック体と、
   前記ほぼ円板状のセラミック体内に配設されたヒータであって、前記ほぼ円板状のセラミック体の温度を、３００℃を超える温度に維持するように構成されたヒータと、
   前記ほぼ円板状のセラミック体内に配設された底部電極と、
   前記底部電極に電気的に接続されたメイン回路であって、
   第１のＲＦドライブと、前記底部電極と前記第１のＲＦドライブとの間に連結された第１のインピーダンス整合回路とを有する、第１のＲＦドライブ回路、
   前記底部電極に連結された、前記第１のＲＦドライブ回路から独立した第２のＲＦドライブ回路であって、第２のＲＦドライブと、ハイパスフィルタと、第１のキャパシタと、パススルーインダクタと、前記ハイパスフィルタと前記第１のキャパシタとの間に設けられた分岐であって、第２のキャパシタを介して接地されている分岐とを有し、前記第２のＲＦドライブは、該第２のＲＦドライブ側から順に、前記ハイパスフィルタ、前記第１のキャパシタ、ならびに前記パススルーインダクタを介して、前記底部電極にドライブ周波数を供給する、第２のＲＦドライブ回路、
   前記底部電極に連結されたＤＣチャッキング回路であって、ＤＣ源とフィルタ回路とを含み、前記ＤＣ源は、前記フィルタ回路を介して前記底部電極に連結されており、前記フィルタ回路は、Ｙ字型接続で互いに連結された２つのインダクタと１つのキャパシタとを含む、ＤＣチャッキング回路、および
   インダクタとキャパシタとを含むＲＦ負荷回路であって、前記第１のＲＦドライブ回路または前記ＤＣチャッキング回路の少なくとも一方と並列に配されている、ＲＦ負荷回路
   を備えるメイン回路とを備えた基板支持アセンブリと
   を備える処理チャンバ。
5. 上部電極と前記底部電極は、容量結合プラズマジェネレータを形成する、請求項４に記載の処理チャンバ。
6. 前記上部電極をドライブするための第１の上部回路を更に備える、請求項５に記載の処理チャンバ。
7. 前記上部電極をドライブするための第２の上部回路を更に備える、請求項６に記載の処理チャンバ。
8. 前記第２の上部回路は前記上部電極に約４００ＫＨｚでＲＦ電力を供給するように動作可能で、前記第１の上部回路は前記上部電極に約２７ＭＨｚでＲＦ電力を供給するように動作可能である、請求項７に記載の処理チャンバ。
9. 前記第１のＲＦドライブ回路は約２ＭＨｚでＲＦ電力を供給するように動作可能で、前記第２のＲＦドライブ回路は約１３．５６ＭＨｚでＲＦ電力を供給するように動作可能である、請求項４から８のいずれか一項に記載の処理チャンバ。
10. 前記ＲＦ負荷回路内に配設された前記キャパシタが、可変キャパシタである、請求項４から９のいずれか一項に記載の処理チャンバ。

Images