JP7270764B2 - 人工知能チップ検証 - Google Patents

人工知能チップ検証 Download PDF

Info

Publication number
JP7270764B2
JP7270764B2 JP2021557138A JP2021557138A JP7270764B2 JP 7270764 B2 JP7270764 B2 JP 7270764B2 JP 2021557138 A JP2021557138 A JP 2021557138A JP 2021557138 A JP2021557138 A JP 2021557138A JP 7270764 B2 JP7270764 B2 JP 7270764B2
Authority
JP
Japan
Prior art keywords
verification
use case
test
pending
template
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021557138A
Other languages
English (en)
Other versions
JP2022537620A (ja
Inventor
化成 侯
凡▲偉▼ 卜
科 蒋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Sensetime Intelligent Technology Co Ltd
Original Assignee
Shanghai Sensetime Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Sensetime Intelligent Technology Co Ltd filed Critical Shanghai Sensetime Intelligent Technology Co Ltd
Publication of JP2022537620A publication Critical patent/JP2022537620A/ja
Application granted granted Critical
Publication of JP7270764B2 publication Critical patent/JP7270764B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Prevention of errors by analysis, debugging or testing of software
    • G06F11/3668—Testing of software
    • G06F11/3672—Test management
    • G06F11/3684—Test management for test design, e.g. generating new test cases
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/0464—Convolutional networks [CNN, ConvNet]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Prevention of errors by analysis, debugging or testing of software
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Artificial Intelligence (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Computational Linguistics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Neurology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)
  • Storage Device Security (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、人工知能（Ａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ、ＡＩ）チップ検証の分野に関し、具体的には、ＡＩチップ検証システム、方法、デバイス、及び記録媒体に関する。
検証は、チップ開発過程で非常に重要な段階であり、チップを製造業者に引き渡して生産する前に、チップの機能の正確性を保証するために検証が必要である。
ＡＩチップの開発プロジェクトでは、様々なタイプのニューラルネットワークの導入により、チップはより強い適応性およびロバスト性を有することが要求され、したがって、チップの機能の検証も様々なタイプのニューラルネットワークに適応されることが要求される。
本発明は、ＡＩチップ検証システム、方法、デバイス、記録媒体、及びコンピュータープログラム製品を提供する。
本発明の実施例の第１の態様によると、ＡＩチップ検証システムを提供し、前記システムは、検証待ち対象の情報および所定のユースケーステンプレートに基づいて前記検証待ち対象の検証ユースケースを生成するためのユースケースジェネレータと、前記ユースケースジェネレータに接続し、テスト待ち設計によって前記検証ユースケースを実行してテスト結果を得るためのテスト待ちチップ部品と、前記テスト待ちチップ部品に接続し、前記テスト結果と前記検証ユースケースに対応する参考結果とを比較して、前記テスト待ち設計の前記検証待ち対象に対する検証結果を得るための比較部品と、を含み、前記検証ユースケースは、前記所定のユースケーステンプレートによって定義されたフォーマットを満たし、前記検証待ち対象は、ニューラルネットワークモデル中の目標演算子またはニューラルネットワークモデルを含む。
本発明の実施例において、フォーマットが事前に定義された所定のユースケーステンプレートによって検証ユースケースを生成することによって、本発明の実施例によって提供されるＡＩチップ検証システムが、様々なタイプのニューラルネットワークモデルを検証するように適合させることができる。
いくつかのオプションの実施例において、前記所定のユースケーステンプレートは、前記検証ユースケースの命令フローテンプレートを含む命令フローテンプレートファイルと、前記検証ユースケースの初期化データテンプレートを含む初期化データテンプレートファイルと、前記検証ユースケースのレジスタ構成テンプレートを含むレジスタ構成テンプレートファイルと、の中の少なくとも１つを含む。
いくつかのオプションの実施例において、前記システムは、前記ユースケースジェネレータおよび前記テスト待ちチップ部品に接続し、前記所定のユースケーステンプレートに基づいて、前記検証ユースケースを前記テスト待ちチップ部品に駆動することによって、前記テスト待ち設計によって前記検証ユースケースを実行するための環境ドライバーをさらに含む。
いくつかのオプションの実施例において、前記所定のユースケーステンプレートは、前記検証ユースケースの出力結果テンプレートを含む結果テンプレートファイルを含み、前記システムは、前記テスト待ちチップ部品および前記比較部品に接続し、前記結果テンプレートファイルに基づいて、前記テスト待ちチップ部品から前記テスト結果をサンプリングし、サンプリングして得られた前記テスト結果を前記比較部品に伝送するための環境サンプラーをさらに含む。
いくつかのオプションの実施例において、前記ユースケースジェネレータは、前記検証待ち対象のパラメータファイルを取得し、前記検証待ち対象の前記パラメータファイルに含まれている対象パラメータを解析することによって、前記検証待ち対象の前記検証ユースケースを生成するためのオリエンテーションジェネレータを含む。
本発明の実施例において、ニューラルネットワークモデルの層レベルを検証することができ、さらに、ニューラルネットワークモデル全体を検証することができて、テスト待ち設計のニューラルネットワークに対する検証の深さおよび柔軟性を向上させた。
いくつかのオプションの実施例において、前記パラメータファイルは、固定小数点パラメータファイルおよびネットワーク構成ファイルを含む。
いくつかのオプションの実施例において、前記所定のユースケーステンプレートは、前記検証ユースケースに対応する参考結果を含む参考結果ファイルを含み、前記比較部品が比較するときに利用した前記参考結果は、前記所定のユースケーステンプレートから取得したものである。
本発明の実施例において、検証ユースケースから当該検証ユースケースの参考結果を直接取得することができ、参考モデル部品を利用して検証ユースケースを実行する必要がなくなり、比較装置の実行効率を向上させ、テスト待ち設計に対する検証効率を向上させた。
いくつかのオプションの実施例において、前記ユースケースジェネレータは、前記検証待ち対象の構成ファイルを取得し、前記構成ファイルに基づいて検証待ち対象の対象パラメータをランダムに生成し、生成された前記対象パラメータに基づいて、前記検証待ち対象の前記検証ユースケースを生成するためのランダムジェネレータを含む。
本発明の実施例において、ランダムジェネレータは、構成ファイルによって、特定の検証ユースケースに基づいて、ランダム技術を利用して異なる検証ユースケースを生成することによって、検証シナリオがより包括的になり、検証の完全性を効果的に向上させた。
いくつかのオプションの実施例において、前記システムは、前記ユースケースジェネレータおよび前記比較部品に接続し、前記ユースケースジェネレータが生成した前記検証ユースケースを実行することによって、前記検証ユースケースに対応する参考結果を得るための参考モデル部品をさらに含む。
いくつかのオプションの実施例において、前記所定のユースケーステンプレートは、前記検証ユースケースのスケジューリングコア命令フローテンプレートを含むスケジューリングコア命令フローテンプレートファイルを含み、前記システムは、前記ユースケースジェネレータ、前記テスト待ちチップ部品、および、前記比較部品に接続し、前記スケジューリングコア命令フローテンプレートファイルに基づいて、前記テスト待ち設計のスケジューリングコア命令フローを生成するためのスケジューリング命令コンパイラをさらに含み、ここで、前記テスト待ち設計のスケジューリングコア命令フローは、前記検証ユースケース中に含まれており、前記テスト待ち設計は、前記検証ユースケース中の前記スケジューリングコア命令フローに基づいて、前記検証ユースケース中の命令フローに対して処理を実行する。
本発明の実施例において、レベル１のＤＵＴに対するＡＩチップ検証システムの他のモジュールを再利用した。チップ検証の作業量を削減し、テスト待ち設計に対する検証効率を向上させ、検証リソースを節約した。
いくつかのオプションの実施例において、前記システムは、前記テスト待ちチップ部品に接続し、前記テスト待ち設計の前記検証ユースケースを実行する性能パラメータを取得し、前記性能パラメータに基づいて性能統計結果を得るための性能統計器をさらに含む。
本発明の実施例において、性能統計器は、テスト待ち設計によってニューラルネットワークモデルの層レベルの検証ユースケースを実行する演算時間および帯域幅を統計することができ、さらに、テスト待ち設計によってニューラルネットワークモデル全体のネットワークレベルの検証ユースケースを実行する演算時間および帯域幅を統計することができ、テスト待ち設計に対する検証の性能統計を強化した。
本発明の実施例の第２の態様によると、ＡＩチップ検証方法を提供し、前記方法は、検証待ち対象の情報および所定のユースケーステンプレートに基づいて、前記検証待ち対象の検証ユースケースを生成することと、テスト待ち設計によって前記検証ユースケースを実行してテスト結果を得ることと、前記テスト結果と前記検証ユースケースに対応する参考結果とを比較して、前記テスト待ち設計の前記検証待ち対象に対する検証結果を得ることと、を含み、前記検証ユースケースは、前記所定のユースケーステンプレートによって定義されたフォーマットを満たし、前記検証待ち対象は、ニューラルネットワークモデル中の目標演算子またはニューラルネットワークモデルを含む。
本発明の実施例において、検証待ち対象の情報に基づいて生成した検証ユースケースは、所定のユースケーステンプレートに事前に定義されたフォーマットに基づいて生成した検証ユースケースである。異なるタイプのニューラルネットワークに対応する検証待ち対象によって生成された検証ユースケースが統一されたフォーマットを有するで、本発明の実施例によって提供されるＡＩチップ検証システムが、様々なタイプのニューラルネットワークを検証するように適合させることができる。
いくつかのオプションの実施例において、前記所定のユースケーステンプレートは、前記検証ユースケースの命令フローテンプレートを含む命令フローテンプレートファイルと、前記検証ユースケースの初期化データテンプレートを含む初期化データテンプレートファイルと、前記検証ユースケースのレジスタ構成テンプレートを含むレジスタ構成テンプレートファイルと、の中の少なくとも１つを含む。
いくつかのオプションの実施例において、前記検証待ち対象の情報および所定のユースケーステンプレートに基づいて、前記検証待ち対象の検証ユースケースを生成した後に、前記所定のユースケーステンプレートに基づいて、前記検証ユースケースを前記テスト待ちチップ部品に駆動することによって、前記テスト待ち設計によって前記検証ユースケースを実行することをさらに含む。
いくつかのオプションの実施例において、前記所定のユースケーステンプレートは、前記検証ユースケースの出力結果テンプレートを含む結果テンプレートファイルを含み、前記テスト待ち設計によって前記検証ユースケースを実行してテスト結果を得た後に、前記結果テンプレートファイルに基づいて、前記テスト待ちチップ部品から前記テスト結果をサンプリングし、サンプリングして得られた前記テスト結果を前記比較部品に伝送することをさらに含む。
いくつかのオプションの実施例において、前記検証待ち対象の情報および所定のユースケーステンプレートに基づいて、前記検証待ち対象の検証ユースケースを生成することは、前記検証待ち対象のパラメータファイルを取得し、前記検証待ち対象の前記パラメータファイルに含まれている対象パラメータを解析することによって、前記検証待ち対象の前記検証ユースケースを生成することを含む。
いくつかのオプションの実施例において、前記パラメータファイルは、固定小数点パラメータファイルおよびネットワーク構成ファイルを含む。
いくつかのオプションの実施例において、前記所定のユースケーステンプレートは、前記検証ユースケースの参考結果を含む参考結果ファイルを含む。
いくつかのオプションの実施例において、前記検証待ち対象の情報および所定のユースケーステンプレートに基づいて、前記検証待ち対象の検証ユースケースを生成することは、前記検証待ち対象の構成ファイルを取得し、前記構成ファイルに基づいて検証待ち対象の対象パラメータをランダムに生成し、生成された前記対象パラメータに基づいて、前記検証待ち対象の前記検証ユースケースを生成することを含む。
いくつかのオプションの実施例において、前記方法は、参考モデル部品を利用して前記検証ユースケースを実行して対応する参考結果を得ることをさらに含む。
いくつかのオプションの実施例において、前記所定のユースケーステンプレートは、前記検証ユースケースのスケジューリングコア命令フローテンプレートを含むスケジューリングコア命令フローテンプレートファイルを含み、前記方法は、前記スケジューリングコア命令フローテンプレートファイルに基づいて、前記テスト待ち設計のスケジューリングコア命令フローを生成することと、前記スケジューリングコア命令フローに基づいて、前記検証待ち対象の検証ユースケースを生成することと、前記テスト待ち設計によって、前記検証ユースケース中の前記スケジューリングコア命令フローに基づいて、前記検証ユースケース中の命令フローに対して処理を実行することと、をさらに含む。
いくつかのオプションの実施例において、前記方法は、前記テスト待ち設計の前記検証ユースケースを実行する性能パラメータを取得し、前記性能パラメータに基づいて性能統計結果を得ることをさらに含む。
本発明の実施例の第３の態様によると、コンピューターデバイスを提供し、当該デバイスは、メモリと、プロセッサと、メモリに記憶されており、プロセッサ上で運行可能のコンピュータープログラムと、を含み、前記プロセッサによって前記プログラムが実行されるときに、第２の態様のいずれか１項に記載のＡＩチップ検証方法が実現される。
本発明の実施例の第４の態様によると、コンピュータープログラムが記憶されているコンピューター可読記録媒体を提供し、前記プログラムがプロセッサによって実行されるときに、前記プロセッサが第２の態様のいずれか１項に記載のＡＩチップ検証方法を実現する。
本発明の実施例の第５の態様によると、コンピュータープログラムを含むコンピュータープログラム製品を提供し、前記プログラムがプロセッサによって実行されるときに、前記プロセッサが第２の態様のいずれか１項に記載のＡＩチップ検証方法を実現する。
上記の一般的な説明および以下の詳細な説明は、例示的および解釈的なものに過ぎず、本発明を限定するものではないことを理解すべきである。
ここでの図面は、明細書に組み込まれて本明細書の一部を構成し、これら図面は本発明に一致する実施例を示し、明細書とともに本発明の技術的解決策を説明する。
例示的な１実施例に係るＡＩチップ検証システムを示す模式図である。 例示的な１実施例に係る所定のユースケーステンプレートを示す模式図である。 例示的なもう１実施例に係るＡＩチップ検証システムを示す模式図である。 例示的なもう１実施例に係る所定のユースケーステンプレートを示す模式図である。 例示的な別の１実施例に係るＡＩチップ検証システムを示す模式図である。 例示的なさらなる１実施例に係るＡＩチップ検証システムを示す模式図である。 例示的な１実施例に係る構成ファイルを示す模式図である。 例示的な１実施例に係る二次テスト待ち設計を示す模式図である。 例示的なさらなる１実施例に係るＡＩチップ検証システムを示す模式図である。 例示的な１実施例に係るＡＩチップ検証方法を示すフローチャートである。
ここで、例示的な実施例を詳細に説明し、その例を図面に示す。以下の説明が図面を言及している場合、特に明記しない限り、異なる図面での同じ符号は同じまたは類似の要素を表す。以下の例示的な実施例で説明する実施形態は、本発明に一致するすべての実施形態を表すわけではない。逆に、それらは、添付の特許請求の範囲に詳述されているように、本発明のいくつかの態様に一致する装置と方法の単なる例である。
本発明で使用する用語は、特定の実施例を説明することのみを目的としており、本発明を限定することを意図するものではない。本発明および添付の特許請求の範囲で使用される「１種」、「前記」、および、「当該」の単数形も、文脈が他の意味を明確に示さない限り、複数形を含むことを意図する。本明細書で使用される「および／または」という用語は、１つまたは複数の関連するリストされた項目の任意またはすべての可能な組み合わせを指すことをさらに理解すべきである。
本発明では、第１、第２、第３などの用語を使用してさまざまな情報を説明することができるが、これら情報はこれら用語に限定されるべきではないことを理解すべきである。これら用語は、同じタイプの情報を互いに区別するためにのみ使用される。たとえば、本発明の範囲から逸脱することなく、第１情報はまた第２情報と呼ばれ得、同様に、第２情報もまた第１情報と呼ばれ得る。文脈に応じて、ここで使用される「もし」という単語は、「……と」または「……場合」または「確定されたことに応答して」と解釈することができる。
以下、本発明によって提供されるＡＩチップ検証の技術的解決策をより明確にするために、図面を参照して本発明の実施例の技術的解決策さらに詳細に説明する。
図１を参照すると、図１は、本発明によって提供される実施例のＡＩチップ検証システムを示す模式図である。ここで、図１に示すように、当該ＡＩチップ検証システムは、ユースケースジェネレータ１０１と、テスト待ちチップ部品１０２と、比較部品１０３と、を含み得る。ここで、ユースケースジェネレータ１０１は、検証ユースケースを生成する。当該検証ユースケースは、テスト待ちチップ部品１０２に入力され、テスト待ち設計処理が実行されて、テスト結果を得られる。当該テスト結果および当該テスト結果に対応する検証ユースケースは、比較部品１０３に入力され、処理が実行されて、テスト待ち設計の検証結果が得られる。
いくつかの例において、ＡＩチップ検証では、新たに設計したＡＩがニューラルネットワークモデル中の特定の操作（演算子）を実装できるか否かを検証することができ、たとえば、当該ＡＩチップを用いてニューラルネットワーク中の畳み込み、プーリングなどの操作を実行できるか否かを検証することができる。このような検証ニューラルネットワークモデル中の特定の演算子の場合、ニューラルネットワークモデル中の演算子を検証待ち対象として設定する。いくつかの例において、さらに、新たに設計したＡＩチップが完全なニューラルネットワークモデルを構築できるか否かを検証することができる。このような完全なニューラルネットワークモデルを検証する場合、ニューラルネットワークモデル全体を検証待ち対象として設定する。ここで、ニューラルネットワークモデルは、畳み込みニューラルネットワークなどの、画像識別に用いられるニューラルネットワークであり得、また、音声識別に用いられるニューラルネットワークまたはテキスト識別に用いられるニューラルネットワークであり得、本発明はこれに対して限定しない。
図１に示すＡＩチップ検証システムでは、ユースケースジェネレータ１０１は、検証待ち対象の情報を解析して、当該検証待ち対象の検証ユースケースを生成するためのパラメータを得ることができる。ここで、検証待ち対象の情報は、たとえば、検証待ち対象の特徴を参考して、検証待ち対象の設計仕様から抽出することができる。検証待ち対象の情報は、固定小数点パラメータファイルおよびネットワーク構成ファイルに含まれているパラメータ情報であってもよいし、当該検証待ち対象に対応する構成ファイル中のパラメータ情報であってもよい。固定小数点パラメータファイルは、たとえば、ＡＩネットワークの特性に対して、浮動小数点パラメータに対して固定小数点処理を実行して得られたパラメータであり得る。たとえば、ニューラルネットワークモデル中の畳み込み操作を検証待ち対象とする場合、ユースケースジェネレータ１０１は、当該畳み込み操作に対応する固定小数点パラメータファイルおよびネットワーク構成ファイル中のパラメータ情報を解析して、当該畳み込み操作の検証ユースケースを生成するためのパラメータを得ることができる。または、完全なニューラルネットワークモデルを検証待ち対象とする場合、ユースケースジェネレータ１０１は、当該ニューラルネットワークモデルに対応する固定小数点パラメータファイルおよびネットワーク構成ファイルを解析して、当該ニューラルネットワークモデルの検証ユースケースを生成するためのパラメータを得得ることができる。
ユースケースジェネレータ１０１は、検証待ち対象の検証ユースケースを生成するためのパラメータを得た後に、当該パラメータおよび所定のユースケーステンプレートに定義されたフォーマットに基づいて、検証待ち対象の検証ユースケースを生成する。ここで、所定のユースケーステンプレートは、生成しようとする検証ユースケース中のデータのフォーマットを定義する。たとえば、所定のユースケーステンプレートは、生成しようとする検証ユースケースの特定部分のデータのフォーマットを定義する。具体的に、所定のユースケーステンプレートは、生成しようとする検証ユースケース中の命令フローデータおよび初期化データのフォーマットを定義することができ、つまり、特定部分（命令フローデータおよび初期化データ）のフォーマットを定義することができる。生成しようとする検証ユースケース中の特定部分以外のデータフォーマットの場合、所定のユースケーステンプレートは、具体的な状況に応じて定義することができる。または、所定のユースケーステンプレートは、生成しようとする検証ユースケースのすべてのデータに対してフォーマットを定義することができ、本発明の実施例はこれに対して限定しない。
いくつかのオプションの実施例において、前記所定のユースケーステンプレートは、前記検証ユースケースの命令フローテンプレートを含む命令フローテンプレートファイルと、前記検証ユースケースの初期化データテンプレートを含む初期化データテンプレートファイルと、前記検証ユースケースのレジスタ構成テンプレートを含むレジスタ構成テンプレートファイルと、の中の少なくとも１つを含む。
前記実施例において、ユースケースジェネレータ１０１は、所定のユースケーステンプレート中の各々のテンプレートファイルに基づいて、検証ユースケース中の異なるデータを生成することができる。ユースケースジェネレータ１０１は、命令フローテンプレートファイル中の命令フローテンプレートに基づいて、当該命令フローテンプレートに定義されたフォーマットの命令フローを生成し、初期化データテンプレートファイル中の初期化データテンプレートに基づいて、当該初期化データテンプレートに定義されたフォーマットの初期化データを生成し、レジスタ構成テンプレートファイル中のレジスタ構成テンプレートに基づいて、当該レジスタ構成テンプレートに定義されたフォーマットのレジスタ構成データを生成することができる。ユースケースジェネレータ１０１は、所定のユースケーステンプレートによって定義されたフォーマットに基づいて、検証待ち対象の検証ユースケースを生成することができる。
例示的に、図２は、所定のユースケーステンプレートを示す。ユースケースジェネレータ１０１は、「命令フロー」のテンプレートファイルに基づいて検証ユースケース中の命令フローを生成し、「画像／重みデータ」のテンプレートファイルおよび初期化リスト（Ｉｎｉｔｉａｌ ｌｉｓｔ）のテンプレートファイルに基づいて、「画像／重みデータ」および「Ｉｎｉｔｉａｌ ｌｉｓｔ」データなどの、検証ユースケース中の初期化データを生成し、レジスタ構成（Ｒｅｇｉｓｔｅｒ ｃｏｎｆｉｇ）のテンプレートファイルに基づいて、検証ユースケース中のレジスタ構成データを生成することができる。
ユースケースジェネレータ１０１が検証ユースケースを生成した後に、テスト待ちチップ部品１０２は、検証ユースケースを取得し、テスト待ち設計（Ｄｅｓｉｇｎ Ｕｎｄｅｒ Ｔｅｓｔ、ＤＵＴ）によって当該検証ユースケースを実行して、テスト結果を得ることができる。
いくつかの例において、複数のテストユースケースを使用してテスト待ちチップ部品をテストすることができる。複数のテストユースケースには、複数の異なる命令フローおよび／または異なる画像／重みデータが存在することができる。
いくつかのオプションの実施例において、図３に示すように、前記システムは、環境ドライバー３０１をさらに含み、当該環境ドライバー３０１は、前記所定のユースケーステンプレートに基づいて、前記検証ユースケースを前記テスト待ちチップ部品１０２中に駆動して、前記テスト待ち設計によって前記検証ユースケースを実行する。
前記実施例において、環境ドライバー３０１は、検証ユースケース中の具体的なデータを解析して、解析後のデータに対して激励駆動を実行することができる。たとえば、環境ドライバー３０１は、検証ユースケース中の命令フロー、初期化データ、および、レジスタ構成データをテスト待ちチップ部品１０２に送信し、および／または、これらデータに基づいてテスト待ちチップ部品１０２を構成することによって、テスト待ち設計によって当該検証ユースケースを実行するようにする。
図２に示す所定のユースケーステンプレートに基づいて生成された検証ユースケースの例を説明する。環境ドライバー３０１は、検証ユースケース中の初期化データ、命令フロー、および、レジスタ構成データを解析し、ＵＶＭ（Ｕｎｉｖｅｒｓａｌ Ｖｅｒｉｆｉｃａｔｉｏｎ Ｍｅｔｈｏｄｏｌｏｇｙ、ユニバーサル検証方法論）中のＤｒｉｖｅｒ構成要素を利用して、テスト待ちチップ部品１０２の４つの部分に対して激励駆動を実行することができる。
第１の部分において、検証ユースケース中のレジスタ構成データを利用してテスト待ち設計のレジスタを配置する。ここで、レジスタ構成操作は、ＡＨＢ（Ａｄｖａｎｃｅｄ Ｈｉｇｈ ｐｅｒｆｏｒｍａｎｃｅ Ｂｕｓ、高度な高性能バス)およびＡＰＢ(Ａｄｖａｎｃｅｄ Ｐｅｒｉｐｈｅｒａｌ Ｂｕｓ、高度なペリフェラルバス）などインターフェースプロトコルに厳密に従う必要がある。
第２部分において、テスト待ち設計に接続された外部記憶モデル（たとえば、ｖｉｐ ｍｏｄｅｌ）を初期化する。ここで、外部記憶モデルの初期化は、ｖｉｐ ｂａｃｋｄｏｏｒ技術を利用して外部記憶モジュールに使用されるｍｅｍｏｒｙ領域を操作する必要がある。
第３部分において、テスト設計待ち内部記憶モデル（たとえば、ｍｅｍｏｒｙ ｍｏｄｅｌ）を初期化する。ここで、ＤＵＴ内部記憶モデルの初期化は、ＤＵＴ ｍｅｍｏｒｙ関数をカプセル化し、内部共有ストレージスペースに対して精密なアドレス書き込み操作を実行する必要がある。
第４部分において、検証ユースケース中の命令フローに対して激励駆動を実行する。ＵＶＭ Ｄｒｉｖｅｒのタイミング特性を利用して、検証ユースケース命令フローファイル中の命令フローを所定のフォーマットに従ってＤＵＴの命令インターフェースに送信する。
環境ドライバー３０１は、検証ユースケースのデータをテスト待ちチップ部品１０２中に駆動し、テスト待ち設計によって前記検証ユースケースを実行する。当該テスト待ちチップ部品１０２に含まれているテスト待ち設計は、検証待ちの新たに設計した完全なチップであってもよいし、検証待ちの完全なチップを構成する新たに設計した特定の部分の回路および／またはコードであってもよいし、たとえば特定の機能を完了した回路および／またはコードであり得、本発明は限定しない。
テスト待ちチップ部品１０２中のテスト待ち設計によって検証ユースケースを実行した後に、検証ユースケースに対応するテスト結果を得る。比較部品１０３は、テスト待ちチップ部品１０２からテスト待ち設計によって検証ユースケースを実行した後のテスト結果を取得することができる。
いくつかのオプションの実施例において、前記所定のユースケーステンプレートは、前記検証ユースケースの出力結果テンプレートを含む結果テンプレートファイルを含む。図３に示すように、前記システムは、環境サンプラー３０２をさらに含み、当該環境サンプラー３０２は、前記結果テンプレートファイルに基づいて、前記テスト待ちチップ部品１０２から前記テスト結果をサンプリングし、サンプリングして得られた前記テスト結果を前記比較部品１０３に伝送する。
図５に示した所定のユースケーステンプレートを参照すると、検証ユースケースの出力結果テンプレートを含む、ダンプリスト（Ｄｕｍｐ ｌｉｓｔ）テンプレートファイルを、結果テンプレートファイルとして使用することができる。環境サンプラー３０２は、「Ｄｕｍｐ ｌｉｓｔ」のテンプレートファイル中の出力結果テンプレートに基づいて、テスト待ちチップ部品１０２からテスト待ち設計をサンプリングして検証ユースケースを実行した後にテスト結果を得ることができる。
たとえば、環境サンプラー３０２は、ＵＶＭ中のＭｏｎｉｔｏｒ構成要素を利用して拡張して、結果データｄｕｍｐ_ｄａｔａのサンプリングタスクをカスタマイズし、ＤＵＴ入力／出力インターフェースのタイミング要件に従って、外部記憶モデル中の結果データを一時アレイにサンプリングすることができる。次に、結果テンプレートファイル中の出力結果テンプレートのフォーマット、たとえば「Ｄｕｍｐ ｌｉｓｔ」のテンプレートファイルのフォーマットに基づいて、一時アレイをファイルに記憶する。ここで、サンプリングした結果データは、ＡＩネットワークのネットワーク層レベル演算結果を含み、サンプリング条件は、ｍｓｇ信号などの、ネットワーク層が終了された信号である。
ここで、図３に示すＡＩチップ検証システム中の環境ドライバー３０１および環境サンプラー３０２は、テスト待ちチップ部品１０２から独立している。他の実装可能な形態において、テスト待ちチップ部品１０２中に環境ドライバー３０１および環境サンプラー３０２を統合することができ、本発明はこれに対して具体的に限定しない。
比較部品１０３中のテスト結果と比較するための参考結果は、比較部品１０３により直接検証ユースケースから取得した結果データ、または、検証ユースケース参考モデル部品を利用して検証ユースケースを実行して得た結果データであり得る。ここで、参考モデル部品は、検証待ちＡＩチップまたはテスト待ち設計の各機能を検証するためのモデルであり、テスト待ち設計のＤＵＴの論理動作をシミュレートする役割を果たす。たとえば、Ｓｙｓｔｅｍ Ｃコーディングモデルを使用して参考モデル部品を実現することができる。当該参考モデル部品は、比較のためのゴールデン（Ｇｏｌｄｅｎ）結果を生成する役割を果たす。Ｇｏｌｄｅｎ結果を生成するときに、環境サンプラーで収集されたデータとの一貫性を保証する必要がある。いくつかの実装可能な形態において、参考モデル部品は、単独の１つの構成要素であり得る。
いくつかの実装可能な形態において、比較部品１０３は、環境サンプラー３０２のテスト結果および当該検証ユースケースに対応する参考結果に対して正確性比較を実行する役割を果たし、また、様々な形の結果データの比較を支援する。たとえば、ＤＵＴ内部記憶結果データの比較を支援し、外部記憶モデル中のネットワーク結果の比較を支援する。ネットワークの各ネットワーク層が終了したときにデータ比較を実行することができ、各々の層のデータ結果を比較することができる。検証ユースケースの実行が終了したときに、すべてのネットワーク層のデータ結果を比較することができる。したがって、開発者は、当該検証結果に基づいて現在検証するテスト待ち設計に的を絞った変更を加えることができる。
本発明の実施例において、フォーマットが事前に定義された所定のユースケーステンプレートによって検証ユースケースを生成することによって、異なるタイプのニューラルネットワークに対応する検証待ち対象によって生成された検証ユースケースが統一されたフォーマットを有するで、本発明の実施例によって提供されるＡＩチップ検証システムが、様々なタイプのニューラルネットワークを検証するように適合させることができる。
いくつかのオプションの実施例において、図５に示すように、本発明の別の実施例は、ＡＩチップ検証システムを提供し、当該システム中のユースケースジェネレータ１０１は、オリエンテーションジェネレータ４０１を含む。オリエンテーションジェネレータ４０１は、検証待ち対象のパラメータファイルを取得し、検証待ち対象のパラメータファイルに含まれている検証待ち対象の対象パラメータを解析して、検証待ち対象の検証ユースケースを生成する。ここで、パラメータファイル中の対象パラメータは、検証待ち対象の検証ユースケースを生成するときにオリエンテーションジェネレータ４０１によって必要とされるパラメータである。たとえば、パラメータファイルは、固定小数点パラメータファイルまたはネットワーク構成ファイル中の１つまたは複数であってもよいし、または、対象パラメータを含む他のパラメータファイルであってもよく、本発明の実施例はこれに対して限定しない。
パラメータファイルが固定小数点パラメータファイルおよびネットワーク構成ファイルのような２つのファイルを含む例をとると、オリエンテーションジェネレータ４０１は、検証待ち対象の固定小数点パラメータファイルおよびネットワーク構成ファイルを取得し、２つのファイルに含まれている対象パラメータを解析して、対象パラメータに基づいて検証待ち対象の検証ユースケースを生成することができる。
具体的に、プログラミング言語としてＣ＋＋を例として説明する。オリエンテーションジェネレータ４０１は、ニューラルネットワークモデルの固定小数点パラメータファイルおよびネットワーク構成ファイルを解析し、解析して得られた対象パラメータに基づいてＰｒｉｎｔｆ関数を呼び出して命令フローを生成する。オリエンテーションジェネレータ４０１は、生成された命令フローに基づいて、所定のユースケーステンプレート中の命令フローテンプレートによって定義されたフォーマットに従って、検証ユースケースの命令フローを生成し、さらに、所定のユースケーステンプレート中の他のテンプレートファイルに基づいて、検証ユースケース中の他のデータを生成することによって、完全な検証ユースケースを得る。環境ドライバー３０１（図５に図示せず）を利用して、検証ユースケースのデータをテスト待ちチップ部品１０２に駆動し、テスト待ち設計のＤＵＴによって検証ユースケースを実行する。環境サンプラー３０２（図５に図示せず）を利用して検証ユースケースに対応するテスト結果をサンプリングして得る。関連する具体的な過程は、前述した実施例中の関連する説明と同様であり、ここでは繰り返して説明しない。
本発明の実施例において、オリエンテーションジェネレータ４０１によって生成された検証ユースケースには、当該検証ユースケースの参考結果が含まれ得る。これに応じて、所定のユースケーステンプレートは、参考結果ファイルを含み、検証ユースケースの参考結果を含む。図４に示す所定のユースケーステンプレートの例をとると、ここで「層レベルデータ」のテンプレートファイルは、参考結果ファイルとして使用されることができ、オリエンテーションジェネレータ４０１によって生成された当該検証ユースケースの参考結果を含む。このようにすると、比較部品１０３は、直接検証ユースケースから参考結果を取得し、参考結果とテスト待ちチップ部品１０２から得たテスト結果とを比較することができる。
実装可能なもう１形態において、オリエンテーションジェネレータ４０１は、検証ユースケースを生成するときに、当該検証ユースケースの参考結果を生成するかに関わらず、いずれも参考モデル部品を利用して当該検証ユースケースを実行して参考結果を得ることができ、参考モデル部品によって参考結果を比較部品１０３に伝送する。ここで、参考モデル部品は、検証待ちチップまたはテスト待ち設計の各機能を検証するモデルであり、テスト待ち設計のＤＵＴの論理動作をシミュレートする役割を果たす。
本実施例のＡＩチップ検証方法によると、比較部品が検証ユースケースから当該検証ユースケースの参考結果を直接取得することができ、参考モデル部品を利用して検証ユースケースを実行する必要がなくなり、比較装置の実行効率を向上させ、テスト待ち設計に対する検証効率を向上させた。
いくつかのオプションの実施例において、オリエンテーションジェネレータ４０１は、ニューラルネットワークモデル中の特定の層または複数の特定の層を検証待ち対象とする検証ユースケースを生成することができる。たとえば、畳み込みニューラルネットワークモデル中の特定の畳み込み層を検証待ち対象とする検証ユースケースを生成することができる。ニューラルネットワークモデル中の特定の層または複数の特定の層を検証待ち対象とすることを、層レベル検証対象と呼ぶことができる。
図５に示すＡＩチップ検証システムの例をとると、層レベル検証を支援するときに、オリエンテーションジェネレータ４０１は、ニューラルネットワークモデル中の目標ネットワーク層に対応するパラメータファイルを解析し、所定のユースケーステンプレートによって定義されたフォーマットに基づいて、目標ネットワーク層を層レベル検証対象とする検証ユースケースを生成することができる。ここで、目標ネットワーク層は、ニューラルネットワークモデル中の検証待ちの１つまたは複数のネットワーク層であり得、たとえば、１つの畳み込み層、プーリング層、または、複数の畳み込み層、複数の完全接続層などであり得る。
具体的に、たとえば、畳み込みニューラルネットワークモデル中の特定の畳み込み層を検証することで、テスト待ち設計によって当該畳み込み層の演算を実行できるか否かをテストする。本発明の実施例において、オリエンテーションジェネレータ４０１は、当該ニューラルネットワークモデル中の当該畳み込み層に対応する固定小数点パラメータファイルおよびネットワーク構成ファイルを解析し、所定のユースケーステンプレートによって定義されたフォーマットに基づいて、当該畳み込み層を層レベル検証対象とする検証ユースケースを生成する。
本発明の実施例において、オリエンテーションジェネレータ４０１は、さらに、特定の完全ニューラルネットワークモデルを検証待ち対象とする検証ユースケースを生成することができる。たとえば、畳み込みニューラルネットワークモデルに対応する検証ユースケースを生成することができる。このようにニューラルネットワークモデルの全体を検証待ち対象とすることを、ネットワークレベル検証対象と呼ぶことができる。
具体的に、たとえば、画像識別のための畳み込みニューラルネットワークモデルを検証することで、テスト待ち設計によって当該畳み込みニューラルネットワークモデル中の演算を完全に実行できるか否かをテストすることができる。本発明の実施例において、オリエンテーションジェネレータ４０１は、当該畳み込みニューラルネットワークモデルに対応する固定小数点パラメータファイルおよびネットワーク構成ファイルに解析し、所定のユースケーステンプレートによって定義されたフォーマットに基づいて、当該畳み込みニューラルネットワークモデルをネットワークレベル検証対象とする検証ユースケースを生成する。
本発明の実施例によって提供されるＡＩチップ検証方法によると、ニューラルネットワークモデルの層レベルを検証することができ、さらにニューラルネットワークモデルの全体を検証することができ、テスト待ち設計のニューラルネットワークに対する検証の深さおよび柔軟性を向上させた。したがって、チップ開発で発生した欠陥（Ｂｕｇ）をより正確に特定して修正し、チップ検証の収束をスピードアップする。
いくつかのオプションの実施例において、図６に示すように、本発明の更なる実施例は、ＡＩチップ検証システムを提供し、当該システムでは、ユースケースジェネレータ１０１は、ランダムジェネレータ５０１を含み、検証ユースケースと比較装置１０３との間は、参考モデル部品５０２をさらに含む。ここで、参考モデル部品５０２は、検証待ちＡＩチップまたはテスト待ち設計の各機能を検証するモデルであり、テスト待ち設計のＤＵＴの論理動作をシミュレートする役割を果たす。たとえば、Ｓｙｓｔｅｍ Ｃコーディングモデルを利用して実現する。比較のためのＧｏｌｄｅｎ結果を生成する役割を果たす。Ｇｏｌｄｅｎ結果を生成するときに環境サンプラーによって収集されるデータとの一貫性を保証する必要がある。
本実施例において、ランダムジェネレータ５０１は、検証待ち対象の構成ファイルを取得し、構成ファイル中のパラメータに基づいてランダム化技術を利用して、検証待ち対象の対象パラメータを生成し、ランダムに生成された対象パラメータを利用して検証ユースケースを生成する。ここで、構成ファイルは、検証者が検証待ちのテスト待ち設計に対して構成したファイルであり、たとえば検証者は、Ｅｘｃｅｌなどのテーブルツールを利用して、パラメータ構成のテーブルファイルを生成することができる。図７は、テーブル構成ファイルを示す。
ランダムジェネレータ５０１は、構成ファイルを解析し、構成ファイルのパラメータを利用して、検証待ち対象の対象パラメータをランダムに生成し、および／または、対象パラメータの数値を変更することができる。たとえば、ＳｙｓｔｅｍＶｅｒｉｌｏｇ言語のｒａｎｄｏｍ ｃｏｎｓｔｒａｉｎｔ技術を利用して、ソースオペランド範囲、ソースオペランドアドレス、目標オペランド範囲、目標オペランドアドレス、および、演算子の計算パラメータなどをランダムに生成することができる。図７に例示した構成ファイルの例をとると、ランダムジェネレータ５０１は、テーブル構成ファイル中のｃａｓｅ-１中のｎ個のパラメータを解析し、ｒａｎｄｏｍ ｃｏｎｓｔｒａｉｎｔ技術を利用してこのｎ個のパラメータ中の一部のパラメータおよび／またはこの部分のパラメータの数値をランダムに生成することができる。ここで、「一部のパラメータ」は、ｎ個のパラメータ中の１つであってもよいし、ｎ個のパラメータ中の複数であってもよく、本発明の実施例はこれに対して限定しない。ランダム化を通じた後に、ｃａｓｅ-１とは異なる複数組のパラメータおよび／またはパラメータ値を得て、検証待ち対象の対象パラメータとして使用することができ、ランダムジェネレータ５０１は、これらランダムに生成した対象パラメータおよび／またはパラメータ値に基づいて検証ユースケースを生成することができる。
図７は、検証者が検証待ちのニューラルネットワークモデルおよびテスト待ち設計に対して構成したテーブル構成ファイルを示し、当該構成ファイルは、複数の特定検証ユースケースを生成するパラメータおよび／またはパラメータ値を含む。たとえば、シリアルナンバー１が位置する行は、ｐａｒａｍ-１-１・・・・ｐａｒａｍ-１-ｎのようなｃａｓｅ-１のｎ個のパラメータを含み、これに応じて、ｃａｓｅ-２、ｃａｓｅ-３・・・・・・ｃａｓｅ-ｎなどはいずれもｎ個のパラメータから構成される。各ｃａｓｅ中のｎ個の構成パラメータおよびそのパラメータ値は、当該ｃａｓｅの１つの特定検証ユースケースに対応する。ランダムジェネレータ５０１は、ランダム化技術を利用して、特定検証ユースケースを基として、カバー範囲がより広い検証ユースケースを生成することができる。
ランダムジェネレータ５０１は、検証ユースケースを生成する過程で、ランダム技術を使用して検証待ち対象の対象パラメータおよび／またはパラメータの数値を生成するため、生成された検証ユースケースの参考結果は不明である。したがって、本発明の実施例において、図６に示すＡＩチップ検証システムは、参考モデル部品５０２を含む。ここで、参考モデル部品５０２は、ランダムジェネレータ５０１が生成した検証ユースケースを実行することで、当該検証ユースケースの参考結果を得る。参考モデル部品５０２は、検証待ちチップまたはテスト待ち設計の各機能を検証するモデルであり、テスト待ち設計のＤＵＴの論理動作をシミュレートする役割を果たす。たとえば、Ｓｙｓｔｅｍ Ｃコーディングモデルを利用して実現して、比較のためのＧｏｌｄｅｎ結果を生成する役割を果たす。Ｇｏｌｄｅｎ結果を生成するときに環境サンプラーによって収集されるデータとの一貫性を保証する必要がある。異なるテスト待ちチップ部品１０２に対して、異なる参考モデル部品５０２があることができる。
前記実施例において、ランダムジェネレータ５０１は、構成ファイルに基づいて、特定の検証ユースケースを利用して、ランダム技術を利用して異なる検証ユースケースを生成することによって、検証シナリオがより包括的になり、検証の完全性を効果的に向上させた。
図６に示すＡＩチップ検証システムでは、ユースケースジェネレータ１０１は、ランダムジェネレータ５０１のみを含む。他の実装可能な形態において、ユースケースジェネレータ１０１は、オリエンテーションジェネレータ４０１およびランダムジェネレータ５０１を同時に含むことができる。図５および図６に示すＡＩチップ検証システムは、実施例の説明を明確にするために、両者をそれぞれしめし、いかなる形の限定もしない。
オリエンテーションジェネレータ４０１によって生成されたテストユースケースの場合、参考モデル部品５０２を使用して当該テストユースケースを実行することで、当該検証ユースケースの参考結果を得てよいし、参考モデル部品５０２を使用せずに、直接オリエンテーションジェネレータ４０１によって生成された当該検証ユースケースの参考結果を使用することができる。
ＡＩチップ検証過程において、検証待ちのテスト待ち設計をレベル１のＤＵＴおよびレベル２のＤＵＴに分割することができる。図８を参照すると、レベル２のＤＵＴは、レベル１のＤＵＴの基に、スケジューリングコアが追加された。ここで、レベル１のＤＵＴは、検証ユースケース中の命令フローを実行することができる。レベル２のＤＵＴ中のスケジューリングコアは、スケジューリングコア命令フローを実行することで、検証ユースケース中の命令フローに対して、輸送、スケジューリング、制御、及び配布を実行して、テスト待ち設計の柔軟性を向上させることができる。
図４の所定のユースケーステンプレートを利用して生成した検証ユースケースの例をとる。レベル１のＤＵＴは、直接検証ユースケース中の命令フローテンプレートファイルに基づいて生成された命令フローを実行し、レベル２のＤＵＴ中のスケジューリングコアは、検証ユースケース中のスケジューリングコア命令フローテンプレートファイルに基づいて生成されたスケジューリングコア命令フローを実行することによって、当該検証ユースケース中の命令フローに対して、輸送、スケジューリング、制御、および配布を実行することができる。以上の実施例によって提供されるユースケースジェネレータ（ランダムジェネレータおよびオリエンテーションジェネレータを含む）の場合、「スケジューリングコア命令フロー」を生成することができないため、対応するレベル１のＤＵＴの検証ユースケースのみを生成することができる。
図９に示すように、本発明の更なる実施例は、ＡＩチップ検証システムを提供する。レベル２のＤＵＴに対応して、当該ＡＩチップ検証システムは、スケジューリング命令コンパイラ６０１をさらに含む。スケジューリング命令コンパイラ６０１は、命令制御フローをコンパイルすることで、レベル２のＤＵＴ中のスケジューリングコアによって実行可能なスケジューリングコア命令フローを得ることができる。ここで、命令制御フローは、検証ユースケース中の命令フローを制御するための、特定のプログラミング言語で記述された命令である。たとえば、スケジューリング命令コンパイラ６０１は、Ｃ言語コードによって記述された命令制御フローをコンパイルして、レベル２のＤＵＴ中のスケジューリングコアによって実行可能なバイナリアセンブリファイルを出力し、つまり、スケジューリングコア命令フローを得る。
図９に示すＡＩチップ検証システムに対応して、所定のユースケーステンプレートは、スケジューリングコア命令フローテンプレートファイルを含み得、ここで、当該ファイルは検証ユースケースのスケジューリングコア命令フローテンプレートを含む。スケジューリング命令コンパイラ６０１は、命令制御フローをコンパイルし、スケジューリングコア命令フローテンプレートによって定義されたフォーマットに基づいて、検証ユースケース中のスケジューリングコア命令フローを生成する。図４に示す所定のユースケーステンプレートの例をとる。ユースケースジェネレータ１０１は、さらに、「スケジューリングコア命令フローテンプレートファイル」以外の他のテンプレートファイルに基づいて、レベル２の検証ユースケース中の「スケジューリングコア命令フロー」以外の他のデータを生成することによって、レベル２のＤＵＴに対応する完全な検証ユースケースを生成することができる。
本発明の実施例中のＡＩチップ検証システムは、レベル１のＤＵＴに対応するＡＩチップ検証システムと比較すると、スケジューリング命令コンパイラ６０１のみを追加し、レベル１のＤＵＴに対するＡＩチップ検証システムの他のモジュールを再利用した。このようにして、チップ検証の作業量を削減し、テスト待ち設計に対する検証効率を向上させ、検証リソースを節約した。
いくつかのオプションの実施例において、図９に示すように、当該ＡＩチップ検証システムは、テスト待ちチップ部品１０２に接続された性能統計器６０２をさらに含む。これは例示的なのＡＩチップ検証システムの具体的な構成に過ぎず、前述した図１、図３、図５、または図６に記載のレベル１のＤＵＴを検証するシステムに性能統計器６０２を追加して得られた構成などの、他の構成形式であってもよいことを理解できる。本発明の実施例において、性能統計器６０２は、テスト待ちチップ部品１０２からテスト待ち設計を取得して検証ユースケースの性能パラメータを実行し、得られた性能パラメータに基づいて性能統計を実行する。
いくつかの実装可能な形態において、性能統計器６０２は、テスト待ち設計によって検証ユースケースを実行する時間を統計することができる。たとえば、性能統計器６０２は、リセット信号によってトリガーされて、たとえばリセット信号が低レベルから高レベルに変化されることを開始点として、ニューラルネットワークモデルの各層（ｌａｙｅｒ）の演算時間を統計し、または、ニューラルネットワークモデルの全体の実行時間を統計することができる。
たとえば、テスト待ち設計によって実行する検証ユースケースが層レベル検証対象の検証ユースケースであると、性能統計器６０２は、ニューラルネットワークモデル中の検証ユースケースに対応するネットワーク層がテスト待ち設計によって実行される時間を統計することができ、たとえば畳み込み層のテスト待ち設計における演算時間を統計することができる。たとえば、テスト待ち設計によって実行する検証ユースケースがニューラルネットワークモデル全体に対応する検証ユースケースであると、性能統計器６０２は、テスト待ち設計の演算ニューラルネットワークモデル全体における時間を統計することができ、たとえば、畳み込みニューラルネットワークモデルの全体のテスト待ち設計における演算時間を統計することができる。
いくつかの実装可能な形態において、性能統計器６０２は、さらに、テスト待ち設計の実際の帯域幅を統計することができる。具体的に、性能統計器６０２は、統計テスト待ち設計中のすべてのインターフェースの読み取りおよび書き込みデータ量を統計し、統計したテスト待ち設計に対応する当該読み取りおよび書き込みデータ量の演算時間に組み合わせて、テスト待ち設計の実際の帯域幅を計算することができ、たとえばテスト待ち設計のＡＨＢおよびＡＰＢのバスの帯域幅を計算することができる。たとえば、テスト待ち設計によって実行するが層レベルに対するレベル検証ユースケースであると、性能統計器６０２は、テスト待ち設計によってニューラルネットワークモデルに対応するネットワーク層を実行する実際の帯域幅を計算することができる。たとえば、テスト待ち設計によって畳み込み層の検証ユースケースを実行する実際の帯域幅を計算することができる。たとえば、テスト待ち設計によって実行するがネットワークレベルに対する検証ユースケースであると、性能統計器６０２は、計算テスト待ち設計によってニューラルネットワークモデル全体を実行する実際の帯域幅を計算することができる。たとえば、テスト待ち設計によって畳み込みニューラルネットワーク全体を実行する実際の帯域幅を計算することができる。
前記実施例においては、ＡＩチップ検証システムに性能統計器を追加して、テスト待ち設計によって検証ユースケースを実行する時間および帯域幅などの性能パラメータを統計することができる。また、性能統計器は、テスト待ち設計によってニューラルネットワークモデルの層レベルの検証ユースケースを実行する演算時間および帯域幅を統計することができ、さらに、テスト待ち設計によってニューラルネットワークモデル全体のネットワークレベルの検証ユースケースを実行する演算時間および帯域幅を統計することができ、テスト待ち設計に対する検証の性能統計を強化した。
前記実施例において、ＡＩチップ検証システムは、ソフトウェア、ハードウェア、ファームウェア、またはそれらの任意の組み合わせによって、全体的または部分的に実装することができる。たとえば、上記の各部品の機能に対応するコードは、ＳｙｓｔｅｍＶｅｒｉｌｏｇ言語で実装でき、コードをサーバのメモリに記憶することができる。テスト待ちチップ部品を検証するときに、サーバのプロセッサで当該コードを運行させることで、テスト待ちチップ部品を検証することができる。また、たとえば、上記の各部品は、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）、デジタルシグナルプロセッサ（ＤＳＰ）、プログラマブルロジックデバイス（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、コントローラー、マイクロコントローラー、マイクロプロセッサまたは他の電子部品などの、回路の形態で実装することができる。また、たとえば、ソフトウェアで実装するときに、全体的または部分的にコンピュータープログラム製品の形態で実装することができる。
いくつかのオプションの実施例において、図１０に示すように、本発明の実施例は、ＡＩチップ検証方法を示す。本発明の実施列提供のＡＩチップ検証方法またはＡＩチップ検証システムは、ＡＩチップ検証を実行するサーバ、端末デバイス、または他のタイプの電子デバイスに適用され得る。図１０に示すＡＩチップ検証の流れは、以下のステップを含み得る。
ステップ１０１において、検証待ち対象の情報および所定のユースケーステンプレートに基づいて、前記検証待ち対象の検証ユースケースを生成することと、ここで、前記検証ユースケースは、前記所定のユースケーステンプレートによって定義されたフォーマットを満たし、前記検証待ち対象は、ニューラルネットワークモデル中の目標演算子またはニューラルネットワークモデルを含む。
本ステップにおいて、検証待ち対象の情報を解析して、当該検証対象の検証ユースケースを生成するためのパラメータを得る。ここで、検証待ち対象は、ニューラルネットワークモデル中の演算子、または、ニューラルネットワークモデルの全体であり得る。検証待ち対象の情報は、固定小数点パラメータファイルおよびネットワーク構成ファイルに含まれているパラメータ情報であってもよいし、または、当該検証対象に対応する構成ファイル中のパラメータ情報であってもよい。
検証対象の検証ユースケースを生成するためのパラメータを得た後に、生成されたパラメータおよび所定のユースケーステンプレートによって定義されたフォーマットに基づいて、検証待ち対象の検証ユースケースを生成する。ここで、所定のユースケーステンプレートは、生成しようとする検証ユースケース中のデータのフォーマットを定義し、具体的な説明は検証システムの一部の実施例の関連する説明を参照することができる。
いくつかの実装可能な形態において、検証待ち対象のパラメータファイルを取得し、検証待ち対象のパラメータファイルに含まれている対象パラメータを解析して、検証待ち対象の検証ユースケースを生成することができる。ここで、関連する説明は、検証システム実施例の関連する一部の説明を参照することができる。このような実施形態において、検証ユースケース中に対応する参考結果を生成することによって、参考モデル部品を利用して検証ユースケースを実行して得る必要がなくなり、テスト待ち設計に対する検証の効率を向上させた。また、ニューラルネットワークモデルの層レベルを検証することができ、ニューラルネットワークモデル全体を検証することができ、テスト待ち設計のニューラルネットワークに対する検証の深さおよび柔軟性を改善した。
他の実装可能な形態において、検証待ち対象の構成ファイルを取得し、構成ファイル中のパラメータに基づいてランダム化技術を利用して、検証待ち対象の対象パラメータをランダムに生成し、ランダムに生成された対象パラメータを利用して検証ユースケースを生成することができる。関連する具体的な説明は、同様に、本発明の検証システムの実施例の関連する部分の説明を参照することができる。当該実施形態において、特定の検証ユースケースに基づいて、ランダム技術を利用して異なる検証ユースケースを生成することによって、検証シナリオがより包括的になり、検証の完全性を効果的に向上させた。
ステップ１０２において、テスト待ち設計によって前記検証ユースケースを実行してテスト結果を得る。
検証待ち対象の検証ユースケースを生成した後に、テスト待ち設計によって当該検証ユースケースを実行して、実行後のテスト結果を得ることができる。ここで、テスト待ち設計は、テスト待ちチップ部品に含まれることができ、また、所定のユースケーステンプレートに基づいて、環境ドライバーを利用して検証ユースケースのデータをテスト待ちチップ部品中に駆動して、テスト待ち設計によって実行されることができる。テスト待ち設計によって検証ユースケースを実行した後に、環境サンプラーを利用してテスト待ちチップ部品から当該検証ユースケースを実行した後のテスト結果をサンプリングすることができる。関連する説明は、本発明の検証システムの実施例の関連する説明と同様であり、ここでは繰り返して説明しない。
ステップ１０３において、前記テスト結果と前記検証ユースケースに対応する参考結果とを比較して、前記テスト待ち設計の前記検証待ち対象に対する検証結果を得る。
本ステップにおいて検証ユースケースのテスト結果と比較するための参考結果は、検証ユースケースにすでに存在している結果データであってもよいし、または、参考モデル部品を利用して検証ユースケースを実行して得られた結果データであってもよい。ここで、参考モデル部品は、検証待ちＡＩチップまたはテスト待ち設計の各機能を検証するモデルであり、テスト待ち設計のＤＵＴの論理動作をシミュレートする役割を果たす。
本発明の実施例において、所定のユースケーステンプレートを利用して検証ユースケースのフォーマットを事前に定義し、異なるタイプのニューラルネットワークに対応する検証待ち対象によって生成された検証ユースケースが統一されたフォーマットを有するで、当該ＡＩチップ検証方法は様々なタイプのニューラルネットワークを検証することができる。
いくつかのオプションの実施例において、命令制御フローをコンパイルして、レベル２のＤＵＴ中のスケジューリングコアによって実行可能なスケジューリングコア命令フローを得ることができる。対応する所定のユースケーステンプレートは、スケジューリングコア命令フローテンプレートファイルを含み、ここで、当該ファイルは、検証ユースケースのスケジューリングコア命令フローテンプレートを含む。
具体的に、命令制御フローをコンパイルし、スケジューリングコア命令フローテンプレートによって定義されたフォーマットに基づいて、検証ユースケース中のスケジューリングコア命令フローを生成することができる。次に、「スケジューリングコア命令フローテンプレートファイル」以外の他のテンプレートファイルに基づいて、レベル２の検証ユースケース中の「スケジューリングコア命令フロー」以外の他のデータを生成することによって、レベル２のＤＵＴに対応する完全な検証ユースケースを生成することができる。テスト待ち設計は、レベル２のＤＵＴの検証ユースケースに含まれているスケジューリングコア命令フローに基づいて、当該検証ユースケース中の命令フローに対して処理を実行する。レベル２のＤＵＴ検証ユースケースを生成するこのような方法は、レベル１のＤＵＴ検証ユースケースを生成するモジュールを再利用することができ、チップ検証の作業量を削減し、検証効率を向上させた。
いくつかのオプションの実施例において、テスト待ち設計によって検証ユースケースを実行する性能パラメータを取得し、得られた性能パラメータに基づいて性能統計を実行することができる。たとえば、テスト待ち設計によって検証ユースケースを実行する時間を統計して、テスト待ち設計の実際の帯域幅を統計することができる。具体的な統計過程は、検証システムの実施例の関連する一部の説明を参照することができ、ここで繰り返して説明しない。本実施例の性能統計は、テスト待ち設計によってニューラルネットワークモデルの層レベルの検証ユースケースを実行する演算時間および帯域幅を統計し、さらに、テスト待ち設計によってニューラルネットワークモデル全体のネットワークレベルの検証ユースケースを実行する演算時間および帯域幅を統計することができ、テスト待ち設計に対する検証の性能統計を強化した。
本発明は、コンピューターデバイスをさらに提供し、当該デバイスは、メモリと、プロセッサと、メモリに記憶されており、プロセッサ上で運行可能のコンピュータープログラムと、を含み、前記プロセッサによって前記プログラムが実行されるときに、本発明の任意の実施例のＡＩチップ検証方法を実装することができる。
本発明は、コンピュータープログラムが記憶されているコンピューター可読記録媒体をさらに提供し、前記プログラムがプロセッサによって実行されるときに、前記プロセッサが本発明の任意の実施例のＡＩチップ検証方法を実装する。
ここで、前記非一時的なコンピューター可読記録媒体は、ＲＯＭ、ＣＤ-ＲＯＭ、磁気テープ、フロッピーディスク、光データ記憶デバイスなどであり得、本発明はこれに対して限定しない。
本発明は、コンピュータープログラムを含むコンピュータープログラム製品をさらに提供し、前記プログラムがプロセッサによって実行されるときに、本発明の任意の実施例のＡＩチップ検証方法が実装される。
当業者は、明細書を検討し、また、ここに開示した発明を実施した後に、本発明の他の実施形態を容易に考えることができる。本発明は、本発明の任意の変形、用途、または適応的変更をカバーすることを意図しており、これら変形、用途、または適応的変更は、本発明の一般原則に従い、本発明の技術分野における常識または従来の技術的手段を含む。明細書および実施例は、例示的なものとしてのみ見なされるべきであり、本発明の真の範囲および精神は、以下の特許請求の範囲によって指摘される。
本発明は、上記に説明され、図面に示された正確な構造に限定されず、その範囲から逸脱することなく、様々な修正および変更を行うことができることを理解されたい。本発明の範囲は、添付の特許請求の範囲によってのみ制限される。
上記は、本発明のより好ましい実施例に過ぎず、本発明を限定するために使用されるものではない。本開示の精神および原則の範囲内で行われた修正、同等の置き換え、改善などは、本発明の保護の範囲に含まれるものとする。

Claims (20)

  1. 人工知能（ＡＩ）チップ検証システムであって、
    検証待ち対象の情報および所定のユースケーステンプレートに基づいて前記検証待ち対象の検証ユースケースを生成するためのユースケースジェネレータと、
    前記ユースケースジェネレータに接続し、テスト待ち設計によって前記検証ユースケースを実行してテスト結果を得るためのテスト待ちチップ部品と、
    前記テスト待ちチップ部品に接続し、前記テスト結果と前記検証ユースケースに対応する参考結果とを比較して、前記テスト待ち設計の前記検証待ち対象に対する検証結果を得るための比較部品と、を含み、
    前記検証ユースケースは、前記所定のユースケーステンプレートによって定義されたフォーマットを満たし、前記検証待ち対象は、ニューラルネットワークモデル中の目標演算子またはニューラルネットワークモデルを含む
    ことを特徴とするＡＩチップ検証システム。
  2. 前記所定のユースケーステンプレートは、
    前記検証ユースケースの命令フローテンプレートを含む命令フローテンプレートファイルと、
    前記検証ユースケースの初期化データテンプレートを含む初期化データテンプレートファイルと、
    前記検証ユースケースのレジスタ構成テンプレートを含むレジスタ構成テンプレートファイルと、の中の少なくとも１つを含む
    ことを特徴とする請求項１に記載のＡＩチップ検証システム。
  3. 前記ユースケースジェネレータおよび前記テスト待ちチップ部品に接続し、前記所定のユースケーステンプレートに基づいて、前記検証ユースケースを前記テスト待ちチップ部品に駆動することによって、前記テスト待ち設計によって前記検証ユースケースを実行するための環境ドライバーをさらに含む
    ことを特徴とする請求項１または２に記載のＡＩチップ検証システム。
  4. 前記所定のユースケーステンプレートは、前記検証ユースケースの出力結果テンプレートを含む結果テンプレートファイルを含み、
    前記ＡＩチップ検証システムは、前記テスト待ちチップ部品および前記比較部品に接続し、前記結果テンプレートファイルに基づいて、前記テスト待ちチップ部品から前記テスト結果をサンプリングし、サンプリングして得られた前記テスト結果を前記比較部品に伝送するための環境サンプラーをさらに含む
    ことを特徴とする請求項１～３のいずれか１項に記載のＡＩチップ検証システム。
  5. 前記ユースケースジェネレータは、
    前記検証待ち対象のパラメータファイルを取得し、前記検証待ち対象の前記パラメータファイルに含まれている対象パラメータを解析することによって、前記検証待ち対象の前記検証ユースケースを生成するためのオリエンテーションジェネレータを含む
    ことを特徴とする請求項１～４のいずれか１項に記載のＡＩチップ検証システム。
  6. 前記パラメータファイルは、固定小数点パラメータファイルおよびネットワーク構成ファイルを含む
    ことを特徴とする請求項５に記載のＡＩチップ検証システム。
  7. 前記所定のユースケーステンプレートは、前記検証ユースケースに対応する参考結果を含む参考結果ファイルを含み、
    前記比較部品が比較するときに利用した前記参考結果は、前記所定のユースケーステンプレートから取得したものである
    ことを特徴とする請求項５または６に記載のＡＩチップ検証システム。
  8. 前記ユースケースジェネレータは、
    前記検証待ち対象の構成ファイルを取得し、前記構成ファイルに基づいて検証待ち対象の対象パラメータをランダムに生成し、生成された前記対象パラメータに基づいて、前記検証待ち対象の前記検証ユースケースを生成するためのランダムジェネレータを含む
    ことを特徴とする請求項１～７のいずれか１項に記載のＡＩチップ検証システム。
  9. 前記ユースケースジェネレータおよび前記比較部品に接続し、前記ユースケースジェネレータが生成した前記検証ユースケースを実行することによって、前記検証ユースケースに対応する参考結果を得るための参考モデル部品をさらに含む
    ことを特徴とする請求項１～８のいずれか１項に記載のＡＩチップ検証システム。
  10. 前記所定のユースケーステンプレートは、前記検証ユースケースのスケジューリングコア命令フローテンプレートを含むスケジューリングコア命令フローテンプレートファイルを含み、
    前記ＡＩチップ検証システムは、前記ユースケースジェネレータ、前記テスト待ちチップ部品、および、前記比較部品に接続し、前記スケジューリングコア命令フローテンプレートファイルに基づいて、前記テスト待ち設計のスケジューリングコア命令フローを生成するためのスケジューリング命令コンパイラをさらに含み、
    ここで、前記テスト待ち設計のスケジューリングコア命令フローは、前記検証ユースケース中に含まれており、
    前記テスト待ち設計は、前記検証ユースケース中の前記スケジューリングコア命令フローに基づいて、前記検証ユースケース中の命令フローに対して処理を実行する
    ことを特徴とする請求項１～９のいずれか１項に記載のＡＩチップ検証システム。
  11. 前記テスト待ちチップ部品に接続し、前記テスト待ち設計の前記検証ユースケースを実行する性能パラメータを取得し、前記性能パラメータに基づいて性能統計結果を得るための性能統計器をさらに含む
    ことを特徴とする請求項１～１０のいずれか１項に記載のＡＩチップ検証システム。
  12. ＡＩチップ検証方法であって、
    検証待ち対象の情報および所定のユースケーステンプレートに基づいて、前記検証待ち対象の検証ユースケースを生成することと、
    テスト待ち設計によって前記検証ユースケースを実行してテスト結果を得ることと、
    前記テスト結果と前記検証ユースケースに対応する参考結果とを比較して、前記テスト待ち設計の前記検証待ち対象に対する検証結果を得ることと、を含み、
    前記検証ユースケースは、前記所定のユースケーステンプレートによって定義されたフォーマットを満たし、前記検証待ち対象は、ニューラルネットワークモデル中の目標演算子またはニューラルネットワークモデルを含む
    ことを特徴とするＡＩチップ検証方法。
  13. 前記所定のユースケーステンプレートは、
    前記検証ユースケースの命令フローテンプレートを含む命令フローテンプレートファイルと、
    前記検証ユースケースの初期化データテンプレートを含む初期化データテンプレートファイルと、
    前記検証ユースケースのレジスタ構成テンプレートを含むレジスタ構成テンプレートファイルと、の中の少なくとも１つを含む
    ことを特徴とする請求項１２に記載のＡＩチップ検証方法。
  14. 前記検証待ち対象の情報および所定のユースケーステンプレートに基づいて、前記検証待ち対象の検証ユースケースを生成した後に、
    前記所定のユースケーステンプレートに含まれている少なくとも１つのテンプレートファイルに基づいて、前記検証ユースケースを前記テスト待ちチップ部品に駆動することによって、前記テスト待ち設計によって前記検証ユースケースを実行することをさらに含む
    ことを特徴とする請求項１２または１３に記載のＡＩチップ検証方法。
  15. 前記所定のユースケーステンプレートは、前記検証ユースケースの出力結果テンプレートを含む結果テンプレートファイルを含み、
    前記テスト待ち設計によって前記検証ユースケースを実行してテスト結果を得た後に、
    前記結果テンプレートファイルに基づいて、前記テスト待ちチップ部品から前記テスト結果をサンプリングし、サンプリングして得られた前記テスト結果を比較部品に伝送することをさらに含む
    ことを特徴とする請求項１２～１４のいずれか１項に記載のＡＩチップ検証方法。
  16. 前記検証待ち対象の情報および所定のユースケーステンプレートに基づいて、前記検証待ち対象の検証ユースケースを生成することは、
    前記検証待ち対象のパラメータファイルを取得し、前記検証待ち対象の前記パラメータファイルに含まれている対象パラメータを解析することによって、前記検証待ち対象の前記検証ユースケースを生成することを含む
    ことを特徴とする請求項１２～１５のいずれか１項に記載のＡＩチップ検証方法。
  17. 前記所定のユースケーステンプレートは、前記検証ユースケースの参考結果を含む参考結果ファイルを含む
    ことを特徴とする請求項１６に記載のＡＩチップ検証方法。
  18. 前記検証待ち対象の情報および所定のユースケーステンプレートに基づいて、前記検証待ち対象の検証ユースケースを生成することは、
    前記検証待ち対象の構成ファイルを取得し、前記構成ファイルに基づいて検証待ち対象の対象パラメータをランダムに生成し、生成された前記対象パラメータに基づいて、前記検証待ち対象の前記検証ユースケースを生成することを含み、
    前記所定のユースケーステンプレートは、前記検証ユースケースのスケジューリングコア命令フローテンプレートを含むスケジューリングコア命令フローテンプレートファイルを含み、
    前記ＡＩチップ検証方法は、
    前記スケジューリングコア命令フローテンプレートファイルに基づいて、前記テスト待ち設計のスケジューリングコア命令フローを生成することと、
    前記スケジューリングコア命令フローに基づいて、前記検証待ち対象の検証ユースケースを生成することと、
    前記テスト待ち設計によって、前記検証ユースケース中の前記スケジューリングコア命令フローに基づいて、前記検証ユースケース中の命令フローに対して処理を実行することと、をさらに含む
    ことを特徴とする請求項１２～１７のいずれか１項に記載のＡＩチップ検証方法。
  19. コンピューターデバイスであって、
    メモリと、プロセッサと、メモリに記憶されており、プロセッサ上で実行可能なコンピュータープログラムと、を含み、
    前記プロセッサによって前記プログラムが実行されるときに、請求項１２～１８のいずれか１項に記載の方法が実現される
    ことを特徴とするコンピューターデバイス。
  20. コンピュータープログラムが記憶されているコンピューター可読記録媒体であって、
    前記プログラムがプロセッサによって実行されるときに、前記プロセッサが請求項１２～１８のいずれか１項に記載の方法を実現するようにする
    ことを特徴とするコンピューター可読記録媒体。
JP2021557138A 2020-05-29 2020-09-30 人工知能チップ検証 Active JP7270764B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010476115.3 2020-05-29
CN202010476115.3A CN113742202B (zh) 2020-05-29 2020-05-29 Ai芯片验证系统、方法、设备及存储介质
PCT/CN2020/119406 WO2021238006A1 (zh) 2020-05-29 2020-09-30 人工智能芯片验证

Publications (2)

Publication Number Publication Date
JP2022537620A JP2022537620A (ja) 2022-08-29
JP7270764B2 true JP7270764B2 (ja) 2023-05-10

Family

ID=78724695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021557138A Active JP7270764B2 (ja) 2020-05-29 2020-09-30 人工知能チップ検証

Country Status (5)

Country Link
JP (1) JP7270764B2 (ja)
KR (1) KR20210149045A (ja)
CN (1) CN113742202B (ja)
TW (1) TWI778473B (ja)
WO (1) WO2021238006A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116258102A (zh) * 2021-12-10 2023-06-13 深圳致星科技有限公司 隐私计算芯片验证方法、装置以及设备
CN116302721A (zh) * 2021-12-20 2023-06-23 瑞昱半导体股份有限公司 芯片设计验证系统与方法及计算机可读取记录介质
CN114492266B (zh) * 2021-12-20 2025-07-15 海光信息技术股份有限公司 一种芯片验证方法及装置、电子设备、存储介质
CN114611441B (zh) * 2022-03-17 2025-04-18 苏州盛科通信股份有限公司 一种芯片验证方法、装置、电子设备及存储介质
CN114912413A (zh) * 2022-04-29 2022-08-16 上海阵量智能科技有限公司 芯片验证方法及平台
CN114818600B (zh) * 2022-04-29 2025-04-15 上海阵量智能科技有限公司 一种芯片验证方法、装置、电子设备以及存储介质
CN114997101A (zh) * 2022-05-27 2022-09-02 山东云海国创云计算装备产业创新中心有限公司 基于芯片验证系统的信号控制方法、系统、介质及设备
CN114996076B (zh) * 2022-07-01 2023-02-07 北京联盛德微电子有限责任公司 一种用于芯片仿真的遍历型用例验证方法、系统及电子设备
CN115099186B (zh) * 2022-07-05 2025-02-18 爱芯元智半导体股份有限公司 芯片验证方法、装置、电子设备及存储介质
CN115047323B (zh) * 2022-08-17 2022-10-25 中诚华隆计算机技术有限公司 用于芯片的智能测试方法及系统
CN115794503A (zh) * 2022-09-30 2023-03-14 湖南智存合壹信息科技有限公司 一种基于国产cpu主板的高性能测试装置及方法
CN115495388B (zh) * 2022-11-17 2023-03-10 瀚博半导体(上海)有限公司 用于ai推理芯片的芯片验证方法、装置、设备及介质
CN115879409B (zh) * 2022-12-02 2023-09-19 南京金阵微电子技术有限公司 验证方法、验证装置、介质及电子设备
CN116089277A (zh) * 2022-12-29 2023-05-09 广州方硅信息技术有限公司 神经网络算子测试、直播应用方法及其装置、设备、介质
CN115792580B (zh) * 2023-01-30 2023-05-12 北京怀美科技有限公司 芯片检测系统及可编辑芯片检测系统
CN116431421B (zh) * 2023-06-13 2023-08-29 成都登临科技有限公司 神经网络生成方法及生成器、验证方法及系统、存储介质
KR102662404B1 (ko) * 2023-07-22 2024-04-29 주식회사 플랜터 인공지능 기반 다목적 지능형 반도체 시스템
CN119485421A (zh) * 2023-08-10 2025-02-18 维沃移动通信有限公司 通信设备的测试方法和装置、终端、网络侧设备及介质
CN117034824B (zh) * 2023-08-25 2024-09-20 广州市粤港澳大湾区前沿创新技术研究院 复用测试用例和验证环境的仿真验证系统、方法、终端及介质
CN117493168A (zh) * 2023-09-28 2024-02-02 中国长江电力股份有限公司 一种可离线测试的水利模型调用方法
CN117056897B (zh) * 2023-10-13 2023-12-26 沐曦集成电路(上海)有限公司 用于芯片验证的配置信息处理方法、电子设备和介质
CN117743194B (zh) * 2024-02-19 2024-05-07 睿思芯科(深圳)技术有限公司 芯片验证用例的自动化生成方法、系统及相关设备
CN120786392A (zh) * 2024-04-03 2025-10-14 维沃移动通信有限公司 通信方法、装置、终端、网络侧设备、介质及产品
CN120750418B (zh) * 2025-06-30 2025-12-05 武汉驿路通科技股份有限公司 波分复用器芯片后加工管理系统、装置及介质
CN120832280B (zh) * 2025-09-18 2026-01-27 摩尔线程智能科技(北京)股份有限公司 芯片测试方法、装置、设备、存储介质及程序产品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200042419A1 (en) 2018-07-31 2020-02-06 Alibaba Group Holding Limited System and method for benchmarking ai hardware using synthetic ai model
CN111045880A (zh) 2019-12-17 2020-04-21 湖南长城银河科技有限公司 芯片测试方法、验证系统及存储介质
CN111178512A (zh) 2019-12-31 2020-05-19 中国科学院自动化研究所南京人工智能芯片创新研究院 器件运行神经网络的测试方法及装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200745895A (en) * 2006-06-07 2007-12-16 Powerchip Semiconductor Corp Method and system for virtual metrology prediction and prediction model building in semiconductor manufacture
US20080115114A1 (en) * 2006-11-10 2008-05-15 Sashank Palaparthi Automated software unit testing
CN100389399C (zh) * 2006-11-20 2008-05-21 北京中星微电子有限公司 一种芯片验证的方法及系统
CN102109572B (zh) * 2009-12-23 2014-12-31 中兴通讯股份有限公司 一种传输芯片的测试方法及测试控制方法
CN102402628B (zh) * 2010-09-07 2016-03-09 无锡中感微电子股份有限公司 一种生成SoC验证平台的方法及系统
US9448917B2 (en) * 2014-04-09 2016-09-20 Samsung Electronics Co., Ltd. System on chip and verification method thereof
CN104268078B (zh) * 2014-09-23 2017-03-15 北京控制工程研究所 一种基于参数化ip测试用例集合的芯片自动化验证方法
CN104486169B (zh) * 2015-01-07 2018-07-20 北京华力创通科技股份有限公司 可重用自动检测及随机验证系统和方法
CN106096123B (zh) * 2016-06-07 2019-05-21 无锡键桥电子科技有限公司 一种用于无源标签芯片的vmm验证系统及方法
US11282695B2 (en) * 2017-09-26 2022-03-22 Samsung Electronics Co., Ltd. Systems and methods for wafer map analysis
US20190339884A1 (en) * 2018-04-16 2019-11-07 Lexmark International, Inc. Supply Chips and Methods for Restricting Read Access Thereof
CN109086199B (zh) * 2018-06-22 2022-06-07 网宿科技股份有限公司 一种自动化生成测试脚本的方法、终端和可存储介质
CN109634843B (zh) * 2018-10-31 2021-09-21 中国科学院软件研究所 一种面向ai芯片平台的分布式自动化软件测试方法及平台
CN110489344A (zh) * 2019-08-02 2019-11-22 Oppo广东移动通信有限公司 引擎测试方法及相关产品
CN110941519B (zh) * 2019-12-17 2022-12-13 锐捷网络股份有限公司 一种网络设备的芯片测试方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200042419A1 (en) 2018-07-31 2020-02-06 Alibaba Group Holding Limited System and method for benchmarking ai hardware using synthetic ai model
CN111045880A (zh) 2019-12-17 2020-04-21 湖南长城银河科技有限公司 芯片测试方法、验证系统及存储介质
CN111178512A (zh) 2019-12-31 2020-05-19 中国科学院自动化研究所南京人工智能芯片创新研究院 器件运行神经网络的测试方法及装置

Also Published As

Publication number Publication date
CN113742202B (zh) 2025-02-25
JP2022537620A (ja) 2022-08-29
KR20210149045A (ko) 2021-12-08
TWI778473B (zh) 2022-09-21
TW202145046A (zh) 2021-12-01
WO2021238006A1 (zh) 2021-12-02
CN113742202A (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
JP7270764B2 (ja) 人工知能チップ検証
JP6621204B2 (ja) 安全重視ソフトウェア開発のためのモデルベース技術および過程のためのシステムおよび方法
JP2022036889A (ja) チップを検証する方法、装置、電子デバイス、コンピュータ可読記憶媒体及びコンピュータプログラム
JP2010539576A (ja) 航空機搭載システムのオペレーション・ソフトウェアの妥当性をテストするための自動スクリプト生成の方法および同方法を実施するためのデバイス
US12339763B2 (en) Automated test generation
CN117112447B (zh) 一种数据传输方法、装置、电子设备及可读存储介质
US11847393B2 (en) Computing device and method for developing a system model utilizing a simulation assessment module
CN118550784A (zh) 自动化测试用例集成方法及装置、用例测试方法及装置
CN109783837A (zh) 仿真设备、仿真系统、仿真方法和仿真程序
US11977475B1 (en) Method and apparatus for compiler and low-level instruction validation of machine learning operations on hardware
TW201907304A (zh) 用於一微控制器程式之程式碼涵蓋範圍追蹤
CN115562931A (zh) 处理器调试模块验证方法、装置、电子设备和存储介质
CN118245268B (zh) 一种基于硬件加速器平台测试程序报错定位方法及装置
CN119536739A (zh) 冗余代码识别方法、装置、计算机设备和可读存储介质
CN119167841A (zh) 仿真逻辑系统设计的方法、电子设备和存储介质
CN119271581A (zh) 一种自动总线数据接口仿真方法及系统、设备、存储介质
US7447621B1 (en) PLI-less co-simulation of ISS-based verification systems in hardware simulators
CN116450431A (zh) Cpu参考模型的指令功能测试系统及其方法、计算机设备和存储介质
CN112463624B (zh) 一种基于Systemverilog的CPU验证平台
KR102117165B1 (ko) 바이너리 분석을 위한 중간 언어 테스트 방법 및 장치
US20200349304A1 (en) Method, apparatus, device, and medium for implementing simulator
CN113312080A (zh) 芯片eda仿真中更新芯片软硬件配置的系统及应用
KR102916490B1 (ko) Fpga 기반 ip의 검증 자동화 방법, 장치 및 프로그램
CN120724932B (zh) 一种集成电路测试激励的生成方法及相关设备
CN117172203B (zh) 处理脚本命令的方法、电子设备和存储介质

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210924

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230425

R150 Certificate of patent or registration of utility model

Ref document number: 7270764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150