JP7270113B2 - ホスト側とfpgaアクセラレータと間のデータ同期方法 - Google Patents
ホスト側とfpgaアクセラレータと間のデータ同期方法 Download PDFInfo
- Publication number
- JP7270113B2 JP7270113B2 JP2022539756A JP2022539756A JP7270113B2 JP 7270113 B2 JP7270113 B2 JP 7270113B2 JP 2022539756 A JP2022539756 A JP 2022539756A JP 2022539756 A JP2022539756 A JP 2022539756A JP 7270113 B2 JP7270113 B2 JP 7270113B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- state information
- frame number
- data frame
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
- G06F13/282—Cycle stealing DMA
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
- G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
- G06F15/17331—Distributed shared memory [DSM], e.g. remote direct memory access [RDMA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
- G06F15/7885—Runtime interface, e.g. data exchange, runtime control
- G06F15/7889—Reconfigurable logic implemented as a co-processor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
Description
ホスト側から所定のメモリ空間にデータを移転することを検出した後、第1のアドレス空間の第1の状態情報に基づいて第2の状態情報を生成し、前記第2の状態情報を第2のアドレス空間に書き込み、ところで、前記第1のアドレス空間と前記第2のアドレス空間は、ベースアドレスレジスタ空間が前記ホスト側にマッピングされる異なるアドレス空間であり、前記第1の状態情報は、前のデータフレーム番号と現在のデータフレーム番号とを含み、前記第2の状態情報は、現在のデータフレーム番号と次のデータフレーム番号とを含むステップと、
前記第2のアドレス空間における前記第2の状態情報を検出した後、ダイレクトメモリアクセスを呼び出して前記所定のメモリ空間のデータをフィールドプログラマブルゲートアレイアクセラレータのメモリ空間に移転し、前記第2の状態情報を前記第1のアドレス空間にコピーして、同期を実現するステップと、を含むデータ同期方法が提供される。
Bar空間が前記ホスト側にマッピングされる第1のアドレス空間を読み書くことにより、前記ホスト側と前記FPGAアクセラレータとの間のメモリ同期通信リンクを確立するステップをさらに含む。
前記ホスト側は、前記第1のアドレス空間から前記第1の状態情報を読み取り、第1の状態情報に基づいて前のデータフレーム番号及び現在のデータフレーム番号を決定し、前記前のデータフレーム番号と前記現在のデータフレーム番号との間の差が所定の閾値であるか否かを判定することにより、前記メモリ同期通信リンクに対する信頼性検証を行うステップをさらに含む。
前記メモリ同期通信リンクが所定時間内に信頼性検証に合格しない場合、前記ホスト側は、1フレームが終了するまで、データを所定のメモリ空間に引き続き移転するステップをさらに含む。
前記第2のアドレス空間における第2の状態情報を取得し、前記第2の状態情報に基づいて現在のデータフレーム番号と次のデータフレーム番号を決定し、前記現在のデータフレーム番号と前記次のデータフレーム番号との間の差が所定の閾値であるか否かを判定することにより、前記メモリ同期通信リンクに対する信頼性検証を行うステップをさらに含む。
前記メモリ同期通信リンクが信頼性検証に合格しない場合、DMAを呼び出してデータを移転する動作を停止させるために、前記第2のアドレス空間に第3の状態情報を書き込むステップをさらに含む。
前記第2のアドレス空間における前記第2の状態情報を検出した後、ダイレクトメモリアクセスを呼び出して前記所定のメモリ空間のデータをフィールドプログラマブルゲートアレイアクセラレータのメモリ空間に移転し、前記第2の状態情報を前記第1のアドレス空間にコピーして、同期を実現するように構成されたデータ移転モジュールと、を備える双方向メモリ同期装置が提供される。
前記第2のアドレス空間における前記第2の状態情報を検出した後、DMAを呼び出して前記所定のメモリ空間のデータをFPGAアクセラレータのメモリ空間に移転し、前記第2の状態情報を前記第1のアドレス空間にコピーして、同期を実現する、ように構成されたデータ移転モジュールと、を備える。
Claims (10)
- 双方向メモリ同期装置を用いるホスト側とFPGAアクセラレータとの間のデータ同期方法であって、
前記双方向メモリ同期装置は、ホスト側から所定のメモリ空間にデータを移転することを検出した後、第1のアドレス空間の第1の状態情報に基づいて第2の状態情報を生成し、前記第2の状態情報を第2のアドレス空間に書き込み、ところで、前記第1のアドレス空間と前記第2のアドレス空間は、ベースアドレスレジスタ空間が前記ホスト側にマッピングされる異なるアドレス空間であり、前記第1の状態情報は、前のデータフレーム番号と現在のデータフレーム番号とを含み、前記第2の状態情報は、現在のデータフレーム番号と次のデータフレーム番号とを含む、ステップと、
前記双方向メモリ同期装置は、前記第2のアドレス空間における前記第2の状態情報を検出した後、ダイレクトメモリアクセスを呼び出して前記所定のメモリ空間のデータをフィールドプログラマブルゲートアレイアクセラレータのメモリ空間に移転し、前記第2の状態情報を前記第1のアドレス空間にコピーして、同期を実現するステップと、
を含むことを特徴とする、データ同期方法。 - ホスト側から所定のメモリ空間にデータを移転することを検出した後、第1のアドレス空間の第1の状態情報に基づいて第2の状態情報を生成する前に、
前記双方向メモリ同期装置は、ベースアドレスレジスタ空間が前記ホスト側にマッピングされる第1のアドレス空間を読み書くことにより、前記ホスト側と前記フィールドプログラマブルゲートアレイアクセラレータとの間のメモリ同期通信リンクを確立するステップ、
をさらに含むことを特徴とする、請求項1に記載の方法。 - ホスト側から所定のメモリ空間にデータを移転することを検出した後、第1のアドレス空間の第1の状態情報に基づいて第2の状態情報を生成する前に、
前記ホスト側は、前記第1のアドレス空間から前記第1の状態情報を読み取り、第1の状態情報に基づいて前のデータフレーム番号及び現在のデータフレーム番号を決定し、前記前のデータフレーム番号と前記現在のデータフレーム番号との間の差が所定の閾値であるか否かを判定することにより、前記メモリ同期通信リンクに対する信頼性検証を行うステップ、
をさらに含むことを特徴とする、請求項2に記載の方法。 - 前記前のデータフレーム番号と前記現在のデータフレーム番号との間の差が所定の閾値であるか否かを判定することにより、前記メモリ同期通信リンクに対する信頼性検証を行うステップの後、
前記メモリ同期通信リンクが所定時間内に信頼性検証に合格しない場合、前記ホスト側は、1フレームが終了するまで、データを所定のメモリ空間に引き続き移転すること、
をさらに含むことを特徴とする、請求項3に記載の方法。 - ダイレクトメモリアクセスを呼び出して前記所定のメモリ空間のデータをフィールドプログラマブルゲートアレイアクセラレータのメモリ空間に移転する前に、
前記双方向メモリ同期装置は、前記第2のアドレス空間における第2の状態情報を取得し、前記第2の状態情報に基づいて現在のデータフレーム番号と次のデータフレーム番号を決定し、前記現在のデータフレーム番号と前記次のデータフレーム番号との間の差が所定閾値であるか否かを判定することにより、前記メモリ同期通信リンクに対する信頼性検証を行うステップ、
をさらに含むことを特徴とする、請求項3に記載の方法。 - 前記現在のデータフレーム番号と前記次のデータフレーム番号との間の差が所定閾値であるか否かを判定することにより、前記メモリ同期通信リンクに対する信頼性検証を行うステップの後、
前記双方向メモリ同期装置は、前記メモリ同期通信リンクが信頼性検証に合格しない場合、ダイレクトメモリアクセスを呼び出してデータを移転する動作を停止させるために、前記第2のアドレス空間に第3の状態情報を書き込むステップと、
をさらに含むことを特徴とする、請求項5に記載の方法。 - 前記ホスト側は、同期を終了させるために、前記第2のアドレス空間に第3の状態情報を書き込むステップ、
をさらに含むことを特徴とする、請求項1~6のいずれか一項に記載の方法。 - ホスト側から所定のメモリ空間にデータを移転することを検出した後、第1のアドレス空間の第1の状態情報に基づいて第2の状態情報を生成し、前記第2の状態情報を第2のアドレス空間に書き込み、ところで、前記第1のアドレス空間と前記第2のアドレス空間は、ベースアドレスレジスタ空間が前記ホスト側にマッピングされる異なるアドレス空間であり、前記第1の状態情報は、前のデータフレーム番号と現在のデータフレーム番号とを含み、前記第2の状態情報は、現在のデータフレーム番号と次のデータフレーム番号とを含む、ように構成された状態情報書込みモジュールと、
前記第2のアドレス空間における前記第2の状態情報を検出した後、ダイレクトメモリアクセスを呼び出して前記所定のメモリ空間のデータをフィールドプログラマブルゲートアレイアクセラレータのメモリ空間に移転し、前記第2の状態情報を前記第1のアドレス空間にコピーして、同期を実現する、ように構成されたデータ移転モジュールと、
を備えることを特徴とする、双方向メモリ同期装置。 - 請求項8に記載の双方向メモリ同期装置を含むことを特徴とする、FPGAアクセラレータ。
- ホスト側と、フィールドプログラマブルゲートアレイアクセラレータとを備え、前記フィールドプログラマブルゲートアレイアクセラレータは、請求項8に記載の双方向メモリ同期装置を備えることを特徴とする、データ同期システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010108433.4 | 2020-02-21 | ||
CN202010108433.4A CN111367839B (zh) | 2020-02-21 | 2020-02-21 | 一种主机端与fpga加速器之间的数据同步方法 |
PCT/CN2021/070630 WO2021164452A1 (zh) | 2020-02-21 | 2021-01-07 | 一种主机端与fpga加速器之间的数据同步方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022554039A JP2022554039A (ja) | 2022-12-27 |
JP7270113B2 true JP7270113B2 (ja) | 2023-05-09 |
Family
ID=71210106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022539756A Active JP7270113B2 (ja) | 2020-02-21 | 2021-01-07 | ホスト側とfpgaアクセラレータと間のデータ同期方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11762790B2 (ja) |
EP (1) | EP4068105A4 (ja) |
JP (1) | JP7270113B2 (ja) |
CN (1) | CN111367839B (ja) |
WO (1) | WO2021164452A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111367839B (zh) | 2020-02-21 | 2021-06-29 | 苏州浪潮智能科技有限公司 | 一种主机端与fpga加速器之间的数据同步方法 |
CN111813713B (zh) * | 2020-09-08 | 2021-02-12 | 苏州浪潮智能科技有限公司 | 数据加速运算处理方法、装置及计算机可读存储介质 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004213565A (ja) | 2003-01-08 | 2004-07-29 | Renesas Technology Corp | 通信制御装置 |
US20110225256A1 (en) | 2010-03-09 | 2011-09-15 | Franck Seigneret | Video Synchronization with Distributed Modules |
JP2012208755A (ja) | 2011-03-30 | 2012-10-25 | Renesas Electronics Corp | オーディオ再生装置及びオーディオ再生方法 |
JP2013003692A (ja) | 2011-06-14 | 2013-01-07 | Renesas Electronics Corp | オーディオ再生装置及びオーディオ再生方法 |
CN105607874A (zh) | 2015-12-31 | 2016-05-25 | 湖南国科微电子股份有限公司 | Sata协议加速模块、主机与硬盘通信方法及固态硬盘控制器 |
CN105677491A (zh) | 2015-12-31 | 2016-06-15 | 杭州华为数字技术有限公司 | 一种数据传输方法及装置 |
CN107870879A (zh) | 2016-09-23 | 2018-04-03 | 中国移动通信有限公司研究院 | 一种数据搬移方法、加速器板卡、主机及数据搬移系统 |
CN108958800A (zh) | 2018-06-15 | 2018-12-07 | 中国电子科技集团公司第五十二研究所 | 一种基于fpga硬件加速的ddr管理控制系统 |
CN109558344A (zh) | 2018-12-03 | 2019-04-02 | 郑州云海信息技术有限公司 | 一种适用于网络传输的dma传输方法及dma控制器 |
CN109739786A (zh) | 2019-01-08 | 2019-05-10 | 郑州云海信息技术有限公司 | 一种dma控制器和异构加速系统 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0346917A3 (en) * | 1988-06-17 | 1990-11-07 | Modular Computer Systems Inc. | Bus stealing method for concurrent cpu and i/o processing |
US7664889B2 (en) * | 2005-09-29 | 2010-02-16 | Intel Corporation | DMA descriptor management mechanism |
CN101419616A (zh) * | 2008-12-10 | 2009-04-29 | 阿里巴巴集团控股有限公司 | 一种数据同步方法及装置 |
WO2012147124A1 (en) * | 2011-04-26 | 2012-11-01 | Hitachi, Ltd. | Server apparatus and method of controlling information system |
CN102937939B (zh) * | 2012-10-10 | 2015-12-16 | 无锡众志和达数据计算股份有限公司 | 基于sata控制器的dma地址对预读取方法 |
MY186464A (en) | 2012-12-14 | 2021-07-22 | Mimos Berhad | System and method for optimal memory management between cpu and fpga unit |
CN104035781B (zh) * | 2014-06-27 | 2017-06-23 | 北京航空航天大学 | 一种快速开发异构并行程序的方法 |
CN106844245B (zh) * | 2017-02-17 | 2019-11-12 | 北京腾凌科技有限公司 | 数据传输方法及装置 |
CN107197182B (zh) * | 2017-06-06 | 2020-05-05 | 青岛海信电器股份有限公司 | 一种在电视上显示屏幕菜单的方法、装置及电视 |
US10509666B2 (en) * | 2017-06-29 | 2019-12-17 | Ati Technologies Ulc | Register partition and protection for virtualized processing device |
CN109308280B (zh) * | 2017-07-26 | 2021-05-18 | 华为技术有限公司 | 数据处理方法和相关设备 |
CN109240870A (zh) * | 2018-09-25 | 2019-01-18 | 浪潮电子信息产业股份有限公司 | 一种固态硬盘故障定位方法及相关装置 |
CN111367839B (zh) | 2020-02-21 | 2021-06-29 | 苏州浪潮智能科技有限公司 | 一种主机端与fpga加速器之间的数据同步方法 |
-
2020
- 2020-02-21 CN CN202010108433.4A patent/CN111367839B/zh active Active
-
2021
- 2021-01-07 JP JP2022539756A patent/JP7270113B2/ja active Active
- 2021-01-07 US US17/801,284 patent/US11762790B2/en active Active
- 2021-01-07 WO PCT/CN2021/070630 patent/WO2021164452A1/zh unknown
- 2021-01-07 EP EP21756740.3A patent/EP4068105A4/en active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004213565A (ja) | 2003-01-08 | 2004-07-29 | Renesas Technology Corp | 通信制御装置 |
US20110225256A1 (en) | 2010-03-09 | 2011-09-15 | Franck Seigneret | Video Synchronization with Distributed Modules |
JP2012208755A (ja) | 2011-03-30 | 2012-10-25 | Renesas Electronics Corp | オーディオ再生装置及びオーディオ再生方法 |
JP2013003692A (ja) | 2011-06-14 | 2013-01-07 | Renesas Electronics Corp | オーディオ再生装置及びオーディオ再生方法 |
CN105607874A (zh) | 2015-12-31 | 2016-05-25 | 湖南国科微电子股份有限公司 | Sata协议加速模块、主机与硬盘通信方法及固态硬盘控制器 |
CN105677491A (zh) | 2015-12-31 | 2016-06-15 | 杭州华为数字技术有限公司 | 一种数据传输方法及装置 |
CN107870879A (zh) | 2016-09-23 | 2018-04-03 | 中国移动通信有限公司研究院 | 一种数据搬移方法、加速器板卡、主机及数据搬移系统 |
CN108958800A (zh) | 2018-06-15 | 2018-12-07 | 中国电子科技集团公司第五十二研究所 | 一种基于fpga硬件加速的ddr管理控制系统 |
CN109558344A (zh) | 2018-12-03 | 2019-04-02 | 郑州云海信息技术有限公司 | 一种适用于网络传输的dma传输方法及dma控制器 |
CN109739786A (zh) | 2019-01-08 | 2019-05-10 | 郑州云海信息技术有限公司 | 一种dma控制器和异构加速系统 |
Also Published As
Publication number | Publication date |
---|---|
CN111367839A (zh) | 2020-07-03 |
US20230098879A1 (en) | 2023-03-30 |
WO2021164452A1 (zh) | 2021-08-26 |
EP4068105A4 (en) | 2023-05-03 |
US11762790B2 (en) | 2023-09-19 |
EP4068105A1 (en) | 2022-10-05 |
CN111367839B (zh) | 2021-06-29 |
JP2022554039A (ja) | 2022-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6370611B1 (en) | Raid XOR operations to synchronous DRAM using a read buffer and pipelining of synchronous DRAM burst read data | |
JP7270113B2 (ja) | ホスト側とfpgaアクセラレータと間のデータ同期方法 | |
US6877059B2 (en) | Communications architecture for a high throughput storage processor | |
US20030188100A1 (en) | Memory architecture for a high throughput storage processor | |
JP3210880B2 (ja) | 遠隔メモリ間でデータを移動する回路、およびそのような回路を含む計算機 | |
JP2009282917A (ja) | サーバ間通信機構及びコンピュータシステム | |
JP3615219B2 (ja) | システムコントローラ、コントロールシステムおよびシステムコントロール方法 | |
US20010021944A1 (en) | Distributed memory type parallel computer and write data transfer end confirming method thereof | |
JP4175901B2 (ja) | バスブリッジ回路、バス接続システム、及びバスブリッジ回路のバッファ制御方法 | |
CN111506518B (zh) | 一种数据存储控制方法及装置 | |
JPH03656B2 (ja) | ||
JP6142514B2 (ja) | 仮想テープ装置およびその冗長データ作成方法 | |
JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
KR100270683B1 (ko) | 비동기전송모드 교환기에서 메인 프로세서의 이중화 장치 | |
US5898840A (en) | Maintaining a sequential store order (SSO) in a non-SSO machine | |
JP2585852B2 (ja) | バッファ制御方式 | |
JPH02301851A (ja) | システムバスアクセス方式 | |
JPH08202505A (ja) | アレイ型記憶装置 | |
JPH0751633Y2 (ja) | メモリ制御回路 | |
JP5321782B2 (ja) | 二重化システム及びメモリコピー方法 | |
JPS6111874A (ja) | 計算機間のデ−タ転送システム | |
JPS6367669A (ja) | 記憶制御装置の制御方式 | |
JPS63305451A (ja) | 記憶システム | |
JP2005122557A (ja) | マルチcpuシステムおよびその転送データ比較方法 | |
JPH0448371A (ja) | マルチプロセッサシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220628 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230424 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7270113 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |