JP7262474B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7262474B2
JP7262474B2 JP2020552181A JP2020552181A JP7262474B2 JP 7262474 B2 JP7262474 B2 JP 7262474B2 JP 2020552181 A JP2020552181 A JP 2020552181A JP 2020552181 A JP2020552181 A JP 2020552181A JP 7262474 B2 JP7262474 B2 JP 7262474B2
Authority
JP
Japan
Prior art keywords
insulator
oxide
conductor
transistor
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020552181A
Other languages
English (en)
Other versions
JPWO2020084406A5 (ja
JPWO2020084406A1 (ja
Inventor
舜平 山崎
安弘 神保
純 石川
祐朗 手塚
哲弥 掛端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2020084406A1 publication Critical patent/JPWO2020084406A1/ja
Publication of JPWO2020084406A5 publication Critical patent/JPWO2020084406A5/ja
Priority to JP2023064054A priority Critical patent/JP2023080183A/ja
Application granted granted Critical
Publication of JP7262474B2 publication Critical patent/JP7262474B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Description

本発明の一態様は、半導体装置、ならびに半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、モジュール、および電子機器に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、および電子機器などは、半導体装置を有すると言える場合がある。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリが主に用いられている。ＣＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）。また、例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用して、長期にわたり記憶内容を保持することができる記憶装置などが、開示されている（特許文献２参照。）。
また、近年では電子機器の小型化、軽量化に伴い、集積回路のさらなる高密度化への要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
特開２０１２－２５７１８７号公報 特開２０１１－１５１３８３号公報
本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、ノーマリーオフの電気特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、信頼性が良好な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、オン電流が大きい半導体装置を提供することを課題の一つとする。または、本発明の一態様は、高い周波数特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の酸化物と、第１の酸化物上の第１の導電体および第２の導電体と、第１の導電体上の第１の絶縁体と、第２の導電体上の第２の絶縁体と、第１の絶縁体および第２の絶縁体上の第３の絶縁体と、第１の酸化物上で、第１の導電体と第２の導電体の間に配置される第２の酸化物と、第２の酸化物上の第４の絶縁体と、第４の絶縁体上の第３の導電体と、第３の絶縁体の上面、第２の酸化物の上面、第４の絶縁体の上面、および第３の導電体の上面に接する、第５の絶縁体と、第１の絶縁体、第３の絶縁体、第５の絶縁体に形成された開口に埋め込まれ、第１の導電体に接する、第４の導電体と、第２の絶縁体、第３の絶縁体、第５の絶縁体に形成された開口に埋め込まれ、第２の導電体に接する、第５の導電体と、を有し、第３の絶縁体は、第４の導電体との界面近傍、および第５の導電体との界面近傍に、第３の絶縁体の他の領域より窒素濃度が高い領域を有する、半導体装置である。
また、上記において、第１の導電体は、第４の導電体との界面近傍に、第１の導電体の他の領域より窒素濃度が高い領域を有し、第２の導電体は、第５の導電体との界面近傍に、第２の導電体の他の領域より窒素濃度が高い領域を有する、ことが好ましい。
本発明の他の一態様は、第１の絶縁体と、第１の絶縁体上の第１の導電体と、第１の導電体上の第２の絶縁体と、第２の絶縁体上の第１の酸化物と、第１の酸化物上の第２の導電体および第３の導電体と、第２の導電体上の第３の絶縁体と、第３の導電体上の第４の絶縁体と、第３の絶縁体および第４の絶縁体上の第５の絶縁体と、第１の酸化物上で、第２の導電体と第３の導電体の間に配置される第２の酸化物と、第２の酸化物上の第６の絶縁体と、第６の絶縁体上の第４の導電体と、第５の絶縁体の上面、第２の酸化物の上面、第６の絶縁体の上面、および第４の導電体の上面に接する、第７の絶縁体と、第７の絶縁体の上面および側面と、第５の絶縁体の側面と、第２の絶縁体の側面と、第１の絶縁体の上面に接する、第８の絶縁体と、第３の絶縁体、第５の絶縁体、第７の絶縁体、および第８の絶縁体に形成された開口に埋め込まれ、第２の導電体に接する、第５の導電体と、第４の絶縁体、第５の絶縁体、第７の絶縁体、および第８の絶縁体に形成された開口に埋め込まれ、第３の導電体に接する、第６の導電体と、を有し、第５の絶縁体は、第５の導電体との界面近傍、第６の導電体との界面近傍、および第８の絶縁体との界面近傍に、第５の絶縁体の他の領域より窒素濃度が高い領域を有する、半導体装置である。
また、上記において、第２の導電体は、第５の導電体との界面近傍に、第２の導電体の他の領域より窒素濃度が高い領域を有し、第３の導電体は、第６の導電体との界面近傍に、第３の導電体の他の領域より窒素濃度が高い領域を有する、ことが好ましい。
本発明の他の一態様は、第１乃至第５の導電体と、第１乃至第５の絶縁体と、第１および第２の酸化物と、を有する半導体装置の作製方法において、基板上に第１の酸化物、第１の酸化物上の第１の導電体層、および第１の導電体層上の第１の絶縁体層を形成し、第１の絶縁体層上に、第３の絶縁体を成膜し、第３の絶縁体に、第１の絶縁体層に達する開口を形成し、第１の導電体層、および第１の絶縁体層の当該開口に重畳する領域を除去し、第１の導電体、第２の導電体、第１の絶縁体、および第２の絶縁体を形成し、第１の導電体と第２の導電体の間で、第１の酸化物に接するように、第１の酸化膜を成膜し、第１の酸化膜上に、第１の絶縁膜を成膜し、第１の絶縁膜上に、第１の導電膜を成膜し、第１の酸化膜の一部、第１の絶縁膜の一部、および第１の導電膜の一部を、第３の絶縁体の上面が露出するまで除去して、第２の酸化物、第４の絶縁体、および第３の導電体を形成し、第３の絶縁体、第２の酸化物、第４の絶縁体、および第３の導電体の上に、第５の絶縁体を成膜し、第１の絶縁体、第３の絶縁体、および第５の絶縁体に、第１の導電体に達する開口を形成し、且つ第２の絶縁体、第３の絶縁体、および第５の絶縁体に、第２の導電体に達する開口を形成し、窒素を含む雰囲気でマイクロ波処理を行い、第１の導電体に達する開口に埋め込むように第４の導電体を形成し、且つ第２の導電体に達する開口に埋め込むように第５の導電体を形成する、半導体装置の作製方法である。
また、上記において、マイクロ波処理は、減圧下で行われることが好ましい。
本発明の一態様は、第１および第２の導電体と、第１乃至第７の絶縁体と、第１および第２の酸化物と、を有する半導体装置の作製方法であって、基板上に第１の絶縁体を成膜し、第１の絶縁体上に第１の導電体を形成し、第１の導電体上に第２の絶縁体を成膜し、第２の絶縁体上に第３の絶縁体を成膜し、第３の絶縁体上に第１の酸化物を形成し、第１の酸化物上に、第４の絶縁体を成膜し、第４の絶縁体に、第１の酸化物に達する第１の開口を形成し、第１の開口において、第１の酸化物および第４の絶縁体に接するように、第１の酸化膜を成膜し、第１の酸化膜上に、第１の絶縁膜を成膜し、第１の絶縁膜上に、第１の導電膜を成膜し、第１の酸化膜の一部、第１の絶縁膜の一部、および第１の導電膜の一部を、第４の絶縁体の上面が露出するまで除去して、第２の酸化物、第５の絶縁体、および第２の導電体を形成し、第４の絶縁体、第２の酸化物、第５の絶縁体、および第２の導電体に接して、第６の絶縁体を成膜し、第６の絶縁体の一部、第４の絶縁体の一部、第３の絶縁体の一部、および第２の絶縁体の一部を除去して、第１の絶縁体に達する第２の開口を形成し、第６の絶縁体、第４の絶縁体、第３の絶縁体、および第２の絶縁体を覆って、第２の開口で第１の絶縁体に接する、第７の絶縁体を成膜し、第３の絶縁体、第４の絶縁体、および第１の絶縁膜の成膜は、シリコン原子を含む分子を有するガスを用いて行われ、シリコン原子を含む分子は、シリコン１原子あたり３原子以下の水素原子を有する、半導体装置の作製方法である。
また、上記において、第２の開口の形成後に、窒素を含む雰囲気でマイクロ波処理を行う、ことが好ましい。
また、上記において、シリコン原子を含む分子は、水素原子を含まない、ことが好ましい。また、上記において、シリコン原子を含む分子を有するガスは、水素原子を含まない、ことが好ましい。
また、上記において、第１の絶縁体および第７の絶縁体は、第４の絶縁体より、水素を透過させにくい、ことが好ましい。
また、上記において、第４の絶縁体の成膜は、ＰＥＣＶＤ法またはＡＰＣＶＤ法を用いて行われる、ことが好ましい。また、上記において、第１の絶縁膜の成膜は、ＰＥＡＬＤ法または熱ＡＬＤ法を用いて行われる、ことが好ましい。
本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、ノーマリーオフの電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、オン電流が大きい半導体装置を提供することができる。または、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
または、長期間においてデータの保持が可能な半導体装置を提供することができる。または、データの書き込み速度が速い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることができる半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
図１Ａ、図１Ｂ、図１Ｃ、図１Ｄは本発明の一態様に係る半導体装置の上面図および断面図である。
図２Ａ、図２Ｂ、図２Ｃ、図２Ｄは本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。
図３Ａ、図３Ｂ、図３Ｃ、図３Ｄは本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。
図４Ａ、図４Ｂ、図４Ｃ、図４Ｄは本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。
図５Ａ、図５Ｂ、図５Ｃ、図５Ｄは本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。
図６Ａ、図６Ｂ、図６Ｃ、図６Ｄは本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。
図７Ａ、図７Ｂ、図７Ｃ、図７Ｄは本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。
図８Ａ、図８Ｂ、図８Ｃ、図８Ｄは本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。
図９Ａ、図９Ｂ、図９Ｃ、図９Ｄは本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。
図１０Ａ、図１０Ｂ、図１０Ｃ、図１０Ｄは本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。
図１１Ａ、図１１Ｂ、図１１Ｃ、図１１Ｄは本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。
図１２Ａ、図１２Ｂ、図１２Ｃ、図１２Ｄは本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。
図１３Ａ、図１３Ｂ、図１３Ｃ、図１３Ｄは本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。
図１４Ａ、図１４Ｂ、図１４Ｃ、図１４Ｄは本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。
図１５は本発明の一態様に係るマイクロ波処理装置を説明する上面図である。
図１６は本発明の一態様に係るマイクロ波処理装置を説明する断面図である。
図１７は本発明の一態様に係るマイクロ波処理装置を説明する断面図である。
図１８Ａ、図１８Ｂ、図１８Ｃ、図１８Ｄは本発明の一態様に係る半導体装置の上面図および断面図である。
図１９Ａ、図１９Ｂ、図１９Ｃ、図１９Ｄは本発明の一態様に係る半導体装置の上面図および断面図である。
図２０Ａ、図２０Ｂ、図２０Ｃ、図２０Ｄは本発明の一態様に係る半導体装置の上面図および断面図である。
図２１Ａ、図２１Ｂは本発明の一態様に係る半導体装置の断面図である。
図２２は本発明の一態様に係る記憶装置の構成を示す断面図である。
図２３は本発明の一態様に係る記憶装置の構成を示す断面図である。
図２４Ａ、図２４Ｂは本発明の一態様に係る記憶装置の構成例を示すブロック図である。
図２５Ａ、図２５Ｂ、図２５Ｃ、図２５Ｄ、図２５Ｅ、図２５Ｆ、図２５Ｇ、図２５Ｈは本発明の一態様に係る記憶装置の構成例を示す回路図である。
図２６Ａ、図２６Ｂは本発明の一態様に係る半導体装置の模式図である。
図２７Ａ、図２７Ｂ、図２７Ｃ、図２７Ｄ、図２７Ｅは本発明の一態様に係る記憶装置の模式図である。
図２８Ａ、図２８Ｂ、図２８Ｃ、図２８Ｄ、図２８Ｅ１、図２８Ｅ２、図２８Ｆは本発明の一態様に係る電子機器を示す図である。
図２９は本発明の実施例に係る試料の構造を示す模式図である。
図３０Ａ、図３０Ｂ、図３０Ｃは本発明の実施例に係る試料のＳＴＥＭ像を示す図である。
図３１は本発明の実施例に係る試料のＥＤＸ分析の結果を示す図である。
図３２Ａ、図３２Ｂ、図３２Ｃは本発明の実施例に係る試料のＳＩＭＳ分析の結果を示す図である。
図３３Ａ、図３３Ｂは本発明の実施例に係る試料の抵抗率を示す図である。
図３４Ａ、図３４Ｂは本発明の実施例に係る試料のＳＩＭＳ分析の結果を示す図である。
図３５は本発明の実施例に係る試料の構造を示す模式図である。
図３６は本発明の実施例に係る試料のＳＩＭＳ分析の結果を示す図である。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、特に上面図（「平面図」ともいう）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
また、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
なお、本明細書等において、トランジスタの構造によっては、実際にチャネルの形成される領域（チャネル形成領域）におけるチャネル幅（以下、「実効的なチャネル幅」ともいう）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう）と、が異なる場合がある。例えば、ゲートが半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲートが半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
本明細書では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものである。
また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
また、本明細書等において、「平行」とは、二つの直線が－１０度以上１０度以下の角度で配置されている状態をいう。したがって、－５度以上５度以下の場合も含まれる。また、「略平行」とは、二つの直線が－３０度以上３０度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０度以上１００度以下の角度で配置されている状態をいう。したがって、８５度以上９５度以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０度以上１２０度以下の角度で配置されている状態をいう。
なお、本明細書において、バリア膜とは、水、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、当該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴあるいはＯＳトランジスタと記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅１μｍあたりの電流が、室温において１×１０－２０Ａ以下、８５℃において１×１０－１８Ａ以下、または１２５℃において１×１０－１６Ａ以下であることをいう。
（実施の形態１）
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例、およびその作製方法について説明する。
＜半導体装置の構成例＞
図１Ａ、図１Ｂ、図１Ｃ、および図１Ｄは、本発明の一態様に係るトランジスタ２００、およびトランジスタ２００周辺の上面図および断面図である。
図１Ａは、トランジスタ２００を有する半導体装置の上面図である。また、図１Ｂ、および図１Ｃは、当該半導体装置の断面図である。ここで、図１Ｂは、図１ＡにＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図１Ｃは、図１ＡにＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、図１Ｄは、図１ＡにＡ５－Ａ６の一点鎖線で示す部位の断面図である。なお、図１Ａの上面図では、図の明瞭化のために一部の要素を省いている。
本発明の一態様の半導体装置は、基板（図示せず）上の絶縁体２１２と、絶縁体２１２上の絶縁体２１４と、絶縁体２１４上のトランジスタ２００と、トランジスタ２００上の絶縁体２８０と、絶縁体２８０上の絶縁体２８２と、絶縁体２８２上の絶縁体２８３と、絶縁体２８３上の絶縁体２７４と、を有する。絶縁体２１２、絶縁体２１４、絶縁体２８０、絶縁体２８２、絶縁体２８３、および絶縁体２７４は層間膜として機能する。また、トランジスタ２００と電気的に接続し、プラグとして機能する導電体２４０（導電体２４０ａ、および導電体２４０ｂ）とを有する。また、絶縁体２７４上、および導電体２４０上には、導電体２４０と電気的に接続し、配線として機能する導電体２４６（導電体２４６ａ、および導電体２４６ｂ）が設けられる。
また、導電体２４０は、第１の導電体が設けられ、さらに内側に第２の導電体が設けられている。ここで、導電体２４０の上面の高さと、絶縁体２７４の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２４０の第１の導電体および導電体２４０の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０を単層、または３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
また、図１に示すように、本実施の形態に示すトランジスタ２００は、絶縁体２１２上に形成され、上面と側面が絶縁体２８３に覆われていることが好ましい。さらに、上面視において、絶縁体２８３と絶縁体２１２は、トランジスタ２００の外側で接している構造とし、絶縁体２８３と絶縁体２１２でトランジスタ２００が封止されていることが好ましい。
［トランジスタ２００］
図１に示すように、トランジスタ２００は、絶縁体２１４上の絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５（導電体２０５ａ、および導電体２０５ｂ）と、絶縁体２１６上、および導電体２０５上の絶縁体２２２と、絶縁体２２２上の絶縁体２２４と、絶縁体２２４上の酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２４３ａおよび酸化物２４３ｂと、酸化物２４３ａ上の導電体２４２ａと、酸化物２４３ｂ上の導電体２４２ｂと、導電体２４２ａ上の絶縁体２７２ａと、導電体２４２ｂ上の絶縁体２７２ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、酸化物２３０ｃ上の絶縁体２５０と、絶縁体２５０上に位置し、酸化物２３０ｃと重なる導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、を有する。また、酸化物２３０ｃは、酸化物２４３ａの側面、酸化物２４３ｂの側面、導電体２４２ａの側面および導電体２４２ｂの側面とそれぞれ接する。導電体２６０は、導電体２６０ａおよび導電体２６０ｂを有し、導電体２６０ｂの底面および側面を包むように導電体２６０ａが配置される。ここで、図１Ｂに示すように、導電体２６０の上面は、絶縁体２５０の上面および酸化物２３０ｃの上面と略一致して配置される。また、絶縁体２８２は、導電体２６０、絶縁体２５０、酸化物２３０ｃ、および絶縁体２８０のそれぞれの上面と接する。
なお、以下において、酸化物２４３ａと酸化物２４３ｂをまとめて酸化物２４３と呼ぶ場合がある。また、導電体２４２ａと導電体２４２ｂをまとめて導電体２４２と呼ぶ場合がある。また、導電体２４２ａと導電体２４２ｂをまとめて導電体２４２と呼ぶ場合がある。また、絶縁体２７２ａと絶縁体２７２ｂをまとめて絶縁体２７２と呼ぶ場合がある。
トランジスタ２００において、導電体２６０は、トランジスタのゲートとして機能し、導電体２４２ａおよび導電体２４２ｂは、それぞれソース電極またはドレイン電極として機能する。トランジスタ２００は、ゲートとして機能する導電体２６０が、絶縁体２８０などによって形成される開口を埋めるように自己整合的に形成される。導電体２６０をこのように形成することにより、導電体２４２ａと導電体２４２ｂの間の領域に、導電体２６０を位置合わせすることなく確実に配置することができる。
また、絶縁体２１２、絶縁体２１４、絶縁体２２２、絶縁体２７２（以下、絶縁体２７２ａ、絶縁体２７２ｂをまとめて絶縁体２７２とよぶ場合がある。）、絶縁体２８２、および絶縁体２８３の少なくとも一は、水素（例えば、水素原子、水素分子などの少なくとも一）または水分子の拡散を抑制する機能を有することが好ましい。特に、絶縁体２１２および絶縁体２８３は、水素（例えば、水素原子、水素分子などの少なくとも一）または水分子の拡散を抑制する機能が高いことが好ましい。また、絶縁体２１２、絶縁体２１４、絶縁体２２２、絶縁体２７２、絶縁体２８２、および絶縁体２８３の少なくとも一は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２１２、絶縁体２１４、絶縁体２２２、絶縁体２７２、絶縁体２８２、および絶縁体２８３の少なくとも一は、絶縁体２２４よりも酸素および水素の一方または双方の透過性が低いことが好ましい。絶縁体２１２、絶縁体２１４、絶縁体２２２、絶縁体２７２、絶縁体２８２、および絶縁体２８３の少なくとも一は、絶縁体２５０よりも酸素および水素の一方または双方の透過性が低いことが好ましい。絶縁体２１２、絶縁体２１４、絶縁体２２２、絶縁体２７２、絶縁体２８２、および絶縁体２８３の少なくとも一は、絶縁体２８０よりも酸素および水素の一方または双方の透過性が低いことが好ましい。
絶縁体２１２、絶縁体２１４、絶縁体２２２、絶縁体２７２、絶縁体２８２、および絶縁体２８３としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化ガリウム、インジウムガリウム亜鉛酸化物、窒化シリコン、または窒化酸化シリコンなどを用いることができる。特に、絶縁体２１２および絶縁体２８３としては、より水素バリア性が高い、窒化シリコンまたは窒化酸化シリコンを用いることが好ましい。
また、図１に示すように、本実施の形態に示す半導体装置の一態様では、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２８０、および絶縁体２８２がパターニングされており、絶縁体２８３がこれらを覆う構造になっている。つまり、絶縁体２８３は、絶縁体２８２の上面および側面と、絶縁体２８０の側面と、絶縁体２２４の側面と、絶縁体２２２の側面と、絶縁体２１６の側面と、絶縁体２１４の側面と、絶縁体２１２の上面に接する。これにより、酸化物２３０などを含む、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２８０、および絶縁体２８２は、絶縁体２８３と絶縁体２１２によって、外部から隔離される。
また、酸化物２３０は、絶縁体２２４上の酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上に配置され、少なくとも一部が酸化物２３０ｂの上面に接する酸化物２３０ｃと、を有することが好ましい。ここで、酸化物２３０ｃの側面は、酸化物２４３ａ、酸化物２４３ｂ、導電体２４２ａ、導電体２４２ｂ、絶縁体２７２ａ、絶縁体２７２ｂ、および絶縁体２８０に接して設けられていることが好ましい。
なお、トランジスタ２００では、チャネル形成領域と、その近傍において、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂの単層、酸化物２３０ｂと酸化物２３０ａの２層構造、酸化物２３０ｂと酸化物２３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。例えば、酸化物２３０ｃを２層構造にして、４層の積層構造を設ける構成にしてもよい。
トランジスタ２００は、チャネル形成領域を含む酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。例えば、酸化物半導体として機能する金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、エネルギーギャップの大きい金属酸化物を用いることで、トランジスタ２００の非導通状態におけるリーク電流（オフ電流）を極めて小さくすることができる。このようなトランジスタを用いることで、低消費電力の半導体装置を提供できる。
例えば、酸化物２３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。また、酸化物２３０として、Ｉｎ－Ｍ酸化物、Ｉｎ－Ｚｎ酸化物、またはＭ－Ｚｎ酸化物を用いてもよい。
酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
なお、酸化物２３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物２３０ｃは、酸化物２３０ａまたは酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。
具体的には、酸化物２３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、または１：１：１［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｃを積層構造とする場合の具体例としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］との積層構造、Ｇａ：Ｚｎ＝２：１［原子数比］と、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］との積層構造、Ｇａ：Ｚｎ＝２：５［原子数比］と、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］との積層構造、酸化ガリウムと、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］との積層構造などが挙げられる。
また、酸化物２３０ｂは、結晶性を有することが好ましい。例えば、後述するＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。ＣＡＡＣ－ＯＳなどの結晶性を有する酸化物は、不純物や欠陥（酸素欠損など）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物２３０ｂからの酸素の引き抜きを抑制することができる。これにより、加熱処理を行っても、酸化物２３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ２００は、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
また、酸化物２３０ａおよび酸化物２３０ｃの伝導帯下端のエネルギーが、酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物２３０ａおよび酸化物２３０ｃの電子親和力が、酸化物２３０ｂの電子親和力より小さいことが好ましい。
ここで、電子親和力または伝導帯下端のエネルギー準位Ｅｃは、真空準位と価電子帯上端のエネルギーＥｖとの差であるイオン化ポテンシャルＩｐと、エネルギーギャップＥｇから求めることができる。イオン化ポテンシャルＩｐは、例えば、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置を用いて測定することができる。エネルギーギャップＥｇは、例えば、分光エリプソメータを用いて測定することができる。
また、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
また、キャリアの主たる経路は酸化物２３０ｂとなる。酸化物２３０ａ、酸化物２３０ｃを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は高いオン電流、および高い周波数特性を得ることができる。
酸化物２３０（例えば、酸化物２３０ｂ）には、キャリア濃度の低い酸化物半導体を用いることが好ましい。酸化物半導体のキャリア濃度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。なお、酸化物半導体中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
特に、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸化物半導体中に酸素欠損（ＶＯ：ｏｘｙｇｅｎ ｖａｃａｎｃｙともいう）を形成する場合がある。さらに、酸素欠損に水素が入った欠陥（以下、ＶＯＨと呼ぶ場合がある。）はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。また、酸化物半導体中の水素は、熱、電界などのストレスによって動きやすいため、酸化物半導体に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。
ＶＯＨは、酸化物半導体のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
以上より、酸化物半導体を酸化物２３０に用いる場合、酸化物２３０中のＶＯＨをできる限り低減し、高純度真性または実質的に高純度真性にすることが好ましい。このように、ＶＯＨが十分低減された酸化物半導体を得るには、酸化物半導体中の水分、水素などの不純物を除去すること（脱水、脱水素化処理と記載する場合がある。）と、酸化物半導体に酸素を供給して酸素欠損を補填すること（加酸素化処理と記載する場合がある。）が重要である。ＶＯＨなどの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
しかしながら、水素濃度が低減されるように酸化物半導体を形成しても、酸化物半導体と接する、導電体２４０から水素が取り込まれる恐れがある。導電体２４０はビアとして機能する導電体であり、絶縁体２７４および絶縁体２８０に形成した開口に埋め込まれるように配置されている。ここで、絶縁体２７４および絶縁体２８０は、層間膜として機能する絶縁膜であり、酸化シリコンまたは酸化窒化シリコン等の、シリコンを含む絶縁体を用いることが好ましい。このような絶縁体２７４および絶縁体２８０を成膜する場合、ＳｉＨ４などの水素化ケイ素が原料ガスとして用いられることが多い。ＳｉＨ４などの水素化ケイ素を含む原料ガスが成膜時に分解されることで、反応性の高い水素（例えば、水素ラジカル等）が大量に発生し、成膜した絶縁体２７４および絶縁体２８０に大量の水素が取り込まれる恐れがある。絶縁体２７４および絶縁体２８０に取り込まれた大量の水素の一部は、トランジスタ２００作製工程中の加熱処理等により、ビアとして機能する導電体２４０に拡散する場合がある。そして、当該水素は、導電体２４０を介して酸化物２３０まで拡散するおそれがある。このように、導電体２４０を介して、酸化物半導体中の水素濃度が高くなるおそれがある。
これに対して、本実施の形態に示すトランジスタ２００では、絶縁体２７４および絶縁体２８０において、導電体２４０ａとの界面近傍、および導電体２４０ｂとの界面近傍に他の領域より窒素濃度が高い領域２４１を形成することで、絶縁体２７４および絶縁体２８０から導電体２４０に水素が混入するのを低減する。
本実施の形態では、図１に示すように、領域２４１を、絶縁体２８０において導電体２４０ａとの界面近傍に形成される領域２４１ａと、絶縁体２８０において導電体２４０ｂとの界面近傍に形成される領域２４１ｂと、絶縁体２７４において導電体２４０ａおよび導電体２４０ｂとの界面近傍に形成される領域２４１ｃと、に分けて記載する場合がある。また、図１に示すように、領域２４１ｃは、絶縁体２７４の上面近傍に形成される場合がある。
領域２４１は、絶縁体２７４および絶縁体２８０において、例えば、１ｎｍ以上の厚さで形成されることが好ましく、１．５ｎｍ以上の厚さで形成されることがより好ましい。また、領域２４１は、絶縁体２７４および絶縁体２８０において、例えば、５０ｎｍ以下、または２０ｎｍ以下、または１０ｎｍ以下の厚さにすることができる。
領域２４１は、絶縁体２７４および絶縁体２８０の他の領域より窒素濃度が高い領域である。領域２４１ａおよび領域２４１ｂは、絶縁体２８０の他の領域の少なくとも一部よりも窒素濃度が高い。また、領域２４１ｃは、絶縁体２７４の他の領域の少なくとも一部よりも窒素濃度が高い。また、領域２４１は、絶縁体２７４および絶縁体２８０の他の領域より酸素濃度が低くなる場合がある。
領域２４１は、導電体２４０を設けておらず、絶縁体２７２、絶縁体２８０、絶縁体２８２、絶縁体２８３、および絶縁体２７４に開口が形成された状態で、絶縁体２７４および絶縁体２８０の表面を固相窒化することで形成することができる。絶縁体２７４および絶縁体２８０の固相窒化は、窒素を含む雰囲気でプラズマ処理をすることで行うことができる。このような処理を以下において、窒素プラズマ処理という場合がある。窒素プラズマ処理では、マイクロ波、またはＲＦ等の高周波を用いて窒素ガスをプラズマ化し、当該窒素プラズマを作用させて、絶縁体２８０および絶縁体２７４の表面近傍を固相窒化させることができる。
なお、窒素プラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。以下、マイクロ波を用いたプラズマ処理をマイクロ波処理といい、マイクロ波を用いた高密度プラズマを発生させる電源を有する装置をマイクロ波処理装置という場合がある。また、マイクロ波処理装置は基板側にＲＦを印加する電源を有してもよい。窒素を含む雰囲気において、高密度プラズマを用いることより、高密度の窒素ラジカルを生成することができる。また、基板側にＲＦを印加することで、高密度プラズマによって生成されたイオンを、効率よく絶縁体２７４および絶縁体２８０中に導くことができる。また、窒素を含む雰囲気のマイクロ波処理は、減圧下で行うことが好ましく、圧力を４００Ｐａ以下、好ましくは２００Ｐａ以下、より好ましくは６０Ｐａ以下、さらに好ましくは１２Ｐａ以下とすればよい。また、窒素流量比（Ｎ２／Ｎ２＋Ａｒ）が５０％以下、好ましくは１０％以上３０％以下で行うとよい。また、処理温度は、例えば４００℃程度で行えばよい。なお、本明細書等において、処理温度という場合、処理中の基板温度に限らず、処理装置の設定温度の場合を含む。
上記のような領域２４１は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有する。領域２４１は、例えば、絶縁体２７４または絶縁体２８０よりも水素の透過性が低いことが好ましい。このような領域２４１が導電体２４０と絶縁体２７４および絶縁体２８０との間に形成されていることで、絶縁体２７４および絶縁体２８０に含まれる水素が導電体２４０に混入するのを低減することができる。よって、導電体２４０から導電体２４２および酸化物２３０に拡散する水素の量を低減することができる。なお、領域２４１は、酸素の拡散を抑制する機能も有することが好ましい。
このように絶縁体２８０および絶縁体２７４と導電体２４０の間に領域２４１を設けることで、酸化物２３０中の水素濃度を低減することができる。例えば、酸化物２３０ｂの二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とすることができる。水素などの不純物が十分に低減された酸化物２３０をトランジスタ２００のチャネル形成領域に用いることで、ノーマリーオフ特性にすることができ、安定した電気特性を有するとともに、信頼性を向上させることができる。
また、酸化物２３０に酸化物半導体を用いる場合、チャネル形成領域として機能する領域の酸化物半導体のキャリア濃度は、１×１０１８ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３未満であることがより好ましく、１×１０１６ｃｍ－３未満であることがさらに好ましく、１×１０１３ｃｍ－３未満であることがさらに好ましく、１×１０１２ｃｍ－３未満であることがさらに好ましい。なお、チャネル形成領域として機能する領域の酸化物半導体のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０－９ｃｍ－３とすることができる。
また、領域２４１を形成する際に、絶縁体２７２、絶縁体２８０、絶縁体２８２、絶縁体２８３、および絶縁体２７４に、導電体２４２ａに達する開口と、導電体２４２ｂに達する開口が形成された状態で、上記窒素プラズマ処理を行う。これにより、導電体２４２ａの導電体２４０ａとの界面近傍（形成時は導電体２４２ａの表面近傍）に、導電体２４２ａの他の領域より窒素濃度が高い領域２４４ａが形成され、導電体２４２ｂの導電体２４０ｂとの界面近傍（形成時は導電体２４２ｂの表面近傍）に、導電体２４２ｂの他の領域より窒素濃度が高い領域２４４ｂが形成される。なお、以下において、領域２４４ａと領域２４４ｂをまとめて領域２４４と呼ぶ場合がある。
導電体２４２として金属窒化物、例えば、窒化タンタルなどを用いる場合、領域２４４は、導電体２４２の他の領域と概略同程度の抵抗率を有することが好ましい。例えば、領域２４４の抵抗率が、導電体２４２の他の領域の抵抗率の１３０％以下であることが好ましい。このように、領域２４４は、ソース電極またはドレイン電極として機能する導電体２４２の導電性を大きく妨げるものではない。よって、上記窒素プラズマ処理で領域２４１を形成しても、導電体２４２に特別な後処理を行う必要はない。また、導電体２４２の他の領域より窒素濃度が高い領域２４４を設けることで、導電体２４０から導電体２４２に拡散する水素量をさらに低減できる場合がある。
また、絶縁体２８０、絶縁体２２４、および絶縁体２１６において、絶縁体２８３との界面近傍に、絶縁体２８０、絶縁体２２４、および絶縁体２１６の他の領域より窒素濃度が高い領域２４５が形成されていてもよい。領域２４５は、図１に示すように、絶縁体２８０、絶縁体２２４、および絶縁体２１６の側面に形成される。領域２４５は、領域２４１と同様の構成であることが好ましい。上記のような領域２４５は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有する。領域２４５は、例えば、絶縁体２８０、絶縁体２２４、および絶縁体２１６よりも水素の透過性が低いことが好ましい。また、領域２４５は、領域２４１と同様に窒素プラズマ処理で形成することができる。よって、領域２４５の構成、および形成方法の詳細については、領域２４１の記載を参酌することができる。
このような領域２４５が絶縁体２８０、絶縁体２２４、および絶縁体２１６と絶縁体２８３との間に形成されていることで、絶縁体２７４に含まれる水素が絶縁体２８０などに混入するのを低減することができる。よって、絶縁体２８０などから酸化物２３０に拡散する水素の量をさらに低減することができる。
絶縁体２８３を成膜する前に、絶縁体２８０、絶縁体２２４、および絶縁体２１６の側面に領域２４５を形成しておくことで、絶縁体２８３の成膜に、チャンバー内に大量の水素を発生させるＣＶＤ法などを用いても、当該水素が絶縁体２８０、絶縁体２２４、および絶縁体２１６に混入するのを低減することができる。よって、絶縁体２８３の成膜にＣＶＤ法などの段差被覆性の良好な成膜方法を用いることができるので、絶縁体２８３を絶縁体２８０などの段差に対して、段切れやピンホールを形成することなく成膜することができる。これにより、絶縁体２８３と絶縁体２１２でトランジスタ２００を封止することができる。
なお、絶縁体２８３には導電体２４０が貫通しているが、上記の通り、領域２４１が導電体２４０に接して設けられているので、導電体２４０を介して絶縁体２８３の内側に混入する水素も低減することができる。このようにして、絶縁体２８３、絶縁体２１２、および領域２４１でトランジスタ２００をより確実に封止し、絶縁体２７４等に含まれる水素などの不純物が絶縁体２８３より外側から混入するのを低減することができる。
また、水素原子を含まない、または水素原子の含有量が少ない、原料ガスを用いて、層間絶縁膜（絶縁体２１６、絶縁体２７４、絶縁体２８０など）、およびゲート絶縁膜（絶縁体２２４、絶縁体２５０など）を成膜することで、これらの絶縁膜に含まれる水素濃度を低減し、酸化物半導体のチャネル形成領域に混入する水素の低減を図ってもよい。
上記絶縁膜の成膜では、成膜ガスとして、シリコン原子を含む分子を有するガスが主に用いられる。上記絶縁膜に含まれる水素を低減するには、当該シリコン原子を含む分子に含まれる水素原子が少ないことが好ましく、当該シリコン原子を含む分子が水素原子を含まないことがより好ましい。もちろん、シリコン原子を含む分子を有するガス以外の成膜ガスも、含有される水素原子が少ないことが好ましく、水素原子を含まないことがより好ましい。
上記のようなシリコン原子を含む分子をＳｉｘ－Ｒｙで表すと、例えば、官能基Ｒとして、イソシアネート基（－Ｎ＝Ｃ＝Ｏ）、シアネート基（－Ｏ－Ｃ≡Ｎ）、シアノ基（－Ｃ≡Ｎ）、ジアゾ基（＝Ｎ２）、アジド基（－Ｎ３）、ニトロソ基（－ＮＯ）、およびニトロ基（－ＮＯ２）の少なくとも一つを用いることができる。例えば、１≦ｘ≦３、１≦ｙ≦８、とすればよい。このようなシリコン原子を含む分子としては、例えば、テトライソシアネートシラン、テトラシアネートシラン、テトラシアノシラン、ヘキサイソシアネートシラン、オクタイソシアネートシラン等を用いることができる。ここでは、シリコン原子に同じ種類の官能基が結合する分子を例示したが、本実施の形態はこれに限られるものではない。シリコン原子に異なる種類の官能基が結合する構成にしてもよい。
また、例えば、官能基Ｒとしてハロゲン（Ｃｌ、Ｂｒ、Ｉ、またはＦ）を用いる構成にしてもよい。例えば、１≦ｘ≦２、１≦ｙ≦６、とすればよい。このようなシリコン原子を含む分子としては、例えば、テトラクロロシラン（ＳｉＣｌ４）、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６）等を用いることができる。塩素を官能基とする例を示したが、塩素以外の、臭素、ヨウ素、フッ素等のハロゲンを官能基として用いてもよい。また、シリコン原子に異なる種類のハロゲンが結合する構成にしてもよい。
絶縁体２１６、絶縁体２７４、絶縁体２８０、絶縁体２２４、および絶縁体２５０の成膜は、上記のようなシリコン原子を含む分子を有するガスを用いた、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって行えばよい。ＣＶＤ法は、成膜速度が比較的早いので、膜厚が厚い絶縁体２８０、絶縁体２７４、および絶縁体２１６の成膜を行うにあたって好適である。
ＣＶＤ法として、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、または熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、を用いることが好ましい。熱ＣＶＤ法を用いる場合、大気圧下で成膜を行なう常圧ＣＶＤ（ＡＰＣＶＤ：Ａｔｍｏｓｐｈｅｒｉｃ Ｐｒｅｓｓｕｒｅ ＣＶＤ）法を用いてもよいし、大気圧より低い減圧状態で成膜を行う減圧ＣＶＤ（ＬＰＣＶＤ：Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶＤ）法を用いてもよい。
ＣＶＤ法を用いて絶縁体２１６、絶縁体２７４、絶縁体２８０、絶縁体２２４、および絶縁体２５０を成膜する場合、酸化剤を用いることが好ましい。酸化剤としては、Ｏ２、Ｏ３、ＮＯ、ＮＯ２、Ｎ２Ｏ、Ｎ２Ｏ３、Ｎ２Ｏ４、Ｎ２Ｏ５、ＣＯ、ＣＯ２、などの水素原子を含まないガスを用いることが好ましい。
また、絶縁体２１６、絶縁体２７４、絶縁体２８０、絶縁体２２４、および絶縁体２５０の成膜は、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって行ってもよい。ＡＬＤ法では、反応のための第１の原料ガス（以下、プリカーサと呼ぶ。前駆体、金属プリカーサとも呼ぶことができる。）と第２の原料ガス（以下、リアクタントと呼ぶ。反応剤、非金属プリカーサとも呼ぶことができる。）を交互にチャンバーに導入し、これらの原料ガスの導入を繰り返すことで成膜を行う。
ＡＬＤ法は、原料ガスを切り替えながら成膜することで、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができる。よって、ＡＬＤ法は、極薄膜厚の成膜、アスペクト比の高い構造への成膜、ピンホールなどの欠陥の少ない成膜、および被覆性に優れた成膜などを行うことができる。このため、ＡＬＤ法は、絶縁体２５０、および絶縁体２２４の成膜を行うにあたって好適である。
ＡＬＤ法としては、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ（Ｔｈｅｒｍａｌ ＡＬＤ）法を用いてもよいし、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＡＬＤ）法を用いてもよい。
ＡＬＤ法を用いる場合、プリカーサとして、上記シリコン原子を含む分子を有するガスを、リアクタントとして、上記酸化剤を用いればよい。これにより、絶縁体２１６、絶縁体２７４、絶縁体２８０、絶縁体２２４、および絶縁体２５０中に取り込まれる水素の量を大きく低減することができる。
なお、上記では、シリコン原子を含む分子が水素原子を含まない例について示したが、本実施の形態はこれに限られるものではない。上記のシリコン原子を含む分子において、シリコン原子に結合する官能基の一部が水素原子に置換される構成にしてもよい。ただし、上記のシリコン原子を含む分子に含まれる水素原子は、シラン（ＳｉＨ４）より少ないことが好ましい。つまり、上記のシリコン原子を含む分子は、シリコン１原子あたり３原子以下の水素原子を有することが好ましい。また、上記のシリコン原子を含む分子を有するガスが、シリコン１原子あたり３原子以下の水素原子を有すると、より好ましい。
以上のように、水素原子が低減または除去されたガスを用いた成膜方法で、絶縁体２１６、絶縁体２７４、絶縁体２８０、絶縁体２２４、および絶縁体２５０の少なくとも一つを成膜することで、これらの絶縁膜に含まれる水素の量を低減することができる。特に、酸化物２３０とともに、絶縁体２８３と絶縁体２１２に封止された領域に形成される、絶縁体２１６、絶縁体２２４、絶縁体２８０、および絶縁体２５０を上記の成膜方法で成膜することで、当該封止された領域内の水素濃度を低減し、さらに外部から混入する水素を、絶縁体２８３、絶縁体２１２、および領域２４１により低減できるのでより好ましい。
また、トランジスタ２００は、図１Ｂ、図１Ｃ、図１Ｄに示すように、絶縁体２８２と、絶縁体２５０とが、直接接する構造となっている。このような構造とすることで、絶縁体２８０に含まれる酸素が、導電体２６０に吸収され難くなる。従って、絶縁体２８０に含まれる酸素は、酸化物２３０ｃを介して、酸化物２３０ａおよび酸化物２３０ｂへ効率よく供給することができるので、酸化物２３０ａ中および酸化物２３０ｂ中の酸素欠損を低減し、トランジスタ２００の電気特性および信頼性を向上させることができる。また、絶縁体２８０に含まれる水素などの不純物が絶縁体２５０へ混入することを抑えることができるので、さらに、絶縁体２５０および酸化物２３０の水素濃度を低減することができる。よって、トランジスタ２００の電気特性および信頼性への悪影響を抑制することができる。絶縁体２８２としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、または酸化ハフニウムを用いることができる。
以上より、電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させた半導体装置を提供することができる。または、ノーマリーオフの電気特性を有する半導体装置を提供することができる。または、オン電流が大きいトランジスタを有する半導体装置を提供することができる。または、高い周波数特性を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の詳細な構成について説明する。
導電体２０５は、酸化物２３０、および導電体２６０と、重なるように配置する。また、導電体２０５は、絶縁体２１４および絶縁体２１６に埋め込まれて設けることが好ましい。
ここで、導電体２６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体２０５は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のＶｔｈを制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のＶｔｈを０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
なお、導電体２０５は、図１Ａに示すように、酸化物２３０の導電体２４２ａおよび導電体２４２ｂと重ならない領域の大きさよりも、大きく設けるとよい。特に、図１Ｃに示すように、導電体２０５は、酸化物２３０のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。または、導電体２０５を大きく設けることによって、導電体２０５形成以降の作製工程のプラズマを用いた処理において、局所的なチャージング（チャージアップと言う）の緩和ができる場合がある。ただし、本発明の一態様はこれに限定されない。導電体２０５は、少なくとも導電体２４２ａと、導電体２４２ｂとの間に位置する酸化物２３０と重畳すればよい。
また、絶縁体２２４の底面を基準として、酸化物２３０ａおよび酸化物２３０ｂと、導電体２６０とが、重ならない領域における導電体２６０の底面の高さは、酸化物２３０ｂの底面の高さより低い位置に配置されていることが好ましい。また、酸化物２３０ｂと、導電体２６０とが、重ならない領域における導電体２６０の底面の高さと、酸化物２３０ｂの底面の高さと、の差は、０ｎｍ以上１００ｎｍ以下、好ましくは、３ｎｍ以上５０ｎｍ以下、より好ましくは、５ｎｍ以上２０ｎｍ以下とする。
このように、ゲートとして機能する導電体２６０が、チャネル形成領域の酸化物２３０ｂの側面および上面を酸化物２３０ｃおよび絶縁体２５０を介して覆う構成となっており、導電体２６０の電界をチャネル形成領域の酸化物２３０ｂ全体に作用させやすくなる。よって、トランジスタ２００のオン電流を増大させ、周波数特性を向上させることができる。本明細書において、第１のゲート、および第２のゲートの電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
また、導電体２０５ａは、水または水素などの不純物および酸素の透過を抑制する導電体が好ましい。例えば、チタン、窒化チタン、タンタル、または窒化タンタルを用いることができる。また、導電体２０５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５を２層で図示したが、３層以上の多層構造としてもよい。
ここで、酸化物半導体と、酸化物半導体の下層に位置する絶縁体、または導電体と、酸化物半導体の上層に位置する絶縁体、または導電体とを、大気開放を行わずに、異なる膜種を連続成膜することで、不純物（特に、水素、水）の濃度が低減された、実質的に高純度真性である酸化物半導体膜を成膜することができるので好ましい。
絶縁体２１２、絶縁体２１４、絶縁体２２２、絶縁体２７２、絶縁体２８２、および絶縁体２８３の少なくとも一つは、水または水素などの不純物が、基板側から、または、上方からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１２、絶縁体２１４、絶縁体２２２、絶縁体２７２、絶縁体２８２、および絶縁体２８３の少なくとも一つは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
例えば、絶縁体２１２、および絶縁体２８３として、窒化シリコンまたは窒化酸化シリコンなどを用い、絶縁体２１４、絶縁体２２２、絶縁体２７２、および絶縁体２８２として、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、水または水素などの不純物が絶縁体２１２、および絶縁体２１４を介して、基板側からトランジスタ２００側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１２、および絶縁体２１４を介して基板側に、拡散するのを抑制することができる。また、水または水素などの不純物が絶縁体２７２、絶縁体２８２、および絶縁体２８３よりも上方に配置されている絶縁体２７４などからトランジスタ２００側に拡散するのを抑制することができる。このように、トランジスタ２００を、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁体２１２、絶縁体２１４、絶縁体２２２、絶縁体２７２、絶縁体２８２、および絶縁体２８３で取り囲む構造とすることが好ましい。
また、絶縁体２１２、および絶縁体２８３の抵抗率を低くすることが好ましい場合がある。例えば、絶縁体２１２、および絶縁体２８３の抵抗率を概略１×１０１３Ωｃｍとすることで、半導体装置作製工程のプラズマ等を用いる処理において、絶縁体２１２、および絶縁体２８３が、導電体２０５、導電体２４２または導電体２６０のチャージアップを緩和することができる場合がある。絶縁体２１２、および絶縁体２８３の抵抗率は、好ましくは、１×１０１０Ωｃｍ以上１×１０１５Ωｃｍ以下とする。
また、絶縁体２１６、絶縁体２８０、および絶縁体２７４は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、絶縁体２８０、および絶縁体２７４として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンなどを適宜用いればよい。
絶縁体２２２、および絶縁体２２４は、ゲート絶縁体としての機能を有する。
ここで、酸化物２３０と接する絶縁体２２４は、加熱により酸素を脱離することが好ましい。本明細書では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体２２４は、酸化シリコンまたは酸化窒化シリコンなどを適宜用いればよい。酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、昇温脱離ガス分析（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析）にて、酸素分子の脱離量が１．０×１０１８ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、好ましくは１．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、または３．０×１０２０ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
絶縁体２２２は、水または水素などの不純物が、基板側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２２２は、絶縁体２２４より水素透過性が低いことが好ましい。絶縁体２２２、および絶縁体２８３によって、絶縁体２２４および酸化物２３０などを囲むことにより、外方から水または水素などの不純物がトランジスタ２００に侵入することを抑制することができる。
さらに、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。例えば、絶縁体２２２は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物２３０が有する酸素が、絶縁体２２２より下側へ拡散することを低減できるので、好ましい。また、導電体２０５が、絶縁体２２４や、酸化物２３０が有する酸素と反応することを抑制することができる。
絶縁体２２２は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０からの酸素の放出や、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の混入を抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
なお、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
また、酸化物２３０ｂと、ソース電極またはドレイン電極として機能する導電体２４２（導電体２４２ａおよび導電体２４２ｂ）と、の間に酸化物２４３（酸化物２４３ａおよび酸化物２４３ｂ）を配置してもよい。導電体２４２と、酸化物２３０とが接しない構成となるので、導電体２４２が、酸化物２３０の酸素を吸収することを抑制できる。つまり、導電体２４２の酸化を防止することで、導電体２４２の導電率の低下を抑制することができる。従って、酸化物２４３は、導電体２４２の酸化を抑制する機能を有することが好ましい。
従って、酸化物２４３は、酸素の透過を抑制する機能を有することが好ましい。ソース電極やドレイン電極として機能する導電体２４２と酸化物２３０ｂとの間に酸素の透過を抑制する機能を有する酸化物２４３を配置することで、導電体２４２と、酸化物２３０ｂとの間の電気抵抗が低減されるので好ましい。このような構成とすることで、トランジスタ２００の電気特性およびトランジスタ２００の信頼性を向上させることができる。
酸化物２４３として、元素Ｍを有する金属酸化物を用いてもよい。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。酸化物２４３は、酸化物２３０ｂよりも元素Ｍの濃度が高いことが好ましい。また、酸化物２４３として、酸化ガリウムを用いてもよい。また、酸化物２４３として、Ｉｎ－Ｍ－Ｚｎ酸化物等の金属酸化物を用いてもよい。具体的には、酸化物２４３に用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２４３の膜厚は、０．５ｎｍ以上５ｎｍ以下が好ましく、より好ましくは、１ｎｍ以上３ｎｍ以下である。また、酸化物２４３は、結晶性を有すると好ましい。酸化物２４３が結晶性を有する場合、酸化物２３０中の酸素の放出を好適に抑制することが出来る。例えば、酸化物２４３としては、六方晶などの結晶構造であれば、酸化物２３０中の酸素の放出を抑制できる場合がある。
なお、酸化物２４３は必ずしも設けなくてもよい。その場合、導電体２４２（導電体２４２ａ、および導電体２４２ｂ）と酸化物２３０とが接することで、酸化物２３０中の酸素が導電体２４２へ拡散し、導電体２４２が酸化する場合がある。導電体２４２が酸化することで、導電体２４２の導電率が低下する蓋然性が高い。なお、酸化物２３０中の酸素が導電体２４２へ拡散することを、導電体２４２が酸化物２３０中の酸素を吸収する、と言い換えることができる。
また、酸化物２３０中の酸素が導電体２４２（導電体２４２ａ、および導電体２４２ｂ）へ拡散することで、導電体２４２ａと酸化物２３０ｂとの間、および、導電体２４２ｂと酸化物２３０ｂとの間に異層が形成される場合がある。当該異層は、導電体２４２よりも酸素を多く含むため、当該異層は絶縁性を有すると推定される。このとき、導電体２４２と、当該異層と、酸化物２３０ｂとの３層構造は、金属－絶縁体－半導体からなる３層構造とみなすことができ、ＭＩＳ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造と呼ぶ、またはＭＩＳ構造を主としたダイオード接合構造と呼ぶ場合がある。
なお、上記異層は、導電体２４２と酸化物２３０ｂとの間に形成されることに限られず、例えば、異層が、導電体２４２と酸化物２３０ｃとの間に形成される場合や、導電体２４２と酸化物２３０ｂとの間、および導電体２４２と酸化物２３０ｃとの間に形成される場合がある。
酸化物２４３上には、ソース電極、およびドレイン電極として機能する導電体２４２（導電体２４２ａ、および導電体２４２ｂ）が設けられる。導電体２４２の膜厚は、例えば、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上２５ｎｍ以下、とすればよい。
導電体２４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
絶縁体２７２は、導電体２４２上面に接して設けられており、バリア層として機能することが好ましい。当該構成にすることで、導電体２４２による、絶縁体２８０が有する過剰酸素の吸収を抑制することができる。また、導電体２４２の酸化を抑制することで、トランジスタ２００と配線とのコンタクト抵抗の増加を抑制することができる。よって、トランジスタ２００に良好な電気特性および信頼性を与えることができる。
従って、絶縁体２７２は、酸素の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２７２は、絶縁体２８０よりも酸素の拡散を抑制する機能を有することが好ましい。絶縁体２７２としては、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。また、絶縁体２７２としては、例えば、窒化アルミニウムを含む絶縁体を用いればよい。
なお、図１Ｂ、図１Ｃ、図１Ｄでは、絶縁体２７２は、導電体２４２の上面のみに接しているが、本実施の形態はこれに限られるものではない。例えば、絶縁体２７２が導電体２４２の上面および側面と、酸化物２４３の側面と、酸化物２３０ｂの側面と、酸化物２３０ａの側面と、接する構成にしてもよい。
絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、酸化物２３０ｃの上面に接して配置することが好ましい。絶縁体２５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
絶縁体２２４と同様に、絶縁体２５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。加熱により酸素が放出される絶縁体を、絶縁体２５０として、酸化物２３０ｃの上面に接して設けることにより、酸化物２３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体２５０から導電体２６０への酸素の拡散が抑制される。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる。また、絶縁体２５０の酸素による導電体２６０の酸化を抑制することができる。
また、当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、当該金属酸化物は、比誘電率が高いｈｉｇｈ－ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体２５０と当該金属酸化物との積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
または、当該金属酸化物は、ゲートの一部としての機能を有する場合がある。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲートとして機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
導電体２６０は、図１では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体２６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
また、導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。
また、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構造としてもよい。
絶縁体２８０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンなどを有することが好ましい。このように、絶縁体２８０としてシリコン系酸化物を用いることで、上記の窒化プラズマ処理を行うことで、固相窒化された領域２４１および領域２４５を容易に形成することができる。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコンなどの材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。また、絶縁体２８０は、上記の材料が積層された構造でもよく、例えば、スパッタリング法で成膜した酸化シリコンの上に、ＣＶＤ法で成膜した酸化窒化シリコンを積層した構造とすればよい。また、さらに上に窒化シリコンを積層してもよい。
絶縁体２８０中の水または水素などの不純物濃度が低減されていることが好ましい。また、絶縁体２８０の上面は、平坦化されていてもよい。
なお、図１Ｂ、図１Ｃ、図１Ｄにおいて、絶縁体２８０の絶縁体２８３との界面近傍には領域２４５が形成されているが、本実施の形態はこれに限られるものではない。例えば、絶縁体２８３の成膜において、過剰に水素雰囲気にならない場合などは、絶縁体２８０に領域２４５を形成しない構成にしてもよい。また、絶縁体２２４および絶縁体２１６についても同様に領域２４５を形成しない構成にしてもよい。この場合、領域２４５を形成する代わりに、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２８０、および絶縁体２８２を覆って、絶縁体２７２などと同様の水素バリア性の高い絶縁膜を形成することが好ましい。このような水素バリア性の高い絶縁膜として、例えば、窒化シリコン膜または窒化酸化シリコン膜を用いればよい。窒化シリコン膜を用いる場合、上述の水素原子が低減または除去されたガスを用いて、ＰＥＡＬＤ法またはＰＥＣＶＤ法などで成膜すればよい。ＰＥＡＬＤ法を用いる場合、リアクタントとして、窒素ガスをプラズマ化して得られる窒素ラジカルを用いればよい。
絶縁体２８２および絶縁体２８３は、水または水素などの不純物が、上方から絶縁体２８０に混入するのを抑制するバリア絶縁膜として機能することが好ましい。また、絶縁体２８２および絶縁体２８３は、酸素の透過を抑制するバリア絶縁膜として機能することが好ましい。絶縁体２８２および絶縁体２８３としては、例えば、酸化アルミニウム、窒化シリコン、または窒化酸化シリコンなどの絶縁体を用いればよい。例えば、絶縁体２８２として、酸素に対してバリア性が高い酸化アルミニウムを用い、絶縁体２８３として、水素に対してバリア性が高い窒化シリコンまたは窒化酸化シリコンを用いればよい。
また、絶縁体２８３の上に、層間膜として機能する絶縁体２７４を設けることが好ましい。絶縁体２７４は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
導電体２４０ａおよび導電体２４０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０ａおよび導電体２４０ｂは積層構造としてもよい。なお、図１Ａで導電体２４０ａおよび導電体２４０ｂは、上面視において円形状にしているが、これに限られるものではない。例えば、導電体２４０ａおよび導電体２４０ｂが、上面視において、楕円などの略円形状、四角形などの多角形状、四角形等の多角形の角部を丸めた形状になっていてもよい。
また、導電体２４０を積層構造とする場合、領域２４１と接する導電体には、水または水素などの不純物、および酸素の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物、および酸素の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。
当該導電性材料を用いることで、絶縁体２８０などから拡散する水または水素などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に混入するのをさらに低減することができる。また、絶縁体２８０に添加された酸素が導電体２４０ａおよび導電体２４０ｂに吸収されるのを防ぐことができる。また、領域２４１は酸素に対するバリア性が高いので、酸素が導電体２４０ａおよび導電体２４０ｂに吸収されるのをより低減することができる。
また、導電体２４０ａの上面、および導電体２４０ｂの上面に接して配線として機能する導電体２４６（導電体２４６ａ、および導電体２４６ｂ）を配置してもよい。導電体２４６は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
＜半導体装置の構成材料＞
以下では、半導体装置に用いることができる構成材料について説明する。
＜基板＞
トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
＜絶縁体＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ－ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、または酸化タンタルなどの金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコンまたは窒化シリコンなどの金属窒化物を用いることができる。
また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。
＜導電体＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲートとして機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲートとして機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
＜金属酸化物＞
酸化物２３０として、酸化物半導体として機能する金属酸化物を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたは錫などが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫などとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
［金属酸化物の構造］
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ、多結晶酸化物半導体、ｎｃ－ＯＳ、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、および非晶質酸化物半導体などがある。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ－ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損（ＶＯ：ｏｘｙｇｅｎ ｖａｃａｎｃｙともいう）など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム－ガリウム－亜鉛酸化物（以下、ＩＧＺＯ）は、上述のナノ結晶とすることで安定な構造をとる場合がある。特に、ＩＧＺＯは、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。すなわち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。
酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
なお、本発明の一態様の半導体装置においては、酸化物半導体（金属酸化物）の構造に特に限定はないが、結晶性を有すると好ましい。例えば、酸化物２３０をＣＡＡＣ－ＯＳ構造とし、酸化物２４３を六方晶の結晶構造とすることが出来る。酸化物２３０、及び酸化物２４３を上記の結晶構造とすることで、高い信頼性を有する半導体装置とすることができる。また、酸化物２３０ａ、酸化物２３０ｃ、および酸化物２４３を概略同じ組成とすることができる。
［不純物］
ここで、金属酸化物中における各不純物の影響について説明する。
また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度（ＳＩＭＳにより得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。このため、金属酸化物中の水素はできる限り低減されていることが好ましい。
トランジスタの半導体に用いる金属酸化物として、結晶性の高い薄膜を用いることが好ましい。該薄膜を用いることで、トランジスタの安定性または信頼性を向上させることができる。該薄膜として、例えば、単結晶金属酸化物の薄膜または多結晶金属酸化物の薄膜が挙げられる。しかしながら、単結晶金属酸化物の薄膜または多結晶金属酸化物の薄膜を基板上に形成するには、高温またはレーザー加熱の工程が必要とされる。よって、製造工程のコストが増加し、さらに、スループットも低下してしまう。
＜半導体装置の作製方法＞
次に、図１に示す、本発明に係るトランジスタ２００を有する半導体装置について、作製方法を図２乃至図１４を用いて説明する。また、図２乃至図１４において、各図のＡは上面図を示す。また、各図のＢは、Ａに示すＡ１－Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、各図のＣは、ＡにＡ３－Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、各図のＤは、ＡにＡ５－Ａ６の一点鎖線で示す部位に対応する断面図である。なお、各図のＡの上面図では、図の明瞭化のために一部の要素を省いている。
まず、基板（図示しない）を準備し、当該基板上に絶縁体２１２を成膜する。絶縁体２１２の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。また、成膜時の圧力によって、大気圧下で成膜を行なう常圧ＣＶＤ（ＡＰＣＶＤ：Ａｔｍｏｓｐｈｅｒｉｃ Ｐｒｅｓｓｕｒｅ ＣＶＤ）法、大気圧より低い減圧状態で成膜を行う減圧ＣＶＤ（ＬＰＣＶＤ：Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶＤ）法、に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法としては、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ（Ｔｈｅｒｍａｌ ＡＬＤ）法、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＡＬＤ）法などを用いることができる。
ＡＬＤ法は、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができるので、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、および低温での成膜が可能、などの効果がある。ＰＥＡＬＤ法では、プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
本実施の形態では、絶縁体２１２として、ＣＶＤ法によって窒化シリコンを成膜する。このように、絶縁体２１２として、窒化シリコンなどの銅が透過しにくい絶縁体を用いることにより、絶縁体２１２より下層（図示せず）の導電体に銅など拡散しやすい金属を用いても、当該金属が絶縁体２１２を介して上の層に拡散するのを抑制することができる。また、窒化シリコンのように水または水素などの不純物が透過しにくい絶縁体を用いることにより絶縁体２１２より下層から水または水素などの不純物の拡散を抑制することができる。
次に、絶縁体２１２上に絶縁体２１４を成膜する。絶縁体２１４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１４として、酸化アルミニウムを用いる。
次に、絶縁体２１４上に絶縁体２１６を成膜する。絶縁体２１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１６として、酸化シリコンまたは酸化窒化シリコンを用いる。また、絶縁体２１６は、上述の水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁体２１６の水素濃度を低減することができる。
次に、絶縁体２１６に絶縁体２１４に達する開口を形成する。開口とは、例えば、溝やスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体２１４は、絶縁体２１６をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体２１６に酸化シリコン膜または酸化窒化シリコン膜を用いた場合は、絶縁体２１４は窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
開口の形成後に、導電体２０５ａとなる導電膜を成膜する。該導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体２０５ａとなる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
本実施の形態では、導電体２０５ａとなる導電膜を多層構造とする。まず、スパッタリング法によって窒化タンタルを成膜し、当該窒化タンタルの上に窒化チタンを積層する。このような金属窒化物を導電体２０５ｂの下層に用いることにより、後述する導電体２０５ｂとなる導電膜として銅などの拡散しやすい金属を用いても、当該金属が導電体２０５ａから外に拡散するのを防ぐことができる。
次に、導電体２０５ｂとなる導電膜を成膜する。該導電膜の成膜は、メッキ法、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体２０５ｂとなる導電膜として、銅などの低抵抗導電性材料を成膜する。
次に、ＣＭＰ処理（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を行うことで、導電体２０５ａとなる導電膜、ならびに導電体２０５ｂとなる導電膜の一部を除去し、絶縁体２１６を露出する。その結果、開口部のみに、導電体２０５ａ及び導電体２０５ｂが残存する。これにより、上面が平坦な、導電体２０５を形成することができる。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去される場合がある（図２参照）。
なお、上記においては、導電体２０５を絶縁体２１６の開口に埋め込むように形成したが、本実施の形態はこれに限られるものではない。例えば、絶縁体２１４上に導電体２０５を形成し、導電体２０５上に絶縁体２１６を成膜し、絶縁体２１６にＣＭＰ処理を行うことで、絶縁体２１６の一部を除去し、導電体２０５の表面を露出させてもよい。
次に、絶縁体２１６、および導電体２０５上に絶縁体２２２を成膜する。絶縁体２２２として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体は、酸素、水素、および水に対するバリア性を有する。絶縁体２２２が、水素および水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、および水が、絶縁体２２２を通じてトランジスタ２００の内側へ拡散することが抑制され、酸化物２３０中の酸素欠損の生成を抑制することができる。
絶縁体２２２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
次に、絶縁体２２２上に絶縁体２２４を成膜する。絶縁体２２４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２２４として、酸化シリコンまたは酸化窒化シリコンを用いる。また、絶縁体２２４は、上述の水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁体２２４の水素濃度を低減することができる。絶縁体２２４は、後の工程で酸化物２３０ａと接する絶縁体２２４となるので、このように水素濃度が低減されていることが好適である。
続いて、加熱処理を行うことが好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、加熱処理は、窒素または不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素または不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。
本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。当該加熱処理によって、絶縁体２２４に含まれる水、水素などの不純物を除去することができる。
また、加熱処理は、絶縁体２２２の成膜後に行ってもよい。当該加熱処理は、上述した加熱処理条件を用いることができる。
ここで、絶縁体２２４に過剰酸素領域を形成するために、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦなどの高周波を印加する電源を有してもよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体２２４内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に、脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、当該プラズマ処理の条件を適宜選択することにより、絶縁体２２４に含まれる水、水素などの不純物を除去することができる。その場合、加熱処理は行わなくてもよい。
ここで、絶縁体２２４上に、例えば、スパッタリング法によって、酸化アルミニウムを成膜し、該酸化アルミニウムを絶縁体２２４に達するまで、ＣＭＰを行ってもよい。当該ＣＭＰを行うことで絶縁体２２４表面の平坦化および絶縁体２２４表面の平滑化を行うことができる。当該酸化アルミニウムを絶縁体２２４上に配置してＣＭＰを行うことで、ＣＭＰの終点検出が容易となる。また、ＣＭＰによって、絶縁体２２４の一部が研磨されて、絶縁体２２４の膜厚が薄くなることがあるが、絶縁体２２４の成膜時に膜厚を調整すればよい。絶縁体２２４表面の平坦化および平滑化を行うことで、後に成膜する酸化物の被覆率の悪化を防止し、半導体装置の歩留りの低下を防ぐことができる場合がある。また、絶縁体２２４上に、スパッタリング法によって、酸化アルミニウムを成膜することにより、絶縁体２２４に酸素を添加することができるので好ましい。
次に、絶縁体２２４上に、酸化膜２３０Ａ、酸化膜２３０Ｂを順に成膜する（図２参照）。なお、上記酸化膜は、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜２３０Ａ、および酸化膜２３０Ｂ上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜２３０Ａと酸化膜２３０Ｂとの界面近傍を清浄に保つことができる。
酸化膜２３０Ａおよび、酸化膜２３０Ｂの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
例えば、酸化膜２３０Ａ、および酸化膜２３０Ｂをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のＩｎ－Ｍ－Ｚｎ酸化物ターゲットを用いることができる。
特に、酸化膜２３０Ａの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４に供給される場合がある。したがって、酸化膜２３０Ａのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
また、酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。また、基板を加熱しながら成膜を行うことによって、当該酸化膜の結晶性を向上させることができる。ただし、本発明の一態様はこれに限定されない。酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を、３０％を超えて１００％以下、好ましくは７０％以上１００％以下として成膜すると、酸素過剰型の酸化物半導体が形成される。酸素過剰型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い信頼性が得られる。
本実施の形態では、酸化膜２３０Ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［原子数比］（２：２：１［原子数比］）、あるいは１：３：４［原子数比］のターゲットを用いて成膜する。また、酸化膜２３０Ｂとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］、あるいは１：１：１［原子数比］のターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０に求める特性に合わせて形成するとよい。
次に、加熱処理を行ってもよい。加熱処理は、上述した加熱処理条件を用いることができる。加熱処理によって、酸化膜２３０Ａ、および酸化膜２３０Ｂ中の水、水素などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
次に、酸化膜２３０Ｂ上に酸化膜２４３Ａを成膜する（図２参照）。酸化膜２４３Ａの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。酸化膜２４３Ａは、Ｉｎに対するＧａの原子数比が、酸化膜２３０ＢのＩｎに対するＧａの原子数比より大きいことが好ましい。本実施の形態では、酸化膜２４３Ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜する。
次に、酸化膜２４３Ａ上に導電膜２４２Ａを成膜する（図２参照）。導電膜２４２Ａの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
次に、導電膜２４２Ａ上に絶縁膜２７２Ａを成膜する（図２参照）。絶縁膜２７２Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。絶縁膜２７２Ａは、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、スパッタリング法またはＡＬＤ法によって、酸化アルミニウム、窒化シリコン、酸化シリコン、または、酸化ガリウムを成膜してもよい。
次に、リソグラフィー法を用いて、酸化膜２３０Ａ、酸化膜２３０Ｂ、酸化膜２４３Ａ、導電膜２４２Ａ、および絶縁膜２７２Ａを島状に加工して、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、導電体層２４２Ｂ、および絶縁体層２７２Ｂを形成する（図３参照）。ここで、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、導電体層２４２Ｂ、および絶縁体層２７２Ｂは、少なくとも一部が導電体２０５と重なるように形成する。また、当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。なお、当該工程において、絶縁体２２４の酸化物２３０ａと重ならない領域の膜厚が薄くなることがある。
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことができる。
また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、導電膜２４２Ａ上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。導電膜２４２Ａなどのエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。導電膜２４２Ａなどのエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
ここで、絶縁体層２７２Ｂが導電体層２４２Ｂのマスクとして機能するので、図３Ｃ、図３Ｄに示すように、導電体層２４２Ｂは側面と上面の間に湾曲面を有しない。これにより、図１に示す導電体２４２ａおよび導電体２４２ｂは、側面と上面が交わる端部が角状になる。導電体２４２の側面と上面が交わる端部が角状になることで、当該端部が曲面を有する場合に比べて、導電体２４２の断面積が大きくなる。これにより、導電体２４２の抵抗が低減されるので、トランジスタ２００のオン電流を大きくすることができる。
また、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、導電体層２４２Ｂ、および絶縁体層２７２Ｂの側面は、絶縁体２２２の上面に対し、概略垂直であることが好ましい。酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、導電体層２４２Ｂ、および絶縁体層２７２Ｂの側面が、絶縁体２２２の上面に対し、概略垂直であることで、複数のトランジスタ２００を設ける際に、小面積化、高密度化が可能となる。ただし、これに限られず、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、導電体層２４２Ｂ、および絶縁体層２７２Ｂの側面と絶縁体２２２の上面のなす角が低い角度になる構成にしてもよい。
次に、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、導電体層２４２Ｂ、および絶縁体層２７２Ｂの上に、絶縁体２８０を成膜する（図４参照）。絶縁体２８０となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、絶縁体２８０として、スパッタリング法を用いて酸化シリコン膜を成膜し、その上にＰＥＡＬＤ法またはサーマルＡＬＤ法を用いて酸化シリコン膜を成膜すればよい。また、絶縁体２８０は、上述の水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁体２８０の水素濃度を低減することができる。
次に、絶縁体２８０にＣＭＰ処理を行い、上面が平坦な絶縁体２８０を形成する（図４参照）。なお、絶縁体２２４と同様に、絶縁体２８０上に、例えば、スパッタリング法によって、酸化アルミニウムを成膜し、該酸化アルミニウムを絶縁体２８０に達するまで、ＣＭＰを行ってもよい。
次に、マイクロ波、またはＲＦ等の高周波を絶縁体２８０、酸化物２３０ｂ、および酸化物２３０ａに照射してもよい。照射されたマイクロ波、またはＲＦ等の高周波は絶縁体２８０、酸化物２３０ｂ、および酸化物２３０ａ中に浸透して、これらの中の水素を除去する。特に、酸化物２３０ａおよび酸化物２３０ｂにおいては、ＶｏＨの結合が切断される反応が起きて、別言すると「ＶＯＨ→Ｖｏ＋Ｈ」という反応が起きて、脱水素化されることになる。このとき発生した水素の一部は、酸素と結合してＨ２Ｏとして、酸化物２３０、および絶縁体２８０から除去される場合がある。また、水素の一部は、導電体２４２にゲッタリングされる場合がある。このように、マイクロ波、またはＲＦ等の高周波を照射することで、絶縁体２８０、酸化物２３０ｂ、および酸化物２３０ａ中の水素濃度を低減することができる。なお、マイクロ波、またはＲＦ等の高周波の照射は、上記ＣＭＰ処理の前に行ってもよい。
また、マイクロ波、またはＲＦ等の高周波によって酸素ガスをプラズマ化し、酸素ラジカルを形成してもよい。つまり、絶縁体２８０、酸化物２３０ｂ、および酸化物２３０ａに酸素を有する雰囲気でプラズマ処理を行ってもよい。このような処理を以下において、酸素プラズマ処理という場合がある。また、形成した酸素ラジカルによって、絶縁体２８０、酸化物２３０ｂ、および酸化物２３０ａ中に酸素を供給することができる。また、絶縁体２８０、酸化物２３０ｂ、および酸化物２３０ａに酸素を有する雰囲気でプラズマ処理を行う場合、酸化物２３０にマイクロ波、またはＲＦ等の高周波が照射されにくい構成にしてもよい。
なお、酸素プラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する、マイクロ波処理装置を用いることが好ましい。また、マイクロ波処理装置は基板側にＲＦを印加する電源を有してもよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができる。また、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素イオンを、効率よく絶縁体２８０および酸化物２３０中に導くことができる。また、上記酸素プラズマ処理は、減圧下で行うことが好ましく、圧力を６０Ｐａ以上、好ましくは１３３Ｐａ以上、より好ましくは２００Ｐａ以上、さらに好ましくは４００Ｐａ以上とすればよい。また、酸素流量比（Ｏ２／Ｏ２＋Ａｒ）が５０％以下、好ましくは１０％以上３０％以下で行うとよい。また、処理温度は、７５０℃以下、好ましくは５００℃以下、例えば４００℃程度で行えばよい。また、酸素プラズマ処理を行った後に、外気に曝すことなく、連続して熱処理を行ってもよい。当該熱処理の温度は、７５０℃以下、好ましくは５００℃以下、とすればよい。
また、酸素プラズマ処理を行った後に、外気に曝すことなく、連続して上述した窒素プラズマ処理を行ってもよい。当該酸素プラズマ処理および窒素プラズマ処理は、同一チャンバー内で行ってもよいし、マルチチャンバー型の処理装置の異なるチャンバーで行ってもよい。これにより、領域２４１と同様の固相窒化領域を絶縁体２８０の表面に形成できるので、酸素プラズマ処理で水素濃度を低減した絶縁体２８０に、新たに水素が混入するのを低減することができる。
次に、絶縁体２８０の一部、絶縁体層２７２Ｂの一部、導電体層２４２Ｂ、および酸化物層２４３Ｂの一部を加工して、酸化物２３０ｂに達する開口を形成する（図５参照）。該開口は、導電体２０５と重なるように形成することが好ましい。該開口の形成によって、酸化物２４３ａ、酸化物２４３ｂ、導電体２４２ａ、導電体２４２ｂ、絶縁体２７２ａ、および絶縁体２７２ｂを形成する。
絶縁体２８０の一部、絶縁体層２７２Ｂの一部、導電体層２４２Ｂ、および酸化物層２４３Ｂの一部の加工は、ドライエッチング法、またはウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、当該加工は、それぞれ異なる条件で加工してもよい。例えば、絶縁体２８０の一部をドライエッチング法で加工し、絶縁体層２７２Ｂの一部をウェットエッチング法で加工し、酸化物層２４３Ｂ、および導電体層２４２Ｂの一部をドライエッチング法で加工してもよい。
これまでのドライエッチングなどの処理を行うことによって、エッチングガスなどに起因した不純物が酸化物２３０ａ、および酸化物２３０ｂなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
上記の不純物などを除去するために、洗浄を行う。洗浄方法としては、洗浄液など用いたウェット洗浄、プラズマを用いたプラズマ処理、または加熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。
ウェット洗浄としては、シュウ酸、リン酸、アンモニア水、またはフッ化水素酸などを炭酸水または純水で希釈した水溶液を用いて洗浄処理を行ってもよい。または、純水または炭酸水を用いた超音波洗浄を行ってもよい。
上記エッチング後、または上記洗浄後に加熱処理を行ってもよい。加熱処理は、例えば、１００℃以上４５０℃以下、より好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物２３０ａおよび酸化物２３０ｂに酸素を供給して、酸素欠損ＶＯの低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、酸素雰囲気で加熱処理した後に、大気に露出せずに連続して窒素雰囲気で加熱処理を行ってもよい。
次に、酸化膜２３０Ｃを成膜する（図６参照）。酸化膜２３０Ｃの成膜前に加熱処理を行っても良く、当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して酸化膜２３０Ｃを成膜することが好ましい。また、当該加熱処理は、酸素を含む雰囲気で行うことが好ましい。このような処理を行うことによって、酸化物２３０ｂの表面などに吸着している水分および水素を除去し、さらに酸化物２３０ａおよび酸化物２３０ｂ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましく、さらに好ましくは１５０℃以上３５０℃以下である。本実施の形態では、加熱処理の温度を２００℃とし、減圧下で行う。
ここで、酸化膜２３０Ｃは、少なくとも酸化物２３０ａの側面の一部、酸化物２３０ｂの側面の一部および上面の一部、酸化物２４３の側面の一部、導電体２４２の側面の一部、絶縁体２７２の側面の一部、および絶縁体２８０の側面と接するように設けられることが好ましい。導電体２４２は、酸化物２４３、絶縁体２７２、酸化膜２３０Ｃに囲まれることで、以降の工程において導電体２４２の酸化による導電率の低下を抑制することができる。
酸化膜２３０Ｃの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。酸化膜２３０Ｃとして、Ｉｎに対するＧａの原子数比が、酸化膜２３０ＢのＩｎに対するＧａの原子数比より大きいことが好ましい。本実施の形態では、酸化膜２３０Ｃとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜する。
尚、酸化膜２３０Ｃは、積層としてもよい。例えば、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜して、連続してＩｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜してもよい。
酸化膜２３０Ｃの成膜時に、スパッタリングガスに含まれる酸素の一部が酸化物２３０ａおよび酸化物２３０ｂに供給される場合がある。または、酸化膜２３０Ｃの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体２８０に供給される場合がある。したがって、酸化膜２３０Ｃのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
次に、加熱処理を行っても良い。また、当該加熱処理を減圧下で行い、大気に暴露することなく、連続して、絶縁膜２５０Ａの成膜を行ってもよい。当該加熱処理を行うことによって、酸化膜２３０Ｃの表面などに吸着している水分および水素を除去し、さらに酸化物２３０ａ、酸化物２３０ｂおよび酸化膜２３０Ｃ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。本実施の形態では、加熱処理の温度を２００℃とする。
次に、酸化膜２３０Ｃ上に絶縁膜２５０Ａを成膜する（図６参照）。絶縁膜２５０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて成膜することができる。また、絶縁膜２５０Ａは、上述の水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁膜２５０Ａの水素濃度を低減することができる。絶縁膜２５０Ａは、後の工程で酸化物２３０ｃと接する絶縁体２５０となるので、このように水素濃度が低減されていることが好適である。なお、絶縁膜２５０Ａの成膜後に、絶縁体２８０成膜後に行ったマイクロ波、またはＲＦ等の高周波の照射または酸素プラズマ処理を行ってもよい。
次に、導電膜２６０Ａａおよび導電膜２６０Ａｂを成膜する（図７参照）。導電膜２６０Ａａおよび導電膜２６０Ａｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、ＣＶＤ法を用いることが好ましい。本実施の形態では、ＡＬＤ法を用いて、導電膜２６０Ａａを成膜し、ＣＶＤ法を用いて導電膜２６０Ａｂを成膜する。
次に、ＣＭＰ処理によって、酸化膜２３０Ｃ、絶縁膜２５０Ａ、導電膜２６０Ａａおよび導電膜２６０Ａｂを絶縁体２８０が露出するまで研磨することによって、酸化物２３０ｃ、絶縁体２５０および導電体２６０（導電体２６０ａおよび導電体２６０ｂ）を形成する（図８参照）。
次に、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。該加熱処理によって、絶縁体２５０および絶縁体２８０中の水分濃度および水素濃度を低減させることができる。なお、上記加熱処理後、大気に曝すことなく連続して、絶縁体２８２の成膜を行ってもよい。
次に、導電体２６０上、酸化物２３０ｃ上、絶縁体２５０上、および絶縁体２８０上に、絶縁体２８２を形成する。絶縁体２８２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる（図９参照）。絶縁体２８２となる絶縁膜としては、例えば、スパッタリング法によって、酸化アルミニウムを成膜することが好ましい。スパッタリング法を用いて、酸素を含む雰囲気で絶縁体２８２の成膜を行うことで、成膜しながら、絶縁体２８０に酸素を添加することができる。このとき、基板加熱を行いながら、絶縁体２８０を成膜することが好ましい。また、導電体２６０の上面に接して、絶縁体２８２を形成することで、この後の加熱処理において、絶縁体２８０が有する酸素が導電体２６０へ吸収されることを抑制することができるので好ましい。
次に、絶縁体２８２の一部、絶縁体２８０の一部、絶縁体２２４の一部、絶縁体２２２の一部、絶縁体２１６の一部、および絶縁体２１４の一部、を加工して、絶縁体２１２に達する開口を形成する（図１０参照）。該開口は、トランジスタ２００が囲まれるように形成される場合がある。または、該開口は、複数のトランジスタ２００が囲まれるように形成される場合がある。よって、該開口において、絶縁体２８２の側面の一部、絶縁体２８０の側面の一部、絶縁体２２４の側面の一部、絶縁体２２２の側面の一部、絶縁体２１６の側面の一部、および絶縁体２１４の側面の一部が露出する。
絶縁体２８２の一部、絶縁体２８０の一部、絶縁体２２４の一部、絶縁体２２２の一部、絶縁体２１６の一部、および絶縁体２１４の一部の加工は、ドライエッチング法、またはウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、当該加工は、それぞれ異なる条件で加工してもよい。
次に、窒素プラズマ処理を行い、絶縁体２８０、絶縁体２２４、および絶縁体２１６の露出した側面に、絶縁体２８０、絶縁体２２４、および絶縁体２１６の他の領域より窒素濃度が高い領域２４５を形成する（図１０参照）。窒素プラズマ処理では、マイクロ波、またはＲＦ等の高周波を用いて窒素ガスをプラズマ化し、当該窒素プラズマを作用させて、絶縁体２８０、絶縁体２２４、および絶縁体２１６の側面近傍を固相窒化させることができる。また、窒素プラズマ処理では、窒素ガスに加えてアルゴンなどの希ガスを導入することが好ましい。
なお、窒素プラズマ処理として、例えば、窒素ガスをマイクロ波によってプラズマ化するマイクロ波処理を行うことが好ましい。窒素を含む雰囲気のマイクロ波処理では、後述するマイクロ波処理装置を用いて、高密度プラズマを発生させることが好ましい。また、マイクロ波処理装置は基板側にＲＦを印加する電源を有してもよい。窒素を含む雰囲気において、高密度プラズマを用いることより、高密度の窒素ラジカルを生成することができる。また、基板側にＲＦを印加することで、高密度プラズマによって生成されたイオンを、効率よく絶縁体２８０、絶縁体２２４、および絶縁体２１６中に導くことができる。また、窒素を含む雰囲気のマイクロ波処理は、減圧下で行うことが好ましく、圧力を４００Ｐａ以下、好ましくは２００Ｐａ以下、より好ましくは６０Ｐａ以下、さらに好ましくは１２Ｐａ以下とすればよい。また、窒素流量比（Ｎ２／Ｎ２＋Ａｒ）が５０％以下、好ましくは１０％以上３０％以下で行うとよい。また、処理温度は、例えば４００℃程度で行えばよい。
また、このとき、マイクロ波、またはＲＦ等の高周波を絶縁体２８０などに照射してもよい。照射されたマイクロ波、またはＲＦ等の高周波は絶縁体２８０、酸化物２３０ｂ、および酸化物２３０ａなどに浸透して、これらの中の水素を除去できることがある。例えば、酸化物２３０ａおよび酸化物２３０ｂにおいては、ＶｏＨの結合が切断される反応が起きて、別言すると「ＶＯＨ→Ｖｏ＋Ｈ」という反応が起きて、脱水素化されることになる。このとき発生した水素の一部は、酸素と結合してＨ２Ｏとして、酸化物２３０、および絶縁体２８０から除去される場合がある。また、水素の一部は、導電体２４２にゲッタリングされる場合がある。
また、図示していないが、領域２４５を形成する窒素プラズマ処理によって、絶縁体２１４、絶縁体２２２、および絶縁体２８２の開口の側面も固相窒化される場合がある。
次に、絶縁体２８２、絶縁体２８０、絶縁体２２４、絶縁体２２２、絶縁体２１６、および絶縁体２１４を覆って、絶縁体２８３を成膜する（図１１参照）。図１１に示すように、絶縁体２８３は、上記開口の底面において、絶縁体２１２と接する。つまり、トランジスタ２００は、上面及び側面が絶縁体２８３に、下面が絶縁体２１２に包み込まれることになる。このように、バリア性の高い絶縁体２８３および絶縁体２１２でトランジスタ２００を包み込むことで、外部から水分、および水素が侵入するのを防止することができる。
絶縁体２８３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。上記のように、絶縁体２８３を成膜する前に、絶縁体２８０、絶縁体２２４、および絶縁体２１６の側面に領域２４５を形成しておくことで、絶縁体２８３の成膜に、チャンバー内に大量の水素を発生させる成膜方法を用いても、当該水素が絶縁体２８０、絶縁体２２４、および絶縁体２１６に混入するのを低減することができる。よって、絶縁体２８３の成膜にＰＥＣＶＤ法などの段差被覆性の良好な成膜方法を用いることができるので、絶縁体２８３を絶縁体２８０などの段差に対して、段切れやピンホールを形成することなく成膜することができる。
次に、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。当該加熱処理によって、絶縁体２８２の成膜によって添加された酸素を絶縁体２８０へ拡散させ、さらに酸化物２３０ｃを介して、酸化物２３０ａ、および酸化物２３０ｂへ供給することができる。このように、酸化物２３０に加酸素化処理を行うことで、酸化物２３０（酸化物２３０ｂ）中の酸素欠損を酸素により修復させる、別言すると「Ｖｏ＋Ｏ→ｎｕｌｌ」という反応を促進させることができる。さらに、酸化物２３０中に残存した水素に供給された酸素が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物２３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。なお、当該加熱処理は、絶縁体２８３の成膜後に限らず、絶縁体２８２の成膜後に行ってもよい。
次に絶縁体２８３上に、絶縁体２７４を成膜する（図１２参照）。絶縁体２７４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。また、絶縁体２７４は、上述の水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁体２７４の水素濃度を低減することができる。
次に、絶縁体２７４にＣＭＰ処理を行い、上面が平坦な絶縁体２７４を形成する（図１２参照）。
次に、絶縁体２７２ａ、絶縁体２８０、絶縁体２８２、絶縁体２８３、および絶縁体２７４に、導電体２４２ａに達する開口２５５ａを、絶縁体２７２ｂ、絶縁体２８０、絶縁体２８２、絶縁体２８３、および絶縁体２７４に、導電体２４２ｂに達する開口２５５ｂを形成する（図１２参照）。当該開口の形成は、リソグラフィー法を用いて行えばよい。なお、図１２Ａで開口２５５ａおよび開口２５５ｂは、上面視において円形状にしているが、これに限られるものではない。例えば、開口２５５ａおよび開口２５５ｂが、上面視において、楕円などの略円形状、四角形などの多角形状、四角形等の多角形の角部を丸めた形状になっていてもよい。
次に、窒素プラズマ処理を行い、絶縁体２７４、および絶縁体２８０の露出した上面および側面に、絶縁体２７４、および絶縁体２８０の他の領域より窒素濃度が高い領域２４１を形成する（図１３参照）。絶縁体２８０の開口２５５ａの内壁に領域２４１ａが形成され、絶縁体２８０の開口２５５ｂの内壁に領域２４１ｂが形成され、絶縁体２７４の上面、開口２５５ａの内壁、および開口２５５ｂの内壁に領域２４１ｃが形成される。窒素プラズマ処理では、マイクロ波、またはＲＦ等の高周波を用いて窒素ガスをプラズマ化し、当該窒素プラズマを作用させて、絶縁体２７４、および絶縁体２８０の露出した上面近傍および側面近傍を固相窒化させることができる。また、窒素プラズマ処理では、窒素ガスに加えてアルゴンなどの希ガスを導入することが好ましい。
なお、窒素プラズマ処理として、例えば、窒素ガスをマイクロ波によってプラズマ化するマイクロ波処理を行うことが好ましい。窒素を含む雰囲気のマイクロ波処理では、後述するマイクロ波処理装置を用いて、高密度プラズマを発生させることが好ましい。また、マイクロ波処理装置は基板側にＲＦを印加する電源を有してもよい。窒素を含む雰囲気において、高密度プラズマを用いることより、高密度の窒素ラジカルを生成することができる。基板側にＲＦを印加することで、高密度プラズマによって生成されたイオンを、効率よく絶縁体２７４、および絶縁体２８０中に導くことができる。また、窒素を含む雰囲気のマイクロ波処理は、減圧下で行うことが好ましく、圧力を４００Ｐａ以下、好ましくは２００Ｐａ以下、より好ましくは６０Ｐａ以下、さらに好ましくは１２Ｐａ以下とすればよい。また、窒素流量比（Ｎ２／Ｎ２＋Ａｒ）が５０％以下、好ましくは１０％以上３０％以下で行うとよい。また、処理温度は、例えば４００℃程度で行えばよい。
上記のような領域２４１は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有する。このような領域２４１が導電体２４０と絶縁体２７４および絶縁体２８０との間に形成されることで、絶縁体２７４および絶縁体２８０に含まれる水素が導電体２４０に混入するのを低減することができる。よって、導電体２４０から導電体２４２および酸化物２３０に拡散する水素の量を低減することができる。水素などの不純物が十分に低減された酸化物２３０をトランジスタ２００のチャネル形成領域に用いることで、ノーマリーオフ特性にすることができ、安定した電気特性を有するとともに、信頼性を向上させることができる。
また、窒素プラズマ処理の際に、マイクロ波、またはＲＦ等の高周波を絶縁体２７４、および絶縁体２８０などに照射してもよい。照射されたマイクロ波、またはＲＦ等の高周波は絶縁体２７４、絶縁体２８０、酸化物２３０ｂ、および酸化物２３０ａなどに浸透して、これらの中の水素を除去できることがある。
また、当該窒素プラズマ処理において、開口２５５ａの底面で導電体２４２ａが、開口２５５ｂの底面で導電体２４２ｂが露出している。これにより、導電体２４２ａの表面近傍に、導電体２４２ａの他の領域より窒素濃度が高い領域２４４ａが形成され、導電体２４２ｂの表面近傍に、導電体２４２ｂの他の領域より窒素濃度が高い領域２４４ｂが形成される。領域２４４は、導電体２４２の他の領域と概略同程度の抵抗率を有することが好ましい。ゆえに、領域２４４は、ソース電極またはドレイン電極として機能する導電体２４２の導電性を大きく妨げるものではない。よって、上記窒素プラズマ処理で領域２４１を形成しても、導電体２４２に特別な後処理を行う必要はない。
ＣＶＤ法などを用いて領域２４１に相当する絶縁膜を成膜する場合、導電体２４２上にも当該絶縁膜が成膜されてしまうため、開口２５５ａおよび開口２５５ｂの底部の当該絶縁膜のみ除去する工程が必要となる。しかし、本実施の形態に示すように、窒素プラズマ処理を用いて、開口２５５ａおよび開口２５５ｂの側面だけに、バリア膜として機能する領域２４１を形成することにより、余計な除去工程を必要としないので、半導体装置の生産性を向上させることができる。
また、図示していないが、領域２４１を形成する窒素プラズマ処理によって、領域２４４だけでなく、絶縁体２７２ａ、絶縁体２７２ｂ、絶縁体２８２、および絶縁体２８３の開口の側面も固相窒化される場合がある。
次に、導電体２４０ａおよび導電体２４０ｂとなる導電膜を成膜する。導電体２４０ａおよび導電体２４０ｂとなる導電膜は、水、水素など不純物の透過を抑制する機能を有する導電体を含む積層構造とすることが望ましい。たとえば、窒化タンタル、窒化チタンなどと、タングステン、モリブデン、銅など、と、の積層とすることができる。導電体２４０となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、ＣＭＰ処理を行うことで、導電体２４０ａおよび導電体２４０ｂとなる導電膜の一部を除去し、絶縁体２７４の上面（領域２４１ｃということもできる。）を露出する。その結果、開口２５５ａおよび開口２５５ｂのみに、当該導電膜が残存することで上面が平坦な導電体２４０ａおよび導電体２４０ｂを形成することができる（図１４参照）。なお、当該ＣＭＰ処理により、絶縁体２７４の上面の一部が除去され、絶縁体２７４の上面近傍に形成された領域２４１ｃも同時に除去される場合がある。
次に、導電体２４６となる導電膜を成膜する。導電体２４６となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、導電体２４６となる導電膜をリソグラフィー法によって加工し、導電体２４０ａの上面と接する導電体２４６ａおよび導電体２４０ｂの上面と接する導電体２４６ｂを形成する（図１参照）。
以上により、図１に示すトランジスタ２００を有する半導体装置を作製することができる。図２乃至図１４に示すように、本実施の形態に示す半導体装置の作製方法を用いることで、トランジスタ２００を作製することができる。
＜マイクロ波処理装置＞
以下では、上記半導体装置の作製方法に用いることができる、マイクロ波処理装置について説明する。
まずは、半導体装置などの製造時に不純物の混入が少ない製造装置の構成について図１５、図１６および図１７を用いて説明する。
図１５は、枚葉式マルチチャンバーの製造装置２７００の上面図を模式的に示している。製造装置２７００は、基板を収容するカセットポート２７６１と、基板のアライメントを行うアライメントポート２７６２と、を備える大気側基板供給室２７０１と、大気側基板供給室２７０１から、基板を搬送する大気側基板搬送室２７０２と、基板の搬入を行い、かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室２７０３ａと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減圧へ切り替えるアンロードロック室２７０３ｂと、真空中の基板の搬送を行う搬送室２７０４と、チャンバー２７０６ａと、チャンバー２７０６ｂと、チャンバー２７０６ｃと、チャンバー２７０６ｄと、を有する。
また、大気側基板搬送室２７０２は、ロードロック室２７０３ａおよびアンロードロック室２７０３ｂと接続され、ロードロック室２７０３ａおよびアンロードロック室２７０３ｂは、搬送室２７０４と接続され、搬送室２７０４は、チャンバー２７０６ａ、チャンバー２７０６ｂ、チャンバー２７０６ｃおよびチャンバー２７０６ｄと接続する。
なお、各室の接続部にはゲートバルブＧＶが設けられており、大気側基板供給室２７０１と、大気側基板搬送室２７０２を除き、各室を独立して真空状態に保持することができる。また、大気側基板搬送室２７０２には搬送ロボット２７６３ａが設けられており、搬送室２７０４には搬送ロボット２７６３ｂが設けられている。搬送ロボット２７６３ａおよび搬送ロボット２７６３ｂによって、製造装置２７００内で基板を搬送することができる。
搬送室２７０４および各チャンバーの背圧（全圧）は、例えば、１×１０－４Ｐａ以下、好ましくは３×１０－５Ｐａ以下、さらに好ましくは１×１０－５Ｐａ以下とする。また、搬送室２７０４および各チャンバーの質量電荷比（ｍ／ｚ）が１８である気体分子（原子）の分圧は、例えば、３×１０－５Ｐａ以下、好ましくは１×１０－５Ｐａ以下、さらに好ましくは３×１０－６Ｐａ以下とする。また、搬送室２７０４および各チャンバーのｍ／ｚが２８である気体分子（原子）の分圧は、例えば、３×１０－５Ｐａ以下、好ましくは１×１０－５Ｐａ以下、さらに好ましくは３×１０－６Ｐａ以下とする。また、搬送室２７０４および各チャンバーのｍ／ｚが４４である気体分子（原子）の分圧は、例えば、３×１０－５Ｐａ以下、好ましくは１×１０－５Ｐａ以下、さらに好ましくは３×１０－６Ｐａ以下とする。
なお、搬送室２７０４および各チャンバー内の全圧および分圧は、質量分析計を用いて測定することができる。例えば、株式会社アルバック製四重極形質量分析計（Ｑ－ｍａｓｓともいう。）Ｑｕｌｅｅ ＣＧＭ－０５１を用いればよい。
また、搬送室２７０４および各チャンバーは、外部リークまたは内部リークが少ない構成とすることが望ましい。例えば、搬送室２７０４および各チャンバーのリークレートは、３×１０－６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０－６Ｐａ・ｍ３／ｓ以下とする。また、例えば、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０－７Ｐａ・ｍ３／ｓ以下、好ましくは３×１０－８Ｐａ・ｍ３／ｓ以下とする。また、例えば、ｍ／ｚが２８である気体分子（原子）のリークレートが１×１０－５Ｐａ・ｍ３／ｓ以下、好ましくは１×１０－６Ｐａ・ｍ３／ｓ以下とする。また、例えば、ｍ／ｚが４４である気体分子（原子）のリークレートが３×１０－６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０－６Ｐａ・ｍ３／ｓ以下とする。
なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から導出すればよい。リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要がある。
例えば、搬送室２７０４および各チャンバーの開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リークを低減することができる。
また、製造装置２７００を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の部材を鉄、クロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロムおよびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。
または、前述の製造装置２７００の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
製造装置２７００の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
搬送室２７０４および各チャンバーに存在する吸着物は、内壁などに吸着しているために搬送室２７０４および各チャンバーの圧力に影響しないが、搬送室２７０４および各チャンバーを排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないものの、排気能力の高いポンプを用いて、搬送室２７０４および各チャンバーに存在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、搬送室２７０４および各チャンバーをベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを搬送室２７０４および各チャンバーに導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。
または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで搬送室２７０４および各チャンバー内の圧力を高め、一定時間経過後に再び搬送室２７０４および各チャンバーを排気する処理を行うと好ましい。加熱したガスの導入により搬送室２７０４および各チャンバー内の吸着物を脱離させることができ、搬送室２７０４および各チャンバー内に存在する不純物を低減することができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５回以下の範囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下である不活性ガスまたは酸素などを導入することで搬送室２７０４および各チャンバー内の圧力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、さらに好ましくは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分以下、好ましくは５分以上１２０分以下とすればよい。その後、搬送室２７０４および各チャンバーを５分以上３００分以下、好ましくは１０分以上１２０分以下の期間排気する。
次に、チャンバー２７０６ｂおよびチャンバー２７０６ｃについて図１６に示す断面模式図を用いて説明する。
チャンバー２７０６ｂおよびチャンバー２７０６ｃは、例えば、被処理物にマイクロ波処理を行うことが可能なチャンバーである。なお、チャンバー２７０６ｂと、チャンバー２７０６ｃと、はマイクロ波処理を行う際の雰囲気が異なるのみである。そのほかの構成については共通するため、以下ではまとめて説明を行う。
チャンバー２７０６ｂおよびチャンバー２７０６ｃは、スロットアンテナ板２８０８と、誘電体板２８０９と、基板ホルダ２８１２と、排気口２８１９と、を有する。また、チャンバー２７０６ｂおよびチャンバー２７０６ｃの外などには、ガス供給源２８０１と、バルブ２８０２と、高周波発生器２８０３と、導波管２８０４と、モード変換器２８０５と、ガス管２８０６と、導波管２８０７と、マッチングボックス２８１５と、高周波電源２８１６と、真空ポンプ２８１７と、バルブ２８１８と、が設けられる。
高周波発生器２８０３は、導波管２８０４を介してモード変換器２８０５と接続している。モード変換器２８０５は、導波管２８０７を介してスロットアンテナ板２８０８に接続している。スロットアンテナ板２８０８は、誘電体板２８０９と接して配置される。また、ガス供給源２８０１は、バルブ２８０２を介してモード変換器２８０５に接続している。そして、モード変換器２８０５、導波管２８０７および誘電体板２８０９を通るガス管２８０６によって、チャンバー２７０６ｂおよびチャンバー２７０６ｃにガスが送られる。また、真空ポンプ２８１７は、バルブ２８１および排気口２８１９を介して、チャンバー２７０６ｂおよびチャンバー２７０６ｃからガスなどを排気する機能を有する。また、高周波電源２８１６は、マッチングボックス２８１５を介して基板ホルダ２８１２に接続している。
基板ホルダ２８１２は、基板２８１１を保持する機能を有する。例えば、基板２８１１を静電チャックまたは機械的にチャックする機能を有する。また、高周波電源２８１６から電力を供給される電極としての機能を有する。また、内部に加熱機構２８１３を有し、基板２８１１を加熱する機能を有する。
真空ポンプ２８１７としては、例えば、ドライポンプ、メカニカルブースターポンプ、イオンポンプ、チタンサブリメーションポンプ、クライオポンプまたはターボ分子ポンプなどを用いることができる。また、真空ポンプ２８２７に加えて、クライオトラップを用いてもよい。クライオポンプおよびクライオトラップを用いると、水を効率よく排気できて特に好ましい。
また、加熱機構２８１３としては、例えば、抵抗発熱体などを用いて加熱する加熱機構とすればよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）またはＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）を用いることができる。ＧＲＴＡは、高温のガスを用いて加熱処理を行う。ガスとしては、不活性ガスが用いられる。
また、ガス供給源２８０１は、マスフローコントローラを介して、精製機と接続されていてもよい。ガスは、露点が－８０℃以下、好ましくは－１００℃以下であるガスを用いることが好ましい。例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いればよい。
誘電体板２８０９としては、例えば、酸化シリコン（石英）、酸化アルミニウム（アルミナ）または酸化イットリウム（イットリア）などを用いればよい。また、誘電体板２８０９の表面に、さらに別の保護層が形成されていてもよい。保護層としては、酸化マグネシウム、酸化チタン、酸化クロム、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化シリコン、酸化アルミニウムまたは酸化イットリウムなどを用いればよい。誘電体板２８０９は、後述する高密度プラズマ２８１０の特に高密度領域に曝されることになるため、保護層を設けることで損傷を緩和することができる。その結果、処理時のパーティクルの増加などを抑制することができる。
高周波発生器２８０３では、例えば、０．３ＧＨｚ以上３．０ＧＨｚ以下、０．７ＧＨｚ以上１．１ＧＨｚ以下、または２．２ＧＨｚ以上２．８ＧＨｚ以下のマイクロ波を発生させる機能を有する。高周波発生器２８０３で発生させたマイクロ波は、導波管２８０４を介してモード変換器２８０５に伝わる。モード変換器２８０５では、ＴＥモードとして伝わったマイクロ波がＴＥＭモードに変換される。そして、マイクロ波は、導波管２８０７を介してスロットアンテナ板２８０８に伝わる。スロットアンテナ板２８０８は、複数のスロット孔が設けられており、マイクロ波は該スロット孔および誘電体板２８０９を通過する。そして、誘電体板２８０９の下方に電界を生じさせ、高密度プラズマ２８１０を生成することができる。高密度プラズマ２８１０には、ガス供給源２８０１から供給されたガス種に応じたイオンおよびラジカルが存在する。例えば、酸素ラジカルまたは窒素ラジカルなどが存在する。
このとき、基板２８１１が高密度プラズマ２８１０で生成されたイオンおよびラジカルによって、基板２８１１上の膜などを改質することができる。なお、高周波電源２８１６を用いて、基板２８１１側にバイアスを印加すると好ましい場合がある。高周波電源２８１６には、例えば、１３．５６ＭＨｚ、２７．１２ＭＨｚなどの周波数のＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電源を用いればよい。基板側にバイアスを印加することで、高密度プラズマ２８１０中のイオンを基板２８１１上の膜などの開口部の奥まで効率よく到達させることができる。
例えば、チャンバー２７０６ｂでは、ガス供給源２８０１から酸素を導入することで高密度プラズマ２８１０を用いた酸素ラジカル処理を行い、チャンバー２７０６ｃでは、ガス供給源２８０１から窒素を導入することで高密度プラズマ２８１０を用いた窒素ラジカル処理を行うことができる。
次に、チャンバー２７０６ａおよびチャンバー２７０６ｄについて図１７に示す断面模式図を用いて説明する。
チャンバー２７０６ａおよびチャンバー２７０６ｄは、例えば、被処理物に電磁波の照射を行うことが可能なチャンバーである。なお、チャンバー２７０６ａと、チャンバー２７０６ｄと、は電磁波の種類が異なるのみである。そのほかの構成については共通する部分が多いため、以下ではまとめて説明を行う。
チャンバー２７０６ａおよびチャンバー２７０６ｄは、一または複数のランプ２８２０と、基板ホルダ２８２５と、ガス導入口２８２３と、排気口２８３０と、を有する。また、チャンバー２７０６ａおよびチャンバー２７０６ｄの外などには、ガス供給源２８２１と、バルブ２８２２と、真空ポンプ２８２７と、バルブ２８２９と、が設けられる。
ガス供給源２８２１は、バルブ２８２２を介してガス導入口２８２３に接続している。真空ポンプ２８２８は、バルブ２８２９を介して排気口２８３０に接続している。ランプ２８２０は、基板ホルダ２８２５と向かい合って配置されている。基板ホルダ２８２５は、基板２８２４を保持する機能を有する。また、基板ホルダ２８２５は、内部に加熱機構２８２６を有し、基板２８２４を加熱する機能を有する。
ランプ２８２０としては、例えば、可視光または紫外光などの電磁波を放射する機能を有する光源を用いればよい。例えば、波長１０ｎｍ以上２５００ｎｍ以下、５００ｎｍ以上２０００ｎｍ以下、または４０ｎｍ以上３４０ｎｍ以下にピークを有する電磁波を放射する機能を有する光源を用いればよい。
例えば、ランプ２８２０としては、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプまたは高圧水銀ランプなどの光源を用いればよい。
例えば、ランプ２８２０から放射される電磁波は、その一部または全部が基板２８２４に吸収されることで基板２８２４上の膜などを改質することができる。例えば、欠陥の生成もしくは低減、または不純物の除去などができる。なお、基板２８２４を加熱しながら行うと、効率よく、欠陥の生成もしくは低減、または不純物の除去などができる。
または、例えば、ランプ２８２０から放射される電磁波によって、基板ホルダ２８２５を発熱させ、基板２８２４を加熱してもよい。その場合、基板ホルダ２８２５の内部に加熱機構２８２６を有さなくてもよい。
真空ポンプ２８２７は、真空ポンプ２８１７についての記載を参照する。また、加熱機構２８２６は、加熱機構２８１３についての記載を参照する。また、ガス供給源２８２１は、ガス供給源２８０１についての記載を参照する。
以上の製造装置を用いることで、被処理物への不純物の混入を抑制しつつ、膜の改質などが可能となる。
＜半導体装置の変形例＞
以下では、図１８乃至図２１を用いて、先の＜半導体装置の構成例＞で示したものとは異なる、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。なお、図１８乃至図２１に示す半導体装置において、＜半導体装置の構成例＞に示した半導体装置（図１参照。）を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目において、トランジスタ２００の構成材料については＜半導体装置の構成例＞で詳細に説明した材料を用いることができる。
＜半導体装置の変形例１＞
図１８Ａは、トランジスタ２００を有する半導体装置の上面図である。また、図１８Ｂは、図１８Ａに示すＡ１－Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図１８Ｃは、図１８ＡにＡ３－Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、図１８Ｄは、図１８ＡにＡ５－Ａ６の一点鎖線で示す部位に対応する断面図である。なお、図１８Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１８に示すトランジスタ２００は、絶縁体２２４、絶縁体２８０、および絶縁体２８２がパターニングされており、絶縁体２８３と絶縁体２２２がこれらを封止する構造になっている点において、図１に示すトランジスタ２００と異なる。つまり、絶縁体２８３が、絶縁体２８２の上面および側面と、絶縁体２８０の側面と、絶縁体２２４の側面と、絶縁体２２２の上面に接している。このため、領域２４５も、絶縁体２８０と絶縁体２２４に形成される。よって、酸化物２３０などを含む、絶縁体２２４、絶縁体２８０、および絶縁体２８２は、絶縁体２２２と絶縁体２８３によって、外部から隔離される。
このような構造にすることで、絶縁体２１４、絶縁体２１６、および絶縁体２２２をパターニングする必要がなくなるので、工程を簡略化し、半導体装置の生産性向上を図ることができる。
＜半導体装置の変形例２＞
図１９Ａは、トランジスタ２００を有する半導体装置の上面図である。また、図１９Ｂは、図１９Ａに示すＡ１－Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図１９Ｃは、図１９ＡにＡ３－Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、図１９Ｄは、図１９ＡにＡ５－Ａ６の一点鎖線で示す部位に対応する断面図である。なお、図１９Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１９に示すトランジスタ２００は、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２８０、および絶縁体２８２がパターニングされていない点、において、図１に示すトランジスタ２００と異なる。図１９に示すトランジスタ２００では、絶縁体２８０、絶縁体２２４、および絶縁体２１６がパターニングされていないので、領域２４５が形成されない。
このような構造にすることで、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２８０、および絶縁体２８２をパターニングする必要がなくなるので、工程を簡略化し、半導体装置の生産性向上を図ることができる。
また、絶縁体２７２ａおよび絶縁体２７２ｂに代わって、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、酸化物２４３、および導電体２４２を覆って絶縁体２７２が設けられている。絶縁体２７２は、絶縁体２７２ａおよび絶縁体２７２ｂと同様の絶縁膜を用いることができる。
導電体２４２の上面および側面、酸化物２４３の側面、酸化物２３０ａの側面、および酸化物２３０ｂの側面は、絶縁体２７２で覆う構造となっているので、導電体２４２の側面および導電体２４２の上面方向から導電体２４２への水素や水などの不純物および酸素の拡散を抑制することができる。また、導電体２４２の下面は酸化物２４３と接する構造となっており、酸化物２３０ｂの酸素は、酸化物２４３によってブロックされるので導電体２４２へ拡散することを抑制する。従って、導電体２４２の周囲からの導電体２４２への酸素の拡散を抑制することができるので、導電体２４２の酸化を抑制することができる。また、酸化物２３０ａの側面、および酸化物２３０ｂの側面方向から酸化物２３０ａおよび酸化物２３０ｂへの水素や水などの不純物の拡散を抑制することができる。
＜半導体装置の変形例３＞
図２０Ａは、トランジスタ２００を有する半導体装置の上面図である。また、図２０Ｂは、図２０Ａに示すＡ１－Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図２０Ｃは、図２０ＡにＡ３－Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、図２０Ｄは、図２０ＡにＡ５－Ａ６の一点鎖線で示す部位に対応する断面図である。なお、図２０Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
図２０に示すトランジスタ２００は、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、および絶縁体２８０がパターニングされており、絶縁体２８２と絶縁体２２２がこれらを封止する構造になっている点において、図１に示すトランジスタ２００と異なる。つまり、絶縁体２８２が、絶縁体２８０の上面および側面と、絶縁体２２４の側面と、絶縁体２２２の側面と、絶縁体２１６の側面と、絶縁体２１４の側面と、絶縁体２１２の上面に接している。ここで、絶縁体２８３は、絶縁体２８２の上に形成される。
図２０に示すトランジスタ２００を作製する場合、図８に示す導電体２６０等の形成後に、絶縁体２８２を成膜せずに、図１０に示す工程を行い、絶縁体２８０の一部、絶縁体２２４の一部、絶縁体２２２の一部、絶縁体２１６の一部、および絶縁体２１４の一部、を加工して、絶縁体２１２に達する開口を形成する。さらに、窒素プラズマ処理を行い、絶縁体２８０の露出した上面及び側面と、絶縁体２２４の露出した側面と、絶縁体２１６の露出した側面に、絶縁体２８０、絶縁体２２４、および絶縁体２１６の他の領域より窒素濃度が高い領域２４５を形成する。次に、絶縁体２８０、絶縁体２２４、絶縁体２２２、絶縁体２１６、および絶縁体２１４を覆って、絶縁体２８３を成膜する。以降の工程は、図１１以降に示す工程と同様に行えばよい。
このように形成されることで、図２０に示すトランジスタ２００では、図１に示すトランジスタ２００と異なり、絶縁体２８０の上面にも領域２４５が形成される。酸化物２３０などを含む、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、および絶縁体２８０は、絶縁体２１２、絶縁体２８２および絶縁体２８３によって、外部から隔離される。
＜半導体装置の変形例４＞
図２１Ａおよび図２１Ｂに、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを、絶縁体２８３と絶縁体２１２で、包括して封止した構成について示す。なお、図２１Ａおよび図２１Ｂにおいて、トランジスタ２００＿１乃至トランジスタ２００＿ｎは、チャネル長方向に並んでいるように見えるが、これにかぎられるものではない。トランジスタ２００＿１乃至トランジスタ２００＿ｎは、チャネル幅方向に並んでいてもよいし、マトリクス状に配置されていてもよいし、規則性を持たずに配置されていてもよい。
図２１Ａに示すように、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎの外側において、絶縁体２８３と絶縁体２１２が接する部分（以下、封止部２６５と呼ぶ場合がある。）が形成されている。封止部２６５は、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを囲むように形成されている。このような構造にすることで、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを絶縁体２８３と絶縁体２１２で包み込むことができる。つまり、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎの、四方の側面と上方を絶縁体２８３が、下方を絶縁体２１２が包み込むことができる。このように、封止部２６５に囲まれたトランジスタ群が、基板上に複数設けられることになる。
封止部２６５近傍の絶縁体２８０、絶縁体２２４、および絶縁体２１６の側面には、領域２４５が形成されており、封止部２６５に囲まれたトランジスタ群は、領域２４５にも囲まれている。
また、封止部２６５に重ねてダイシングライン（スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある）を設けてもよい。上記基板はダイシングラインにおいて分断されるので、封止部２６５に囲まれたトランジスタ群が１チップとして取り出されることになる。
また、図２１Ａでは、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを一つの封止部２６５で囲む例について示したが、これに限られるものではない。図２１Ｂに示すように、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを複数の封止部で囲む構成にしてもよい。図２１Ｂでは、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを封止部２６５ａで囲み、さらに外側の封止部２６５ｂでも囲む構成にしている。
このように、複数の封止部で複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを囲む構成にすることで、絶縁体２８３と絶縁体２１２が接する部分が増えるので、絶縁体２８３と絶縁体２１２の密着性をより向上させることができる。これにより、より確実に複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを封止することができる。
この場合、封止部２６５ａまたは封止部２６５ｂに重ねてダイシングラインを設けてもよいし、封止部２６５ａと封止部２６５ｂの間にダイシングラインを設けてもよい。
本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、ノーマリーオフの電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。本発明の一態様により、オン電流の大きい半導体装置を提供することができる。または、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
（実施の形態２）
本実施の形態では、半導体装置の一形態を、図２２および図２３を用いて説明する。
［記憶装置１］
本発明の一態様である容量素子を使用した、半導体装置（記憶装置）の一例を図２２に示す。本発明の一態様の半導体装置は、トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。なお、トランジスタ２００として、先の実施の形態で説明したトランジスタ２００を用いることができる。
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
図２２に示す半導体装置において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４はトランジスタ２００の第１のゲートと電気的に接続され、配線１００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線１００５は容量素子１００の電極の他方と電気的に接続されている。
また、図２２に示す記憶装置は、マトリクス状に配置することで、メモリセルアレイを構成することができる。
＜トランジスタ３００＞
トランジスタ３００は、基板３１１上に設けられ、ゲートとして機能する導電体３１６、ゲート絶縁体として機能する絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
ここで、図２２に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
なお、図２２に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
＜容量素子１００＞
容量素子１００は、トランジスタ２００の上方に設けられる。容量素子１００は、第１の電極として機能する導電体１１０と、第２の電極として機能する導電体１２０、および誘電体として機能する絶縁体１３０とを有する。
また、例えば、導電体２４６上に設けた導電体１１２と、導電体１１０は、同時に形成することができる。なお、導電体１１２は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。
図２２では、導電体１１２、および導電体１１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
また、絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
例えば、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料と、高誘電率（ｈｉｇｈ－ｋ）材料との積層構造を用いることが好ましい。当該構成により、容量素子１００は、高誘電率（ｈｉｇｈ－ｋ）の絶縁体を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
なお、高誘電率（ｈｉｇｈ－ｋ）材料（高い比誘電率の材料）の絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
一方、絶縁耐力が大きい材料（低い比誘電率の材料）としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。
＜配線層＞
各構造体の間には、層間膜、配線、およびプラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
例えば、トランジスタ３００上には、層間膜として、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能する。
また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図２２において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能する。
同様に、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体（導電体２０５）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。さらに、導電体１２０、および絶縁体１３０上には、絶縁体１５０が設けられている。
ここで、上記実施の形態に示す領域２４１と同様に固相窒化された領域である、領域２１７が、導電体２１８の側面に接して形成されることが好ましい。領域２１７は、絶縁体２１０、および絶縁体２１６に形成された開口の内壁近傍に形成されている。つまり、領域２１７は、導電体２１８と、絶縁体２１０および絶縁体２１６と、の間に設けられている。なお、導電体２０５は導電体２１８と並行して形成することができるので、導電体２０５の側面に接して領域２１７が形成される場合もある。
領域２１７は、絶縁体２１０および絶縁体２１６の側面近傍に形成されるので、絶縁体２１０または絶縁体２１６などから水または水素などの不純物が、導電体２１８を通じて酸化物２３０に混入するのを抑制することができる。また、領域２１７を形成することで、絶縁体２１０または絶縁体２１６に含まれる酸素が導電体２１８に吸収されるのを防ぐことができる。
領域２１７は、領域２４１と同様の方法で形成することができる。例えば、導電体２１８を埋め込む開口を形成後に、窒素プラズマ処理を行って絶縁体２１０および絶縁体２１６の側面を固相窒化して、領域２１７を形成すればよい。なお、導電体２１８の耐酸化性が十分高く、絶縁体２１６などの水素濃度が十分低減されている場合、領域２１７を設けなくてもよい。
層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
例えば、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
例えば、絶縁体１５０、絶縁体２１０、絶縁体３５２、および絶縁体３５４等には、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂との積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。従って、絶縁体２１４、絶縁体２１２および絶縁体３５０等には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
例えば、導電体３２８、導電体３３０、導電体３５６、導電体２１８、および導電体１１２等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
＜酸化物半導体が設けられた層のプラグ＞
上記実施の形態に示すように、プラグとして機能する導電体２４０の側面に接して、領域２４１が形成されることが好ましい。領域２４１は、絶縁体２２４、絶縁体２８０、および絶縁体２７４に形成された開口の内壁近傍に形成されている。つまり、領域２４１は、導電体２４０と絶縁体２２４、絶縁体２８０、および絶縁体２７４と、の間に設けられている。なお、領域２４１を形成するときに、絶縁体２７４の上面が露出していると、絶縁体２７４の上面近傍にも領域２４１が形成される。
領域２４１は、絶縁体２２４、絶縁体２８０、および絶縁体２７４の側面近傍に形成されるので、絶縁体２２４、絶縁体２８０、および絶縁体２７４などから水または水素などの不純物が、導電体２４０を通じて酸化物２３０に混入するのを抑制することができる。また、領域２４１を形成することで、絶縁体２２４、絶縁体２８０、および絶縁体２７４に含まれる酸素が導電体２４０に吸収されるのを防ぐことができる。よって、導電体２４０から導電体２４２および酸化物２３０に拡散する水素の量を低減することができる。
領域２４１は、例えば、導電体２４０を埋め込む開口を形成後に、窒素プラズマ処理を行って絶縁体２２４、絶縁体２８０、および絶縁体２７４の側面を固相窒化して形成すればよい。
また、上記実施の形態と同様に、トランジスタ２００は絶縁体２８３と絶縁体２１２で封止されることが好ましい。さらに、絶縁体２１６、絶縁体２２４、および絶縁体２８０の絶縁体２８３との界面近傍に領域２４５が形成されていることが好ましい。領域２４５が絶縁体２８０、絶縁体２２４、および絶縁体２１６と絶縁体２８３との間に形成されていることで、絶縁体２７４に含まれる水素が絶縁体２８０などに混入するのを低減することができる。
ここで、絶縁体２８３には導電体２４０が、絶縁体２１２には導電体２１８が貫通しているが、上記の通り、領域２４１が導電体２４０に接して設けられ、領域２１７が導電体２１８に接して設けられている。これにより、導電体２４０および導電体２１８を介して絶縁体２８３および絶縁体２１２の内側に混入する水素も低減することができる。このようにして、絶縁体２８３、絶縁体２１２、領域２４１、および領域２１７でトランジスタ２００をより確実に封止し、絶縁体２７４等に含まれる水素などの不純物が絶縁体２８３より外側から混入するのを低減することができる。
また、絶縁体２１６、絶縁体２２４、絶縁体２８０、絶縁体２５０、および絶縁体２７４は、先の実施の形態に示すように、水素原子が低減または除去されたガスを用いた成膜方法で形成されることが好ましい。これにより、絶縁体２１６、絶縁体２２４、絶縁体２８０、絶縁体２５０、および絶縁体２７４の水素濃度を低減することができる。
また、図２２に示すように、絶縁体２１６、絶縁体２２４、絶縁体２８０、および絶縁体２７４には、導電体２４２に接続されるビアである、導電体２４０および導電体２１８が配置されている。上記のように、絶縁体２１６、絶縁体２２４、絶縁体２８０、および絶縁体２７４の水素濃度を低減することで、導電体２４０および導電体２１８を介して導電体２４２および酸化物２３０に拡散する水素量をさらに低減することができる。
このようにして、トランジスタ２００近傍のシリコン系絶縁膜の水素濃度を低減し、酸化物２３０の水素濃度を低減することができる。
＜ダイシングライン＞
以下では、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン（スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある）について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝（ダイシングライン）を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断（分割）する場合がある。
ここで、例えば、図２２に示すように、絶縁体２８３と、絶縁体２１２とが接する領域がダイシングラインと重なるように設計することが好ましい。つまり、複数のトランジスタ２００を有するメモリセルの外縁に設けられるダイシングラインとなる領域近傍において、絶縁体２８０、絶縁体２２４、絶縁体２２２、絶縁体２１６、および絶縁体２１４に開口を設ける。
つまり、上記絶縁体２８０、絶縁体２２４、絶縁体２２２、絶縁体２１６、および絶縁体２１４に設けた開口において、絶縁体２１２と、絶縁体２８３とが接する。例えば、このとき、絶縁体２１２と、絶縁体２８３とを同材料及び同方法を用いて形成してもよい。絶縁体２１２、および絶縁体２８３を、同材料、および同方法で設けることで、密着性を高めることができる。例えば、窒化シリコンを用いることが好ましい。
当該構造により、絶縁体２１２、および絶縁体２８３で、トランジスタ２００を包み込むことができる。絶縁体２１２、および絶縁体２８３は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体素子が形成された回路領域ごとに、基板を分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水素又は水などの不純物が混入し、トランジスタ２００に拡散することを防ぐことができる。
また、当該構造により、絶縁体２８０、および絶縁体２２４の過剰酸素が外部に拡散することを防ぐことができる。従って、絶縁体２８０、および絶縁体２２４の過剰酸素は、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ２００におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
［記憶装置２］
本発明の一態様である半導体装置を使用した、記憶装置の一例を図２３に示す。図２３に示す記憶装置は、図２２で示したトランジスタ２００、トランジスタ３００、および容量素子１００を有する半導体装置に加え、トランジスタ４００を有している。
トランジスタ４００は、トランジスタ２００の第２のゲート電圧を制御することができる。例えば、トランジスタ４００の第１のゲート及び第２のゲートをソースとダイオード接続し、トランジスタ４００のソースと、トランジスタ２００の第２のゲートを接続する構成とする。当該構成でトランジスタ２００の第２のゲートの負電位を保持するとき、トランジスタ４００の第１のゲートーソース間の電圧および、第２のゲートーソース間の電圧は、０Ｖになる。トランジスタ４００において、第２のゲート電圧及び第１のゲート電圧が０Ｖのときのドレイン電流が非常に小さいため、トランジスタ２００およびトランジスタ４００に電源供給をしなくても、トランジスタ２００の第２のゲートの負電位を長時間維持することができる。これにより、トランジスタ２００、およびトランジスタ４００を有する記憶装置は、長期にわたり記憶内容を保持することが可能である。
従って、図２３において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４はトランジスタ２００のゲートと電気的に接続され、配線１００６はトランジスタ２００のバックゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線１００５は容量素子１００の電極の他方と電気的に接続されている。配線１００７はトランジスタ４００のソースと電気的に接続され、配線１００８はトランジスタ４００のゲートと電気的に接続され、配線１００９はトランジスタ４００のバックゲートと電気的に接続され、配線１０１０はトランジスタ４００のドレインと電気的に接続されている。ここで、配線１００６、配線１００７、配線１００８、及び配線１００９が電気的に接続されている。
また、図２３に示す記憶装置は、図２２に示す記憶装置と同様に、マトリクス状に配置することで、メモリセルアレイを構成することができる。なお、１個のトランジスタ４００は、複数のトランジスタ２００の第２のゲート電圧を制御することができる。そのため、トランジスタ４００は、トランジスタ２００よりも、少ない個数を設けるとよい。また、また、図２３に示す記憶装置は、図２２に示す記憶装置と同様に、トランジスタ２００、およびトランジスタ４００を絶縁体２１２と絶縁体２８３で封止することができる。
＜トランジスタ４００＞
トランジスタ４００は、トランジスタ２００と、同じ層に形成されており、並行して作製することができるトランジスタである。トランジスタ４００は、第１のゲートとして機能する導電体４６０（導電体４６０ａ、および導電体４６０ｂ）と、第２のゲートとして機能する導電体４０５（導電体４０５ａ、および導電体４０５ｂ）と、ゲート絶縁層として機能する絶縁体２２２、および絶縁体４５０と、チャネル形成領域を有する酸化物４３０ｃと、ソースとして機能する導電体４４２ａ、酸化物４４３ａ、酸化物４３１ａ、および酸化物４３１ｂと、ドレインとして機能する導電体４４２ｂ、酸化物４４３ｂ、酸化物４３２ａ、および酸化物４３２ｂと、プラグとして機能する導電体４４０（導電体４４０ａ、および導電体４４０ｂ）、および導電体４４２のバリア絶縁膜として機能する絶縁体４７２（絶縁体４７２ａ、および絶縁体４７２ｂ）と、を有する。また、絶縁体２８０および絶縁体２７４に形成された領域２４１の一部が、導電体４４０のバリア層として機能する。
トランジスタ４００において、導電体４０５は、導電体２０５と、同じ層である。酸化物４３１ａ、および酸化物４３２ａは、酸化物２３０ａと、同じ層であり、酸化物４３１ｂ、および酸化物４３２ｂは、酸化物２３０ｂと、同じ層である。導電体４４２は、導電体２４２と、同じ層である。酸化物４４３は、酸化物２４３と、同じ層である。酸化物４３０ｃは、酸化物２３０ｃと、同じ層である。絶縁体４５０は、絶縁体２５０と、同じ層である。導電体４６０は、導電体２６０と、同じ層である。導電体４４０は、導電体２４０と、同じ層である。絶縁体４７２は、絶縁体２７２と、同じ層である。
なお、同じ層に形成された構造体は、同時に形成することができる。例えば、酸化物４３０ｃは、酸化物２３０ｃとなる酸化膜を加工することで、形成することができる。
トランジスタ４００の活性層として機能する酸化物４３０ｃは、酸化物２３０などと同様に、酸素欠損が低減され、水素または水などの不純物が低減されている。これにより、トランジスタ４００のしきい値電圧を０Ｖより大きくし、オフ電流を低減し、第２のゲート電圧及び第１のゲート電圧が０Ｖのときのドレイン電流を非常に小さくすることができる。
本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構成、構造、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、図２４および図２５を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある）、および容量素子が適用されている記憶装置（以下、ＯＳメモリ装置と呼ぶ場合がある）について説明する。ＯＳメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有する記憶装置である。ＯＳトランジスタのオフ電流は極めて小さいので、ＯＳメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。
＜記憶装置の構成例＞
図２４ＡにＯＳメモリ装置の構成の一例を示す。記憶装置１４００は、周辺回路１４１１、およびメモリセルアレイ１４７０を有する。周辺回路１４１１は、行回路１４２０、列回路１４３０、出力回路１４４０、コントロールロジック回路１４６０を有する。
列回路１４３０は、例えば、列デコーダ、プリチャージ回路、センスアンプ、および書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ１４７０が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路１４４０を介して、データ信号ＲＤＡＴＡとして記憶装置１４００の外部に出力される。また、行回路１４２０は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。
記憶装置１４００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路１４１１用の高電源電圧（ＶＤＤ）、メモリセルアレイ１４７０用の高電源電圧（ＶＩＬ）が供給される。また、記憶装置１４００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、行デコーダおよび列デコーダに入力され、ＷＤＡＴＡは書き込み回路に入力される。
コントロールロジック回路１４６０は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、行デコーダ、列デコーダの制御信号を生成する。ＣＥは、チップイネーブル信号であり、ＷＥは、書き込みイネーブル信号であり、ＲＥは、読み出しイネーブル信号である。コントロールロジック回路１４６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
メモリセルアレイ１４７０は、行列状に配置された、複数個のメモリセルＭＣと、複数の配線を有する。なお、メモリセルアレイ１４７０と行回路１４２０とを接続している配線の数は、メモリセルＭＣの構成、一列に有するメモリセルＭＣの数などによって決まる。また、メモリセルアレイ１４７０と列回路１４３０とを接続している配線の数は、メモリセルＭＣの構成、一行に有するメモリセルＭＣの数などによって決まる。
なお、図２４Ａにおいて、周辺回路１４１１とメモリセルアレイ１４７０を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図２４Ｂに示すように、周辺回路１４１１の一部の上に、メモリセルアレイ１４７０が重なるように設けられてもよい。例えば、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にしてもよい。
図２５に上述のメモリセルＭＣに適用できるメモリセルの構成例について説明する。
［ＤＯＳＲＡＭ］
図２５Ａ乃至図２５Ｃに、ＤＲＡＭのメモリセルの回路構成例を示す。本明細書等において、１ＯＳトランジスタ１容量素子型のメモリセルを用いたＤＲＡＭを、ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と呼ぶ場合がある。図２５Ａに示す、メモリセル１４７１は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、ゲート（フロントゲートと呼ぶ場合がある）、及びバックゲートを有する。
トランジスタＭ１の第１端子は、容量素子ＣＡの第１端子と接続され、トランジスタＭ１の第２端子は、配線ＢＩＬと接続され、トランジスタＭ１のゲートは、配線ＷＯＬと接続され、トランジスタＭ１のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。
配線ＢＩＬは、ビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ１のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ１のしきい値電圧を増減することができる。
また、メモリセルＭＣは、メモリセル１４７１に限定されず、回路構成の変更を行うことができる。例えば、メモリセルＭＣは、図２５Ｂに示すメモリセル１４７２のように、トランジスタＭ１のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図２５Ｃに示すメモリセル１４７３ように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ１で構成されたメモリセルとしてもよい。
上記実施の形態に示す半導体装置をメモリセル１４７１等に用いる場合、トランジスタＭ１としてトランジスタ２００を用い、容量素子ＣＡとして容量素子１００を用いることができる。トランジスタＭ１としてＯＳトランジスタを用いることによって、トランジスタＭ１のリーク電流を非常に低くすることができる。つまり、書き込んだデータをトランジスタＭ１によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル１４７１、メモリセル１４７２、メモリセル１４７３に対して多値データ、又はアナログデータを保持することができる。
また、ＤＯＳＲＡＭにおいて、上記のように、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。
［ＮＯＳＲＡＭ］
図２５Ｄ乃至図２５Ｈに、２トランジスタ１容量素子のゲインセル型のメモリセルの回路構成例を示す。図２５Ｄに示す、メモリセル１４７４は、トランジスタＭ２と、トランジスタＭ３と、容量素子ＣＢと、を有する。なお、トランジスタＭ２は、フロントゲート（単にゲートと呼ぶ場合がある）、及びバックゲートを有する。本明細書等において、トランジスタＭ２にＯＳトランジスタを用いたゲインセル型のメモリセルを有する記憶装置を、ＮＯＳＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ）と呼ぶ場合がある。
トランジスタＭ２の第１端子は、容量素子ＣＢの第１端子と接続され、トランジスタＭ２の第２端子は、配線ＷＢＬと接続され、トランジスタＭ２のゲートは、配線ＷＯＬと接続され、トランジスタＭ２のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＢの第２端子は、配線ＣＡＬと接続されている。トランジスタＭ３の第１端子は、配線ＲＢＬと接続され、トランジスタＭ３の第２端子は、配線ＳＬと接続され、トランジスタＭ３のゲートは、容量素子ＣＢの第１端子と接続されている。
配線ＷＢＬは、書き込みビット線として機能し、配線ＲＢＬは、読み出しビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＢの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、データ保持の最中、データの読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ２のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ２のしきい値電圧を増減することができる。
また、メモリセルＭＣは、メモリセル１４７４に限定されず、回路の構成を適宜変更することができる。例えば、メモリセルＭＣは、図２５Ｅに示すメモリセル１４７５のように、トランジスタＭ２のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図２５Ｆに示すメモリセル１４７６のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ２で構成されたメモリセルとしてもよい。また、例えば、メモリセルＭＣは、図２５Ｇに示すメモリセル１４７７のように、配線ＷＢＬと配線ＲＢＬを一本の配線ＢＩＬとしてまとめた構成であってもよい。
上記実施の形態に示す半導体装置をメモリセル１４７４等に用いる場合、トランジスタＭ２としてトランジスタ２００を用い、トランジスタＭ３としてトランジスタ３００を用い、容量素子ＣＢとして容量素子１００を用いることができる。トランジスタＭ２としてＯＳトランジスタを用いることによって、トランジスタＭ２のリーク電流を非常に低くすることができる。これにより、書き込んだデータをトランジスタＭ２によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル１４７４に多値データ、又はアナログデータを保持することができる。メモリセル１４７５乃至１４７７も同様である。
なお、トランジスタＭ３は、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタと呼ぶ場合がある）であってもよい。Ｓｉトランジスタの導電型は、ｎチャネル型としてもよいし、ｐチャネル型としてもよい。Ｓｉトランジスタは、ＯＳトランジスタよりも電界効果移動度が高くなる場合がある。よって、読み出しトランジスタとして機能するトランジスタＭ３として、Ｓｉトランジスタを用いてもよい。また、トランジスタＭ３にＳｉトランジスタを用いることで、トランジスタＭ３の上に積層してトランジスタＭ２を設けることができるので、メモリセルの占有面積を低減し、記憶装置の高集積化を図ることができる。
また、トランジスタＭ３はＯＳトランジスタであってもよい。トランジスタＭ２、Ｍ３にＯＳトランジスタを用いた場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
また、図２５Ｈに３トランジスタ１容量素子のゲインセル型のメモリセルの一例を示す。図２５Ｈに示すメモリセル１４７８は、トランジスタＭ４乃至Ｍ６、および容量素子ＣＣを有する。容量素子ＣＣは適宜設けられる。メモリセル１４７８は、配線ＢＩＬ、ＲＷＬ、ＷＷＬ、ＢＧＬ、およびＧＮＤＬに電気的に接続されている。配線ＧＮＤＬは低レベル電位を与える配線である。なお、メモリセル１４７８を、配線ＢＩＬに代えて、配線ＲＢＬ、ＷＢＬに電気的に接続してもよい。
トランジスタＭ４は、バックゲートを有するＯＳトランジスタであり、バックゲートは配線ＢＧＬに電気的に接続されている。なお、トランジスタＭ４のバックゲートとゲートとを互いに電気的に接続してもよい。あるいは、トランジスタＭ４はバックゲートを有さなくてもよい。
なお、トランジスタＭ５、Ｍ６はそれぞれ、ｎチャネル型Ｓｉトランジスタまたはｐチャネル型Ｓｉトランジスタでもよい。或いは、トランジスタＭ４乃至Ｍ６がＯＳトランジスタでもよい、この場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
上記実施の形態に示す半導体装置をメモリセル１４７８に用いる場合、トランジスタＭ４としてトランジスタ２００を用い、トランジスタＭ５、Ｍ６としてトランジスタ３００を用い、容量素子ＣＣとして容量素子１００を用いることができる。トランジスタＭ４としてＯＳトランジスタを用いることによって、トランジスタＭ４のリーク電流を非常に低くすることができる。
なお、本実施の形態に示す、周辺回路１４１１、およびメモリセルアレイ１４７０等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。
本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構成、構造、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、図２６を用いて、本発明の半導体装置が実装されたチップ１２００の一例を示す。チップ１２００には、複数の回路（システム）が実装されている。このように、複数の回路（システム）を一つのチップに集積する技術を、システムオンチップ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ：ＳｏＣ）と呼ぶ場合がある。
図２６Ａに示すように、チップ１２００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１１、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１２、一または複数のアナログ演算部１２１３、一または複数のメモリコントローラ１２１４、一または複数のインターフェース１２１５、一または複数のネットワーク回路１２１６等を有する。
チップ１２００には、バンプ（図示しない）が設けられ、図２６Ｂに示すように、プリント基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）１２０１の第１の面と接続する。また、ＰＣＢ１２０１の第１の面の裏面には、複数のバンプ１２０２が設けられており、マザーボード１２０３と接続する。
マザーボード１２０３には、ＤＲＡＭ１２２１、フラッシュメモリ１２２２等の記憶装置が設けられていてもよい。例えば、ＤＲＡＭ１２２１に先の実施の形態に示すＤＯＳＲＡＭを用いることができる。また、例えば、フラッシュメモリ１２２２に先の実施の形態に示すＮＯＳＲＡＭを用いることができる。
ＣＰＵ１２１１は、複数のＣＰＵコアを有することが好ましい。また、ＧＰＵ１２１２は、複数のＧＰＵコアを有することが好ましい。また、ＣＰＵ１２１１、およびＧＰＵ１２１２は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、ＣＰＵ１２１１、およびＧＰＵ１２１２に共通のメモリが、チップ１２００に設けられていてもよい。該メモリには、前述したＮＯＳＲＡＭや、ＤＯＳＲＡＭを用いることができる。また、ＧＰＵ１２１２は、多数のデータの並列計算に適しており、画像処理や積和演算に用いることができる。ＧＰＵ１２１２に、本発明の酸化物半導体を用いた画像処理回路や、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行することが可能になる。
また、ＣＰＵ１２１１、およびＧＰＵ１２１２が同一チップに設けられていることで、ＣＰＵ１２１１およびＧＰＵ１２１２間の配線を短くすることができ、ＣＰＵ１２１１からＧＰＵ１２１２へのデータ転送、ＣＰＵ１２１１、およびＧＰＵ１２１２が有するメモリ間のデータ転送、およびＧＰＵ１２１２での演算後に、ＧＰＵ１２１２からＣＰＵ１２１１への演算結果の転送を高速に行うことができる。
アナログ演算部１２１３はＡ／Ｄ（アナログ／デジタル）変換回路、およびＤ／Ａ（デジタル／アナログ）変換回路の一、または両方を有する。また、アナログ演算部１２１３に上記積和演算回路を設けてもよい。
メモリコントローラ１２１４は、ＤＲＡＭ１２２１のコントローラとして機能する回路、およびフラッシュメモリ１２２２のインターフェースとして機能する回路を有する。
インターフェース１２１５は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＨＤＭＩ（登録商標）（Ｈｉｇｈ－Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）などを用いることができる。
ネットワーク回路１２１６は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）などのネットワーク回路を有する。また、ネットワークセキュリティー用の回路を有してもよい。
チップ１２００には、上記回路（システム）を同一の製造プロセスで形成することが可能である。そのため、チップ１２００に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ１２００を低コストで作製することができる。
ＧＰＵ１２１２を有するチップ１２００が設けられたＰＣＢ１２０１、ＤＲＡＭ１２２１、およびフラッシュメモリ１２２２が設けられたマザーボード１２０３は、ＧＰＵモジュール１２０４と呼ぶことができる。
ＧＰＵモジュール１２０４は、ＳｏＣ技術を用いたチップ１２００を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップＰＣ、携帯型（持ち出し可能な）ゲーム機などの携帯型電子機器に用いることが好適である。また、ＧＰＵ１２１２を用いた積和演算回路により、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの演算を実行することができるため、チップ１２００をＡＩチップ、またはＧＰＵモジュール１２０４をＡＩシステムモジュールとして用いることができる。
本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構成、構造、方法などと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータや、ノート型のコンピュータや、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図２７にリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
図２７ＡはＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。基板１１０４のメモリチップ１１０５などに先の実施の形態に示す半導体装置を組み込むことができる。
図２７ＢはＳＤカードの外観の模式図であり、図２７Ｃは、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。基板１１１３のメモリチップ１１１４などに先の実施の形態に示す半導体装置を組み込むことができる。
図２７ＤはＳＳＤの外観の模式図であり、図２７Ｅは、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。基板１１５３のメモリチップ１１５４などに先の実施の形態に示す半導体装置を組み込むことができる。
本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構成、構造、方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置に適用可能な電子機器の具体例について図２８を用いて説明する。
より具体的には、本発明の一態様に係る半導体装置は、ＣＰＵやＧＰＵなどのプロセッサ、またはチップに用いることができる。図２８に、本発明の一態様に係るＣＰＵやＧＰＵなどのプロセッサ、またはチップを備えた電子機器の具体例を示す。
＜電子機器・システム＞
本発明の一態様に係るＧＰＵ又はチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係る集積回路又はチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図２８に、電子機器の例を示す。
［携帯電話］
図２８Ａには、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５５００は、筐体５５１０と、表示部５５１１と、を有しており、入力用インターフェースとして、タッチパネルが表示部５５１１に備えられ、ボタンが筐体５５１０に備えられている。
情報端末５５００は、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部５５１１に表示するアプリケーション、表示部５５１１に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部５５１１に表示するアプリケーション、指紋や声紋などの生体認証を行うアプリケーションなどが挙げられる。
［情報端末１］
図２８Ｂには、デスクトップ型情報端末５３００が図示されている。デスクトップ型情報端末５３００は、情報端末の本体５３０１と、ディスプレイ５３０２と、キーボード５３０３と、を有する。
デスクトップ型情報端末５３００は、先述した情報端末５５００と同様に、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、デスクトップ型情報端末５３００を用いることで、新規の人工知能の開発を行うことができる。
なお、上述では、電子機器としてスマートフォン、及びデスクトップ用情報端末を例として、それぞれ図２８Ａ、図２８Ｂに図示したが、スマートフォン、及びデスクトップ用情報端末以外の情報端末を適用することができる。スマートフォン、及びデスクトップ用情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ノート型情報端末、ワークステーションなどが挙げられる。
［電化製品］
図２８Ｃは、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
電気冷凍冷蔵庫５８００に本発明の一態様のチップを適用することによって、人工知能を有する電気冷凍冷蔵庫５８００を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫５８００は、電気冷凍冷蔵庫５８００に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能や、電気冷凍冷蔵庫５８００に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
本一例では、電化製品として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
［ゲーム機］
図２８Ｄは、ゲーム機の一例である携帯ゲーム機５２００を示している。携帯ゲーム機は、筐体５２０１、表示部５２０２、ボタン５２０３等を有する。
携帯ゲーム機５２００に本発明の一態様のＧＰＵ又はチップを適用することによって、低消費電力の携帯ゲーム機５２００を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、及びモジュールへの影響を少なくすることができる。
更に、携帯ゲーム機５２００に本発明の一態様のＧＰＵ又はチップを適用することによって、人工知能を有する携帯ゲーム機５２００を実現することができる。
本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機５２００に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、時刻、ゲーム上に登場する人物の言動が変化するといった表現が可能となる。
また、携帯ゲーム機５２００で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、１人でもゲームを行うことができる。
図２８Ｄでは、ゲーム機の一例として携帯ゲーム機を図示しているが、本発明の一態様のＧＰＵ又はチップを適用するゲーム機はこれに限定されない。本発明の一態様のＧＰＵ又はチップを適用するゲーム機としては、例えば、家庭用の据え置き型ゲーム機、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
［移動体］
本発明の一態様のＧＰＵ又はチップは、移動体である自動車、及び自動車の運転席周辺に適用することができる。
図２８Ｅ１は移動体の一例である自動車５７００を示し、図２８Ｅ２は、自動車の室内におけるフロントガラス周辺を示す図である。図２８Ｅ２では、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。
表示パネル５７０１乃至表示パネル５７０３は、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで、様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。
表示パネル５７０４には、自動車５７００に設けられた撮像装置（図示しない）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車５７００の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。
本発明の一態様のＧＰＵ又はチップは人工知能の構成要素として適用できるため、例えば、当該チップを自動車５７００の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測などを行うシステムに用いることができる。表示パネル５７０１乃至表示パネル５７０４には、道路案内、危険予測などの情報を表示する構成としてもよい。
なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与することができる。
［放送システム］
本発明の一態様のＧＰＵ又はチップは、放送システムに適用することができる。
図２８Ｆは、放送システムにおけるデータ伝送を模式的に示している。具体的には、図２８Ｆは、放送局５６８０から送信された電波（放送信号）が、各家庭のテレビジョン受信装置（ＴＶ）５６００に届くまでの経路を示している。ＴＶ５６００は、受信装置を備え（図示しない）、アンテナ５６５０で受信された放送信号は、当該受信装置を介して、ＴＶ５６００に送信される。
図２８Ｆでは、アンテナ５６５０は、ＵＨＦ（Ｕｌｔｒａ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ）アンテナを図示しているが、アンテナ５６５０としては、ＢＳ・１１０°ＣＳアンテナ、ＣＳアンテナなども適用できる。
電波５６７５Ａ、電波５６７５Ｂは地上波放送用の放送信号であり、電波塔５６７０は受信した電波５６７５Ａを増幅して、電波５６７５Ｂの送信を行う。各家庭では、アンテナ５６５０で電波５６７５Ｂを受信することで、ＴＶ５６００で地上波ＴＶ放送を視聴することができる。なお、放送システムは、図２８Ｆに示す地上波放送に限定せず、人工衛星を用いた衛星放送、光回線によるデータ放送などとしてもよい。
上述した放送システムは、本発明の一態様のチップを適用して、人工知能を利用した放送システムとしてもよい。放送局５６８０から各家庭のＴＶ５６００に放送データを送信するとき、エンコーダによって放送データの圧縮が行われ、アンテナ５６５０が当該放送データを受信したとき、ＴＶ５６００に含まれる受信装置のデコーダによって当該放送データの復元が行われる。人工知能を利用することによって、例えば、エンコーダの圧縮方法の一である動き補償予測において、表示画像に含まれる表示パターンの認識を行うことができる。また、人工知能を利用したフレーム内予測などを行うこともできる。また、例えば、解像度の低い放送データを受信して、解像度の高いＴＶ５６００で当該放送データの表示を行うとき、デコーダによる放送データの復元において、アップコンバートなどの画像の補間処理を行うことができる。
上述した人工知能を利用した放送システムは、放送データの量が増大する超高精細度テレビジョン（ＵＨＤＴＶ：４Ｋ、８Ｋ）放送に対して好適である。
また、ＴＶ５６００側における人工知能の応用として、例えば、ＴＶ５６００に人工知能を有する録画装置を設けてもよい。このような構成にすることによって、当該録画装置にユーザの好みを人工知能に学習させることで、ユーザの好みにあった番組を自動的に録画することができる。
本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。
本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構成、構造、方法などと適宜組み合わせて用いることができる。
本実施例では、図２９に示す構造を有する試料１Ａ、試料１Ｂ、および試料１Ｃを作製し、これらの試料について分析した結果について説明する。
図２９に示す構造は、シリコン基板１０と、シリコン基板１０上の酸化シリコン膜１２と、酸化シリコン膜１２上の酸化窒化シリコン膜１４と、酸化窒化シリコン膜１４上の酸化窒化シリコン膜１８と、酸化窒化シリコン膜１８上の酸化窒化シリコン膜２０と、を有する。ここで、酸化窒化シリコン膜１４は、酸化窒化シリコン膜１８との界面近傍に窒化領域１６が形成される。また、酸化窒化シリコン膜２０は重水素Ｄを含む。なお、試料１Ａでは、窒化領域１６が形成されない。また、試料１Ｂと試料１Ｃでは、窒化領域１６が形成されるが、窒化領域１６の形成方法が異なる。
まず、試料１Ａ、試料１Ｂ、および試料１Ｃの作製方法について説明する。
まず、試料１Ａ、試料１Ｂ、および試料１Ｃで、シリコン基板１０を熱酸化し、シリコン基板１０表面に膜厚１００ｎｍ狙いで酸化シリコン膜１２を形成した。
次に、試料１Ａ、試料１Ｂ、および試料１Ｃに、ＰＥＣＶＤ法を用いて膜厚１５０ｎｍを狙って、酸化窒化シリコン膜１４を成膜した。成膜ガスとしてＳｉＨ４ガス５ｓｃｃｍおよびＮ２Ｏガス１０００ｓｃｃｍを用い、成膜圧力を１３３．３Ｐａとし、成膜電力を４５Ｗ（１３．５６ＭＨｚ）とし、基板温度を３２５℃とし、電極間距離を２０ｍｍとした。
次に、マイクロ波処理装置を用いて、試料１Ｂおよび試料１Ｃにマイクロ波処理を行った。マイクロ波処理は、処理ガスとしてＡｒガス１０００ｓｃｃｍおよびＮ２ガス２００ｓｃｃｍを用い、圧力を１２Ｐａとし、電力を１２００Ｗとし、処理温度を４００℃とした。ここで、試料１Ｂの処理時間は３００秒とし、試料１Ｃの処理時間は１８００秒とした。これにより、試料１Ｂおよび試料１Ｃの酸化窒化シリコン膜１４の表面近傍に窒化領域１６が形成される。なお、試料１Ａについてはマイクロ波処理を行っていないので、窒化領域１６は形成されない。
次に、試料１Ａ、試料１Ｂ、および試料１Ｃに、酸化窒化シリコン膜１４と同じ成膜条件で、膜厚５０ｎｍを狙って、酸化窒化シリコン膜１８を成膜した。
次に、試料１Ａ、試料１Ｂ、および試料１Ｃに、ＰＥＣＶＤ法を用いて膜厚５０ｎｍを狙って、酸化窒化シリコン膜２０を成膜した。成膜ガスとしてＳｉＨ４ガス２ｓｃｃｍ、Ｎ２Ｏガス８００ｓｃｃｍ、およびＤ２希釈ガス２００ｓｃｃｍを用い、成膜圧力を２００Ｐａとし、成膜電力を１５０Ｗ（６０ＭＨｚ）とし、基板温度を１６０℃とし、電極間距離を３５ｍｍとした。なお、Ｄ２希釈ガスは、Ａｒガスをベースとして、Ｄ２ガスが５％に希釈されたガスである。
作製した試料１Ａ乃至１Ｃについて、日立ハイテクノロジーズ製「ＨＤ－２７００」を用いて、加速電圧を２００ｋＶとして、断面ＳＴＥＭ像の撮影と、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）による分析を行った。
試料１Ａ乃至試料１Ｃの、酸化窒化シリコン膜１４と酸化窒化シリコン膜１８の界面近傍の断面ＳＴＥＭ像を図３０Ａ乃至図３０Ｃに示す。図３０Ａに示すように、マイクロ波処理を行わなかった、試料１Ａの酸化窒化シリコン膜１４の界面近傍には、窒化領域１６が観察されなかった。これに対して、図３０Ｂ、図３０Ｃに示すように、マイクロ波処理を行った、試料１Ｂおよび試料１Ｃの酸化窒化シリコン膜１４の界面近傍には、窒化領域１６が観察された。試料１Ｂでは窒化領域１６の厚さは１．７ｎｍ程度であり、試料１Ｃでは窒化領域１６の厚さは１．８ｎｍ程度であった。つまり、マイクロ波処理の時間に関わらず、窒化領域１６の厚さは同程度であった。
次に、試料１Ａの酸化窒化シリコン膜１４（１Ａ－１４）、試料１Ｂの窒化領域（１Ｂ－１６）、試料１Ｂの酸化窒化シリコン膜１４（１Ｂ－１４）、試料１Ｃの窒化領域（１Ｃ－１６）、および試料１Ｃの酸化窒化シリコン膜１４（１Ｃ－１４）、のＥＤＸ分析の結果を図３１に示す。図３１は、窒素の定量値［ａｔｏｍｉｃ％］を示す棒グラフである。
試料１Ｂおよび試料１Ｃにおいて、窒化領域１６の窒素濃度は、酸化窒化シリコン膜１４よりも高くなっており、マイクロ波処理で酸化窒化シリコン膜１４の表面が窒化していることが分かる。この傾向は、マイクロ波処理時間が長い、試料１Ｃの方が試料１Ｂより顕著だった。
次に、試料１Ａ乃至試料１Ｃと同様の構造を有し、さらに窒素雰囲気下で４００℃１時間の熱処理を行った、試料１Ｄ乃至試料１Ｆを作製した。
このように作製した試料１Ａ乃至試料１Ｆについて、ＳＩＭＳ分析を行い、酸化窒化シリコン膜２０に含まれた重水素Ｄの拡散の様子を調べた。図３２Ａに試料１Ａおよび試料１Ｄの重水素Ｄの濃度［ａｔｏｍｓ／ｃｍ３］を、図３２Ｂに試料１Ｂおよび試料１Ｅの重水素Ｄの濃度［ａｔｏｍｓ／ｃｍ３］を、図３２Ｃに試料１Ｃおよび試料１Ｆの重水素Ｄの濃度［ａｔｏｍｓ／ｃｍ３］を、示す。なお、試料１Ａ乃至試料１Ｆは、ＳＩＭＳ分析をシリコン基板１０側から測定を進めており、酸化窒化シリコン膜２０の上に接着剤が形成されている。また、図３２Ａ乃至図３２Ｃに示すＳＩＭＳグラフの破線は測定下限を示す。また、定量層は、酸化窒化シリコン膜１４、酸化窒化シリコン膜１８、および酸化窒化シリコン膜２０である。
図３２Ａに示すように、試料１Ａおよび試料１Ｄでは、重水素Ｄが酸化窒化シリコン膜１４まで拡散しており、特に熱処理を行った試料１Ｄでは顕著である。これに対して図３２Ｂ、図３２Ｃに示すように、試料１Ｂ、試料１Ｃ、試料１Ｅおよび試料１Ｆでは、酸化窒化シリコン膜１８と酸化窒化シリコン膜１４の界面、すなわち窒化領域１６において、重水素Ｄの濃度が顕著に低減している。つまり、これらの試料において、酸化窒化シリコン膜２０に含まれた重水素Ｄが窒化領域１６でブロックされていることが見て取れる。
以上に示すように、酸化窒化シリコン膜にマイクロ波処理で窒化領域を形成することにより、水素に対してバリア性を有する層を形成することができる。このような層を、上記実施の形態に示すように用いることで、酸化物半導体に拡散する水素を低減することができる。このように、水素などの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、ノーマリーオフ特性にすることができ、安定した電気特性を有するとともに、信頼性を向上させることができる。
本実施例では、シリコン基板上に成膜した窒化タンタル膜に、各窒素を含む雰囲気でマイクロ波処理を行った試料２Ａ乃至試料２Ｉについて、抵抗率を測定した結果について説明する。
まず、試料２Ａ乃至試料２Ｉの作製方法について説明する。
まず、試料２Ａ乃至試料２Ｉで、シリコン基板を熱酸化し、当該シリコン基板の表面に膜厚１００ｎｍ狙いで酸化シリコン膜を形成した。
次に、試料２Ａ乃至試料２Ｉに、ＤＣスパッタリング法を用いて膜厚２０ｎｍを狙って、窒化タンタル膜を成膜した。窒化タンタル膜の成膜では、タンタルターゲットを用い、成膜ガスとしてアルゴンガス５０ｓｃｃｍ、窒素ガス１０ｓｃｃｍを用い、成膜圧力を０．６Ｐａとし、成膜電力を１０００Ｗとし、基板温度を室温とし、ターゲット－基板間距離を６０ｍｍとした。
次に、マイクロ波処理装置を用いて、試料２Ｂ乃至試料２Ｉにマイクロ波処理を行った。マイクロ波処理は、処理ガスとしてＡｒガス１０００ｓｃｃｍおよびＮ２ガス２００ｓｃｃｍを用い、電力を１２００Ｗとし、処理温度を４００℃とした。ここで、試料２Ｂ乃至試料２Ｉのマイクロ波処理の圧力と処理時間は、以下の表１に示す条件にした。
Figure 0007262474000001
作製した試料２Ａ乃至試料２Ｉについて、窒化タンタル膜のシート抵抗測定を行った結果を図３３Ａ、図３３Ｂに示す。図３３Ａは、処理時間を５分に固定して異なる圧力条件の試料２Ａ乃至試料２Ｆを比較したグラフであり、図３３Ｂは、圧力を１２Ｐａに固定して異なる処理時間条件の試料２Ａ、２Ｇ、２Ｂ、２Ｈ、２Ｉを比較したグラフである。図３３Ａ、図３３Ｂともに縦軸に抵抗率［Ωｃｍ］をとる。また、図３３Ａ、図３３Ｂともに２．０×１０－３Ωｃｍに点線が引かれているが、これは、上記実施の形態に示すトランジスタにおいて、ソース電極およびドレイン電極の抵抗率の目標値となる値である。
図３３Ａに示すように、マイクロ波処理を行った試料２Ｂ乃至試料２Ｆでは、マイクロ波処理を行っていない試料２Ａより、若干の抵抗率の増加が見られたが、ほぼ同程度の抵抗率だった。また、試料２Ｂ乃至試料２Ｆにおいて、抵抗率のマイクロ波処理の圧力依存性は見られなかった。
図３３Ｂに示すように、マイクロ波処理を行った試料２Ｇ、２Ｂ、２Ｈ、２Ｉでは、抵抗率が処理時間に伴って大きくなる傾向が見られた。しかし、試料２Ｇ、２Ｂ、２Ｈ、２Ｉの抵抗率は、２．０×１０－３Ωｃｍに対して十分低いものであった。
このように、酸化窒化シリコン膜に窒化領域を形成する際に、ソース電極およびドレイン電極がマイクロ波処理に曝されても、ソース電極およびドレイン電極に用いられる窒化タンタルは大きく抵抗率が増加しないことが示された。このような導電膜をソース電極およびドレイン電極に用いることで、酸化窒化シリコン膜に窒化領域を形成した後でソース電極およびドレイン電極に特別な後処理を行う必要がないので、半導体装置の生産性の向上を図ることができる。
本実施例では、実施例１において図２９に示した構造を有する試料３Ａ乃至試料３Ｈを作製し、これらの試料について分析した結果について説明する。試料３Ａ乃至試料３Ｈは、試料１Ａ乃至試料１Ｆとは、窒化領域１６の形成条件が異なる。
実施例１と同様に、図２９に示す構造は、シリコン基板１０と、シリコン基板１０上の酸化シリコン膜１２と、酸化シリコン膜１２上の酸化窒化シリコン膜１４と、酸化窒化シリコン膜１４上の酸化窒化シリコン膜１８と、酸化窒化シリコン膜１８上の酸化窒化シリコン膜２０と、を有する。ここで、酸化窒化シリコン膜１４は、酸化窒化シリコン膜１８との界面近傍に窒化領域１６が形成される。また、酸化窒化シリコン膜２０は重水素Ｄを含む。なお、試料３Ａおよび試料３Ｅでは、窒化領域１６が形成されない。また、試料３Ｂ、試料３Ｃ、試料３Ｄ、試料３Ｆ、試料３Ｇ、および試料３Ｈでは、窒化領域１６が形成されるが、窒化領域１６の形成条件が異なる。
まず、試料３Ａ乃至試料３Ｈの作製方法について説明する。
まず、試料３Ａ乃至試料３Ｈで、シリコン基板１０を熱酸化し、シリコン基板１０表面に膜厚１００ｎｍ狙いで酸化シリコン膜１２を形成した。
次に、試料３Ａ乃至試料３Ｈに、ＰＥＣＶＤ法を用いて膜厚１５０ｎｍを狙って、酸化窒化シリコン膜１４を成膜した。成膜ガスとしてＳｉＨ４ガス５ｓｃｃｍおよびＮ２Ｏガス１０００ｓｃｃｍを用い、成膜圧力を１３３．３Ｐａとし、成膜電力を４５Ｗ（１３．５６ＭＨｚ）とし、基板温度を３２５℃とし、電極間距離を２０ｍｍとした。
次に、マイクロ波処理装置を用いて、試料３Ｂ、試料３Ｃ、試料３Ｄ、試料３Ｆ、試料３Ｇ、および試料３Ｈにマイクロ波処理を行った。マイクロ波処理は、処理ガスとしてＡｒガス１０００ｓｃｃｍおよびＮ２ガス２００ｓｃｃｍを用い、電力を１２００Ｗとし、処理温度を４００℃とし、処理時間を３００秒とした。ここで、試料３Ｂおよび試料３Ｆの圧力を１２Ｐａとし、試料３Ｃおよび試料３Ｇの圧力を６０Ｐａとし、試料３Ｄおよび試料３Ｈの圧力を４００Ｐａとした。これにより、試料３Ｂ、試料３Ｃ、試料３Ｄ、試料３Ｆ、試料３Ｇ、および試料３Ｈの酸化窒化シリコン膜１４の表面近傍に窒化領域１６が形成される。なお、試料３Ａおよび試料３Ｅについてはマイクロ波処理を行っていないので、窒化領域１６は形成されない。
次に、試料３Ａ乃至試料３Ｈに、酸化窒化シリコン膜１４と同じ成膜条件で、膜厚５０ｎｍを狙って、酸化窒化シリコン膜１８を成膜した。
次に、試料３Ａ乃至試料３Ｈに、ＰＥＣＶＤ法を用いて膜厚５０ｎｍを狙って、酸化窒化シリコン膜２０を成膜した。成膜ガスとしてＳｉＨ４ガス２ｓｃｃｍ、Ｎ２Ｏガス８００ｓｃｃｍ、およびＤ２希釈ガス２００ｓｃｃｍを用い、成膜圧力を２００Ｐａとし、成膜電力を１５０Ｗ（６０ＭＨｚ）とし、基板温度を１６０℃とし、電極間距離を３５ｍｍとした。なお、Ｄ２希釈ガスは、Ａｒガスをベースとして、Ｄ２ガスが５％に希釈されたガスである。
次に、試料３Ｅ、試料３Ｆ、試料３Ｇ、および試料３Ｈについて、窒素雰囲気下で４００℃８時間の熱処理を行った。
このように作製した試料３Ａ乃至試料３Ｈについて、ＳＩＭＳ分析を行い、酸化窒化シリコン膜２０に含まれた重水素Ｄの拡散の様子を調べた。図３４Ａに試料３Ａ乃至試料３Ｄの重水素Ｄの濃度［ａｔｏｍｓ／ｃｍ３］を、図３４Ｂに試料３Ｅ乃至試料３Ｈの重水素Ｄの濃度［ａｔｏｍｓ／ｃｍ３］を示す。なお、試料３Ａ乃至試料３Ｈは、ＳＩＭＳ分析をシリコン基板１０側から測定を進めており、酸化窒化シリコン膜２０の上に接着剤が形成されている。また、図３４Ａおよび図３４Ｂに示すＳＩＭＳグラフの破線は測定下限を示す。また、定量層は、酸化シリコン膜１２、酸化窒化シリコン膜１４、酸化窒化シリコン膜１８、および酸化窒化シリコン膜２０である。
図３４Ａに示すように、高温の熱処理を長時間行っていない試料３Ｂ乃至試料３Ｄでは、マイクロ波処理の圧力に依らず、酸化窒化シリコン膜２０に含まれた重水素Ｄが窒化領域１６でブロックされている。これに対して図３４Ｂに示すように、高温の熱処理を長時間行った試料３Ｆ乃至試料３Ｈでは、窒化領域１６が形成されていない試料３Ｅよりは、酸化窒化シリコン膜２０に含まれた重水素Ｄが窒化領域１６でブロックされているが、水素ブロック能力について、マイクロ波処理の圧力依存性が見られる。すなわち、圧力６０Ｐａの試料３Ｇは、圧力４００Ｐａの試料３Ｈより重水素Ｄの拡散が抑えられており、圧力１２Ｐａの試料３Ｆは、圧力６０Ｐａの試料３Ｇより重水素Ｄの拡散が抑えられている。
以上に示すように、マイクロ波処理時の圧力を低くして、酸化窒化シリコン膜に窒化領域を形成することにより、水素に対するバリア性を向上させることができる。このような窒化領域を、上記実施の形態に示すように用いることで、上記半導体装置の作製工程において、高温の熱処理を長時間行っても、酸化物半導体に拡散する水素を低減することができる。このように、水素などの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、ノーマリーオフ特性にすることができ、安定した電気特性を有するとともに、信頼性を向上させることができる。
本実施例では、図３５に示した構造を有する試料４Ａおよび試料４Ｂを作製し、これらの試料について分析した結果について説明する。
図３５に示す構造は、シリコン基板３０と、シリコン基板３０上の酸化シリコン膜３２と、酸化シリコン膜３２上の酸化シリコン膜３４と、酸化シリコン膜３４上の窒化シリコン膜３８と、を有する。ここで、試料４Ｂでは、酸化シリコン膜３４において、窒化シリコン膜３８との界面近傍に窒化領域３６が形成される。なお、試料４Ａでは、窒化領域３６が形成されない。
まず、試料４Ａおよび試料４Ｂの作製方法について説明する。
まず、試料４Ａおよび試料４Ｂで、シリコン基板３０を熱酸化し、シリコン基板３０表面に膜厚１００ｎｍ狙いで酸化シリコン膜３２を形成した。
次に、試料４Ａおよび試料４Ｂに、ＲＦスパッタリング法を用いて膜厚１００ｎｍを狙って、酸化シリコン膜３４を成膜した。酸化シリコン膜３４の成膜は、ＳｉＯ２（無水合成石英）ターゲットを用いた。成膜ガスとして酸素ガス５０ｓｃｃｍを用い、成膜圧力を０．７Ｐａ（キヤノンアネルバ製ミニチュアゲージＭＧ－２によって計測した。）とし、成膜電力を１５００Ｗとし、基板温度を１７０℃とし、ターゲット－基板間距離を６０ｍｍとした。
次に、マイクロ波処理装置を用いて、試料４Ｂにマイクロ波処理を行った。マイクロ波処理は、処理ガスとしてＡｒガス１０００ｓｃｃｍおよびＮ２ガス２００ｓｃｃｍを用い、電力を１２００Ｗとし、処理温度を４００℃とし、圧力を１２Ｐａとし、処理時間を３００秒とした。これにより、試料４Ｂの酸化シリコン膜３４の表面近傍に窒化領域３６が形成される。なお、試料４Ａについてはマイクロ波処理を行っていないので、窒化領域３６は形成されない。
次に、試料４Ａおよび試料４Ｂに、ＰＥＣＶＤ法を用いて膜厚２０ｎｍを狙って、窒化シリコン膜３８を成膜した。成膜ガスとしてＳｉＨ４ガス５ｓｃｃｍ、およびＮ２ガス２５００ｓｃｃｍを用い、成膜圧力を１００Ｐａとし、成膜電力を２５０Ｗ（１３．５６ＭＨｚ）とし、基板温度を３５０℃とし、電極間距離を２０ｍｍとした。この工程において、試料４Ａおよび試料４Ｂは、チャンバー内に発生した大量の水素にさらされる。
このように作製した試料４Ａおよび試料４Ｂについて、ＳＩＭＳ分析を行い、窒化シリコン膜３８成膜時の水素が酸化シリコン膜３４に拡散しているか確認した。図３６に試料４Ａおよび試料４Ｂの水素Ｈの濃度［ａｔｏｍｓ／ｃｍ３］を示す。なお、試料４Ａおよび試料４Ｂは、ＳＩＭＳ分析をシリコン基板３０側から測定を進めており、窒化シリコン膜３８の上に接着剤が形成されている。また、図３６に示すＳＩＭＳグラフの破線は測定下限を示す。また、定量層は酸化シリコン膜３４である。
図３６に示すように、試料４Ａでは、水素Ｈが酸化シリコン膜３４まで拡散している。これに対して、試料４Ｂでは、窒化シリコン膜３８と酸化シリコン膜３４の界面、すなわち窒化領域３６において、水素Ｈの濃度が顕著に低減している。つまり、試料４Ｂにおいて、窒化シリコン膜３８成膜時の水素が窒化領域３６で低減されていることが見て取れる。
以上に示すように、マイクロ波処理で窒化領域を形成することにより、窒化領域を露出した状態で、ＰＥＣＶＤ法などの、チャンバー内に水素が大量に発生する成膜方法を用いても、当該窒化領域より内側に拡散する水素を低減することができる。このような窒化領域を、上記実施の形態に示すように用いることで、酸化物半導体に拡散する水素を低減することができる。このように、水素などの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、ノーマリーオフ特性にすることができ、安定した電気特性を有するとともに、信頼性を向上させることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構成、構造、方法などと適宜組み合わせて用いることができる。
２００：トランジスタ、２００＿ｎ：トランジスタ、２００＿１：トランジスタ、２０５：導電体、２０５ａ：導電体、２０５ｂ：導電体、２１０：絶縁体、２１２：絶縁体、２１４：絶縁体、２１６：絶縁体、２１７：領域、２１８：導電体、２２２：絶縁体、２２４：絶縁体、２３０：酸化物、２３０ａ：酸化物、２３０Ａ：酸化膜、２３０ｂ：酸化物、２３０Ｂ：酸化膜、２３０ｃ：酸化物、２３０Ｃ：酸化膜、２４０：導電体、２４０ａ：導電体、２４０ｂ：導電体、２４１：領域、２４１ａ：領域、２４１ｂ：領域、２４１ｃ：領域、２４２：導電体、２４２ａ：導電体、２４２Ａ：導電膜、２４２ｂ：導電体、２４２Ｂ：導電体層、２４３：酸化物、２４３ａ：酸化物、２４３Ａ：酸化膜、２４３ｂ：酸化物、２４３Ｂ：酸化物層、２４４：領域、２４４ａ：領域、２４４ｂ：領域、２４５：領域、２４６：導電体、２４６ａ：導電体、２４６ｂ：導電体、２５０：絶縁体、２５０Ａ：絶縁膜、２５５ａ：開口、２５５ｂ：開口、２６０：導電体、２６０ａ：導電体、２６０Ａａ：導電膜、２６０Ａｂ：導電膜、２６０ｂ：導電体、２６５：封止部、２６５ａ：封止部、２６５ｂ：封止部、２７２：絶縁体、２７２ａ：絶縁体、２７２Ａ：絶縁膜、２７２ｂ：絶縁体、２７２Ｂ：絶縁体層、２７４：絶縁体、２８０：絶縁体、２８１：バルブ、２８２：絶縁体、２８３：絶縁体

Claims (2)

  1. 第１の絶縁体と、
    前記第１の絶縁体上の第１の導電体と、
    前記第１の導電体上の第２の絶縁体と、
    前記第２の絶縁体上の第１の酸化物と、
    前記第１の酸化物上の第２の導電体および第３の導電体と、
    前記第２の導電体上の第３の絶縁体と、
    前記第３の導電体上の第４の絶縁体と、
    前記第３の絶縁体および前記第４の絶縁体上の第５の絶縁体と、
    前記第１の酸化物上で、前記第２の導電体と前記第３の導電体の間に配置される第２の酸化物と、
    前記第２の酸化物上の第６の絶縁体と、
    前記第６の絶縁体上の第４の導電体と、
    前記第５の絶縁体の上面、前記第２の酸化物の上面、前記第６の絶縁体の上面、および前記第４の導電体の上面に接する、第７の絶縁体と、
    前記第７の絶縁体の上面および側面と、前記第５の絶縁体の側面と、前記第２の絶縁体の側面と、前記第１の絶縁体の上面に接する、第８の絶縁体と、
    前記第３の絶縁体、前記第５の絶縁体、前記第７の絶縁体、および前記第８の絶縁体に形成された開口に埋め込まれ、前記第２の導電体に接する、第５の導電体と、
    前記第４の絶縁体、前記第５の絶縁体、前記第７の絶縁体、および前記第８の絶縁体に形成された開口に埋め込まれ、前記第３の導電体に接する、第６の導電体と、
    を有し、
    前記第５の絶縁体は、前記第５の導電体との界面近傍、前記第６の導電体との界面近傍、および前記第８の絶縁体との界面近傍に、前記第５の絶縁体の他の領域より窒素濃度が高い領域を有する、半導体装置。
  2. 請求項１において、
    前記第２の導電体は、前記第５の導電体との界面近傍に、前記第２の導電体の他の領域より窒素濃度が高い領域を有し、
    前記第３の導電体は、前記第６の導電体との界面近傍に、前記第３の導電体の他の領域より窒素濃度が高い領域を有する、半導体装置。
JP2020552181A 2018-10-26 2019-10-17 半導体装置 Active JP7262474B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023064054A JP2023080183A (ja) 2018-10-26 2023-04-11 半導体装置の作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018201930 2018-10-26
JP2018201928 2018-10-26
JP2018201928 2018-10-26
JP2018201930 2018-10-26
PCT/IB2019/058842 WO2020084406A1 (ja) 2018-10-26 2019-10-17 半導体装置、および半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023064054A Division JP2023080183A (ja) 2018-10-26 2023-04-11 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JPWO2020084406A1 JPWO2020084406A1 (ja) 2021-10-28
JPWO2020084406A5 JPWO2020084406A5 (ja) 2022-10-21
JP7262474B2 true JP7262474B2 (ja) 2023-04-21

Family

ID=70330402

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020552181A Active JP7262474B2 (ja) 2018-10-26 2019-10-17 半導体装置
JP2023064054A Pending JP2023080183A (ja) 2018-10-26 2023-04-11 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023064054A Pending JP2023080183A (ja) 2018-10-26 2023-04-11 半導体装置の作製方法

Country Status (5)

Country Link
US (1) US20210399134A1 (ja)
JP (2) JP7262474B2 (ja)
KR (1) KR20210081365A (ja)
CN (1) CN112823415A (ja)
WO (1) WO2020084406A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013254942A (ja) 2012-05-11 2013-12-19 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2016225602A (ja) 2015-03-17 2016-12-28 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
WO2017072627A1 (ja) 2015-10-28 2017-05-04 株式会社半導体エネルギー研究所 半導体装置、モジュール、電子機器および半導体装置の作製方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011077967A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101809105B1 (ko) 2010-08-06 2017-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
CN106165106B (zh) * 2014-03-28 2020-09-15 株式会社半导体能源研究所 晶体管以及半导体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013254942A (ja) 2012-05-11 2013-12-19 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2016225602A (ja) 2015-03-17 2016-12-28 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
WO2017072627A1 (ja) 2015-10-28 2017-05-04 株式会社半導体エネルギー研究所 半導体装置、モジュール、電子機器および半導体装置の作製方法

Also Published As

Publication number Publication date
US20210399134A1 (en) 2021-12-23
WO2020084406A1 (ja) 2020-04-30
CN112823415A (zh) 2021-05-18
KR20210081365A (ko) 2021-07-01
JP2023080183A (ja) 2023-06-08
JPWO2020084406A1 (ja) 2021-10-28

Similar Documents

Publication Publication Date Title
JP7163360B2 (ja) 半導体装置、および半導体装置の作製方法
JPWO2019111096A1 (ja) 半導体装置、および半導体装置の作製方法
US11942370B2 (en) Manufacturing method of semiconductor device
JPWO2019197946A1 (ja) 半導体装置、および半導体装置の作製方法
JP7387418B2 (ja) 半導体装置
JPWO2019092541A1 (ja) 半導体装置、および半導体装置の作製方法
JPWO2019186331A1 (ja) 半導体装置
JP2023165808A (ja) 半導体装置の作製方法
KR20220039740A (ko) 반도체 장치
JP7254462B2 (ja) 半導体装置の作製方法
JPWO2020021383A1 (ja) 半導体装置
JPWO2019162807A1 (ja) 半導体装置、および半導体装置の作製方法
JP2022105184A (ja) 半導体装置及びその作製方法
WO2020115604A1 (ja) 半導体装置、および半導体装置の作製方法
JP7262474B2 (ja) 半導体装置
WO2020084400A1 (ja) 金属酸化物の作製方法、半導体装置の作製方法
JPWO2019145807A1 (ja) 半導体装置、および半導体装置の作製方法
JP7287970B2 (ja) 半導体装置、および半導体装置の作製方法
JP7046692B2 (ja) 半導体装置
WO2023126741A1 (ja) 半導体装置、記憶装置、及び半導体装置の作製方法
JP7237944B2 (ja) 半導体装置、および半導体装置の作製方法
WO2023094941A1 (ja) 半導体装置
WO2023144654A1 (ja) 電子装置、電子装置の作製方法、半導体装置、半導体装置の作製方法、記憶装置
WO2023152595A1 (ja) 記憶装置
JP2020061471A (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221013

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230411

R150 Certificate of patent or registration of utility model

Ref document number: 7262474

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150