JP7244347B2 - 伝送回路 - Google Patents

Description

本発明は、伝送回路に関する。

磁場、温度、圧力等の情報を検出するセンサの検出情報を伝送する伝送回路として、検出信号を出力するための信号線が接地線と共用化されることによって、信号線が不要な伝送回路が提案されている（例えば、特許文献１参照）。

特開２００７-１５６９９７号公報

しかしながら、特許文献１に記載される技術を、センサを含むＩＣ（以下、「センサＩＣ」とする）に適用する場合、次のような課題がある。

特許文献１に記載される伝送回路では、グランド（以下、「ＧＮＤ」とする。）と安定電源の陰極との間に抵抗Ｒが接続されている。この伝送回路では、安定電源から抵抗Ｒによる電圧降下分の電圧がセンサＩＣのＧＮＤへ供給されるため、ＧＮＤの電位が抵抗Ｒによる電圧降下分高くなる。従って、この伝送回路を適用したセンサＩＣでは、抵抗Ｒを流れる電流の影響を受け、本来、安定していることが望ましいＧＮＤの電位が不安定になってしまう。リニアタイプのセンサから出力されるアナログ信号をプロセッサへ送出したい場合、２値のみならずそのアナログ信号に相当する電圧が、センサＩＣのＧＮＤの電位となるため、ＧＮＤの電位の変動は顕著である。

また、物理量を高感度に検出するために、センサから出力される電流が大きくなるように設定する場合、特許文献１に記載される伝送回路では、抵抗Ｒを流れる電流が大きくなるため、センサＩＣへ与える電源電圧とＧＮＤとの間の電圧差が小さくなる。センサＩＣへ与える電源電圧とＧＮＤとの間の電圧差が、センサＩＣの動作電圧範囲の下限を下回ると、当該センサＩＣは誤動作してしまう。すなわち、センサから出力される電流とセンサＩＣへ与える電源電圧とＧＮＤとの間の電圧差とはトレードオフの関係にあり、物理量を検出する感度の高低と、センサＩＣの動作安定性との両立が困難という課題がある。

そこで、本発明は、上記課題を解決するために、物理量センサによる物理量の検出感度が高い場合にもセンサＩＣを安定的に動作可能な伝送回路を提供することを目的とする。

本発明に係る伝送回路は、上述した課題を解決するため、信号を出力する信号出力部を有する負荷と、一端が第１の電源と接続される第１の抵抗と、前記第１の抵抗の他端と接続され、前記信号を出力する出力端子と、一端が前記出力端子と接続されるインダクタと、一端が前記インダクタの他端と接続され、他端が第２の電源に接続される第１のスイッチと、一端が前記インダクタの他端及び前記第１のスイッチの一端と接続され、前記第１のスイッチがオフ状態の場合に導通状態となり、前記第１のスイッチがオン状態の場合には非導通状態となる整流素子と、を備え、前記負荷は、前記第１のスイッチのオンオフ状態を制御するスイッチングコントローラさらに有し、一端が前記整流素子の他端と接続され、他端が前記第２の電源に接続されることを特徴とする。

本発明によれば、センサＩＣへ与える電源電圧とＧＮＤとの間の電圧差は物理量センサを流れる電流の大小に依らず一定なので、物理量センサによる物理量の検出感度が高い場合にもセンサＩＣを安定的に動作させることができる。

実施形態に係る伝送回路の一例を示す回路構成図。 実施形態に係る伝送回路における負荷の構成例を示す概略図。 第１のレギュレータの構成例を示す概略図。 第２のレギュレータの構成例を示す概略図。 第３のレギュレータの構成例を示す概略図。 実施形態に係る伝送回路の他の構成例を部分的に示す概略図。

以下、本発明の実施形態に係る伝送回路を、図面を参照して説明する。本実施形態に係る伝送回路は、負荷が有する信号出力部から出力される信号をプロセッサへ伝送するための伝送回路であって、信号線が電源線と共用化された伝送回路である。

図１は、本実施形態に係る伝送回路１０Ａの一例を示す回路構成図である。伝送回路１０Ａは、例えば、電源端子５と、ＧＮＤ端子６と、抵抗Ｒｐｕと、インダクタ９と、スイッチＳＷ１と、ダイオード１１と、キャパシタ１３、１４と、負荷２０Ａと、端子３１～３４と、被覆線３７、３８と、出力端子４１と、プロセッサ５０と、を備えている。
また、伝送回路１０Ａは、第１の基板としてのメインボード２と、第２の基板としてのサブボード３と、を備えている。メインボード２の上面には、電源端子５、ＧＮＤ端子６、抵抗Ｒｐｕ、出力端子４１、プロセッサ５０及び端子３１、３４が形成されている。

電源端子５は、安定電源である第１の電源（図示省略）と接続されており、電源電圧Ｖｃｃを電源線Ｌ１に供給する。電源線Ｌ１には、抵抗Ｒｐｕの一端と、プロセッサ５０の一端とが接続されている。第１の抵抗としての抵抗Ｒｐｕは、一端が電源線Ｌ１及び電源端子５を介して第１の電源と接続されている。抵抗Ｒｐｕは、他端が出力端子４１と接続されている。また、出力端子４１は、第１の端子としての端子３１と接続されている。

ＧＮＤ端子６は、第２の電源（図示省略）としてのＧＮＤに接続されており、電源電圧ＶｓｓをＧＮＤ線Ｌ２に供給する。ＧＮＤ線Ｌ２には、プロセッサ５０の他端が接続されている。プロセッサ５０の他端とＧＮＤ線Ｌ２との接続点が第２の接続点としてのノードＮ２である。ＧＮＤ線Ｌ２上のノードＮ２に対する負荷２０Ａ側には、第４の端子としての端子３４が配設されている。

サブボード３の上面には、インダクタ９、スイッチＳＷ１、ダイオード１１、キャパシタ１３、１４、負荷２０Ａ及び端子３２、３３が形成されている。

第２の端子としての端子３２は、端子３１と着脱自在な第１の導通部としての被覆線３７を介して接続されている。端子３２は、インダクタ９の一端と接続されている。端子３２とインダクタ９の一端との間には、ノードＮ３が設定されている。インダクタ９の他端は、整流素子としてのダイオード１１の一端としてのアノードと接続されている。インダクタ９の他端とダイオード１１のアノードとの間には、ノードＮ４が設定されている。ダイオード１１の他端としてのカソードは、負荷２０Ａの一端及びキャパシタ１３の一端と、それぞれ接続されている。ダイオード１１のカソードと、負荷２０Ａの一端及びキャパシタ１３の一端との接続点は、第１の接続点としてのノードＮ１である。ダイオード１１は、インダクタ９から負荷２０Ａへ向かう方向が順方向となる。

負荷２０Ａの他端及び第１のキャパシタとしてのキャパシタ１３の他端は、それぞれ、ＧＮＤ線Ｌ２に接続されている。すなわち、ノードＮ１とＧＮＤ線Ｌ２との間において、キャパシタ１３は、負荷２０Ａと並列に接続されている。ノードＮ３とＧＮＤ線Ｌ２との間には、第２のキャパシタとしてのキャパシタ１４が接続されている。また、ノードＮ４とＧＮＤ線Ｌ２との間には、第１のスイッチとしてのスイッチＳＷ１が配設されている。スイッチＳＷ１とＧＮＤ線Ｌ２との接続点であるノードＮ５とノードＮ２との間には、第３の端子としての端子３３が配設されている。端子３３と端子３４との間は、着脱自在な第２の導通部としての被覆線３８で接続されている。

図２は、負荷２０Ａの構成例を示す概略図である。
負荷２０Ａは、信号出力部としてのセンサ部２１と、スイッチングコントローラとしての制御回路２２と、第１のレギュレータ２５Ａと、を有している。負荷２０Ａは、サブボード３上に、センサＩＣとして形成されている。センサ部２１と、制御回路２２と、第１のレギュレータ２５Ａとは、それぞれ、一端がノードＮ１に接続され、他端がＧＮＤ線Ｌ２に接続されている。

センサ部２１は、物理量を検出する物理量センサを含んでいる。物理量センサには、例えば、ひずみゲージ、速度センサ、加速度センサ、ロータリーエンコーダ、ＣＣＤやＣＭＯＳ等のイメージセンサ、赤外線センサ、紫外線センサ、温度センサ、磁気センサ、マイクロフォン等の各種の物理量を検出可能なセンサが含まれる。

制御回路２２は、センサ部２１と情報伝送可能に接続されており、センサ部２１から出力される信号電圧Ｖｓｅｎのレベルの高低を表す信号情報を受信する。制御回路２２は、センサ部２１から受け取る信号電圧Ｖｓｅｎの信号情報に基づいてスイッチＳＷ１をオン状態又はオフ状態に切替制御するスイッチング制御信号Ｓｃを生成する。ここで、スイッチＳＷ１のオン状態とは、スイッチＳＷ１の両端が電気的に短絡されている状態、すなわち導通状態をいう。スイッチＳＷ１のオフ状態とは、スイッチＳＷ１の両端が電気的に開放されている状態、すなわち非導通状態をいう。
スイッチング制御信号Ｓｃは、パルス状の疎密波である。疎密波のデューティー比Ｄは、制御したいスイッチＳＷ１のオンオフ状態に応じて、０≦Ｄ≦１に制御される。制御回路２２は、生成したスイッチング制御信号Ｓｃを、スイッチＳＷ１へ出力することによって、スイッチＳＷ１のオンオフ状態を切替制御する。

第１のレギュレータ２５Ａは、伝送回路１０Ａ内の所定箇所の電圧を監視し、監視箇所の電圧が一定範囲になるように調節する。

続いて、伝送回路１０Ａの作用について説明する。伝送回路１０Ａはいわゆる昇圧コンバータを含んでいる。ここで、ノードＮ３における電圧、すなわち出力端子４１の電圧（出力信号電圧）の時間平均値をＶｓｉｇ、ノードＮ１における電圧（負荷電源電圧）の時間平均値をＶｄｄ、抵抗Ｒｐｕの抵抗値をＲ１、抵抗Ｒｐｕを流れる電流の時間平均値をＩｒｐｕ、負荷２０Ａに流入する電流をＩｌｏａｄとする。この場合、昇圧コンバータの性質から下記式（１）、（２）が成立する。
Ｖｓｉｇ＝（１－Ｄ）＊Ｖｄｄ …（１）
Ｉｒｐｕ＝｛１／（１－Ｄ）｝＊Ｉｌｏａｄ …（２）

また、抵抗Ｒｐｕの電圧降下を考慮すると、Ｖｓｉｇは電源電圧Ｖｃｃを用いて下記式（３）で表される。さらに、下記式（３）と上記式（２）との２式から、下記式（４）が成立する。
Ｖｓｉｇ＝Ｖｃｃ－Ｒ１＊Ｉｒｐｕ …（３）
Ｖｓｉｇ＝Ｖｃｃ－Ｒ１＊｛１／（１－Ｄ）｝＊Ｉｌｏａｄ …（４）

上記式（１）及び（４）のうち、動的に変更できるパラメータ（以下、「動的パラメータ」とする）は、Ｄ、Ｖｓｉｇ、Ｖｄｄ及びＩｌｏａｄの４個である。物理量センサが検出する検出量に基づき、上記４個のパラメータのうち、少なくとも１個が制御されれば、理論上は何かしらの信号の変化をプロセッサ５０へ伝送できる。従って、アナログ信号をプロセッサ５０へ伝送したい場合、上記４個のパラメータのうち１個を制御すれば、レベルの変化する何かしらの信号をプロセッサ５０へ伝送できる。

しかしながら、式の個数が上記式（１）及び（４）の２個、動的パラメータの個数が４個という関係なので、他の条件が無い場合、１個の動的パラメータが制御されても残り３個が確定しない。例えば、温度変化等の何らかの変動要因によって残り３個の動的パラメータのうち１個が変動してしまうと、さらに残りの２個も変動してしまう。このことは、信号をプロセッサ５０へ伝送したい場合、直接的に制御する動的パラメータが１個では、レベルの情報を伝送するには不十分であることを意味している。従って、負荷２０Ａが１個の動的パラメータを直接的に制御することによって、残り３個を確定させるには、更なる条件を付与することが必要になる。

そこで、本実施形態では、直接制御される１個の動的パラメータとは異なる他の１個の動的パラメータが直接制御される１個の動的パラメータと所定の関係で連動する又は一定値となるように事前に設定する。上記事前設定を済ませることによって、負荷２０Ａは、上記４個の動的なパラメータのうち２個の動的パラメータを直接制御することが可能となる。

また、本実施形態では、直接制御される２個の動的なパラメータのうちの１個にＤを選択する。動的なパラメータのうちの１個にＤを選択すると、負荷２０Ａが直接制御する他の１個の動的なパラメータを除くさらに残りの２個を所望の値に制御することが容易になる利点がある。従って、上記式（１）及び（４）を用いるとともにことに、直接制御される２個の動的なパラメータのうちの１個にＤを選択することによって、Ｖｓｉｇを所望の電圧値で取り出し易くなる。

直接制御される２個の動的なパラメータのうちの１個にＤを選択した場合、直接制御される２個の動的なパラメータの組み合わせとしては、（i）ＤとＩｌｏａｄ、（ii）ＤとＶｄｄ及び（iii）ＤとＶｓｉｇの３通りが考えられる。続いて、上記（i）～（iii）の動的なパラメータの組み合わせの各々及びその信号伝送方法について説明する。

（i）Ｄ及びＩｌｏａｄを制御する場合
負荷２０Ａは、センサ部２１及び制御回路２２に加えて、さらに第１のレギュレータ２５Ａを用いることによって、ＤとＩｌｏａｄとの２個を直接制御可能に構成されている。
図３は、負荷２０Ａが有する第１のレギュレータ２５Ａの構成例を示す概略図である。
第１のレギュレータ２５Ａは、例えば、演算増幅器２５１と、電界効果トランジスタ（以下、「ＦＥＴ」とする）２５２と、第２の抵抗としての抵抗Ｒｍｏｎと、変換器２５３と、を有している。演算増幅器２５１は、正側の電源端子がノードＮ１に接続されており、負側の電源端子がノードＮ６に接続されている。

演算増幅器２５１は、第１の入力端としての非反転入力端と、第２の入力端としての反転入力端と、出力端とを含む。非反転入力端には基準電圧としての電圧Ｖｒｅｆが入力される。電圧Ｖｒｅｆは、例えば、変換器２５３から供給される。反転入力端には、監視される所定箇所としてのノードＮ６の電圧Ｖｍｏｎが入力される。

ＦＥＴ２５２は、例えば、演算増幅器２５１の出力端と接続されるゲートと、ノードＮ１に接続されるドレインと、ノードＮ６に接続されるソースとを含む。抵抗Ｒｍｏｎは、一端がノードＮ６及びＦＥＴ２５２のソースと接続され、他端がＧＮＤ線Ｌ２に接続されて接地されている。
変換器２５３は、センサ部２１の出力端と接続される入力端と、演算増幅器２５１の非反転入力端と接続される出力端と、入力される電圧を所定の関係に従って変換して出力する変換演算回路と、を含んでいる。

第１のレギュレータ２５Ａを有する負荷２０Ａでは、まず、Ｄに対してＩｌｏａｄが連動するように、ＤとＩｌｏａｄに比例する電圧Ｖｍｏｎとを関係づけておく。ここで、Ｄはセンサ部２１から出力される信号電圧Ｖｓｅｎに基づいて決定されるため、信号電圧Ｖｓｅｎと電圧Ｖｍｏｎとを関係付けておく。信号電圧Ｖｓｅｎと電圧Ｖｍｏｎとの関係付けによって、変換器２５３は、信号電圧Ｖｓｅｎを変換して電圧Ｖｍｏｎの基準となる電圧、すなわち基準電圧としてのＶｒｅｆを出力することが可能となる。

続いて、制御回路２２が、センサ部２１の物理量センサの検出量、すなわち信号電圧Ｖｓｅｎに従ってＤを制御する。Ｄを制御する方法は、例えば、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）、１ビットΔΣ変調等の公知のあらゆる方法から適宜選
択して適用する。また、第１のレギュレータ２５Ａが、変換器２５３から出力されるＶｒｅｆを基準としてノードＮ６の電圧Ｖｍｏｎを監視し、監視結果に応じてＩｌｏａｄを調節する。Ｉｌｏａｄは、ＦＥＴ２５２のドレイン電流が調節されることによって調節される。この結果、ＤとＩｌｏａｄとは、負荷２０Ａによって、連動して制御される。残り２個の動的なパラメータのうちＶｓｉｇは上記式（４）で決定される。また、Ｖｄｄは、上記式（４）で決定されたＶｓｉｇと上記式（１）で決定される。

このように、上述した信号伝送方法は、負荷２０ＡがＤとＩｌｏａｄとを直接的に制御するステップを含んでいる。負荷２０Ａでは、制御回路２２と第１のレギュレータ２５Ａとが、上記４個の動的なパラメータのうちＤとＩｌｏａｄとを直接制御することによって、残り２個の動的なパラメータのＶｓｉｇ及びＶｄｄを間接的に制御することができる。

（ii）Ｄ及びＶｄｄを制御する場合
負荷２０Ｂは、Ｖｄｄが一定値となるように構成されている。具体的には、負荷２０Ｂは、第２のレギュレータ２５Ｂを有しており、第２のレギュレータ２５ＢがＶｄｄが一定値となるように、電圧調節している。負荷２０Ｂでは、センサ部２１及び制御回路２２に加えて、さらに第２のレギュレータ２５Ｂを用いることによって、ＤとＶｄｄとの２個を直接制御している。
図４は、負荷２０Ｂが有する第２のレギュレータ２５Ｂの構成例を示す概略図である。
第２のレギュレータ２５Ｂは、第１のレギュレータ２５Ａに対して、演算増幅器２５１の接続関係と、抵抗Ｒｍｏｎを有していない点と、分圧回路２５４を有している点と、で相違するがその他の点は実質的に相違しない。そこで、第１のレギュレータ２５Ａに対して実質的に相違しない構成要素については、同じ符号を付して重複する説明を省略する。

第２のレギュレータ２５Ｂは、例えば、演算増幅器２５１と、ＦＥＴ２５２と、抵抗Ｒｂ１、Ｒｂ２及び出力端Ｐｏを含む分圧回路２５４と、を有している。演算増幅器２５１は、第１の入力端としての反転入力端と、第２の入力端としての非反転入力端と、出力端とを含む。反転入力端には基準電圧としての電圧Ｖｒｅｆが入力される。電圧Ｖｒｅｆは、例えば、図示が省略されている電圧基準回路から供給される。非反転入力端には、監視される所定箇所としての出力端Ｐｏの電圧、すなわち分圧電圧Ｖｄｉｖが入力される。

抵抗Ｒｂ１及び抵抗Ｒｂ２は、ノードＮ１とＧＮＤ線Ｌ２との間に、直列に接続されている。抵抗Ｒｂ１と抵抗Ｒｂ２との接続点には出力端Ｐｏが設けられている。ノードＮ１とＧＮＤ線Ｌ２との間の電圧を分圧した分圧電圧Ｖｄｉｖは、出力端Ｐｏから取り出すことができる。

第２のレギュレータ２５Ｂを有する負荷２０Ｂでは、Ｄに依らずＶｄｄが一定値となるように動作する。このことは、ＤとＶｄｄとが所定の関係で連動して動作することを意味する。

負荷２０Ｂでは、制御回路２２が、センサ部２１の物理量センサの検出量に従ってＤを制御する。また、第２のレギュレータ２５Ｂが、分圧回路２５４における分圧電圧Ｖｄｉｖを監視し、Ｖｄｄが一定値となるようにＶｄｄを調節する。この結果、ＤとＶｄｄとは、負荷２０Ｂによって、連動して制御される。残り２個の動的なパラメータのうちＶｓｉｇは上記式（１）で決定される。また、Ｉｌｏａｄは、上記式（４）で決定される。

このように、上述した信号伝送方法は、負荷２０ＢがＤとＶｄｄとを直接的に制御するステップを含んでいる。負荷２０Ｂでは、制御回路２２と第２のレギュレータ２５Ｂとが、上記４個の動的なパラメータのうちＤとＶｄｄとを直接制御することによって、残り２個の動的なパラメータのＶｓｉｇ及びＩｌｏａｄを間接的に制御することができる。

（iii）Ｄ及びＶｓｉｇを制御する場合
負荷２０Ｃは、センサ部２１及び制御回路２２に加えて、さらに第３のレギュレータ２５Ｃを用いることによって、ＤとＶｓｉｇとの２個を直接制御可能に構成されている。
図５は、負荷２０Ｃが有する第３のレギュレータ２５Ｃの構成例を示す概略図である。
第３のレギュレータ２５Ｃは、第１のレギュレータ２５Ａに対して、演算増幅器２５１の接続関係と、抵抗Ｒｍｏｎを有していない点と、で相違するが、その他の点は実質的に相違しない。そこで、第１のレギュレータ２５Ａに対して実質的に相違しない構成要素については、同じ符号を付して重複する説明を省略する。

第３のレギュレータ２５Ｃは、例えば、演算増幅器２５１と、ＦＥＴ２５２と、を有している。演算増幅器２５１は、第１の入力端としての反転入力端と、第２の入力端としての非反転入力端と、出力端とを含む。反転入力端には基準電圧としての信号電圧Ｖｓｅｎが入力される。非反転入力端には、監視される所定箇所としてのノードＮ３の電圧、すなわちＶｓｉｇが入力される。

第３のレギュレータ２５Ｃを有する負荷２０Ｃでは、まず、Ｖｄｄが負荷２０Ｃの動作制限範囲内で変化する値となるように、予め設定しておく。その際、理想的にはＶｄｄが一定値になるように、ＤとＶｓｉｇとが連動する関係を予め設定しておく。すなわち、ＤとＶｓｉｇとが既知の関係で連動するようにＶｓｉｇを事前に調節しておく。

続いて、制御回路２２が、センサ部２１の物理量センサの検出量に従ってＤを制御する。また、第３のレギュレータ２５Ｃが、Ｖｓｉｇを監視し、Ｖｓｉｇを調節する。Ｖｓｉｇは、電圧Ｖｓｅｎが調節されることによって、調節される。この結果、ＤとＶｓｉｇとは、負荷２０Ｃによって、連動して変更される。残り２個の動的なパラメータのうちＶｄｄは上記式（１）で決定される。また、Ｉｌｏａｄは、上記式（４）で決定される。

このように、上述した信号伝送方法は、負荷２０ＣがＤとＶｓｉｇとを直接的に制御するステップを含んでいる。負荷２０Ｃでは、制御回路２２と第３のレギュレータ２５Ｃとが、上記４個の動的なパラメータのうちＤとＶｓｉｇとを直接制御することによって、残り２個の動的なパラメータのＶｄｄ及びＩｌｏａｄを間接的に制御することができる。

以上、本実施形態によれば、ＧＮＤと安定電源の陰極との間に抵抗が接続されていないため、センサ部２１から出力される信号のレベルの高低によってセンサ部２１と接続されるＧＮＤの電圧が高低に変動することがない。また、上記式（１）及び（４）から負荷２０Ａ～２０Ｃへ与えるＶｄｄは、Ｄ、Ｖｓｉｇ及びＩｌｏａｄで決定されるため、物理量センサを流れる電流の大きさに依存しない。従って、本実施形態によれば、信号線が電源線Ｌ１と共用化されていても、負荷２０Ａ～２０Ｃへ与えるＶｄｄとＧＮＤとの間の電圧差を、物理量センサを流れる電流の大小に依らず一定にすることができる。すなわち、負荷２０Ａ～２０Ｃへ与えるＶｄｄとＧＮＤとの間の電圧差と物理量センサを流れる電流とのレードオフは生じない。故に、物理量センサによる物理量の検出感度が高い場合にも、ＶｄｄとＧＮＤとの間の電圧差を物理量センサの動作電圧範囲内に維持することができ、センサＩＣを安定的に動作させることができる。

また、センサ部２１から出力される信号のレベルの高低によってセンサ部２１と接続されるＧＮＤの電圧が高低に変動することがないので、ＧＮＤの電圧レベルを安定させることができる。従って、リニアタイプの物理量センサを含むセンサＩＣを適用する場合においても、センサＩＣを安定的に動作させることができる。

なお、本発明は、上述した実施形態そのままに限定されるものではなく、実施段階では、上述した例以外にも様々な形態で実施することが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更をすることができる。

例えば、本実施形態に係る伝送回路において、整流素子は必ずしもダイオード１１に限定されるものではなく、スイッチＳＷ１と逆相に動作するスイッチＳＷ２を適用してもよい。

ここで、図６は、本実施形態に係る伝送回路の他の構成例として、伝送回路６０Ａの部分的な構成を示す概略図である。
図６に例示される伝送回路６０Ａは、インバータ７１を介してスイッチング制御信号Ｓｃと逆相となるスイッチング制御信号Ｓｄを生成してスイッチＳＷ２へ与えている。この結果、スイッチＳＷ２は、スイッチＳＷ１がオン状態のときにオフ状態に、スイッチＳＷ１がオフ状態のときにオン状態に遷移する整流素子として適用されている。

整流素子及び第２のスイッチとしてのスイッチＳＷ２は、スイッチＳＷ１と逆相に動作する。すなわち、スイッチＳＷ２は、ダイオード１１と同様に動作する。より具体的に説明すれば、スイッチＳＷ２は、スイッチＳＷ１がオン状態のときにはノードＮ４とノードＮ１との間を導通不可な非導通状態にする一方、スイッチＳＷ１がオフ状態のときにはノードＮ４とノードＮ１との間を導通可能な導通状態に切り替える。

なお、上述したスイッチＳＷ１及びスイッチＳＷ２は、電路を導通状態又は非導通状態に切替可能な各種のスイッチング素子又は電路を導通状態又は非導通状態に切替可能な回路から適宜選択して適用することができる。すなわち、スイッチＳＷ１、ＳＷ２は、電路を導通状態又は非導通状態に切り替える機能を有する要素であれば、その種類を問わない。例えば、スイッチＳＷ１、ＳＷ２は、機械的に電路を開閉する機械的なスイッチング素子でもよいし、ＦＥＴ等のように電路を導通状態又は非導通状態に切り替える電気的なスイッチング素子でもよい。また、スイッチＳＷ１、ＳＷ２は、電路を導通状態又は非導通状態に切替可能な論理回路を含んでいてもよい。

図６に示される制御回路２２は、スイッチング制御信号Ｓｃがインバータ７１を介して出力されることによってスイッチング制御信号Ｓｄが生成される例であるが、この例に限定されない。制御回路２２及びインバータ７１の代わりに、２つのスイッチング制御信号Ｓｃ、Ｓｄをそれぞれ生成するように、構成される制御回路を備えていてもよい。すなわち、スイッチＳＷ１のオンオフ状態を制御する機能に加えてスイッチＳＷ２のオンオフ状態を制御する機能を有する制御回路を備えていてもよい。

なお、負荷２０Ａ～２０Ｃは、それぞれ、第１～第３のレギュレータ２５Ａ～２５Ｃを有している例であるが、必ずしも第１～第３のレギュレータ２５Ａ～２５Ｃを有している必要はない。上述したように、アナログ信号をプロセッサ５０へ伝送したい場合、上記４個のパラメータのうち１個を制御すれば、レベルの変化する何かしらの信号をプロセッサ５０へ伝送することができる。従って、プロセッサ５０へアナログ信号を伝送する伝送回路においては、第１～第３のレギュレータ２５Ａ～２５Ｃを有しない負荷２０Ａ～２０Ｃを適用してもよい。

なお、図１、６に、それぞれ、示される伝送回路１０Ａ、６０Ａは、キャパシタ１３、１４及びプロセッサ５０を備えている例であるが、必ずしもキャパシタ１３、１４を備えている必要はない。例えば、出力端子４１から出力される出力信号電圧のリプルが小さくプロセッサ５０及び負荷２０Ａが許容できる程に十分に平滑であれば、キャパシタ１３及びキャパシタ１４の何れか一方、又は両方を省略して伝送回路１０Ａ、６０Ａを構成してもよい。キャパシタ１３及びキャパシタ１４の何れか一方、又は両方は、負荷２０Ｂ及び負荷２０Ｃを適用した場合にも、負荷２０Ａと同様に、省略可能である。

また、伝送回路１０Ａ、６０Ａは、必ずしもプロセッサ５０を備えている必要はなく、プロセッサ５０へ信号を伝送可能に構成されていればよい。すなわち、伝送回路１０Ａ、６０Ａは、プロセッサ５０へ信号を伝送可能な出力端子４１を備えていればよい。

さらに、図１、６に、それぞれ、示される伝送回路１０Ａ、６０Ａは、インダクタ９及びキャパシタ１４がサブボード３に設けられている例であるが、本発明はこの例に限定されない。インダクタ９、又はインダクタ９及びキャパシタ１４は、メインボード２に設けられてもよい。

なお、図１、６に、それぞれ、示される伝送回路１０Ａ、６０Ａは、メインボード２及びサブボード３上に分割されて形成されている例であるが、単一のボード上に形成されていてもよい。伝送回路１０Ａ、６０Ａが単一のボード上に形成される場合、端子３１～３４及び被覆線３７、３８は省略される。

なお、上述した実施形態において、信号出力部としてのセンサ部２１を説明したが、センサ部２１は、外部回路（図示省略）と情報を授受可能な通信部でもよい。この場合、信号出力部としての通信部は、外部回路から受信した信号又は当該信号に基づく信号をプロセッサ５０へ出力する。

さらに、上述した実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２ メインボード
３ サブボード
５ 電源端子
６ ＧＮＤ端子
９ インダクタ
１０Ａ、６０Ａ 伝送回路
１１ ダイオード
１３、１４ キャパシタ
２０Ａ、２０Ｂ、２０Ｃ 負荷
２１ センサ部
２２ 制御回路
２５Ａ 第１のレギュレータ
２５Ｂ 第２のレギュレータ
２５Ｃ 第３のレギュレータ
２５１ 演算増幅器
２５２ ＦＥＴ
２５３ 変換器
２５４ 分圧回路
３１～３４ 端子
３７、３８ 被覆線
４１ 出力端子
５０ プロセッサ
ＳＷ１、ＳＷ２ スイッチ
Ｒｐｕ 抵抗

Claims (3)

1. 信号を出力する信号出力部を有する負荷と、
   一端が第１の電源と接続される第１の抵抗と、
   前記第１の抵抗の他端と接続され、前記信号を出力する出力端子と、
   一端が前記出力端子と接続されるインダクタと、
   一端が前記インダクタの他端と接続され、他端が第２の電源に接続される第１のスイッチと、
   一端が前記インダクタの他端及び前記第１のスイッチの一端と接続され、前記第１のスイッチがオフ状態の場合に導通状態となり、前記第１のスイッチがオン状態の場合には非導通状態となる整流素子と、を備え、
   前記負荷は、前記第１のスイッチのオンオフ状態を制御するスイッチングコントローラをさらに有し、一端が前記整流素子の他端と接続され、他端が前記第２の電源に接続されることを特徴とする伝送回路。
2. 前記負荷と並列に接続される第１のキャパシタ、
   前記第１の抵抗の他端と前記インダクタの一端との接続点と、前記第２の電源との間に接続される第２のキャパシタ、及び
   前記第１の抵抗の他端と接続される入力端を有し、前記第１の電源と前記第２の電源との間に接続されるプロセッサ
   の少なくとも一つをさらに備える請求項１に記載の伝送回路。
3. 前記整流素子は、前記インダクタから前記負荷へ向かう方向を順方向とするダイオード及び前記インダクタの他端と前記負荷の一端とを接続する電路を導通状態と非導通状態とに切り替える第２のスイッチの何れか一方であり、
   前記第２のスイッチは、前記第１のスイッチがオン状態の場合には前記電路を非導通状態に、前記第１のスイッチがオフ状態の場合には前記電路を導通状態に切り替える請求項１又は２に記載の伝送回路。

Images