JP7239012B2 - D級増幅器 - Google Patents
D級増幅器 Download PDFInfo
- Publication number
- JP7239012B2 JP7239012B2 JP2021551342A JP2021551342A JP7239012B2 JP 7239012 B2 JP7239012 B2 JP 7239012B2 JP 2021551342 A JP2021551342 A JP 2021551342A JP 2021551342 A JP2021551342 A JP 2021551342A JP 7239012 B2 JP7239012 B2 JP 7239012B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- input signal
- pulse width
- carrier
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000630 rising effect Effects 0.000 claims description 28
- 239000000969 carrier Substances 0.000 claims description 20
- 230000007423 decrease Effects 0.000 claims description 20
- 230000000737 periodic effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 13
- 230000005236 sound signal Effects 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 239000010752 BS 2869 Class D Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
- H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/351—Pulse width modulation being used in an amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
Description
この発明は、入力信号に基づいてパルス幅変調されたパルスにより負荷を駆動するD級増幅器に関する。
入力信号の正方向への変化に応じてパルス幅が増加する第1のパルスと、入力信号の負方向への変化に応じてパルス幅が増加する第2のパルスとを発生し、第1および第2のパルスによりスピーカ等の負荷を駆動するD級増幅器が知られている。
この種のD級増幅器のうちフィルタレス型と呼ばれるD級増幅器では、入力信号のレベルが0に近い小信号領域において、第1のパルスが出力される入力信号の範囲と、第2のパルスが出力される入力信号の範囲とが重複する。
小信号領域において、入力信号は、第1のパルスを発生させる入力信号の下限と、第2のパルスを発生させる入力信号の上限との間に挟まれる。このため、小信号領域では第1のパルスのパルス幅および第2のパルスのパルス幅の両方が短い。従って、小信号領域における消費電力が低減される。
ところで、上述した従来のD級増幅器において、小信号領域では、入力信号の例えば正方向の変化に応じてパルス幅が増加する第1のパルスと、パルス幅が減少する第2のパルスが出力される。このため、D級増幅器の開ループゲイン(入出力特性の傾斜)が、小信号領域と小信号領域以外の他の領域とで異なり、全高調波歪率が高くなる問題がある。
D級増幅器の出力信号の歪を防止する技術に関しては、例えば特許文献1に開示がある。この特許文献1に開示の技術では、D級増幅器の出力段において発生する歪と相殺する歪を発生するオフセット電圧をD級増幅器のパルス幅変調器の入力信号に与えている。
しかし、このようなオフセット調整を行ったとしても、D級増幅器のパルス幅変調器に与えられる入力信号(オフセット電圧が付加された入力信号)と搬送波との電圧差が変わって、パルス幅変調器から出力される各パルスのパルス幅が一様に修正されるだけである。上述した従来のD級増幅器は、小信号領域における開ループゲインと他の領域における開ループゲインとが異なるため、歪みが発生する。このため、オフセットを調整したとしても、D級増幅器の歪みの発生は、抑制されない。
この発明は、以上説明した事情に鑑みてなされたものであり、D級増幅器において全高調波歪率が高くなることを抑制しつつ小信号領域における消費電力を低減することを目的とする。
この発明は、立ち上がり区間および立ち下がり区間を有する周期信号である、第1の搬送波および第2の搬送波を生成する搬送波生成器と、入力信号と前記第1の搬送波とに基づいて、前記入力信号に応じてパルス幅が変化する第1のパルスを生成し、前記入力信号と前記第2の搬送波とに基づいて、前記入力信号に応じてパルス幅が変化する第2のパルスを生成するパルス幅変調器とを具備し、前記搬送波生成器は、それぞれ、前記立ち上がり区間および前 記立ち下がり区間の少なくとも一方においてノンリニアな勾配を有する 前記第1の搬送波および前記第2の搬送波を生成し、 前記第1の搬送波および前記第2の搬送波の前記ノンリニアな勾配により、前記パルス幅変調器が生成する前記第1のパルスと前記第2のパルスは、前記入力信号が0である場合のデューティ比が共に50%未満であり、かつ、前記第1のパルスのパルス幅と前記第2のパルスのパルス幅との差分が前記入力信号に応じてリニアに変化する、D級増幅器を提供する。
また、この発明は、入力信号の値が大きくなるにつれパルス幅が大きくなる第1のパルスを発生する第1変調器と、前記入力信号の値が小さくなるにつれパルス幅が大きくなる第2のパルスを生成する第2変調器とを具備し、前記第1および第2幅変調器は、前記入力信号が0である場合にデューティ比が50%未満である前記第1のパルスおよび前記第2のパルスを生成し、かつ、前記第1のパルスのパルス幅と前記第2のパルスのパルス幅との差分が前記入力信号に応じてリニアに変化し、かつ、前記第1のパルスは、前記入力信号の値が大きくなるにつれ、その値の変化に対するそのパルス幅の変化が大きくなり、前記第2のパルスは、前記入力信号の値が小さくなるにつれ、その値の変化に対するそのパルス幅の変化が小さくなる、D級増幅器を提供する。
以下、図面を参照し、この発明の実施形態を説明する。
<第1実施形態>
図1は、この発明の第1実施形態によるD級増幅器1のブロック図である。なお、図1では、D級増幅器1の構成の理解を容易にするために、D級増幅器1とともに、LCフィルタ161および162、ならびに、負荷としてのスピーカSPが示されている。LCフィルタ161および162は、D級増幅器1の端子151および152に接続される。スピーカSPは、LCフィルタ161および162間に接続される。LCフィルタ161およぶ162は、端子151および152から出力されるパルスの高域成分を除去する役割を果たす。
図1は、この発明の第1実施形態によるD級増幅器1のブロック図である。なお、図1では、D級増幅器1の構成の理解を容易にするために、D級増幅器1とともに、LCフィルタ161および162、ならびに、負荷としてのスピーカSPが示されている。LCフィルタ161および162は、D級増幅器1の端子151および152に接続される。スピーカSPは、LCフィルタ161および162間に接続される。LCフィルタ161およぶ162は、端子151および152から出力されるパルスの高域成分を除去する役割を果たす。
図1において、減算器111は、入力101を介して与えられる入力オーディオ信号Ainから帰還回路170が出力する帰還信号Vfを減算し、減算結果を示す信号を出力する。積分器112は、減算器111の出力信号を積分して出力する。この積分器112の出力信号は、入力信号VinとしてDCオフセット付加器120Pおよび120Nに与えられる。DCオフセット付加器120Pは、入力信号Vinに負のオフセット電圧-Vofsを加算した入力信号Vin-Vofsをパルス幅変調器131Pに出力する。DCオフセット付加器120Nは、入力信号Vinに正のオフセット電圧+Vofsを加算した入力信号Vin+Vofsをパルス幅変調器131Nに出力する。
搬送波生成器132Pおよび132Nは、立ち上がり区間と立ち下がり区間を交互に繰り返す周期的な搬送波C1PおよびC1Nを各々生成する回路である。図2は、搬送波C1PおよびC1Nを示す。図2に示すように、搬送波C1PおよびC1Nは、立ち上がり区間および立ち下がり区間の少なくとも一方において、勾配が段階的に変化する折れ線形状を有する。本実施形態では、搬送波C1PおよびC1Nは、立ち上がり区間および立ち下がり区間の双方において勾配が段階的に変化する。
搬送波C1Pは、負の所定電圧(後述する負の電圧-V1)から正の電圧+V2まで正の勾配+S1で立ち上がり(S1は正の定数)、正の電圧+V2から負の電圧-V1まで負の勾配-S1で立ち下がり、負の電圧-V1から負の電圧-V2まで負の勾配-S2で立ち下がり(S2は正の定数)、負の電圧-V2から負の電圧-V1まで正の勾配+S2で立ち上がる、という波形を繰り返す。ここで、S2は、S1の2倍である。ここの説明では、V1およびV2を共に正の定電圧とするが、V1はゼロないし負の定電圧でもよい。
また、搬送波C1Nは、負の所定電圧(後述する負の電圧-V2)から正の電圧+V1まで正の勾配+S1で立ち上がり、正の電圧+V1から正の電圧+V2まで正の勾配+S2で立ち上がり、正の電圧+V2から正の電圧+V1まで負の勾配-S2で立ち下がり、正の電圧+V1から負の電圧-V2まで負の勾配-S1で立ち下がる、という波形を繰り返す。
搬送波C1PおよびC1Nの勾配の変化点である電圧+V1、-V1、+V2、-V2と、上述したオフセット電圧+Vofsおよび-Vofsとの間には次の関係がある。すなわち、正のオフセット電圧+Vofsは、正の電圧+V1および+V2の中間の電圧(+V1+V2)/2であり、負のオフセット電圧-Vofsは、負の電圧-V1および-V2の中間の電圧(-V1-V2)/2である。
図3は搬送波C1Pを出力する搬送波生成器132Pの回路例である。図3において、オペアンプ310の非反転入力と接地との間に直列接続された8個の抵抗301と、オペアンプ310の非反転入力と抵抗301との接続点および抵抗301の各間の接続点に一端が接続された8個の抵抗302は、周知のR-2Rラダー型のDAC(Digital Analogue Converter)300を構成している。すなわち、8個の抵抗301の抵抗値をRとした場合、8個の抵抗302の抵抗値は2Rである。
デジタル信号生成器305は、8個の抵抗302の他端に接続された8個の信号源303と、パターンジェネレータ304とを含む。パターンジェネレータ304は、図2に示す搬送波C1Pの8ビットのサンプル値を1周期に亙って記憶しており、図示しないクロックに同期して、搬送波C1Pのサンプル値を順次読み出し、サンプル値の各ビットb0~b7により8個の信号源303を駆動する。これによりビット“1”が与えられた信号源303は1ビットに対応した所定の電圧を出力し、ビット“0”が与えられた信号源303は0Vを出力する。DAC300は、このようにして信号源303が発生する8ビットb0~b7をアナログ信号に変換して出力する。
オペアンプ310および320には、正電源331からの電圧+Vccおよび負電源332からの電圧-Vccが与えられる。オペアンプ310は、出力および反転入力間が短絡され、ボルテージフォロワを構成している。このボルテージフォロワは、DAC300の出力信号をゲイン1で増幅(インピーダンス変換)して出力する。
オペアンプ310の出力は抵抗321を介してオペアンプ320の反転入力に接続されている。このオペアンプ320の出力および反転入力間には抵抗322およびキャパシタ323が並列接続されている。また、オペアンプ320の非反転入力と接地との間にはキャパシタ324が接続されている。また、オペアンプ320の非反転入力には、DCオフセット付加器340の出力電圧が与えられる。
この構成によれば、オペアンプ320は、DCオフセット付加器340の出力電圧(Vofsとは別の電圧)を中性点とし、抵抗321および322の抵抗比により定まるゲインでオペアンプ310の出力信号を増幅し、搬送波C1Pとして出力する。このようにして図2に示す搬送波C1Pが出力される。なお、オペアンプ320は、DCオフセット付加器340の出力電圧に応じて、DAC300の出力電圧を、後段のPWM変調器で必要とされる電圧範囲内に入るようシフトして出力する。例えば、オペアンプ320は、0Vから正の所定電圧までの範囲内にあるDAC300の出力電圧を、負の所定電圧から正の所定電圧までの範囲内の電圧にシフトする。
以上、搬送波生成器132Pの構成例を説明したが、搬送波C1Nを生成する搬送波生成器132Nの構成も搬送波生成器132Pと同様である。1つのラダー型DACを、両生成器132Nと132Pとで時分割利用してもよい。
以上、搬送波生成器132Pの構成例を説明したが、搬送波C1Nを生成する搬送波生成器132Nの構成も搬送波生成器132Pと同様である。1つのラダー型DACを、両生成器132Nと132Pとで時分割利用してもよい。
図1において、パルス幅変調器131Pは、入力信号Vin-Vofsと搬送波C1Pとに基づき、入力信号Vinの値が正方向へ大きくなるほどパルス幅が大きくなる第1のパルスVpを出力する。パルス幅変調器131Nは、入力信号Vin+Vofsと搬送波C1Nとに基づき、入力信号Vinの値が負方向へ小さくなるほどパルス幅が大きくなる第2のパルスVnを出力する。
さらに詳述すると、パルス幅変調器131Pは、入力信号Vin-Vofsと搬送波C1Pとを比較し、Vin-Vofs≧C1Pである期間にON(Hレベル)となる第1のパルスVpを出力する。パルス幅変調器131Nは、入力信号Vin+Vofsと搬送波C1Nとを比較し、Vin+Vofs≦C1Nである期間にON(Hレベル)となる第2のパルスVnを出力する。
従って、第1のパルスVpは、入力信号Vin-Vofsが電圧-V2以上である場合に発生する。また、第2のパルスVnは、入力信号Vin+Vofsが電圧+V2以下である場合に発生する。ここで、入力信号Vin-Vofsの電圧が-V2であるとき、入力信号Vin+Vofsの電圧はVin-Vofs+2Vofs=-V2+2Vofs=-V2+2(V1+V2)/2=V1となる。また、入力信号Vin-Vofsの電圧が-V1であるとき、入力信号Vin+Vofsの電圧はVin-Vofs+2Vofs=-V1+2Vofs=-V1+2(V1+V2)/2=+V2となる。従って、入力信号Vinの絶対値が小さく、入力信号Vin-Vofsが電圧-V2から電圧-V1までの値域にあるとき、入力信号Vin+Vofsは電圧+V1から電圧+V2までの値域にある。そして、電圧-V2から電圧-V1までの値域にある入力信号Vin-Vofsは、搬送波C1Pの各周期のうちのその電圧が-V2から-V1までの範囲にある区間で、搬送波C1Pと交差し、電圧+V1から電圧+V2までの値域にある入力信号Vin+Vofsは、搬送波C1Nの各周期のうちのその電圧が+V1から電圧+V2までの範囲にある区間で、搬送波C1Nと交差する。このため、第1のパルスVpおよび第2のパルスVnの双方が発生する。
この第1のパルスVpおよび第2のパルスVnの双方が発生する期間は、振幅が2×V2で、各勾配が直線的(一定)な一般的な三角波を用いて何ら策を講じないと、D級増幅器1の入出力特性の傾斜がその他の期間の傾斜の2倍となり、全高調波歪率が高くなる。そこで、本実施形態では、搬送波C1Pの各周期のうちの電圧-V2から電圧-V1までの区間の勾配(±S2)を他の区間(電圧-V1から電圧+V2まで)の勾配(±S1)の2倍にしている。また、搬送波C1Nの各周期のうちの電圧+V1から電圧+V2までの区間の勾配(±S2)を他の区間(電圧-V2から電圧+V1まで)の勾配(±S1)の2倍にしている。D級増幅器1の入出力特性の傾斜が全期間で一定となり、全高調波歪率が高くなることが抑制される。
また、図2において、無信号、すなわち、入力信号Vinが0Vである場合の、第1のパルスVpのパルス幅は、搬送波C1Pと電圧-Vofsに対応した水平線とが交差する2つの交点間の時間長となる。また、第2のパルスVnのパルス幅は、搬送波C1Nと電圧+Vofsに対応した水平線とが交差する2つの交点間の長さとなる。本実施形態では、これらの交点近傍における搬送波C1PおよびC1Nの勾配(±S2)を他の区間の勾配(±S1)よりも大きくしている。正のオフセット電圧+Vofsを搬送波C1Nの正のピーク電圧+V2に近づけるほど、無信号時の第2のパルスVnのパルス幅は狭くなり、また、負のオフセット電圧-Vofsを搬送波C1Pの正のピーク電圧-V2に近づけるほど、無信号時の第2のパルスVnのパルス幅は狭くなる。具体的には、本実施形態では、無信号時における第1のパルスVpおよび第2のパルスVnのデューティ比は、50%未満の適切な値であり、消費電力を下げたいのであれば、5%~30%の範囲の値がよい。
出力段140は、第1のパルスVpおよび第2のパルスVnを増幅し、第1のパルスPおよび第2のパルスNとして、端子151および152からLCフィルタ161および162に出力する。第1のパルスVpと第1のパルスPとは、同じ形をしている。第2のパルスVnと第2のパルスNとは、同じ形をしている。スピーカSPの正側入力には、LCフィルタ161により第1のパルスPから高域成分が除去された、音声信号の正側電圧が、また、スピーカSPの負側入力には、LCフィルタ162により第2のパルスNから高域成分が除去された、音声信号の負側電圧が供給される。帰還回路170は、第1のパルスPおよび第2のパルスNの高域成分を除去することにより、上述した帰還信号Vfを生成し、減算器111に供給する。この帰還信号Vfを負帰還することにより、スピーカSPに与えられる音声信号は、入力オーディオ信号Ainとおおよそ同じ形の電圧波形になる。
次に本実施形態の動作を説明する。図4は、DCオフセット付加器120Pおよび120Nに対する入力信号Vinと出力段140から出力される第1のパルスPおよび第2のパルスNの各波形を示す。図4において横軸は時間であり、縦軸は電圧である。図2に示す例では、入力信号Vinは正弦波であり、その正のピークと負のピークとの間の中央に0Vのレベル、すなわち、無信号レベルがある。
図4では、入力信号Vinと、第1のパルスPおよび第2のパルスNの各々のパルス幅との関係を分かり易くするため、入力信号Vinの波形の正側半分の領域に第1のパルスPを、また負側半分の領域に第2のパルスNを重ねて示している。図4に示すように、第1のパルスPは、入力信号Vinの値が大きくなるにつれてパルス幅が広くなり、第2のパルスNは、入力信号Vinの値が小さくなるにつれてパルス幅が広くなる。また、第1のパルスPが発生する期間と、第2のパルスNが発生する期間は、時間軸上において部分的に重複する。
図5は、入力信号Vinの値が徐々に小さくなっていくときの、パルス幅変調器131Pに与えられる搬送波C1Pと入力信号Vin-Vofsの各波形と、パルス幅変調器131Nに与えられる搬送波C1Nと入力信号Vin+Vofsの各波形と、出力段140から出力される第1のパルスPおよび第2のパルスNと、その合成パルスP-Nの各波形とを示す。
図5に示すように、入力信号Vin-Vofsが電圧-V2以上(つまり、Vin≧-V1)である期間TPでは、入力信号Vin-Vofsが搬送波C1Pと交差し、第1のパルスPが発生する。また、入力信号Vin+Vofsが電圧+V2以下(つまり、Vin≦+V1)となる期間TNでは、入力信号Vin+Vofsが搬送波C1Nと交差し、第2のパルスNが発生する。
期間TPは、入力信号Vin-Vofsが電圧-V2以下(つまり、Vin<-V1)になることにより終了する。一方、期間TNは、入力信号Vin+Vofsが電圧+V2以下(つまり、Vin>+V1)になることにより開始する。ここでは、期間TPと期間TNとが重複した期間T1は、入力信号Vin+Vofsが電圧+V2以下になってから入力信号Vin-Vofsが電圧-V2以下になるまで継続する。この期間T1は、D級増幅器1が小信号領域内(つまり、+V1≧Vin≧-V1)にある期間であり、第1のパルスPおよび第2のパルスNの双方が出力される。この期間T1以外の期間は、第1のパルスPまたは第2のパルスNの一方のみが出力される期間T2となる。
期間T1において、入力信号Vinは、第1の値域内にある(+V1≧Vin≧-V1)。入力信号Vinが第1の値域にあるとき、入力信号Vin-Vofsが、搬送波C1Pの各周期における電圧-V1から電圧-V2までの区間(勾配±S2)と交差する。また、入力信号Vin+Vofsは、搬送波C1Nの各周期における電圧+V1から電圧+V2までの区間(勾配±S2)と交差する。本実施形態では、入力信号Vinが第1の値域にあれば、搬送波C1PおよびC1Nの各周期において、第1のパルスPおよび第2のパルスNのパルス幅の変化に寄与するのは、勾配がきつい区間(勾配が±S2である領域)であり、入力信号Vinが第2の値域にあれば、勾配がゆるい区間(勾配が±S1)である。本実施形態において、入力信号Vinが第1の値域にあるとき、パルス幅を変化させる搬送波C1PおよびC1Nの区間の勾配±S2は、その他の第2の値域においてパルス幅を変化させる区間の勾配±S1の2倍である。すなわち、第1の値域にある入力信号Vinの変化に対する第1のパルスPおよび第2のパルスNのパルス幅の変化は、第2の値域にある入力信号Vinの変化に対する第1のパルスPおよび第2のパルスNのパルス幅の変化よりも小さく、具体的には1/2である。従って、入力信号Vinが、第1のパルスPおよび第2のパルスNの双方が出力される第1の値域にあるときと、第1のパルスPまたは第2のパルスNの一方のみが出力される第2の値域にあるときとで、D級増幅器1のトータルでの入出力特性の傾斜は同じになる。
図6は、本実施形態におけるDCオフセット付加器120Pおよび120Nから出力段140での区間の入出力特性200を比較例201とともに示す。図6において横軸は、入力、すなわち、入力信号Vinの電圧であり、縦軸は、出力、すなわち、第1のパルスPおよび第2のパルスNを合成(減算)したパルスP-Nのパルス幅(パルスPのパルス幅とパルスNのパルス幅の差分)である。比較例201は、搬送波C1PおよびC1Nが一般的な三角波である場合を想定している。なお、図6では、第1のパルスPはスピーカSPの正側に供給されるので、パルスPのパルス幅を、出力の正側の領域に、パルス幅が広くなるほど値が大きくなるよう、正極性で表示し、また、第2のパルスNはスピーカの負側に供給されるので、パルスNのパルス幅は、出力の負側の領域に、パルス幅が広くなるほど値が小さくなるよう、負極性で表示している。
図6において、入力信号Vinが負の所定電圧(-V1)より大きい第1の入力範囲A1では、入力信号Vinが大きくなるにつれて第1のパルスPのパルス幅が一定の傾斜GPで拡大する。また、入力信号Vinが正の所定電圧(+V1)より小さい第2の入力範囲A2では、入力信号Vinが小さくなるにつれて第2のパルスNのパルス幅が一定の傾斜GNで拡大する。そして、第1の入力範囲A1と第2の入力範囲A2とが重複する第3の入力範囲A3では、第1のパルスPおよび第2のパルスNの双方が出力される。
比較例201では、搬送波として一般的な三角波が用いられている。このため、入力信号Vinが第3の入力範囲A3内にある場合でもそうでない場合でも、三角波の勾配に対応した一定の傾斜GPおよびGNで、第1のパルスPのパルス幅および第2のパルスNのパルス幅が変化する。そして、第3の入力範囲A3では、第1のパルスPおよび第2のパルスNの双方が出力される。従って、搬送波が一般的な三角波であると、入力信号Vinが第3の入力範囲A3内にある場合のトータルの傾斜は、そうでない場合の傾斜GPまたはGNの2倍になる。結果的に、比較例201では、図6に示すように、折れ線形状の入出力特性となり、全高調波歪率が高くなる。
これに対し、本実施形態では、入力信号Vinが第3の入力範囲A3内にある場合においてパルス幅を変化させる搬送波C1PおよびC1Nの勾配は、そうでない場合においてパルス幅を変化させる搬送波の勾配の2倍になる。このため、本実施形態における入出力特性200は、全入力範囲を通じて傾斜が一定となり、全高調波歪率は高くならない。
以上説明したように、本実施形態では、オフセット電圧により、小信号領域における第1のパルスPのパルス幅に係る搬送波C1Pの値域を負のピーク-V2に近づけ、搬送波C1Nの値域を正のピーク+V2に近づける。結果的に、小信号領域における第1のパルスPおよび第2のパルスNのデューティ比が50%未満の適切な値となり、消費電力を低減される。また、本実施形態では、折れ線状の搬送波C1PおよびC1Nにより、第1の値域における入力信号Vinの変化に対するパルスPおよびNの各々のパルス幅の変化の傾斜を、第2の値域における入力信号Vinの変化に対するパルスPまたはNのパルス幅の変化の勾配の1/2にしている。入力信号Vinの全範囲を通じてD級増幅器の入出力特性の傾斜が一定(リニア)となり、全高調波歪率が高くならない。
<第2実施形態>
図7は、この発明の第2実施形態によるD級増幅器1Aの構成を示すブロック図である。なお、図7において、上記第1実施形態(図1)と共通する部分には同一の符号を付し、その説明を省略する。
図7は、この発明の第2実施形態によるD級増幅器1Aの構成を示すブロック図である。なお、図7において、上記第1実施形態(図1)と共通する部分には同一の符号を付し、その説明を省略する。
本実施形態では、上記第1実施形態におけるDCオフセット付加器120Pおよび120Nが削除され、搬送波生成器132Pおよび132Nが搬送波生成器132HPおよび132HNに置き換えられている。この搬送波生成器132HPおよび132HNは、勾配が連続的に変化する搬送波C2PおよびC2Nを生成し、その搬送波C2PおよびC2Nをパルス幅変調器131Pおよび131Nに各々供給する。
図8は、搬送波C2PおよびC2Nの各波形を示す。図9は、搬送波C2PおよびC2Nの各波形を詳細に示す。搬送波C2Pは、各周期Tにおいて、その波形が負のピーク-Vmから正のピーク+Vmまで変化する立ち上がり区間と、その波形が正のピーク+Vmから負のピーク-Vmまで変化する立ち下がり区間とを有する。搬送波C2Pの1周期Tにおける立ち上がり区間および立ち下り区間の時間長は、それぞれ、T/2である。搬送波C2Pは、立ち上がり区間と立ち下り区間とを交互に繰り返す。立ち上がり区間において、搬送波C2Pの勾配は、徐々に緩くなる。図9に示されるように、立ち上がり区間において、搬送波C2Pは、第1の漸近線L1および第2の漸近線L2を漸近線とする双曲線である。第1の漸近線L1は、時間を示す横軸と電圧を示す縦軸からなる2次元座標系において、時間=0において時間軸と直交する直線である。第2の漸近線L2は、第1の漸近線L1と時間軸との交点を結ぶ正の勾配の直線である。
立ち下り区間において、搬送波C2Pの勾配は、徐々に急になる。立ち下がり区間において、搬送波C2Pは、第3の漸近線L3および第4の漸近線L4を漸近線とする双曲線である。第3の漸近線L3は、時間=Tにおいて時間軸と直交する直線である。第4の漸近線L4は、第3の漸近線L3と時間軸との交点を結ぶ負の勾配の直線である。第2の漸近線L2の勾配の絶対値、および、第4の漸近線L4の勾配の絶対値は、それぞれ2Vm/Tである。
搬送波C2Nは、各周期Tにおいて、その波形が負のピーク-Vmから正のピーク+Vmまで変化する立ち上がり区間と、その波形が正のピーク+Vmから負のピーク-Vmまで変化する立ち下がり区間とを有する。搬送波C2Nの1周期Tにおける立ち上がり区間および立ち下り区間の時間長は、それぞれ、T/2である。搬送波C2Nは、立ち上がり区間と立ち下り区間とを交互に繰り返す。立ち上がり区間において、搬送波C2Nの勾配は、徐々に急になる。図9に示されるように、立ち上がり区間において、搬送波C2Nは、第5の漸近線L5および第6の漸近線L6を漸近線とする双曲線である。第5の漸近線L5は、時間=T/2において時間軸と直交する直線である。第6の漸近線L6は、第5の漸近線L5と時間軸との交点を結ぶ正の勾配の直線である。
立ち下り区間において、搬送波C2Pの勾配の絶対値は、徐々に緩くなる。立ち下がり区間において、搬送波C2Nは、第7の漸近線L7および第8の漸近線L8を漸近線とする双曲線である。第7の漸近線L7は、第5の漸近線L5と同じである。第8の漸近線L8は、第7の漸近線L7と時間軸との交点を結ぶ負の勾配の直線である。第6の漸近線L6の勾配の絶対値、および、第8の漸近線L8の勾配の絶対値は、それぞれ2Vm/Tである。
理想的には双曲線が漸近線と交わることはない。しかし、本実施形態では、時間軸方向に対称な2つの双曲線が、同じ負のピーク-Vmにおいて相互に繋がるように、搬送波C2PおよびC2Nは調整されている。また、時間軸方向に対称な2つの双曲線が、同じ正のピーク+Vmにおいて相互に繋がるように、搬送波C2PおよびC2Nは調整されている。
本実施形態における搬送波C2PおよびC2Nには次のような特徴がある。図9には、点(0、-Vm)と点(T/2、+Vm)とを結ぶ直線L11と、点(T/2、+Vm)と点(T、-Vm)とを結ぶ直線L12が示されている。立ち上がり区間(0からT/2まで)における、搬送波C2PおよびC2N上のある電圧Vxの各点は、直線L11上のその電圧Vxの点の両側に等時間だけ隔たった時点にある。立ち下がり区間(T/2からTまで)における、搬送波C2PおよびC2N上のある電圧Vxの各点は、直線L12上のその電圧Vxの点の両側に等時間だけ隔たった時点にある。
従って、次の事項が成立する。すなわち、第1の時間差WP(第1のパルスのパルス幅)と第2の時間差WN(第2のパルスのパルス幅)との差分は、入力された電圧Vxに応じて直線的に変化する(具体的には、直線L11およびL12と同じように変化する)。第1の時間差WPは、立ち下がり区間および立ち上がり区間の搬送波C2Pの電圧Vx(直線L20)との2つの交点の間の時間差である。第2の時間差WNは、立ち上がり区間および立ち下がり区間の搬送波C2Nの電圧Vx(直線L20)との2つの交点の間の時間差である。
以下、この事項を証明する。図9において、直線L20と直線L12の交点をQとする。直線L20上において、立ち下がり区間の搬送波C2Pとの交点と交点Qとの時間差Taは、次式により表すことができる。
Ta=((T/2)/(2Vm))(Vm+Vx)-(WP/2)
=(T/(4Vm))(Vm-Vx)-(WP/2) ……(1)
Ta=((T/2)/(2Vm))(Vm+Vx)-(WP/2)
=(T/(4Vm))(Vm-Vx)-(WP/2) ……(1)
また、直線L20上において、立ち下がり区間の搬送波C2Nとの交点と交点Qとの時間差Tbは、次式により表すことができる。
Tb=((T/2)/(2Vm))(Vm-Vx)-(WN/2)
=(T/(4Vm))(Vm-Vx)-(WN/2) ……(2)
Tb=((T/2)/(2Vm))(Vm-Vx)-(WN/2)
=(T/(4Vm))(Vm-Vx)-(WN/2) ……(2)
Ta=Tbとすると、式(1)および(2)より次式が成立する。
(T/(4Vm))(Vm-Vx)-(WP/2)
=(T/(4Vm))(Vm-Vx)-(WN/2) ……(3)
この式(3)を整理すると、次式が得られる。
WP-WN=(T/Vm)Vx ……(4)
このように第1の時間差WP(第1のパルスのパルス幅)と第2の時間差WN(第2のパルスのパルス幅)との差分は、入力された電圧Vxに応じて直線的に変化する。
他の各部の機能は、上記第1実施形態と同様である。
(T/(4Vm))(Vm-Vx)-(WP/2)
=(T/(4Vm))(Vm-Vx)-(WN/2) ……(3)
この式(3)を整理すると、次式が得られる。
WP-WN=(T/Vm)Vx ……(4)
このように第1の時間差WP(第1のパルスのパルス幅)と第2の時間差WN(第2のパルスのパルス幅)との差分は、入力された電圧Vxに応じて直線的に変化する。
他の各部の機能は、上記第1実施形態と同様である。
次に本実施形態の動作を説明する。図7において、パルス幅変調器131Pは、入力信号Vinと搬送波C2Pとを比較し、Vin≧C2Pである期間にON(Hレベル)となる第1のパルスVpを出力する。パルス幅変調器131Nは、入力信号Vinと搬送波C2Nとを比較し、Vin≦C2Nである期間にON(Hレベル)となる第2のパルスVnを出力する。従って、第1のパルスVpのパルス幅は、図9に示す第1の時間差WPとなり、第2のパルスVnのパルス幅は、第2の時間差WNとなる。
本実施形態において出力段140から出力される第1のパルスPおよび第2のパルスNは、次のように変化する。まず、入力信号Vinが正方向に大きくなるに従い、第1のパルスPのパルス幅が急激に長くなり、第2のパルスNのパルス幅が徐々に短くなる。また、入力信号Vinが負方向に小さくなるに従い、第2のパルスNのパルス幅が急激に長くなり、第1のパルスPのパルス幅が徐々に短くなる。そして、第1のパルスPのパルス幅WPと、第2のパルスNのパルス幅WNとの差分は入力信号Vinに応じて直線的に変化する。
図9には、無信号時、すなわち、入力信号Vinが0Vである場合の第1のパルスVpのパルス幅WP0と第2のパルスVnのパルス幅WN0が示されている。本実施形態では、搬送波C1PおよびC1Nを双曲線形状としたため、無信号時のパルス幅WP0およびWN0が十分に短くなる。この例では、無信号時における第1のパルスVpおよび第2のパルスVnのデューティ比は10%程度になっている。従って、無信号時あるいは無信号時を含む小信号領域における消費電力が低減される。
図10は、本実施形態におけるパルス幅変調器131Pおよび131Nから出力段140までの区間の入出力特性を示す。図10において横軸は、入力、すなわち、入力信号Vinの電圧である。縦軸は、出力、すなわち、第1のパルスPおよび第2のパルスNのパルス幅WNを合成(減算)したパルスP-Nのパルス幅WP-WN(パルス幅WPからパルス幅WNを減算した差分値)である。さらに、第1のパルスPのパルス幅WPが正極性で表示され、第2のパルスNのパルス幅WNが負極性で表示されている。
ここで、図9と図10の関係について説明する。図9において、搬送波C2Pにおける電圧+Vmから電圧-Vmまでの立ち下がり区間と、搬送波C2Pにおける電圧-Vmから電圧+Vmまでの立ち上がり区間とが、入力された電圧Vx(直線L20)と交差する2つの交点の時間差が、第1のパルスPのパルス幅WPである。
本実施形態の入出力特性では、入力信号Vinの負側から正側へ大きくなるにつれ、入力信号Vinの増加量に対する第1のパルスPのパルス幅の値の増加量の傾斜が徐々に増加する。具体的には、入力信号Vinの電圧Vxが電圧-Vmから電圧+Vmまで増加するとき、第1のパルスPのパルス幅WPの値は、搬送波C2Pの双曲線波形に沿って、0付近から徐々に増加する(パルス幅は広くなる)。入力信号Vinの変化に対するパルス幅WPの変化の傾斜は、所定値に次第に近づく。この所定値は、漸近線L2およびL4の勾配の逆数に比例する。
入力信号Vinの増加に対するパルス幅WPの値の増加の傾斜(入出力特性の傾斜)は、図10で入力信号Vinが電圧-Vmから電圧+Vmまで徐々に増加すると、0に近い正の値から徐々に増加して、所定の値、(図10における直線WP-WNの傾斜)に次第に近づく。
また、図9において、搬送波C2Nにおける電圧-Vmから電圧+Vmまでの立ち上がり区間と、搬送波C2Nにおける電圧+Vmから電圧-Vmまでの立ち下がり区間とが、入力された電圧Vx(直線L20)と交差する2つの交点の時間差は、第2のパルスNのパルス幅WNである。
本実施形態の入出力特性では、入力信号Vinの正側から負側へ小さくなるにつれ、入力信号Vinの減少量に対する第2のパルスNのパルス幅の値の減少量の傾斜が徐々に増加する。負極性の表示では、パルス幅の値が減少するほど、パルス幅が広くなる点に注意されたい。具体的には入力信号Vinが電圧+Vmから電圧-Vmまで減少するとき、第2のパルスNのパルス幅WNの値は、搬送波C2Nの双曲線波形に沿って、0付近から徐々に減少し(パルス幅は広くなる)、入力信号Vinの減少に対するパルス幅WNの値の減少の傾斜は、所定値に次第に近づく。この所定値は、漸近線L6およびL8の勾配の逆数に比例する。
入力信号Vinの減少に対するパルス幅WNの値の減少の傾斜(入出力特性の傾斜)は、図10で入力信号Vinが電圧+Vmから電圧-Vmまで徐々に減少すると、ゼロに近い正の値から徐々に増加して、所定の値(図10における直線WP-WNの傾斜)に次第に近づく。
本実施形態では、図10に示すように、入力信号Vinの電圧Vxの変化に応じて、第1のパルスPのパルス幅WPおよび第2のパルスNのパルス幅WNの差分が直線的に変化する。このように本実施形態によれば、入力信号Vinの全領域を通じてD級増幅器1Aの入出力特性の傾きを一定にできる。よって、本実施形態によれば、全高調波歪率が高くなるのを避けつつ小信号領域における消費電力を低減できる。
<他の実施形態>
以上、この発明の実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。
以上、この発明の実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。
(1)この発明は、100Wを超える高出力のD級増幅器、携帯電話機等に搭載される低出力のD級増幅器等、広範囲のD級増幅器に適用できる。低出力のD級増幅器では、LCフィルタ161および162を省略してよい。
(2)上記第1実施形態において、パルス幅変調器131Pおよび131Nは、入力信号にオフセット電圧を付加した信号と搬送波を比較することによりパルスを生成した。しかし、その代わりに、入力信号にオフセット電圧および搬送波を加算した信号と閾値とを比較することによりパルスを生成してもよい。
(3)上記第1実施形態では、搬送波として、ノンリニアな三角波を用いたが、ノンリニアな鋸歯状波を用いてもよい。この場合、その鋸歯状波の各周期の、時間軸に対して斜めに立ち下がる区間または立ち上がる区間の勾配を段階的に変化させる。
(4)上記第1実施形態では、搬送波を折れ線形状の波形にすることにより、期間T1における入力信号Vinの変化に対するパルス幅の変化の勾配を期間T2における入力信号Vinの変化に対するパルス幅の変化の勾配の1/2にした。しかし、パルス幅の変化の勾配を厳密に1/2にする必要はない。例えば、期間T1における入力信号Vinの変化に対するパルス幅の変化の勾配を期間T2における入力信号Vinの変化に対するパルス幅の変化の勾配よりも小さくし、期間T1と期間T2における入出力特性の傾きの差を小さくすれば、その減少に応じて、全高調波歪率が高くなるのを避けられる。
(5)図11は、この発明の他の実施形態であるD級増幅器1Bの構成を示すブロック図である。なお、図11において、上記第1実施形態(図1)に示された部分と共通する部分には、同一の符号を付し、その説明を省略する。
D級増幅器1Bには入力オーディオ信号Ainを所定のサンプリング周波数Fs(例えば、50kHz)でA/D変換するADC(Analogue Digital Converter)190Bが設けられている。また、D級増幅器1Bには、上記第1実施形態(図1)の減算器111、積分器112および帰還回路170に相当するものがない、また、D級増幅器1Bでは、上記第1実施形態(図1)のパルス幅変調器131Pおよび131N、搬送波生成器132Pおよび132Nが、パルス幅変調器131PDおよび131ND、搬送波生成器132PDおよび132NDに置き換えられており、それぞれ十分に高いクロック(例えば、10MHz以上)で動作している。出力段140は上記第1実施形態のものと同様である。
D級増幅器1Bにおいて、パルス幅変調器131PDおよび131ND、搬送波生成器132PDおよび132ND、並びに出力段140は、デジタル回路であってもよく、DSP(Digital Signal Processor)等のプロセッサがプログラムを実行することにより実現される機能であってもよい。
図11において、パルス幅変調器131PDは、上記第1実施形態(図1)の搬送波C1Pに対応した搬送波C3Pにオフセット電圧+Vofsを加えたものと、ADC190Bから与えられる入力信号Dinとの比較により、第1のパルスVpを生成する。また、パルス幅変調器131NDは、上記第1実施形態(図1)の搬送波C1Nに対応した搬送波C3Nにオフセット電圧-Vofsを加えたものと、ADC190Bから与えられる入力信号Dinとの比較により、第2のパルスVnを生成する。他の部分の動作は上記実施形態と同様である。本実施形態では、積分器等が省略された簡単な構成で、上記第1実施形態と同様な効果が得られる。
図11に示す実施形態は、上記第2実施形態(図7)に適用してもよい。この場合、パルス幅変調器131PDは、上記第2実施形態(図7)の搬送波C2Pに対応した搬送波C3Pと、ADC190Bから与えられる入力信号Dinとの比較により、第1のパルスVpを生成する。また、パルス幅変調器131NDは、上記第2実施形態(図7)の搬送波C2Nに対応した搬送波C3Nと、ADC190Bから与えられる入力信号Dinとの比較により、第2のパルスVnを生成する。本実施形態では、積分器等が省略された簡単な構成で、上記第2実施形態と同様な効果が得られる。
(6)図12は、この発明の他の実施形態において用いられる第1の搬送波C4Pおよび第2の搬送波C4の各波形を比較例である鋸歯状波CSWの波形とともに示す。上記第2実施形態では、搬送波の立ち上がり区間および立ち下がり区間の両方の勾配を連続的に変化させた。これに対し、本実施形態では、鋸歯状波CSWの立ち上がり区間の勾配のみを連続的に変化させた第1の搬送波C4Pおよび第2の搬送波C4Nを用いる。
本実施形態において、第1の搬送波C4Pは、勾配が緩くなりつつ立ち上がる双曲線形状の区間と、垂直に立ち下がる区間を有し、第2の搬送波C4Nは、勾配が急になりつつ立ち上がる双曲線形状の区間と、垂直に立ち下がる区間を有する。そして、本実施形態では、入力信号Vinの電圧Vxが第1の搬送波C4P以上である期間に第1のパルスPが生成され、入力信号Vinの電圧Vxが第2の搬送波C4N以下である期間に第2のパルスNが生成される。この第1のパルスPのパルス幅と第2のパルスNのパルス幅との差分は電圧Vxに応じて直線的に変化する。従って、本実施形態においても上記第2実施形態と同様な効果が得られる。
1……D級増幅器、101……入力、111……減算器、112……積分器、120P,120N……DCオフセット付加器、131P,131N,131PD,131ND……パルス幅変調器、132P,132N,132HP,132HN,132PD,132ND……搬送波生成器、140……出力段、151,152……出力、161,162……LCフィルタ、SP……スピーカ、170……帰還部、300……DAC、303……信号源、304……パターンジェネレータ、305……デジタル信号生成器、310,320……オペアンプ、321,322……抵抗、323,324……キャパシタ、340……ボリューム、331……正電源、332……負電源。
Claims (10)
- 立ち上がり区間および立ち下がり区間を有する周期信号である、第1の搬送波および第2の搬送波を生成する搬送波生成器と、
入力信号と前記第1の搬送波とに基づいて、前記入力信号に応じてパルス幅が変化する第1のパルスを生成し、前記入力信号と前記第2の搬送波とに基づいて、前記入力信号に応じてパルス幅が変化する第2のパルスを生成するパルス幅変調器とを具備し、
前記搬送波生成器は、それぞれ、前記立ち上がり区間および前記立ち下がり区間の少なくとも一方においてノンリニアな勾配を有する前記第1の搬送波および前記第2の搬送波を生成し、
前記第1の搬送波および前記第2の搬送波の前記ノンリニアな勾配により、前記パルス幅変調器が生成する前記第1のパルスと前記第2のパルスは、前記入力信号が0である場合のデューティ比が共に50%未満であり、かつ、前記第1のパルスのパルス幅と前記第2のパルスのパルス幅との差分が前記入力信号に応じてリニアに変化する、D級増幅器。 - 前記第1の搬送波および前記第2の搬送波のノンリニアな勾配により、前記第1のパルスは、前記入力信号の値が大きくなるにつれ、その値の変化に対するそのパルス幅の変化が大きくなり、前記第2のパルスは、前記入力信号の値が小さくなるにつれ、その値の変化に対するそのパルス幅の変化が小さくなる、請求項1に記載のD級増幅器。
- 前記搬送波生成器は、各周期において、値が大きな入力信号に対応する区間の勾配が緩やかで、値が小さな入力信号に対応する区間の勾配が急な前記第1の搬送波と、各周期において、値が大きな入力信号に対応する区間の勾配が急で、値が小さな入力信号に対応する区間の勾配が緩やかな前記第2の搬送波を生成する、請求項1に記載のD級増幅器。
- 前記搬送波生成器は、それぞれ、各周期において前記勾配が段階的に変化する前記第1の搬送波および前記第2の搬送波を生成する、請求項1から3の何れかに記載のD級増幅器。
- 前記搬送波生成器は、それぞれ、各周期において前記勾配が連続的に変化するよ前記第1の搬送波および前記第2の搬送波を生成する、請求項1から3の何れかに記載のD級増幅器。
- 前記第1の搬送波は、勾配が急になりつつ波形が立ち上がる第1の立ち上がり区間と、勾配が緩くなりつつ波形が立ち下がる第1の立ち下がり区間の少なくとも一方を含み、
前記第2の搬送波は、勾配が急になりつつ波形が立ち上がる第2の立ち上がり区間と、勾配が緩くなりつつ波形が立ち下がる第2の立ち下がり区間の少なくとも一方を含む、請求項5に記載のD級増幅器。 - 前記第1の搬送波および前記第2の搬送波は、時間軸に垂直な第1の漸近線および前記時間軸と前記第1の漸近線との交点を通る所定の勾配の第2の漸近線を有する双曲線波形の少なくとも一部を含む、請求項5または6のD級増幅器。
- 入力信号の値が大きくなるにつれパルス幅が大きくなる第1のパルスを発生する第1変調器と、前記入力信号の値が小さくなるにつれパルス幅が大きくなる第2のパルスを生成する第2変調器とを具備し、
前記第1および第2幅変調器は、前記入力信号が0である場合にデューティ比が50%未満である前記第1のパルスおよび前記第2のパルスを生成し、かつ、
前記第1のパルスのパルス幅と前記第2のパルスのパルス幅との差分が前記入力信号に応じてリニアに変化し、かつ、前記第1のパルスは、前記入力信号の値が大きくなるにつれ、その値の変化に対するそのパルス幅の変化が大きくなり、前記第2のパルスは、前記入力信号の値が小さくなるにつれ、その値の変化に対するそのパルス幅の変化が小さくなる、D級増幅器。 - 前記入力信号の値が、前記第1のパルスおよび前記第2のパルスの双方が出力される第1の値域内にあるとき、前記第1のパルスおよび前記第2のパルスのパルス幅は、それぞれ、前記入力信号の変化に応じて第1の割合で変化し、
前記入力信号の値が、前記第1のパルスおよび前記第2のパルスの一方のみが出力される第2の値域内にあるとき、前記第1のパルスまたは前記第2のパルスのパルス幅は、前記入力信号の変化に応じて、前記第1の割合の半分の第2の割合で変化する、請求項8に記載のD級増幅器。 - 前記入力信号の値の全変化域において、前記第1のパルスは、前記入力信号の値が大きくなるにつれ、そのパルス幅の変化が大きくなり、前記第2のパルスは、前記入力信号の値が小さくなるにつれ、そのパルス幅の変化が小さくなる、請求項8に記載のD級増幅器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019180512 | 2019-09-30 | ||
JP2019180512 | 2019-09-30 | ||
PCT/JP2020/037041 WO2021065965A1 (ja) | 2019-09-30 | 2020-09-30 | D級増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2021065965A1 JPWO2021065965A1 (ja) | 2021-04-08 |
JP7239012B2 true JP7239012B2 (ja) | 2023-03-14 |
Family
ID=75336975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021551342A Active JP7239012B2 (ja) | 2019-09-30 | 2020-09-30 | D級増幅器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220216835A1 (ja) |
JP (1) | JP7239012B2 (ja) |
WO (1) | WO2021065965A1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010130340A (ja) | 2008-11-27 | 2010-06-10 | Seiko Epson Corp | 電力増幅装置 |
JP2010226641A (ja) | 2009-03-25 | 2010-10-07 | Yamaha Corp | D級増幅回路 |
US20170234950A1 (en) | 2016-02-17 | 2017-08-17 | Helmut Lenz | Circuit arrangement, gradient amplifier, and method for compensating for nonlinearities of an amplifier output stage |
US20190007011A1 (en) | 2017-06-30 | 2019-01-03 | Nxp B.V. | Amplifier circuit |
CN111585526A (zh) | 2020-05-21 | 2020-08-25 | 上海艾为集成电路技术有限公司 | 音频调制电路和电子设备 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2688746B2 (ja) * | 1985-07-02 | 1997-12-10 | パイオニア株式会社 | Pwm駆動回路 |
JP2005064661A (ja) * | 2003-08-08 | 2005-03-10 | Onkyo Corp | パルス幅変調回路およびこの回路を備えたスイッチングアンプ |
JP5439694B2 (ja) * | 2009-06-22 | 2014-03-12 | ルネサスエレクトロニクス株式会社 | パルス幅変調回路 |
-
2020
- 2020-09-30 WO PCT/JP2020/037041 patent/WO2021065965A1/ja active Application Filing
- 2020-09-30 JP JP2021551342A patent/JP7239012B2/ja active Active
-
2022
- 2022-03-28 US US17/706,038 patent/US20220216835A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010130340A (ja) | 2008-11-27 | 2010-06-10 | Seiko Epson Corp | 電力増幅装置 |
JP2010226641A (ja) | 2009-03-25 | 2010-10-07 | Yamaha Corp | D級増幅回路 |
US20170234950A1 (en) | 2016-02-17 | 2017-08-17 | Helmut Lenz | Circuit arrangement, gradient amplifier, and method for compensating for nonlinearities of an amplifier output stage |
US20190007011A1 (en) | 2017-06-30 | 2019-01-03 | Nxp B.V. | Amplifier circuit |
CN111585526A (zh) | 2020-05-21 | 2020-08-25 | 上海艾为集成电路技术有限公司 | 音频调制电路和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2021065965A1 (ja) | 2021-04-08 |
US20220216835A1 (en) | 2022-07-07 |
WO2021065965A1 (ja) | 2021-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4909412B2 (ja) | Pwmリップル抑制のために交互配置信号を使用する増幅器 | |
EP2117117B1 (en) | Modulation digital-analog converter, digital signal processing method, and av device | |
US6657566B1 (en) | Conversion of a PCM signal into a UPWM signal | |
JP5141450B2 (ja) | デジタル入力型d級増幅器 | |
EP2654205B1 (en) | Class D Amplifiers | |
EP0457496A2 (en) | Digital-to-analogue converter | |
JP2006512004A (ja) | デジタル信号変調器を用いたデジタル入力信号の変調および信号の分割 | |
JPH02177607A (ja) | パルス幅変調増幅回路 | |
KR19980025038A (ko) | 스위칭 오디오 증폭기 | |
US5307064A (en) | Digital-to-analog converter capable of reducing load of low-pass filter | |
CN1571274A (zh) | 利用两个物理层的多电平d类放大器 | |
CN1835393A (zh) | 高效大功率的音频放大器 | |
US20050270214A1 (en) | Loudspeaker control circuit | |
KR20080090463A (ko) | 구동 장치 | |
CN1117428C (zh) | 在放大器中补偿非线性的方法、一种放大器以及这种方法和放大器的应用 | |
JP7239012B2 (ja) | D級増幅器 | |
JP3801118B2 (ja) | D級増幅器 | |
JP2004048333A (ja) | Pwm変調方式d級アンプ | |
JP4446344B2 (ja) | 低歪パルス幅変調信号発生器 | |
JP2006517367A (ja) | キャリア基準信号対称性変調を用いるひずみの低いd級増幅器 | |
KR100453708B1 (ko) | 고효율 스위칭 증폭기 | |
CN102823128B (zh) | 数字放大器 | |
WO2021132375A1 (ja) | D級増幅器 | |
JP2005218070A (ja) | パルス幅変調信号発生装置 | |
JP7353640B2 (ja) | 音色変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230213 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7239012 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |