JP2006517367A - キャリア基準信号対称性変調を用いるひずみの低いd級増幅器 - Google Patents

キャリア基準信号対称性変調を用いるひずみの低いd級増幅器 Download PDF

Info

Publication number
JP2006517367A
JP2006517367A JP2006501353A JP2006501353A JP2006517367A JP 2006517367 A JP2006517367 A JP 2006517367A JP 2006501353 A JP2006501353 A JP 2006501353A JP 2006501353 A JP2006501353 A JP 2006501353A JP 2006517367 A JP2006517367 A JP 2006517367A
Authority
JP
Japan
Prior art keywords
amplifier
output
input
signal
servo loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006501353A
Other languages
English (en)
Inventor
ブルース ハルクロ キャンディー
Original Assignee
ビーエイチシー コンサルティング プロプライエタリー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2003900602A external-priority patent/AU2003900602A0/en
Priority claimed from AU2003902606A external-priority patent/AU2003902606A0/en
Application filed by ビーエイチシー コンサルティング プロプライエタリー リミテッド filed Critical ビーエイチシー コンサルティング プロプライエタリー リミテッド
Publication of JP2006517367A publication Critical patent/JP2006517367A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34Negative-feedback-circuit arrangements with or without positive feedback
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K7/00Modulating pulses with a continuously-variable modulating signal
    • H03K7/08Duration or width modulation ; Duty cycle modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/03Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/351Pulse width modulation being used in an amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K4/00Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06Generating pulses having essentially a finite slope or stepped portions having triangular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

入力信号の導関数に比例する三角波キャリア基準信号の傾きの変調を用いる、本質的に低いひずみをもつ電子D級増幅器である。ひずみの否定は、増幅器の閉ループ位相及びゲインを補償するために、この導関数信号の位相及びゲインがシフトされる場合に最も上手くいく。増幅器は、少なくとも1つの積分器を有する発振器(5)と、第1コンパレータ(6)と、少なくとも1つのサーボループ増幅器(3)と、入力増幅信号を処理し、変調する入力信号プロセッサ(4)とを含むパルス幅変調器を含む。発振器の出力信号は、少なくとも正及び負の時間導関数成分を含むキャリア基準信号(13)を生成し、それは入力信号プロセッサ(4)の出力によって変調され、発振器(5)の変調入力に適用され、それにより少なくともキャリア基準信号の対称性が変調される。出力スイッチング・ステージの出力(11)が、負のフィードバック・パス(15)を介してサーボループ増幅器(3)の入力にフィードバックされる。

Description

本発明は、D級アナログ電力増幅器、特に可聴周波数増幅器の特定の用途を有するD級スイッチング増幅器に関する。
以下の説明は、本発明者が知っている回路の分析をどのように進めたかについての読者の理解を助けるために、及び読者が回路の発明の関連性を理解する一助とするために与えられる。しかしながら、これらの言及は、それら自体が、新規性又は自明性の評価のために要求されるので公表される出願人による何らかの承認を与えることを意図するものではなく、又は世界中のいずれかの特定の国の法律に従う共通の一般知識でもない。
D級増幅器を含む市販のスイッチング増幅器の幾つかのモデルが知られている。ほとんどは、出力がパルス幅変調器の変調入力に接続された一次サーボループ増幅器を含むシステムを用いる。パルス幅変調器の出力は、出力スイッチング・ステージの入力に接続される。負のフィードバック・パスは、出力スイッチング・ステージの出力をサーボループ増幅器の入力に接続し、増幅器入力はまた、サーボループ増幅器の入力に接続される。このシステムは、概念的には、エラー信号の積分であるサーボループ増幅器の出力として見ることができ、エラー信号は、出力スイッチング・ステージのスケーリングされた出力信号と増幅器の入力信号との間の差に比例する。この積分されたエラー信号は、前述の変調入力に送られたものである。
幾つかのシステムのパルス幅変調器は三角波発振器を含み、その出力信号は、コンパレータの入力に加えられるキャリア基準信号として働く。あまり一般的ではない幾つかのシステムにおいては、キャリア基準信号は、三角波ではなく鋸歯状波である。サーボループ増幅器の出力はまた、コンパレータの入力に加えられる。コンパレータ及び三角波発振器は、前述のパルス幅変調器として働き、コンパレータの出力は、パルス幅変調器の出力として働く。サーボループ増幅器は、多くの場合、電流対電圧積分器であるフォワード伝達関数を有する。
このシステムは、ひずみを減少させる、すなわち精度を向上させるために、負のフィードバックを用いる。しかしながら、このシステムは、本質的にひずみをもたらすことが知られている。すなわち、このシステムは、完全に近い電子部品であっても、言い換えれば、数学的に理想化された部品であってもひずみをもたらす。
さらに、例えば、実際の電力出力スイッチング・ステージにおいては顕著な電子的欠陥が、さらなるエラーをもたらす。
ここで説明したこれらの基本的機能を用いるシステムの詳細は、Motorolaのアプリケーション・ノートAN1042において与えられる。
負のフィードバック又はサーボループ増幅器をもたず、パルス幅変調器の入力信号変調を指図する、より簡単なD級増幅器は、Zetex集積回路ZXCD1000によって用いられる。こうしたシステム概念において全ての部品が理想的なものであると仮定すると、この理想化されたシステムは、前述のサーボループシステムとは対照的に、ひずみをもたらさないことが知られている。しかしながら、実際のこの直接変調システムは、サーボループ手法と比べて幾つかの問題を有することが知られている。
出力ノイズは、典型的には、フィードバックがないために高い。
理想的であるとは言えない実際の電子部品の欠陥からもたらされるひずみは、低い周波数においては高く、サーボループシステムの負のフィードバックはそれを助長する。
直接変調システムの出力信号は、出力ステージ供給レールに比例し、それによりこれらのレールの変化によって変調される。負のフィードバックのために、この影響は、特により負のフィードバックが存在する低い周波数のサーボループシステムにおいては減少される。
D級増幅器は、Bang及びOlufsenによって開発されており、その会社ではそれを「ICEpower」製品と呼んでいる。このシステムの原理は、多くのオーディオ技術学会の刊行物及び米国特許第6,297,692号において説明されている。これは、全体的な増幅器主電極が、フォワード・サーボループ増幅器パス、そしてまた負のフィードバック・パスの両方における要素によって設定されるアナログスイッチング増幅器を開示している。
説明を試みることができた幾つかのBang及びOlufsen ICEpowerモデル250A、500A、250ASP及び500ASPは、少なくとも以下の性能結果であった。例えば、高電力であるが4オームへのクリッピングを下回る20kHzにおけるひずみは、1%に近づくように思われた(100kHz測定帯域幅)。この結果が正確であれば、これは、典型的な良好に設計された慣習的なアナログ増幅器よりおよそ2オーダーの大きさで悪い。本発明者のこの分野の知識から、ICEパワー・ユニットは、幾つかの他のブランドのD級増幅器製品に比べて比較的良好に機能すると思われる。
市販の特定のD級増幅器に言及してきたが、ユニットは多種多様であり、したがってそれらの結果は、必ずしも確認としてとられる必要はないが、それらはこうした増幅器に幾つかの困難があることを示す。
ICEパワー基本原理を用いる回路は、「Radio Technique」12月号、2002年、p58−64において公表されている。
同刊行物のp140−144においても、二次サーボループシステムとして設計された一次積分器であるサーボループ増幅器の代わりに共通サーボループシステムを開示している。これは、低い周波数においてより多くのフィードバックを与える。逆説的に言えば、一次システムに対し小さい付加的な負のフィードバックが利用可能なより高い周波数においては、ひずみは、サーボループ増幅器の出力における信号の形状のために本質的に悪化する。
したがって、本発明の目的は、ひずみを減少させる一助となるか又は少なくとも有用な代替を有するパブリックを与える増幅器の改良を提供することである。
本発明の1つの形態においては、
増幅器入力信号が適用される増幅器入力と、
増幅器出力信号をもたらす増幅器出力と、
出力スイッチング・ステージと、
発振器及び第1コンパレータを含むパルス幅変調器と、
少なくとも1つのサーボループ増幅器と、
増幅器入力信号を処理し、変調する入力信号プロセッサと、
を含み、発振器の出力が、少なくとも正及び負の時間導関数成分を含むキャリア基準信号をもたらし、それらが、発振器の変調入力に適用される入力信号プロセッサの出力信号によって変調され、キャリア基準信号の少なくとも対称が変調される、電子D級増幅器であって、
発振器が、少なくとも1つの積分要素を含み、
増幅器入力が、サーボループ増幅器の入力に接続されており、サーボループ増幅器はまた、少なくとも1つの積分要素を含み、
増幅器入力はまた、入力信号プロセッサの入力に接続されており、
サーボループ増幅器の出力は、パルス幅変調器の変調入力に接続されており、
パルス幅変調器の出力は、出力スイッチング・ステージの入力に接続されており、
出力スイッチング・ステージの出力は、増幅器出力に接続されており、
負のフィードバック・パスは、出力スイッチング・ステージの出力をサーボループ増幅器の入力に接続する、電子D級増幅器が提供される。
好ましくは、本発明はさらに、発振器の積分要素のフォワード伝達関数が少なくとも二次であり、サーボループ増幅器の積分要素のフォワード伝達関数が少なくとも二次であるという点で特徴付けられる。
好ましくは、本発明はさらに、入力信号プロセッサが、少なくとも時間に関する導関数を含むフォワード伝達関数を含むという点で特徴付けられる。
好ましくは、本発明はさらに、キャリア基準信号のピークが、出力スイッチング・ステージを供給する電力供給レール間の電位差に追従するように適合された出力スイッチング・ステージを供給する電力供給レールを含むことで特徴付けられる。
好ましくは、本発明はさらに、サーボループ増幅器の出力が前述の第1コンパレータの入力に接続され、発振器のキャリア基準出力信号がコンパレータの入力に送られ、コンパレータの出力がパルス幅変調器の出力であるという点で特徴付けられる。
好ましくは、本発明はさらに、出力スイッチング・ステージのフォワード・ゲイン、サーボループ増幅器のフォワード・ゲイン、発振器及び入力信号プロセッサの変調フォワード・ゲイン、キャリア基準出力信号の平均周波数、及び負のフィードバック・パスのゲインが、増幅器入力に適用された信号に対し増幅器出力における信号のひずみを低下させるように選択されるという点で特徴付けられる。
好ましくは、本発明はさらに、発振器が少なくとも100MHzより高い単位利得帯域幅を有する広帯域増幅器を含むという点で特徴付けられる。
好ましくは、本発明はさらに、平均出力キャリア基準信号周波数、出力スイッチング・ステージの出力からのピーク信号、及びこのステージ内に流れるポテンシャル電流が、D級電力音響増幅と一致するという点で特徴付けられる。
本発明のさらなる形態は、増幅されるべき信号を上記で特徴付けられたような増幅器に導入するステップを含む増幅方法にあると言える。
良好な理解のために、ここで、図面を参照しながら更なる説明がなされる。
経験上、この分野における多くのテキストは、扱いにくいことが多い比較的難解な数学を用いて単に解答を与えるだけである。さらに経験上、D級増幅器の分野の当業者であると自称する研究者の中には、どのようにしてひずみが引き起こされるのかの有用な機械論的モデルを念頭においているようには見えない者もいる。従来のD級増幅器においてひずみが引き起こされる機構と、本発明において開示された解決策の効果を読者が理解する一助とするために、その動作をより容易に理解することができる機械論的モデルが提供される。
したがって、幾つかの以下の説明は、有用な機械論的モデルを通じて理解の単なる一助となるものであって、厳密な科学的説明と同じ意味でとられるべきではない。
一般的な従来のD級増幅システムのゲイン及び周波数においては、D級増幅器は、一次近似を含む非線形非スイッチングアナログ増幅器の近似と考えることができる。
サーボループ増幅器は、出力信号と入力信号との間の差に等しいエラー信号を積分するD級サーボループと、すなわち積分器と同じ方法で配線され、出力バッファステージは、D級増幅器の出力スイッチング・ステージに対しアナログとして働くが、積分サーボループ増幅器の出力と出力バッファステージの入力との間の可変時間周期前進要素を含む。
この可変時間周期前進要素を含む理由は、図4において最も容易に思い描くことができる。これは、サーボループ増幅器の出力109と、直流入力信号の三角波キャリア基準信号100との両方を示す。これらの信号は、図5に示されるような従来のD級回路から発生する。分析を簡単にするために、この回路の出力111は、+/−uボルト間で切り替え、発振器112の出力における三角波のピークはまた+/−uボルトである。
三角波発振器112は、コンパレータ・出力スイッチング・ステージ116の反転入力に接続された出力114を有する。114における三角波信号は、基本周期Tを有する。コンパレータ・出力スイッチング・ステージ116の出力111が、D級増幅器の出力である。図5のD級増幅器の入力110が、回路信号である。これは、サーボループ作動増幅器115の反転入力であるD級増幅器の反転入力を与える。サーボループ作動増幅器115の非反転入力は、大地120を基準とする。値Cのキャパシタ119が、サーボループ作動増幅器115の出力117とその反転入力との間に接続される。出力117は、コンパレータ・出力スイッチング・ステージ116の非反転入力に接続される。値Rのレジスタ118が、コンパレータ・出力スイッチング・ステージ116の出力111とサーボループ増幅器115の反転入力との間に接続される。これは、出力からD級増幅器の入力への負のフィードバック・パスを形成する。この回路においては、サーボループ増幅器は、積分器として接続される。115と119の組み合わせを、サーボループ増幅器と考えることができる。
110における直流入力信号が、図4に示された信号をもたらす。この直流入力信号は、値−iの直流電流であり、サーボループ増幅器115の出力117における値xボルトの平均オフセット104をもたらし、その近辺でサーボループ作動増幅器115の出力信号109が振動する。(fin及びfmへの参照は、後の記述で述べる。)サーボループ増幅器の出力信号109は、出力111が−uボルトであるとき(i+u/R)/Cボルト/秒の正の傾き、及び出力111が+uボルトであるとき(i−u/R)/Cボルト/秒の負の傾きを有する。三角波キャリア基準信号110は、102における+u、103における−uのピークを有し、101の0Vに関して対称である。この信号は、三角波発振器112の出力114において現れる。サーボループ増幅器の出力電圧109が三角波電圧100に等しい、すなわち時刻t1における105及び時刻t3における107のときに、111においてスイッチング遷移が起こる。三角波のピーク102に対する時刻t1及びt3の非対称性から前進周期がもたらされる。対称な時刻は、同じデューティサイクルにおいては106、t2及び108、t4となるであろう。104が、102における+uをほんの少し下回る限度まで増加する場合には、前進周期は0秒である。
前進周期=t2−t1=t4−t3=T(1−(x/u)2)/(16RC) (i)
この非線形前進関数は、固有のひずみの主要因である。
以下の分析を容易にするために、入力信号は、振幅v及び周波数finの正弦波であり、サーボループ増幅器の出力における平均信号とほぼ同相であり、それに比例すると仮定する(これは高い周波数における単なる近似である)。非線形関数(i)の挙動は、結果としてこのシステムの幾つかの特徴をもたらす。
1.出力信号レベルに対するひずみは、ほぼ(vfin2に比例する。式(i)の2乗から得られたv2及び位相前進の百分率からの係数finから得られたfin 2は、周波数finと、積分器のフォワード・ゲインに起因する1/周波数として減少する開ループフォワードゲインに比例するフィードバック係数から得られる別の係数fに比例する。
2.対称性のために、理想化された高調波の、ほとんどは比較的滑らかな非線形伝達関数(i)に起因する第3高調波のひずみは奇数のみである。対称性はまた、出力スイッチング・ステージの出力において測定されたときに、正弦入力信号の基本波に対し第3高調波の位相を直交状態にする。この第3高調波の符号は、ピーク付近で僅かに遅延されるように見える基本正弦波と一致する。
3.サーボループ増幅器の出力は、サーボループの出力における基本周波数finがノッチ・アウトされた場合であっても、基本波のピークに対し本質的に非対称である。
入力信号の導関数に比例する三角波キャリア基準信号の傾きを変調することができることが見出された。ひずみの否定は、増幅器の閉ループ位相及びゲインを補償するために、この導関数信号の位相及びゲインがシフトされる場合に最も上手くいく。変調の例は、正の傾きが増加し、次の負の傾きの負の度合いが小さくなり、それにより周波数がほぼ一定のままとなることである。
本質的にひずませられた非変調システムに比べて、変調システムにおいて生じたひずみの打消しの理由の理解を助けるために、従来の非変調システムに比べて、傾き変調キャリア基準システムの種々の機構を強調する。増幅されたときに、クリッピングの寸前で出力をもたらす正弦入力を考えるのが最も容易である。これらの状況の下では、出力信号の振幅がそのピークに非常に近いときには、切り替えられた出力のデューティサイクルは、0%に近く、1つのピークに近く、及び反対符号のピークの100%に近く、傾き変調はほぼゼロである。したがって、これらのピークの出力において変調された波形と変調されていない波形は類似している。三角波と正弦波との両方のピークが、変調されたシステムと変調されていないシステムとの両方の基準点となると考える、すなわち、両方のシステムにおいて、111及び114における出力信号が理解のためにそのピークにおいて一致すると考える。変調されたシステムと変調されていないシステムとの両方についての出力振幅及び平均キャリア周波数が、同一となるように調節されると仮定する。傾き変調度がmである場合には、以下のようになる。
a.切り替えられた出力がそのピークの近傍にある時間の間、前述のように変調mはほぼゼロであるが、dm/dtはそのピーク値付近であり、それは、同様にそのピーク値付近であるサーボループ出力信号に対し増加したキャリア基準周波数として三角波を出現させる。したがって、変調されたシステムにおいては、ピーク付近の出力スイッチング遷移は、変調されていないシステムに比べてピークに近づくようにシフトされる。対称性のために、サーボループの出力信号の平均が0ボルトを通るときには、変調されたシステムと変調されていないシステムとの両方についてほぼ同じ時刻にスイッチング遷移が起こる。
b.変調は、サーボループ増幅器の出力信号が、ピーク以外の、変調されていないシステムに対し平均して前進されるようにする。この前進は、次第に蓄積される効果のためにゼロと接近するピークとの間で最も強調される。
これは、上記の点2と一致する。非線形効果の変化の観点から、三角波キャリア基準信号が変調されるという事実は、非線形の本質的な打消しをもたらす。キャリア基準信号の変調の影響をさらに説明するために、変調されたシステムの出力信号の振幅周波数スペクトルのグラフである図6の参照がなされる。垂直軸は、対数尺で振幅を表し、一方、横軸は、線形尺で周波数を表す。示されたスペクトルは、変調されたシステムの出力に関するものであり、周波数finの正弦波の入力信号と、三角波発振器の変調入力113に送られる周波数fmの正弦信号及び振幅mを有する。finの第3高調波の振幅は、周波数3finの柱133によって示される。周波数fmの変調信号の振幅は、柱135によって示される。周波数fin−(fm−fin)の側波帯の振幅が、柱134によって示される。周波数3fin−(fm−fin)の別の側波帯の振幅が、柱136によって示され、その振幅は、ほぼm(finv)2に比例する。
したがって、選択された値k及びfinとfmとの間の相対位相のとき、周波数fm=fin及び振幅m=kvである場合には、柱133及び136によって表される信号を打ち消すことができる。選択された位相は、finがfmとほぼ直交するときに起こる。実際には、最適な打消しのためには、相対位相はまた、増幅器の閉ループ位相に関して補償されるべきである。
本発明を用いる電子D級増幅器の例のブロック図を示す図1においては、増幅器入力1は、サーボループ増幅器3の入力と、入力信号プロセッサ4の入力とを送る。発振器5の出力信号は、13においてキャリア基準信号をもたらす。キャリア基準信号は、少なくとも有限の正及び負の時間導関数成分、例えば、三角波の正及び負の傾きを含む。入力信号プロセッサ4の出力信号は、発振器5の変調入力に適用される。正及び負の時間導関数成分は、前述の4の出力によって変調され、それによりキャリア基準信号の少なくとも対称性が変調される。この変調は、或る程度までのキャリア基準信号の周波数変調を含むことができる。13におけるキャリア基準信号は、第1コンパレータ回路6の入力に接続される。サーボループ増幅器3の出力はまた、第1コンパレータ6の入力に送られる。発振器5と第1コンパレータ6との組み合わせは、機能的にパルス幅変調器を形成する。パルス幅変調器の出力として働くコンパレータ6の出力が、ドライバ7を制御し、それが次に出力スイッチ8を制御する。出力スイッチ8は、電力供給レール9及び10によって供給される。出力スイッチング・ステージの出力11は、負のフィードバック・パスを介してサーボループ増幅器3の入力にフィードバックされる。電力供給レールによる増幅器のゲイン変調を減少させるために、発振器のキャリア基準信号の出力振幅が、電力供給レール9及び10の間の電位差に比例するように制御される。出力スイッチング・ステージの出力11は、時に復調フィルタ12と呼ばれるキャリア周波数・高調波フィルタに接続することができる。このフィルタの出力は増幅器出力2に接続される。ドライバ7と出力スイッチ8との組み合わせは、機能的に出力スイッチング・ステージを形成し、それはまた、この定義内で12を含むことができる。更なる実施形態においては、更なる負のフィードバック・パスを、増幅器出力2とサーボループ増幅器の入力3との間に接続することができる。
入力信号プロセッサ及び発振器変調機構の関数に加えて、このシステムは、前述の一般的なタイプと同じである。しかしながら、発振器変調機構は、後述するように精度を実質的に改善する。
キャリア基準信号の対称性の変調の特定のタイプは、改善された増幅器精度をもたらす。例えば、少なくとも時間に関する導関数を含む入力信号プロセッサのフォワード伝達関数は、発振器キャリア基準信号の対称性の変調、及び或る程度は発振器キャリア基準信号の周波数の変調に適している。特定の変調ゲインの入力信号時間差の出力に直接的に比例し、システムの残りにおけるゲインを与える変調によって、本質的にゼロに近いひずみ、すなわち、理想的な電子部品がシステムにあると仮定したときに数学的にゼロに近いひずみがもたらされる。
しかしながら実際には、こうしたシステムに固有の潜在的に低いひずみは、出力スイッチング・ステージにおいて典型的に最も鋭い電子欠陥によって減少され、それは可聴電力増幅器においては、数十アンペアの過渡ピーク電流をもたらし、スイッチングのデッドタイムに起因するクロスオーバーひずみをもたらすことが多い。
電子欠陥の影響を大きく減らす1つの方法は、より高次のサーボループ(すなわち、共通システムの一次より高い)によって負のフィードバックの量を増加させることである。しかしながら、この機構は、前述のようにより高い周波数において実際には本質的により多くのひずみを加える。これを否定するために、発振器とサーボループ増幅器との両方における積分要素のフォワード伝達関数は、少なくとも二次となることが要求される。これらは、キャリア基準信号がサーボループ増幅器の伝達関数を補償するように選択される。これは、電子部品における欠陥に起因するそのひずみを、キャリア基準信号の変調を用いてゼロに近いレベルまで本質的に減少させることができるようにする。
出力キャリア基準信号及び出力スイッチング・ステージの出力からのピーク信号の平均周波数並びにこのステージ内を流れる潜在的な電流の全ては、D級可聴電力増幅と一致し、これらの技術を用いて、一般的な良好に設計されたA級、B級又はAB級アナログ増幅器と同様の性能をもつ可聴電力増幅器を製造することができる。
図2は、こうしたシステムの例を与える。増幅器の入力信号は、増幅器入力21に適用され、出力信号は、増幅器出力22において利用可能である。増幅器のアースは、レール23にある。レジスタ25を介した増幅器入力21は、レジスタ30、キャパシタ27及び28、並びに作動増幅器24からなるサーボループ増幅器に接続される。これらの同じ成分は、サーボループ増幅器積分要素を形成し、これらは二次フォワード伝達関数をもたらすように構成され、すなわち、21における入力信号と29における出力信号との間の比は、
−[1+R30(C27+C28)s]/(R25R30C27C28s2) (ii)
sは、ラプラス変数(=正弦波cwのとき「−jw」)
値C27=C28である場合には、
s=2/(R25C27)
のときに6dB/オクターブから12dB/オクターブまでの遷移が起こる。
増幅器入力21はまた、入力信号プロセッサ、この例においてはレジスタ32、35、37及び39、キャパシタ31及び36、作動増幅器33及び38からなる非反転微分器に接続される。第1のこれらの作動増幅器33は、共通反転微分器として配線されるが、増幅器入力21と出力スイッチング・ステージ70及び71の出力との間の(可聴)高周波数フォワード閉ループ伝達関数をほぼ補償する高周波数(可聴)位相及びゲイン補償(R35C36及びR32C31)を有する。この低く比較的小さい位相補償を無視すると、この反転微分器の伝達関数は、ほぼ
−R35C31s (iii)
となる。
この反転微分器の出力は、レジスタ37及び39と作動増幅器38とからなる反転器によって反転される。入力信号プロセッサの出力である微分器の非反転出力40は、レジスタ42、45、51、53及び56と、キャパシタ43及び44(並びに87及び96)と、随意的な増幅器41と、第2コンパレータ50と、アナログ・スイッチ54とからなる発振器の変調入力に送られる。発振器の「積分要素」は、レジスタ42、45、及び56と、キャパシタ43及び44と、随意的な増幅器41とからなり、それはまた、二次フォワード伝達関数をもたらすように構成される。2つの独立した観点からこれを考えるのが最も簡単である。
第1に、出力40が0Vに保たれる場合には、55における入力に対する「積分要素」の出力46の間のフォワード伝達比は、サーボループ増幅器と同じ形態、すなわち式(ii)を有する。
−[1+R45(C43+C44)s]/(R56R45C43C44s2) (iv)
第2に、55における信号が0Vとなるように制約された場合には、40における入力に対する「積分要素」の出力46の間のフォワード伝達比は、
−[1+{R45(C43+C44)+(R42C44)}s]/(R42R45C43C44s2) (v)
増幅器入力信号に関しては、55において0Vに制約される46におけるフォワード伝達は、
−R35C31R39/(R37R42R45C43C44s)−R39R35C31[R45(C43+C44)+R42C44]/(R37R42R45C43C44) (vi)
(また、R32C31及びR35C36の位相補償の影響は、考慮に入れない。)
出力46は、レジスタ51を介して第2コンパレータ50の入力52に送られる。第2コンパレータ50の出力は、58及び57における電圧間で切り替えるアナログ・スイッチ54を制御する。スイッチ54の出力55はまた、正のフィードバック・パスとしてレジスタ53を介して第2コンパレータ50の入力52を、負のフィードバック・パスとしてレジスタ56を介して「積分要素」の入力を送る。スイッチ54の出力55は、そのデューティサイクルが増幅器入力信号の微分によって変調され、その周波数が同じく僅かに変調されたほぼ方形波の信号を放出する。発振器出力46は、キャリア基準信号を放出し、該キャリア基準信号は、ほぼ三角波であるが、発振器の積分要素の二次フォワード伝達関数に起因する全ての次数の非ゼロ傾き時間導関数を有する。言い換えれば、三角波の傾きは、指数関数により僅かに「曲がる」。さらに、正及び負の傾き、又は正及び負の時間導関数、並びにキャリア基準信号の周波数は、増幅器入力信号の微分によって小さい程度まで変調される。この機構は、伝達関数及び種々の回路要素の種々のパラメータの特定の選択肢についての増幅器の本質的なひずみを補償する。こうした伝達関数は、例えば、出力スイッチング・ステージのフォワード・ゲイン、サーボループ増幅器のフォワード・ゲイン、並びに発振器及び微分器の変調フォワード・ゲイン、キャリア基準出力信号の平均周波数、及び増幅器のゲインである。
発振器の出力46は、レジスタ62を介したサーボループ増幅器の出力29と同様に、レジスタ61を介して第1コンパレータ60の入力に送られる。発振器(部品41、42、43、44、45、46、50、51、52、53、54、55、56及び電力供給レール追従システムからなる)とコンパレータ(部品60、61、62、63からなる)の組み合わせはパルス幅変調器として働き、第1コンパレータ60の出力はパルス幅変調器の出力として働き、入力は29にある。第1コンパレータの出力は、出力スイッチ71のドライバ70を制御する。電力は、電力供給レール72及び73によって出力スイッチに供給される。出力スイッチ71の出力74は、レジスタ76を介した負のフィードバック・パスとしてサーボループ増幅器の入力にフィードバックされる。出力スイッチ71の出力74はまた、時には復調フィルタ75と呼ばれるキャリア周波数プラス高調波を減衰させるフィルタに送られる。復調フィルタの出力は増幅器の出力22である。スイッチドライバ70及び出力スイッチ71は、出力スイッチング・ステージを形成すると言われており、復調フィルタ75は、出力スイッチング・ステージの定義の中に含まれると考えることができる。
電力供給レール72及び73間の電位差は、作動増幅器80、レジスタ81、82、85及び88、並びにキャパシタ86及び87からなる微分増幅器によって測定される。この微分増幅器の出力57は、キャパシタの動作及び局所的な負のフィードバックのために全ての周波数において低インピーダンスである。キャパシタ86は、安定性のために局所的主電極を形成する必要がある。57における信号は、レジスタ92、94及び95と、キャパシタ93及び96と、作動増幅器90とからなる反転増幅器によって反転される。この反転器の出力58はまた、全ての周波数において低いインピーダンスである。したがって、57及び58は、72及び73間の電力供給レール電圧における平均差に追従し、それは次に、発振器キャリア基準信号の出力ピークが、出力スイッチング・ステージを供給する電力供給レール間の電位差に追従するようにする。この機構は、電力供給変化及び変調を補償する。
上記の式、特に(ii)、(iv)及び(vi)を実装する多くの異なる方法があり、それにより図2は、1つのこうした方法の単なる例であることに注目されたい。さらに、三角波は、キャリア基準信号の単なる一例であり、例えば別のものは、二次ループ積分要素を用いる前述のキャリア基準信号である。
式(ii)、(iv)及び(vi)を実装する別の方法は、レジスタ37及び39と作動増幅器38からなる微分器の反転ステージを除くことによるものであり、それにより入力信号プロセッサは、反転微分器である。こうしたシステムはまた、本質的に低いひずみをもたらすが、前述の非反転微分システムに比べて、微分器ゲイン及び発振器の二次積分要素の時間定数、すなわちR45(C43+C44)の異なる値を有する。
今後の電子部品の改善に伴って間違いなく増加するであろう典型的なキャリア基準信号(>=500kHz)の比較的高い周波数のために、キャリア基準信号周波数及びその高調波におけるこうしたデバイスの比較的高いゲインに起因する積分要素内の広帯域作動増幅器を用いることは、キャリア信号、それにより増幅器全体の精度のために有益である。例えば、100MHzより高い単位利得帯域幅をもつ広帯域増幅器が有用である。
図3は、非変調キャリア基準システムとここで説明された変調システムとの間の差異の例を示す。ここでは、信号は、変調システムを非変調システムと比較する上記の説明において示されたように設定された。この図面においては、入力信号は、キャリア基準信号(およそ500kHz)に対して比較的高い周波数(およそ35kHz)に設定され、そしてまた差異が増すようにオーバーロードレベル付近に設定される。ここで開示された二次変調システムのキャリア基準波形は波形95として示され、非変調システムは波形96として示される。非変調システムのサーボループ増幅器(図2の29)の出力は、波形98として与えられ、一方、ここで開示された変調システムは、波形97によって示される。以上のように、サーボループ波形の導関数不連続性に対応する出力ステージスイッチング時間は、変調システム(95、97)及び非変調システム(96、98)の異なる時刻において生じる。スイッチング時間に対応する局所ピークは、この時刻が変調システムより遅い場合の「L」か、又は早い場合の「E」のいずれかによって非変調システムに関して示される。時間差が無視できる場合には、表示は与えられない。この例においては、非変調システムのスイッチング時間は、最初は比較的遅く、次いで早くなる。これは、前述のようにサーボループ信号がゼロボルトを通るときの時刻にほぼ起こる。
この明細書を通して、説明の目的は、本発明を解説することであって、これを制限することではない。
本発明の機能ブロック図である。 本発明のシステムの例示的な回路である。 従来の二次サーボループシステムの波形と比べた、本発明のシステムの波形の例を示す図である。 三角波キャリア基準信号と直流入力信号のサーボループ増幅器出力の波形を示す図である。 本発明に係るキャリア基準信号変調入力を含むD級増幅器の基本要素を含む回路を示す図である。 周波数finの正弦波入力信号のD級出力における周波数スペクトルと、周波数fmの別の正弦波信号によって傾き変調された三角波キャリア基準信号である。

Claims (9)

  1. 電子D級増幅器であって、
    増幅器入力信号が与えられる増幅器入力と、
    増幅器出力信号をもたらす増幅器出力と、
    出力スイッチング・ステージと、
    発振器及び第1コンパレータを含むパルス幅変調器と、
    少なくとも1つのサーボループ増幅器と、
    増幅器入力信号を処理し、変調する入力信号プロセッサと、
    を含み、発振器の出力信号が、少なくとも正及び負の時間導関数成分を含むキャリア基準信号をもたらし、それらが、発振器の変調入力に適用される入力信号プロセッサの出力信号によって変調され、それによりキャリア基準信号の少なくとも対称性が変調され、
    前記発振器は、少なくとも1つの積分要素を含み、
    前記増幅器入力は、サーボループ増幅器の入力に接続されており、前記サーボループ増幅器はまた、少なくとも1つの積分要素を含み、
    前記増幅器入力はまた、入力信号プロセッサの入力に接続されており、
    サーボループ増幅器の出力は、パルス幅変調器の入力に接続されており、
    パルス幅変調器の出力は、出力スイッチング・ステージの入力に接続されており、
    出力スイッチング・ステージの出力は、増幅器出力に接続されており、
    負のフィードバック・パスは、出力スイッチング・ステージの出力をサーボループ増幅器の入力に接続する、
    ことを特徴とする電子D級増幅器。
  2. 前記発振器の積分要素のフォワード伝達関数が少なくとも二次であり、前記サーボループ増幅器の積分要素のフォワード伝達関数が少なくとも二次であることを特徴とする請求項1に記載の電子D級増幅器。
  3. 前記入力信号プロセッサが、少なくとも時間に関する導関数を含むフォワード伝達関数を含むことを特徴とする請求項1又は請求項2に記載の電子D級増幅器。
  4. 出力スイッチング・ステージを供給する電力供給レールをさらに含み、前記キャリア基準信号のピークが、前記出力スイッチング・ステージを供給する前記供給レール間の電位差に追従することを特徴とする請求項1、請求項2又は請求項3に記載の電子D級増幅器。
  5. 前記サーボループ増幅器の出力が前記第1コンパレータの入力に接続され、前記発振器のキャリア基準出力信号が前記コンパレータの入力に接続され、前記コンパレータの出力がパルス幅変調器の出力であることを特徴とする上記請求項のいずれかに記載の電子D級増幅器。
  6. 前記出力スイッチング・ステージのフォワード・ゲイン、前記サーボループ増幅器のフォワード・ゲイン、前記発振器及び入力信号プロセッサの変調フォワード・ゲイン、前記キャリア基準出力信号の平均周波数、及び前記負のフィードバック・パスのゲインが、前記増幅器入力に適用された信号に対し前記増幅器出力における信号のひずみを低下させるように選択されることを特徴とする上記請求項のいずれかに記載の電子D級増幅器。
  7. 前記発振器が少なくとも100MHzより高い単位利得帯域幅を有する広帯域増幅器を含むことを特徴とする上記請求項のいずれかに記載の電子D級増幅器。
  8. 前記平均出力キャリア基準信号周波数、前記出力スイッチング・ステージの出力からのピーク信号、及び前記ステージ内に流れるポテンシャル電流が、D級電力音響増幅と一致することを特徴とする上記請求項のいずれかに記載の電子D級増幅器。
  9. 実質的に付属の図面の1つ又はそれ以上を参照しながら明細書に説明された、及び付属の図面の1つ又はそれ以上によって示された電子D級増幅器。
JP2006501353A 2003-02-11 2004-02-11 キャリア基準信号対称性変調を用いるひずみの低いd級増幅器 Pending JP2006517367A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AU2003900602A AU2003900602A0 (en) 2003-02-11 2003-02-11 Low distortion class-d amplifier using pwm reference signal symmetry modulation
AU2003902606A AU2003902606A0 (en) 2003-05-27 2003-05-27 Low distortion class-D amplifier using carrier reference signal symmetry modulation
PCT/AU2004/000149 WO2004073161A1 (en) 2003-02-11 2004-02-11 Low distortsion class-d amplifier using carrier reference signal symmetry modulation

Publications (1)

Publication Number Publication Date
JP2006517367A true JP2006517367A (ja) 2006-07-20

Family

ID=32870028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006501353A Pending JP2006517367A (ja) 2003-02-11 2004-02-11 キャリア基準信号対称性変調を用いるひずみの低いd級増幅器

Country Status (4)

Country Link
US (1) US7301393B2 (ja)
EP (1) EP1632023A4 (ja)
JP (1) JP2006517367A (ja)
WO (1) WO2004073161A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656551A (zh) * 2008-08-21 2010-02-24 爱斯泰克(上海)高频通讯技术有限公司 超宽带脉冲信号发生器集成电路
CN111404516A (zh) * 2020-03-27 2020-07-10 国网山东省电力公司电力科学研究院 一种对称电压三角波发生器及其实现方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070197184A1 (en) * 2006-02-23 2007-08-23 Yerazunis William S Method and apparatus for minimizing harmonic interference in synchronous radio receivers by apodization
WO2008007308A1 (en) 2006-07-07 2008-01-17 Nxp B.V. Class d audio amplifier
US8098726B2 (en) * 2007-07-27 2012-01-17 Intel Corporation Subranging for a pulse position and pulse width modulation based transmitter
EP2290812B1 (en) 2009-08-11 2015-06-10 Dialog Semiconductor GmbH Concept, method and apparatus of improved distortion switched-mode amplifier
ES2911285T3 (es) 2014-08-08 2022-05-18 Pr Electronics As Sistema y método para la modulación y demodulación
WO2019110154A1 (en) 2017-12-07 2019-06-13 Purifi Aps An amplifier with a compensator with a network of at least third order
JP7547206B2 (ja) * 2017-12-07 2024-09-09 ピューリファイ・アーペーエス 制御ループ中に少なくとも2次フィルタを有する増幅器
WO2019110152A1 (en) 2017-12-07 2019-06-13 Purifi Aps Amplifier circuit
FR3075975B1 (fr) * 2017-12-21 2020-05-22 Thales Recepteur de signaux, en particulier de signaux gnss, comprenant un filtre de rejection d'interferences, et procede associe

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4146828A (en) * 1977-09-12 1979-03-27 Linear Instruments Corporation Pulse-modulated servo amplifier
US5077539A (en) * 1990-12-26 1991-12-31 Apogee Technology, Inc. Switching amplifier
US5617058A (en) * 1995-11-13 1997-04-01 Apogee Technology, Inc. Digital signal processing for linearization of small input signals to a tri-state power switch
US6127885A (en) * 1998-08-31 2000-10-03 Cello, Limited Class D amplifiers including transition zone modulation
GB9825414D0 (en) * 1998-11-19 1999-01-13 Symbionics Limted Linear RF power amplifier and transmitter
NL1011002C2 (nl) * 1999-01-12 2000-07-20 Univ Eindhoven Tech Versterkerschakeling.
IL129270A0 (en) * 1999-03-30 2000-02-17 Dip Digital Power Ltd Class "d" amplifier
US6545533B2 (en) * 2000-12-18 2003-04-08 Texas Instruments Incorporated Class D audio speaker amplifier circuit with pseudo noise modulation
JP4434557B2 (ja) * 2001-07-31 2010-03-17 ヤマハ株式会社 電力増幅回路
KR100435182B1 (ko) * 2002-02-05 2004-06-09 주식회사 디지털앤아날로그 Pwm 부궤환에 의한 디지털 pwm 입력 d급 음향 증폭기

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656551A (zh) * 2008-08-21 2010-02-24 爱斯泰克(上海)高频通讯技术有限公司 超宽带脉冲信号发生器集成电路
CN111404516A (zh) * 2020-03-27 2020-07-10 国网山东省电力公司电力科学研究院 一种对称电压三角波发生器及其实现方法
CN111404516B (zh) * 2020-03-27 2023-05-26 国网山东省电力公司营销服务中心(计量中心) 一种对称电压三角波发生器及其实现方法

Also Published As

Publication number Publication date
EP1632023A4 (en) 2008-05-07
EP1632023A1 (en) 2006-03-08
US20070052478A1 (en) 2007-03-08
WO2004073161A1 (en) 2004-08-26
US7301393B2 (en) 2007-11-27

Similar Documents

Publication Publication Date Title
EP1770855B1 (en) Class D amplifier
US5767740A (en) Switching amplifier closed loop dual comparator modulation technique
US20110012677A1 (en) Current sensing
US20080278230A1 (en) Systems and Methods for Correcting Errors Resulting from Component Mismatch in a Feedback Path
JP2006517367A (ja) キャリア基準信号対称性変調を用いるひずみの低いd級増幅器
US20130271214A1 (en) Class d amplifiers
CN101611543A (zh) △∑调制型数模转换器、数字信号处理方法以及av装置
CN102959858A (zh) 放大装置
Oliva et al. A multi-loop voltage feedback filterless class-D switching audio amplifier using unipolar pulse-width-modulation
US7183818B2 (en) Triangular wave generating circuit adapted to class-D amplifier
US7157969B2 (en) Low distortion class D amplifier using a controlled delay
US7227408B2 (en) Low distortion class-D amplifier using sampling of a servo-loop amplifier output
US20040090264A1 (en) Linearization of a pdm class-d amplifier
JPS63227217A (ja) 線形性制御機能を有するデジタル・アナログ変換器
KR20050120779A (ko) 디지털 증폭기, 스위칭 타이밍 수정기 및 펄스 타이밍 에러수정 방법
Mouton et al. Digital control of a PWM switching amplifier with global feedback
US20050046601A1 (en) PCM-to-PWM converter
Bellili et al. Low power class D audio amplifier with high performance and high efficiency
US20090072902A1 (en) Low distortion class-d amplifier
Cox et al. Class-D audio amplifiers with negative feedback
AU2004211306A1 (en) Low distortion class-D amplifier using carrier reference signal symmetry modulation
Pillonnet et al. A high performance switching audio amplifier using sliding mode control
KR102526738B1 (ko) 보상 회로를 포함하는 증폭 디바이스
KR100952176B1 (ko) 디지털 오디오 증폭장치의 구조
Chang et al. A computationally-efficient PWM technique for digital class-D amplifiers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090413

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090708

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091207