JP7236172B2 - データ記憶用の装置、方法及び読み取り可能な媒体 - Google Patents

データ記憶用の装置、方法及び読み取り可能な媒体 Download PDF

Info

Publication number
JP7236172B2
JP7236172B2 JP2021557121A JP2021557121A JP7236172B2 JP 7236172 B2 JP7236172 B2 JP 7236172B2 JP 2021557121 A JP2021557121 A JP 2021557121A JP 2021557121 A JP2021557121 A JP 2021557121A JP 7236172 B2 JP7236172 B2 JP 7236172B2
Authority
JP
Japan
Prior art keywords
buffer
read
write
data
token information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021557121A
Other languages
English (en)
Other versions
JP2022528349A (ja
Inventor
サン、シボ
へー、チョウン
シャオ、ジンファ
サン、ジン
ダン、ホウリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Hisky Medical Technologies Co Ltd
Original Assignee
Wuxi Hisky Medical Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Hisky Medical Technologies Co Ltd filed Critical Wuxi Hisky Medical Technologies Co Ltd
Publication of JP2022528349A publication Critical patent/JP2022528349A/ja
Application granted granted Critical
Publication of JP7236172B2 publication Critical patent/JP7236172B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1483—Protection against unauthorised use of memory or access to memory by checking the subject access rights using an access-table, e.g. matrix or list
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)
  • Information Transfer Systems (AREA)

Description

本発明の実施例は、ビッグデータ記憶技術分野に関し、特に、データ記憶用の装置、方法及び読み取り可能な媒体に関する。
インターネットの発展及び科学技術の進歩につれて、さまざまな科学技術業界において、データの爆発的な成長を見せており、大量のデータは生じた。例えば、超高速超音波撮像技術分野において、超高速超音波撮像システムでは、大量のデータは生じた。これらのデータについて、大量のデータ収集中に迅速に記憶する必要がある。
従来技術において、大量生じたデータを迅速に記憶する方法がないため、記憶速度が遅くて記憶効率が低い。
本発明の実施例は、従来技術において、記憶速度が遅くて記憶効率が低いという技術的問題を解決するデータ記憶用の装置、方法及び読み取り可能な媒体を提供する。
第１の態様では、本発明の実施例は、プロセッサ及びメモリを含むデータ記憶用の装置を提供し、前記プロセッサは、バッファスケジューラ、複数の伝送バッファ、インタフェースバッファ及びメモリコントローラを含み、
各前記伝送バッファは、それぞれ前記バッファスケジューラと前記インタフェースバッファとに接続され、前記インタフェースバッファは、前記メモリコントローラを介して前記メモリに接続され、
前記バッファスケジューラは、複数の前記伝送バッファがデータを書き込み、前記データを読み取ってインタフェースバッファに送信するように制御するために用いられ、
前記インタフェースバッファは、前記インタフェースバッファに記憶されたデータの容量が所定の容量しきい値より小さい場合、前記伝送バッファにより送信されるデータを受信するが、前記インタフェースバッファに記憶されたデータの容量が所定の容量しきい値より大きい又は等しい場合、前記伝送バッファにより送信されるデータを受信することを停止するために用いられ、
前記メモリコントローラは、前記メモリが前記インタフェースバッファからデータを書き込み、前記データを記憶するように制御するために用いられる。
さらに、上記に記載したような装置では、前記メモリコントローラは、具体的に、前記メモリが連続的に前記インタフェースバッファからデータを書き込み、前記データを記憶するように制御するために用いられる。
さらに、上記に記載したような装置では、前記バッファスケジューラは、入力スケジューラ及び出力スケジューラを含み、
前記入力スケジューラは、入力スケジューリング状態と書き込みトークン情報とに基づき、書き込み権限を持つ伝送バッファがデータを書き込むように制御するために用いられ、
前記出力スケジューラは、出力スケジューリング状態と読み取りトークン情報とに基づき、読み取り権限を持つ伝送バッファがデータを読み取るように制御するために用いられる。
さらに、上記に記載したような装置では、前記入力スケジューリング状態は、アイドル状態及び複数の伝送バッファの書き込み状態を含み、
前記入力スケジューラは、具体的に、前記入力スケジューリング状態がアイドル状態であり、且つ、前記書き込みトークン情報が特定の書き込みトークン情報である場合、前記アイドル状態を前記特定の書き込みトークン情報に対応する伝送バッファの書き込み状態にホッピングするように制御し、当該伝送バッファがデータを書き込むように制御するために用いられる。
さらに、上記に記載したような装置では、前記入力スケジューラは、さらに、現在の伝送バッファ書き込みデータが第１の所定の長さの値に達した場合、現在の伝送バッファの書き込み状態をアイドル状態に更新し、現在の書き込みトークン情報を他の書き込みトークン情報に更新するために用いられる。
さらに、上記に記載したような装置では、前記入力スケジューラは、具体的に、各伝送バッファの書き込み待機時間に基づき、書き込み待機時間が最も長い伝送バッファを決定し、前記現在の書き込みトークン情報を書き込み待機時間が最も長い伝送バッファ書き込みトークン情報に更新するために用いられる。
さらに、上記に記載したような装置では、前記出力スケジューリング状態は、インタフェースバッファの検出状態及び複数の伝送バッファの読み取り状態を含み、
前記出力スケジューラは、具体的に、前記出力スケジューリング状態がインタフェースバッファの検出状態であり、且つ、前記読み取りトークン情報が特定の読み取りトークン情報である場合、前記インタフェースバッファの検出状態を前記特定の読み取りトークン情報に対応する伝送バッファの読み取り状態にホッピングするように制御し、当該伝送バッファがデータを読み取るように制御するために用いられる。
さらに、上記に記載したような装置では、前記出力スケジューラは、さらに、現在の伝送バッファの読み取りデータが第２の所定の長さの値に達した場合、前記現在の伝送バッファの読み取り状態を前記インタフェースバッファの検出状態に更新し、前記現在の読み取りトークン情報を他の読み取りトークン情報に更新するために用いられる。
さらに、上記に記載したような装置では、前記出力スケジューラは、具体的に、各伝送バッファの読み取り待機時間に基づき、読み取り待機時間が最も長い伝送バッファを決定し、前記現在の読み取りトークン情報を読み取り待機時間が最も長い伝送バッファ読み取りトークン情報に更新するために用いられる。
さらに、上記に記載したような装置では、前記データは、高フレームレートの超音波エコー信号であり、前記装置は、さらに、送受信アレイコンポーネントを含み、前記プロセッサは、さらに、少なくとも１つのスライディングウィンドウコントローラを含み、
前記送受信アレイコンポーネントは、各前記スライディングウィンドウコントローラに接続され、
前記送受信アレイコンポーネントは、超音波励起信号を送信して高フレームレートの超音波エコー信号を受信するために用いられ、
前記スライディングウィンドウコントローラは、スライディングウィンドウパラメータに基づき、前記高フレームレートの超音波エコー信号から記憶対象である信号をフィルタリングし、前記記憶対象である信号を前記バッファスケジューラの制御下で対応する伝送バッファに送信するために用いられる。
第２の態様では、本発明の実施例は、データ記憶用の方法を提供し、バッファスケジューラは、複数の前記伝送バッファがデータを書き込み、前記データを読み取ってインタフェースバッファに送信するように制御するステップと、
前記インタフェースバッファに記憶されたデータの容量が所定の容量しきい値より小さい場合、前記インタフェースバッファは、前記伝送バッファにより送信されるデータを受信するが、前記インタフェースバッファに記憶されたデータの容量が所定の容量しきい値より大きい又は等しい場合、前記インタフェースバッファは、前記伝送バッファにより送信されるデータを受信することを停止するステップと、
前記メモリコントローラは、前記メモリが前記インタフェースバッファからデータを書き込み、データを記憶するように制御するステップと、を含む。
さらに、上記に記載したような方法では、前記メモリコントローラは、前記メモリが前記インタフェースバッファからデータを書き込み、データを記憶するように制御するステップは、具体的に、
前記メモリコントローラは、前記メモリが連続的に前記インタフェースバッファからデータを書き込み、前記データを記憶するように制御することを含む。
さらに、上記に記載したような方法では、前記バッファスケジューラは、入力スケジューラ及び出力スケジューラを含み、
前記バッファスケジューラは、複数の前記伝送バッファがデータを書き込み、前記データを読み取ってインタフェースバッファに送信するように制御するステップは、具体的に、
前記入力スケジューラは、入力スケジューリング状態と書き込みトークン情報とに基づき、書き込み権限を持つ伝送バッファがデータを書き込むように制御することと、
前記出力スケジューラは、出力スケジューリング状態と読み取りトークン情報とに基づき、読み取り権限を持つ伝送バッファがデータを読み取るように制御することと、を含む。
さらに、上記に記載したような方法では、前記入力スケジューリング状態は、アイドル状態及び複数の伝送バッファの書き込み状態を含み、
前記入力スケジューラは、入力スケジューリング状態と書き込みトークン情報とに基づき、書き込み権限を持つ伝送バッファがデータを書き込むように制御するステップは、具体的に、
前記入力スケジューリング状態がアイドル状態であり、且つ、前記書き込みトークン情報が特定の書き込みトークン情報である場合、前記アイドル状態を前記特定の書き込みトークン情報に対応する伝送バッファの書き込み状態にホッピングするように制御し、当該伝送バッファがデータを書き込むように制御することを含む。
さらに、上記に記載したような方法では、当該伝送バッファがデータを書き込むように制御した後に、さらに、
現在の伝送バッファ書き込みデータが第１の所定の長さの値に達した場合、前記入力スケジューラは、現在の伝送バッファの書き込み状態をアイドル状態に更新し、現在の書き込みトークン情報を他の書き込みトークン情報に更新するステップを含む。
さらに、上記に記載したような方法では、現在の書き込みトークン情報を他の書き込みトークン情報に更新するステップは、具体的に、
前記入力スケジューラは、各伝送バッファの書き込み待機時間に基づき、書き込み待機時間が最も長い伝送バッファを決定し、前記現在の書き込みトークン情報を書き込み待機時間が最も長い伝送バッファ書き込みトークン情報に更新することを含む。
さらに、上記に記載したような方法では、前記出力スケジューリング状態は、インタフェースバッファの検出状態及び複数の伝送バッファの読み取り状態を含み、
前記出力スケジューラは、出力スケジューリング状態と読み取りトークン情報とに基づき、読み取り権限を持つ伝送バッファがデータを読み取るように制御するステップは、具体的に、
前記出力スケジューリング状態がインタフェースバッファの検出状態であり、且つ、前記読み取りトークン情報が特定の読み取りトークン情報である場合、前記インタフェースバッファの検出状態を前記特定の読み取りトークン情報に対応する伝送バッファの読み取り状態にホッピングするように制御し、当該伝送バッファがデータを読み取るように制御することを含む。
さらに、上記に記載したような方法では、当該伝送バッファがデータを読み取るように制御した後に、さらに、
現在の伝送バッファの読み取りデータが第２の所定の長さの値に達した場合、前記現在の伝送バッファの読み取り状態を前記インタフェースバッファの検出状態に更新し、前記現在の読み取りトークン情報を他の読み取りトークン情報に更新するステップを含む。
さらに、上記に記載したような方法では、前記現在の読み取りトークン情報を他の読み取りトークン情報に更新するステップは、具体的に、
前記出力スケジューラは、各伝送バッファの読み取り待機時間に基づき、読み取り待機時間が最も長い伝送バッファを決定し、前記現在の読み取りトークン情報を読み取り待機時間が最も長い伝送バッファ読み取りトークン情報に更新することを含む。
さらに、上記に記載したような方法では、前記データは、高フレームレートの超音波エコー信号であり、前記バッファスケジューラは、複数の前記伝送バッファがデータを書き込み、前記データを読み取ってインタフェースバッファに送信するように制御する前に、さらに、
送受信アレイコンポーネントが超音波励起信号を送信して高フレームレートの超音波エコー信号を受信するステップと、
スライディングウィンドウコントローラがスライディングウィンドウパラメータに基づき、前記高フレームレートの超音波エコー信号から記憶対象である信号をフィルタリングし、前記記憶対象である信号を前記バッファスケジューラの制御下で対応する伝送バッファに送信するステップと、を含む。
第３の態様では、本発明の実施例は、コンピュータプログラムが記憶されたコンピュータ読み取り可能な媒体を提供し、前記コンピュータプログラムは、プロセッサにより実行されて第２の態様のいずれか１項に記載の方法を実施する。
本発明の実施例は、データ記憶用の装置、方法及び読み取り可能な媒体を提供し、当該データ記憶用の装置は、プロセッサ及びメモリを含み、プロセッサは、バッファスケジューラ、複数の伝送バッファ、インタフェースバッファ及びメモリコントローラを含み、各伝送バッファは、それぞれバッファスケジューラとインタフェースバッファとに接続され、インタフェースバッファは、メモリコントローラを介してメモリに接続され、バッファスケジューラは、複数の伝送バッファがデータを書き込み、データを読み取ってインタフェースバッファに送信するように制御するために用いられ、インタフェースバッファは、インタフェースバッファに記憶されたデータの容量が所定の容量しきい値より小さい場合、伝送バッファにより送信されるデータを受信するが、インタフェースバッファに記憶されたデータの容量が所定の容量しきい値より大きい又は等しい場合、伝送バッファにより送信されるデータを受信することを停止するために用いられ、メモリコントローラは、メモリがインタフェースバッファからデータを書き込み、データを記憶するように制御するために用いられる。バッファスケジューラは、データを秩序よくスケジュールすることができるため、インタフェースバッファは、伝送バッファで読み取られた大量のデータを効果的にバッファリングし、バックエンドメモリがデータを書き込む際に、データが蓄積されるようなことは回避され、さらに、迅速なデータ記憶は実現され、データの記憶効率を向上させる。
なお、この部分に記載されている内容は、本願の実施例の主要な又は重要な特徴を特定することを意図しておらず、本願の範囲を限定するものでもない。本願の他の特徴は、以下の説明を通じて容易に理解される。
本発明の実施例又は従来技術における技術的解決手段をより明確に説明するため、以下に実施例又は従来技術の記述には使用する必要がある図面を簡単に説明するが、当然ながら、以下に記載する図面は本発明のいくつかの実施例であり、当業者にとって、創造的な労力なしにこれらの図面に基づいて他の図面を取得することもできる。
本発明の実施例１により提供されるデータ記憶用の装置の構造概略図である。 本発明の実施例２により提供されるデータ記憶用の装置の構造概略図である。 本発明の実施例２により提供されるデータ記憶用の装置における入力スケジューラの入力スケジューリング状態のジャンピング概略図である。 本発明の実施例２により提供されるデータ記憶用の装置における出力スケジューラの出力スケジューリング状態のジャンピング概略図である。 本発明の実施例３により提供されるデータ記憶用の装置の構造概略図である。 本発明の実施例４により提供されるデータ記憶用の方法のフローチャート図である。 本発明の実施例５により提供されるデータ記憶用の方法のフローチャート図である。 本発明の実施例６により提供されるデータ記憶用の方法のフローチャート図である。
以下、図面を参照しながら本発明の実施例についてより詳細に説明する。図面には、本発明の一部の実施例を示しているが、本発明は、さまざまな形で実施されることができ、本明細書に記載される実施例により限定されると解釈されるべきではなく、その代わりに、これらの実施例は、本発明をより徹底的且つ完全に理解するために用いられると理解すべきである。本発明に係る図面及び実施例は、例示的なものにすぎず、本発明の保護範囲を制限するためのものではないと理解すべきである。
本発明の明細書と特許請求の範囲及び上記図面中の用語「第１」、「第２」、「第３」、「第４」など（あれば）は、類似の対象を区別するためのものであり、特定の手順又は順番を説明するためのものである必要はない。本明細書で説明する本発明の実施例を、ここで図示又は説明するもの以外の順序で実施することができるように、このように使用するデータは適切な場合に交換可能であることが理解されるべきである。なお、用語「含む」及び「有する」及びそれらの任意の変形は、非排他的包含をカバーすることを意図し、例えば一連のステップ又はユニットを含むプロセス、方法、システム、製品、又はデバイスは、必ずしも明確に列記されていたステップ又はユニットに限定される必要がなく、明確に列記されていなかった又はこれらのプロセス、方法、製品、又はデバイスに固有したそのほかのステップ又はユニットを含んでもよい。
実施例１
図１は、本発明の実施例１により提供されるデータ記憶用の装置の構造概略図であり、図１に示すように、本実施例により提供されるデータ記憶用の装置は、プロセッサ１０１及びメモリ１０２を含む。プロセッサ１０１は、バッファスケジューラ１０１１、複数の伝送バッファ、インタフェースバッファ１０１４及びメモリコントローラ１０１５を含む。
各伝送バッファは、それぞれバッファスケジューラ１０１１とインタフェースバッファ１０１４とに接続され、インタフェースバッファ１０１４は、メモリコントローラ１０１５を介してメモリ１０２に接続される。
具体的に、本実施例では、バッファスケジューラ１０１１は、複数の伝送バッファがデータを書き込み、データを読み取ってインタフェースバッファ１０１４に送信するように制御するために用いられる。インタフェースバッファ１０１４は、インタフェースバッファ１０１４における記憶されたデータの容量が所定の容量しきい値より小さい場合、伝送バッファにより送信されるデータを受信するが、インタフェースバッファ１０１４における記憶されたデータの容量が所定の容量しきい値より大きい又は等しい場合、伝送バッファにより送信されるデータを受信することを停止するために用いられる。メモリコントローラ１０１５は、メモリ１０２がインタフェースバッファ１０１４からデータを書き込み、データを記憶するように制御するために用いられる。
本実施例では、記憶されるデータの具体的なタイプは、限定されない。記憶する必要があるデータは、継続的に生成し、本実施例におけるデータ記憶用の装置を採用して継続的に記憶される必要があるデータである。データは、データ生成ユニットにより継続的に生成されることができ、生成されるデータは、シングルフレームデータ又はマルチフレームデータであってもよく、本実施例では、これは、限定されない。
具体的に、本実施例では、各伝送バッファは、データ生成ユニットに接続され、バッファスケジューラは、同じ時点に、１つの伝送バッファがデータを書き込むように制御し、各伝送バッファは、同等の書き込み権限を持つことができ、即ち、１つの伝送バッファは、データを書き込んだ後に、他の伝送バッファは、引き続きデータを書き込むことができる。同時に、バッファスケジューラは、同じ時点に、１つの伝送バッファがデータを読み取ってインタフェースバッファ１０１４に送信するように制御する。各伝送バッファも、同等のデータを読み取る権限を持っており、即ち、１つ伝送バッファは、データを読み取り完了後に、他の伝送バッファは、引き続きデータを読み取ることができる。
図１には、２つの伝送バッファが含まれ、それぞれ第１の伝送バッファ１０１２と第２の伝送バッファ１０１３である。
具体的に、本実施例では、各伝送バッファは、それぞれインタフェースバッファ１０１４に接続され、インタフェースバッファ１０１４は、読み取り権限を持つ伝送バッファにより読み取られるデータを受信するために用いられ、インタフェースバッファ１０１４は、読み取り権限を持つ伝送バッファにより読み取られるデータを受信する際に、自身に記憶されるデータの容量が所定の容量しきい値より小さいかどうかを判断し、自身に記憶されるデータの容量が所定の容量しきい値より小さい場合、読み取り権限を持つ伝送バッファがデータを読み取り、データをインタフェースバッファ１０１４に送信するように、読み取り権限を持つ伝送バッファに読み取り要求を送信することができる。自身に記憶されるデータの容量が所定の容量しきい値より大きい又は等しい場合、読み取り権限を持つ伝送バッファがデータ読み取りを止め、インタフェースバッファ１０１４に記憶されるデータの容量が所定の容量しきい値より小さくなるまで、インタフェースバッファ１０１４にデータを再送信するように、読み取り権限を持つ伝送バッファに読み取り停止要求を送信することができる。これにより、この後に、メモリ１０２によるデータ書き込み中に、データがブロックされるようなことは発生しないように確保される。
所定の容量しきい値は、インタフェースバッファ１０１４が記憶可能な容量の合計値であってもよく、容量の合計値より小さい数値であってもよく、本実施例では、これは、限定されない。
具体的に、本実施例では、メモリコントローラ１０１５は、メモリ１０２がインタフェースバッファ１０１４からデータをメモリ１０２に書き込み、メモリ１０２が書き込まれるデータを記憶するように制御する。
本実施例により提供されるデータ記憶用の装置は、プロセッサ１０１及びメモリ１０２を含み、プロセッサ１０１は、バッファスケジューラ１０１１、複数の伝送バッファ、インタフェースバッファ１０１４及びメモリコントローラ１０１５を含み、各伝送バッファは、それぞれバッファスケジューラ１０１１とインタフェースバッファ１０１４とに接続され、インタフェースバッファ１０１４は、メモリコントローラ１０１５を介してメモリ１０２に接続され、バッファスケジューラ１０１１は、複数の伝送バッファがデータを書き込み、データを読み取ってインタフェースバッファ１０１４に送信するように制御するために用いられ、インタフェースバッファ１０１４は、インタフェースバッファ１０１４に記憶されるデータの容量が所定の容量しきい値より小さい場合、伝送バッファにより送信されるデータを受信するが、インタフェースバッファ１０１４に記憶されるデータの容量が所定の容量しきい値より大きい又は等しい場合、伝送バッファにより送信されるデータを受信することを停止するために用いられ、メモリコントローラ１０１５は、メモリ１０２がインタフェースバッファ１０１４からデータを書き込み、データを記憶するように制御するために用いられる。バッファスケジューラ１０１１は、データを秩序よくスケジュールすることができるため、インタフェースバッファ１０１４は、伝送バッファで読み取られた大量のデータを効果的にバッファリングし、バックエンドメモリ１０２がデータを書き込む際に、データが蓄積されるようなことは回避され、さらに、迅速なデータ記憶は実現され、データの記憶効率を向上させる。
実施例２
図２は、本発明の実施例２により提供されるデータ記憶用の装置の構造概略図であり、図２に示すように、本実施例により提供されるデータ記憶用の装置は、本発明の実施例１により提供されるデータ記憶用の装置に基づき、メモリコントローラ１０１５及びバッファスケジューラ１０１１をより詳細化にし、本実施例により提供されるデータ記憶用の装置に関しては、さらに、以下のような技術案が含まれる。
さらに、本実施例では、メモリコントローラ１０１５は、具体的に、前記メモリが連続的に前記インタフェースバッファからデータを書き込み、前記データを記憶するように制御するために用いられる。
具体的に、本実施例では、メモリコントローラ１０１５は、メモリ１０２が連続的にインタフェースバッファ１０１４からデータをメモリ１０２に書き込み、メモリ１０２が書き込まれるデータを記憶するように制御し、これにより、インタフェースバッファ１０１４に記憶されるデータが連続的に読み取り可能になるように確保され、データの記憶速度を、さらに向上させ、データの記憶効率を、さらに向上させる。
さらに、本実施例では、バッファスケジューラ１０１１は、入力スケジューラ１０１１ａ及び出力スケジューラ１０１１ｂを含む。
さらに、入力スケジューラ１０１１ａは、入力スケジューリング状態と書き込みトークン情報とに基づき、書き込み権限を持つ伝送バッファがデータを書き込むように制御するために用いられる。出力スケジューラ１０１１ｂは、出力スケジューリング状態と読み取りトークン情報とに基づき、読み取り権限を持つ伝送バッファがデータを読み取るように制御するために用いられる。
具体的に、本実施例では、図３は、本発明の実施例２により提供されるデータ記憶用の装置における入力スケジューラ１０１１ａの入力スケジューリング状態のジャンピング概略図であり、図３に示すように、本実施例では、入力スケジューリング状態は、アイドル状態及び複数の伝送バッファの書き込み状態を含む。アイドル状態は、入力スケジューラ１０１１ａの初期状態である。伝送バッファが２つある場合、複数の伝送バッファの書き込み状態は、第１の伝送バッファの書き込み状態及び第２の伝送バッファの書き込み状態を含む。第１の伝送バッファの書き込み状態は、現在の状態が第１の伝送バッファ１０１２の書き込み状態であると示し、第２の伝送バッファの書き込み状態は、現在の状態が第２の伝送バッファ１０１３の書き込み状態であると示す。
書き込みトークン情報には、伝送バッファのアイデンティティが含まれ、書き込みトークン情報は、特定の伝送バッファがデータ書き込み権限を持つと示す情報である。
さらに、本実施例では、入力スケジューラ１０１１ａは、具体的に、入力スケジューリング状態がアイドル状態であり、且つ、書き込みトークン情報が特定の書き込みトークン情報である場合、アイドル状態を特定の書き込みトークン情報に対応する伝送バッファの書き込み状態にホッピングするように制御し、当該伝送バッファがデータを書き込むように制御するために用いられる。
さらに、入力スケジューラ１０１１ａは、さらに、現在の伝送バッファ書き込みデータが第１の所定の長さの値に達した場合、現在の伝送バッファの書き込み状態をアイドル状態に更新し、現在の書き込みトークン情報を他の書き込みトークン情報に更新するために用いられる。
第１の所定の長さの値は、予め設定された、各伝送バッファが毎回に書き込むデータの長さの値である。例えば、２５６ｂｉｔであるか、又は他の数値であってもよく、本実施例では、これは、限定されない。
さらに、入力スケジューラ１０１１ａは、具体的に、各伝送バッファの書き込み待機時間に基づき、書き込み待機時間が最も長い伝送バッファを決定し、前記現在の書き込みトークン情報を書き込み待機時間が最も長い伝送バッファ書き込みトークン情報に更新するために用いられる。
伝送バッファの書き込み待機時間は、前回のデータ書き込み完了の時刻からデータ書き込みを再度開始する時刻までの時間間隔である。
具体的に、本実施例では、入力スケジューラ１０１１ａは、各伝送バッファの書き込み待機時間に基づき、書き込み待機時間が最も長い伝送バッファを決定し、前記現在の書き込みトークン情報を書き込み待機時間が最も長い伝送バッファ書き込みトークン情報に更新し、これにより、複数の伝送バッファは、同等の書き込み権限を持つ。初期に、データを未だに書き込んでいない際に、各伝送バッファの書き込み待機時間が同じであり、複数の伝送バッファのデータ書き込み順序を予め定義することができる。本実施例では、２つの伝送バッファを例として説明する。即ち、入力スケジューリング状態は、アイドル状態及び２つの伝送バッファの書き込み状態を含む。入力スケジューラ１０１１ａには、まず、入力スケジューリング状態が初期状態にあり、書き込む必要なデータがあると、書き込みトークン情報が第１の書き込みトークン情報であり、即ち、第１の伝送バッファ１０１２がデータ書き込み権限を持つが、入力スケジューリング状態がアイドル状態であり、且つ、書き込みトークン情報が第１の書き込みトークン情報であると、アイドル状態を第１の伝送バッファの書き込み状態にホッピングするように制御し、第１の伝送バッファ１０１２がデータを書き込むように制御する。第１の伝送バッファ１０１２は、データを書き込む中に、書き込まれるデータの長さを数え、第１の伝送バッファ１０１２により書き込まれるデータが第１の所定の長さの値に達した場合、第１の伝送バッファの書き込み状態をアイドル状態に更新し、第１の書き込みトークン情報を更新し、第１の書き込みトークン情報を更新する際に、第２の伝送バッファ１０１３の書き込み待機時間が第１の伝送バッファ１０１２の書き込み待機時間より長いと決定すると、第１の書き込みトークン情報を第２の書き込みトークン情報に更新し、第２の伝送バッファ１０１３がデータ書き込み権限を持つと示し、制御アイドル状態を第２の伝送バッファの書き込み状態にホッピングし、第２の伝送バッファ１０１３がデータを書き込むように制御する。このようにして、２つの伝送バッファが同等の書き込み権限を持ち、同等のデータ書き込みを行うように、繰り返す。
本実施例により提供されるデータ記憶用の装置では、バッファスケジューラ１０１１は、入力スケジューラ１０１１ａ及び出力スケジューラ１０１１ｂを含む。入力スケジューラ１０１１ａは、入力スケジューリング状態と書き込みトークン情報とに基づき、書き込み権限を持つ伝送バッファがデータを書き込むように制御するために用いられる。入力スケジューリング状態は、アイドル状態及び複数の伝送バッファの書き込み状態を含み、入力スケジューラ１０１１ａは、具体的に、入力スケジューリング状態がアイドル状態であり、且つ、書き込みトークン情報が特定の書き込みトークン情報である場合、アイドル状態を特定の書き込みトークン情報に対応する伝送バッファの書き込み状態にホッピングするように制御し、当該伝送バッファがデータを書き込むように制御するために用いられる。入力スケジューラ１０１１ａは、さらに、現在の伝送バッファ書き込みデータが第１の所定の長さの値に達した場合、現在の伝送バッファの書き込み状態をアイドル状態に更新し、現在の書き込みトークン情報を他の書き込みトークン情報に更新するために用いられ、入力スケジューラ１０１１ａは、具体的に、各伝送バッファの書き込み待機時間に基づき、書き込み待機時間が最も長い伝送バッファを決定し、前記現在の書き込みトークン情報を書き込み待機時間が最も長い伝送バッファ書き込みトークン情報に更新するために用いられる。複数の入力スケジューリング状態及び書き込みトークン情報を設定することにより、複数の伝送バッファは、同等の書き込み権限を持ち、各伝送バッファを迅速にスケジュールしてデータ書き込みを行うことができる。
さらに、本実施例では、図４は、本発明の実施例２により提供されるデータ記憶用の装置における出力スケジューラ１０１１ｂの出力スケジューリング状態のジャンピング概略図であり、図４に示すように、本実施例では、出力スケジューリング状態は、インタフェースバッファの検出状態及び複数の伝送バッファの読み取り状態を含む。
インタフェースバッファ１０１４検出状態は、インタフェースバッファ１０１４を検出する状態であり、伝送バッファが２つある場合、複数の伝送バッファの読み取り状態は、第１の伝送バッファの読み取り状態及び第２の伝送バッファの読み取り状態を含む。第１の伝送バッファの読み取り状態は、現在の状態が第１の伝送バッファ１０１２のデータ読み取り状態であると示し、第２の伝送バッファの読み取り状態は、現在の状態が第２の伝送バッファ１０１３のデータ読み取り状態であると示す。
さらに、本実施例では、出力スケジューラ１０１１ｂは、具体的に、出力スケジューリング状態がインタフェースバッファの検出状態であり、且つ、読み取りトークン情報が特定の読み取りトークン情報である場合、インタフェースバッファの検出状態を特定の読み取りトークン情報に対応する伝送バッファの読み取り状態にホッピングするように制御し、当該伝送バッファがデータを読み取るように制御するために用いられる。
出力スケジューラ１０１１ｂは、さらに、現在の伝送バッファの読み取りデータが第２の所定の長さの値に達した場合、前記現在の伝送バッファの読み取り状態を前記インタフェースバッファの検出状態に更新し、前記現在の読み取りトークン情報を他の読み取りトークン情報に更新するために用いられる。
読み取りトークン情報には、伝送バッファのアイデンティティが含まれ、読み取りトークン情報は、特定の伝送バッファがデータ読み取り権限を持つと示す情報である。
第２の所定の長さの値は、予め設定された、各伝送バッファが毎回に読み取るデータの長さの値である。例えば、２５６ｂｉｔであるか、又は他の数値であってもよく、本実施例では、これは、限定されない。
さらに、本実施例では、出力スケジューラ１０１１ｂは、具体的に、各伝送バッファの読み取り待機時間に基づき、読み取り待機時間が最も長い伝送バッファを決定し、前記現在の読み取りトークン情報を読み取り待機時間が最も長い伝送バッファ読み取りトークン情報に更新するために用いられる。
伝送バッファの読み取り待機時間は、前回のデータ読み取り完了の時刻からデータ読み取りを再度開始する時刻までの時間間隔である。
具体的に、本実施例では、出力スケジューラ１０１１ｂは、各伝送バッファの読み取り待機時間に基づき、読み取り待機時間が最も長い伝送バッファを決定し、前記現在の読み取りトークン情報を読み取り待機時間が最も長い伝送バッファ読み取りトークン情報に更新し、これにより、複数の伝送バッファは、同等の読み取り権限を持つことができ、本実施例では、２つの伝送バッファを例として説明する。即ち、出力スケジューリング状態は、インタフェースバッファの検出状態、第１の伝送バッファの読み取り状態及び第２の伝送バッファの読み取り状態を含む。出力スケジューラには、まず、出力スケジューリング状態は、初期状態にあり、特定の伝送バッファからデータを読み取り、データをインタフェースバッファ１０１４に伝送する。出力スケジューリング状態がインタフェースバッファの検出状態であり、且つ、読み取りトークン情報が第１の読み取りトークン情報である場合、第１の伝送バッファ１０１２が読み取り権限を持つと示し、出力スケジューリング状態は、インタフェースバッファの検出状態から第１の伝送バッファの読み取り状態にホッピングするように制御し、第１の伝送バッファ１０１２がデータを読み取るように制御する。第１の伝送バッファ１０１２は、データを読み取る過程中に、読み取られるデータの長さを数え、第１の伝送バッファ１０１２により読み取られるデータが第２の所定の長さの値に達した場合、第１の伝送バッファの読み取り状態をインタフェースバッファの検出状態に更新し、第１の読み取りトークン情報を更新し、第１の読み取りトークン情報を更新する際に、第２の伝送バッファ１０１３の読み取り待機時間が第１の伝送バッファ１０１２の読み取り待機時間より長いと決定すると、第１の読み取りトークン情報を第２の読み取りトークン情報に更新し、第２の伝送バッファ１０１３がデータ読み取り権限を持つと示し、インタフェースバッファ１０１４がデータ受信に備えたと検出した後に、インタフェースバッファの検出状態を第２の伝送バッファの読み取り状態にホッピングし、第２の伝送バッファ１０１３がデータを読み取るように制御する。このようにして、２つの伝送バッファが同等の読み取り権限を持ち、同等のデータ読み取りを行うように、繰り返す。
インタフェースバッファ１０１４がデータ受信に備えたかどうかを検出する際に、インタフェースバッファ１０１４の現在の記憶されるデータの容量に次回書き込まれるデータの長さを加えた値が所定の容量しきい値より小さいかどうかを検査し、小さい場合、インタフェースバッファ１０１４はデータ受信に備えたと証明し、現在の記憶されるデータの容量に次回書き込まれるデータの長さを加えた値が所定の容量しきい値より大きい場合、インタフェースバッファ１０１４はデータ受信に備えていないと証明する。
なお、図２及び図３には、２つの伝送バッファ及び２つの対応する書き込みトークン情報を含む実施例のみを示したが、当業者は、本発明に開示された技術的手段に基づいて、それを２つ以上の伝送バッファ及び２つ以上の書き込みトークン情報に拡張しやすい。このため、伝送バッファ及び書き込みトークン情報の数について、本発明には限定されず、２つ以上であってもよい。
本実施例により提供されるデータ記憶用の装置では、バッファスケジューラ１０１１は、出力スケジューラ１０１１ｂを含み、出力スケジューラ１０１１ｂは、出力スケジューリング状態と読み取りトークン情報とに基づき、読み取り権限を持つ伝送バッファがデータを読み取るように制御するために用いられ、出力スケジューリング状態は、インタフェースバッファの検出状態及び複数の伝送バッファの読み取り状態を含み、出力スケジューラ１０１１ｂは、具体的に、出力スケジューリング状態がインタフェースバッファの検出状態であり、且つ、読み取りトークン情報が特定の読み取りトークン情報である場合、インタフェースバッファの検出状態を特定の読み取りトークン情報に対応する伝送バッファの読み取り状態にホッピングするように制御し、当該伝送バッファがデータを読み取るように制御するために用いられる。出力スケジューラ１０１１ｂは、さらに、現在の伝送バッファの読み取りデータが第２の所定の長さの値に達した場合、前記現在の伝送バッファの読み取り状態を前記インタフェースバッファの検出状態に更新し、前記現在の読み取りトークン情報を他の読み取りトークン情報に更新するために用いられ、出力スケジューラ１０１１ｂは、具体的に、各伝送バッファの読み取り待機時間に基づき、読み取り待機時間が最も長い伝送バッファを決定し、現在の読み取りトークン情報を読み取り待機時間が最も長い伝送バッファ読み取りトークン情報に更新するために用いられ、複数の出力スケジューリング状態及び書き込みトークン情報を設定することにより、複数の伝送バッファは、同等の読み取り権限を持ち、各伝送バッファを迅速にスケジュールしてデータ読み取りを行うことができる。
実施例３
図５は、本発明の実施例３により提供されるデータ記憶用の装置の構造概略図であり、図５に示すように、本実施例により提供されるデータ記憶用の装置は、本発明の実施例２により提供されるデータ記憶用の装置に基づき、データが高フレームレートの超音波エコー信号であり、本実施例により提供されるデータ記憶用の装置は、さらに、送受信アレイコンポーネント１０３を含み、プロセッサ１０１は、さらに、少なくとも１つのスライディングウィンドウコントローラ１０１６を含む。
送受信アレイコンポーネント１０３は、Ｔ／Ｒアレイコンポーネント１０３と略称される。
Ｔ／Ｒアレイコンポーネント１０３は、各スライディングウィンドウコントローラ１０１６に接続される。
さらに、本実施例では、Ｔ／Ｒアレイコンポーネント１０３は、超音波励起信号を送信して高フレームレートの超音波エコー信号を受信するために用いられる。スライディングウィンドウコントローラ１０１６は、スライディングウィンドウパラメータに基づき、高フレームレートの超音波エコー信号から、記憶対象である信号をフィルタリングし、記憶対象である信号をバッファスケジューラ１０１１の制御下で対応する伝送バッファに送信するために用いられる。
高フレームレートの超音波エコー信号は、高フレームレートの超音波撮像におけるエコー信号である。高フレームレートの超音波撮像は、伝統的な超音波撮像と比較し、フレームレートは、伝統的な超音波撮像のフレームレートよりはるかに高く、高フレームレートの超音波撮像の高時間分解能を利用してより多くの情報を得ることができるが、高フレームレートの超音波エコー信号を採用して撮像されるデータ量は大幅に増加し、例えば、倍精度サンプリングを採用し、サンプリングレートが４０ＭＨｚで、収集深さが４ｃｍで、収集チャネルが１２８個あると、この場合に、データ量は、約１秒あたりに１０Ｇのデータ量である。
本実施例では、Ｔ／Ｒアレイコンポーネント１０３は、高フレームレートの超音波エコー信号を受信し、そして、高フレームレートの超音波エコー信号をスライディングウィンドウコントローラ１０１６に送信するために用いられ、スライディングウィンドウコントローラ１０１６は、高フレームレートの超音波エコー信号をフィルタリングするための、スライディングウィンドウの開始アドレス及びウィンドウの長さを含むスライディングウィンドウパラメータが設定されることができ、選択される高フレームレートの超音波エコー信号は、シングルフレーム又はマルチフレームエコー信号を含むことができる。選択されないエコー信号は破棄され、選択される高フレームレートの超音波エコー信号は記憶対象である信号であり、選択される高フレームレートの超音波エコー信号をバッファスケジューラ１０１１の制御下で対応する伝送バッファに送信する。対応する伝送バッファは、選択される高フレームレートの超音波エコー信号を書き込む。書き込まれる、選択される高フレームレートの超音波エコー信号の大きさは、スライディングウィンドウコントローラ１０１６におけるウィンドウの長さの最大値に依存する。スライディングウィンドウコントローラ１０１６は複数ある場合、書き込まれる、選択される高フレームレートの超音波エコー信号の大きさは、複数のスライディングウィンドウコントローラ１０１６におけるウィンドウの長さの最大値に依存する。
本実施例におけるデータの記憶装置では、バッファスケジューラ、伝送バッファ、インタフェースバッファ１０１４、メモリコントローラ１０１５及びメモリ１０２の構造及び機能は、本発明の実施例２におけるデータの記憶装置における対応デバイスの構造及び機能に類似し、ここで１つずつ繰り返して説明しない。
本実施例により提供されるデータ記憶用の装置では、データは、高フレームレートの超音波エコー信号であり、装置は、さらに、Ｔ／Ｒアレイコンポーネント１０３を含み、プロセッサ１０１は、さらに、少なくとも１つのスライディングウィンドウコントローラ１０１６を含み、Ｔ／Ｒアレイコンポーネント１０３は、各スライディングウィンドウコントローラ１０１６に接続され、Ｔ／Ｒアレイコンポーネント１０３は、超音波励起信号を送信して高フレームレートの超音波エコー信号を受信するために用いられ、スライディングウィンドウコントローラ１０１６は、スライディングウィンドウパラメータに基づき、高フレームレートの超音波エコー信号から記憶対象である信号をフィルタリングし、記憶対象である信号をバッファスケジューラ１０１１の制御下で対応する伝送バッファに送信するために用いられる。これにより、高フレームレートの超音波信号を迅速に収集して記憶することができ、高フレームレートの超音波信号の収集及び記憶の効率を向上させる。
実施例４
図６は、本発明の実施例４により提供されるデータ記憶用の方法のフローチャート図であり、図６に示すように、本実施例により提供されるデータ記憶用の方法の実行主体は、データ記憶用の装置であり、本実施例により提供されるデータ記憶用の方法は、
バッファスケジューラは、複数の伝送バッファがデータを書き込み、データを読み取ってインタフェースバッファに送信するように制御するステップ６０１と、
インタフェースバッファに記憶されるデータの容量が所定の容量しきい値より小さい場合、インタフェースバッファは、伝送バッファにより送信されるデータを受信するが、インタフェースバッファに記憶されるデータの容量が所定の容量しきい値より大きい又は等しい場合、インタフェースバッファは、伝送バッファにより送信されるデータを受信することを停止するステップ６０２と、
メモリコントローラは、メモリがインタフェースバッファからデータを書き込み、データを記憶するように制御するステップ６０３と、を含む。
本実施例では、本発明の実施例１により提供されるデータ記憶用の装置を採用して本実施例におけるデータ記憶方法に係る技術案を実行することができる。その実施原理及び技術的効果は類似するため、ここで繰り返して説明しない。
実施例５
図７は、本発明の実施例５により提供されるデータ記憶用の方法のフローチャート図であり、図７に示すように、本実施例により提供されるデータ記憶用の方法は、本発明の実施例４により提供されるデータ記憶用の方法に基づき、ステップ６０１及びステップ６０３をさらに詳細化したものであり、バッファスケジューラは、入力スケジューラ及び出力スケジューラを含む。本実施例により提供されるデータ記憶用の方法は、実施例４におけるステップ６０１が具体的に以下のステップを含む。
ステップ６０１ａにおいて、入力スケジューラは、入力スケジューリング状態と書き込みトークン情報とに基づき、書き込み権限を持つ伝送バッファがデータを書き込むように制御する。
さらに、入力スケジューリング状態は、アイドル状態及び複数の伝送バッファの書き込み状態を含む。
相応的に、本実施例では、入力スケジューラは、入力スケジューリング状態と書き込みトークン情報とに基づき、書き込み権限を持つ伝送バッファにデータを書き込むように制御するステップは、具体的に、
入力スケジューリング状態がアイドル状態であり、且つ、書き込みトークン情報が特定の書き込みトークン情報である場合、アイドル状態を特定の書き込みトークン情報に対応する伝送バッファの書き込み状態にホッピングするように制御し、当該伝送バッファがデータを書き込むように制御することを含む。
ステップ６０１ｂにおいて、現在の伝送バッファ書き込みデータが第１の所定の長さの値に達した場合、入力スケジューラは、現在の伝送バッファの書き込み状態をアイドル状態に更新し、現在の書き込みトークン情報を他の書き込みトークン情報に更新する。
さらに、本実施例では、現在の書き込みトークン情報を他の書き込みトークン情報に更新するステップは、具体的に、
入力スケジューラは、各伝送バッファの書き込み待機時間に基づき、書き込み待機時間が最も長い伝送バッファを決定し、現在の書き込みトークン情報を書き込み待機時間が最も長い伝送バッファ書き込みトークン情報に更新することを含む。
ステップ６０１ｃにおいて、出力スケジューラは、出力スケジューリング状態と読み取りトークン情報とに基づき、読み取り権限を持つ伝送バッファがデータを読み取るように制御する。
さらに、本実施例では、出力スケジューリング状態は、インタフェースバッファの検出状態及び複数の伝送バッファの読み取り状態を含む。
相応的に、本実施例では、出力スケジューラは、出力スケジューリング状態と読み取りトークン情報とに基づき、読み取り権限を持つ伝送バッファがデータを読み取るように制御するステップは、具体的に、
出力スケジューリング状態がインタフェースバッファの検出状態であり、且つ、読み取りトークン情報が特定の読み取りトークン情報である場合、インタフェースバッファの検出状態を特定の読み取りトークン情報に対応する伝送バッファの読み取り状態にホッピングするように制御し、当該伝送バッファがデータを読み取るように制御することを含む。
ステップ６０１ｄにおいて、現在の伝送バッファの読み取りデータが第２の所定の長さの値に達した場合、現在の伝送バッファの読み取り状態をインタフェースバッファの検出状態に更新し、現在の読み取りトークン情報を他の読み取りトークン情報に更新する。
さらに、本実施例では、現在の読み取りトークン情報を他の読み取りトークン情報に更新するステップは、具体的に、
出力スケジューラは、各伝送バッファの読み取り待機時間に基づき、読み取り待機時間が最も長い伝送バッファを決定し、現在の読み取りトークン情報を読み取り待機時間が最も長い伝送バッファ読み取りトークン情報に更新することを含む。
さらに、本実施例では、ステップ６０３において、メモリコントローラは、メモリがインタフェースバッファからデータを書き込み、データを記憶するように制御するステップは、具体的に、
メモリコントローラは、メモリが連続的にインタフェースバッファからデータを書き込み、データを記憶するように制御することを含む。
本実施例では、本発明の実施例２により提供されるデータ伝送用の装置を採用して本実施例におけるデータ伝送方法に係る技術案を実行することができる。その実施原理及び技術的効果は類似するため、ここで繰り返して説明しない。
実施例６
図８は、本発明の実施例６により提供されるデータ記憶用の方法のフローチャート図であり、図８に示すように、本実施例により提供されるデータ記憶用の方法は、本発明の実施例５により提供されるデータ記憶用の方法に基づき、データは、高フレームレートの超音波エコー信号であり、本実施例により提供されるデータ記憶用の方法は、さらに、Ｔ／Ｒアレイコンポーネントが超音波励起信号を送信して高フレームレートの超音波エコー信号を受信するステップと、スライディングウィンドウコントローラがスライディングウィンドウパラメータに基づき、高フレームレートの超音波エコー信号から記憶対象である信号をフィルタリングし、記憶対象である信号をバッファスケジューラの制御下で対応する伝送バッファに送信するステップと、を含む。本実施例により提供されるデータ記憶用の方法は、ステップ８０１～８０５を含む。
ステップ８０１において、送受信アレイコンポーネントが超音波励起信号を送信して高フレームレートの超音波エコー信号を受信する。
ステップ８０２において、スライディングウィンドウコントローラがスライディングウィンドウパラメータに基づき、高フレームレートの超音波エコー信号から記憶対象である信号をフィルタリングし、記憶対象である信号をバッファスケジューラの制御下で対応する伝送バッファに送信する。
ステップ８０３において、バッファスケジューラは、複数の伝送バッファがデータを書き込み、データを読み取ってインタフェースバッファに送信するように制御する。
本実施例では、ステップ８０３の実施形態は、本発明の実施例５におけるステップ６０１ａ－ステップ６０１ｄの実施形態と同様であり、ここで１つずつ繰り返して説明しない。
ステップ８０４において、インタフェースバッファに記憶されるデータの容量が所定の容量しきい値より小さい場合、インタフェースバッファは、伝送バッファにより送信されるデータを受信するが、インタフェースバッファに記憶されるデータの容量が所定の容量しきい値より大きい又は等しい場合、インタフェースバッファは、伝送バッファにより送信されるデータを受信することを停止する。
ステップ８０５において、メモリコントローラは、メモリが連続的にインタフェースバッファからデータを書き込み、データを記憶するように制御する。
本実施例では、本発明の実施例３により提供されるデータ記憶用の装置を採用して本実施例におけるデータ記憶用の方法に係る技術案を実行することができる。その実施原理及び技術的効果は類似するため、ここで繰り返して説明しない。
実施例７
本発明の実施例７は、さらに、コンピュータプログラムが記憶されたコンピュータ読み取り可能な媒体を提供し、コンピュータプログラムは、プロセッサにより実行されて本発明の実施例１－実施例３のいずれか１項に係る方法を実施する。
本発明により提供されるいくつかの実施例では、開示された装置及び方法は、他の方式で実施されることができると理解すべきである。例えば、上記に記載の装置の実施例は例示的なものにすぎない。例えば、モジュールの分割は、論理機能上の分割にすぎず、実際に実施する際に別の形態で分割してもよく、例えば、複数のモジュール又はコンポーネントを別のシステムに組み合わせもしくは集積させたり、又は一部の特徴を反映させず、実行しなかったりしてもよい。また、説明又は検討した互いの結合又は直接的な結合又は通信接続は、いくつかのインタフェース、装置又はモジュールを用いる間接的接続又は通信接続としてもよく、電気的形態、機械的形態又はその他の形態としてもよい。
分離される部品として説明されるモジュールは、物理的に分離されるものでもよければ、分離されないものであってもよい。モジュールとして示される部品は、物理的なモジュールであってもよいが、物理的なモジュールでなくてもよい。即ち、同一の場所に設けられるものであってもよいが、複数のネットワークモジュールに配置されるものであってもよい。実際の必要に応じて、一部のモジュールだけを用いるか、又はすべてのモジュールを使用して本実施例の技術案の目的を達成することができる。
また、本発明の各実施例における各機能モジュールは、１つの処理モジュールに集積されてもよいが、各モジュールは、単独で物理的な部品として存在するか、又は２つ以上のモジュールは、１つのモジュールに集積されてもよい。上記集積されるモジュールは、ハードウェアの形で実現されてもよく、ハードウェアとソフトウェアを組み合わせた機能モジュールの形で実現されてもよい。
本開示に係る方法を実施するためのプログラムコードは、１つ又は複数のプログラミング言語の任意の組み合わせを採用してプログラミングすることができる。これらのプログラムコードは、汎用コンピュータ、専用コンピュータ又はその他のプログラマブルデータ処理装置のプロセッサ又はコントローラに提供されることができ、これにより、プログラムコードは、プロセッサ又はコントローラにより実行されると、フロー図及び／又はブロック図に示される機能／操作が実施される。プログラムコードは、完全に機械で実行され、部分的に機械で実行されてもよく、独立したソフトウェアパッケージとして部分的に機械で実行され、且つ、部分的にリモートマシンで実行されるか、又は完全にリモートマシン又はサーバで実行されることができる。
本開示のコンテキストでは、機械読み取り可能な媒体は、有形的な媒体であってもよく、命令実行システム、装置又は機器に使用されるプログラム、または、命令実行システム、装置又は機器と組み合わせて使用されるプログラムを含むか又は記憶することができる。機械読み取り可能な媒体は、機械読み取り可能な信号媒体又は機械読み取り可能な記憶媒体であってもよい。機械読み取り可能な媒体は、電子的なもの、磁気的なもの、光学的なもの、電磁気的なもの、赤外線的なもの、又は半導体システム、装置又は機器、または上記に記載の任意の適合な組み合わせを含むが、それらに限定されない。機械読み取り可能な記憶媒体のより具体的な例として、１つ又は複数の配線に基づく電気的接続、ポータブルコンピュータディスク、ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、消去可能なプログラマブル読み取り専用メモリ（ＥＰＲＯＭ又はフラッシュメモリ）、光ファイバ、ポータブルコンパクトディスク読み取り専用メモリ（ＣＤ－ＲＯＭ）、光学的記憶デバイス、磁気的記憶デバイス、又は上記に記載の任意の適合な組み合わせを含む。
また、特定の順序を採用して各操作を説明したが、このような操作は、示されている特定の順序又は順番に実行する必要があるか、または、示されているすべての操作を実行して、所望の結果を得る必要があると理解すべきである。特定の状況下では、マルチタスクと並列処理が有利な場合がある。同様に、いくつかの具体的な実施詳細は、上記の議論に含まれているが、これらは本開示の範囲を制限するものとして解釈されるべきではない。別個の実施例のコンテキストに記載の特徴の一部は、さらに、単一の実施に組み合わせて実施されることもできる。その代わりに、単一の実施のコンテキストに記載のさまざまな特徴は、個別に、又は任意の適切なサブ組み合わせの方式で複数の実施に実施されることができる。
本主題は、構造的特徴及び／又は方法の論理的動作に固有の言語で説明されてきたが、添付の特許請求の範囲で限定される主題は、必ずしも上記に記載の特定の特徴又は動作に限定されないと理解すべきである。その代わりに、上記に記載の特定の特徴及び操作は、単に特許請求の範囲を実現するための例示的なものにすぎない。
１０１、プロセッサ
１０１１、バッファスケジューラ
１０１１ａ、入力スケジューラ
１０１１ｂ、出力スケジューラ
１０１２、第１の伝送バッファ
１０１３、第２の伝送バッファ
１０１４、インタフェースバッファ
１０１５、メモリコントローラ
１０１６、スライディングウィンドウコントローラ
１０２、メモリ
１０３、送受信アレイコンポーネント

Claims (13)

  1. データ記憶用の装置であって、プロセッサ及びメモリを含み、前記プロセッサは、バッファスケジューラ、複数の伝送バッファ、インタフェースバッファ及びメモリコントローラを含み、
    各前記伝送バッファは、それぞれ前記バッファスケジューラと前記インタフェースバッファとに接続され、前記インタフェースバッファは、前記メモリコントローラを介して前記メモリに接続され、
    前記バッファスケジューラは、複数の前記伝送バッファがデータを書き込み、前記データを読み取ってインタフェースバッファに送信するように制御するために用いられ、前記バッファスケジューラは、同じ時点に１つの前記伝送バッファがデータを書き込むように制御し、同じ時点に１つの前記伝送バッファが前記データを読み取って前記インタフェースバッファに送信するように制御し、
    前記インタフェースバッファは、前記インタフェースバッファに記憶されるデータの容量が所定の容量しきい値より小さい場合、前記伝送バッファにより送信されるデータを受信するが、前記インタフェースバッファに記憶されるデータの容量が所定の容量しきい値より大きい又は等しい場合、前記伝送バッファにより送信されるデータを受信することを停止するために用いられ、
    前記メモリコントローラは、前記メモリが前記インタフェースバッファからデータを書き込み、前記データを記憶するように制御するために用いられ、
    前記バッファスケジューラは、入力スケジューラ及び出力スケジューラを含み、
    前記入力スケジューラは、入力スケジューリング状態と書き込みトークン情報とに基づき、書き込み権限を持つ伝送バッファがデータを書き込むように制御するために用いられ、
    前記出力スケジューラは、出力スケジューリング状態と読み取りトークン情報とに基づき、読み取り権限を持つ伝送バッファがデータを読み取るように制御するために用いられることを特徴とするデータ記憶用の装置。
  2. 前記メモリコントローラは、具体的に、前記メモリが連続的に前記インタフェースバッファからデータを書き込み、前記データを記憶するように制御するために用いられることを特徴とする請求項１に記載の装置。
  3. 前記入力スケジューリング状態は、アイドル状態及び複数の伝送バッファの書き込み状態を含み、
    前記入力スケジューラは、具体的に、前記入力スケジューリング状態がアイドル状態であり、且つ、前記書き込みトークン情報が特定の書き込みトークン情報である場合、前記アイドル状態を前記特定の書き込みトークン情報に対応する伝送バッファの書き込み状態にホッピングするように制御し、前記伝送バッファがデータを書き込むように制御するために用いられることを特徴とする請求項１に記載の装置。
  4. 前記入力スケジューラは、さらに、現在の伝送バッファ書き込みデータが第１の所定の長さの値に達した場合、現在の伝送バッファの書き込み状態をアイドル状態に更新し、現在の書き込みトークン情報を他の書き込みトークン情報に更新するために用いられることを特徴とする請求項３に記載の装置。
  5. 前記入力スケジューラは、具体的に、各伝送バッファの書き込み待機時間に基づき、書き込み待機時間が最も長い伝送バッファを決定し、前記現在の書き込みトークン情報を書き込み待機時間が最も長い伝送バッファ書き込みトークン情報に更新するために用いられることを特徴とする請求項４に記載の装置。
  6. 前記出力スケジューリング状態は、インタフェースバッファの検出状態及び複数の伝送バッファの読み取り状態を含み、
    前記出力スケジューラは、具体的に、前記出力スケジューリング状態がインタフェースバッファの検出状態であり、且つ、前記読み取りトークン情報が特定の読み取りトークン情報である場合、前記インタフェースバッファの検出状態を前記特定の読み取りトークン情報に対応する伝送バッファの読み取り状態にホッピングするように制御し、当該伝送バッファがデータを読み取るように制御するために用いられることを特徴とする請求項１に記載の装置。
  7. 前記出力スケジューラは、さらに、現在の伝送バッファの読み取りデータが第２の所定の長さの値に達した場合、前記現在の伝送バッファの読み取り状態を前記インタフェースバッファの検出状態に更新し、現在の読み取りトークン情報を他の読み取りトークン情報に更新するために用いられることを特徴とする請求項６に記載の装置。
  8. 前記出力スケジューラは、具体的に、各伝送バッファの読み取り待機時間に基づき、読み取り待機時間が最も長い伝送バッファを決定し、前記現在の読み取りトークン情報を読み取り待機時間が最も長い伝送バッファ読み取りトークン情報に更新するために用いられることを特徴とする請求項７に記載の装置。
  9. 前記データは、高フレームレートの超音波エコー信号であり、前記装置は、さらに、送受信アレイコンポーネントを含み、前記プロセッサは、さらに、少なくとも１つのスライディングウィンドウコントローラを含み、
    前記送受信アレイコンポーネントは、各前記スライディングウィンドウコントローラに接続され、
    前記送受信アレイコンポーネントは、超音波励起信号を送信して高フレームレートの超音波エコー信号を受信するために用いられ、
    前記スライディングウィンドウコントローラは、スライディングウィンドウパラメータに基づき、前記高フレームレートの超音波エコー信号から記憶対象である信号をフィルタリングし、前記記憶対象である信号を前記バッファスケジューラの制御下で対応する伝送バッファに送信するために用いられることを特徴とする請求項１に記載の装置。
  10. データ記憶用の方法であって、
    バッファスケジューラは、複数の伝送バッファがデータを書き込み、前記データを読み取ってインタフェースバッファに送信するように制御するステップであって、前記バッファスケジューラは、同じ時点に１つの前記伝送バッファがデータを書き込むように制御し、同じ時点に１つの前記伝送バッファが前記データを読み取って前記インタフェースバッファに送信するように制御するステップと、
    前記インタフェースバッファに記憶されるデータの容量が所定の容量しきい値より小さい場合、前記インタフェースバッファは、前記伝送バッファにより送信されるデータを受信するが、前記インタフェースバッファに記憶されるデータの容量が所定の容量しきい値より大きい又は等しい場合、前記インタフェースバッファは、前記伝送バッファにより送信されるデータを受信することを停止するステップと、
    メモリコントローラは、メモリが前記インタフェースバッファからデータを書き込み、データを記憶するように制御するステップと、を含み、
    前記バッファスケジューラは、入力スケジューラ及び出力スケジューラを含み、
    前記バッファスケジューラは、複数の前記伝送バッファがデータを書き込み、前記データを読み取ってインタフェースバッファに送信するように制御するステップは、具体的に、
    前記入力スケジューラは、入力スケジューリング状態と書き込みトークン情報とに基づき、書き込み権限を持つ伝送バッファがデータを書き込むように制御することと、
    前記出力スケジューラは、出力スケジューリング状態と読み取りトークン情報とに基づき、読み取り権限を持つ伝送バッファがデータを読み取るように制御することと、を含む
    ことを特徴とするデータ記憶用の方法。
  11. 前記入力スケジューリング状態は、アイドル状態及び複数の伝送バッファの書き込み状態を含み、
    前記入力スケジューラは、入力スケジューリング状態と書き込みトークン情報とに基づき、書き込み権限を持つ伝送バッファがデータを書き込むように制御するステップは、具体的に、
    前記入力スケジューリング状態がアイドル状態であり、且つ、前記書き込みトークン情報が特定の書き込みトークン情報である場合、前記アイドル状態を前記特定の書き込みトークン情報に対応する伝送バッファの書き込み状態にホッピングするように制御し、前記伝送バッファがデータを書き込むように制御することを含み、
    前記伝送バッファがデータを書き込むように制御した後に、さらに、
    現在の伝送バッファ書き込みデータが第１の所定の長さの値に達した場合、前記入力スケジューラは、現在の伝送バッファの書き込み状態をアイドル状態に更新し、現在の書き込みトークン情報を他の書き込みトークン情報に更新することを含み、
    現在の書き込みトークン情報を他の書き込みトークン情報に更新することは、具体的に、
    前記入力スケジューラは、各伝送バッファの書き込み待機時間に基づき、書き込み待機時間が最も長い伝送バッファを決定し、前記現在の書き込みトークン情報を書き込み待機時間が最も長い伝送バッファ書き込みトークン情報に更新することを含むことを特徴とする請求項１０に記載の方法。
  12. 前記出力スケジューリング状態は、インタフェースバッファの検出状態及び複数の伝送バッファの読み取り状態を含み、
    前記出力スケジューラは、出力スケジューリング状態と読み取りトークン情報とに基づき、読み取り権限を持つ伝送バッファがデータを読み取るように制御することは、具体的に、
    前記出力スケジューリング状態がインタフェースバッファの検出状態であり、且つ、前記読み取りトークン情報が特定の読み取りトークン情報である場合、前記インタフェースバッファの検出状態を前記特定の読み取りトークン情報に対応する伝送バッファの読み取り状態にホッピングするように制御し、前記伝送バッファがデータを読み取るように制御することを含み、
    当該伝送バッファがデータを読み取るように制御した後に、さらに、
    現在の伝送バッファの読み取りデータが第２の所定の長さの値に達した場合、前記現在の伝送バッファの読み取り状態を前記インタフェースバッファの検出状態に更新し、現在の読み取りトークン情報を他の読み取りトークン情報に更新することを含み、
    前記現在の読み取りトークン情報を他の読み取りトークン情報に更新することは、具体的に、
    前記出力スケジューラは、各伝送バッファの読み取り待機時間に基づき、読み取り待機時間が最も長い伝送バッファを決定し、前記現在の読み取りトークン情報を読み取り待機時間が最も長い伝送バッファ読み取りトークン情報に更新することを含むことを特徴とする請求項１０に記載の方法。
  13. コンピュータプログラムが記憶されたコンピュータ読み取り可能な媒体であって、前記コンピュータプログラムは、プロセッサにより実行されて請求項１０～１２のいずれか１項に記載の方法を実施することを特徴とするコンピュータ読み取り可能な媒体。
JP2021557121A 2019-03-27 2020-01-09 データ記憶用の装置、方法及び読み取り可能な媒体 Active JP7236172B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910236161.3A CN109992205B (zh) 2019-03-27 2019-03-27 数据存储的装置、方法及可读存储介质
CN201910236161.3 2019-03-27
PCT/CN2020/071113 WO2020192243A1 (zh) 2019-03-27 2020-01-09 数据存储的装置、方法及可读存储介质

Publications (2)

Publication Number Publication Date
JP2022528349A JP2022528349A (ja) 2022-06-10
JP7236172B2 true JP7236172B2 (ja) 2023-03-09

Family

ID=67131701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021557121A Active JP7236172B2 (ja) 2019-03-27 2020-01-09 データ記憶用の装置、方法及び読み取り可能な媒体

Country Status (11)

Country Link
US (1) US11836098B2 (ja)
EP (1) EP3951581A4 (ja)
JP (1) JP7236172B2 (ja)
KR (1) KR102589643B1 (ja)
CN (1) CN109992205B (ja)
AU (1) AU2020249862B2 (ja)
BR (1) BR112021019117A2 (ja)
CA (1) CA3134397A1 (ja)
MX (1) MX2021011706A (ja)
WO (1) WO2020192243A1 (ja)
ZA (1) ZA202107227B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109992205B (zh) * 2019-03-27 2020-06-02 无锡海斯凯尔医学技术有限公司 数据存储的装置、方法及可读存储介质
CN111813759A (zh) * 2020-07-13 2020-10-23 北京九维数安科技有限公司 小包数据并行处理装置和方法
JP2022049599A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 通信システム、デバイス及び通信方法
CN113297115B (zh) * 2021-04-09 2023-03-24 上海联影微电子科技有限公司 数据传输方法、装置、计算机设备和存储介质
CN114115754B (zh) * 2022-01-28 2022-04-05 北京紫光青藤微系统有限公司 用于数据更新的方法及装置、电子设备、存储介质
CN115189711A (zh) * 2022-07-11 2022-10-14 天津津航计算技术研究所 一种通信设备和传输控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009849A (ja) 2000-06-21 2002-01-11 Nec Microsystems Ltd Ｕｓｂ転送制御方法およびｕｓｂコントローラ
JP2004206487A (ja) 2002-12-26 2004-07-22 Kyocera Mita Corp Ｆｉｆｏメモリ回路
JP2007065948A (ja) 2005-08-31 2007-03-15 Alpine Electronics Inc バッファメモリ装置及びデータ転送システム
US20080162737A1 (en) 2006-12-31 2008-07-03 Baojing Liu USB Controller with Full Transfer Automation
WO2018109114A1 (en) 2016-12-15 2018-06-21 Koninklijke Philips N.V. Prenatal ultrasound imaging

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61242194A (ja) * 1985-04-19 1986-10-28 Fujitsu Ltd 外部フアイルメモリのコピ−方式
JPS6278933A (ja) * 1985-10-02 1987-04-11 Toshiba Corp 高速伝送用ラインモニタ装置
JPH04130561A (ja) * 1990-09-20 1992-05-01 Matsushita Electric Ind Co Ltd バッファ管理装置
DE69913535T2 (de) * 1999-11-12 2004-06-24 Alcatel Überlastregelung einer AAL2-Verbindung
US6728212B1 (en) * 2000-06-23 2004-04-27 Alcatel Asymmetric void filling scheduler with bandwidth grabbing
US20060146853A1 (en) * 2004-12-30 2006-07-06 Nokia Corporation System and method for sending related data over a digital broadcast system
CN101021833A (zh) * 2007-03-19 2007-08-22 中国人民解放军国防科学技术大学 基于双缓冲结构的流缓冲器
US8296534B1 (en) * 2007-06-29 2012-10-23 Emc Corporation Techniques for using flash-based memory in recovery processing
US7978516B2 (en) 2007-12-27 2011-07-12 Pliant Technology, Inc. Flash memory controller having reduced pinout
KR100925371B1 (ko) * 2008-01-07 2009-11-09 주식회사 하이닉스반도체 반도체 집적 회로의 테스트 회로
TWI394049B (zh) * 2008-02-20 2013-04-21 Ralink Technology Corp 直接記憶體存取系統及其傳送/接收封包之方法
CN101504633B (zh) * 2009-03-27 2012-09-05 无锡中星微电子有限公司 一种多通道dma控制器
US8572341B2 (en) * 2009-09-15 2013-10-29 International Business Machines Corporation Overflow handling of speculative store buffers
US8615629B2 (en) * 2010-01-18 2013-12-24 Marvell International Ltd. Access scheduler
US8868508B2 (en) * 2010-02-09 2014-10-21 Google Inc. Storage of data in a distributed storage system
CN102541458B (zh) * 2010-12-17 2015-11-25 西安奇维科技股份有限公司 一种提高电子硬盘数据写入速度的方法
US9141568B2 (en) 2011-08-25 2015-09-22 Apple Inc. Proportional memory operation throttling
CN102833170A (zh) 2012-09-10 2012-12-19 中国航天科技集团公司第五研究院第五一三研究所 一种aos的虚拟信道动态调度方法
US8886844B2 (en) * 2012-10-05 2014-11-11 Analog Devices, Inc. Efficient scheduling of read and write transactions in dynamic memory controllers
US9535860B2 (en) 2013-01-17 2017-01-03 Intel Corporation Arbitrating memory accesses via a shared memory fabric
WO2014115309A1 (ja) 2013-01-25 2014-07-31 三菱電機株式会社 移動支援装置および移動支援方法
KR102034626B1 (ko) * 2013-06-26 2019-10-21 삼성전자 주식회사 메모리 동작을 제어하는 방법 및 장치
US9389906B2 (en) 2013-12-23 2016-07-12 Intel Corporation Latency agnostic transaction buffer for request-grant protocols
WO2015137543A1 (ko) * 2014-03-14 2015-09-17 알피니언메디칼시스템 주식회사 소프트웨어 기반의 초음파 이미징 시스템
CN105335747B (zh) 2014-08-04 2019-03-29 联想(北京)有限公司 一种数据处理方法及电子设备
JP5911548B1 (ja) * 2014-10-23 2016-04-27 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 共有メモリへのアクセス要求をスケジューリングするための装置、方法およびコンピュータプログラム
CN106803771B (zh) * 2015-11-26 2019-07-09 国网智能电网研究院 一种电力系统多业务光网络环境下安全隔离传输的系统及方法
CN105342642B (zh) * 2015-11-26 2018-01-05 无锡海斯凯尔医学技术有限公司 弹性成像系统和方法
KR102558947B1 (ko) * 2016-08-25 2023-07-25 에스케이하이닉스 주식회사 데이터 저장 장치
US10310997B2 (en) * 2016-09-22 2019-06-04 Advanced Micro Devices, Inc. System and method for dynamically allocating memory to hold pending write requests
US10560373B2 (en) * 2017-04-06 2020-02-11 Gvbb Holdings S.A.R.L. System and method for timely and uniform distribution for real-time packet transmission
CN109992205B (zh) * 2019-03-27 2020-06-02 无锡海斯凯尔医学技术有限公司 数据存储的装置、方法及可读存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009849A (ja) 2000-06-21 2002-01-11 Nec Microsystems Ltd Ｕｓｂ転送制御方法およびｕｓｂコントローラ
JP2004206487A (ja) 2002-12-26 2004-07-22 Kyocera Mita Corp Ｆｉｆｏメモリ回路
JP2007065948A (ja) 2005-08-31 2007-03-15 Alpine Electronics Inc バッファメモリ装置及びデータ転送システム
US20080162737A1 (en) 2006-12-31 2008-07-03 Baojing Liu USB Controller with Full Transfer Automation
WO2018109114A1 (en) 2016-12-15 2018-06-21 Koninklijke Philips N.V. Prenatal ultrasound imaging

Also Published As

Publication number Publication date
MX2021011706A (es) 2021-10-22
BR112021019117A2 (pt) 2021-11-30
AU2020249862A1 (en) 2021-10-14
AU2020249862B2 (en) 2023-06-29
CN109992205A (zh) 2019-07-09
KR102589643B1 (ko) 2023-10-16
CN109992205B (zh) 2020-06-02
CA3134397A1 (en) 2020-10-01
ZA202107227B (en) 2022-08-31
KR20210134749A (ko) 2021-11-10
WO2020192243A1 (zh) 2020-10-01
EP3951581A4 (en) 2022-05-18
US11836098B2 (en) 2023-12-05
US20220004510A1 (en) 2022-01-06
JP2022528349A (ja) 2022-06-10
EP3951581A1 (en) 2022-02-09

Similar Documents

Publication Publication Date Title
JP7236172B2 (ja) データ記憶用の装置、方法及び読み取り可能な媒体
US11061842B2 (en) Context-aware dynamic command scheduling for a data storage system
US9015451B2 (en) Processor including a cache and a scratch pad memory and memory control method thereof
US10908839B2 (en) Storage device throttling amount of communicated data depending on suspension frequency of operation
JP2017157152A (ja) ストレージ制御装置、ストレージシステム、ストレージ制御方法、および、プログラム
US9400603B2 (en) Implementing enhanced performance flash memory devices
JP2009026301A (ja) ソリッドステートディスクコントローラ及びソリッドステートディスクコントローラのデータ処理方法
US8688942B2 (en) Method and system controlling page open time for memory device
JP7236173B2 (ja) データ伝送装置、方法及び読み取り可能な記憶媒体
US11036437B2 (en) Memory controller for storage device, storage device, control method of storage device, and recording medium
JP5318076B2 (ja) 複数のアクセスコマンドを並行して実行するメモリ装置及び同装置におけるメモリアクセス方法
JP5907189B2 (ja) ストレージ制御装置、ストレージ制御方法、及び、プログラム
RU2804268C2 (ru) Устройство и способ хранения данных и машиночитаемый носитель данных
KR102181210B1 (ko) 저장 장치의 데이터 처리 방법 및 저장 장치
US20050256979A1 (en) [direct memory access method for card reader and a method for programming controller of card reader]
TWI615771B (zh) 資料儲存裝置及其資料讀取方法
US11837271B2 (en) Memory control apparatus and control method therefor
KR101393861B1 (ko) 차량 네트워크 기반의 데이터 통신 장치 및 그 방법
CN112860599B (zh) 数据缓存处理方法、装置以及存储介质
KR101949123B1 (ko) 데이터 복호화 장치 및 방법
JP2007310919A (ja) 階層型ストレージ装置のデータリード方法及びシステム
JP2009230417A (ja) ディスク装置およびデータ先行読出し方法
JP2010152711A (ja) 情報処理装置及びその制御方法、並びにプログラム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210924

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230217

R150 Certificate of patent or registration of utility model

Ref document number: 7236172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150