JP7230280B2 - スナバ構成要素を有するスイッチング回路 - Google Patents

Description

発明の分野
本発明は、一般に、電圧源変換器のスイッチング回路に関する。

背景
ハーフブリッジスイッチング回路などの電圧源変換器に使用されるスイッチング回路は、典型的には、コンデンサ列と並列のスイッチ列を備える。これらのスイッチは、動作中にリンギングを受ける可能性がある。このリンギングは、通常、各スナバと並列にまたは列全体と並列に、スイッチと並列に接続されたスナバ構成要素を使用して減衰される。

そのようなスナバの実現の１つは、米国特許第２０１８／００４８２５５号明細書に開示されている。

しかしながら、スイッチは高電圧レベルを処理しなければならない場合がある。それにより、上述のスナバ構成要素もまた、これらの高電圧レベルを処理するように設計されなければならない。その結果、スナバ構成要素は大きくて嵩張ることになる。

したがって、スイッチの高電圧レベルに耐える必要がなく、したがってより低い電圧定格で作られ得る、スイッチング回路用のスナバ構成要素を提供することが関心事である。

発明の概要
本発明の１つの目的は、スナバ構成要素の電圧定格を下げることができるスイッチング回路を提供することである。

この目的は、電圧源変換器としての、または電圧源変換器用のスイッチング回路を介して解決され、スイッチング回路は、
－第１のスイッチと第２のスイッチとを備える直列接続されたスイッチ列と、
－少なくとも１つのコンデンサを備えるコンデンサ列と、
－第１のスイッチにおいて、直列接続されたスイッチ列の第１の端部とコンデンサ列の第１の端部とを相互接続する第１の導体と、
－第２のスイッチにおいて、直列接続されたスイッチ列の第２の端部とコンデンサ列の第２の端部とを相互接続する第２の導体と、
－直列接続されたスイッチ列の第１の端部とコンデンサ列の第１の端部との間に接続された第１の構成要素列と、
－直列接続されたスイッチ列の第２の端部とコンデンサ列の第２の端部との間に接続された第２の構成要素列と
を備え、
第１の構成要素列は、第１のスイッチ用の少なくとも１つのスナバ構成要素を備え、第２の構成要素列は、第２のスイッチ用の少なくとも１つのスナバ構成要素を備える。

このようにして、スナバ構成要素の電圧定格を下げることができる。
第１の変形例によれば、第１の構成要素列は、第１のスイッチ用の第１のスナバ抵抗器および第１のスナバコンデンサを備え、第２の構成要素列は、第２のスイッチ用の第２のスナバ抵抗器および第２のスナバコンデンサを備える。

効率的な減衰を提供するために、各スナバコンデンサは、スイッチング素子の列内のスイッチを接続するために使用される対応するスイッチの端子間の浮遊容量に応じて設定される値を有することができる。スナバコンデンサは、より具体的には、浮遊容量および減衰係数の関数として設定される値を有することができる。関数は、浮遊容量と減衰係数の多項式との間の関係をさらに含んでもよく、この多項式は２次多項式であってもよい。

減衰係数は、スイッチング回路のインピーダンスの式によって得られる減衰係数であってもよく、このインピーダンスは、コンデンサ列から見たスイッチング回路のインピーダンスであってもよい。減衰係数は、より具体的には、スイッチング回路のダイナミクスの特性の多項式から得ることができ、これはスイッチング回路のインピーダンスの多項式であり得る。インピーダンスは、ラプラス平面などの変換平面におけるインピーダンスであり得る。

減衰を改善するために、各スナバ抵抗器は、第１および第２の導体を使用してスイッチング素子の列とコンデンサ列との間に形成されるループの減衰係数、浮遊容量、および浮遊インダクタンスの関数として設定される値を有することができる。このようにして、浮遊インダクタンスはループ浮遊インダクタンスを形成する。抵抗値は、減衰係数に基づく第１の式と、浮遊容量で除算されたループ浮遊インダクタンスに基づく第２の式との組み合わせとしてさらに設定されてもよく、第１の式は、減衰係数の２次多項式の逆数であってもよく、第２の式は、浮遊インダクタンスを浮遊容量で除算した平方根と、減衰係数のさらなる多項式とに基づいてもよく、さらなる多項式は３次多項式であってもよい。

減衰係数は固定値として設定することができ、０．２５および０．４５の範囲から選択することができ、有利には０．３５として設定される。これは、構成要素列の浮遊インダクタンスが未知であることの利点である。

減衰係数は、第１および第２の構成要素列の浮遊インダクタンスとループ浮遊インダクタンスとの商に基づいて設定することができる。減衰をさらに改善するために、減衰係数は、商で最大化される減衰係数であってもよい。

あるいは、減衰係数は、商で最大化される絶対減衰に対応する減衰係数であってもよく、絶対減衰係数は、スイッチング回路のインピーダンスの多項式の支配的な極対における少なくとも１つの極に基づいて取得されてもよく、この多項式は、スナバ構成要素列の浮遊インダクタンスで調整された特性多項式であってもよい。

スイッチング回路は、２レベル変換器であってもよい。あるいは、モジュール式マルチレベル変換器のセルであってもよい。

図面の簡単な説明
本発明は、添付の図面を参照して以下に説明される。

ハーフブリッジスイッチング回路としてのセルを備えるモジュール式マルチレベル変換器の相レッグを模式的に示す図である。 スイッチング回路として実現される２レベル変換器を模式的に示す図である。 スイッチ列とコンデンサ列とを相互接続する第１および第２の導体と並列に接続されたスナバ構成要素の第１および第２の列を備えるスイッチング回路を模式的に示す図である。 スイッチング回路を備える回路基板を模式的に示す図である。 スナバ構成要素の第１列および第２列の浮遊インダクタンスと導体の浮遊インダクタンスとの間の減衰係数および商の関係、ならびに固定減衰係数を模式的に示す図である。 商と絶対減衰係数との間の関係、ならびに固定減衰係数に関連する絶対減衰係数を示す図である。 商の異なる値に対する絶対減衰係数と減衰係数の支配的な極対の極軌跡を商の関数として示す図である。 減衰係数が固定されている場合の商の異なる値に対する、絶対減衰係数の支配的な極対の極軌跡を示す図である。

発明の詳細な説明
以下、スイッチング回路の好ましい実施形態について詳細に説明する。

図１は、スイッチング回路を実現する第１の方法を示す。図１は、第１の直流（ＤＣ）端子Ｔ１と第２の直流（ＤＣ）端子Ｔ２との間に接続されるモジュール式マルチレベル変換器１０の１つの相レッグを示し、ＤＣ端子Ｔ１およびＴ２は、第１のＤＣ電圧Ｖ_ＤＣ１および第２のＤＣ電圧Ｖ_ＤＣ２を有する。相レッグの中間点は、第３の交流（ＡＣ）端子Ｔ３にＡＣ電圧Ｖ_ＡＣを供給する。相レッグは、第１のＤＣ端子Ｔ１と第３のＡＣ端子Ｔ３との間に接続された上側相アームと、第２のＤＣ端子Ｔ２と第３のＡＣ端子Ｔ３との間に接続された下側相アームとを備え、上側相アームは上側相インダクタＬＡを用いて第３の端子Ｔ３に接続され、下側相アームは下側相インダクタＬＢを介して第３の端子Ｔ３に接続される。相レッグの相アームは、この例ではハーフブリッジセルであるセル１２を備える。セルは、少なくとも１つのコンデンサを備えるコンデンサ列と並列の少なくとも２つのスイッチを備えるスイッチ列を備える。この例では、スイッチ列は第１の上側スイッチおよび第２の下側スイッチを備え、コンデンサ列は単一のコンデンサを備える。セルは、スイッチング回路の一例である。スイッチは、一例として、逆並列ダイオードを有する絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）として実現される。ここで、変換器１０には、ＡＣ電圧の各相に１つずつ、３つのそのような相レッグが存在し得ることを理解されたい。

図２は、２レベル電圧源変換器１４である別のタイプの変換器を示す。この場合、コンデンサ列は、変換器のＤＣ端子Ｔ１とＴ２との間に接続されたＤＣリンクコンデンサＣ_ＤＣの列である。一例として、コンデンサ列はまた、この場合、スイッチ列と並列の１つのコンデンサＣ_ＤＣのみを備え、各スイッチは変換器バルブであると考えることができる。したがって、第１の上側バルブＶ１および第２の下側バルブＶ２が存在し、各バルブは、逆並列ダイオードを有するＩＧＢＴに基づくことができる。各バルブは、さらに、直列に接続されたいくつかのそのような構成要素の組み合わせによって形成されてもよい。これにより、少なくとも１つのコンデンサを備えるコンデンサ列と、少なくとも２つのスイッチを備える直列接続スイッチ列とが存在することが分かる。バルブＶ１，Ｖ２の中点は、第３の端子Ｔ３を形成する。この場合、変換器１４全体がスイッチング回路である。ここで、ＡＣ電圧の各相に１つずつ、３つのそのようなスイッチング回路が存在し得ることを理解されたい。

図３は、一般化されたスイッチング回路１５を模式的に示す。スイッチング回路１５において、スイッチ列の第１の端部は、第１のスイッチＳ１において、第１の導体１６を介してコンデンサ列の第１の端部Ｃ１に接続され、スイッチ列の第２の端部は、第２のスイッチＳ２において、第２の導体１８を介してコンデンサ列の第２の端部に接続される。これにより、第１のスイッチＳ１において、直列接続されたスイッチ列の第１の端部とコンデンサ列の第１の端部とを相互接続する第１の導体１６と、第２のスイッチＳ２において、直列接続されたスイッチ列の第２の端部とコンデンサ列の第２の端部と相互接続する第２の導体１８とが存在する。スイッチは、ＩＧＢＴの場合はエミッタおよびコレクタであり、ダイオードの場合はアノードおよびカソードである接続端子を使用して、スイッチ列に接続される。

スイッチング回路が２レベル変換器である場合、導体１６および１８は、ＤＣ電力バスバーとして実現されてもよい。スイッチング回路がセルである場合、導体１６および１８は、図４に示すように、回路基板上の導体トレースであってもよい。

各スイッチＳ１，Ｓ２は、浮遊容量Ｃ_{ｓｔｒａｙ}を有する。２つの導体１６、１８、スイッチ列、およびコンデンサ列によって形成されるループは浮遊インダクタンスＬ_ｌｏｏｐを有し、ループＬ_ｌｏｏｐ／２の浮遊インダクタンスの前半は第１の導体１６によって提供されると考えることができ、ループＬ_ｌｏｏｐ／２の浮遊インダクタンスの後半は第２の導体１８によって提供されると考えることができる。浮遊容量および浮遊インダクタンスによって引き起こされるリンギングを減衰させるために、直列接続されたスイッチＳ１およびＳ２の列の第１の端部とコンデンサＣ１の列の第１の端部との間に接続された第１の構成要素列と、直列接続されたスイッチＳ１およびＳ２の列の第２の端部とコンデンサＣ１の列の第２の端部との間に接続された第２の構成要素列とが存在し、第１の構成要素列は、第１のスイッチＳ１用の少なくとも１つのスナバ構成要素を備え、第２の構成要素列は、第２のスイッチＳ２用の少なくとも１つのスナバ構成要素を備える。浮遊容量Ｃ_{ｓｔｒａｙ}は、スイッチのトランジスタおよびダイオードに固有であってもよい。したがって、この浮遊容量Ｃ_{ｓｔｒａｙ}は、スイッチ列内でスイッチを接続するために使用される接続端子間の容量として見ることができる。浮遊インダクタンスＬ_ｌｏｏｐの大部分は、スイッチ列をコンデンサ列に接続する導体１６および１８によってもたらされる。しかしながら、トランジスタおよびダイオードはわずかな寄与しかしない場合がある。したがって、浮遊インダクタンスＬｌ_ｏｏｐ／２および浮遊容量Ｃ_{ｓｔｒａｙ}は、いずれの構成要素でもなく、スイッチング回路１５に現れる寄生量である。

図３に示す例では、第１の構成要素列は、互いに直列に接続された第１のスイッチＳ１用の第１のスナバ抵抗器２０および第１のスナバコンデンサ２２を備え、一方、第２の構成要素列は、互いに直列に接続された第２のスイッチＳ２用の第２のスナバ抵抗器２４および第２のスナバコンデンサ２６を備える。図から分かるように、第１および第２の構成要素列の各々にインダクタンスＬ_ｓｎｕｂ／２も存在する。これらのインダクタンスは、列の浮遊インダクタンスである。したがって、これらもまた、構成要素ではなく、スイッチング回路１５に現れる寄生量である。

先に述べたように、スイッチング回路１５の浮遊インダクタンスＬ_ｌｏｏｐおよび浮遊容量Ｃ_{ｓｔｒａｙ}は、スイッチＳ１およびＳ２にわたってリンギングを発生させる。スナバ構成要素の第１列および第２列は、リンギングを減衰させるために設けられ、スナバ構成要素の第１列は第１の導体１６と並列に接続され、スナバ構成要素の第２列は第２の導体１８と並列に接続される。第１のスナバ抵抗器２０および第２のスナバ抵抗器２４はともにスナバ抵抗Ｒ_ｓｎｕｂを提供するものとみなすことができ、それによって、第１の抵抗器２０はＲ_ｓｎｕｂ／２の抵抗を有し得、第２の抵抗器２４はＲ_ｓｎｕｂ／２の抵抗を有するものとみなすことができる。同様に、２つのスナバコンデンサ２２および２６は、スナバ容量Ｃ_ｓｎｕｂを提供するものとみなすことができる。これにより、第１のコンデンサ２２は２＊Ｃ_ｓｎｕｂの容量を有し得、第２のコンデンサ２６は２＊Ｃ_ｓｎｕｂの容量を有し得る。さらに、スナバ構成要素の２つの列は共に、浮遊インダクタンスまたはスナバインダクタンスＬ_ｓｎｕｂも有し得る。それにより、スナバ構成要素の第１列は、浮遊インダクタンスＬ_ｓｎｕｂ／２を有するとみなすことができ、スナバ構成要素の第２列は、Ｌ_ｓｎｕｂ／２の浮遊インダクタンスを有するとみなすことができる。

図４から分かるように、スナバ構成要素列は、回路基板２８の導体構造内に配置されてもよく、この導体構造は、バスバー１６および１８を形成する第１および第２の導体トレースと並列に接続される。構成要素列のスナバインダクタンスまたは浮遊インダクタンスは、列のこれらの導体構造の浮遊インダクタンスであってもよい。

スナバ構成要素の第１列および第２列は、たとえ緊密に設置されていなくても、例えばＬ_ｓｎｕｂがＬ_ｌｏｏｐと同じ大きさであれば、良好な減衰をもたらすことができる。

このタイプの配置により、スナバ構成要素の定格を大幅に下げることができる。構成要素は、コンデンサ列の全ＤＣ電圧に対して定格である必要はない。それらは、ループインダクタンスの半分にわたって生じる電圧変動に耐えるだけでよい。

実際には、図４に見られるように、スナバ構成要素は、電力バスバー１６および１８と並列に動作する（より低い電流定格の）バスバーを使用して設置されてもよい。これらの低電流定格バスバーの終端は、トランジスタスイッチおよびＤＣリンクコンデンサ端子に可能な限り近くなければならない。したがって、それらは、第１の導体１６に接続されているスイッチ列内の第１のスイッチＳ１の端子、第１の導体１６に接続されているコンデンサ列内のコンデンサＣ１の端子、第２の導体１８に接続されているスイッチ列内の第２のスイッチＳ２の端子、および第２の導体１８に接続されているコンデンサ列内のコンデンサＣ１の端子に可能な限り近く、すなわち隣接している必要がある。

効率的な減衰を提供するために、スナバ構成要素の値が特別な方法で選択されることが有利であり得る。成分値選択を実行することができる１つの方法を以下に説明する。

最初は、スナバ浮遊インダクタンスを無視してもよく、すなわちＬ_ｓｎｕｂ＝０である。

さらに、２つのトランジスタスイッチのうちの１つのみが任意の時間にオンになるので、コンデンサＣ_１を備えるコンデンサ列から見たインピーダンスは、次式によって近似的に与えることができる。

Ｚ（ｓ）の分子多項式は、

式（２）は、回路ダイナミクスの特性多項式であり、次のように因数分解することができる。

式（４）から分かるように、各スナバコンデンサは、浮遊容量Ｃ_{ｓｔｒａｙ}に応じて設定される値を有する。この値は、浮遊容量Ｃ_{ｓｔｒａｙ}および減衰係数ζの関数として設定されていることも分かる。式（４）にも見られるように、関数は、浮遊容量Ｃ_{ｓｔｒａｙ}と減衰係数ζの多項式との間の関係をさらに含むことができ、多項式は２次多項式である。

式（４）からも分かるように、各スナバ抵抗器は、減衰係数ζ、浮遊容量Ｃ_{ｓｔｒａｙ}、およびループ浮遊インダクタンスＬ_ｌｏｏｐの関数として設定される値を有する。抵抗値は、より具体的には、減衰係数ζに基づく第１の式と、浮遊容量Ｃ_{ｓｔｒａｙ}で除算されたループ浮遊インダクタンスＬ_ｌｏｏｐに基づく第２の式との組み合わせとしてさらに設定され、第１の式は、減衰係数ζの２次多項式の逆数であり、第２の式は、浮遊インダクタンスＬ_ｌｏｏｐを浮遊容量Ｃ_{ｓｔｒａｙ}で除算した平方根と、減衰係数ζの多項式とに基づき、これは減衰係数の３次多項式である。

式中、

式（５）および（６）において、減衰係数は、スナバインダクタンス、すなわち第１および第２の構成要素列の浮遊インダクタンスと、ループ浮遊インダクタンスとの間の商ｑに基づいて設定されることが分かる。ｑの関数としてのζの適切な選択は、回路の減衰を最大化するものである。したがって、減衰係数ζは、商ｑで最大化される減衰係数であり得る。明らかに、ｑ＝０の場合、この選択はζ＝１であり、これは回路が臨界的に減衰されるためである。ｑ＞０の場合、スイッチング過渡現象は、（５）の支配的な極対、すなわち原点に最も近い位置にある極対によって主に支配される。リンギングの指数関数的減衰は、主にこの極対の実部によって決定される。以下では、絶対減衰という表現が使用され、この絶対減衰はこの実部の絶対値である。

（５）は、スナバパラメータの関数ではない非減衰角共振周波数ω_０で正規化されるので、絶対減衰を最大化することは、相対減衰を最大化することよりも良好な戦略であり得、その後、スイッチング過渡現象は可能な限り最短の時間でリングアウトする。したがって、使用される減衰係数は、商ｑで最大化される絶対減衰係数に対応する減衰係数であってもよく、絶対減衰係数は、スイッチング回路のインピーダンスの多項式の支配的な極対における少なくとも１つの極に基づいて取得され、この多項式は、スナバ浮遊インダクタンスで調整された上述の特性多項式である。

絶対減衰を最大化する数値探索アルゴリズムを呼び出すことにより、ｑの関数としてのζの所望の選択は、図５ａの実線曲線として見出される。対応する絶対減衰、すなわち極対の実際の値は、図５ｂに実線の曲線として示されており、極軌跡は図６ａに示されている。見て分かるように、絶対減衰は、ｑが０から１に増加するにつれておおよそ半分になる（｜Ｒｅ｛ｓ｝｜／ω_０が０．５８から０．３０に減少する）。支配的な極対の相対減衰は１から０．４に低下し、これはまだかなり許容可能である。（図６ａには、非支配的な極対の軌跡も示されている。これらは、支配的な極対の軌跡の左側に完全に位置しており、すなわち減衰がより高い。）したがって、スナバ浮遊インダクタンスは、減衰を著しく損なうことなくループインダクタンスと同じ大きさにすることができる。

減衰最大化は、ｑ＝Ｌ_ｓｎｕｂ／Ｌ_ｌｏｏｐの商の知識を必要とし、スナバ設計手順におけるζを図５ａの実線曲線に従って選択することを可能にすることが繰り返される。

スナバ構成要素列の浮遊インダクタンスＬ_ｓｎｕｂを決定することは困難であり得る。したがって、ｑが不正確である可能性がある。これを回避するために、ζを固定し、０．２５および０．４５の範囲から選択することができ、有利には０．３５に設定することができる。０．３５の値では、極値ｑ＝０およびｑ＝１に対して等しい絶対減衰が得られる。したがって、これはζ＝０．３５で達成される。そのような減衰は、図５ａに直線破線として示されている。図５ｂに破線の曲線で示すように、ｑの他のすべての値について極値よりも高い絶対減衰が得られる。図６ｂは、ζのこの固定値に対する極軌跡を示す。ｑ＝０の場合、支配的な極対の得られた相対減衰は明らかに０．３５であるが、図６ａとは異なり、極対として、ｑ＝１の場合には０．４９に増加し、ｑが増加するにつれて実軸に近づく。一方、非支配的な極対の実部は、支配的な極対の実部に近いｑ＝１の場合である。１に近いｑに対して、非支配的な極対の何らかの効果が期待できる。

結論として、（４）においてζ＝０．３５に設定すると、範囲［０、Ｌ_ｌｏｏｐ］内の任意のＬ_ｓｎｕｂに対して適切な減衰が得られることが示されている。ζ＝０．３５の場合、以下の（４）の特別な場合が得られる。

図から分かるように、スナバ成分値は、スイッチング回路の浮遊容量および浮遊インダクタンスに基づいて設定される。トランジスタ浮遊容量は、一例として、使用される構成要素のデータシートから取得されてもよく、ループ浮遊インダクタンスは、一例として、スナバ構成要素なしのスイッチング回路のターンオンおよびターンオフ実験によって取得されてもよい。これらの実験から、周波数を得ることができる。したがって、浮遊容量に関する知識を用いて周波数からループ浮遊インダクタンスを抽出することが可能である。

本発明は、多数の方法で変更することができる。上記に与えられたスイッチの唯一の例は、逆並列ダイオードを有するＩＧＢＴの対であるが、他のスイッチも可能であることを理解されたい。例えば、逆並列ダイオードを有するまたは有さない接合ゲート電界効果トランジスタ（ＪＦＥＴ）および金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、ならびに逆並列ダイオードを有する統合ゲート転流サイリスタ（ＩＧＣＴ）またはゲートターンオフサイリスタ（ＧＴＯ）によって可能である。また、スイッチング回路がセルである場合、それはハーフブリッジセルに限定されず、フルブリッジセルであってもよいことも理解されたい。また、中性点クランプ変換器のような３レベル変換器など、２レベル変換器以外の他のタイプの電圧源変換器を実装するスイッチング回路も想定される。スナバ構成要素列に１つのスナバ構成要素のみが使用されることも可能である。例えば、スナバコンデンサのみまたはスナバ抵抗器のみで可能である。

結果として、本発明は以下の特許請求の範囲によってのみ限定されるべきであることが理解されるであろう。

Claims (15)

1. 電圧源変換器（１０；１４）用のスイッチング回路（１５）であって、前記スイッチング回路が、
   第１および第２のスイッチ（Ｓ１，Ｓ２）を備える直列接続されたスイッチ列と、
   少なくとも１つのコンデンサ（Ｃ_１）を備えるコンデンサ列と、
   前記第１のスイッチ（Ｓ１）において、前記直列接続されたスイッチ列の第１の端部と前記コンデンサ列の第１の端部とを相互接続する第１の導体（１６）と、
   前記第２のスイッチ（Ｓ２）において、前記直列接続されたスイッチ列の第２の端部と前記コンデンサ列の第２の端部とを相互接続する第２の導体（１８）と、
   前記直列接続されたスイッチ列の第１の端部と前記コンデンサ列の第１の端部との間に接続された第１の構成要素列と、
   前記直列接続されたスイッチ列の第２の端部と前記コンデンサ列の第２の端部との間に接続された第２の構成要素列と
   を備え、
   前記第１の構成要素列が、前記第１のスイッチ（Ｓ１）用の少なくとも１つのスナバ構成要素（２０，２２）を備え、前記第２の構成要素列が、前記第２のスイッチ（Ｓ２）用の少なくとも１つのスナバ構成要素（２４，２６）を備える、スイッチング回路（１５）。
2. 前記第１の構成要素列が、前記第１のスイッチ（Ｓ１）用の第１のスナバ抵抗器（２０）および第１のスナバコンデンサ（２２）を備え、前記第２の構成要素列が、前記第２のスイッチ（Ｓ２）用の第２のスナバ抵抗器（２４）および第２のスナバコンデンサ（２６）を備える、請求項１に記載のスイッチング回路（１５）。
3. 各スナバコンデンサ（２２，２６）が、スイッチング素子の列内のスイッチを接続するために使用される対応する前記スイッチ（Ｓ１，Ｓ２）の端子間の浮遊容量（Ｃ_{ｓｔｒａｙ}）に応じて設定される値を有する、請求項２に記載のスイッチング回路（１５）。
4. 前記スナバコンデンサが、前記浮遊容量（Ｃ_{ｓｔｒａｙ}）および減衰係数（ζ）の関数として設定される値を有する、請求項３に記載のスイッチング回路（１５）。
5. 前記関数が、前記減衰係数（ζ）の多項式と前記浮遊容量（Ｃ_{ｓｔｒａｙ}）との間の関係を含む、請求項４に記載のスイッチング回路（１５）。
6. 各スナバ抵抗器（２０，２４）が、減衰係数（ζ）、対応する前記スイッチ（Ｓ１，Ｓ２）の端子間の浮遊容量（Ｃ_{ｓｔｒａｙ}）、ならびに前記第１および第２の導体（１６，１８）を使用して前記スイッチ列と前記コンデンサ列との間に形成されるループの浮遊インダクタンス（Ｌ_ｌｏｏｐ）の関数として設定される値を有し、前記浮遊インダクタンス（Ｌ_ｌｏｏｐ）によってループ浮遊インダクタンスが形成される、請求項３から５のいずれか１項に記載のスイッチング回路（１５）。
7. 抵抗値が、前記減衰係数（ζ）に基づく第１の式と、前記浮遊容量（Ｃ_{ｓｔｒａｙ}）で除算した前記ループ浮遊インダクタンス（Ｌ_ｌｏｏｐ）に基づく第２の式との組み合わせとして設定される、請求項６に記載のスイッチング回路（１５）。
8. 前記第１の式が、前記減衰係数（ζ）の多項式の逆数であり、前記第２の式が、前記浮遊容量（Ｃ_{ｓｔｒａｙ}）で除算した前記浮遊インダクタンス（Ｌ_ｌｏｏｐ）と、前記減衰係数（ζ）のさらなる多項式との平方根に基づく、請求項７に記載のスイッチング回路（１５）。
9. 前記減衰係数（ζ）が固定値として設定され、０．２５および０．４５の範囲から選択され、有利には０．３５として設定される、請求項４から８のいずれか１項に記載のスイッチング回路（１５）。
10. 前記減衰係数（ζ）が、前記第１および第２の構成要素列の浮遊インダクタンス（Ｌ_ｓｎｕｂ）と、前記ループ浮遊インダクタンス（Ｌ_ｌｏｏｐ）との間の商（ｑ）に基づいて設定される、請求項６から８のいずれか１項に記載のスイッチング回路（１５）。
11. 前記減衰係数（ζ）が、前記商（ｑ）で最大化される絶対減衰係数に対応する前記減衰係数である、請求項１０に記載のスイッチング回路（１５）。
12. 前記絶対減衰係数が、前記スイッチング回路のインピーダンスの多項式内の少なくとも１つの極に基づいて得られる、請求項１１に記載のスイッチング回路（１５）。
13. 前記減衰係数（ζ）が、前記商（ｑ）で最大化される減衰係数である、請求項１０に記載のスイッチング回路（１５）。
14. 前記スイッチング回路が２レベル変換器（１４）である、請求項１から１３のいずれか１項に記載のスイッチング回路（１５）。
15. 前記スイッチング回路が、モジュール式マルチレベル変換器（１０）のセルである、請求項１から１３のいずれか１項に記載のスイッチング回路（１５）。

Images