JP7229360B2 - Ｏｌｅｄアレイ基板、表示パネル及び表示装置 - Google Patents

Description

本願は、表示技術の分野、特にＯＬＥＤアレイ基板、表示パネル及び表示装置に関する。

この出願は、２０１９年０４月０４日に中国特許庁に出願された第２０１９１０２７２７８６.５号という出願番号である「ＯＬＥＤアレイ基板、表示パネル及び表示装置」の中国特許出願に基づいて優先権を主張し、その内容はすべて参照により本明細書に組み込まれる。

表示装置の急速な発展に伴い、ユーザによる表示スクリーン占有率に対する要求がますます高くなっている。携帯端末の表示スクリーンの上部に、通常カメラ、センサ、イヤーピースなどの部品が設置される必要があるから、従来技術では、異形スクリーン（ノッチ）という設計案を採用して、上記部品を設置するように表示スクリーンの上部の一部の領域が予め確保されるが、これでスクリーンの全体的な一致性に影響が与えられる。よって、全面スクリーンが産業界からますます注目を浴びている。

本願は、従来技術の課題を解決するために、ＯＬＥＤアレイ基板、表示パネル及び表示装置を提供する。

本願開示の１つの態様では、ＯＬＥＤアレイ基板を提供し、第１の表示領域と第２の表示領域とを含み、前記第１の表示領域は、前記第２の表示領域に隣接し、前記第１の表示領域は、アレイ状に配列された第１のＯＬＥＤ画素を含み、前記第２の表示領域は、アレイ状に配列された第２のＯＬＥＤ画素を含み、前記第２のＯＬＥＤ画素の画素密度は、前記第１のＯＬＥＤ画素の画素密度よりも小さく、同一行に位置される第２のＯＬＥＤ画素の第２の画素駆動ユニットと、第１のＯＬＥＤ画素の第１の画素駆動ユニットとが、同一の第一の走査線に接続され、隣接する２つの前記第一の走査線の間に少なくとも１つの第二の走査線が存在し、そのうち、１つの前記第二の走査線が同一行の第１のＯＬＥＤ画素の第１の画素駆動ユニットのみに接続され、および/または、同一列に位置される第２のＯＬＥＤ画素の第２の画素駆動ユニットと、第１のＯＬＥＤ画素の第１の画素駆動ユニットとが、同一組の第一類データ線に接続され、隣接する２組の前記第一類データ線の間に少なくとも１組の第二のデータ線が存在し、１組に属される前記第二のデータ線が同一列の第１のＯＬＥＤ画素の第１の画素駆動ユニットのみに接続される。

本願実施例の第２方面では、表示パネルを提供し、上記ＯＬＥＤアレイ基板と、前記ＯＬＥＤアレイ基板上に前記ＯＬＥＤアレイ基板から離れた底板側に封止される封止層と、を含み、前記ＯＬＥＤアレイ基板はさらに第３の表示領域を含む場合、前記第３の表示領域の後面に感光素子が設けられる。

本願実施例の第３方面では、表示装置を提供し、素子領域を有する装置本体と、上記表示パネルと、を含み、前記表示パネルは、前記装置本体を覆い、そのうち、前記素子領域が前記第３の表示領域の後方に位置され、前記素子領域に、前記第３の表示領域を通過して発光または集光する感光素子が含まれる。

上記各実施例によれば、第２の表示領域において同一行の第２のＯＬＥＤ画素の第２の画素駆動ユニットと、第１の表示領域の第１のＯＬＥＤ画素の第１の画素駆動ユニットとが同一の第一の走査線に接続され、隣接する２つの第一の走査線の間に少なくとも１つの第二の走査線が存在する場合、第２の表示領域のインターレース表示を実現できる。同一列の第２のＯＬＥＤ画素の第２の画素駆動ユニットと第１のＯＬＥＤ画素の第１の画素駆動ユニットとが同一組の第一類データ線に接続され、隣接する２組の前記第一類データ線の間に少なくとも１組の第二のデータ線が存在する場合、第２の表示領域のインターレース表示を実現できる。このように、サブ画素レンダリング法（ＳＰＲ）で同一フレームのオリジナルの画像データを処理して第２の表示領域に表示される同一フレームの画像データを得る際に、第２の表示領域で隣接する第２のＯＬＥＤ画素の画像データ間のクロストークを弱めることができ、画像処理の難しさを低減することができる。

上記の一般的な説明及び以下の詳細な説明は、本願を限定するものではなく、単なる例示的かつ説明的なものであることに留意する必要がある。

本願の図面は明細書に組み込まれ、明細書の一部が構成されるものであり、本願に適合する実施例を示し、明細書とともに本願の原理を説明するために利用される。

従来技術による全面スクリーンの概略構造図である。 本願の実施例によるＯＬＥＤアレイ基板の概略構造図である。 本願の他の実施例によるＯＬＥＤアレイ基板の概略構造図である。 本願の実施例によるサブ画素レンダリング操作後の１つのフレームの画像データの概略図である。 本願の他の実施例によるＯＬＥＤアレイ基板の概略構造図である。 本願の他の実施例によるＯＬＥＤアレイ基板における第一類データ線の概略構造図である。 本願の他の実施例によるＯＬＥＤアレイ基板において画素と画素回路との接続構造の概略図である。

ここでは、図面に示される例示的な実施例について詳細に説明する。次の説明が添付図面に言及している場合は、別の説明がない限り、他の添付図面中の同じ数字が同一の又は類似の要素を示している。以下の例示的な実施例に記載された実施態様は、本願の開示と一致する全ての実施例を表すものではない。むしろ、それらは、請求項に記載された本願開示に対していくつかの点で一致する装置の例に過ぎない。

図１に示すように、第１の表示領域１１と第３の表示領域１２とを含む全面スクリーン１が存在する。第３の表示領域１２は、透光機能と表示機能と共に実現することが可能である。第３の表示領域１２の後面には、カメラや距離センサ等の感光素子が設けられている。第３の表示領域１２の画素と第１の表示領域１１の画素とは、材質や構造が異なるので、第３の表示領域１２の表示輝度が第１の表示領域１１の表示輝度と異なり、第３の表示領域１２と第１の表示領域１１との間に明確な境界線が存在し、ユーザの感覚に影響を与える。

第１の表示領域１１の駆動モードはアクティブ駆動であり、第３の表示領域１２の駆動モードはパッシブ駆動である。このように、スクリーンの表示領域には２つの駆動モードが必要となり、全面スクリーン駆動の複雑度は大幅に高まる。

上記技術課題に対し、本願の実施例は、表示輝度を第１の表示領域から第３の表示領域に亘ることができるＯＬＥＤアレイ基板、表示パネル及び表示装置を提供し、当該技術課題を解決できる。これにより、第１の表示領域と第３の表示領域との間の明確な境界線の存在が回避され、全面スクリーン駆動の複雑度を低減することができ、配線スペースを節約することができる。

図２を参照し、本願の実施例は、ＯＬＥＤアレイ基板を提供する。ＯＬＥＤアレイ基板２は、第１の表示領域１１と第２の表示領域１３とを含む。前記第１の表示領域１１は、前記第２の表示領域１３に隣接している。前記第１の表示領域１１は、アレイ状に配列された第１のＯＬＥＤ画素１１１を含み、第１の表示領域１１に配置されたＯＬＥＤ画素を第１のＯＬＥＤ画素１１１とする。前記第２の表示領域１３は、アレイ状に配列された第２のＯＬＥＤ画素１３１を含み、第２の表示領域１３に配置されたＯＬＥＤ画素を第２のＯＬＥＤ画素１３１とする。前記第２のＯＬＥＤ画素１３１の画素密度（即ち、表示領域の単位面積当たりの画素数）は、前記第１のＯＬＥＤ画素１１１の画素密度よりも小さい。ほとんどの実施例では、画素の間のギャップが非常に小さく、表示領域の面積は、そのうちの全ての画素により埋めされるので、画素密度が減少しても隣接する画素間のギャップは変化せず、表示領域内の各画素の面積を増加させることができる。第２の表示領域１３の画素密度は、第１の表示領域１１の画素密度よりも小さくてもよく、第２の表示領域１３の第２のＯＬＥＤ画素１３１の各々の面積は、第１の表示領域１１の第１のＯＬＥＤ画素１１１の各々の面積よりも大きくてもよい。各表示領域の画素がアレイ状に配列されているので、同一行の第２のＯＬＥＤ画素１３１は、複数の行の第１のＯＬＥＤ画素１１１に対応し、又は、ある行の第１のＯＬＥＤ画素１１１がその他各行の第２のＯＬＥＤ画素１３１に対応しないことがある。同様に、同一列の第２のＯＬＥＤ画素１３１は、第１のＯＬＥＤ画素１１１の複数の列に対応し、又は、ある第１のＯＬＥＤ画素１１１の列がその他各行の第２のＯＬＥＤ画素１３１に対応しないことがある。

一実施例では、各ＯＬＥＤ画素は、対応する画素駆動ユニットによって駆動され、画素駆動ユニットも対応するようにアレイ状に配列される。

図３を参照し、第１のＯＬＥＤ画素１１１の第１の画素駆動ユニット１１２と第２のＯＬＥＤ画素１３１の第２の画素駆動ユニット１３２との両者に接続された走査線を第一の走査線１５とする。第２のＯＬＥＤ画素１３１の第２の画素駆動ユニット１３２のいずれにも接続されていない走査線を第二の走査線１４とする。第１のＯＬＥＤ画素１１１の第１の画素駆動ユニット１１２および第２のＯＬＥＤ画素１３１の第２の画素駆動ユニット１３２の両方に接続されたデータ線を第一類データ線１７とする。第２のＯＬＥＤ画素１３１の第２の画素駆動ユニット１３２のいずれにも接続されていないデータ線を第二のデータ線１６とする。

第２のＯＬＥＤ画素１３１と第１のＯＬＥＤ画素１１１とは同一行に配置されてもよく、それらの画素駆動ユニット１３２、１１２は同一の第一の走査線に接続されている。つまり、同一行に位置される第２のＯＬＥＤ画素１３１の第２の画素駆動ユニット１３２と、第１のＯＬＥＤ画素１１１の第１の画素駆動ユニット１１２とは、同一の第一の走査線１５に接続されている。隣接する２つの第一の走査線１５の間に少なくとも１つの第二の走査線１４がある。１本の前記第二の走査線１４は同一行の第１のＯＬＥＤ画素１１１の第１の画素駆動ユニット１１２にのみに接続される。即ち、同一の前記第二の走査線１４は同一行の第１のＯＬＥＤ画素１１１だけを走査する。および/または、第２のＯＬＥＤ画素１３１と第１のＯＬＥＤ画素１１１とを同一列に配置し、その画素駆動ユニット１３２、１１２は、同一組の第一類データ線１７に接続されている。つまり、同一列に位置される第２のＯＬＥＤ画素１３１の第２の画素駆動ユニット１３２と、第１のＯＬＥＤ画素１１１の第１の画素駆動ユニット１１２とは、同一組の第一類データ線１７に接続されている。隣接する２組の前記第一類データ線１７の間に少なくとも１組の第二のデータ線１６がある。１組の前記第二のデータ線１６は、同一列の第１のＯＬＥＤ画素１１１の第１の画素駆動ユニット１１２のみに接続され、すなわち、同一列の第１のＯＬＥＤ画素１１１だけを駆動する。同じ組のデータ線は、同じ列の各画素において異なるサブ画素を駆動するように構成された複数のデータ線である。

一実施例では、隣接する２つの第一の走査線１５の間に１つの第二の走査線１４があり、第２のＯＬＥＤ画素１３１の走査線方向の長さは、第１のＯＬＥＤ画素１１１の走査線方向の長さの少なくとも２倍であってもよい。一実施例では、隣接する２組の第一類データ線１７の間に１組の第二のデータ線１６があり、第２のＯＬＥＤ画素１３１のデータ線方向の長さは、第１のＯＬＥＤ画素１１１のデータ線方向の長さより少なくとも２倍であってもよい。

隣接する２つの第一の走査線の間に少なくとも１つの第二の走査線があり、この第二の走査線は、第２の表示領域においてインターレース行の画素の表示を実現することができる。隣接する２組の前記第一類データ線の間に少なくとも１組の第二のデータ線があり、第２の表示領域においてインターレース列の画素の表示を実現することができる。このように、サブ画素レンダリング法（ＳＰＲ）を用いて同一フレームのオリジナルの画像データを処理して第２の表示領域に表示された同一フレームの画像データを得る時に、第２の表示領域において隣接する第２のＯＬＥＤ画素の画像データ間のクロストークを弱めることができ、画像処理の難しさを低減することができる。

また、本実施例では、第２の表示領域の画素は、第１の表示領域の画素のデータ線及び走査線を共有することができるので、配線スペースを節約することができ、製造工程を簡略化することができる。

理解しやすいように、サブ画素レンダリング（ＳＰＲ）について簡単に説明する。１つのフレームの画像データが１９２０行、７２０列の画素のサブ画像データを含む場合、１９２０*１０８０の表示解像度が必要であれば、演算により（１０８０－７２０）列の画素のサブ画像データを求める。例えば、１列の１９２０行の画素のサブ画像データの算出方法は、隣接するＴ行及び隣接するＴ列の画素のサブ画像データに基づいて、１列１９２０行の画素のサブ画像データを算出し、該１列１９２０行の画素のサブ画像データを前記隣接するＴ行及び隣接するＴ列の画素のサブ画像データに挿入して表示パネルを駆動して表示することにより、表示解像度を向上させる。Ｔは１より大きい自然数である。

第２の表示領域において１行の第２のＯＬＥＤ画素の第２の画素駆動ユニットと、同一行に位置される第１の表示領域において第１のＯＬＥＤ画素の第１の画素駆動ユニットとが同一の第一の走査線に接続されている場合、隣接する２つの第一の走査線の間に少なくとも１つの第二類走査線が存在するとともに、同一列の第２のＯＬＥＤ画素の第２の画素駆動ユニットと、第１のＯＬＥＤ画素の第１の画素駆動ユニットとが同一組の第一類データ線の組に接続されており、隣接する２組の前記第一類データ線の間に少なくとも１組の第二のデータ線が存在する場合、隣接する２行の第２のＯＬＥＤ画素に表示される２行の画像データの間に少なくとも１行の非表示の画像データがあり、隣接する２列の第２のＯＬＥＤ画素に表示される２列の画像データの間に少なくとも１列の非表示の画像データがある。第２の表示領域において隣接する２行の第２のＯＬＥＤ画素は、２行の画像データを表示するように構成されているので、該２行の画像データのうち少なくとも１行の画像データは表示されないと同時に、隣接する２列の第２のＯＬＥＤ画素は２列の画像データを表示するように構成され、該２列の画像データのうち少なくとも１列の画像データは表示されない。このように、オリジナルの画像データに対してサブ画素レンダリングを行って上記表示画像データを得る時に、オリジナルの画像データの１画素の画像データが表示画像データ中の１画素の画像データだけに影響を与え、表示される画像データ中の隣接の画素の画像データがクロストークの影響を受けないようにすることができるので、画像処理の難しさを低減することができる。

例えば、図４を参照し、サブ画素レンダリング後の１つのフレームの画像データ４は、第１のレンダリング画像データ４１と第２のレンダリング画像データ４２とを含む。画像データ４は、表示された画像データである。第１のレンダリング画像データ４１は、第１の表示領域１１に表示される画像データであり、第２のレンダリング画像データ４２は、第２の表示領域１３に表示される画像データである。第１のレンダリング画像データ４１の量は、第１のＯＬＥＤ画素１１１の数に適合させることができ、第２のレンダリング画像データ４２の量は、第２のＯＬＥＤ画素１３１の数よりも多くすることができる。第１のレンダリング画像データ４１は、アレイに対応する第１のＯＬＥＤ画素１１１に割り当てることができ、第２のレンダリング画像データ４２も、アレイに割り当てることができるが、部分的に第２のＯＬＥＤ画素１３１に割り当てることができる。第１の表示領域１１及び第２の表示領域１３の画素と１つのフレームの画像データ４との関係は、次のとおりである。

第１の表示領域１１に対しては、隣接する２行の第１のＯＬＥＤ画素１１１が、隣接する２行の第１のレンダリング画像データ４１を表示するように構成され、隣接する２列の第１のＯＬＥＤ画素１１１が、隣接する２列の第１のレンダリング画像データ４１を表示するように構成されている。例えば、第１のＯＬＥＤ画素１１１の第七行は、第１のレンダリング画像データ４１の第七行を表示するように構成され、第１のＯＬＥＤ画素１１１の第八行は、第１のレンダリング画像データ４１の第八行を表示するように構成され、第１のＯＬＥＤ画素１１１の第一列は、第１のレンダリング画像データ４１の第一列を表示するように構成され、第１のＯＬＥＤ画素１１１の第二列は、第１のレンダリング画像データ４１の第二列を表示するように構成される。

第２の表示領域１３に対しては、隣接する２行の第２のＯＬＥＤ画素１３１が、２行の第２のレンダリング画像データ４２を表示するように構成され、２行の第２のレンダリング画像データ４２の間に少なくとも１行の非表示の第２のレンダリング画像データ４２がある。すなわち、隣接する２行の第２のＯＬＥＤ画素１３１は、隣接しない２行の第２のレンダリング画像データ４２を表示するように構成され、該隣接しない２行の第２のレンダリング画像データ４２の間に少なくとも１行の非表示の第２のレンダリング画像データ４２がある。隣接する２列の第２のＯＬＥＤ画素１３１は、２列の第２のレンダリング画像データ４２を表示するように構成され、２列の第２のレンダリング画像データ４２の間に少なくとも１列の非表示の第３のレンダリング画像データ４２がある。すなわち、隣接する２列の第２のＯＬＥＤ画素１３１は、非隣接の２列の第２のレンダリング画像データ４２を表示するように構成され、該非隣接の２列の第２のレンダリング画像データ４２の間に少なくとも１列の非表示の第２のレンダリング画像データ４２がある。また、ある第２のレンダリング画像データ４２が位置する行または列は非表示の行または非表示の列である限り、表示されない。例えば、第二行の第２のＯＬＥＤ画素１３１は、第三行の第２のレンダリング画像データ４２における第一列、第三列、第五列、第七列、第九列、第十一列の第２のレンダリング画像データ４２を順次表示するように構成されている。第三行の第２のＯＬＥＤ画素１３１は、第五行の第３のレンダリング画像データ４２における第一列、第三列、第五列、第七列、第九列、第十一列の第３のレンダリング画像データ４２を順次表示するように構成されている。すなわち、第２の表示領域１３の第２のＯＬＥＤ画素１３１は、第２のレンダリング画像データ４２をインターレース行及びインターレース列で表示するように構成されている。

図３に示すように、１つの実施例では、隣接する２つの第一の走査線１５の間に１つの第二の走査線１４だけがあり、第２の表示領域をインターレース行で表示することができる。これにより、画像処理の難しさを低減することができ、第２の表示領域の解像度が大きく低下することを防止することができる。

他の実施例では、隣接する２組の前記第一類データ線１７の間に１組の第二のデータ線１６だけが存在し、第２の表示領域をインターレース列で表示することができる。これにより、画像処理の難しさを低減することができ、第２の表示領域の解像度が大きく低下することを防止することができる。

他の実施例では、隣接する２つの第一の走査線１５の間には第二の走査線１４が１本のみ存在し、隣接する２つの前記第一類データ線１７の間には第二のデータ線１６が１本のみ存在し、第２の表示領域をインターレースの行と列で表示させることができる。これにより、画像処理の難しさを低減することができ、第２の表示領域の解像度が大きく低下することを防止することができる。

図３に示すように、一実施例において、前記第１の表示領域１１のｎ行目の第１の画素駆動ユニット１１２と、前記第２の表示領域１３の１行目の第２の画素駆動ユニット１３２とは、１行目の第一の走査線１５に接続されている。前記第１の表示領域１１のｎ＋１行目の第１の画素駆動ユニット１１２は、１行の第二の走査線１４に接続されている。前記第１の表示領域１１のｎ＋２行目の第１の画素駆動ユニット１１２と、第２の表示領域１３の２行目の第２の画素駆動ユニット１３２とは、２行目の第一の走査線１５に接続されている。たとえば、ｎは１以上で整数である。

図３に示すように、一実施例において、前記第１の表示領域１１のｍ列目の第１の画素駆動ユニット１１２と、前記第２の表示領域１３の１列目の第２の画素駆動ユニット１３２とは、１列目の第一類データ線１７に接続されている。第１の表示領域１１におけるｍ＋１列目の第１の画素駆動ユニット１１２は、１列の第二のデータ線１６に接続されている。前記第１の表示領域１１のｍ＋２列目の第１の画素駆動ユニット１１２と、前記第２の表示領域１３の２列目の第２の画素駆動ユニット１３２とは、２列目の第一類データ線１７に接続されている。ｍは１以上で整数である。たとえば、図３において、ｍは６であってもよいが、実際の必要性に応じて決定することができる。

各ＯＬＥＤ画素は、前記第１のＯＬＥＤ画素１１１及び第２のＯＬＥＤ画素１３１のように、異なる色の複数のサブ画素を含む。図５を参照し、一実施例において、前記第１のＯＬＥＤ画素１１１は、三角形状に配置された第１の赤色サブ画素Ｒ１、第１の緑色サブ画素Ｇ１及び第１の青色サブ画素Ｂ１を含む。前記第２のＯＬＥＤ画素１３１は、三角形状に配置された第２の赤色サブ画素Ｒ２と、第２の緑色サブ画素Ｇ２と、第２の青色サブ画素Ｂ２とを含む。第１の表示領域１１において奇数行の第１のＯＬＥＤ画素１１１で三角形状に配置された３つのサブ画素と、偶数行の第１のＯＬＥＤ画素１１１で三角形状に配置された３つのサブ画素とが噛み合って配置されている。同様に、前記第２の表示領域１３において奇数行の第２のＯＬＥＤ画素１３１で三角形状に配置された３つのサブ画素と、偶数行の第２のＯＬＥＤ画素１３１で三角形状に配置された３つのサブ画素とが噛み合わせて配置される。

本実施例では、前記第１の表示領域１１において奇数行の第１のＯＬＥＤ画素１１１のサブ画素を第１順番で配置する。例えば、当該第１順番は、第１の赤色サブ画素Ｒ１、第１の緑色サブ画素Ｇ１及び第１の青色サブ画素Ｂ１の順である。前記第１の表示領域１１において偶数行の第１のＯＬＥＤ画素１１１のサブ画素は、第２順番で配置されている。例えば、当該第２順番は、第１の青色サブ画素Ｂ１、第１の緑色サブ画素Ｇ１、第１の赤色サブ画素Ｒ１の順である。

前記第１の画素駆動ユニット１１２は、並列配列された第１の画素回路（図示せず）、第２の画素回路（図示せず）及び第３の画素回路（図示せず）を含む。第１の画素回路は第１の赤色サブ画素Ｒ１に接続され、第２の画素回路は第１の緑色サブ画素Ｇ１に接続され、第３の画素回路は第１の青色サブ画素Ｂ１に接続される。

本実施例では、奇数行の前記第１の画素駆動ユニット１１２における画素回路を第３順番で配列し、偶数行の前記第１の画素駆動ユニット１１２における画素回路を第４順番で配列することができる。当該第３順番は、第１の画素回路、第２の画素回路、および第３の画素回路の順であり、当該第４順番は、第３の画素回路、第２の画素回路、および第１の画素回路の順である。

図５に示すように、一実施例において、前記第２の表示領域１３において奇数行の第２のＯＬＥＤ画素Ｐ１のサブ画素（Ｐ１が指す三角形に対応する３つのサブ画素）が第５順番で配列され、前記第２の表示領域において偶数行の第２のＯＬＥＤ画素Ｐ２のサブ画素（Ｐ２が指す三角形に対応する３つのサブ画素）が第６順番で配列されている。第２のＯＬＥＤ画素Ｐ１が位置する行は奇数行であり、第２のＯＬＥＤ画素Ｐ２が位置する行は偶数行である。当該第５順番は、第２の青色サブ画素Ｂ２、第２の緑色サブ画素Ｇ２、第２の赤色サブ画素Ｒ２で示され、当該第６順番は、第２の赤色サブ画素Ｒ２、第２の緑色サブ画素Ｇ２、第２の青色サブ画素Ｂ２で示される。

もちろん、前記第２の表示領域において奇数行の第２のＯＬＥＤ画素のサブ画素を前記第６順番で配置し、前記第２の表示領域において偶数行の第２のＯＬＥＤ画素のサブ画素を前記第５順番で配置することもできる。

実施例では、前記第２の画素駆動ユニット１３２は、並列配置された第４の画素回路（図示せず）、第５の画素回路（図示せず）及び第６の画素回路（図示せず）を含む。第４の画素回路は第２の赤色サブ画素Ｒ２に接続され、第５の画素回路は第２の緑色サブ画素Ｇ２に接続され、第６の画素回路は第２の青色サブ画素Ｂ２に接続される。

奇数行の前記第２の画素駆動ユニット１３２の画素回路は第７順番で配置され、偶数行の前記第２の画素駆動ユニット１３２の画素回路は第８順番で配置される。当該第７順番は、第６の画素回路、第５の画素回路及び第４の画素回路の順であり、当該第８順番は、第４の画素回路、第５の画素回路及び第６の画素回路の順である。

図６を参照し、同一組の前記第一類データ線１７は、第１のデータ線ＬＲ、第２のデータ線ＬＧ及び第３のデータ線ＬＢを含む。第１のデータ線ＬＲは赤色のデータ信号を伝送するように構成され、第２のデータ線ＬＧは緑色のデータ信号を伝送するように構成され、第３のデータ線ＬＢは青色のデータ信号を伝送するように構成される。前記第４の画素回路は第１のデータ線ＬＲに接続され、前記第５の画素回路は第２のデータ線ＬＧに接続され、前記第６の画素回路は第３のデータ線ＬＢに接続される。

図７を参照し、一実施例において、前記第２の表示領域１３において奇数行の第２のＯＬＥＤ画素Ｐ１のサブ画素を前記第６順番（Ｒ２、Ｇ２、Ｂ２）で配置し、奇数行の前記第２の画素駆動ユニット１３２の画素回路を前記第７順番（Ｂｐ、Ｇｐ、Ｒｐ）で配置する場合、第２の赤色サブ画素Ｒ２のアノードＲ２１と第４の画素回路Ｒｐとの間に接続される配線Ｌ２を非直線形状とし、第２の緑色サブ画素Ｇ２のアノードＧ２１と第５の画素回路Ｇｐとの間に接続される配線Ｌ３を直線形状とし、第２の青色サブ画素Ｂ２のアノードＢ２１と第６の画素回路Ｂｐとの間に接続される配線Ｌ１を非直線形状とすることができる。

第１の表示領域において奇数行の第１のＯＬＥＤ画素のサブ画素を第１順番で配置し、偶数行の第１のＯＬＥＤ画素のサブ画素を第２順番で配置することを例として説明した。実用上、第１の表示領域において奇数行の第１のＯＬＥＤ画素のサブ画素を第２順番で配置し、偶数行の第１のＯＬＥＤ画素のサブ画素を第１順番で配置してもよいことが分かる。

同様に、実用上、奇数行の前記第１の画素駆動ユニットの画素回路を第４順番で配置し、偶数行の第１の画素駆動ユニットの画素回路を第３順番で配置することができる。奇数行の前記第２の画素駆動ユニットの画素回路は第８順番で配置することができ、偶数行の前記第２の画素駆動ユニットの画素回路は第７順番で配置することができる。

なお、第１のＯＬＥＤ画素に含まれる第１の赤色サブ画素、第１の緑色サブ画素、及び第１の青色サブ画素は、単に３つの異なるサブ画素を表すように例示され、第１の赤色サブ画素、第１の緑色サブ画素、及び第１の青色サブ画素（赤色、緑色、及び青色サブ画素）だけを含むものに限定されない。第１のＯＬＥＤ画素は、他の数で他の色のサブ画素を含む画素構造を有してもよい。第１のＯＬＥＤ画素のサブ画素は三角形の配列に限定されず、他の配列を用いることもできる。同様に、第２のＯＬＥＤ画素及び第３のＯＬＥＤ画素も第１のＯＬＥＤ画素の上記の状況に適用可能である。

図２に示すように、一実施例において、前記ＯＬＥＤアレイ基板２は、第３の表示領域１２をさらに含む。前記第３の表示領域１２は、前記第２の表示領域１３に隣接し、前記第１の表示領域１１から離れた前記第２の表示領域１３の一側に位置される。

前記第３の表示領域１２の透光率が前記第１の表示領域１１の透光率よりも大きく、前記第３の表示領域１２の透光率が前記第２の表示領域１３の透光率よりも大きい。これにより、第３の表示領域の後方に光センサ素子を配置することができ、表示スクリーンの比を向上させるのに有利である。

本実施例では、前記第３の表示領域１２は矩形であってもよい。もちろん、第３の表示領域１２は、水滴形状、円、楕円、ダイヤモンド、半円、半楕円のいずれの形状であってもよい。

図２に示すように、一実施例において、前記第３の表示領域１２は、アレイ状に配列された第３のＯＬＥＤ画素１２１を含む。前記第３のＯＬＥＤ画素１２１の画素密度は、前記第１のＯＬＥＤ画素１１１の画素密度よりも小さく、前記第３のＯＬＥＤ画素１２１の画素密度は、前記第２の表示領域１３の前記第２のＯＬＥＤ画素１３１の画素密度よりも小さい。このような構成は、第３の表示領域の透光率を高め、回折問題を改善するのにメリットがある。

図２に示すように、一実施例において、第３の表示領域１２の前記第３のＯＬＥＤ画素１２１は、２列で複数の行のアレイ状に配列される可能である。

他の実施例では、図５に示すように、前記第３のＯＬＥＤ画素１２１は、三角形状に配置された第３の赤色サブ画素Ｒ３、第３の緑色サブ画素Ｇ３及び第３の青色サブ画素Ｂ３を含む。前記第３の表示領域１２で前記第２の表示領域１３に隣接する境界領域は、前記第３のＯＬＥＤ画素１２１の第３の画素駆動ユニット（図示せず）を含む。第３の画素駆動ユニットは、第７の画素回路（図示せず）と、第８の画素回路（図示せず）と、第９の画素回路（図示せず）とを含む。同一行の全ての第３の赤色サブ画素Ｒ３はいずれも第７の画素回路に接続可能であり、同一行の全ての第３の緑色サブ画素Ｇ３はいずれも第８の画素回路に接続可能であり、同一行の全ての第３の青色サブ画素Ｂ３はいずれも第９の画素回路に接続可能である。

１行の前記第一の走査線１５が前記境界領域まで延びて前記第３の画素駆動ユニットに接続され、１組の前記第一類データ線１７が境界領域まで延びて前記第３の画素駆動ユニットに接続され、前記第７の画素回路が前記第１のデータ線に接続され、前記第８の画素回路が前記第２のデータ線に接続され、前記第９の画素回路が前記第３のデータ線に接続される。

第３のＯＬＥＤ画素の第３の画素駆動ユニットが第３の表示領域で第２の表示領域に隣接する境界領域に配置されているので、第３の表示領域で第３のＯＬＥＤ画素が位置する位置の透光率に第３の画素駆動ユニットが影響を与えることを防止できる。

同一行の第３の赤色サブ画素は全て第７の画素回路に接続され、同一行の第３の緑色サブ画素は全て第８の画素回路に接続され、同一行の第３の青色サブ画素は全て第９の画素回路に接続される。このように、１つの第３の画素駆動ユニットを利用して、第３の表示領域の第３のＯＬＥＤ画素を駆動することができ、画素回路の占有面積を低減することができる。

図５に示すように、一実施例において、前記第２の表示領域１３において前記第３の表示領域側に隣接する前記第２のＯＬＥＤ画素１３１のサイズは、前記第２の表示領域１３で第１の表示領域側に隣接する前記第２のＯＬＥＤ画素１３１のサイズよりも大きい。前記第２の表示領域１３において前記第３の表示領域側に隣接して２つで隣接する前記第２のＯＬＥＤ画素１３１間の距離は、前記第２の表示領域１３において第１の表示領域側に隣接して２つ隣接する前記第２のＯＬＥＤ画素１３１の間の距離よりも小さい。これにより、第１の表示領域側から第３の表示領域側に亘って第２の表示領域１３における表示輝度を遷移させることができる。

実施例において、前記ＯＬＥＤアレイ基板は、基板と、基板上に位置される第１の電極層と、前記第１の電極層上に位置される発光構造層と、前記発光構造層上に位置される第２の電極層とをさらに含む。

前記第３の表示領域における第１の電極層は、第１の方向に沿って配列された複数の第１の電極群を含む。各前記第１の電極群は、複数の第１の電極を含む。前記第１の電極群の第１の電極は第２の方向に延び、前記第２の方向は前記第１の方向と交差する。各前記第１の電極は、１以上の第１の電極ブロックを含む。前記第１の電極が複数の第１の電極ブロックを含む場合に、隣接する２つの第１の電極ブロックが電気的に接続される。前記第３の表示領域は、複数のサブ表示領域を含む。各前記サブ表示領域の少なくとも１つの縁部は、前記第２の表示領域に隣接し、各前記第１の電極は、１つのサブ表示領域内のみ配置され、異なる第１の電極は、異なる画素回路によって駆動される。

ＯＬＥＤアレイ基板で第１の表示領域に位置される第１の電極層は、複数の第１の電極を含み、各第１の電極は、１つのサブ表示領域のみ配置され、異なる第１の電極は、異なる画素回路により駆動される。したがって、各サブ表示領域における第１の電極に対応するサブ画素を個別に制御することができ、サブ表示領域に隣接する第２の表示領域の輝度に応じて、該サブ表示領域における第１の電極に対応する画素回路のデータ線の入力電圧を制御することができる。これにより、各サブ表示領域の表示輝度を個別に調整し、各サブ表示領域の表示輝度を、その隣接の第２の表示領域の表示輝度に近づけるようにすることができるので、第３の表示領域と第２の表示領域との表示輝度差が大きくなることを回避でき、ユーザ体験を向上させることができる。

幾つかの実施例では、前記第１の電極群の複数の第１の電極のうち、隣接する２つの第１の電極の間にギャップがあり、隣接する２つの第１の電極が互いに絶縁されている。複数の前記第１の電極群のギャップは、第１の方向にずれて配置されている。

複数の前記第１の電極群の間の前記ギャップは第１の方向にずれて配置され、隣接する２つのサブ表示領域の境界線が不規則な段差となる。異なるサブ表示領域の表示輝度が異なる場合に、上記の配置により隣接するサブ表示領域の表示輝度の違いに対する人間の目の知覚を弱めることができ、ユーザの感覚を向上させることができる。また、複数の前記第１の電極群の前記間隔が前記第１の方向にずれているので、外光が第１の表示領域に入射する際に生じる回折波紋に対する人間の目の知覚も弱めることができ、ユーザの感覚を向上させる。

幾つかの実施例では、各前記第１の電極群は、２つの第１の電極を含み、前記第３の表示領域は、２つのサブ表示領域を含み、前記第１の電極群の２つの前記第１の電極は、２つの前記サブ表示領域にそれぞれ配置される。

このように、各サブ表示領域内の第１の電極に対応する画素回路を、過渡表示領域で該サブ表示領域に隣接する位置に設け、過渡表示領域が第２の表示領域内に配置されることで、第３の表示領域内の配線を削減することができる。

幾つかの実施例において、前記第１の電極に対応する画素回路は、１Ｔ画素回路（１つの３極トランジスタからなる画素回路）、２Ｔ１Ｃ画素回路（２つの３極トランジスタと１つの容量からなる画素回路）、または３Ｔ１Ｃ画素回路、３Ｔ２Ｃ画素回路、７Ｔ１Ｃ画素回路、７Ｔ２Ｃ画素回路である。

幾つかの実施例では、前記第１の電極ブロックの前記基板への投影は、１つの第１のパターンユニットまたは複数で接続される第１のパターンユニットからなる。第１のパターンユニットは、円、楕円、ダンベル、ひょうたん形又は長方形を含む。円、楕円、ダンベル、ひょうたん形状などの上記パターンは、回折の発生の周期構造を変化させる。即ち、回折場の分布を変化させることができるので、回折現象を低減することができ、第３の表示領域の後面に設けられたカメラで撮影された画像をより高解析度にすることができる。

幾つかの実施例では、発光構造層は、各第１の電極ブロック上に対応して設けられた発光構造ブロックを含む。発光構造体ブロックの基板上への投影は、１つの第２のパターンユニットまたは接続された複数の第２のパターンユニットからなり、第２のパターンユニットは、第１のパターンユニットと同一または異なる。第２のパターンユニットは、円、楕円、ダンベル、ひょうたん形または長方形を含む。上記のような円、楕円、ダンベル、ひょうたん形状などのパターンは、回折の発生の周期構造を変化させる、すなわち回折場の分布を変化させることができるので、回折現象を低減することができ、第３の表示領域の背後に設けられたカメラで撮像される画像をより高精細にすることができる。

本願の実施例は、さらに、上記いずれかの実施例に記載のＯＬＥＤアレイ基板と、封止層とを含む表示パネルを提供する。前記封止層は、前記ＯＬＥＤアレイ基板で前記基板から離れた側に封止されている。

一実施例では、前記ＯＬＥＤアレイ基板が上記第３の表示領域をさらに備える場合、前記第３の表示領域の後面に感光素子を設けることができる。

一実施例では、前記ＯＬＥＤアレイ基板上の第３の表示領域の少なくとも一部は、第２の表示領域に囲まれている。

一実施例では、封止層は偏光子を含む。前記偏光子は、前記第１の表示領域及び前記第２の表示領域を覆い、前記第３の表示領域を覆わない。偏光子は、表示パネルに入射した周囲光が再び表示パネルの外に反射することを解消することができるので、周囲光で表示パネルの通常の表示と干渉することを解消することができる。

本願の実施例は、さらに、装置本体と、上記いずれかの実施例に記載の表示パネルとを備える表示装置を提供する。

装置本体は、素子領域を有する。前記表示パネルは、前記装置本体を覆う。前記素子領域は、前記第３の表示領域の後方に位置し、前記素子領域には、前記第３の表示領域を介して光線を放出または集光する感光素子が設けられている。

感光素子は、カメラ、光センサ、及び光送信器の少なくとも１つを含む。

なお、本実施例の表示装置は、電子紙、携帯電話、タブレットコンピュータ、テレビ、ノートパソコン、デジタルフォトフレーム、ナビゲータ等の表示機能を有する製品又は部品であってもよい。

なお、図面においては、レイヤー及び領域のサイズを拡大して図示することができる。ある要素または層が他の要素または層の上にあると示した場合、それは他の要素または中間層の上に直接に存在することができる。さらに、ある要素または層が他の要素または層の下と示した場合には、他の要素または層の下にあるか、または一つ以上の中間層または要素が存在していてもよい。また、層または要素が二つの層または二つの要素の間と示した場合、それは二つの層または二つの要素の間の唯一の層であってもよく、あるいは一つ以上の中間層または要素が存在していてもよい。同一の参照番号は同一の要素を示す。

本願において、「第１の」及び「第２の」という用語は、説明を目的とするだけで使用され、相対的な重要性を示すもの又は暗示するものとして理解することはできない。「複数」とは、特に別の定義がない限り、二つ以上を指す。

当業者は、明細書を検討し、ここに開示された技術案を実施した後、本願の他の実施例を容易に考えることができる。本願は、本願の変更、目的又は適応的変更を対象とする。これらの変化、目的又は適応的変化は、本願の一般原則に従っており、本願によって開示されない技術分野における共通の知識又は従来の技術手段を含む。明細書及び実施例は、単に例示的であり、本願の範囲は、請求項により請求される。

Claims (11)

1. ＯＬＥＤアレイ基板であって、
   第１の表示領域と第２の表示領域とを含み、
   前記第１の表示領域は、前記第２の表示領域に隣接し、
   前記第１の表示領域は、アレイ状に配列された第１のＯＬＥＤ画素を含み、
   前記第２の表示領域は、アレイ状に配列された第２のＯＬＥＤ画素を含み、
   前記第２のＯＬＥＤ画素の画素密度は、前記第１のＯＬＥＤ画素の画素密度よりも小さく、
   同一行に位置される第２のＯＬＥＤ画素の第２の画素駆動ユニットと、第１のＯＬＥＤ画素の第１の画素駆動ユニットとが、同一の第一の走査線に接続され、隣接する２つの前記第一の走査線の間に少なくとも１つの第二の走査線が存在し、そのうち、１つの前記第二の走査線が同一行の第１のＯＬＥＤ画素の第１の画素駆動ユニットのみに接続され、
   および/または、
   同一列に位置される第２のＯＬＥＤ画素の第２の画素駆動ユニットと、第１のＯＬＥＤ画素の第１の画素駆動ユニットとが、同一組の第一類データ線に接続され、隣接する２組の前記第一類データ線の間に少なくとも１組の第二類データ線が存在し、１組に属される前記第二類データ線が同一列の第１のＯＬＥＤ画素の第１の画素駆動ユニットのみに接続されることを特徴とするＯＬＥＤアレイ基板。
2. 隣接する２つの第一の走査線の間には、第二の走査線が１本のみ存在し、及び/又は、隣接する２組の前記第一類データ線の間には、１組に属される第二類データ線のみ存在し、
   前記第１の表示領域の第ｎ行の第１の画素駆動ユニットと、前記第２の表示領域の第１の行の第２の画素駆動ユニットとは、第１の行の第一の走査線に接続され、
   前記第１の表示領域の第ｎ＋１行の第１の画素駆動ユニットは、１列の第二の走査線に接続され、
   前記第１の表示領域の第ｎ＋２行の第１の画素駆動ユニットと、前記第２の表示領域の第２の行の第２の画素駆動ユニットとは、第２の行の第一の走査線に接続され、
   ｎは１以上で整数であることを特徴とする請求項１に記載のＯＬＥＤアレイ基板。
3. 前記第１の表示領域の第ｍ列の第１の画素駆動ユニットと、前記第２の表示領域の第一列の第２の画素駆動ユニットとは、第一列の第一類データ線に接続され、
   前記第１の表示領域の第ｍ＋１列の第１の画素駆動ユニットは、１列の第二類データ線に接続され、
   前記第１の表示領域の第ｍ＋２列の第１の画素駆動ユニットと、前記第２の表示領域の第二列の第２の画素駆動ユニットとは、第二列の第一類データ線に接続され、
   ｍは１以上で整数であることを特徴とする請求項２に記載のＯＬＥＤアレイ基板。
4. 前記第１のＯＬＥＤ画素は、三角形に配列された第１の赤色サブ画素、第１の緑色サブ画素及び第１の青色サブ画素を含み、
   前記第１の表示領域において奇数行の第１のＯＬＥＤ画素のサブ画素が第１順番で配列され、前記第１の表示領域において偶数行の第１のＯＬＥＤ画素のサブ画素が第２順番で配列され、前記第１順番は、第１の赤色サブ画素、第１の緑色サブ画素、および第１の青色サブ画素の順であり、前記第２順番は、第１の青色サブ画素、第１の緑色サブ画素、および第１の赤色サブ画素の順であり、
   前記第１の画素駆動ユニットは、並列配列された第１の画素回路と、第２の画素回路と、第３の画素回路とを備え、前記第１の画素回路は、前記第１の赤色サブ画素に接続され、前記第２の画素回路は、前記第１の緑色サブ画素に接続され、前記第３の画素回路は、前記第１の青色サブ画素に接続され、
   奇数行の前記第１の画素駆動ユニットの画素回路を第３順番で配置し、偶数行の前記第１の画素駆動ユニットの画素回路を第４順番で配置し、前記第３順番は、第１の画素回路、第２の画素回路、第３の画素回路の順であり、第４順番は、第３の画素回路、第２の画素回路、第１の画素回路の順であり、
   前記第２のＯＬＥＤ画素が、三角形に配列された第２の赤色サブ画素、第２の緑色サブ画素及び第２の青色サブ画素を含み、
   前記第２の表示領域で奇数行の第２のＯＬＥＤ画素のサブ画素は、第５順番で配列され、前記第２の表示領域で偶数行の第２のＯＬＥＤ画素のサブ画素は第６順番で配列され、または、前記第２の表示領域で奇数行の前記第２のＯＬＥＤ画素の前記サブ画素が前記第６順番で配列され、前記第２の表示領域で偶数行の前記第２のＯＬＥＤ画素の前記サブ画素が前記第５順番で配列され、前記第５順番は第２の青色サブ画素、第２の緑色サブ画素、第２の赤色サブ画素の順であり、第６順番は第２の赤色サブ画素、第２の緑色サブ画素、第２の青色サブ画素の順であり、
   前記第２の画素駆動ユニットは、並列配列された第４の画素回路、第５の画素回路、及び第６の画素回路を含み、前記第４の画素回路は前記第２の赤色サブ画素に接続され、前記第５の画素回路は前記第２の緑色サブ画素に接続され、前記第６の画素回路は前記第２の青色サブ画素に接続され、
   奇数行の前記第２の画素駆動ユニットの画素回路は第７順番で配列され、偶数行の前記第２の画素駆動ユニットの画素回路は第８順番で配列され、前記第７順番は第６の画素回路、第５の画素回路、第４の画素回路の順であり、第８順番は第４の画素回路、第５の画素回路、第６の画素回路の順であり、
   一組の前記第一類データ線は、第１のデータ線、第２のデータ線、及び第３のデータ線を含み、前記第１のデータ線は赤色データ信号を伝送するように構成され、前記第２のデータ線は緑色データ信号を伝送するように構成され、前記第３のデータ線は青色データ信号を伝送するように構成され、
   前記第４の画素回路は前記第１のデータ線に接続され、前記第５の画素回路は前記第２のデータ線に接続され、前記第６の画素回路は前記第３のデータ線に接続されることを特徴とする請求項２に記載のＯＬＥＤアレイ基板。
5. 第３の表示領域をさらに含み、前記第３の表示領域は、前記第２の表示領域に隣接し、前記第３の表示領域は、前記第２の表示領域に前記第１の表示領域から離れた側に位置し、前記第３の表示領域の透光率は、前記第１の表示領域の透光率よりも大きく、前記第３の表示領域の透光率は、前記第２の表示領域の透光率よりも大きいことを特徴とする請求項１に記載のＯＬＥＤアレイ基板。
6. 前記第３の表示領域は、アレイ状に配列された第３のＯＬＥＤ画素を含み、前記第３のＯＬＥＤ画素の画素密度は、前記第１の表示領域の前記第１のＯＬＥＤ画素の前記画素密度よりも低く、前記第３のＯＬＥＤ画素の画素密度は、前記第２の表示領域の前記第２のＯＬＥＤ画素の前記画素密度よりも低く、
   前記第２の表示領域において前記第３の表示領域側に隣接する第２のＯＬＥＤ画素のサイズは、前記第２の表示領域において第１の表示領域側に隣接する第２のＯＬＥＤ画素のサイズよりも大きく、
   前記第２の表示領域において前記第３の表示領域側に隣接して２つで隣接する前記第２のＯＬＥＤ画素の間の距離は、前記第２の表示領域において第１の表示領域側に隣接して２つで隣接する前記第２のＯＬＥＤ画素の間の距離よりも小さいことを特徴とする請求項５に記載のＯＬＥＤアレイ基板。
7. 前記第３のＯＬＥＤ画素は、三角形に配置された第３の赤色サブ画素、第３の緑色サブ画素、および第３の青色サブ画素を含み、
   前記第３の表示領域で前記第２の表示領域に隣接する境界領域は、前記第３のＯＬＥＤ画素の第３の画素駆動ユニットを有し、前記第３の画素駆動ユニットは、第７の画素回路、第８の画素回路及び第９の画素回路を有し、同一行の全ての前記第３の赤色サブ画素がいずれも前記第７の画素回路に接続され、同一行の全ての前記第３の緑色サブ画素がいずれも前記第８の画素回路に接続され、同一行の全ての前記第３の青色サブ画素がいずれも前記第９の画素回路に接続され、
   一組の前記第一類データ線は、第１のデータ線、第２のデータ線、及び第３のデータ線を含み、前記第１のデータ線は赤色データ信号を伝送するように構成され、前記第２のデータ線は緑色データ信号を伝送するように構成され、前記第３のデータ線は青色データ信号を伝送するように構成され、
   １行の第一の走査線が境界領域まで延びて前記第３の画素駆動ユニットに接続され、１組の第一類データ線が前記境界領域まで延びて前記第３の画素駆動ユニットに接続され、前記第７の画素回路が前記第１のデータ線に接続され、前記第８の画素回路が前記第２のデータ線に接続され、前記第９の画素回路が前記第３のデータ線に接続されることを特徴とする請求項６に記載のＯＬＥＤアレイ基板。
8. 前記ＯＬＥＤアレイ基板は、底板と、前記底板上に位置される第１の電極層と、前記第１の電極層上に位置される発光構造層と、前記発光構造層上に位置される第２の電極層と、を備え、
   前記第３の表示領域に位置される第１の電極層は、第１の方向に沿って配列された複数の第１の電極群を含み、各前記第１の電極群は、複数の第１の電極を含み、前記第１の電極群の第１の電極は第２の方向に沿って配列され、前記第２の方向は前記第１の方向と交差し、各前記第１の電極は、１つ以上の第１の電極ブロックを含み、前記第１の電極が複数の第１の電極ブロックを含む場合に、隣接する２つの第１の電極ブロックは電気的に接続され、前記第３の表示領域は、複数のサブ表示領域を含み、各前記サブ表示領域の少なくとも１つの縁部は、前記第２の表示領域に隣接し、各前記第１の電極は、１つのサブ表示領域だけに配置され、異なる第１の電極は、異なる画素により駆動され、
   前記第１の電極群の前記複数の第１の電極において、隣接する２つの前記第１の電極の間にギャップがあり、隣接する２つの前記第１の電極は絶縁されており、複数の前記第１の電極群の間の前記ギャップは、前記第１の方向にずれて配列され、
   各前記第１の電極群は２つの第１の電極を有し、前記第３の表示領域は２つのサブ表示領域を有し、前記第１の電極群の前記２つの第１の電極はそれぞれに前記２つのサブ表示領域に設けられていることを特徴とする請求項５に記載のＯＬＥＤアレイ基板。
9. 請求項１から８のいずれか一項に記載のＯＬＥＤアレイ基板と、
   前記ＯＬＥＤアレイ基板上に前記ＯＬＥＤアレイ基板から離れた底板側に封止される封止層と、を含み、
   前記ＯＬＥＤアレイ基板はさらに第３の表示領域を含む場合、前記第３の表示領域の後面に感光素子が設けられることを特徴とする表示パネル。
10. 前記第３の表示領域の少なくとも一部は、前記第２の表示領域に囲まれ、
    前記封止層は、偏光子を含み、前記偏光子は、前記第１の表示領域及び前記第２の表示領域を覆い、前記第３の表示領域を覆わないことを特徴とする請求項９に記載の表示パネル。
11. 素子領域を有する装置本体と、
    請求項９に記載の表示パネルと、を含み、
    前記表示パネルは、前記装置本体を覆い、
    そのうち、前記ＯＬＥＤアレイ基板は第３の表示領域をさらに含む場合、前記素子領域が前記第３の表示領域の後方に位置され、前記素子領域に、前記第３の表示領域を通過して発光または集光する感光素子が含まれることを特徴とする表示装置。

Images