JP7226251B2 - 冗長化制御装置 - Google Patents

Description

この明細書における開示は、レンジ切替システムに適用された冗長化制御装置に関する。

特許文献１には、車両の変速機のシフトレンジを切替えるレンジ切替システムが記載されている。このレンジ切替システムは、変速機、モータ、給電経路、スイッチおよび回転角センサを備える。変速機に含まれるレンジ切替機構は、モータにより駆動されて所望のシフトレンジに切替える。モータへの通電オンオフはスイッチにより制御され、これによりレンジ切換機構の作動量が制御される。スイッチの通電オンタイミングは、回転角センサの検出信号に基づきマイクロコンピュータ（マイコン）によって制御される。

特許第４３８５７６８号公報

さて、近年では、故障対策としての冗長化の要求が高まっている。例えば上記システムの場合であれば、１つのモータに対して、給電経路、スイッチ、回転角センサおよびマイコンを２系統に冗長化することが考えられる。

しかしながら、第１系統と第２系統とで、回転角センサの取付位置のズレや、マイコンのクロックタイミングのバラツキ等が存在する。そのため、第１系統による通電オンタイミングと、第２系統による通電オンタイミングとでズレが生じる。その結果、通電オン直後におけるモータ電流の上昇速度（立ち上がり）が遅くなり、レンジ切換を指令してから実際に切替わるまでに要する応答時間が長くなる。つまり、シフトレンジの切替え応答性が悪くなる。

開示される１つの目的は、シフトレンジの切替え応答性低下を抑制しつつ冗長化を実現可能にした、冗長化制御装置を提供することである。

上記目的を達成するため、開示された１つの態様は、
車両の変速機（２０）のシフトレンジを切替えるレンジ切替機構（２１）と、
レンジ切替機構を駆動させるモータ（３１）と、
互いに並列接続され、モータの巻線（３１Ｕ、３１Ｖ、３１Ｗ）に電力供給する第１給電経路（４１Ｕ、４１Ｖ、４１Ｗ）および第２給電経路（５１Ｕ、５１Ｖ、５１Ｗ）と、
第１給電経路の通電オンオフを切り替える第１スイッチ（ＵＨ１、ＵＬ１、ＶＨ１、ＶＬ１、ＷＨ１、ＷＬ１）と、
第２給電経路の通電オンオフを切り替える第２スイッチ（ＵＨ２、ＵＬ２、ＶＨ２、ＶＬ２、ＷＨ２、ＷＬ２）と、
モータの回転角に応じた第１検出信号を出力する第１センサ（４３）と、
モータの回転角に応じた第２検出信号を出力する第２センサ（５３）とを備えたレンジ切替システムに適用される、冗長化制御装置であって、
第１スイッチを通電オンさせるタイミングである第１オン時期を第１検出信号に基づいて設定し、設定された第１オン時期に従って第１スイッチの作動を制御する第１制御装置（４０）と、
第２スイッチを通電オンさせるタイミングである第２オン時期を第２検出信号に基づいて設定し、設定された第２オン時期に従って第２スイッチの作動を制御する第２制御装置（５０）と、
を備え、
第１制御装置および第２制御装置は、第１オン時期と第２オン時期を、互いに同期するように設定する、冗長化制御装置とされる。

ここに開示された冗長化制御装置によると、第１制御装置および第２制御装置は、第１オン時期と第２オン時期を、互いに同期するように設定する。そのため、第１給電経路および第２給電経路の両方から、モータの巻線へ同時に電力供給が開始されるようになる。よって、通電オン直後におけるモータ電流の上昇速度（立ち上がり）が遅くなることを抑制でき、レンジ切換を指令してから実際に切替わるまでに要する応答時間を短くできる。つまり、シフトレンジの切替え応答性低下を抑制しつつ、レンジ切替システムの冗長化を実現できる。

尚、上記括弧内の参照番号は、後述する実施形態における具体的な構成との対応関係の一例を示すものにすぎず、技術的範囲を何ら制限するものではない。

第１実施形態に係るシフトバイワイヤシステムを示す斜視図である。 シフトバイワイヤシステムおよび冗長化制御装置を示す電気ブロック図である。 センサマグネットをロータ回転軸方向から見た正面図である。 複数のホール素子をロータ回転軸方向から見た正面図である。 センサマグネットの磁極と複数のホール素子との位置関係を示す正面図である。 ロータの回転に伴う、ホール素子の検出値の変化を示す図である。 シフト指示の変更に伴う、各種値の時間変化を示すタイムチャートである。 レンジ切換の応答時間が同期制御によって短縮されることを示すタイムチャートである。 第１実施形態に対する比較例としての冗長化制御装置において、モータ電流の時間変化を示す図である。 第１実施形態に係る冗長化制御装置において、モータ電流の時間変化を示す図である。 第１エンコーダの出力変化に応じた割込み処理手順を示すフローチャートである。 第２エンコーダの出力変化に応じた割込み処理手順を示すフローチャートである。 第２実施形態において、第１エンコーダの出力変化に応じた割込み処理手順を示すフローチャートである。 第２実施形態において、第２エンコーダの出力変化に応じた割込み処理手順を示すフローチャートである。 第３実施形態において、第１エンコーダの出力変化に応じた割込み処理手順を示すフローチャートである。 第３実施形態において、第２エンコーダの出力変化に応じた割込み処理手順を示すフローチャートである。 ズレ量を学習する処理手順を示すフローチャートである。 第４実施形態において、第１エンコーダの出力変化に応じた割込み処理手順を示すフローチャートである。 第４実施形態において、第２エンコーダの出力変化に応じた割込み処理手順を示すフローチャートである。 ズレ量を学習する処理手順を示すフローチャートである。 第５実施形態において、第１マイコンが第１オン時期を決定する処理の手順を示すフローチャートである。 第５実施形態において、第１マイコンおよび第２マイコンの各々で実行される、通電切替処理のフローチャートである。 第５実施形態において、第２マイコンが第２オン時期を決定する処理の手順を示すフローチャートである。 第６実施形態において、第１マイコンが第１オン時期を決定する処理の手順を示すフローチャートである。 第６実施形態において、第２マイコンが第２オン時期を決定する処理の手順を示すフローチャートである。 第７実施形態において、第１マイコンが第１オン時期を決定する処理の手順を示すフローチャートである。 第７実施形態において、第２マイコンが第２オン時期を決定する処理の手順を示すフローチャートである。 第８実施形態において、第１マイコンおよび第２マイコンの各々で実行される、学習処理のフローチャートである。 第８実施形態において、第１マイコンが第１オン時期を決定する処理の手順を示すフローチャートである。 第８実施形態において、第２マイコンが第２オン時期を決定する処理の手順を示すフローチャートである。 第９実施形態において、第１マイコンが第１オン時期を決定する処理の手順を示すフローチャートである。 第９実施形態において、第２マイコンが第２オン時期を決定する処理の手順を示すフローチャートである。 第１０実施形態において、第１マイコンが第１オン時期を決定する処理の手順を示すフローチャートである。 第１０実施形態において、第２マイコンが第２オン時期を決定する処理の手順を示すフローチャートである。

以下、本開示の複数の実施形態を図面に基づいて説明する。なお、各実施形態の説明において、対応する構成要素には同一番号の符号を付して重複する説明を省略する場合がある。構成の一部のみを説明している場合、構成の他の部分については先に説明した実施形態を適用できる。また、各実施形態の説明において明示している構成の組み合わせばかりでなく、特に組み合わせに支障が生じなければ、明示していなくても部分的に構成を組み合わせることも可能である。

＜第１実施形態＞
図１は、本開示の第１実施形態によるシフトバイワイヤシステム（レンジ切替システム）を示す。このレンジ切換システムは、車両において、運転者がセレクタ装置を操作して選択しているシフトレンジに応じて、変速機２０のシフトレンジを変更させるシステムである。シフトバイワイヤシステムは、セレクタ装置、変速機２０に加えて、アクチュエータ３０、および２つの制御系統を備えている。

セレクタ装置（図示せず）は、運転者によるシフトレンジの選択操作を受け付け、選択されたシフトレンジを示すレンジ信号を出力する装置である。例えば本実施形態では、セレクタ装置からのレンジ信号は、パーキングレンジＰ、リバースレンジＲ、ニュートラルレンジＮ、ドライブレンジＤの４つのシフトレンジのうちのいずれが運転者により選択されているかを示している。セレクタ装置は、セレクタレバーと検出ユニットを含む。

セレクタレバーは、選択操作に従い各シフトレンジに対応した位置に移動する。検出ユニットは、例えば磁気センサなどによりセレクタレバーの現在位置を検出し、現在位置に対応するシフトレンジを示すレンジ信号を出力する。

レンジ信号は、図２に示すシフタ制御装置（シフタＥＣＵ６０）に入力される。シフタＥＣＵ６０は、セレクタ装置からのレンジ信号に加え、車両の走行状態や内燃機関の運転状態等に応じて、シフトレンジを決定する。シフタＥＣＵ６０は、決定したシフトレンジを指令するシフトレンジ指令信号を、後述する第１マイコン４０と第２マイコン５０の両方に出力する。なお、シフタＥＣＵ６０、第１マイコン４０および第２マイコン５０の各々は、ＣＡＮ（登録商標）等の通信規格により双方向通信可能である。

第１マイコン４０と第２マイコン５０の各々は、シフトレンジ指令信号と現状のシフトレンジに応じて、第１ドライバ４２と第２ドライバ５２の作動を制御する。これにより、決定したシフトレンジとなるようにモータ３１の駆動が制御され、所望のシフトレンジとなるようにレンジ切替バルブ２５が作動する。第１マイコン４０および第２マイコン５０は、レンジ切替システムに適用される「冗長化制御装置」に相当する。

変速機２０は、内燃機関や走行モータ等の走行駆動源から車軸へ伝達される回転駆動力について、変速比などを自動で変更する自動変速機である。変速機２０は、内部に設けられた各種のバルブにより作動油の流路や油圧を制御することにより、クラッチなどを自動で駆動して変速比などを変更する。変速機２０は、レンジ切替機構２１を有する。

レンジ切替機構２１は、変速機２０における作動油の流路を、選択されているシフトレンジに対応する流路に切り替えるための機構である。レンジ切替機構２１は、シャフト２２、ディテントプレート２３、ディテントスプリング２４、およびレンジ切替バルブ２５を含む。

シャフト２２は、アクチュエータ３０の出力軸に接続されている円柱状の部材である。シャフト２２は、アクチュエータ３０により駆動されて中心軸線周りに回転する。

ディテントプレート２３は、シャフト２２に接続され、シャフト２２と共に回転する平板状の部材である。ディテントプレート２３は、両面をシャフト２２の中心軸線に沿った方向に向ける姿勢で、シャフト２２から外周方向に広がるように配置されている。ディテントプレート２３は、回転に伴う姿勢の変動に応じて、レンジ切替バルブ２５やパーキングロック機構１０をシフトレンジに対応した配置に直線的に移動させる。ディテントプレート２３の外周縁部には、シャフト２２の中心軸線に向けて凹む切欠きが複数形成されている。ディテントプレート２３には、４つのシフトレンジに対応する４つの切欠きが形成されている。ディテントプレート２３は、各シフトレンジに対応した姿勢の範囲である係合角度範囲において、そのシフトレンジに対応する切欠きをディテントスプリング２４に係合させる。

ディテントスプリング２４は、シャフト２２の中心軸線に向かう付勢力によりディテントプレート２３の切欠きと係合する部材である。ディテントスプリング２４は、アクチュエータ３０の作動によるディテントプレート２３の姿勢変更が行われていない場合に、切欠きとの係合によりディテントプレート２３の姿勢を保持する。姿勢の保持、すなわち回転の規制により、レンジ切替バルブ２５などの位置が保持される。ディテントスプリング２４は、アクチュエータ３０の作動により姿勢変更が行われている場合、ディテントスプリング２４は切欠きとの係合を一時的に解除し、ディテントプレート２３の回転を可能とする。

レンジ切替バルブ２５は、延伸する方向に沿って移動可能なスプール弁である。レンジ切替バルブ２５は、ディテントプレート２３の姿勢の変動に伴い、各シフトレンジに対応する配置に移動する。レンジ切替バルブ２５は、位置に応じて作動油の流路を切り替えることにより、変速機２０のシフトレンジを切り替える。

アクチュエータ３０は、シャフト２２を回転駆動することにより、レンジ切替バルブ２５などをレンジ信号の示すシフトレンジに対応する配置に移動させる装置である。アクチュエータ３０は、モータ３１と減速機３２を有する。

モータ３１は、三相の巻線３１Ｕ、３１Ｖ、３１Ｗ（図２参照）およびロータを有し、例えば三相のスイッチトリラクタンスモータなどの同期モータである。モータ３１は、電流を流す相の切替えパターン（すなわち通電パターン）に従って発生する吸引力によって回転する。吸引力は、ロータの回転角で示されるロータの各突極の現在位置と、通電パターンとの関係に従った方向に発生する。モータ３１は、吸引力の方向を同じ回転方向とするように、回転角の変動に従って通電パターンを切替えられることにより、回転を継続する。モータ３１は、発生する吸引力による加減速で追従可能な範囲において、通電パターンの切り替わりに従った速度で回転する。

減速機３２は、複数のギヤなどを含んで構成され、モータ３１の回転を所定の減速比で減速してシャフト２２およびディテントプレート２３に伝達する。減速機３２は、例えばモータ３１において数回転程度の回転角を、ディテントプレート２３において一度程度の姿勢変化となるように減速して伝達する。

アクチュエータ３０の出力軸の回転角、つまりシャフト２２の回転角は、出力軸センサ３３により検出される。出力軸センサ３３の検出値は、レンジ切替バルブ２５の移動位置に対応するため、変速機２０のシフトレンジを表していると言える。出力軸センサ３３から出力される検出信号は、第１マイコン４０と第２マイコン５０の両方に入力される。

第１マイコン４０および第２マイコン５０は、出力軸センサ３３で所定角度の回転が検出される毎にカウントを１つ増加させるシフトカウンタを有する。例えばシフトレンジをＰからＤに変更した場合には、図１０の（１２）欄の実線に示すようにシフトカウンタの値は変化する。

モータ３１の駆動は、レンジ信号に基づいて２つの制御系統により制御される。第１制御系統は、第１給電経路４１Ｕ、４１Ｖ、４１Ｗ、第１ドライバ４２、第１エンコーダ４３（第１センサ）および第１制御装置（第１マイコン４０）を備える。第２制御系統は、第２給電経路５１Ｕ、５１Ｖ、５１Ｗ、第２ドライバ５２、第２エンコーダ５３（第２センサ）および第２制御装置（第２マイコン５０）を備える。

第１給電経路４１Ｕ、４１Ｖ、４１Ｗおよび第２給電経路５１Ｕ、５１Ｖ、５１Ｗは、三相の巻線３１Ｕ、３１Ｖ、３１Ｗの各々に対して、電力供給する経路を形成する。第１給電経路４１Ｕ、４１Ｖ、４１Ｗおよび第２給電経路５１Ｕ、５１Ｖ、５１Ｗは、互いに並列接続されている。また、第１給電経路４１Ｕ、４１Ｖ、４１Ｗおよび第２給電経路５１Ｕ、５１Ｖ、５１Ｗは、三相の巻線３１Ｕ、３１Ｖ、３１Ｗの各々に直列接続されて給電経路を形成する。例えば、第１給電経路４１Ｕおよび第２給電経路５１Ｕは、Ｕ相の巻線３１Ｕに対して並列接続されている。各々の給電経路は、電力供給源の高電位側と低電位側（グランド側）に分岐する。

なお、第１給電経路に供給される電力は第１バッテリから供給され、第２給電経路に供給される電力は第２バッテリから供給される。つまり、第１および第２給電経路には、それぞれ異なるバッテリから電力供給される。なお、共通した１つのバッテリから第１および第２給電経路の各々に電力供給される構成であってもよい。

第１ドライバ４２は、各相に設けられた上下アームを形成する複数のスイッチ素子を有する。Ｕ相の上アームはスイッチＵＨ１により形成され、Ｕ相の下アームはスイッチＵＬ１により形成される。スイッチＵＨ１は、第１給電経路４１Ｕの高電位側の通電オンオフを切り替える。スイッチＵＬ１は、第１給電経路４１Ｕの低電位側の通電オンオフを切り替える。

同様にして、第１ドライバ４２に係るＶ相の上アームはスイッチＶＨ１により形成され、Ｖ相の下アームはスイッチＶＬ１により形成される。第１ドライバ４２に係るＷ相の上アームはスイッチＷＨ１により形成され、Ｗ相の下アームはスイッチＷＬ１により形成される。

第２ドライバ５２は、各相に設けられた上下アームを形成する複数のスイッチ素子を有する。Ｕ相の上アームはスイッチＵＨ２により形成され、Ｕ相の下アームはスイッチＵＬ２により形成される。スイッチＵＨ２は、第２給電経路５１Ｕの高電位側の通電オンオフを切り替える。スイッチＵＬ２は、第２給電経路５１Ｕの低電位側の通電オンオフを切り替える。

同様にして、第２ドライバ５２に係るＶ相の上アームはスイッチＶＨ２により形成され、Ｖ相の下アームはスイッチＶＬ２により形成される。第２ドライバ５２に係るＷ相の上アームはスイッチＷＨ２により形成され、Ｗ相の下アームはスイッチＷＬ２により形成される。

第１ドライバ４２が有する６つのスイッチＵＨ１、ＵＬ１、ＶＨ１、ＶＬ１、ＷＨ１、ＷＬ１は、第１給電経路の通電オンオフを切り替える第１スイッチに相当する。第２ドライバ５２が有する６つのスイッチＵＨ２、ＵＬ２、ＶＨ２、ＶＬ２、ＷＨ２、ＷＬ２は、第２給電経路の通電オンオフを切り替える第２スイッチに相当する。これらのスイッチ素子は、ＩＧＢＴでもよいしＭＯＳＦＥＴでもよい。

第１マイコン４０は、プロセッサ４０ａおよびメモリ４０ｂを有する。プロセッサ４０ａは、メモリ４０ｂに記憶されたプログラムに従って各種の演算処理を実行することで、第１ドライバ４２の作動を制御する。第２マイコン５０は、プロセッサ５０ａおよびメモリ５０ｂを有する。プロセッサ５０ａは、メモリ５０ｂに記憶されたプログラムに従って各種の演算処理を実行することで、第２ドライバ５２の作動を制御する。

例えば、Ｕ相巻線３１Ｕに高電位側から電力供給させる場合には、次のようにスイッチの通電オンオフを制御する。すなわち、第１マイコン４０は、Ｕ相上スイッチＵＨ１を通電オンかつＵ相下スイッチＵＬ１を通電オフさせ、尚且つ、第２マイコン５０は、Ｕ相上スイッチＵＨ２を通電オンかつＵ相下スイッチＵＬ２を通電オフさせる。

第１エンコーダ４３および第２エンコーダ５３は、モータ３１におけるロータの回転角を検出するためのセンサである。これらのエンコーダは、ロータと共に回転するセンサマグネット３１Ｍ（図３参照）による磁界の周期的な変動を検出する。第１エンコーダ４３は、ロータの回転角に応じた第１検出信号を、第１マイコン４０と第２マイコン５０の両方に出力する。第２エンコーダ５３は、ロータの回転角に応じた第２検出信号を、第１マイコン４０と第２マイコン５０の両方に出力する。

各々のエンコーダは、磁界の変動に応じた電圧値を出力するホール素子を有する。第１エンコーダ４３は、各相に設けられたホール素子ＨＵ１、ＨＶ１、ＨＷ１を有する。第２エンコーダ５３は、各相に設けられたホール素子ＨＵ２、ＨＶ２、ＨＷ２を有する。

図３に示すように、センサマグネット３１Ｍが有するＮ極とＳ極は、ロータの回転軸周りに等ピッチ（例えば４５度）で交互に並べられている。図４に示すように、ホール素子ＨＵ１、ＨＶ１、ＨＷ１は、ロータの回転軸周りに等ピッチ（例えば１２０度）で配置されている。ホール素子ＨＵ２、ＨＶ２、ＨＷ２も、ロータの回転軸周りに等ピッチ（例えば１２０度）で配置されている。また、第１エンコーダ４３のホール素子と第２エンコーダ５３のホール素子とは、回転軸周りに等ピッチ（例えば６０度）で交互に並べられている。

図５に示すように、これらのホール素子は、センサマグネット３１ＭのＮ極とＳ極に対向する位置に設けられている。そのため、ロータが回転すると、センサマグネット３１Ｍによる磁束位相は図６に示すように変化する。つまり、ロータが１回転すると、１つのホール素子は、Ｎ極の磁束ピーク値を４回検出することになる。換言すれば、ロータの機械角が３６０度変化すると、磁束位相変化の１周期３６０度が４回繰り返される。

第１エンコーダ４３および第２エンコーダ５３は、図７の（４）（８）欄に示すように、ホール素子の検出値に応じたパルス信号（出力値）を出力する。例えばホール素子ＨＵ１、ＨＶ１、ＨＷ１の検出値が閾値を超えて大きくなっている場合に、第１エンコーダ４３は、各相に対するパルスオン信号を出力する。

次に、図７を用いて、第１マイコン４０による第１ドライバ４２の制御内容、および第２マイコン５０による第２ドライバ５２の制御内容について説明する。

図７は、（１）欄に示すようにシフト指示がパーキングレンジＰからドライブレンジＤに切り替わった場合の各種値の時間変化を示す。

シフト指示変更に伴いモータ３１の駆動を開始させると、第１エンコーダ４３および第２エンコーダ５３の出力値は、（４）（８）欄に示すように変化する。第１エンコーダ４３の出力値は、第１マイコン４０と第２マイコン５０の両方に出力される。第２エンコーダ５３の出力値も、第１マイコン４０と第２マイコン５０の両方に出力される。

第１マイコン４０は、第１エンコーダ４３の各相の出力値が変化する毎に、（２）欄に示す第１エンコーダパルスを発生させる。さらに第１マイコン４０は、第１エンコーダパルスが発生する毎に、（３）欄に示す第１エンコーダカウントを１つ増加させる。第２マイコン５０は、第２エンコーダ５３の各相の出力値が変化する毎に、（６）欄に示す第２エンコーダパルスを発生させる。さらに第２マイコン５０は、第２エンコーダパルスが発生する毎に、（７）欄に示す第２エンコーダカウントを１つ増加させる。

第１マイコン４０は、モータ３１を駆動させる要求がある場合に、（５）欄に示すように６つのスイッチＵＨ１、ＵＬ１、ＶＨ１、ＶＬ１、ＷＨ１、ＷＬ１のオンオフパターンを設定する。各スイッチのオン時期とオフ時期は、（２）欄に示す第１エンコーダパルスの発生時期と一致する。すなわち、第１エンコーダ４３から出力される第１検出信号に対応する第１オン時期が、第１ベース時期に相当する。そして、第１マイコン４０は、第１ベース時期を第１オン時期に設定している。

例えば、（４）欄に示すｔ１１時期は、Ｕ相の第１エンコーダ出力、つまりホール素子ＨＵ１によるパルス信号が、オフからオンに切り替わった時期を示す。また、ｔ１３時期は、Ｖ相の第１エンコーダ出力、つまりホール素子ＨＶ１によるパルス信号が、オフからオンに切り替わった時期を示す。そして、これらｔ１１時期とｔ１３時期の中間時期が、（５）欄のｔ１２時期に示す第１ベース時期（第１オン時期）に設定されている。

また、（８）欄に示すｔ２１時期は、Ｕ相の第２エンコーダ出力、つまりホール素子ＨＵ２によるパルス信号が、オフからオンに切り替わった時期を示す。また、ｔ２３時期は、Ｖ相の第２エンコーダ出力、つまりホール素子ＨＶ２によるパルス信号が、オフからオンに切り替わった時期を示す。そして、これらｔ２１時期とｔ２３時期の中間時期が、（９）欄のｔ２２時期に示す第２ベース時期に設定されている。

ここで、エンコーダの個体差や取付位置のバラツキ等に起因して、各相における第１エンコーダ出力と第２エンコーダ出力はズレが生じ得る。図７に示す例では、第２ベース時期ｔ２２が第１ベース時期ｔ１２（第１オン時期）よりも僅かに遅れている。そのため、これらのベース時期をそのままオン時期に設定すると、巻線３１Ｕ、３１Ｖ、３１Ｗへ第１給電経路４１Ｕ、４１Ｖ、４１Ｗから電力供給される時期と、第２給電経路５１Ｕ、５１Ｖ、５１Ｗから電力供給される時期とでずれてしまう。

そこで本実施形態では、図８の（５）（９）欄に示すように、第１オン時期と第２オン時期を互いに同期させている。具体的には、第２マイコン５０は、第２ベース時期ｔ２２を第１ベース時期ｔ１２と一致させるように補正し、その補正後の時期を第２オン時期として設定する。さらに第２マイコン５０は、第１オフ時期と第２オフ時期についても、オン時期と同様に互いに同期させている。

このように第１オン時期と第２オン時期を同期させて、第１給電経路４１Ｕ、４１Ｖ、４１Ｗと第２給電経路５１Ｕ、５１Ｖ、５１Ｗの両方から巻線３１Ｕ、３１Ｖ、３１Ｗへ電力供給した結果、各相に流れるモータ電流は（１１）欄に示すように変化する。

図９に示す比較例では、第１エンコーダ４３の割込み時期である第１ベース時期ｔ１２が第１オン時期に設定され、かつ、第２エンコーダ５３の割込み時期である第２ベース時期ｔ２２が第２オン時期に設定されている。この場合、先述したように第１エンコーダ出力時期と第２エンコーダ出力時期とにズレが生じていると、モータ電流波形は図９の下段に示す形状になる。すなわち、通電開始時期からのモータ電流の上昇速度が遅くなり、モータ電流が飽和値（１００％）に達する時期ｔ３０までの時間が長くなる。その結果、図８の（１２）欄の点線に示すように、シフトカウンタの上昇速度が遅くなり、シフト切替時間が長くなる。

これに対し、図１０に示す本実施形態では、第２オン時期を第１オン時期と同期させるように第２ベース時期ｔ２２を補正している。そのため、モータ電流波形は図１０の下段に示す形状になる。すなわち、通電開始時期からのモータ電流の上昇速度が速くなり、モータ電流が飽和値（１００％）に達する時期ｔ３１までの時間が短くなる。その結果、図８の（１２）欄の実線に示すように、シフトカウンタの上昇速度が速くなり、シフト切替時間が短くなる。

さらに、図９に示す比較例では、第２オフ時期ｔ２６についても、オン時期と同様にして第１オフ時期ｔ１６とずれている。その結果、第１ドライバ４２による通電オフ開始時期ｔ１６からのモータ電流の低下速度が遅くなり、モータ電流がゼロに達する時期ｔ４０までの時間が長くなる。

これに対し図１０に示す本実施形態では、第２オフ時期についても、オン時期と同様にして第１オフ時期と同期させている。そのため、通電オフ時期からのモータ電流の低下速度が速くなり、モータ電流がゼロに達する時期ｔ４１までの時間が短くなる。

図１１および図１２は、第１マイコン４０および第２マイコン５０により実行される処理のうち、上述の如くオン時期を同期させる処理の一例を示す。図１１および図１２に示す処理は両方とも、第１マイコン４０のプロセッサ４０ａと第２マイコン５０のプロセッサ５０ａの各々で同様に実行される。図１１に示す処理は、第１エンコーダパルスが立ち上がる毎に実行される割込み処理である。図１２に示す処理は、第２エンコーダパルスが立ち上がる毎に実行される割込み処理である。

図１１のステップＳ１０Ａでは、第１エンコーダ４３から出力される各相のパルス信号（出力値）を読み込む。続くステップＳ１１Ａでは、読み込んだ第１エンコーダ４３のパルス信号がローレベルからハイレベルに変化したか否かを判定する。ハイレベルに変化したと判定された場合、ステップＳ１２Ａにおいて、図７（３）欄に示すように第１エンコーダカウントＣ１を１つ増加させる。続くステップＳ１３では、第１エンコーダカウントＣ１が図７（７）欄に示す第２エンコーダカウントＣ２と同一値であるか否かを判定する。

同一値でないと判定された場合には、ステップＳ１４にてエンコーダカウント同一フラグをオフにして、続くステップＳ１６Ａにて通電切替処理を実行する。

図１１の処理を第１マイコン４０が実行している場合には、ステップＳ１６Ａによる通電切替処理では、図７（５）欄に例示されるように６つのスイッチＵＨ１、ＵＬ１、ＶＨ１、ＶＬ１、ＷＨ１、ＷＬ１のオンオフパターンを設定する。そして、このパターンに従って第１ドライバ４２へ指令信号を出力する。

図１１の処理を第２マイコン５０が実行している場合には、ステップＳ１６Ａによる通電切替処理では、図８（１０）欄に例示されるように６つのスイッチＵＨ２、ＵＬ２、ＶＨ２、ＶＬ２、ＷＨ２、ＷＬ２のオンオフパターンを設定する。そして、このパターンに従って第２ドライバ５２へ指令信号を出力する。

上記パターンは、３相の各々について第１オン時期を第２オン時期に同期させるように設定される。この設定では、第１ベース時期または第２ベース時期を第１オン時期として設定する。例えば、第１ベース時期ｔ１２と第２ベース時期ｔ２２のうち早い方の時期を第１オン時期として設定してもよいし、遅い方の時期を第１オン時期として設定してもよい。図８および図９の例では、第１ベース時期ｔ１２が第２ベース時期ｔ２２より早い時期であるため、第１オン時期および第２オン時期を第１ベース時期ｔ１２に設定している。

一方、ステップＳ１３にてエンコーダカウントＣ１、Ｃ２が同一値であると判定された場合には、ステップＳ１５にてエンコーダカウント同一フラグをオンにする。図１１の処理を第１マイコン４０が実行している場合には、第１ベース時期ｔ１２を第１オン時期として設定する。図１１の処理を第２マイコン５０が実行している場合には、第２ベース時期ｔ２２を第２オン時期として設定する。

図１２のステップＳ１０Ｂでは、第２エンコーダ５３から出力される各相のパルス信号（出力値）を読み込む。続くステップＳ１１Ｂでは、読み込んだ第２エンコーダ５３のパルス信号がローレベルからハイレベルに変化したか否かを判定する。ハイレベルに変化したと判定された場合、ステップＳ１２Ｂにおいて、図７（７）欄に示すように第２エンコーダカウントＣ２を１つ増加させる。続くステップＳ１３、Ｓ１４、Ｓ１５では、図１１と同様の処理を実行する。

図１２の処理を第１マイコン４０が実行している場合には、ステップＳ１６Ｂによる通電切替処理では、図７（５）欄に例示されるように６つのスイッチＵＨ１、ＵＬ１、ＶＨ１、ＶＬ１、ＷＨ１、ＷＬ１のオンオフパターンを設定する。そして、このパターンに従って第１ドライバ４２へ指令信号を出力する。

図１２の処理を第２マイコン５０が実行している場合には、ステップＳ１６Ａによる通電切替処理では、図８（１０）欄に例示されるように６つのスイッチＵＨ２、ＵＬ２、ＶＨ２、ＶＬ２、ＷＨ２、ＷＬ２のオンオフパターンを設定する。そして、このパターンに従って第２ドライバ５２へ指令信号を出力する。

上記パターンは、３相の各々について第２オン時期を第１オン時期に同期させるように設定される。この設定では、第１ベース時期または第２ベース時期を第２オン時期として設定する。例えば、第１ベース時期ｔ１２と第２ベース時期ｔ２２のうち早い方の時期を第２オン時期として設定してもよいし、遅い方の時期を第２オン時期として設定してもよい。

第１マイコン４０および第２マイコン５０のいずれについても、同一フラグがオフにされている場合には、第１ベース時期ｔ１２および第２ベース時期ｔ２２の一方を補正して、第１オン時期と第２オン時期を同期させる。同一フラグがオンにされている場合には、第１ベース時期ｔ１２をそのまま第１オン時期に設定するとともに、第２ベース時期ｔ２２をそのまま第２オン時期に設定する。そして、これらの設定に従って第１ドライバ４２および第２ドライバ５２の作動を制御する。

以上に説明した本実施形態によれば、第１マイコン４０および第２マイコン５０は、第１エンコーダ４３の出力時期と第２エンコーダ５３の出力時期が異なる場合に、第１オン時期と第２オン時期を互いに同期させる。そのため、各相の巻線３１Ｕ、３１Ｖ、３１Ｗに第１給電経路４１Ｕと第２給電経路から電力供給するにあたり、第１給電経路４１Ｕと第２給電経路の両方から同時に電力供給開始されるようになる。よって、通電オン直後におけるモータ電流の上昇速度が遅くなることを抑制でき、レンジ切換を指令してから実際に切替わるまでに要する応答時間を短くできる。つまり、シフトレンジの切替え応答性低下を抑制しつつ、２つの給電経路から電力供給するといった冗長化を実現できる。

さらに本実施形態によれば、第１オン時期および第２オン時期の両方とも、第１ベース時期または第２ベース時期に設定される。そのため、第１オン時期および第２オン時期を、第１ベース時期と第２ベース時期の間の時期に設定する場合に比べて、第１および第２マイコン４０、５０によるオン時期設定の処理負荷を軽減できる。

＜第２実施形態＞
本実施形態では、先述した図１１と図１２の処理を、図１３と図１４の処理に変更している。図１１および図１２と同様にして、図１３および図１４に示す処理は両方とも、第１マイコン４０と第２マイコン５０の各々で同様に実行される。

図１３のステップＳ１０Ａ、Ｓ１１Ａでは、図１１と同様にして、第１エンコーダ４３から出力される各相のパルス信号を読み込み、そのパルス信号がローレベルからハイレベルに変化したか否かを判定する。ハイレベルに変化したと判定された場合、続くステップＳ１７Ａにおいて、第１エンコーダ出力値の立上りタイミングｔ１と、第１エンコーダカウントＣ１の値とを関連付けて記憶させる。続くステップＳ１８Ａでは、第１エンコーダカウントＣ１を１つ増加させる。

図１４のステップＳ１０Ｂ、Ｓ１１Ｂでは、図１２と同様にして、第２エンコーダ５３から出力される各相のパルス信号を読み込み、そのパルス信号がローレベルからハイレベルに変化したか否かを判定する。ハイレベルに変化したと判定された場合、続くステップＳ１７Ｂにおいて、第２エンコーダ出力値の立上りタイミングｔ２と、第２エンコーダカウントＣ２の値とを関連付けて記憶させる。続くステップＳ１８Ｂでは、第２エンコーダカウントＣ２を１つ増加させる。

そして、第１マイコン４０および第２マイコン５０の少なくとも一方は、所定の回転角度を第１エンコーダ４３が検出した時期と、その回転角度を第２エンコーダ５３が検出した時期とのズレ量を算出する。具体的には、上述の如く関連付けられたタイミングｔ１とカウントＣ１のうち、カウントＣ１が所定値になった時のタイミングｔ１を抽出する。また、上述の如く関連付けられたタイミングｔ２とカウントＣ２のうち、カウントＣ２が所定値になった時のタイミングｔ２を抽出する。そして、これらのタイミングｔ１、ｔ２のズレ量を、上記ズレ量として算出する。

なお、ステップＳ１７Ａ、Ｓ１７Ｂの処理を実行している時のマイコン４０、５０は、第１検出信号の変化時期と第２検出信号の変化時期とのズレ量を算出する「ズレ量算出部」に相当する。

また、第１マイコン４０および第２マイコン５０は、第１ベース時期および第２ベース時期の少なくとも一方を、互いの時期が上記ズレ量の分だけ近づくように補正する。そして、補正後の時期を、第１オン時期および第２オン時期として設定する。

以上により、本実施形態によれば、実際のズレ量を検出し、そのズレ量分だけ補正する。つまり、第１オン時期は、第１ベース時期を第２ベース時期に近づけるように補正した時期に設定される。また、第２オン時期は、第２ベース時期を第１ベース時期に近づけるように補正した時期に設定される。そのため、第１給電経路４１Ｕからの電力供給開始時期と、第２給電経路からの電力供給開始時期を同一にすることを、高精度で実現できる。

さらに本実施形態によれば、第１エンコーダ４３と第２エンコーダ５３がレンジ切換中に検出信号を出力する毎にズレ量が算出される。そのため、両給電経路からの給電開始を高精度で同期させることができる。

なお、ズレ量は、第１エンコーダ出力値と第２エンコーダ出力値の立ち上がりの時間差から算出されてもよいし、立下りの時間差から算出されてもよい。また、立ち上がりと立下りの平均の差から算出されてもよい。

＜第３実施形態＞
本実施形態では、第１検出信号の変化時期と第２検出信号の変化時期とのズレ量が学習される。そして、学習されたズレ量は、今回の第１オン時期と第２オン時期の設定に用いられることに加え、次回以降の設定にも用いられる。

さらに本実施形態では、第１マイコン４０と第２マイコン５０は、３相のうち所定の１相に対する第１検出信号の変化時期と第２検出信号の変化時期とのズレ量を算出する。そして、３相の各々について、算出されたズレ量をゼロにするように第１オン時期と第２オン時期を設定する。

以下、図１５、図１６および図１７を用いて、上記学習を実現するための制御の一例について説明する。図１５～図１７に示す処理は全て、第１マイコン４０と第２マイコン５０の各々で同様に実行される。図１５に示す処理は、第１エンコーダパルスが立ち上がる毎に実行される割込み処理である。図１６に示す処理は、第２エンコーダパルスが立ち上がる毎に実行される割込み処理である。図１７に示す処理は、上記学習を実行する処理である。

図１５のステップＳ９Ａでは、後述する第１読込完了フラグがオフであるか否かを判定する。オフと判定された場合には、続くステップＳ１０Ａにおいて、第１エンコーダ４３から出力されているパルス信号（出力値）を読み込む。続くステップＳ１１Ａでは、読み込んだ第１エンコーダ４３のパルス信号がローレベルからハイレベルに変化したか否かを判定する。ハイレベルに変化したと判定された場合、ステップＳ１９Ａにおいて、第１エンコーダ出力値の立ち上がりタイミングｔ１を記録する。この立ち上がりタイミングｔ１は、図７（４）欄に示す例ではｔ１１時期に相当する。続くステップＳ２０Ａでは、第１読込完了フラグをオンにする。

図１６のステップＳ９Ｂでは、後述する第２読込完了フラグがオフであるか否かを判定する。オフと判定された場合には、続くステップＳ１０Ｂにおいて、第２エンコーダ５３から出力されているパルス信号（出力値）を読み込む。続くステップＳ１１Ｂでは、読み込んだ第２エンコーダ５３のパルス信号がローレベルからハイレベルに変化したか否かを判定する。ハイレベルに変化したと判定された場合、ステップＳ１９Ｂにおいて、第２エンコーダ出力値の立ち上がりタイミングｔ２を記録する。この立ち上がりタイミングｔ２は、図７（８）欄に示す例ではｔ２１時期に相当する。続くステップＳ２０Ｂでは、第２読込完了フラグをオンにする。

図１７のステップＳ３０では、図７（１）欄に例示されるシフト指示が変化したか否かを判定する。変化したと判定された場合には、続くステップＳ３１において、第１読込完了フラグと第２読込完了フラグをオフにする。次のステップＳ３２では、図８（１２）欄に例示されるシフトカウンタが変化し始めたか否かを判定する。変化し始めたと判定された場合には、続くステップＳ３３において、その時のモータ回転速度、つまり単位時間当たりのモータ３１の回転数を算出して記録する。

続くステップＳ３４では、先述したステップＳ１９Ａ、Ｓ１９Ｂで記録された立ち上がりタイミングｔ１、ｔ２の時間差を算出する。この時間差は、第１検出信号の変化時期と第２検出信号の変化時期とのズレ量に相当する。

続くステップＳ３５では、ステップＳ３３で記録したモータ回転数と、ステップＳ３４で算出した時間差（ズレ量）とに基づき、第１エンコーダ４３と第２エンコーダ５３とのズレ角を算出する。このズレ角は、第１エンコーダ４３で検出されたモータ３１の回転角度と、第２エンコーダ５３で検出されたモータ３１の回転角度との差分である。つまり、立ち上がりタイミングｔ１、ｔ２の時間差が大きいほど、ズレ角は大きくなる。また、モータ回転速度が速いほどズレ角は大きくなる。

そして、第１ベース時期および第２ベース時期の少なくとも一方を補正して、第１オン時期と第２オン時期を同期させるにあたり、上述の如く算出されたズレ角の分だけ補正する。また、３相のうち、検出信号が最初に変化した１相に対する第１検出信号の変化時期と第２検出信号の変化時期とのズレ量を用いて、ズレ角を算出する。そして、３相の各々について、算出されたズレ角の分だけ上記補正を行う。

以上により、図１５の制御によれば、第１エンコーダ４３のパルス信号がローレベルからハイレベルに変化した時期が一度記録されれば、それ以降は、シフト切替指示が変化しない限り、同じ立ち上がりタイミングｔ１の値が同期制御に用いられる。つまり、第１エンコーダ出力値の立ち上がりタイミングｔ１が学習される。

また、図１６の制御によれば、第２エンコーダ５３のパルス信号がローレベルからハイレベルに変化した時期が一度記録されれば、それ以降は、シフト切替指示が変化しない限り、同じ立ち上がりタイミングｔ２の値が同期制御に用いられる。つまり、第２エンコーダ出力値の立ち上がりタイミングｔ２が学習される。

このように学習されたズレ角は、以降の同期制御にも用いられる。よって、エンコーダ出力値のパルスが立ち上がる毎にズレ角を算出する場合に比べて、第１マイコン４０および第２マイコン５０の演算処理負荷が軽減される。

また、３相のうち、検出信号が最初に変化した１相についてズレ角を算出し、残りの２相については最初の１相で算出されたズレ角を適用して同期制御を実行する。そのため、各相にてズレ角を算出する場合に比べて、第１マイコン４０および第２マイコン５０の演算処理負荷が軽減される。

以上により、本実施形態によれば、３相のうち所定の１相に対する第１検出信号の変化時期と第２検出信号の変化時期とのズレ量を算出する。そして、算出された所定相のズレ量をゼロにするように、３相の各々について第１および第２オン時期を設定することで、第１オン時期と第２オン時期の同期を実現させる。そのため、３相各々についてズレ量を算出する場合に比べて、第１マイコン４０および第２マイコン５０の演算処理負荷が軽減される。

＜第４実施形態＞
上記第３実施形態では、３相のうちの１相についてズレ角が学習され、残りの２層については学習された１相のズレ角を用いて同期制御される。これに対し本実施形態では、３相の各々について、ズレ角が学習されそのズレ角を用いて同期制御される。

以下、図１８、図１９および図２０を用いて、上記学習を実現するための制御の一例について説明する。図１８～図２０に示す処理は全て、第１マイコン４０と第２マイコン５０の各々で同様に実行される。図１８に示す処理は、第１エンコーダパルスが立ち上がる毎に実行される割込み処理である。図１９に示す処理は、第２エンコーダパルスが立ち上がる毎に実行される割込み処理である。図２０に示す処理は、上記学習を実行する処理である。

図１８のステップＳ４０Ａでは、後述するＵ相第１読込完了フラグがオフであるか否かを判定する。オフと判定された場合には、続くステップＳ４１Ａにおいて、第１エンコーダ４３から出力されるＵ相のパルス信号である、Ｕ相第１エンコーダ出力値を読み込む。続くステップＳ４２Ａでは、読み込んだＵ相第１エンコーダ出力がローレベルからハイレベルに変化したか否かを判定する。

ハイレベルに変化したと判定された場合、ステップＳ４３Ａにおいて、Ｕ相第１エンコーダ出力値の立ち上がりタイミングｔｕ１を記録する。この立ち上がりタイミングｔｕ１は、図７（４）欄に示す例ではｔ１１時期に相当する。さらにステップＳ４３Ａでは、Ｕ相第１読込完了フラグをオンにする。

図１８のステップＳ４４Ａでは、後述するＶ相第１読込完了フラグがオフであるか否かを判定する。オフと判定された場合には、続くステップＳ４５Ａにおいて、第１エンコーダ４３から出力されるＶ相のパルス信号である、Ｖ相第１エンコーダ出力値を読み込む。続くステップＳ４６Ａでは、読み込んだＶ相第１エンコーダ出力がローレベルからハイレベルに変化したか否かを判定する。

ハイレベルに変化したと判定された場合、ステップＳ４７Ａにおいて、Ｖ相第１エンコーダ出力値の立ち上がりタイミングｔｖ１を記録する。この立ち上がりタイミングｔｖ１は、図７（４）欄に示す例ではｔ１３時期に相当する。さらにステップＳ４７Ａでは、Ｖ相第１読込完了フラグをオンにする。

図１８のステップＳ４８Ａでは、後述するＷ相第１読込完了フラグがオフであるか否かを判定する。オフと判定された場合には、続くステップＳ４９Ａにおいて、第１エンコーダ４３から出力されるＷ相のパルス信号である、Ｗ相第１エンコーダ出力値を読み込む。続くステップＳ５０Ａでは、読み込んだＷ相第１エンコーダ出力がローレベルからハイレベルに変化したか否かを判定する。

ハイレベルに変化したと判定された場合、ステップＳ５１Ａにおいて、Ｗ相第１エンコーダ出力値の立ち上がりタイミングｔｗ１を記録する。この立ち上がりタイミングｔｗ１は、図７（４）欄に示す例ではｔ１４時期に相当する。さらにステップＳ５１Ａでは、Ｗ相第１読込完了フラグをオンにする。

図１９の処理では、第１エンコーダ出力に係る図１８の処理と同様の処理を、第２エンコーダ出力について実行する。すなわち、ステップＳ４０Ｂ、Ｓ４１Ｂ、Ｓ４２Ｂ、Ｓ４３Ｂにおいて、Ｕ相第２エンコーダ出力の立ち上がりタイミングｔｕ２を記録するとともに、Ｕ相第２読込完了フラグをオンにする。この立ち上がりタイミングｔｕ２は、図７（８）欄に示す例ではｔ２１時期に相当する。

また、ステップＳ４４Ｂ、Ｓ４５Ｂ、Ｓ４６Ｂ、Ｓ４７Ｂにおいて、Ｖ相第２エンコーダ出力の立ち上がりタイミングｔｖ２を記録するとともに、Ｖ相第２読込完了フラグをオンにする。この立ち上がりタイミングｔｖ２は、図７（８）欄に示す例ではｔ２３時期に相当する。

また、ステップＳ４８Ｂ、Ｓ４９Ｂ、Ｓ５０Ｂ、Ｓ５１Ｂにおいて、Ｗ相第２エンコーダ出力の立ち上がりタイミングｔｗ２を記録するとともに、Ｗ相第２読込完了フラグをオンにする。この立ち上がりタイミングｔｗ２は、図７（８）欄に示す例ではｔ２４時期に相当する。

図２０のステップＳ３０では、図１７の処理と同様にしてシフト指示が変化したか否かを判定する。変化したと判定された場合には、続くステップＳ３１Ｃにおいて、全相についての第１読込完了フラグと第２読込完了フラグをオフにする。次のステップＳ３２では、シフトカウンタが変化し始めたか否かを判定する。変化し始めたと判定された場合には、続くステップＳ３３において、その時のモータ回転速度を算出して記録する。

続くステップＳ３４Ｃでは、先述したステップＳ４３Ａ、Ｓ４３Ｂで記録された立ち上がりタイミングｔｕ１、ｔｕ２の時間差を算出する。この時間差は、Ｕ相に係るズレ量に相当する。さらにステップＳ３４Ｃでは、先述したステップＳ４７Ａ、Ｓ４７Ｂで記録された立ち上がりタイミングｔｖ１、ｔｖ２の時間差を算出する。この時間差は、Ｖ相に係るズレ量に相当する。さらにステップＳ３４Ｃでは、先述したステップＳ５１Ａ、Ｓ５１Ｂで記録された立ち上がりタイミングｔｗ１、ｔｗ２の時間差を算出する。この時間差は、Ｗ相に係るズレ量に相当する。

続くステップＳ３５Ｃでは、ステップＳ３３で記録したモータ回転速度と、ステップＳ３４Ｃで算出した各相の時間差（ズレ量）とに基づき、第１エンコーダ４３と第２エンコーダ５３との、各相のズレ角を算出する。

そして、Ｕ相、Ｖ相、Ｗ相の各々について、第１ベース時期および第２ベース時期の少なくとも一方を補正して第１オン時期と第２オン時期を同期させるにあたり、上述の如く算出されたズレ角の分だけ補正する。

以上により、図１８の制御によれば、第１エンコーダ４３のパルス信号がローレベルからハイレベルに変化した時期が一度記録されれば、それ以降は、シフト切替指示が変化しない限り、同じ立ち上がりタイミングｔｕ１～ｔｗ１の値が同期制御に用いられる。つまり、第１エンコーダ出力値の立ち上がりタイミングｔｕ１～ｔｗ１が学習される。

また、図１９の制御によれば、第２エンコーダ５３のパルス信号がローレベルからハイレベルに変化した時期が一度記録されれば、それ以降は、シフト切替指示が変化しない限り、同じ立ち上がりタイミングｔｕ２～ｔｗ２の値が同期制御に用いられる。つまり、第２エンコーダ出力値の立ち上がりタイミングｔｕ２～ｔｗ２が学習される。

このように学習された各相のズレ角は、以降の同期制御にも用いられる。よって、エンコーダ出力値のパルスが立ち上がる毎に各相のズレ角を算出する場合に比べて、第１マイコン４０および第２マイコン５０の演算処理負荷が軽減される。

また、各相にてズレ角を算出するので、最初の１相で算出されたズレ角を適用して残りの２相を同期制御する場合に比べて、高精度で同期させることができる。

＜第５実施形態＞
図２１～図２３は、本実施形態において、第１オン時期と第２オン時期を同期させる処理の一例を示す。図２１は、第１マイコン４０が第１ドライバ４２の作動を制御するための処理手順である。図２３は、第２マイコン５０が第２ドライバ５２の作動を制御するための処理手順である。

図２１に示す処理は、第１エンコーダパルスが立ち上がる間隔よりも短い周期で定期的に、第１マイコン４０により実行される。先ず、図２１のステップＳ５０において、図７（３）欄に示す第１エンコーダカウントＣ１と、図７（７）欄に示す第２エンコーダカウントＣ２が、同一の値であるか否かを判定する。

両カウント値が同一であると判定された場合、続くステップＳ５１において、第１エンコーダ出力値の立上りタイミングｔ１と、第２エンコーダ出力値の立上りタイミングｔ２との時間差の半分の値（ｔ１－ｔ２）／２を算出する。そして、この半分の値の過去１０回分の平均値を、通電進遅角量として算出する。続くステップＳ５２では、第１エンコーダ出力値の立上りタイミングｔ１が、第２エンコーダ出力値の立上りタイミングｔ２より早いか否かを判定する。

ｔ１がｔ２より早くないと否定判定された場合には、ステップＳ５３Ａにおいて、第１ドライバ４２が有する６つのスイッチの通電切替タイミングを、ステップＳ５１で算出した平均値の分だけ進角させる。具体的には、第１エンコーダ４３により検出された回転角に対応する第１ベース時期を、上記平均値の分だけ早くするように補正し、その補正後の時期を第１オン時期とする。或いは、第１エンコーダ４３により検出された回転角を、上記平均値の分だけ進角させるように補正する。

ｔ１がｔ２より早いと肯定判定された場合には、ステップＳ５４Ａにおいて、第１ドライバ４２が有する６つのスイッチの通電切替タイミングを、ステップＳ５１で算出した平均値の分だけ遅角させる。具体的には、第１エンコーダ４３により検出された回転角に対応する第１ベース時期を、上記平均値の分だけ遅くするように補正し、その補正後の時期を第１オン時期とする。或いは、第１エンコーダ４３により検出された回転角を、上記平均値の分だけ遅角させるように補正する。

ステップＳ５０にて両カウント値が同一でないと判定された場合には、続くステップＳ５５において、過去に算出した通電進遅角量の最新値で、通電切替タイミングつまり第１オン時期を決定する。

図２３に示す処理は、第２エンコーダパルスが立ち上がる間隔よりも短い周期で定期的に、第２マイコン５０により実行される。図２３の処理では、図２１のステップＳ５３Ａ、Ｓ５４Ａを、ステップＳ５３Ｂ、Ｓ５４Ｂに変更した内容である。

ステップＳ５３Ｂでは、第２ドライバ５２が有する６つのスイッチの通電切替タイミングを、ステップＳ５１で算出した平均値の分だけ進角させる。具体的には、第２エンコーダ５３により検出された回転角に対応する第２ベース時期を、上記平均値の分だけ早くするように補正し、その補正後の時期を第２オン時期とする。或いは、第２エンコーダ５３により検出された回転角を、上記平均値の分だけ進角させるように補正する。

ステップＳ５４Ｂにおいて、第２ドライバ５２が有する６つのスイッチの通電切替タイミングを、ステップＳ５１で算出した平均値の分だけ遅角させる。具体的には、第２エンコーダ５３により検出された回転角に対応する第２ベース時期を、上記平均値の分だけ遅くするように補正し、その補正後の時期を第２オン時期とする。或いは、第２エンコーダ５３により検出された回転角を、上記平均値の分だけ遅角させるように補正する。

図２２に示す処理は両方とも、所定の演算周期で定期的に、第１マイコン４０と第２マイコン５０の各々で同様に実行される。先ずステップＳ６０において、シフト切替中であるか否かを判定する。例えば、図７（１）欄に例示されるシフト指示が変化している場合に、シフト切替中であると判定する。

シフト切替中と判定された場合、続くステップＳ６１において、通電切替タイミングであるか否かを判定する。通電切替タイミングであると判定された場合、続くステップＳ６２において、以下に説明する通電切替処理を実行する。すなわち、第１マイコン４０は、図２１で決定した通電切替タイミングで第１ドライバ４２に対して通電切替処理を実行する。第２マイコン５０は、図２３で決定した通電切替タイミングで第２ドライバ５２に対して通電切替処理を実行する。

以上により、本実施形態によれば、第２エンコーダ出力値の立上りタイミングに加えて、第１エンコーダ出力値の立上りタイミングも通電切替タイミングに反映させている。よって、第１オン時期と第２オン時期を互いに同期させることを、高精度で実現できる。

＜第６実施形態＞
本実施形態では、先述した図２１と図２３の処理を、図２４と図２５の処理に変更している。なお、先述した図２２の処理は、本実施形態でも、第１マイコン４０と第２マイコン５０の各々で同様に実行される。

図２４に示す処理は、第１エンコーダパルスが立ち上がる間隔よりも短い周期で定期的に、第１マイコン４０により実行される。先ず、図２４のステップＳ５０Ｃにおいて、その時のモータ回転速度、つまり単位時間当たりのモータ３１の回転数を算出して記録する。

続くステップＳ５１Ｃでは、第１エンコーダ出力値の立上りタイミングｔ１と第２エンコーダ出力値の立上りタイミングｔ２との時間差と、ステップＳ５０Ｃで記録したモータ回転数とから、第１エンコーダ４３と第２エンコーダ５３とのズレ角を算出する。そして、このズレ角が大きいほど、通電進遅角量を大きい値に算出する。上記ズレ角は、先述した定義と同様であり、第１エンコーダ４３で検出された回転角度と第２エンコーダ５３で検出された回転角度との差分である。

ステップＳ５２にてｔ１がｔ２より早くないと否定判定された場合には、ステップＳ５３Ａにおいて、第１ドライバ４２が有する６つのスイッチの通電切替タイミングを、ステップＳ５１Ｃで算出した通電進遅角量の分だけ進角させる。ステップＳ５２にてｔ１がｔ２より早いと肯定判定された場合には、ステップＳ５４Ａにおいて、第１ドライバ４２が有する６つのスイッチの通電切替タイミングを、ステップＳ５１Ｃで算出した通電進遅角量の分だけ遅角させる。

図２５に示す処理は、第２エンコーダパルスが立ち上がる間隔よりも短い周期で定期的に、第２マイコン５０により実行される。先ず、図２５のステップＳ５０Ｃにおいて、その時のモータ回転速度（回転数）を算出して記録する。続くステップＳ５１Ｃでは、両エンコーダ出力値の時間差とステップＳ５０Ｃで記録したモータ回転数とから、両エンコーダのズレ角を算出する。そして、このズレ角に基づき通電進遅角量を算出する。

ステップＳ５２にてｔ１がｔ２より早くないと否定判定された場合には、ステップＳ５３Ｂにおいて、第２ドライバ５２が有する６つのスイッチの通電切替タイミングを、ステップＳ５１Ｃで算出した通電進遅角量の分だけ遅角させる。ステップＳ５２にてｔ１がｔ２より早いと肯定判定された場合には、ステップＳ５４Ｂにおいて、第２ドライバ５２が有する６つのスイッチの通電切替タイミングを、ステップＳ５１Ｃで算出した通電進遅角量の分だけ進角させる。

なお、本実施形態に係る図２２のステップＳ６２では、第１マイコン４０は、図２４で決定した通電切替タイミングで第１ドライバ４２に対して通電切替処理を実行する。第２マイコン５０は、図２５で決定した通電切替タイミングで第２ドライバ５２に対して通電切替処理を実行する。

＜第７実施形態＞
本実施形態では、先述した図２４と図２５の処理を、図１８と図１９と組み合わせて図２６と図２７の処理に変更している。なお、先述した図２２の処理は、本実施形態でも、第１マイコン４０と第２マイコン５０の各々で同様に実行される。

図２６に示す処理は、第１エンコーダパルスが立ち上がる間隔よりも短い周期で定期的に、第１マイコン４０により実行される。先ず、図２６のステップＳ５０Ｃにおいて、その時のモータ回転速度、つまり単位時間当たりのモータ３１の回転数を算出して記録する。

続くステップＳ５０ｕでは、Ｕ相、Ｖ相およびＷ相へ順次給電するにあたり、次タイミングの通電相がＵ相であるか否かを判定する。次の通電タイミングがＵ相であると判定された場合には、続くステップＳ５１ｕにおいて、Ｕ相第１エンコーダ出力値の立上りタイミングｔｕ１とＵ相第２エンコーダ出力値の立上りタイミングｔｕ２との時間差を取得する。そして、取得した時間差と、ステップＳ５０Ｃで記録したモータ回転数とから、Ｕ相ホール素子に係る第１エンコーダ４３と第２エンコーダ５３とのズレ角を算出する。加えて、このズレ角が大きいほど、通電進遅角量を大きい値に算出する。

ステップＳ５２ｕにてｔｕ１がｔｕ２より早くないと否定判定された場合には、ステップＳ５３Ａにおいて、第１ドライバ４２が有するＵ相スイッチＵＨ１、ＵＬ１の通電切替タイミングを、ステップＳ５１ｕで算出した通電進遅角量の分だけ進角させる。ステップＳ５２ｕにてｔｕ１がｔｕ２より早いと肯定判定された場合には、ステップＳ５４Ａにおいて、第１ドライバ４２が有するＵ相スイッチＵＨ１、ＵＬ１の通電切替タイミングを、ステップＳ５１ｕで算出した通電進遅角量の分だけ遅角させる。

続くステップＳ５０ｖでは、次の通電タイミングがＶ相であるか否かを判定する。Ｖ相と判定された場合には、続くステップＳ５１ｖにおいて、Ｖ相第１エンコーダ出力値の立上りタイミングｔｖ１とＶ相第２エンコーダ出力値の立上りタイミングｔｖ２との時間差を取得する。そして、取得した時間差と、ステップＳ５０Ｃで記録したモータ回転数とから、Ｖ相ホール素子に係る第１エンコーダ４３と第２エンコーダ５３とのズレ角を算出し、加えて、このズレ角が大きいほど通電進遅角量を大きい値に算出する。

ステップＳ５２ｖにてｔｖ１がｔｖ２より早くないと否定判定された場合には、ステップＳ５３Ａにおいて、第１ドライバ４２が有するＶ相スイッチＶＨ１、ＶＬ１の通電切替タイミングを、ステップＳ５１ｖで算出した通電進遅角量の分だけ進角させる。ステップＳ５２ｖにてｔｖ１がｔｖ２より早いと肯定判定された場合には、ステップＳ５４Ａにおいて、第１ドライバ４２が有するＶ相スイッチＶＨ１、ＶＬ１の通電切替タイミングを、ステップＳ５１ｖで算出した通電進遅角量の分だけ遅角させる。

続くステップＳ５０ｗでは、次の通電タイミングがＷ相であるか否かを判定する。Ｗ相と判定された場合には、続くステップＳ５１ｗにおいて、Ｗ相第１エンコーダ出力値の立上りタイミングｔｗ１とＷ相第２エンコーダ出力値の立上りタイミングｔｗ２との時間差を取得する。そして、取得した時間差と、ステップＳ５０Ｃで記録したモータ回転数とから、Ｗ相ホール素子に係る第１エンコーダ４３と第２エンコーダ５３とのズレ角を算出し、加えて、このズレ角が大きいほど通電進遅角量を大きい値に算出する。

ステップＳ５２ｗにてｔｗ１がｔｗ２より早くないと否定判定された場合には、ステップＳ５３Ａにおいて、第１ドライバ４２が有するＷ相スイッチＷＨ１、ＷＬ１の通電切替タイミングを、ステップＳ５１ｗで算出した通電進遅角量の分だけ進角させる。ステップＳ５２ｗにてｔｗ１がｔｗ２より早いと肯定判定された場合には、ステップＳ５４Ａにおいて、第１ドライバ４２が有するＷ相スイッチＷＨ１、ＷＬ１の通電切替タイミングを、ステップＳ５１ｗで算出した通電進遅角量の分だけ遅角させる。

図２７に示す処理は、第２エンコーダパルスが立ち上がる間隔よりも短い周期で定期的に、第２マイコン５０により実行される。以下、図２７中の処理において、図２６中の符号と同一の符号を付した処理については図２６の説明を援用する。

図２７のステップＳ５２ｕにてｔｕ１がｔｕ２より早くないと否定判定された場合には、ステップＳ５３Ｂにおいて、第１ドライバ４２が有するＵ相スイッチＵＨ１、ＵＬ１の通電切替タイミングを、ステップＳ５１ｕで算出した通電進遅角量の分だけ遅角させる。ステップＳ５２ｕにてｔｕ１がｔｕ２より早いと肯定判定された場合には、ステップＳ５４Ｂにおいて、第１ドライバ４２が有するＵ相スイッチＵＨ１、ＵＬ１の通電切替タイミングを、ステップＳ５１ｕで算出した通電進遅角量の分だけ進角させる。

図２７のステップＳ５２ｖにてｔｖ１がｔｖ２より早くないと否定判定された場合には、ステップＳ５３Ｂにおいて、第１ドライバ４２が有するＶ相スイッチＶＨ１、ＶＬ１の通電切替タイミングを、ステップＳ５１ｖで算出した通電進遅角量の分だけ遅角させる。ステップＳ５２ｖにてｔｖ１がｔｖ２より早いと肯定判定された場合には、ステップＳ５４Ｂにおいて、第１ドライバ４２が有するＶ相スイッチＶＨ１、ＶＬ１の通電切替タイミングを、ステップＳ５１ｖで算出した通電進遅角量の分だけ進角させる。

図２７のステップＳ５２ｗにてｔｗ１がｔｗ２より早くないと否定判定された場合には、ステップＳ５３Ｂにおいて、第１ドライバ４２が有するＷ相スイッチＷＨ１、ＷＬ１の通電切替タイミングを、ステップＳ５１ｗで算出した通電進遅角量の分だけ遅角させる。ステップＳ５２ｗにてｔｗ１がｔｗ２より早いと肯定判定された場合には、ステップＳ５４Ｂにおいて、第１ドライバ４２が有するＷ相スイッチＷＨ１、ＷＬ１の通電切替タイミングを、ステップＳ５１ｗで算出した通電進遅角量の分だけ進角させる。

なお、本実施形態に係る図２２のステップＳ６２では、第１マイコン４０は、図２６で決定した通電切替タイミングで第１ドライバ４２に対して通電切替処理を実行する。第２マイコン５０は、図２７で決定した通電切替タイミングで第２ドライバ５２に対して通電切替処理を実行する。

＜第８実施形態＞
本実施形態に係る冗長化制御装置は、シフトレンジの切替えに要する時間（シフト切替時間）を測定する。そして、このように測定されるシフト切替時間が短くなるように、好ましくは最短になるように、第１ベース時期に対する補正量および第２ベース時期に対する補正量を学習する。

以下、上記学習を実現するための制御の一例について、図２８～図３０を用いて説明する。図２８に示す処理は、シフト切替が終了した時点で、第１マイコン４０と第２マイコン５０の各々で同様に実行される。図２９は、第１マイコン４０が第１ドライバ４２の作動を制御するための処理手順である。図３０は、第２マイコン５０が第２ドライバ５２の作動を制御するための処理手順である。なお、先述した図２２の処理は、本実施形態でも、第１マイコン４０と第２マイコン５０の各々で同様に実行される。

図２８のステップＳ７０では、図２８とは別の処理で測定された最新のシフト切替時間を、メモリに記憶させる。第１マイコン４０および第２マイコン５０は、図８（１２）欄に示すシフトカウンタ値がシフト指示に対応する値にまで変化するのに要する時間を、シフト切替時間として測定している。

続くステップＳ７１では、シフトバイワイヤシステムが車両に組み付けられてからの通算シフト切替回数を、メモリに記憶させる。続くステップＳ７２では、現時点でのシフト切替が１回目であるか否かを判定する。具体的には、ステップＳ７１で記憶させた通算シフト切替回数が１回であるか否かを判定する。

１回目であると判定された場合には、続くステップＳ７３において、第１エンコーダ出力値の立上りタイミングｔ１と第２エンコーダ出力値の立上りタイミングｔ２とで、遅い方のタイミングに合わせて通電タイミングを決定する。つまり、第１マイコン４０は、上記遅い方のタイミングに対応する通電オン時期を第１オン時期として設定する。第２マイコン５０は、上記遅い方のタイミングに対応する通電オン時期を第２オン時期として設定する。

続くステップＳ７４では、通算シフト切替回数が２回以上、かつ、シフト切替時間が前回値より短くなっているか否かを判定する。シフト切替１回目である場合や、２回以上であるものの、シフト切替時間が短くなっていない場合には、ステップＳ７５において、前回の通電タイミングを最適通電タイミングとして決定する。

シフト切替２回目以上、かつ、シフト切替時間が短くなっている場合には、ステップＳ７６において、前回シフト切替時の補正量を以下のように変更して学習する。この補正量は、先述した第１ベース時期に対する補正量、および第２ベース時期に対する補正量のことである。

例えば第１マイコン４０は、第１ベース時期に対する前回の補正が第１ベース時期を早める側の補正である場合には、その補正量が不足していたとみなす。そして今回の補正では、さらに早める側に補正量を増大させて第１オン時期を設定する。第２マイコン５０についても同様であり、第２ベース時期に対する前回の補正が第２ベース時期を早める側の補正である場合には、今回の補正では、さらに早める側に補正量を増大させて第２オン時期を設定する。逆に、前回が遅める側の補正である場合には、今回の補正ではさらに遅める側に補正量を増大させる。

なお、ステップＳ７４にてシフト切替時間が長くなったと判定された場合には、ステップＳ７５において、ステップＳ７６とは逆に補正量を減少させるようにしてもよい。いずれにしても、シフト切替時間が短くなるように、好ましくは最短となるように、通電タイミングを学習していく。

図２９に示す処理は、第１エンコーダパルスが立ち上がる間隔よりも短い周期で定期的に、第１マイコン４０により実行される。先ず、図２９のステップＳ５０において、図２１と同様にして、第１エンコーダカウントＣ１と第２エンコーダカウントＣ２が同一の値であるか否かを判定する。

両カウント値が同一であると判定された場合、続くステップＳ５１Ｃにおいて、第１エンコーダ出力値の立上りタイミングｔ１と、第２エンコーダ出力値の立上りタイミングｔ２との時間差の半分の値（ｔ１－ｔ２）／２を算出する。また、この半分の値の過去１０回分の平均値を算出する。そして、この平均値と、図２８の処理で学習された最適通電タイミングとに基づき、通電進遅角量を算出する。例えば、学習された最適通電タイミングに第１オン時期が近づくように上記平均値を補正して、その補正後の値を通電進遅角量とする。或いは、上記平均値の算出を廃止して、学習された最適通電タイミングに第１オン時期が一致するように通電進遅角量を設定してもよい。

続くステップＳ５２では、第１エンコーダ出力値の立上りタイミングｔ１が、第２エンコーダ出力値の立上りタイミングｔ２より早いか否かを判定する。

ｔ１がｔ２より早くないと否定判定された場合には、ステップＳ５３Ａにおいて、第１ドライバ４２が有する６つのスイッチの通電切替タイミングを、ステップＳ５１Ｃで算出した進角量だけ進角させる。具体的には、第１エンコーダ４３により検出された回転角に対応する第１ベース時期を、ステップＳ５１Ｃで算出した進角量の分だけ早くするように補正し、その補正後の時期を第１オン時期とする。或いは、第１エンコーダ４３により検出された回転角を、ステップＳ５１Ｃで算出した進角量の分だけ進角させるように補正する。

ｔ１がｔ２より早いと肯定判定された場合には、ステップＳ５４Ａにおいて、第１ドライバ４２が有する６つのスイッチの通電切替タイミングを、ステップＳ５１Ｃで算出した遅角量の分だけ遅角させる。具体的には、第１エンコーダ４３により検出された回転角に対応する第１ベース時期を、上記遅角量の分だけ遅くするように補正し、その補正後の時期を第１オン時期とする。或いは、第１エンコーダ４３により検出された回転角を、上記遅角量の分だけ遅角させるように補正する。

ステップＳ５０にて両カウント値が同一でないと判定された場合には、続くステップＳ５５において、過去に算出した通電進遅角量の最新値で、通電切替タイミングつまり第１オン時期を決定する。

図３０に示す処理は、第２エンコーダパルスが立ち上がる間隔よりも短い周期で定期的に、第２マイコン５０により実行される。以下、図２７中の処理において、図２６中の符号と同一の符号を付した処理については図２６の説明を援用する。

先ず、図３０のステップＳ５０にて両エンコーダカウントＣ１、Ｃ２が同一であると判定された場合、ステップＳ５１Ｃにおいて、（ｔ１－ｔ２）／２の過去１０回分の平均値を算出する。また、この平均値と、図２８の処理で学習された最適通電タイミングとに基づき、通電進遅角量を算出する。例えば、学習された最適通電タイミングに第２オン時期が近づくように上記平均値を補正して、その補正後の値を通電進遅角量とする。或いは、上記平均値の算出を廃止して、学習された最適通電タイミングに第２オン時期が一致するように通電進遅角量を設定してもよい。

続くステップＳ５２にてｔ１がｔ２より早くないと否定判定された場合には、ステップＳ５３Ｂにおいて、第２ドライバ５２が有する６つのスイッチの通電切替タイミングを、ステップＳ５１Ｃで算出した遅角量だけ遅角させる。具体的には、第２エンコーダ５３により検出された回転角に対応する第２ベース時期を、ステップＳ５１Ｃで算出した遅角量の分だけ遅くするように補正し、その補正後の時期を第２オン時期とする。或いは、第２エンコーダ５３により検出された回転角を、ステップＳ５１Ｃで算出した遅角量の分だけ遅角させるように補正する。

ｔ１がｔ２より早いと肯定判定された場合には、ステップＳ５４Ｂにおいて、第２ドライバ５２が有する６つのスイッチの通電切替タイミングを、ステップＳ５１Ｃで算出した進角量の分だけ遅角させる。具体的には、第２エンコーダ５３により検出された回転角に対応する第２ベース時期を、上記進角量の分だけ早くするように補正し、その補正後の時期を第２オン時期とする。或いは、第２エンコーダ５３により検出された回転角を、上記進角量の分だけ進角させるように補正する。

ステップＳ５０にて両カウント値が同一でないと判定された場合には、続くステップＳ５５において、過去に算出した通電進遅角量の最新値で、通電切替タイミングつまり第２オン時期を決定する。

以上により、本実施形態に係る第１および第２マイコン４０、５０は、シフト切替時間を短くするように、第１ベース時期に対する補正量および第２ベース時期に対する補正量を学習して設定する。そのため、適正な補正量が変化する過渡期において、補正量を適正値に設定するのに要する時間を短くできる。

＜第９実施形態＞
本実施形態においても、上記第８実施形態と同様にシフト切替時間を測定する。そして、測定されるシフト切替時間が短くなるように、好ましくは最短になるように、第１ベース時期に対する補正量および第２ベース時期に対する補正量を学習する。

以下、上記学習を実現するための制御の一例について、図２２、図２８、図３１および図３２を用いて説明する。図２２および図２８に示す処理は、先に説明した通りの内容であり、本実施形態でも同様に実行される。図３１は、第１マイコン４０が第１ドライバ４２の作動を制御するための処理手順である。図３２は、第２マイコン５０が第２ドライバ５２の作動を制御するための処理手順である。

図３１に示す処理は、図２４のステップＳ５１Ｃを図３１のステップＳ５１Ｄに変更した内容である。このステップＳ５１Ｄでは、ｔ１、ｔ２の時間差と、ステップＳ５０Ｃで記録したモータ回転数と、図２８の処理で学習された最適通電タイミングとに基づき、通電進遅角量を算出する。例えば、先ずは上記時間差とモータ回転数とから、第１エンコーダ４３と第２エンコーダ５３とのズレ角を算出する。そして、このズレ角が大きいほど、通電進遅角量を大きい値に算出する。加えて、このように算出される通電進遅角量を、学習された最適通電タイミングに第１オン時期が近づくように補正する。補正後の値を最終的な通電進遅角量とする。或いは、上記ズレ量の算出を廃止して、学習された最適通電タイミングに第１オン時期が一致するように通電進遅角量を設定してもよい。

その後、ステップＳ５２にてｔ１がｔ２より早くないと否定判定された場合には、ステップＳ５３Ａにおいて、第１ドライバ４２が有する６つのスイッチの通電切替タイミングを、ステップＳ５１Ｄで算出した通電進遅角量の分だけ進角させる。ステップＳ５２にてｔ１がｔ２より早いと肯定判定された場合には、ステップＳ５４Ａにおいて、第１ドライバ４２が有する６つのスイッチの通電切替タイミングを、ステップＳ５１Ｄで算出した通電進遅角量の分だけ遅角させる。

図３２に示す処理は、図２５のステップＳ５１Ｃを、上述した図３１のステップＳ５１Ｄに変更した内容である。そして、ステップＳ５２にてｔ１がｔ２より早くないと否定判定された場合には、ステップＳ５３Ｂにおいて、第２ドライバ５２が有する６つのスイッチの通電切替タイミングを、ステップＳ５１Ｄで算出した通電進遅角量の分だけ遅角させる。ステップＳ５２にてｔ１がｔ２より早いと肯定判定された場合には、ステップＳ５４Ｂにおいて、第２ドライバ５２が有する６つのスイッチの通電切替タイミングを、ステップＳ５１Ｄで算出した通電進遅角量の分だけ進角させる。

＜第１０実施形態＞
本実施形態においても、上記第９実施形態と同様にシフト切替時間を測定する。そして、測定されるシフト切替時間が短くなるように、好ましくは最短になるように、第１ベース時期に対する補正量および第２ベース時期に対する補正量を学習する。

以下、上記学習を実現するための制御の一例について、図２２、図２８、図３３および図３４を用いて説明する。図２２および図２８に示す処理は、先に説明した通りの内容であり、本実施形態でも同様に実行される。図３３は、第１マイコン４０が第１ドライバ４２の作動を制御するための処理手順である。図３４は、第２マイコン５０が第２ドライバ５２の作動を制御するための処理手順である。

図３３と図３４に示す処理は、図２６と図２７のステップＳ５１ｕ、Ｓ５１ｖ、Ｓ５１ｗを、図３３と図３４のステップＳ５１ｕＣ、Ｓ５１ｖＣ、Ｓ５１ｗＣに変更した内容である。

ステップＳ５１ｕＣでは、Ｕ相に係る時間差ｔｕ１－ｔｕ２と、ステップＳ５０Ｃで記録したモータ回転数と、図２８の処理で学習された最適通電タイミングとに基づき、Ｕ相に係る通電進遅角量を算出する。例えば、先ずは上記時間差とモータ回転数とから、第１エンコーダ４３と第２エンコーダ５３とのＵ相ズレ角を算出する。そして、このＵ相ズレ角が大きいほど、Ｕ相通電進遅角量を大きい値に算出する。加えて、このように算出されるＵ相通電進遅角量を、学習された最適通電タイミングに第１オン時期が近づくように補正する。補正後の値を最終的なＵ相通電進遅角量とする。或いは、上記Ｕ相ズレ角の算出を廃止して、学習された最適通電タイミングにＵ相第１オン時期が一致するように通電進遅角量を設定してもよい。

図３３と図３４のステップＳ５１ｖＣ、Ｓ５１ｗＣにおいても、ステップＳ５１ｕＣと同様にして、学習された最適通電タイミングを用いて、Ｖ相とＷ相に係る通電進遅角量を設定する。なお、上記Ｕ相ズレ角、Ｖ相ズレ角およびＷ相ズレ角は、Ｕ相ズレ量、Ｖ相ズレ量およびＷ相ズレ量に相当する。

＜他の実施形態＞
以上、本開示の実施形態を説明したが、本開示は上述の実施形態に限定されるものではなく、次の変形例も本開示の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施できる。なお、以下の説明において、それまでに使用した符号と同一番号の符号を有する要素は、特に言及する場合を除き、それ以前の実施形態における同一符号の要素と同一である。また、構成の一部のみを説明している場合、構成の他の部分については先に説明した実施形態を適用できる。

上述したズレ量や補正量を学習する実施形態において、これらの学習を、今回のオン時期の設定に用いられることに加え、次回以降の設定にも用いるようにしてもよい。或いは、第１検出信号または第２検出信号が変化する毎にズレ量を算出して学習するようにしてもよい。

上記各実施形態に係る冗長化制御装置は、先述した通り、第１オン時期と第２オン時期を互いに同期するように設定する。これにより、両時期のずれを抑制できる効果が発揮されるものの、実際に両時期が同期しているとは限らない。

上記各実施形態では、第１検出信号と第２検出信号の両方が、第１制御装置と第２制御装置の各々に入力される。これに対し、第１検出信号と第２検出信号の両方が、第１制御装置と第２制御装置の一方に入力されてもよい。

上記各実施形態では、第１給電経路と第２給電経路の各々に、別々のバッテリから電力供給される構成である。これに対し、共通のバッテリから第１給電経路と第２給電経路の両方に電力供給される構成であってもよい。

なお、本開示に記載の制御部及びその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサを構成する専用コンピュータにより、実現されてもよい。あるいは、本開示に記載の装置及びその手法は、専用ハードウエア論理回路により、実現されてもよい。もしくは、本開示に記載の装置及びその手法は、コンピュータプログラムを実行するプロセッサと一つ以上のハードウエア論理回路との組み合わせにより構成された一つ以上の専用コンピュータにより、実現されてもよい。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されていてもよい。

２０ 変速機、 ２１ レンジ切替機構、 ３１ モータ、 ３１Ｕ、３１Ｖ、３１Ｗ 巻線、 ４０ 第１制御装置、 ４１Ｕ、４１Ｖ、４１Ｗ 第１給電経路、 ４３ 第１センサ、 ５０ 第２制御装置、 ５１Ｕ、５１Ｖ、５１Ｗ 第２給電経路、 ５３ 第２センサ、 Ｕ 相ズレ量、 Ｕ 、 ＵＨ１ 第１スイッチ、 ＵＨ２ 第２スイッチ、 ＵＬ１ 第１スイッチ、 ＵＬ２ 第２スイッチ、 Ｖ 相ズレ量、 Ｖ 、 ＶＨ１ 第１スイッチ、 ＶＨ２ 第２スイッチ、 ＶＬ１ 第１スイッチ、 ＶＬ２ 第２スイッチ、 ＷＨ１ 第１スイッチ、 ＷＨ２ 第２スイッチ、 ＷＬ１ 第１スイッチ、 ＷＬ２ 第２スイッチ。

Claims (8)

1. 車両の変速機（２０）のシフトレンジを切替えるレンジ切替機構（２１）と、
   前記レンジ切替機構を駆動させるモータ（３１）と、
   互いに並列接続され、前記モータの巻線（３１Ｕ、３１Ｖ、３１Ｗ）に電力供給する第１給電経路（４１Ｕ、４１Ｖ、４１Ｗ）および第２給電経路（５１Ｕ、５１Ｖ、５１Ｗ）と、
   前記第１給電経路の通電オンオフを切り替える第１スイッチ（ＵＨ１、ＵＬ１、ＶＨ１、ＶＬ１、ＷＨ１、ＷＬ１）と、
   前記第２給電経路の通電オンオフを切り替える第２スイッチ（ＵＨ２、ＵＬ２、ＶＨ２、ＶＬ２、ＷＨ２、ＷＬ２）と、
   前記モータの回転角に応じた第１検出信号を出力する第１センサ（４３）と、
   前記モータの回転角に応じた第２検出信号を出力する第２センサ（５３）とを備えたレンジ切替システムに適用される、冗長化制御装置であって、
   前記第１スイッチを通電オンさせるタイミングである第１オン時期を前記第１検出信号に基づいて設定し、設定された前記第１オン時期に従って前記第１スイッチの作動を制御する第１制御装置（４０）と、
   前記第２スイッチを通電オンさせるタイミングである第２オン時期を前記第２検出信号に基づいて設定し、設定された前記第２オン時期に従って前記第２スイッチの作動を制御する第２制御装置（５０）と、
   を備え、
   前記第１制御装置および前記第２制御装置は、前記第１オン時期と前記第２オン時期を、互いに同期するように設定する、冗長化制御装置。
2. 前記第１検出信号に対応する前記第１オン時期のベース時期を第１ベース時期とし、
   前記第２検出信号に対応する前記第２オン時期のベース時期を第２ベース時期とし、
   前記第１オン時期は、前記第１ベース時期を前記第２ベース時期に近づけるように補正した時期に設定され、
   前記第２オン時期は、前記第２ベース時期を前記第１ベース時期に近づけるように補正した時期に設定される、請求項１に記載の冗長化制御装置。
3. 前記第１制御装置および前記第２制御装置は、前記シフトレンジの切替えに要する時間であるシフト切替時間を短くするように、前記第１ベース時期に対する補正量および前記第２ベース時期に対する補正量を学習して設定する、請求項２に記載の冗長化制御装置。
4. 前記第１検出信号に対応する前記第１オン時期のベース時期を第１ベース時期とし、
   前記第２検出信号に対応する前記第２オン時期のベース時期を第２ベース時期とし、
   前記第１オン時期および前記第２オン時期の両方とも、前記第１ベース時期または前記第２ベース時期に設定される、請求項１に記載の冗長化制御装置。
5. 前記モータは前記巻線を３相有した３相モータであり、
   前記第１センサおよび前記第２センサは、前記３相の各々に対して設けられ、
   前記第１給電経路および前記第２給電経路は、前記３相の各々に対して設けられ、
   前記第１スイッチおよび前記第２スイッチは、前記３相の各々に対して設けられ、
   前記第１制御装置および前記第２制御装置は、
   前記３相のうち所定の１相に対する前記第１検出信号の変化時期と前記第２検出信号の変化時期とのズレ量を算出するとともに、
   前記３相の各々について、前記ズレ量をゼロにするように前記第１オン時期および前記第２オン時期を設定することで、前記同期を実現させる請求項１～４のいずれか１つに記載の冗長化制御装置。
6. 前記モータは前記巻線を３相有した３相モータであり、
   前記第１センサおよび前記第２センサは、前記３相の各々に対して設けられ、
   前記第１給電経路および前記第２給電経路は、前記３相の各々に対して設けられ、
   前記第１スイッチおよび前記第２スイッチは、前記３相の各々に対して設けられ、
   前記第１制御装置および前記第２制御装置は、
   前記３相の各々について、前記第１検出信号の変化時期と前記第２検出信号の変化時期とのズレ量であるＵ相ズレ量、Ｖ相ズレ量およびＷ相ズレ量を算出するとともに、
   前記Ｕ相ズレ量、前記Ｖ相ズレ量および前記Ｗ相ズレ量をゼロにするように、前記３相の各々について前記第１オン時期および前記第２オン時期を設定することで、前記同期を実現させる請求項１～４のいずれか１つに記載の冗長化制御装置。
7. 算出された前記ズレ量は学習され、今回の前記第１オン時期と前記第２オン時期の設定に用いられることに加え、次回以降の設定にも用いられる、請求項５または６に記載の冗長化制御装置。
8. 前記ズレ量は、前記第１検出信号または前記第２検出信号が変化する毎に算出される、請求項５または６に記載の冗長化制御装置。

Images