JP7216411B2 - 電力変換システム、発電システム、有効電力授受システム及び電力系統 - Google Patents

Description

本発明は、電力変換システム、発電システム、有効電力授受システム及び電力系統に関する。

再生可能エネルギーとして風力や太陽光などが注目されている。風力や太陽光を利用して発電する発電装置では、パワーコンディショナーと呼ばれる電力変換システムで発電された直流電力を交流電力に変換して電力系統に出力している（特許文献１参照）。例えば、太陽光発電用の電力変換システムには、昇圧チョッパ及びコンバータが備えられ、発電された直流電圧を、電力変換システムから出力しようとする交流波形の波高値以上に昇圧チョッパで昇圧し、昇圧された直流電圧を所定の交流波形にコンバータで整形している。このとき、コンバータが、系統電圧と大略等しい電圧で、位相が異なる交流電圧を出力することで、電力系統に発電装置で発電された電力を供給できる。

特開２０１６－１５２６３４号公報

しかしながら、従来の電力変換システムでは、系統電圧、系統電圧の位相に加えて、コンバータの直流電圧などを制御していた。そのため、コンバータでの交流電圧の制御が複雑であり、系統電圧が変化したときに、変化した系統電圧にコンバータの出力する交流電圧が追随するのに時間がかかる。そのため、例えば、電力系統に事故が生じ、系統電圧が急激に低下した場合は、電力変換システムの出力電圧と、系統電圧との間の電位差が大きくなり、電力変換システムに過電流が流れてしまい、電力変換システムが停止もしくは故障する恐れがある。このように従来の電力変換システムには、系統事故や瞬時電力低下などの外乱に対する耐性が低く、ロバスト性が低いという問題があった。

そこで、本発明は、上記のような問題に鑑みてなされたものであり、ロバスト性の高い電力変換システム、発電システム、有効電力授受システム及び電力系統を提供することを目的とする。

本発明による電力変換システムは、連系インピーダンスを介して交流電圧源に接続された電力変換システムであって、前記交流電圧源の電圧を検出する電圧検出器と、３レベルの電圧を出力する第１変換器と、前記第１変換器に接続された第２変換器と、前記第２変換器の出力電圧の一部電圧と前記第１変換器の出力電圧の和が、前記電圧検出器で検出した前記電圧と等しくなるように制御する制御手段とを備える。

本発明による電力変換システムは、連系インピーダンスを介して交流電圧源に接続された電力変換システムであって、前記交流電圧源の電圧を検出する電圧検出器と、３レベルの電圧を出力する第１変換器と、前記第１変換器に接続された第２変換器と、前記第１変換器及び前記第２変換器と直列に接続された第３変換器と、前記第１変換器の出力電圧と前記第２変換器の出力電圧の和が、前記電圧検出器で検出した前記電圧と等しくなるように制御する制御手段とを備える。

本発明による発電システムは、上記いずれかの電力変換システムを備える。

本発明による有効電力授受システムは、上記いずれかの電力変換システムを備える。

本発明による電力系統は、上記いずれかの電力変換システム、上記の発電システム又は上記の有効電力授受システムが少なくとも１つ以上接続されている。

本発明によれば、第１変換器と第２変換器とで検出した交流電圧源の電圧と等しい電圧を出力させるように制御すればよいので、簡易な制御で交流電圧源の電圧を電力変換システムにフィードフォアードすることができ、交流電圧源の電圧が急激に変化した場合も、当該電圧が交流電圧源の電圧の急激な変化に追従して電力変換システムの出力電圧を低下できる。その結果、電力変換システムに過電流が流れることによる破壊を防止できるので、外乱に強く、ロバスト性が高い。

第１実施形態の電力変換システムの構成を示す概略図である。 図２Ａは、Ｒ相第１変換部の構成を示す概略図であり、図２Ｂは、Ｒ相第２変換部の構成を示す概略図である。 図３Ａは第１実施形態の第１変換器の出力電圧の波形を示すグラフであり、図３Ｂは第１実施形態の第２変換器の出力電圧を示すグラフであり、図３Ｃは第１実施形態の電力変換システムの出力電圧の波形を示すグラフである。 図４Ａ及び図４Ｂは第１実施形態の第１変換器の各スイッチのオン・オフ条件を示すグラフであり、図４Ｃ及び図４Ｄは第２実施形態の第２変換器の各スイッチのオン・オフ条件を示すグラフである。 第２実施形態の電力変換システムの構成を示す概略図である。 図６Ａ及び図６Ｂは第２実施形態の第１変換器の各スイッチのオン・オフ条件を示すグラフであり、図６Ｃ及び図６Ｄは第２実施形態の第２変換器の各スイッチのオン・オフ条件を示すグラフである。 図７Ａは、第２実施形態の第１変換器の出力電圧波形、図７Ｂは第２実施形態の第２変換器の出力電圧波形、図７Ｃは第２実施形態の電力変換システムの出力電圧波形である。 図８Ａ及び図８Ｂは変形例４の第１変換器の各スイッチのオン・オフ条件を示すグラフであり、図８Ｃ及び図８Ｄは変形例４の第２変換器の各スイッチのオン・オフ条件を示すグラフである。 図９Ａは変形例５の第１変換器２の出力電圧波形を、図９Ｂは変形例５の第２変換器３の出力電圧波形を、図９Ｃは変形例５の電力変換システム全体としての出力電圧波形を示す。 電力変換システムを有効電力授受システムに用いた場合の一例を示す概略図である。 変形例２の電力変換システムの制御装置の構成を示す概略図である。 変形例３の電力変換システムの制御装置の構成を示す概略図である。

（１）第１実施形態
本実施形態では、図１に示すように、風力発電装置や太陽光発電装置などの有効電力源７で発電した電力を交流電圧源としての電力系統に供給する発電システムに用いる場合を例として、本発明の電力変換システム１００を説明する。なお、以下では、５０Ｈｚの電力系統を例として説明する。

まず、全体構成を説明する。電力変換システム１００は、三相の交流電圧に変換する電力変換システムであり、第１変換器２と、第１変換器２と直列に接続された第２変換器３と、これらの変換器を制御する制御装置４と、連系インピーダンスとから構成される。図１の例では、電力変換システム１００は、直流側では、正側直流端子Ｐ及び負側直流端子Ｎを介して有効電力源７と接続されており、直流電力が有効電力源７から供給される。電力変換システム１００は、交流側では、連系インピーダンスを介して、電力系統の各相と連系されており、電力系統に交流電圧を出力する。連系インピーダンスは、電力変換システム１００を電力系統に連系するために、電力変換システム１００と電力系統の間に挿入されるインピーダンスである。本実施形態では、連系インピーダンスは、電力変換システム１００の各相と電力系統の各相の間にそれぞれ挿入された連系リアクトル１２Ｒ、１２Ｓ、１２Ｔである。

次に、第１変換器２の構成について説明する。第１変換器２は、３レベルの電圧を出力するいわゆる、３相ＮＰＣ(Neutral‐Point‐Clamped)３レベル変換器である。第１変換器２は、正側直流端子Ｐと、負側直流端子Ｎと、第１変換部２０と、コンデンサ（直流コンデンサ）ＰＨ、ＮＬとを備えている。第１変換器２の第１変換部２０は、Ｒ相第１変換部２０Ｒと、Ｓ相第１変換部２０Ｓと、Ｔ相第１変換部２０Ｔとからなる。第１変換器２は、コンデンサとして、コンデンサＰＨ及びコンデンサＮＬが直列に接続されたコンデンサ直列体を備えている。コンデンサ直列体は、コンデンサＰＨが正側直流端子Ｐに接続され、コンデンサＮＬが負側直流端子Ｎに接続されており、有効電力源７から供給された直流電力によって充電される。

Ｒ相第１変換部２０Ｒと、Ｓ相第１変換部２０Ｓと、Ｔ相第１変換部２０Ｔは、同じ構成であるので、代表してＲ相第１変換部２０Ｒについて説明する。Ｒ相第１変換部２０Ｒは、ハイサイドハイスイッチＰＰ、ハイサイドロースイッチＰＣ、ローサイドハイスイッチＮＣ及びローサイドロースイッチＮＮの４つのスイッチが直列に接続されたスイッチ直列体と、２つのダイオードＤが直列に接続されたダイオード直列体とで構成される。ダイオード直列体は、負側がハイサイドハイスイッチＰＰ及びハイサイドロースイッチＰＣの接続点に接続され、正側がローサイドハイスイッチＮＣとローサイドロースイッチＮＮの接続点に接続されている。

Ｒ相第１変換部２０Ｒは、スイッチ直列体のハイサイドハイスイッチＰＰ側が正側直流端子Ｐに接続され、ローサイドロースイッチＮＮ側が負側直流端子Ｎに接続されている。Ｒ相第１変換部２０Ｒは、ハイサイドロースイッチＰＣとローサイドハイスイッチＮＣの接続点に出力端子２１Ｒが設けられ、出力端子２１Ｒが後述する第２変換器３のＲ相第２変換部３０Ｒの端子３１ＲＩに接続されている。

第１実施形態では、図２Ａに示すように、ハイサイドハイスイッチＰＰ、ハイサイドロースイッチＰＣ、ローサイドハイスイッチＮＣ及びローサイドロースイッチＮＮは、例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などでなるスイッチング素子２４と、還流ダイオード２６とでなる。ハイサイドハイスイッチＰＰ、ハイサイドロースイッチＰＣ、ローサイドハイスイッチＮＣ及びローサイドロースイッチＮＮは、スイッチング素子２４の正側（ＩＧＢＴのコレクタ）と還流ダイオード２６の負側とが接続され、スイッチング素子２４の負側（ＩＧＢＴのエミッタ）と還流ダイオード２６の正側とが接続された、スイッチング素子２４及び還流ダイオード２６が逆並列に接続された構成である。

このように、ハイサイドハイスイッチＰＰ、ハイサイドロースイッチＰＣ、ローサイドハイスイッチＮＣ及びローサイドロースイッチＮＮは、スイッチング素子２４及び還流ダイオード２６を逆並列に接続することで、ハイサイドハイスイッチＰＰ、ハイサイドロースイッチＰＣ、ローサイドハイスイッチＮＣ及びローサイドロースイッチＮＮの負側から正側に電圧が印加されたとき、還流ダイオード２６に電流が流れるようにし、スイッチング素子２４であるＩＧＢＴのエミッタからコレクタに電流が流れることを防止して、ＩＧＢＴを保護できる。なお、ＩＧＢＴに変えて、ＭＯＳ型の電界効果トランジスタ（ＭＯＳ－ＦＥＴ）などを用いてもよく、スイッチング素子の構成は限定されない。

再び図１に戻ると、第１変換器２は、このようなＲ相第１変換部２０Ｒと、Ｓ相第１変換部２０Ｓと、Ｔ相第１変換部２０Ｔと、コンデンサ直列体とが並列に接続されている。さらに、Ｒ相第１変換部２０Ｒの２つのダイオードＤの接続点とＳ相第１変換部２０Ｓの２つのダイオードＤの接続点とが配線２４０で接続されている。そして、Ｓ相第１変換部２０Ｓの２つのダイオードＤの接続点とＴ相第１変換部２０Ｔの２つのダイオードＤの接続点とが配線２４１で接続されている。

次に、第２変換器３の構成について説明する。第２変換器３は、Ｒ相第２変換部３０Ｒと、Ｒ相第２変換部３０Ｒに接続されたコンデンサ（直流コンデンサ）３２Ｒと、Ｓ相第２変換部３０Ｓと、Ｓ相第２変換部３０Ｓに接続されたコンデンサ（直流コンデンサ）３２Ｓと、Ｔ相第２変換部３０Ｔと、Ｔ相第２変換部３０Ｔに接続されたコンデンサ（直流コンデンサ）３２Ｔとを備え、Ｒ相第２変換部３０Ｒ、Ｓ相第２変換部３０Ｓ及びＴ相第２変換部３０Ｔが電気的に独立した構成となっている。

Ｒ相第２変換部３０Ｒについて、図２Ｂを参照して説明する。Ｒ相第２変換部３０Ｒは、ハイサイドスイッチＡＰ、ＢＰと、ローサイドスイッチＡＮ、ＢＮとを備えている。Ｒ相第２変換部３０Ｒは、ハイサイドスイッチＡＰ及びローサイドスイッチＡＮが直列に接続され、ハイサイドスイッチＢＰ及びローサイドスイッチＢＮが直列に接続されており、これらが並列に接続された構成をしている。Ｒ相第２変換部３０Ｒは、ハイサイドスイッチＢＰ及びローサイドスイッチＢＮの接続点に端子３１ＲＩを備え、端子３１ＲＩが入力側の端子とされて第１変換器２のＲ相第１変換部２０Ｒの出力端子２１Ｒに接続されている。一方で、Ｒ相第２変換部３０Ｒは、ハイサイドスイッチＡＰ及びローサイドスイッチＡＮの間の接続点に出力端子３１ＲＯを備え、出力端子３１ＲＯが連系リアクトル１２に接続されている。このように第２変換器３は、３つのフルブリッジ回路構成の変換器で構成され、該３つの変換器は互いに直流コンデンサを共有せず、互いに電気的に独立して配置された構成をしている。

ハイサイドスイッチＡＰ、ＢＰと、ローサイドスイッチＡＮ、ＢＮは、第１変換器２のスイッチより電圧定格が低い場合、ＧａＮでなるＦＥＴやＭＯＳ－ＦＥＴなどの高周波でもスイッチング損失の小さな低圧低損失スイッチング素子を用いることができる。このようにすることで、ハイサイドスイッチＡＰ、ＢＰと、ローサイドスイッチＡＮ、ＢＮのスイッチング周波数を上げることができ、後述する電圧指令値への第２変換器３の出力電圧の応答をよくすることができる。さらに、Ｒ相第２変換部３０Ｒでは、同期整流しているため、還流ダイオードを省略している。なお、ハイサイドスイッチＡＰ、ＢＰと、ローサイドスイッチＡＮ、ＢＮを、上記で説明したような、スイッチング素子と還流ダイオードを逆並列に接続した構成としてもよい。

次に、制御装置４の構成について説明する。図１において、制御装置４は、通常演算領域４９と、通常演算領域４９より制御周期が速い高速演算領域４８とを有している。図１に示す第１実施形態では、高速演算領域４８は、電力系統と連系リアクトル１２Ｒ、１２Ｓ、１２Ｔとの連系点の電圧（以下、連系点電圧Ｖという）を検出する電圧検出器１１と、第１ゲートパルス生成ブロック４１と、第２ゲートパルス生成ブロック４２と、和算演算器４５とで構成される。なお、制御周期とは、後述する第１ゲートパルス生成ブロック４１及び第２ゲートパルス生成ブロック４２でのゲートパルス信号の生成間隔（すなわち、スイッチングマップの参照周期、三角波と指令値の比較周期など）や連系点電圧の検出間隔、コンデンサ電圧の検出間隔、和算演算器４５での演算の間隔、後述の第３所定電圧演算部４４での第３所定電圧の算出間隔などのことである。前記制御周期は、高速演算領域４８と通常演算領域４９とのクロック信号により定めることが多い。

制御装置４の高速演算領域４８及び通常演算領域４９は、例えば、プロセッサやコンピュータなどで構成される。また、高速演算領域４８及び通常演算領域４９は、専用のハードウエアで構成されてもよく、プログラムによりコンピュータ上に実現されてもよい。高速演算領域４８及び通常演算領域４９は、それぞれ別体の装置として用意してもよい。この場合、高速演算領域４８を構成する装置に、通常演算領域４９を構成する装置よりも動作周波数（クロック信号の周波数）の高いプロセッサ（ＣＰＵ、ＭＰＵなど）を実装することで実現してもよい。また、高速演算領域４８及び通常演算領域４９は、１つの装置として用意し、高速演算領域４８用のプロセッサの動作周波数を通常演算領域用のプロセッサよりも高くすることで実現してもよい。さらには、高速演算領域４８及び通常演算領域４９を、単に、高速演算領域４８のプログラム上の制御周期を、通常演算領域４９より速くすることで実現してもよい。

一方、通常演算領域４９は、例えば、第１変換器２のコンデンサＰＨとコンデンサＮＬのコンデンサ電圧を検出する直流電圧検出器１０と、第２変換器３のコンデンサ３２Ｒ、３２Ｓ、３２Ｔの各々のコンデンサ電圧を検出する直流電圧検出器３５Ｒ、３５Ｓ、３５Ｔと、第３所定電圧演算部４４とで構成される。この実施形態では、電力変換システム１００が各変換器を制御する１つの制御装置を有するが、変換器毎に制御装置を用意してもよい。

制御装置４の動作について簡単に説明する。制御装置４は、各変換器に所定の電圧を出力させる。制御装置４の動作は、Ｒ相、Ｓ相及びＴ相の各相で同じであるので、以下ではＲ相を代表として説明する。制御装置４は、第１変換器２の出力電圧（第１所定電圧の近似パルス）と第２変換器３の出力電圧の一部電圧（第２所定電圧の近似パルス）の和が、電圧検出器１１で検出した電圧（連系点電圧Ｖ）と等しくなるように第１変換器２及び第２変換器３を制御する。さらに、制御装置４は、有効電力や無効電力を出力するために、電力変換システム１００の出力と連系点電圧Ｖとの間に差電圧（第３所定電圧の近似電圧）が生じるように第２変換器３を制御する。本明細書では、第１所定電圧は、第１変換器２の出力電圧の目標値を意味し、第２所定電圧は、連系点電圧Ｖに大略等しい電圧を出力するために第１所定電圧に加算する電圧であり、連系点電圧Ｖと第１所定電圧の差電圧に相当する電圧を意味し、第３所定電圧は、有効電力や無効電力を授受するための差電圧(第１変換器２と第２変換器３の和電圧と連系点電圧との差電圧のこと。連系インピーダンスに印加される電圧に等しい)の目標値を意味する。

高速演算領域４８では、電圧検出器１１により検出された連系点電圧Ｖが、第１変換器２の各スイッチ（例えば、ＩＧＢＴ）のゲートパルス信号を生成する第１ゲートパルス生成ブロック４１と、和算演算器４５とに入力される。第１ゲートパルス生成ブロック４１は、生成したゲートパルス信号を第１変換器２の各スイッチに出力し、第１変換器２に第１所定電圧の近似パルスを出力させる。高速演算領域４８では、連系点電圧Ｖと後述する第３所定電圧演算部４４で算出された第３所定電圧とが和算演算器４５で和算される。和算結果が、第２変換器３の各スイッチのゲートパルス信号を生成する第２ゲートパルス生成ブロック４２に入力される。第２ゲートパルス生成ブロック４２は、入力された和電圧に基づいてゲートパルス信号を生成し、生成したゲートパルス信号を第２変換器３の各スイッチに出力し、第２変換器３に後述する第２所定電圧と第３所定電圧の和電圧の近似パルス電圧を出力させる。

通常演算領域４９では、直流電圧検出器１０、３５Ｒ、３５Ｓ、３５Ｔの出力が第３所定電圧演算部４４に入力される。第３所定電圧演算部４４は、電力系統に電流を出力するための電圧である第３所定電圧を算出し、第３所定電圧を高速演算領域４８の和算演算器４５に出力する。

次に、電力変換器システム１００の機能・動作について説明する。電力変換システム１００は、有効電力源７から入力された直流電力を交流電力に変換し、電力系統に供給する。このとき、電力変換システム１００は、電力変換システム１００と電力系統の間に任意の差電圧が生じるように、交流電圧を出力する。その結果、電力変換システム１００と電力系統の間に差電圧の大きさに応じた電流（以下、連系電流Ｉという。）が流れ、電力変換システム１００と電力系統の間で、有効電力や無効電力を授受される。このように、有効電力源７から電力変換システム１００を介して電力系統に有効電力が出力される。

電力変換システム１００は、制御装置４により、電力系統の交流電圧と大略等しい電圧（本発明では、電力変換システム１００と電力系統の連系点の電圧である連系点電圧Ｖを電力系統の電圧としている）と、上記の差電圧（有効電力や無効電力を出力するために連系電流Ｉを出力するための電圧）との合計電圧を出力するように制御される。より具体的には、電力変換システム１００は、制御装置４の制御により、上記の第１所定電圧、第２所定電圧及び第３所定電圧の和電圧の近似パルスを出力する。ここで、第１所定電圧と第２所定電圧の和電圧の近似パルスが連系点電圧Ｖをフィードフォアードして出力した電圧（連系点電圧Ｖと大略等しい電圧）である。第３所定電圧の近似パルスは、有効電力や無効電力を入出力するための連系点電圧Ｖと電力変換システム１００の出力電圧の差電圧に相当する電圧である。実施形態では、第１変換器２は第１所定電圧の近似パルスを出力し、第２変換器３は、第２所定電圧と第３所定電圧の和電圧の近似パルスを出力する。

続いて、第１変換器２の動作について説明する。前述のように、第１変換器２は、ＮＰＣ３レベル変換器なので、Ｒ相第１変換部２０Ｒ、Ｓ相第１変換部２０Ｓ、Ｔ相第１変換部２０Ｔは、スイッチのオン・オフの切り替え制御によって、出力端子２１Ｒ、２１Ｓ、２１Ｔから、ゼロと、コンデンサＰＨのコンデンサ電圧と、ゼロ電圧からコンデンサＮＬのコンデンサ電圧を差し引いた電圧の３つの電圧を出力できる。より具体的には、Ｒ相第１変換部２０ＲのハイサイドハイスイッチＰＰ及びハイサイドロースイッチＰＣがオンで、Ｒ相第１変換部２０Ｒの他のスイッチがオフのとき、第１変換器２は、Ｒ相第１変換部２０ＲからコンデンサＰＨのコンデンサの正側端子の電位（正側直流端子Ｐの電位）を出力する。そして、第１変換器２は、ハイサイドロースイッチＰＣ及びローサイドハイスイッチＮＣがオンで他のスイッチがオフのとき、ゼロ電位を出力し、ローサイドハイスイッチＮＣ及びローサイドロースイッチＮＮがオンで他のスイッチがオフのとき、第１変換器２は、コンデンサＮＬのコンデンサの負側端子の電位（負側直流端子Ｎ）、すなわち、ゼロ電圧からコンデンサＮＬのコンデンサ電圧を差し引いた電位を出力する。

このように、第１変換器２は、Ｒ相第１変換部２０Ｒ、Ｓ相第１変換部２０Ｓ、Ｔ相第１変換部２０Ｔが、ハイサイドハイスイッチＰＰ、ハイサイドロースイッチＰＣ、ローサイドハイスイッチＮＣ及びローサイドロースイッチＮＮのオンとオフを切り替えることで、電力系統の各相に３レベルの電圧を出力し、直流電圧を交流電圧に変換する。なお、第１変換器２の出力電圧（第１所定電圧）は、コンデンサＰＨ及びコンデンサＮＬの接続点２５を基準とした電位である。

第１変換器２は、Ｒ相第１変換部２０Ｒ、Ｓ相第１変換部２０Ｓ及びＴ相第１変換部２０Ｔの各ハイサイドハイスイッチＰＰ、ハイサイドロースイッチＰＣ、ローサイドハイスイッチＮＣ及びローサイドロースイッチＮＮが図示しない配線で第１ゲートパルス生成ブロック４１と接続されている。第１変換器２は、第１ゲートパルス生成ブロック４１から出力されたゲートパルス信号により、各スイッチのオン・オフが制御されて第１所定電圧の近似パルスを出力する。この実施形態では、第１変換器２は、制御装置４により、Ｒ相第１変換部２０Ｒ、Ｓ相第１変換部２０Ｓ及びＴ相第１変換部２０Ｔが第１所定電圧として単パルス状の交流電圧を出力するように制御される。ここで、図３Ａは、第１変換器２の出力電圧の一例を示している。電力系統の周波数が５０Ｈｚなので、図３Ａに示す単パルス状の交流電圧の周期は、０．０２ｓである。図３Ａに示すように、ここでは、交流電圧の半周期毎にプラスとマイナスのパルスが交互に現れる波形の交流電圧のことを単パルス状の交流電圧と呼んでいる。この実施形態では、パルスは矩形波である。

次いで、第２変換器３の動作について説明する。Ｒ相第２変換部３０Ｒ、Ｓ相第２変換部３０Ｓ、Ｔ相第２変換部３０Ｔの動作は同じなので、Ｒ相第２変換部３０Ｒを例にして説明する。Ｒ相第２変換部３０Ｒは、スイッチのオン・オフの切り替え制御によって、出力端子３１ＲＯから、ゼロと、コンデンサ３２Ｒのコンデンサ電圧と、ゼロ電圧からコンデンサ３２Ｒのコンデンサ電圧を差し引いた電圧の３つの電圧を出力できる。

第２変換器３は、Ｒ相第２変換部３０ＲのハイサイドスイッチＡＰ、ＢＰ及びローサイドスイッチＡＮ、ＢＮが図示しない配線で第２ゲートパルス生成ブロック４２と接続されている。第２変換器３は、第２ゲートパルス生成ブロック４２から出力されたゲートパルス信号により、各スイッチのオン・オフが制御されて第２所定電圧と第３所定電圧の和電圧の近似パルスを出力する。なお、第２変換器３の出力電圧（本実施形態の場合、第２所定電圧と第３所定電圧の和電圧）は、第１変換器２の出力端子２１Ｒ、２１Ｓ、２１Ｔに接続された第２変換器３の端子３１ＲＩ、３１ＳＩ、３１ＴＩを基準電位としている。

続いて、第１変換器２及び第２変換器３を制御するためのゲートパルス信号の生成手法、すなわち、第１ゲートパルス生成ブロック４１及び第２ゲートパルス生成ブロック４２の動作を説明する。まずは、第１ゲートパルス生成ブロック４１について説明する。なお、ゲートパルス信号の作成ロジックは様々な方式が考えられるので、下記はその一例である。また、本実施形態では、ゲートパルス生成ブロックを変換器毎に別々に設けているが、ゲートパルス生成ブロックを一つにまとめても構わない。

第１ゲートパルス生成ブロック４１では、検出した連系点電圧Ｖを、各コンデンサ電圧（コンデンサＰＨ、ＮＬの和電圧）を用いて規格化した電圧を指令値（以下、電圧指令値という）とし、図４Ａ、図４Ｂに示すスイッチングマップを用いて、第１変換器２の各スイッチのゲート信号を生成する。ここで、図４Ａ、４Ｂの横軸は時間［ｓ］、縦軸は対応するコンデンサの電圧で規格化された電圧［ａ．ｕ．］を示す。本明細書では、「コンデンサで規格化」とは、該当変換器が指令値に相当するパルス電圧を出力するように、指令値の値を該当変換器の直流コンデンサ電圧の値を基準に実数倍することをいう。該当変換器が複数の場合は、それぞれの直流コンデンサの和を基準に実数倍する。図４Ａ、４Ｂ中の曲線は、１周期分の規格化された電圧指令値を表している。本実施形態では、５０Ｈｚの電力系統を例としているので、１周期は０．０２ｓである。また、図４Ａ、図４Ｂ、図４Ｃ、図４Ｄでは、説明の便宜上、電圧指令値の最大値を１として示している。なお、規格化するための該コンデンサ電圧は、コンデンサの定格電圧であっても、コンデンサ電圧の電圧検出値でもどちらでもよい。コンデンサ電圧検出値を用いることで、制御が複雑になるがより正確な制御が可能である。また、連系点電圧Ｖの検出電圧にフィルタをかけてリプル成分を取り除いたものを規格化して電圧指令値としてもよい。

図４Ａに示すスイッチングマップでは、振幅が電圧指令値の１／４（０．２５）、周波数が電圧指令値の２倍（１００Ｈｚ）の三角波によりハッチ部と白色部の２領域にわけられ、図４Ｂに示すスイッチングマップでは、振幅が電圧指令値の１／４（０．２５）、周波数が電圧指令値の２倍（１００Ｈｚ）の三角波によりハッチ部と白色部の２領域にわけられており、規格化された電圧指令値が、どの領域にあるかによって各スイッチのオン・オフ状態が定まる。本発明を実施する際は、第１変換器２を構成するスイッチング素子（本実施形態では図２Ａに示すようにＩＧＢＴ）の耐圧は、第２変換器３を構成するスイッチング素子（本実施形態では図２Ｂに示すようにＦＥＴ）の耐圧と同じかそれよりも高い場合、第１変換器２のスイッチング素子のスイッチング周波数を、第２変換器３のスイッチング素子のスイッチング周波数と同じか低くする方が損失低減の観点で好ましい。したがって、図４Ａと図４Ｂの三角波の周波数を、図４Ｃや図４Ｄの三角波の周波数と同じかそれよりも低く設定する。図４Ａは、第１変換器２のハイサイドハイスイッチＰＰとローサイドハイスイッチＮＣのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときは、第１ゲートパルス生成ブロック４１は、ハイサイドハイスイッチＰＰをオンにし、ローサイドハイスイッチＮＣをオフにするゲートパルス信号を生成する。一方で、電圧指令値が白部にあるときは、第１ゲートパルス生成ブロック４１は、ハイサイドハイスイッチＰＰをオフにし、ローサイドハイスイッチＮＣをオンにするゲートパルス信号を生成する。

続いて、図４Ｂは、第１変換器２のハイサイドロースイッチＰＣとローサイドロースイッチＮＮのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第１ゲートパルス生成ブロック４１は、ハイサイドロースイッチＰＣをオンにし、ローサイドロースイッチＮＮをオフにするゲートパルス信号を生成する。一方で、電圧指令値が、白部にあるときには、第１ゲートパルス生成ブロック４１は、ハイサイドロースイッチＰＣをオフにし、ローサイドロースイッチＮＮをオンにするゲートパルス信号を生成する。第１ゲートパルス生成ブロック４１は、このようにしてゲートパルス信号を生成し、第１変換器２の各スイッチをスイッチングさせることにより、第１変換器２に第１所定電圧の近似パルスを出力させる。

次に、第２ゲートパルス生成ブロック４２について説明する。ゲートパルス信号の生成手法は、Ｒ相第２変換部３０Ｒ、Ｓ相第２変換部３０Ｓ及びＴ相第２変換部３０Ｔのいずれでも共通であるので、以下では、Ｒ相第２変換部３０Ｒを例として説明する。第２ゲートパルス生成ブロック４２では、検出したＲ相の連系点電圧Ｖと第３所定電圧演算部４４で算出した第３所定電圧との和電圧をコンデンサＰＨとコンデンサＮＬとコンデンサ３２Ｒのコンデンサ電圧の和で規格化した電圧を指令値（以下、電圧指令値という）とし、図４Ｃ、図４Ｄに示すスイッチングマップを用いて、Ｒ相第２変換部３０Ｒの各スイッチのゲートパルス信号を生成する。ここで、図４Ｃ、図４Ｄは、縦軸及び横軸などは図４Ａ、４Ｂと同じなので説明は省略する。同様に、規格化するためのコンデンサ電圧は、コンデンサの定格電圧であっても、コンデンサ電圧の電圧検出値でもどちらでもよい。また、連系点電圧Ｖの検出電圧にフィルタをかけてリプル成分を取り除いたものを用いてもよい。

図４Ｃに示すスイッチングマップでは、振幅が電圧指令値の１／４（０．２５）、周波数が電圧指令値の６倍（３００Ｈｚ）の三角波によりハッチ部と白色部の２領域にわけられ、図４Ｄに示すスイッチングマップでは、振幅が電圧指令値の１／４（０．２５）、周波数が電圧指令値の６倍（３００Ｈｚ）の三角波によりハッチ部と白色部の２領域にわけられており、規格された電圧指令値が、どの領域にあるかによってＲ相第２変換部３０Ｒの各スイッチのオン・オフ状態が定まる。

図４Ｃは、第２変換器３のハイサイドスイッチＡＰとローサイドスイッチＡＮのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第２ゲートパルス生成ブロック４２は、ハイサイドスイッチＡＰをオンにし、ローサイドスイッチＡＮをオフにするゲートパルス信号を生成する。一方で、電圧指令値が白部にあるときには、第２ゲートパルス生成ブロック４２は、ハイサイドスイッチＡＰをオフにし、ローサイドスイッチＡＮをオフにするゲートパルス信号を生成する。

図４Ｄは、第２変換器３のハイサイドスイッチＢＰとローサイドスイッチＢＮのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第２ゲートパルス生成ブロック４２は、ハイサイドスイッチＢＰをオンにし、ローサイドスイッチＢＮをオフにするゲートパルス信号を生成する。規格化された電圧指令値が白部にあるときには、第２ゲートパルス生成ブロック４２は、ハイサイドスイッチＢＰをオフにし、ローサイドスイッチＢＮをオンにするゲート信号を生成する。第２ゲートパルス生成ブロック４２は、このようにしてゲートパルス信号を生成し、Ｒ相第２変換部３０Ｒの各スイッチをスイッチングさせることにより、第２変換器３に第２所定電圧と第３所定電圧の和電圧を出力させる。

連系点電圧Ｖは、第１所定電圧と第２所定電圧の和電圧であり、第１変換器２が第１所定電圧の近似パルスを出力するので、このようにゲートパルスを送出することにより、第２変換器３は第２所定電圧と第３所定電圧の和電圧の近似パルスを出力できる。このように各スイッチを駆動することにより、第１変換器２が図３Ａに示すような波形の第１所定電圧の近似パルスを、第２変換器３が第２所定電圧と第３所定電圧の和電圧の近似パルスを出力し、電力変換システム１００は、図３Ｃに示すような５レベルの波形を出力できる。

上記ロジックによるパルス出力時の各波形について説明する。図３Ａ、３Ｂ、３Ｃは、横軸が時間（ｓ）であり、縦軸が電圧（ｐ．ｕ．）であり、１周期分の期間を示している。図３Ａは、第１変換器２の出力電圧波形、図３Ｂは第２変換器３の出力電圧波形、図３Ｃは電力変換システム１００の出力電圧波形である。なお、図３Ａ、３Ｂ、３Ｃは、Ｒ相の出力電圧波形を代表として示している。図３Ａに示すように、第１変換器２のＲ相第１変換部２０Ｒの出力電圧（第１所定電圧）の波形は、単パルス状の交流電圧波形となる。

第２変換器３は、図３Ｂに示すような波形の電圧（第２所定電圧と第３所定電圧との和電圧の近似パルス）をＲ相第２変換部３０Ｒが出力する。図３Ｃに示すように、電力変換システム１００のＲ相の出力波形は、Ｒ相第１変換部２０Ｒ（第１変換器２）の出力電圧（図３Ａの波形、第１所定電圧の近似パルス）と、Ｒ相第２変換部３０Ｒ（第２変換器３）の出力電圧（図３Ｂの波形、第２所定電圧＋第３所定電圧の近似パルス）との和電圧である。図３Ｃに示すように、電力変換システム１００の出力電圧は、瞬時電圧ベースで５レベルの交流電圧である。Ｓ相及びＴ相についても同様である。このように本発明の電力変換システム１００は、第１変換器２の第１所定電圧と第２変換器３の第２所定電圧とで連系点電圧Ｖに等しい電圧を出力するように制御されるので、多段（この場合は５レベル）の交流電圧を出力できる。その結果、出力波形の歪を抑制できる。

第１変換器２及び第２変換器３が有するコンデンサについて説明する。第１変換器２には、直流電圧検出器１０が取り付けられ、コンデンサＰＨ及びコンデンサＮＬのコンデンサ電圧が検出される。例えば、直流電圧検出器１０は、正側直流端子Ｐと負側直流端子Ｎに接続され、コンデンサ電圧として、正側直流端子Ｐ及び負側直流端子Ｎ間の電圧を検出する。なお、直流電圧検出器１０が、コンデンサＰＨ、コンデンサＮＬの双方のコンデンサ電圧を個別に測定した方がより好ましい。また、第２変換器３には、直流電圧検出器３５Ｒ、３５Ｓ、３５Ｔが取り付けられ、Ｒ相第２変換部３０Ｒ、Ｓ相第２変換部３０Ｓ及びＴ相第２変換部３０Ｔのコンデンサ３２Ｒ、３２Ｓ、３２Ｔのコンデンサ電圧がそれぞれ検出される。制御装置４は、コンデンサＰＨ、ＮＬ、３２Ｒ、３２Ｓ、３２Ｔのコンデンサ電圧の検出値に基づいて、これらのコンデンサのコンデンサ電圧を所定の電圧に保つような制御を実施することもできる。この制御については、変形例にて説明する。

本実施形態では、コンデンサＰＨ及びコンデンサＮＬは、同じコンデンサを用いているが、それぞれ定格電圧が異なるコンデンサとしてもよい。コンデンサＰＨ及びコンデンサＮＬの定格電圧は、第１変換器２が出力する第１所定電圧の大きさに応じて選定する。コンデンサＰＨとコンデンサＮＬの電圧はほぼ同じとして、これらの電圧が第１所定電圧となる。また、本実施形態では、コンデンサ３２Ｒ、３２Ｓ、３２Ｔは、同じコンデンサを用いることを想定している。これらのコンデンサの定格電圧は、出力したい第２所定電圧及び第３所定電圧の大きさに応じて適宜選定する。なお、本実施形態では、第２変換器３の出力電圧は、相毎に、第１変換器２の出力端子２１Ｒ、２１Ｓ、２１Ｔに接続された第２変換器３の端子３１ＲＩ、３１ＳＩ、３１ＴＩを基準電位として出力する。

制御系の配置について説明する。前述のように、電力変換システム１００は第１所定電圧、第２所定電圧及び第３所定電圧の和電圧の近似パルスを出力する。このうち、第１所定電圧と第２所定電圧の近似電圧の出力は、連系点の検出電圧出力（連系点電圧Ｖを指令値として出力する電圧）なので、極めて軽い計算負荷で制御できる。一方、第３所定電圧の近似電圧の出力は、第３所定電圧演算部４４にて電流制御や電力制御などの出力（電流制御や電圧制御により算出された第３所定電圧を指令値として出力する電圧）であるので、特に第３所定電圧演算部４４での計算負荷が重い。

そのため、例えば、第２変換器３の出力電圧の一部電圧と第１変換器２の出力電圧の和（第１所定電圧と第２所定電圧の和電圧の近似パルス）が、電圧検出器１１で検出した連系点電圧Ｖと等しくなるように制御するための制御ループを第１制御ループとし、有効電力や無効電力を出力するために、電力変換システム１００と連系点電圧Ｖとの間に生じさせる差電圧（第３所定電圧）を算出する制御ループを第２制御ループとする。このように、計算負荷の軽い第１制御ループと計算負荷の重い第２制御ループに分け、第１制御ループは、第２制御ループより、速い制御周期で演算することで、連系点電圧Ｖの変動に第１所定電圧及び第２所定電圧（すなわち、電力変換システム１００の出力電圧）がより追従できるようになり、好ましい。

そこで、本実施形態では、制御装置４を通常演算領域４９と、通常演算領域４９より制御周期が速い高速演算領域４８とを設け、高速演算領域４８に第１制御ループを構成する電圧検出器１１と、第１ゲートパルス生成ブロック４１と、第２ゲートパルス生成ブロック４２と、和算演算器４５とを配置し、通常演算領域４９に第２制御ループを構成する直流電圧検出器１０と、直流電圧検出器３５Ｒ、３５Ｓ、３５Ｔと、第３所定電圧演算部４４とを配置している。これにより、高速演算領域４８に第１所定電圧と第２所定電圧の第１制御ループを属させ、通常演算領域４９に第３所定電圧を算出する第２制御ループを属させるように（第３所定電圧演算部４４を設けるように）している。そのため、第３所定電圧演算部４４よりも第１変換器２を制御するための制御周期の方が速い。連系点電圧出力は、フィードフォアード制御であり、速い制御周期で連系点電圧Ｖを出力できると、連系点電圧Ｖが変動したときに連系点電圧Ｖと電力変換システム１００の電圧差を小さくできるので、連系点電圧Ｖが急変しても過電流を抑制できる。また、第１所定電圧と第２所定電圧の制御ループは、一定の制御周期で演算するのではなく、アナログ制御のように制御周期に無関係に制御してもよい。アナログ制御やそれに類する制御の方がより速く連系点電圧Ｖを出力できる。

次いで、連系点電圧Ｖの検出遅れの補償について説明する。電圧検出器１１は、連系点電圧Ｖの検出に遅れが生じる場合があり、また、一次遅れフィルタで検出電圧のリプルなどのノイズ成分を除去することが多く、フィルタ処理による遅れが生じる場合がある。このような遅れを補償するために、電圧Ｖの検出電圧に対して一次遅れなどを補償する演算をして、遅れ補償した連系点電圧Ｖを第１所定電圧及び第２所定電圧の指令値に用いてもよい。この場合、電圧検出器１１での電圧検出に伴う一次遅れやフィルタでの１次遅れを１／（Ｔ１ｓ＋１）と表すこととすると、１／（Ｔ１ｓ＋１）に補正項（Ｔ１ｓ＋１）／（Ｔ２ｓ＋１）をかけることで一次遅れの影響を軽減できる（但し、ｓはラプラス演算子、Ｔ１＞＞Ｔ２である）。この場合、電圧検出器１１と制御装置４との間に、伝達関数が（Ｔ１ｓ＋１）／（Ｔ２ｓ＋１）の補償要素を挿入する。さらに、第１変換器２の出力波形を単パルスとしたことにより、第１変換器２の出力を三角波比較方式などの一般的なＰＷＭ制御により制御した場合と比較して、ＰＭＷ変調による電圧の変化幅を抑制できる。

一方、系統事故や瞬時電力低下など系統擾乱が生じたときに、電力変換システム１００が素早く、連系点電圧Ｖに追随できると電力変換システム１００を流れる過電流を抑制できる。このメカニズムについて説明する。系統擾乱などで系統電圧が変動しても、電力変換システム１００の出力電圧と連系点電圧Ｖの差電圧を一定に保てれば、電力変換器システム１００と電力系統間を通流する電流の大きさは変わらない。本電力変換システム１００は、前述のように、第１所定電圧と第２所定電圧と第３所定電圧の和の近似パルスを出力する。第１所定電圧と第２所定電圧の和電圧は、連系点電圧Ｖをフィードフォアードしているので、本電力変換システム１００は過電流になりにくい。特に、電圧指令値としての第３所定電圧にリミッタをつければ、さらに過電流になりにくい。さらに、電力変換システム１００は、連系点電圧Ｖをフィードフォアードする制御ループ（第１制御ループ）が高速演算部に属するので、連系点電圧Ｖの変動に素早く追従でき、さらに過電流になりにくい。

なお、本発明の電力変換システム１００は、有効電力源７が第１変換器２から取り外されていても無効電力を出力する装置として動作する。また、本発明の電力変換システム１００は、三相平衡状態での動作に限定されるものではなく、三相不平衡状態であっても動作する。

（２）第１実施形態の作用及び効果
以上の構成において、第１実施形態の電力変換システム１００は、連系インピーダンス（連系リアクトル１２Ｒ、１２Ｓ、１２Ｔ）を介して交流電圧源（電力系統）に接続され、電力系統の電圧（連系点電圧Ｖ）を検出する電圧検出器１１と、３レベルの電圧を出力する第１変換器２と、第１変換器２に接続された第２変換器３と、第２変換器３の出力電圧の一部電圧と第１変換器２の出力電圧の和が、電圧検出器１１で検出した電圧と等しくなるように制御する制御装置（制御手段）４とを備えるように構成した。

よって、電力変換システム１００は、第１変換器２と第２変換器３とで検出した交流電圧源の電圧と等しい電圧を出力させるように制御すればよいので、簡便な制御で、交流電圧源の電圧を電力変換システム１００にフィードフォアードすることができ、交流電圧源の電圧が急激に低下した場合も、第１所定電圧と第２所定電圧が交流電圧源の電圧の急激な変化に追従して電力変換システムの出力電圧を低下できる。その結果、電力変換システム１００に過電流が流れることによる熱破壊を防止できるので、外乱に強く、ロバスト性が高い。

前述したように、電力変換システム１００は、第１所定電圧と第２所定電圧を第３所定電圧の演算より速い制御周期で演算する（第１制御ループを第２制御ループより早い制御周期にする）ことにより、時間のかかる第３所定電圧の演算を待つことなく、第１所定電圧と第２所定電圧の制御ができ、系統擾乱時の過電流抑制に効果がある。なお、速い制御周期で制御するのが、第１所定電圧もしくは第２所定電圧の一方だけでも過電流抑制に効果がある。また、第１所定電圧と第２所定電圧を第３所定電圧の演算より速い制御周期で演算するのが好ましいが、第３所定電圧を第１所定電圧もしくは第２所定電圧に匹敵する制御周期で演算しても過電流抑制に効果がある。加えて、第１変換器２と第２変換器３とで、連系点電圧Ｖに略等しい電圧を出力することにより、５レベルの電圧を出力することができ、出力電圧波形の歪みを小さくできる。

（３）第２実施形態
第１実施形態では、第２変換器が第２所定電圧と第３所定電圧の和電圧の近似パルスを出力する場合について説明したが、第２実施形態では、第１所定電圧、第２所定電圧及び第３所定電圧の近似パルスをそれぞれ異なる変換器が出力する場合について説明する。図５に示すように、第２実施形態の電力変換システム１０１は、第３変換器８を備え、第２変換器３が第２所定電圧の近似パルスを出力し、第３変換器８が第３所定電圧の近似パルスを出力する点で、上記で説明した第１実施形態の電力変換システム１００（図１参照）と相違する。電力変換システム１０１のその他の構成は、第１実施形態の電力変換システム１００と同じであるので、以下では、相違点を中心に説明する。また、図５に示す第２実施形態でも、図１に示した第１実施形態と同様に、電力変換システム１０１を発電システムに用いた場合を例としている。なお、第１実施形態と同様に、電力変換システム１０１は、検出したコンデンサ電圧に基づいて第３所定電圧を算出するために、第２変換器３及び第３変換器８のコンデンサ電圧を検出する直流電圧検出器を有しているが、図５では、説明の便宜上、直流電圧検出器を省略している。

電力変換システム１０１の構成を説明する。図１に示した第１実施形態の電力変換システム１００とは、第３変換器８が追加されたことのみが異なる。他の構成が同じなので、第３変換器８についてのみ説明する。

第３変換器８は、第２変換器３と連系リアクトル１２Ｒ、１２Ｓ、１２Ｔの間に設置される。第３変換器８は、端子８１ＲＩ、８１ＳＩ、８１ＴＩが第２変換器３の出力端子３１ＲＯ、３１ＳＯ、３１ＴＯに接続され、出力端子８１ＲＯ、８１ＳＯ、８１ＴＯが連系リアクトル１２Ｒ、１２Ｓ、１２Ｔに接続されている。

第３変換器８は、図１の第２変換器３と同様に、Ｒ相第３変換部８０Ｒと、Ｒ相第３変換部８０Ｒに接続されたコンデンサ（直流コンデンサ）８２Ｒと、Ｓ相第３変換部８０Ｓと、Ｓ相第３変換部８０Ｓに接続されたコンデンサ（直流コンデンサ）８２Ｓと、Ｔ相第３変換部８０Ｔと、Ｔ相第３変換部８０Ｔに接続されたコンデンサ（直流コンデンサ）８２Ｔとを備え、Ｒ相第３変換部８０Ｒ、Ｓ相第３変換部８０Ｓ及びＴ相第３変換部８０Ｔが電気的に独立した構成となっている。本実施形態では、コンデンサ８２Ｒ、８２Ｓ、８２Ｔは、同じコンデンサを用いることを想定している。また、コンデンサ８２Ｒ、８２Ｓ、８２Ｔの定格電圧は、出力したい第３所定電圧に基づいて適宜選定できる。

第３変換器８は、Ｒ相第３変換部８０Ｒの端子８１ＲＩと出力端子８１ＲＯとの間、Ｓ相第３変換部８０Ｓの端子８１ＳＩと出力端子８１ＳＯとの間及びＴ相第３変換部８０Ｔの端子８１ＴＩと出力端子８１ＴＯの間に、第３所定電圧の近似パルスを出力する。Ｒ相第３変換部８０Ｒ、Ｓ相第３変換部８０Ｓ及びＴ相第３変換部８０Ｔの構成は、第２変換器３のＲ相第２変換部３０Ｒ、Ｓ相第２変換部３０Ｓ及びＴ相第２変換部３０Ｔと同様なので説明は省略する。

前述の様に、第３変換器８は、端子８１ＲＩ、８１ＳＩ、８１ＴＩが、第２変換器３の出力端子３１ＲＯ、３１ＳＯ、３１ＴＯにそれぞれ接続され、出力端子８１ＲＯ、８１ＳＯ、８１ＴＯが連系リアクトル１２Ｒ、１２Ｓ、１２Ｔにそれぞれ接続されている。そのため、電力変換システム１０１は、第１変換器２と第２変換器３と第３変換器８とが直列に接続された構成であり、第１変換器２の出力である第１所定電圧と、第２変換器３の出力である第２所定電圧と、第３変換器８の出力である第３所定電圧との和電圧の近似パルスを、電力系統の各相に出力できる。

次に、制御装置４ａの構成について説明する。制御装置４ａは、第１変換器２の出力電圧と第２変換器３の出力電圧との和（第１所定電圧の近似パルスと第２所定電圧の近似パルスの和電圧）が、電圧検出器１１で検出した連系点電圧Ｖと等しくなるように制御する。また、制御装置４ａは、有効電力や無効電力を出力するために、電力変換システム１０１の出力と連系点電圧Ｖとの間に差電圧（第３所定電圧）が生じるように第３変換器８を制御する。

第２実施形態の制御装置４ａは、高速演算領域４８が第１ゲートパルス生成ブロック４１、第２ゲートパルス生成ブロック４２及び第３ゲートパルス生成ブロック４３が設けられ、通常演算領域４９に第３所定電圧演算部４４が設けられている。第１ゲートパルス生成ブロック４１及び第２ゲートパルス生成ブロック４２は、電圧検出器１１で検出された連系点電圧Ｖが指令値（電圧指令値）として入力される。第１ゲートパルス生成ブロック４１は、指令値に基づいて生成したゲートパルス信号を第１変換器２の各スイッチに出力し、第１変換器２に第１所定電圧の近似パルスを出力させる。第２ゲートパルス生成ブロック４２は、指令値に基づいて生成したゲートパルス信号を第２変換器３の各スイッチに出力し、第２変換器３に第２所定電圧の近似パルスを出力させる。第３ゲートパルス生成ブロック４３は、第３所定電圧演算部４４から算出された第３所定電圧が指令値（電圧指令値）として入力される。第３ゲートパルス生成ブロックは、指令値に基づいて生成したゲートパルス信号を第３変換器８の各スイッチに出力し、第３変換器８に第３所定電圧の近似パルスを出力させる。第３所定電圧演算部４４は、第１実施形態と同じなので説明は省略する。

以下では、電力変換システム１０１が７レベルの交流電圧を出力する場合を例として、制御装置４ａの動作を説明する。制御装置４ａの動作は各相とも基本的に同じであるので、Ｒ相を代表として説明する。なお、以下で説明する制御動作は一例であって、この手法に限定されるものではない。

前述の様に、電力変換システム１０１は、第１変換器２と第２変換器３が、連系点電圧Ｖの検出電圧を指令値としてそれぞれ第１所定電圧の近似パルスと第２所定電圧の近似パルスを出力し、第１変換器２及び第２変換器３で電力系統との連系点電圧Ｖに略等しい電圧を出力する。そこで、第１実施形態と同様に、第１変換器２の出力電圧と第２変換器３の出力電圧との和（第１所定電圧の近似パルスと第２所定電圧の近似パルスの和電圧）が、電圧検出器１１で検出した連系点電圧Ｖと等しくなるように制御するための制御ループを第１制御ループとし、有効電力や無効電力を出力するために、電力変換システム１０１と連系点電圧Ｖとの間に生じさせる差電圧（第３所定電圧）を算出する制御ループを第２制御ループとする。第１所定電圧及び第２所定電圧の近似パルスを出力するための第１制御ループ（第１ゲートパルス生成ブロック４１、第２ゲートパルス生成ブロック４２、電圧検出器１１で構成）を制御装置４ａの高速演算領域４８に属させ、第１制御ループを後述のように通常演算領域４９に属する第２制御ループより速い制御周期にする。すなわち、アナログ制御もしくは、アナログ制御に類した制御周期によらない制御を行うか、できるだけ速い制御周期で演算する。連系点電圧Ｖを素早く出力できれば、系統擾乱などが生じて連系点電圧Ｖが大きく変動しても、電力変換システム１０１は、連系点電圧Ｖに近い電圧を出力するので過電流を抑制できる。

一方、第３変換器８は、第３所定電圧の近似パルスを出力する。すなわち、第１実施形態と同様に、第３所定電圧の第２制御ループ（第３所定電圧演算部４４で構成）を通常演算領域４９に属させて制御を行う。そして、第３所定電圧として、有効電力や無効電力を出力するための電流制御や電力制御の出力電圧を出力する。また、第１変換器２と第２変換器３が素早く連系点電圧Ｖの近似電圧を出力し、第３変換器８が許容できる電流しか流れないように出力を制限していれば、系統擾乱などが生じても過電流を許容値以内に抑制できる。

次に、第１変換器２、第２変換器３、第３変換器８の各スイッチのゲートパルス信号の生成ロジックについて説明する。各変換器のゲートパルス信号は、第１ゲートパルス生成ブロック４１、第２ゲートパルス生成ブロック４２及び第３ゲートパルス生成ブロック４３でそれぞれ生成される。第１変換器２と第２変換器３の各スイッチは、第１実施形態と同様に、コンデンサ電圧で規格化された電圧指令値とスイッチングマップを比較して、各スイッチのオン・オフ状態が決定され、決定されたオン・オフ状態に基づいてゲートパルス信号が生成される。第２実施形態では、ゲートパルス信号の生成に用いるスイッチングマップと、電圧指令値とが第１実施形態と異なる。具体的には、第２実施形態では、第１変換器２の変換器は図６Ａ及び図６Ｂに示すスイッチングマップにより、第２変換器３は図６Ｃ及び図６Ｄに示すスイッチングマップにより、電圧指令値が各スイッチのオン・オフ状態が定まる。電圧指令値は第１変換器２、第２変換器３のいずれも、検出した連系点電圧Ｖであり、第１変換器２のコンデンサＰＨ、コンデンサＮＬ及び第２変換器３のコンデンサ３２Ｒのコンデンサ電圧の和で規格化されている。なお、図６Ａ、図６Ｂ、図６Ｃ、図６Ｄでは、説明の便宜上、電圧指令値の最大値を１として示している。

一方、第３変換器８の各スイッチは、コンデンサ８２Ｒのコンデンサ電圧で規格化された第３所定電圧演算部４４の出力（第３所定電圧）に基づいて通常の２レベル変換器と同様のＰＷＭ制御によりオン・オフ状態が決定され、決定されたオン・オフ状態に基づいてゲートパルス信号が生成される。

続いて、第１ゲートパルス生成ブロック４１、第２ゲートパルス生成ブロック４２及び第３ゲートパルス生成ブロック４３動作をより具体的に説明する。まずは、第１ゲートパルス生成ブロック４１について説明する。なお、ゲートパルス信号の作成ロジックは様々な方式が考えられるので、下記はその一例である。また、本実施形態では、ゲートパルス生成ブロックを変換器毎に別々に設けているが、ゲートパルス生成ブロックを一つにまとめても構わない。

第１ゲートパルス生成ブロック４１では、図６Ａ、図６Ｂに示すスイッチングマップを用いて、第１変換器２の各スイッチのゲートパルス信号を生成する。ここで、図６Ａ、６Ｂの横軸は時間［ｓ］、縦軸は対応するコンデンサの電圧で規格化された電圧［Ａ．Ｕ．］を示す。図６Ａ、６Ｂ中の曲線Ｃ１は、１周期分の規格化された電圧指令値を表している。図６Ａに示すスイッチングマップでは縦軸の値１／３を境としてハッチ部と白色部の２領域にわけられ、図６Ｂに示すスイッチングマップでは縦軸の値－１／３を境としてハッチ部と白色部の２領域にわけられている。

図６Ａは、第１変換器２のハイサイドハイスイッチＰＰとローサイドハイスイッチＮＣのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときは、第１ゲートパルス生成ブロック４１は、ハイサイドハイスイッチＰＰをオンにし、ローサイドハイスイッチＮＣをオフにするゲートパルス信号を生成する。一方で、電圧指令値が白部にあるときは、第１ゲートパルス生成ブロック４１は、ハイサイドハイスイッチＰＰをオフにし、ローサイドハイスイッチＮＣをオンにするゲートパルス信号を生成する。

続いて、図６Ｂは、第１変換器２のハイサイドロースイッチＰＣとローサイドロースイッチＮＮのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第１ゲートパルス生成ブロック４１は、ハイサイドロースイッチＰＣをオンにし、ローサイドロースイッチＮＮをオフにするゲート信号を生成する。一方で、電圧指令値が、白部にあるときには、第１ゲートパルス生成ブロック４１は、ハイサイドロースイッチＰＣをオフにし、ローサイドロースイッチＮＮをオンにするゲートパルス信号を生成する。第１ゲートパルス生成ブロック４１は、このようにしてゲートパルス信号を生成し、第１変換器２の各スイッチをスイッチングさせることにより、第１変換器２に第１所定電圧の近似パルスを出力させる。

第２ゲートパルス生成ブロック４２では、図６Ｃ、図６Ｄに示すスイッチングマップを用いて、第２変換器３の各スイッチのゲートパルス信号を生成する。ここで、図６Ｃ、６Ｄは、図６Ａと同様のグラフであり、図６Ｃ、６Ｄ中の曲線Ｃ２は、１周期分の規格化された電圧指令値を表している。図６Ｃに示すスイッチングマップでは３つの三角波（振幅が電圧指令値の１／６、周波数が電圧指令値の５倍（２５０Ｈｚ））と縦軸の値が±１／３であることを表す直線によりハッチ部と白色部の２領域にわけられ、図６Ｄに示すスイッチングマップでは３つの三角波（振幅が電圧指令値の１／６、周波数が電圧指令値の５倍（２５０Ｈｚ））と縦軸の値が±１／３であることを表す直線によりハッチ部と白色部の２領域にわけられている。

図６Ｃは、第２変換器３のハイサイドスイッチＡＰとローサイドスイッチＡＮのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第２ゲートパルス生成ブロック４２は、ハイサイドスイッチＡＰをオンにし、ローサイドスイッチＡＮをオフにするゲートパルス信号を生成する。一方で、電圧指令値が白部にあるときには、第２ゲートパルス生成ブロック４２は、ハイサイドスイッチＡＰをオフにし、ローサイドスイッチＡＮをオフにするゲートパルス信号を生成する。

図６Ｄは、第２変換器３のハイサイドスイッチＢＰとローサイドスイッチＢＮのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第２ゲートパルス生成ブロック４２は、ハイサイドスイッチＢＰをオンにし、ローサイドスイッチＢＮをオフにするゲート信号を生成する。規格化された電圧指令値が白部にあるときには、第２ゲートパルス生成ブロック４２は、ハイサイドスイッチＢＰをオフにし、ローサイドスイッチＢＮをオンにするゲート信号を生成する。第２ゲートパルス生成ブロック４２は、このようにしてゲート信号を生成し、Ｒ相第２変換部３０Ｒの各スイッチをスイッチングさせることにより、第２変換器３に第２所定電圧と第３所定電圧の和電圧の近似パルスを出力させる。

このような制御を行うことにより、第１変換器２と第２変換器３の合成出力電圧は７レベルとなり、電力変換システム１０１は、連系点電圧Ｖをフィードフォアードした７レベル電圧を出力できる。

一方、第３変換器８は、第３所定電圧演算部４４で算出した第３所定電圧を電圧指令値として、すなわち電流制御や電力制御などにより生成した電圧を電圧指令値として、通常の２レベル変換器と同様のＰＭＷ制御にて、パルスを出力する。

上記ロジックによるパルス出力時の各波形について説明する。図７Ａ、７Ｂ、７Ｃは、横軸が時間（ｓ）であり、縦軸が電圧（ｐ．ｕ．）であり、１周期分の期間を示している。図７Ａは、第１変換器２の出力電圧波形、図７Ｂは第２変換器３の出力電圧波形、図７Ｃは電力変換システム１０１の出力電圧波形である。なお、図７Ａ、７Ｂ、７Ｃは、Ｒ相の出力電圧波形を代表として示している。図７Ａに示すように、第１変換器２のＲ相第１変換部２０Ｒの出力電圧（第１所定電圧の近似パルス）の波形は、単パルス状の交流電圧波形となる。

第２変換器３は、図７Ｂに示すような波形の電圧（第２所定電圧の近似パルス）をＲ相第２変換部３０Ｒが出力する。図７Ｃに示すように、電力変換システム１０１のＲ相の出力波形は、Ｒ相第１変換部２０Ｒ（第１変換器２）の出力電圧（図７Ａの波形、第１所定電圧の近似パルス）と、Ｒ相第２変換部３０Ｒ（第２変換器３）の出力電圧（図７Ｂの波形、第２所定電圧の近似パルス）と、Ｒ相第３変換部８０Ｒ（第３変換器８）の出力電圧（第３所定電圧の近似パルス）との和電圧である。図７Ｃに示すように、電力変換システム１０１の出力電圧は、７レベルの交流電圧である。Ｓ相及びＴ相についても同様である。このように本発明の電力変換システム１０１は、第１変換器２の第１所定電圧の近似パルスと第２変換器３の第２所定電圧の近似パルスとで連系点電圧Ｖに等しい電圧を出力するように制御されるので、多段（この場合は瞬時電圧ベースで７レベル）の交流電圧を出力できる。その結果、出力波形の歪を抑制できる。

（４）第２実施形態の作用及び効果
以上の構成において、第２実施形態の電力変換システム１０１は、連系インピーダンス（連系リアクトル１２Ｒ、１２Ｓ、１２Ｔ）を介して交流電圧源（電力系統）に接続され、電力系統の電圧（連系点電圧Ｖ）を検出する電圧検出器１１と、３レベルの電圧を出力する第１変換器２と、第１変換器２に接続された第２変換器３と、第１変換器２の出力電圧と第２変換器３の出力電圧の和が、電圧検出器１１で検出した電圧と等しくなるように制御する制御装置（制御手段）４ａとを備えるので、第１実施形態と同様の効果を奏する。

電力変換システム１０１は、第１実施形態と同様に、第１所定電圧と第２所定電圧を制御する第１制御ループを第３所定電圧の演算する第２制御ループより速い制御周期で演算する若しくはアナログ制御又はアナログ制御に類する制御周期に無関係に制御する手法にて制御するように構成することで、系統擾乱時の過電流抑制に効果がある。なお、速い制御周期で制御するのが、第１所定電圧もしくは第２所定電圧の一方だけでも過電流抑制に効果がある。また、第３所定電圧を第１所定電圧もしくは第２所定電圧に匹敵する制御周期で演算しても過電流抑制に効果がある。また、図６Ａ、６Ｂ、６Ｃ、６Ｄのスイッチングマップを用いて制御し、第１変換器２と第２変換器３とで、連系点電圧Ｖに略等しい電圧を出力することにより、７レベルの電圧を出力することができ、出力電圧波形の歪みを小さくできる。

なお、電力変換システム１０１は、第１変換器２と第２変換器３で、連系点電圧Ｖを電力変換システム１０１に素早くフィードフォアードでき、その出力電圧のレベル数も高いので、第１実施形態よりも過電流を抑制しやすいメリットがある。

（５）変形例
（変形例１）
なお、本発明は、上記の実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、他の制御手方法により電力変換システム１００及び電力変換システム１０１に７レベルの交流電圧又は９レベルの交流電圧を出力させることもできる。まずは、変形例１として、電力変換システム１００に７レベルの交流電圧を出力させる他の制御手法について説明する。第１実施形態と同様に、Ｒ相を例として説明する。

この場合、図１に示した第１実施形態の電力変換システム１００の主回路の回路トポロジーと同じである。但し、制御装置４の動作が異なり、第１実施形態とは異なるスイッチングマップを用いてゲートパルス信号を生成する。具体的には、図６Ａ、図６Ｂに示したスイッチングマップを用いて第１ゲートパルス生成ブロック４１が第１変換器２の各スイッチのゲートパルス信号を生成し、図６Ｃ、図６Ｄに示したスイッチングマップを用いて第２ゲートパルス生成ブロック４２が第２変換器３の各スイッチのゲートパルス信号を生成する。但し、この際、第１変換器２が図６Ａ、Ｂを用いる際の電圧指令値は、検出した系統電圧(第１所定電圧＋第２所定電圧)とする。こうすることで、第１変換器２は、第１所定電圧の近似パルスを出力する。一方、第２変換器３が図６Ｃ、Ｄを用いる際の電圧指令値は、電力変換システムとしての電圧指令値（第１所定電圧、第２所定電圧、第３所定電圧の和電圧）を用いる。こうすることで、第２変換器３は、第２所定電圧と第３所定電圧の和の電圧の近似パルスを出力する。制御装置４の他の動作は第１実施形態と同じであるので説明を省略する。

このようにすることで、変形例１の電力変換システムは、瞬時電圧ベースでは、７レベルの交流電圧を出力できる。

そして、変形例１の電力変換システムは、５レベルの電圧を出力する第１実施形態の電力変換システム１００に対して、より多段の交流電圧を出力でき、出力電圧波形の歪みを抑制できるというメリットがある。また、変形例１の電力変換システムは、３つの変換器（第１変換器２、第２変換器３及び第３変換器８）を用いて７レベルの交流電圧を出力する第２実施形態の電力変換システム１０１に対して、より少ない変換器の段数で７レベルの交流電圧を出力できるというメリットがある。

（変形例２）
次に、変形例２として、第１実施形態の電力変換システム１００（図１参照）に７レベルの交流電圧を出力させための制御手法であって、変形例１とは異なる方法について説明する。変形例２は、電力変換システム１００が、図１と同じ構成には同じ番号を付した図１１に示す制御装置４ｂを備える点で変形例１と異なる。以下では、第１実施形態と同様に、Ｒ相を例として説明する。

まずは、制御手段としての制御装置４ｂの構成について説明する。制御装置４ｂは、高速演算領域４８ｂと通常演算領域４９ｂとを有している。制御装置４ｂは、高速演算領域４８ｂに第１ゲートパルス生成ブロック４１及び第２ゲートパルス生成ブロック４２ｂを備え、通常演算領域４９ｂに第３所定電圧演算部４４を備えている。制御装置４ｂは、制御装置４（図１参照）と異なり、和算演算器４５を備えておらず、連系点電圧Ｖと第３所定電圧とが第２ゲートパルス生成ブロック４２ｂに入力される。第１ゲートパルス生成ブロック４１及び第３所定電圧演算部４４は、第１実施形態の制御装置４と同じであるので説明を省略する。

次に第２ゲートパルス生成ブロック４２ｂの構成を説明する。第２ゲートパルス生成ブロック４２ｂは、第２所定電圧用パルス生成部２０１と、第１パルス幅変調部２０２と、第２パルス幅変調部２０３と、搬送波生成部２０４と、入力信号を－１倍して出力する乗算器２０５と、合成手段としての第１ＯＲ演算回路２０６及び第２ＯＲ演算回路２０７と、２つのＮＯＴ演算回路２０８、２０９とで構成される。第２所定電圧用パルス生成部２０１は、所定のスイッチングマップを用いて、第２所定電圧（第２変換器３の出力電圧の一部電圧）の近似パルス電圧を第２変換器３に出力させるためのパルス状の信号を生成する。第１パルス幅変調部２０２及び第２パルス幅変調部２０３は、公知のパルス幅変調法（ＰＷＭ）と同様の方法により、第３所定電圧演算部４４の出力（第３所定電圧）を変調する。例えば、入力された第３所定電圧と所定の搬送波とが比較され、比較結果に応じた信号が出力される。搬送波生成部２０４は、第３所定電圧を変調するための搬送波を生成する。

続いて、制御装置４ｂの動作を説明する。なお、第１ゲートパルス生成ブロック４１及び第３所定電圧演算部４４の動作は、変形例１と同じであるので説明を省略する。制御装置４ｂでは、電圧指令値として検出された連系点電圧Ｖが第２所定電圧用パルス生成部２０１に入力され、第３所定電圧が第１パルス幅変調部２０２及び第２パルス幅変調部２０３に入力される。第２所定電圧用パルス生成部２０１は、電圧指令値に基づいてパルス状の信号を生成する。具体的には、図６Ｃ、図６Ｄに示したスイッチングマップを用い、電圧指令値がハッチ部にあるときに１を出力し、それ以外のときに０を出力して、０と１とで表される矩形のパルス信号を出力する。第２所定電圧用パルス生成部２０１は、当該電圧指令値のパルス信号を、第１ＯＲ演算回路２０６及び第２ＯＲ演算回路２０７に出力する。

第１パルス幅変調部２０２は、第３所定電圧と、搬送波生成部２０４で生成された搬送波としての三角波とが入力され、第３所定電圧を０と１とで表される矩形パルス信号に変調する。第１パルス幅変調部２０２は、変調された第３所定電圧を第１ＯＲ演算回路２０６に出力する。第２パルス幅変調部２０３は、乗算器２０５で－１を乗算された第３所定電圧と、搬送波生成部２０４で生成された三角波とが入力され、第３所定電圧が０と１とで表される矩形パルス信号に変調される。第２パルス幅変調部２０３は、変調された第３所定電圧を第２ＯＲ演算回路２０７に出力する。

第１ＯＲ演算回路２０６は、第２所定電圧用パルス生成部２０１の出力（０と１とで表されるパルス信号）と、第１パルス幅変調部２０２の出力（０と１とで表されるパルス信号）とが入力されると、２つの入力の論理和を演算（ＯＲ演算）し、２つの入力を合成する。第１ＯＲ演算回路２０６は、演算結果（０又は１）をゲートパルス信号としてＲ相第２変換部３０ＲのハイサイドスイッチＡＰ及びローサイドスイッチＡＮに出力する。ローサイドスイッチＡＮには、ＮＯＴ演算回路２０８によって、演算結果の０と１とが反転されたゲートパルス信号が入力される。なお、演算結果「１」がスイッチをオンにするゲートパルス信号に相当し、演算結果「０」がスイッチをオフにするゲートパルス信号に相当する。このことは、第２ＯＲ演算回路２０７の演算結果に対しても同様である。

第２ＯＲ演算回路２０７は、第２所定電圧用パルス生成部２０１の出力と、第２パルス幅変調部２０３の出力とが入力されると、２つの入力の論理和を演算し、２つの入力を合成する。第２ＯＲ演算回路２０７は、演算結果（０又は１）をゲートパルス信号としてＲ相第２変換部３０ＲのハイサイドスイッチＢＰ及びローサイドスイッチＢＮに出力する。ローサイドスイッチＢＮには、ＮＯＴ演算回路２０８によって、演算結果の０と１とが反転されたゲートパルス信号が入力される。制御装置４ｂは、このようにして第１変換器２及び第２変換器３の各スイッチをオン・オフするゲートパルス信号を生成し、各スイッチにゲートパルス信号を出力することで、第１変換器２の出力電圧と第２変換器３の出力電圧とを制御し、電力変換システム１００に第１所定電圧、第２所定電圧及び第３所定電圧の和電圧に相当する７レベル（瞬時電圧ベース）の交流電圧を出力させることができる。なお、合成手段としては、ＯＲ演算回路の他に、パルスＨｉｇｈを１、パルスＬｏｗを０としてその和が０でなければパルスをＨｉｇｈとする合成手段などを用いることができる。

変形例２の電力変換システムは、制御装置（制御手段）４ｂが、第２変換器３に一部電圧（第２所定電圧の近似パルス）を出力させるためのパルス信号を生成するパルス生成部（第２所定電圧用パルス生成部２０１）と、差電圧を出力するための電圧指令値（第３所定電圧）をパルス信号に変調するパルス幅変調部（第１パルス幅変調部２０２及び第２パルス幅変調部２０３）と、第２所定電圧用パルス生成部２０１の出力及び第１パルス幅変調部２０２の出力を合成する合成手段（第２所定電圧用パルス生成部２０１の出力及び第２パルス幅変調部２０３の出力をＯＲ演算するＯＲ演算回路２０７）とを有し、合成手段の出力に基づいて２変換器３を制御するためのゲートパルス信号を生成するゲートパルス生成ブロック（第２ゲートパルス生成ブロック４２ｂ）を備えるように構成することで、電力変換システム１００に７レベルの交流電圧を出力させることができ、変形例１の制御手法よりも出力の高調波成分を小さくすることができる。

（変形例３）
次に、変形例３として、第１実施形態の電力変換システム１００（図１参照）に７レベルの交流電圧を出力させための制御手法であって、変形例１及び変形例２とは異なる方法について説明する。変形例３は、電力変換システム１００が、図１と同じ構成には同じ番号を付した図１２に示す制御装置４ｃを備える点で変形例１及び変形例２と異なる。以下では、第１実施形態と同様に、Ｒ相を例として説明する。

まず、制御手段としての制御装置４ｃの構成について説明する。制御装置４ｃは、高速演算領域４８ｃと通常演算領域４９ｃとを有している。制御装置４ｃは、高速演算領域４８ｃに第１ゲートパルス生成ブロック４１ｃ、第２ゲートパルス生成ブロック４２ｃ、第１変換器出力電圧演算部３０６、和算演算器４５及び減算演算器３１８を備え、通常演算領域４９ｂに第３所定電圧演算部４４を備えている。制御装置４ｃは、制御装置４（図１参照）と異なり、第１変換器出力電圧演算部３０６及び減算演算器３１８を備える点、連系点電圧Ｖと第３所定電圧の和電圧が電圧指令値として第１ゲートパルス生成ブロック４１ｃに入力される点、減算演算器３１８の出力が電圧指令値として第２ゲートパルス生成ブロック４２ｃに入力される点で異なる。第３所定電圧演算部４４は、第１実施形態の制御装置４と同じであるので説明を省略する。

第１ゲートパルス生成ブロック４１ｃは、第１パルス電圧生成部３０２と、第２パルス電圧生成部３０３と、規格化部３０７と、２つのＮＯＴ演算回路３０４、３０５とで構成される。規格化部３０７は、入力された電圧指令値を規格化する。第１パルス電圧生成部３０２及び第２パルス電圧生成部３０３は、規格化された電圧指令値を、公知のＰＷＭにより変調し、第１変換器２を制御するためのゲートパルス信号を生成する。

第２ゲートパルス生成ブロック４２ｃは、規格化部３１１、第１パルス幅変調部３１２、第２パルス幅変調部３１３、第１搬送波生成部３１４、第２搬送波生成部３１５及び２つのＮＯＴ演算回路３１６、３１７で構成される。規格化部３１１は、減算演算器３１８で算出された差分電圧を規格化する。第１パルス幅変調部３１２及び第２パルス幅変調部３１３は、規格化された差分電圧を、所定の搬送波を用い公知のＰＷＭにより変調し、第２変換器３を制御するためのゲートパルス信号を生成する。第１搬送波生成部３１４及び第２搬送波生成部３１５は、当該ＰＷＭのための搬送波を生成する。

次に、制御装置４ｃの動作について説明する。制御装置４ｃでは、連系点電圧Ｖと、第３所定電圧演算部４４で算出された第３所定電圧とが和算演算器４５に入力される。和算演算器４５は、連系点電圧Ｖと第３所定電圧との和電圧を算出し、算出した和電圧を第１ゲートパルス生成ブロック４１ｃと減算演算器３１８に出力する。なお、第１所定電圧と第２所定電圧の和電圧が連系点電圧Ｖと等しくなるようにしているので、連系点電圧Ｖと第３所定電圧の和電圧は、第１所定電圧、第２所定電圧及び第３所定電圧の和電圧であり、電力変換システム１００の出力電圧の電圧指令値に相当する。

第１ゲートパルス生成ブロック４１ｃでは、電圧指令値として連系点電圧Ｖと第３所定電圧との和電圧が規格化部３０７に入力される。規格化部３０７は、電圧指令値を、第１変換器２のコンデンサ電圧(コンデンサＰＨとコンデンサＮＬのコンデンサ電圧の和)と第２変換器３のコンデンサ３２Ｒのコンデンサ電圧との和電圧で規格化し、規格化した電圧指令値を第１パルス電圧生成部３０２と第２パルス電圧生成部３０３とに出力する。

第１パルス電圧生成部３０２は、規格化された電圧指令値が入力されると電圧指令値を１／３と比較する。第１パルス電圧生成部３０２は、電圧指令値が１／３以上のとき、スイッチをオンにするゲートパルス信号を出力し、電圧指令値が１／３より小さいとき、スイッチをオフにするゲートパルス信号を出力する。第１パルス電圧生成部３０２は、ゲートパルス信号を第１変換器出力電圧演算部３０６、Ｒ相第１変換部２０ＲのハイサイドハイスイッチＰＰ及びローサイドハイスイッチＮＣに出力する。ローサイドハイスイッチＮＣには、ＮＯＴ演算回路３０４によってオン・オフが反転されたゲートパルス信号が出力される。

第２パルス電圧生成部３０３は、規格化された電圧指令値が入力されると、電圧指令値を－１／３と比較する。第２パルス電圧生成部３０３は、電圧指令値が－１／３以上のとき、スイッチをオンにするゲートパルス信号を出力し、電圧指令値が－１／３より小さいとき、スイッチをオフにするゲートパルス信号を出力する。第２パルス電圧生成部３０３は、生成したゲートパルス信号を第１変換器出力電圧演算部３０６、Ｒ相第１変換部２０ＲのハイサイドロースイッチＰＣ及びローサイドロースイッチＮＮに出力する。ローサイドロースイッチＮＮには、ＮＯＴ演算回路３０５によってオン・オフが反転されたゲートパルス信号が出力される。このようにして、第１ゲートパルス生成ブロック４１ｃは、第１変換器２のＲ相第１変換部２０Ｒの各スイッチのゲートパルス信号を生成し、オン・オフ状態を制御する。

第１変換器出力電圧演算部３０６は、第１ゲートパルス生成ブロック４１ｃで生成されたゲートパルス信号に基づいて、第１変換器２の出力電圧（Ｒ相第１変換部２０Ｒの出力電圧）を算出し、算出した第１変換器２の出力電圧を減算演算器３１８に出力する。減算演算器３１８は、連系点電圧Ｖ及び第３所定電圧の和電圧（第１所定電圧、第２所定電圧及び第３所定電圧の和電圧）と、算出された第１変換器２の出力電圧との差分電圧を算出し、第２ゲートパルス生成ブロック４２ｃに出力する。

第２ゲートパルス生成ブロック４２ｃでは、電圧指令値として差分電圧が規格化部３１１に入力される。規格化部３１１は、電圧指令値を第２変換器３のコンデンサ３２Ｒのコンデンサ電圧で規格化し、規格化された電圧指令値を第１パルス幅変調部３１２と第２パルス幅変調部３１３とに出力する。第２ゲートパルス生成ブロック４２ｃでは、第１搬送波生成部３１４が後述の搬送波として０～１で増減する三角波（周波数：交流系統周波数の２倍以上。可聴周波数を超えると、騒音が小さくなるので、人家の近くに設置できるメリットがある。）を生成し、第２搬送波生成部３１５が搬送波として－１～０で増減する三角波（周波数：通常は、交流系統周波数の９倍以上。可聴周波数を超えると、騒音が小さくなるので、人家の近くに設置できるメリットがある。）を生成する。

第１パルス幅変調部３１２は、電圧指令値と、０～１で増減する三角波とが入力される。第１パルス幅変調部３１２は、電圧指令値と三角波を比較し、電圧指令値が三角波以上のとき、スイッチをオンにするゲートパルス信号を出力し、電圧指令値が三角波より小さいとき、スイッチをオフにするゲートパルス信号を出力する。第１パルス幅変調部３１２は、生成したゲートパルス信号をＲ相第２変換部３０ＲのハイサイドスイッチＡＰに直接出力し、ローサイドスイッチＡＮにＮＯＴ演算回路３１６を介して出力する。ＮＯＴ演算回路３１６はゲートパルス信号のオン・オフを反転させる。

第２パルス幅変調部３１３は、電圧指令値と、－１～０で増減する三角波とが入力される。第２パルス幅変調部３１３は、電圧指令値と三角波を比較し、電圧指令値が三角波以下のとき、スイッチをオンにするゲートパルス信号を出力し、電圧指令値が三角波より大きいとき、スイッチをオフにするゲートパルス信号を出力する。第２パルス幅変調部３１３は、生成したゲートパルス信号をＲ相第２変換部３０ＲのハイサイドスイッチＢＰに直接出力し、ローサイドスイッチＢＮにＮＯＴ演算回路３１７を介して出力する。ＮＯＴ演算回路３１７はゲートパルス信号のオン・オフを反転させる。このようにして、第２ゲートパルス生成ブロック４２ｃは、第２変換器３のＲ相第２変換部３０Ｒの各スイッチのゲートパルス信号を生成し、オン・オフを制御する。

制御装置４ｃは、このようにして第１変換器２及び第２変換器３の各スイッチのゲートパルス信号を生成し、各スイッチにゲートパルス信号を出力することで、第１変換器２の出力電圧と第２変換器３の出力電圧とを制御し、電力変換システム１００に第１所定電圧、第２所定電圧及び第３所定電圧の和電圧に相当する７レベル（瞬時電圧ベース）の交流電圧を出力させることができる。

変形例３の電力変換システムは、制御装置（制御手段）４ｃは、電圧検出器１１で検出した電圧（連系点電圧Ｖ）と、連系点電圧Ｖとの差電圧を出力するための電圧指令値（第３所定電圧）との和電圧に基づいて第１変換器２を制御するためのゲートパルス信号を生成する第１ゲートパルス生成ブロック４１ｃと、第１ゲートパルス生成ブロック４１ｃの出力に基づいて第１変換器２の出力電圧を算出する第１変換器出力電圧演算部３０６と、連系点電圧Ｖと第３所定電圧の和電圧と、算出した第１変換器２の出力電圧との差分電圧を算出する減算演算器３１８と、差分電圧に基づいて第２変換器３を制御するためのゲートパルス信号を生成する第２ゲートパルス生成ブロック４２ｃとを備えるようにすることで、７レベルの交流電圧を出力することができ、変形例２の電力変換システムよりもさらに指令値に対する電圧出力誤差を低減することができる。

（変形例４）
次に、変形例４として、図５に示す第２実施形態の電力変換システム１０１を例として、９レベルの交流電圧を出力させる手法について説明する。この場合、図５に示した第２実施形態の電力変換システム１０１の主回路をそのまま用いることができる。但し、制御装置４ａの動作が異なり、第１変換器２と第２変換器３は、図８Ａ、図８Ｂ、図８Ｃ、図８Ｄに示すスイッチングマップを用いてゲートパルス信号を生成する。

まず、変形例４で使用するスイッチングマップを説明する。図８Ａ、８Ｂ、８Ｃ、８Ｄの横軸は時間［ｓ］、縦軸は対応するコンデンサの電圧で規格化された電圧［Ａ．Ｕ．］を示す。なお、図８Ａ、図８Ｂ、図８Ｃ、図８Ｄでは、説明の便宜上、規格化された電圧指令値の最大値を１として示している。図８Ａ、８Ｂのスイッチングマップは、第１ゲートパルス生成ブロック４１で第１変換器２の各スイッチのゲートパルス信号を生成するために用いるものである。図８Ａ、８Ｂ中の曲線Ｃ１は、１周期分の規格化された電圧指令値（第１変換器２のコンデンサの電圧(コンデンサＰＨの電圧とコンデンサＮＬの電圧との和)と第２変換器３のコンデンサ３２Ｒのコンデンサ電圧の和で規格化された連系点電圧Ｖの検出値）を表している。図８Ａに示すスイッチングマップでは、振幅が電圧指令値の１／８、周波数が電圧指令値の周波数より高い周波数の三角波によりハッチ部と白色部の２領域にわけられ、図８Ｂに示すスイッチングマップでは、振幅が電圧指令値の１／８、周波数が電圧指令値の周波数より高い周波数の三角波によりハッチ部と白色部の２領域にわけられている。

一方、図８Ｃ、８Ｄのスイッチングマップは、第２ゲートパルス生成ブロック４２で第２変換器３の各スイッチのゲートパルス信号を生成するために用いるものである。図８Ｃ、８Ｄ中の曲線Ｃ２は、１周期分の規格化された電圧指令値（第１変換器２のコンデンサ電圧(コンデンサＰＨの電圧とコンデンサＮＬの電圧との和)と第２変換器３のコンデンサ３２Ｒの電圧で規格化された連系点電圧Ｖの検出値）を表している。図８Ｃに示すスイッチングマップでは５つの三角波（振幅が電圧指令値の１／８、周波数が電圧指令値より高い）によりハッチ部と白色部の２領域にわけられ、図８Ｄに示すスイッチングマップでは５つの三角波（振幅が電圧指令値の１／８、周波数が電圧指令値の周波数より高い）によりハッチ部と白色部の２領域にわけられている。なお、電圧指令値に用いる連系点電圧Ｖの検出値は、検出値そのままでもよく、検出値からリプル成分を取り除いたものでもよい。

次に、制御装置４ａの動作について説明する。なお、以下ではＲ相を代表として説明するが、Ｓ相及びＴ相についても同様である。図８Ａは、第１変換器２のハイサイドハイスイッチＰＰとローサイドハイスイッチＮＣのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときは、第１ゲートパルス生成ブロック４１は、ハイサイドハイスイッチＰＰをオンにし、ローサイドハイスイッチＮＣをオフにするゲートパルス信号を生成する。一方で、電圧指令値が白部にあるときは、第１ゲートパルス生成ブロック４１は、ハイサイドハイスイッチＰＰをオフにし、ローサイドハイスイッチＮＣをオンにするゲートパルス信号を生成する。

続いて、図８Ｂは、第１変換器２のハイサイドロースイッチＰＣとローサイドロースイッチＮＮのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第１ゲートパルス生成ブロック４１は、ハイサイドロースイッチＰＣをオンにし、ローサイドロースイッチＮＮをオフにするゲート信号を生成する。一方で、電圧指令値が、白部にあるときには、第１ゲートパルス生成ブロック４１は、ハイサイドロースイッチＰＣをオフにし、ローサイドロースイッチＮＮをオンにするゲートパルス信号を生成する。第１ゲートパルス生成ブロック４１は、このようにしてゲートパルス信号を生成し、第１変換器２のＲ相第１変換部２０Ｒの各スイッチをスイッチングさせることにより、第１変換器２に第１所定電圧の近似パルスを出力させる。

図８Ｃは、第２変換器３のハイサイドスイッチＡＰとローサイドスイッチＡＮのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第２ゲートパルス生成ブロック４２は、ハイサイドスイッチＡＰをオンにし、ローサイドスイッチＡＮをオフにするゲートパルス信号を生成する。一方で、電圧指令値が白部にあるときには、第２ゲートパルス生成ブロック４２は、ハイサイドスイッチＡＰをオフにし、ローサイドスイッチＡＮをオフにするゲートパルス信号を生成する。

図８Ｄは、第２変換器３のハイサイドスイッチＢＰとローサイドスイッチＢＮのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第２ゲートパルス生成ブロック４２は、ハイサイドスイッチＢＰをオンにし、ローサイドスイッチＢＮをオフにするゲート信号を生成する。規格化された電圧指令値が白部にあるときには、第２ゲートパルス生成ブロック４２は、ハイサイドスイッチＢＰをオフにし、ローサイドスイッチＢＮをオンにするゲート信号を生成する。第２ゲートパルス生成ブロック４２は、このようにしてゲート信号を生成し、Ｒ相第２変換部３０Ｒの各スイッチをスイッチングさせることにより、第２変換器３に第２所定電圧の近似パルスを出力させる。

第３変換器８は出力したい第３所定電圧を第３変換器８のコンデンサ８２Ｒのコンデンサ電圧で規格化した電圧を電圧指令値としてＰＷＭを行う。こうすることで、第３変換器８は第３所定電圧の近似パルスを出力することができる。

このように、変形例４の電力変換システムは、第１実施形態や第２実施形態よりも多段の交流電圧を出力することができ、出力電圧波形の歪をさらに小さくできる。

（変形例５）
次に、変形例５として、図１に示す第１実施形態の電力変換システム１００を例として、９レベルの交流電圧を出力させる手法について説明する。この場合も、図１に示した第１実施形態の電力変換システム１００をそのまま用いることができる。但し、制御装置４の動作が異なり、図８Ａ、図８Ｂ、図８Ｃ、図８Ｄに示すスイッチングマップを用いてゲートパルス信号を生成する。

次に、制御装置４の動作について説明する。なお、以下ではＲ相を代表として説明するが、Ｓ相及びＴ相についても同様である。図８Ａは、第１変換器２のハイサイドハイスイッチＰＰとローサイドハイスイッチＮＣのスイッチング状態を定める。図８Ａ、図８Ｂのスイッチングマップでは、連系点電圧Ｖの検出値を電圧指令値とし、電圧指令値を第１変換器２のコンデンサの電圧(コンデンサＰＨの電圧とコンデンサＮＬの電圧との和)と第２変換器３のコンデンサ３２Ｒのコンデンサ電圧の和で規格化したものを用いる。規格化された電圧指令値がハッチ部にあるときは、第１ゲートパルス生成ブロック４１は、ハイサイドハイスイッチＰＰをオンにし、ローサイドハイスイッチＮＣをオフにするゲートパルス信号を生成する。一方で、電圧指令値が白部にあるときは、第１ゲートパルス生成ブロック４１は、ハイサイドハイスイッチＰＰをオフにし、ローサイドハイスイッチＮＣをオンにするゲートパルス信号を生成する。

続いて、図８Ｂは、第１変換器２のハイサイドロースイッチＰＣとローサイドロースイッチＮＮのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第１ゲートパルス生成ブロック４１は、ハイサイドロースイッチＰＣをオンにし、ローサイドロースイッチＮＮをオフにするゲート信号を生成する。一方で、電圧指令値が、白部にあるときには、第１ゲートパルス生成ブロック４１は、ハイサイドロースイッチＰＣをオフにし、ローサイドロースイッチＮＮをオンにするゲートパルス信号を生成する。第１ゲートパルス生成ブロック４１は、このようにしてゲートパルス信号を生成し、第１変換器２のＲ相第１変換部２０Ｒの各スイッチをスイッチングさせることにより、第１変換器２に第１所定電圧の近似パルスを出力させる。

図８Ｃは、第２変換器３のハイサイドスイッチＡＰとローサイドスイッチＡＮのスイッチング状態を定める。図８Ｃ、図８Ｄのスイッチングマップでは、連系点電圧Ｖの検出値と第３所定電圧の和電圧を電圧指令値とし、電圧指令値を第１変換器２のコンデンサ電圧(コンデンサＰＨの電圧とコンデンサＮＬの電圧との和)と第２変換器３のコンデンサ３２Ｒの電圧で規格化したものを用いる。規格化された電圧指令値がハッチ部にあるときには、第２ゲートパルス生成ブロック４２は、ハイサイドスイッチＡＰをオンにし、ローサイドスイッチＡＮをオフにするゲートパルス信号を生成する。一方で、電圧指令値が白部にあるときには、第２ゲートパルス生成ブロック４２は、ハイサイドスイッチＡＰをオフにし、ローサイドスイッチＡＮをオフにするゲートパルス信号を生成する。

図８Ｄは、第２変換器３のハイサイドスイッチＢＰとローサイドスイッチＢＮのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第２ゲートパルス生成ブロック４２は、ハイサイドスイッチＢＰをオンにし、ローサイドスイッチＢＮをオフにするゲート信号を生成する。規格化された電圧指令値が白部にあるときには、第２ゲートパルス生成ブロック４２は、ハイサイドスイッチＢＰをオフにし、ローサイドスイッチＢＮをオンにするゲート信号を生成する。第２ゲートパルス生成ブロック４２は、このようにしてゲート信号を生成し、Ｒ相第２変換部３０Ｒの各スイッチをスイッチングさせることにより、第２変換器３に第２所定電圧と第３所定電圧の和をパルス電圧で近似した電圧を出力させる。

第２変換器３は、変形例５の電力変換システムの出力すべき電圧(第１所定電圧と第２所定電圧と第３所定電圧の和)を電圧指令値としていて、且つ、そのうち第１変換器２が第１所定電圧の近似パルスを出力するので、第２変換器３は、第２所定電圧と第３所定電圧の和電圧を近似したパルス電圧を出力できる。

図９Ａは第１変換器２の出力電圧波形を、図９Ｂは第２変換器３の出力電圧波形を、図９Ｃは変形例５の電力変換システム全体としての出力電圧波形を示す。電力変換システムの出力電圧は、第１変換器２の出力電圧と第２変換器３の出力電圧の和であり、瞬時電圧ベースで９レベルの電圧を出力できている。

このように、変形例５の電力変換システムは、第１実施形態や第２実施形態よりも多段の交流電圧を出力することができ、出力電圧波形の歪をさらに小さくできる。また、変形例５の電力変換システムは、３つの変換器を直列に接続した構成の第２実施形態の電力変換システム１０１に対して、より少ない変換器の段数で９レベルの交流電圧を出力できるというメリットがある。

（変形例６）
変形例６では、変形例２で説明した図１１に示す制御装置４ｂを用いて、電力変換システム１００に９レベルの交流電圧を出力させる方法について説明する。この場合、変形例２とは、制御装置４ｂの第２所定電圧用パルス生成部２０１が使用するスイッチングマップが異なる。具体的には、図６Ｃ、図６Ｄに示すスイッチングマップに変えて、第２所定電圧用パルス生成部２０１が図８Ｃ、図８Ｄに示すスイッチングマップを使用する。

具体的には、第２所定電圧用パルス生成部２０１が、図６Ｃのスイッチングマップを用いて電圧指令値（連系点電圧）のパルス信号を生成して第１ＯＲ演算回路２０６に出力し、図６Ｄのスイッチングマップを用い電圧指令値のパルス信号を生成して第２ＯＲ演算回路２０７に出力する。他の構成は、変形例２と同じであるので説明を省略する。このようにすることで、制御装置４ｂは、電力変換システム１００に９レベルの電圧を出力させることができ、変形例５より出力電圧の高調波成分を小さくできる。

（変形例７）
第１実施形態の電力変換システム１００や第２実施形態の電力変換システム１０１や変形例１－６では、第１変換器２の各相が第１所定電圧を近似した単パルスの電圧を出力するように、制御装置４が第１変換器２を制御した場合について説明したが、本発明は、これに限られない。制御装置４が、各相の連系点電圧Ｖの検出値を指令値とし、通常の２レベル変換器と同様のＰＭＷ制御にて、第１変換器２の各相にパルス電圧を出力させるようにしてもよい。

（変形例８）
第１実施形態及び第２実施形態、変形例１－７では、電力変換システムが３相交流の交流電圧源に電力を供給する場合について説明したが、本発明は、これに限られず、単相交流の交流電圧源に電力を供給するようにすることもできる。例えば、図１に示す第１実施形態の電力変換システム１００を例として説明すると、連系リアクトル１２Ｒを単相の交流電圧源に接続して、電力変換システム１００から交流電圧源（電力系統）に電力を供給するようにする。また、電力変換システム１００の第１変換器２からＳ相第１変換部２０Ｓ、Ｔ相第１変換部２０Ｔを除去し、第２変換器３からＳ相第２変換部３０Ｓ、Ｔ相第２変換部３０Ｔを除去して、電力変換システム１００を単相交流用の電力変換システムとする。

（変形例９）
上記の第１実施形態及び第２実施形態、変形例１、２では、交流電圧源としての電力系統に電力を供給する場合について説明したが、本発明はこれに限られず、三相交流電圧や単相交流電圧を出力する交流電圧源に電力を供給することもできる。

（変形例１０）
また、第１実施形態及び第２実施形態、変形例１－９では、電力変換システムが、第１所定電圧の近似パルス及び第２所定電圧の近似パルスの和電圧が連系点電圧Ｖと大略等しくなるように制御している。しかし、実際には、連系点電圧Ｖの検出遅れや第１所定電圧及び第２所定電圧の近似パルスの出力制御の制御遅れにより、連系点電圧Ｖと第１所定電圧の近似パルス及び第２所定電圧の近似パルスの和電圧のフェーザにずれ（位相のずれ）が生じる場合がある。そのため、電力変換システムは、第３所定電圧演算部４４が、この位相のずれを補償する補償電圧を含む第３所定電圧を算出するように第３所定電圧演算部４４を制御することが好ましい。このようにすることで、電力変換システムは、より適正な有効電力を電力系統に出力できる。

具体的には、第３所定電圧演算部４４が、位相ずれによるフェーザを算出し、当該フェーザに基づいて位相ずれを補償する補償電圧として位相ずれ補償電圧を計算し、計算した位相ずれ補償電圧を第３所定電圧に含めるようにする。第１所定電圧の近似パルス及び第２所定電圧近似パルスの和電圧と連系点電圧Ｖの位相ずれは、連系点電圧Ｖに対しておよそ垂直なフェーザになるので、第３所定電圧はこの垂直なフェーザ（位相ずれ補償電圧）が足し合わされた電圧となる。

さらに、連系インピーダンス（連系リアクトル１２Ｒ、１２Ｓ、１２Ｔ）は、実際には抵抗成分が存在する。すなわち、連系インピーダンスの抵抗成分と電流の積の電圧（連系インピーダンス電圧）が、連系点電圧Ｖと「第１所定電圧の近似パルス及び第２所定電圧の近似パルスの和電圧」とのさらなる差電圧となる。第３所定電圧演算部４４は、この差電圧を補償する補償電圧として電圧降下補償電圧を算出し、電圧降下補償電圧を第３所定電圧に含むようにする方が好ましい。

（変形例１１）
第３変換器８を有さない電力変換システム１００では、第２所定電圧と第３所定電圧の和電圧を電圧指令値として第２変換器３を制御していたが、第２変換器３の各フルブリッジ変換器（Ｒ相第２変換部３０Ｒ、Ｓ相第２変換部３０Ｓ、Ｔ相第２変換部３０Ｔ）内の各アームに第２所定電圧の近似パルス出力と第３所定電圧の近似パルスの出力を役割分担させてもよい。

以下では、第２変換器３のＲ相を例にとり説明する。第２変換器３は、第２所定電圧と第３所定電圧の和電圧の近似パルスを出力する。その際、一方のレッグ、例えば、ハイサイドスイッチＡＰとローサイドスイッチＡＮからなるレッグを第２所定電圧の近似パルス出力用のレッグとして、他方のレッグ、すなわち、ハイサイドスイッチＢＰとローサイドスイッチＢＮからなるレッグを第３所定電圧の近似パルス出力用のレッグとしてもよい。

その場合、第１実施形態と同じスイッチングマップを用いることができるが、電圧指令値とマップの運用が異なる。例えば、第２所定電圧の近似パルス出力用レッグの電圧指令値は、コンデンサ３２Ｒのコンデンサ電圧で規格化した連系点電圧Ｖの検出値として、図４Ｃのハッチ部か図４Ｄのハッチ部でない箇所に該規格化した電圧指令値が入ったときに、ハイサイドスイッチＡＰがオン、ローサイドスイッチＡＮがオフとなる。また、それ以外では、ハイサイドスイッチＡＰがオフ、ローサイドスイッチＡＮがオンとなる。

一方、第３所定電圧の近似パルス出力用レッグの電圧指令値は、電力変換システム１００としての電圧指令値（連系点電圧Ｖの検出電圧(第１所定電圧と第２所定電圧の和電圧)と第３所定電圧の和電圧）であり、マップの運用は、第２所定電圧の近似パルス出力用レッグと同じである。

（変形例１２）
図１に示す第１実施形態の電力変換システム１００は、第１変換器２がコンデンサＰＨとコンデンサＮＬを有し、第２変換器３がコンデンサ３２Ｒ、コンデンサ３２Ｓ、コンデンサ３２Ｔを有する。電力変換システム１００が適切な電圧を出力するためには、各コンデンサのコンデンサ電圧を適切な値に保つ必要がある。変形例７として、電力変換システム１００のコンデンサバランス制御について、説明する。

まず、第１変換器２のコンデンサＰＨとコンデンサＮＬのコンデンサ電圧制御について説明する。コンデンサＰＨとコンデンサＮＬの電圧は、有効電力源から第１変換器２に流入する電力と、第１変換器２から電力系統に流出する電力の差分により増減する。有効電力源７から流入する電力が多ければ、コンデンサＰＨとコンデンサＮＬの電圧は増大し、少なければ、減少する。

有効電力源７と第１変換器２は直流で電気的に接続されているので、コンデンサＰＨとコンデンサＮＬの電圧を制御する最も簡単な方法としては、該コンデンサ電圧が低いときには、有効電力源７から流入する有効電力を増やせばよく、コンデンサ電圧が高い時には、有効電力源７から流入する有効電力を小さくすればよい。

別な方法としては、第１変換器２が出力する有効電力を増減させればよい。例えば、出力する有効電力を増やせば、コンデンサ電圧の時間変化率は減少し、出力する有効電力を減らせば、コンデンサの時間変化率は増大する。

次に、第２変換器３のコンデンサ３２Ｒ、コンデンサ３２Ｓ、コンデンサ３２Ｔのコンデンサ電圧の制御について説明する。制御手法は各相で同じなので、以下ではＲ相を代表として説明する。第２変換器３のコンデンサ３２Ｒのコンデンサ電圧が高い場合は、第２変換器３は有効電力を出力することによりコンデンサ電圧を適正値に修正できる。一方、コンデンサ電圧が低いときには、第２変換器３が有効電力を受け取ることによりコンデンサ電圧を適正値に修正できる。

第２変換器３が出力する有効電力を制御するには、（Ａ）３次の零相電圧を加算する。（Ｂ）第１所定電圧と第２所定電圧のバランスを変更する。（Ｃ）第２変換器３の電圧指令値にコンデンサ電圧調整用の第４所定電圧を加えると共に、それを補償する電圧、すなわち第４所定電圧の負電圧を含む近似パルスを第１変換器２に出力させることにより、第２変換器３のコンデンサ電圧を調整できる。

但し、上記の制御は連系点電圧Ｖが低い時は効果が小さい。系統事故などで連系点電圧Ｖが下がったときは、第２変換器３は無効電力出力のみにするのが好ましい。すなわち、連系点電圧Ｖと同じ位相とするのが好ましい。

（６）電力変換システムの用途
上記の第１実施形態、第２実施形態及び変形例１、２の電力変換システムは、例えば、上記で説明したように、風力発電装置や太陽光発電装置などの有効電力源７で発電された電力を電力系統や交流電圧源に供給するために用いられる。このような、電力変換システムを備えた発電システムでは、電力系統の周波数を検出する周波数検出器を備えるようにし、検出した周波数を第３所定電圧演算部４４に送出し、電力系統の周波数に基づいて、第３所定電圧を算出して、電力変換システムの出力電圧を制御するようにすることもできる。例えば、電力系統の周波数が基準範囲より低い場合、当該電力系統は需要過多である。この場合、第３所定電圧演算部４４は、第３所定電圧を増加させ、電力系統への有効電力の供給量を増加させる。一方で、電力系統の周波数が基準範囲より高い場合、当該電力系統は供給過多である。この場合、第３所定電圧演算部４４は、第３所定電圧を減少させ、電力系統への有効電力の供給量を減少させる。

また、第１実施形態、第２実施形態及び変形例１、２の電力変換システムは、電力変換システムは、上記の有効電力源７の代わりに、ＡＣ－ＤＣコンバータなどを介して他の電力系統に接続してもよい。以下では、第１実施形態の電力変換システム１００をＡＣ－ＤＣコンバータを介して他の電力系統へ接続した場合例として説明するが、電力変換システム１００のかわりに電力変換システム１０１を用いてもよい。このような構成では、他の電力系統と図示されている電力系統（以下、本電力系統という。）との間で有効電力を授受することができる。このように、電力変換システムを有効電力授受システムとして用いることができる。この場合、制御装置４が、第３所定電圧演算部４４に、本電力系統の周波数、第１変換器２のコンデンサＰＨ、ＮＬのコンデンサ電圧などに基づいて、第３所定電圧を算出させて第２変換器３の出力電圧を制御し、電力変換システム１００が出力する有効電力を制御し、他の電力系統と本電力系統の間で有効電力の授受量を制御するようにしてもよい。また、制御装置４は、本電力系統の指令所や供給側電力系統の指令所からの指令に基づいて、第３所定電圧演算部４４に第３所定電圧を算出させて電圧指令値を決定し、電力変換システム１００が出力する有効電力を制御するようにしてもよい。

図１０は、図１に示した第１実施形態の電力変換システム１００に、上述のＡＣ―ＤＣコンバータとして当該電力変換システム１００と同じ構成の電力変換システム２００を接続した場合の例を示している。図１０では、システム全体を電力変換システム１０００と称する。電力変換システム１０００は、電力変換システム１００及び電力変換システム２００の正側直流端子Ｐ同士が接続され、負側直流端子Ｎ同士が接続された構成をしており、電力変換システム２００が接続された電力系統（以下、第２の電力系統という）と電力変換システム１００が接続された電力系統（以下、第１の電力系統という）の間で有効電力を授受することができる。

より具体的には、電力変換システム１０００は、第２変換器３（第１のフルブリッジ回路構成変換器）を介して第１の電力系統（第１の交流電圧源）に接続された第１変換器２（第１の３相ＮＰＣ３レベル変換器）と、第２変換器７０（第２のフルブリッジ回路構成変換器）を介して第２の電力系統（第２の交流電圧源）に接続された第１変換器６０（第２の３相ＮＰＣ３レベル変換器）とを備え、第１変換器２と第１変換器６０との直流端子（正側直流端子及び負側直流端子）同士が接続された構成をしている。電力変換システム１０００は、第１変換器２が第１の電力系統の連系点電圧Ｖに基づく交流電圧（第１所定電圧の近似パルス）を出力するように制御装置４に制御され、第２変換器３が電力系統の連系点電圧Ｖに基づく交流電圧（第２所定電圧の近似パルス）と第１の電力系統に電流を出力するための第３所定電圧との和電圧の近似パルス電圧を出力するように制御装置４によって制御される。なお、電力変換システム１０００は、第２変換器３の各コンデンサ３２Ｒ、３２Ｓ、３２Ｔのコンデンサ電圧を検出する直流電圧検出器を備え、検出したコンデンサ電圧に基づいて第３所定電圧を算出するようにしてもよい。また、図１０に示す電力変換システム２００は、第１変換器６０及び第２変換器７０を制御する制御装置４と同様の制御装置を有しているが、図１０では、便宜上、当該制御装置を図示していない。また、電力変換システム２００の第１変換器６０は、電力変換システム１００のコンデンサＰＨ及びコンデンサＮＬを共有しているが、電力変換システム２００もコンデンサを備えていてもよい。

第２の電力系統から第１の電力系統へ有効電力を供給する場合、電力変換システム２００では、制御装置が、第１の電力系統の周波数及びコンデンサＰＨ、ＮＬのコンデンサ電圧に基づいて第３所定電圧を算出し、第２の電力系統から電力変換システム２００へ有効電力が供給されるように、第２変換器７０の出力を制御する。一方、電力変換システム１００では、制御装置４が、第１の電力系統の周波数及びコンデンサＰＨ、ＮＬのコンデンサ電圧に基づいて、第３所定電圧を算出し、電力変換システム１００から第１の電力系統へ有効電力が供給されるように、第２変換器３の出力電圧を制御する。このようにして、電力変換システム１０００は、第２の電力系統から第１の電力系統へ有効電力を供給できる。同様にして、第１の電力系統から第２の電力系統へ有効電力を供給することもできる。また、３相ＮＰＣ３レベル変換器に直列に接続するフルブリッジ回路構成の変換器の数は、図１０に示すように２個でもよく、３個以上でもよい。

電力変換システム１０００は、第１実施形態の電力変換システム１００を備えているので、ロバスト性が高い。さらに、電力変換システム１０００は、電力変換システム２００が、第１変換器６０が出力する第１所定電圧の近似パルスと、第２変換器７０が出力する第２所定電圧の近似パルスとで、第２電力系統の系統電圧（連系点電圧）と大略等しい電圧を出力するように制御されるので、第２電力系統の系統電圧が擾乱した場合も、第１所定電圧の近似パルスと第２所定電圧の近似パルスの和電圧が系統電圧の変動に追従できるので、過電流が電力変換システム２００に流れることを抑制でき、ロバスト性がさらに高い。

また、その他の応用として、有効電力の供給を受ける負荷システムとして利用してもよい。

１００、１０１、２００、１０００ 電力変換システム
２ 第１変換器
３ 第２変換器
８ 第３変換器
４、４ａ、４ｂ、４ｃ、 制御装置
７ 有効電力源
１２Ｒ、１２Ｓ、１２Ｔ 連系リアクトル

Claims (25)

1. 連系インピーダンスを介して交流電圧源に接続された電力変換システムであって、
   前記交流電圧源の電圧を検出する電圧検出器と、
   ３レベルの電圧を出力する第１変換器と、
   前記第１変換器に接続された第２変換器と、
   前記第２変換器の出力電圧の一部電圧と前記第１変換器の出力電圧の和が、前記電圧検出器で検出した前記電圧と等しくなるように制御する制御手段とを備える
   電力変換システム。
2. 前記制御手段は、通常演算領域と前記通常演算領域より制御周期が速い高速演算領域とを備える
   請求項１に記載の電力変換システム。
3. 前記制御手段は、前記第２変換器の出力電圧の一部電圧と前記第１変換器の出力電圧の和が、前記電圧検出器で検出した前記電圧と等しくなるように制御する第１制御ループを有し、
   前記第１制御ループが前記高速演算領域に属する
   請求項２に記載の電力変換システム。
4. 前記制御手段が、有効電力や無効電力を出力するために前記交流電圧源との間に生じさせる差電圧を演算する第２制御ループを有し、
   前記第１制御ループは、前記第２制御ループよりも制御周期が速い
   請求項３に記載の電力変換システム。
5. 前記制御手段は、有効電力や無効電力を出力するために、前記交流電圧源との間に差電圧が生じるように前記第２変換器を制御する
   請求項１又は２に記載の電力変換システム。
6. 前記制御手段は、前記第１変換器と前記第２変換器とで５レベルの電圧を出力するように制御する
   請求項１又は５に記載の電力変換システム。
7. 前記制御手段は、前記第１変換器と前記第２変換器とで７レベルの電圧を出力するように制御する
   請求項１又は５に記載の電力変換システム。
8. 前記制御手段は、前記第１変換器と前記第２変換器とで９レベルの電圧を出力するように制御する
   請求項１又は５に記載の電力変換システム。
9. 前記制御手段は、前記第１変換器と前記第２変換器とで５レベルの電圧を出力するように制御する
   請求項２～４のいずれか１項に記載の電力変換システム。
10. 前記制御手段は、前記第１変換器と前記第２変換器とで７レベルの電圧を出力するように制御する
    請求項２～４のいずれか１項に記載の電力変換システム。
11. 前記制御手段は、前記第１変換器と前記第２変換器とで９レベルの電圧を出力するように制御する
    請求項２～４のいずれか１項に記載の電力変換システム。
12. 前記制御手段は、
    前記第２変換器に前記一部電圧を出力させるためのパルス信号を生成するパルス生成部と、前記差電圧を出力するための電圧指令値をパルス信号に変調するパルス幅変調部と、前記パルス生成部の出力及び前記パルス幅変調部の出力を合成する合成手段とを有し、前記合成手段の出力に基づいて前記第２変換器を制御するためのゲートパルス信号を生成するゲートパルス生成ブロックを備える
    請求項５に記載の電力変換システム。
13. 前記制御手段は、
    前記電圧検出器で検出した前記電圧と、前記差電圧を出力するための電圧指令値との和電圧に基づいて前記第１変換器を制御するためのゲートパルス信号を生成する第１ゲートパルス生成ブロックと、
    前記第１ゲートパルス生成ブロックの出力に基づいて前記第１変換器の出力電圧を算出する第１変換器出力電圧演算部と、
    前記和電圧と、算出した前記第１変換器の出力電圧との差分電圧を算出する減算演算器と、
    前記差分電圧に基づいて前記第２変換器を制御するためのゲートパルス信号を生成する第２ゲートパルス生成ブロックとを備える
    請求項５に記載の電力変換システム。
14. 前記第２ゲートパルス生成ブロックは、前記差分電圧と、所定の搬送波とを比較し、比較結果に基づいてゲートパルス信号を生成するパルス幅変調部を備える
    請求項１３に記載の電力変換システム。
15. 前記制御手段は、前記第１変換器に単パルス状の交流電圧を出力させる
    請求項１～１４のいずれか１項に記載の電力変換システム。
16. 連系インピーダンスを介して交流電圧源に接続された電力変換システムであって、
    前記交流電圧源の電圧を検出する電圧検出器と、
    ３レベルの電圧を出力する第１変換器と、
    前記第１変換器に接続された第２変換器と、
    前記第１変換器及び前記第２変換器と直列に接続された第３変換器と、
    前記第１変換器の出力電圧と前記第２変換器の出力電圧の和が、前記電圧検出器で検出した前記電圧と等しくなるように制御する制御手段とを備える
    電力変換システム。
17. 前記制御手段は、通常演算領域と前記通常演算領域より制御周期が速い高速演算領域とを備える
    請求項１６に記載の電力変換システム。
18. 前記制御手段は、前記第１変換器の出力電圧と前記第２変換器の出力電圧の和が、前記電圧検出器で検出した前記電圧と等しくなるように制御する第１制御ループを有し、
    前記第１制御ループが前記高速演算領域に属する
    請求項１７に記載の電力変換システム。
19. 前記制御手段が、有効電力や無効電力を出力するために、前記交流電圧源との間に生じさせる差電圧を演算する第２制御ループを有し、
    前記第１制御ループは、前記第２制御ループよりも制御周期が速い
    請求項１８に記載の電力変換システム。
20. 前記制御手段は、有効電力や無効電力を出力するために、前記交流電圧源との間に差電圧が生じるように前記第３変換器を制御する
    請求項１６又は１７に記載の電力変換システム。
21. 前記制御手段は、前記第１変換器に単パルス状の交流電圧を出力させる
    請求項１６～２０のいずれか１項に記載の電力変換システム。
22. 前記制御手段は、前記交流電圧源の前記電圧の検出遅れによる位相のずれを補償する補償電圧を算出する
    請求項１～２１のいずれか１項に記載の電力変換システム。
23. 請求項１～２２のいずれか１項に記載の電力変換システムを備える発電システム。
24. 請求項１～２２のいずれか１項に記載の電力変換システムを備える有効電力授受システム。
25. 請求項１～２２のいずれか１項に記載の電力変換システム、請求項２３に記載の発電システム及び請求項２４に記載の有効電力授受システムが接続された電力系統。

Images