JP7202312B2 - ウエハのプローブおよび検査を可能にするシリコンフォトニクス構造 - Google Patents

ウエハのプローブおよび検査を可能にするシリコンフォトニクス構造 Download PDF

Info

Publication number
JP7202312B2
JP7202312B2 JP2019554900A JP2019554900A JP7202312B2 JP 7202312 B2 JP7202312 B2 JP 7202312B2 JP 2019554900 A JP2019554900 A JP 2019554900A JP 2019554900 A JP2019554900 A JP 2019554900A JP 7202312 B2 JP7202312 B2 JP 7202312B2
Authority
JP
Japan
Prior art keywords
waveguide
coupler
semiconductor chip
photonic
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019554900A
Other languages
English (en)
Other versions
JP2020516932A (ja
Inventor
レシー,オースティン・エイチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of JP2020516932A publication Critical patent/JP2020516932A/ja
Application granted granted Critical
Publication of JP7202312B2 publication Critical patent/JP7202312B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • G02B6/124Geodesic lenses or integrated gratings
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004Combinations of two or more optical elements
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4219Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/422Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements
    • G02B6/4225Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements by a direct measurement of the degree of coupling, e.g. the amount of light power coupled to the fibre or the opto-electronic element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035Materials
    • G02B2006/12061Silicon
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133Functions
    • G02B2006/1215Splitter
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • G02B6/125Bends, branchings or intersections
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/26Optical coupling means
    • G02B6/30Optical coupling means for use between fibre and thin-film device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Description

技術分野
本開示の例は、一般的には、フォトニックチップ内の光学素子を検査することに関し、具体的には、格子カプラを用いて、フォトニックチップに集積された光学素子の機能を検証することに関する。
背景
多くのネットワーク装置は、導電性ケーブルを使用する場合に実現できない速度でデータを処理する。例えば、導電性ケーブル(例えば、イーサネット(登録商標)ケーブル)を用いて、ネットワーク装置のI/O速度を達成する場合、大量の電力を必要するまたは大量のノイズを生成する。したがって、ネットワーク装置の間に高速信号を転送する必要がある場合、これらの装置は、光ファイバケーブルを使用する。光ファイバケーブルは、導電性ケーブルに比べて、より速いデータ転送速度およびより長い距離に対応することができる。
ネットワーク装置は、光ケーブルに結合される1つ以上のフォトニックチップを含むことができる。例えば、フォトニックチップは、100本以上の異なる光ファイバケーブルに結合することができる。しかしながら、フォトニックチップをこれらの光ケーブルに合わせて取り付けない場合、フォトニックチップ内の光学素子を検査することは、不可能ではなくても困難である。例えば、フォトニックチップがまだウエハ内にあるときに、すなわち、ウエハを個々のフォトニックチップに切断する前に、フォトニックチップ内の光学素子(例えば、光変調器、光検出器など)を検査することができない。
概要
格子カプラを用いてフォトニック半導体チップ内の光学素子を検査するための技術を説明する。一例は、フォトニック半導体チップに関する。このフォトニック半導体チップは、第1導波路の第1端に結合されたエッジカプラを備え、エッジカプラは、フォトニック半導体チップの側面に沿って第1光信号を転送するように構成され、エッジカプラは、第1光信号がエッジカプラエッジカプラを通って伝播するときにモードサイズを変更するように構成される。フォトニック半導体チップは、(i)第1導波路の第2端、(ii)第2導波路の第1端および(iii)第3導波路の第1端に結合されたスプリッタを備え、このスプリッタは、第1導波路、第2導波路および第3導波路のいずれかから第1光信号を受信し、第1光信号の第1減衰部分および第2減衰部分を第1導波路、第2導波路および第3導波路の残りの2つの導波路に転送するように構成される。フォトニック半導体チップは、第2導波路の第2端に結合された格子カプラを備え、格子カプラは、フォトニック半導体チップの側面に垂直な上面に沿って第2光信号を転送するように構成され、および第3導波路の第2端に結合された光学素子を備える。
いくつかの実施形態において、エッジカプラは、フォトニック半導体チップの外側側面から露出されてもよく、格子カプラは、フォトニック半導体チップの外側上面から露出されてもよい。側面は、上面に垂直であってもよい。
いくつかの実施形態において、光学素子は、導電性トレースを介して上面に配置された導電性パッドに接続されてもよい。
いくつかの実施形態において、第1導波路、第2導波路および第3導波路は、少なくとも1つのミクロン未満の寸法を有してもよく、第1導波路、第2導波路および第3導波路は、フォトニック半導体チップの共通面に配置されてもよい。
いくつかの実施形態において、共通面は、フォトニック半導体チップの上部半導体表面層とフォトニック半導体チップの絶縁層との間の界面であってもよい。第1導波路、第2導波路、第3導波路、エッジカプラおよび格子カプラは、絶縁層上に配置されてもよい。
いくつかの実施形態において、光学素子は、光検出器および光変調器のいずれかであってもよい。
いくつかの実施形態において、フォトニック半導体チップは、シリコンオンインシュレータ(SOI)構造をさらに含むことができる。第1導波路、第2導波路および第3導波路は、SOI構造内の絶縁層上に配置されたシリコン導波路であってもよい。
別の例は、方法に関する。この方法は、エッジカプラ、格子カプラ、スプリッタおよび光学素子を含むフォトニック半導体チップを提供することを含む。エッジカプラは、第1導波路の第1端に結合され、スプリッタは、(i)第1導波路の第2端、(ii)第2導波路の第1端および(iii)第3導波路の第1端に結合され、格子カプラは、第2導波路の第2端に結合され、光学素子は、第3導波路の第2端に結合される。この方法は、検査プローブと格子カプラとの間に光信号を転送することを含み、エッジカプラは、フォトニック半導体チップの側面に沿って第1光信号を転送するように構成され、格子カプラは、フォトニック半導体チップの側面に垂直な上面に沿って第2光信号を転送するように構成される。この方法は、光信号を転送することに基づいて、光学素子の機能を検査することを含む。
いくつかの実施形態において、この方法は、フォトニック半導体チップを含むウエハを提供することをさらに含むことができる。フォトニック半導体チップがウエハの一部であるときに、光信号を転送してもよい。ウエハは、複数のフォトニック半導体チップを含んでもよい。
いくつかの実施形態において、この方法は、ウエハを切断することによって、フォトニック半導体チップを複数のフォトニック半導体チップから分離し、エッジカプラをフォトニック半導体チップの外側側面から露出させることをさらに含むことができる。
いくつかの実施形態において、この方法は、エッジカプラを用いて、外部搬送媒体によって搬送された光を受信することと、検査プローブを用いて、格子カプラによって受信された光を測定することと、測定された光に基づいて、外部搬送媒体をエッジカプラに位置合わせすることとをさらに含むことができる。
いくつかの実施形態において、格子カプラは、フォトニック半導体チップの外側上面から露出されてもよく、外側側面は、外側上面に垂直であってもよい。
いくつかの実施形態において、光学素子は、導電性トレースを介して、上面に配置された導電性パッドに接続されてもよい。
いくつかの実施形態において、第1導波路、第2導波路および第3導波路は、少なくとも1つのミクロン未満の寸法を有してもよく、第1導波路、第2導波路および第3導波路は、フォトニック半導体チップの共通面に配置されてもよい。
別の例は、方法に関する。この方法は、ウエハを提供することを含み、ウエハは、集積された複数のフォトニックチップを含む。複数のフォトニックチップの第1フォトニックチップは、格子カプラ、スプリッタ、第1光学素子および第2光学素子を含む。格子カプラは、第1導波路の第1端に結合され、スプリッタは、第1導波路の第2端、(ii)第2導波路の第1端および(iii)第3導波路の第1端に結合され、第1光学素子は、第2導波路の第2端に結合され、第2光学素子は、第3導波路の第2端に結合される。この方法は、検査プローブと格子カプラとの間に光信号を転送することを含み、格子カプラは、第1導波路および第2導波路を配置している共通面に平行な第1フォトニックチップの上面に沿って光信号を転送するように構成される。この方法は、光信号を転送することに基づいて、光学素子の機能を検査することと、ウエハを切断することによって複数のフォトニックチップから第1フォトニックチップを分離することとを含む。
いくつかの実施形態において、スプリッタは、第1導波路、第2導波路および第3導波路のいずれかから第1光信号を受信し、第1光信号の第1減衰部分および第2減衰部分を第1導波路、第2導波路および第3導波路の残りの2つの導波路に転送するように構成されてもよい。
いくつかの実施形態において、第1光学素子は、導電性トレースを介して、上面に配置された導電性パッドに接続されてもよい。
いくつかの実施形態において、第1導波路、第2導波路および第3導波路は、少なくとも1つのミクロン未満の寸法を有してもよく、第1導波路、第2導波路および第3導波路は、フォトニックチップの共通面に配置されてもよい。
いくつかの実施形態において、この方法は、ウエハを切断した後、格子カプラと検査プローブとの間に第2光信号を転送することによって、第1光学素子の機能を検査することをさらに含むことができる。
いくつかの実施形態において、この方法は、ウエハを切断した後、不透明材料を用いて格子カプラを被覆することをさらに含むことができる。
上記の特徴をより詳しく理解できるように、いくつかの実現例を示す添付の図面を参照して、上記の簡潔な概要をより詳細に説明する。理解すべきことは、添付の図面は、代表的な実現例のみを示し、発明の範囲を限定するものと見なされるべきではないことである。
本明細書に開示された一実施形態に従って、SOI装置を示す図である。 一例に従って、光学素子を検査するための格子カプラを含むフォトニックチップを示す図である。 一例に従って、格子カプラおよびエッジカプラを光学素子に光学的に結合するためのスプリッタを示す図である。 一例に従って、格子カプラおよびエッジカプラを光学素子に光学的に結合するためのスプリッタを示す図である。 一例に従って、格子カプラおよびエッジカプラを光学素子に光学的に結合するためのスプリッタを示す図である。 一例に従って、エッジカプラを示す図である。 一例に従って、エッジカプラを示す図である。 一例に従って、シリコンオンインシュレータ構造内の格子カプラを示す図である。 一例に従って、格子カプラを用いてフォトニックチップを検査するためのフローチャートである。 一例に従って、複数のフォトニックチップを含むウエハを示す図である。 一例に従って、フォトニックチップを検査するためのシステムを示す図である。 一例に従って、フォトニックチップを含むラインカードを示す図である。 一例に従って、格子カプラを含むフォトニックチップを示す図である。
詳細な説明
理解を容易にするために、可能な場合、同一の参照番号を用いて、図面に共通する同一の要素を指す。一例の要素を他の例に有利に組み込むことができると考えられる。
以下、図面を参照して、様々な機能を説明する。理解すべきことは、図面は、縮尺通りに描かれている場合と描かれていない場合があり、同様の構造要素または機能要素は、全ての図面において同様の参照番号で示されることである。理解すべきことは、図面は、特徴の説明を容易にすることを意図していることである。図面は、説明の網羅的な説明または特許請求の範囲を制限することを意図していない。さらに、図示された例は、示された全ての態様または利点を有する必要はない。特定の例に関連して説明された態様または利点は、必ずしもその例に限定されるものではなく、そのように示されていなくてもまたは明示的に説明されていなくても、他の例に実現することができる。
本明細書の実施形態は、格子カプラを用いてフォトニックチップ内の光学素子を検査するまたは位置合わせするための技術を説明する。一実施形態において、フォトニックチップは、エッジカプラおよび格子カプラを含み、エッジカプラおよび格子カプラは、フォトニックチップを外部の光ファイバケーブルに光学的に結合することができる。エッジカプラは、フォトニックチップの側面またはエッジに配置されてもよく、格子カプラは、フォトニックチップの上部または側面に配置されてもよい。例えば、エッジカプラは、格子カプラを含むフォトニックチップの側面に垂直なチップの側面に配置されてもよい。一般に、エッジカプラは、格子カプラよりもフォトニックチップに進出する光をより効率に転送することができる。また、外部光ファイバケーブルをエッジカプラに位置合わせすると、格子カプラよりも小型のパッケージを得ることができる。
エッジカプラは、格子カプラよりも優れているが、いくつかの製造段階においてエッジカプラにアクセスできないため、エッジカプラに接続された光学素子を検査することができない。製造時に、ウエハは、複数の同様のフォトニックチップを含むように加工されてもよい。例えば、ウエハは、20~200個のフォトニックチップを含むことができる。ウエハを切断してフォトニックチップを分離する前に、製造業者は、フォトニックチップ内の光学素子を検査したい場合がある。しかしながら、エッジカプラを用いてこれらの素子にアクセスする場合、ウエハをフォトニックチップにダイシングまたは切断しない限り、これらの素子を検査することができない。
本明細書に記載の実施形態において、フォトニックチップは、エッジカプラに接続されている光学素子を検査するための格子カプラを含む。したがって、(例えば、ウエハを切断する前に)エッジカプラにアクセスできない場合、検査プローブをウエハの上部または下部に配置された格子カプラに光学的に接続することによって、エッジカプラにアクセスことができる。フォトニックチップの機能を検査するために、検査プローブは、格子カプラから光信号を受信するまたは格子カプラに光信号を転送することができる。一実施形態において、格子カプラおよびエッジカプラは、スプリッタのポートに各々接続される。スプリッタの第3ポートは、フォトニックチップ内の光学素子(例えば、光変調器および光検出器)に結合される。光学素子から光信号を受信すると、スプリッタは、光信号パワーの第1減衰部分をエッジカプラに転送し、光信号パワーの第2減衰部分を格子カプラに転送する。したがって、エッジカプラが露出されていなくてもまたはアクセスできなくても、検査プローブは、格子カプラを介して一部の光信号を受信して、光学素子の機能を検査することができる。
また、検査プローブは、格子カプラを用いて、光信号をフォトニックチップに転送することもできる。この場合、格子カプラは、光信号をスプリッタに転送し、スプリッタは、信号の少なくとも一部を光学素子に転送する。一実施形態において、光学素子は、電気信号を出力し、この電気信号は、フォトニックチップの上面または底面に設けられた導電性パッドに転送される。検査プローブを導電性パッドに結合し、この電気信号を測定することによって、検査装置は、フォトニックチップが機能しているか否かを判断することができる。
一実施形態において、ウエハを個々のフォトニックチップに切断した後、格子カプラは、検査に使用される。したがって、ウエハに配置されたフォトニックチップを検査するときに使用された同様の検査装置および構成を用いて、個々の基板に取り付けられた個々のフォトニックチップを検査することができる。また、一実施形態において、格子カプラを用いて、光ファイバケーブルをフォトニックチップ内のエッジカプラに位置合わせすることができる。例えば、位置合わせの時に、光ファイバケーブルは、光をエッジカプラに転送することができる。格子カプラを介して受信した光を監視することによって、位置合わせ装置は、例えば、格子カプラから受信した光が最大になったときに、光ファイバケーブルがエッジカプラに位置合わせされたことを判断することができる。
図1は、本明細書に開示された一実施形態に従って、シリコンオンインシュレータ(SOI)装置100を示す。SOI装置100は、表面層105と、(埋め込み酸化物(BOX)層とも呼ばれる)埋め込み絶縁層110と、半導体基板115とを含む。本明細書の実施形態は、表面層105および基板115をシリコンとして称するが、本開示は、そのように限定されない。例えば、他の半導体または光透過性材料を用いて、本明細書に開示された構造を形成することができる。また、表面層105および基板115は、同じ材料から作られてもよいが、他の実施形態において、これらの層105および115は、異なる材料から作られてもよい。
表面層105の厚さは、100nm未満から1μmを超える範囲にあってもよい。より具体的には、表面層105は、100~300nmの厚さを有してもよい。絶縁層110の厚さは、所望の用途に応じて変化してもよい。一実施形態において、絶縁層110の厚さは、1μm未満から数十μmの範囲にあってもよい。基板115の厚さは、SOI装置100の特定の用途に応じて大きく変化してもよい。例えば、基板115は、典型的な半導体ウエハの厚さ(例えば、100~700μm)を有してもよく、薄くされてよくまたは別の基板に取り付けられてもよい。
光学用途の場合、シリコン表面層105および絶縁層110(例えば、シリコン酸化物、オキシ窒化ケイ素など)は、光信号を表面層105のシリコン導波路に拘束する対照的な屈折率を提供することができる。後の処理工程において、SOI装置100の表面層105をエッチングして、1つ以上のシリコン導波路を形成することができる。シリコンがシリコン酸化物などの絶縁体に比べて高い屈折率を有するため、光信号は、表面層105に沿って伝播するときに主に導波路に留まる。
図2は、SOI構造から形成されたフォトニック半導体チップ200を示している。フォトニックチップ200は、対応するシリコン導波路210A~Cを介して、スプリッタ215に結合されたエッジカプラ205と、格子カプラ220と、光学素子225とを含む。図1のSOI装置100と同様に、フォトニックチップ200は、上面層235と、絶縁層110と、基板115とを含む。しかしながら、表面層235は、様々な光学構造を含むように処理されている。例えば、表面層235は、光学素子225(例えば、光変調器または光検出器)を含み、光学素子225は、フォトニックチップ200の上面240から露出された導電性パッド230を備える。光学素子225は、シリコン層に対して様々な製造工程を実行することによって、例えばシリコン材料をエッチングまたはドーピングすると共に、表面層235上に追加の材料を堆積または成長させることによって形成することができる。導電性パッド230は、光学素子225によって生成された電気信号または光学素子225に転送された電気信号を転送するために使用できる任意の数のパッドまたは接点を表す。導電性パッド230は、導電性トレースまたはビアによって光学素子に結合される。
光学素子225が変調器である場合、導電性パッド230は、外部ソースから制御信号を受信して、導波路210Cから受信した光信号の変調を制御することができる。光学素子225が光検出器である場合、検出器は、導電性パッド230にそれぞれ結合されたn型ドープ領域およびp型ドープ領域を有するため、シリコン導波路210Cから受信した吸収光信号に対応する電気信号を生成または転送することができる。
図示されていないが、導電性パッド230は、光学素子225から電気信号を受信するまたは電気信号を光学素子225に転送するための電気集積回路(IC)に接続されてもよい。一実施形態において、電気ICは、フォトニックチップ200から物理的に分離されるが、ボンディングワイヤおよび/またはバスを介して導電性パッド230に結合される。別の実施形態において、電気ICのロジックは、フォトニックチップ200と同様のSOI構造に形成される。したがって、光学素子225は、導電性パッド230を使用する代わりに、内部トレースまたはワイヤを介して、ロジックとの間にデータ信号を送受信することができる。
シリコン導波路210は、シリコン表面層(例えば、図1の層105)から製造されてもよい。フォトニックチップ200は、導波路210を用いて、表面層235の異なる領域に光信号を搬送する。この例では、シリコン導波路210は、エッジカプラ205、スプリッタ215、格子カプラ220、および光学素子225の間に光信号を転送する。導波路210Bがスプリッタ215から格子カプラ220まで垂直に延在すると図示されているが、これは単に例示である。導波路210Bおよび格子カプラ220は、導波路210Aおよび210C、スプリッタ215、エッジカプラ205、および光学素子225と同一の平面および層(すなわち、表面層235)に配置されてもよい。例えば、導波路210Bは、ページに垂直な方向に延在してもよい。したがって、導波路210Bおよび格子カプラ220は、表面層235に位置している。それにもかかわらず、格子カプラ220の少なくとも1つの側面は、フォトニックチップの上面240から露出される。すなわち、格子カプラ220は、絶縁層110から上面240まで延在することができる。
図示のように、エッジカプラ205の1つのインターフェイスは、導波路210Aに結合され、別のインターフェイスは、フォトニックチップ200の外側側面245に近接している。エッジカプラ205がチップ200の側面から露出されていると図示されているが、他の実施形態において、エッジカプラ205は、側面245からわずかに凹んでもよい。一実施形態において、エッジカプラ205は、導波路210と同様の材料から作られる。例えば、エッジカプラ205および導波路210の両方は、シリコンから作られてもよい。一実施形態において、エッジカプラ205は、変換器の露出側面245に当たる光信号を導波路210Aに集束させるように処理(例えば、エッチング)された複数の積層を含むことができる。
エッジカプラ205は、外部の光搬送媒体(例えば、レーザまたは光ファイバケーブル)に効率的に結合するように設計されてもよい。シリコン導波路210を外部の光搬送媒体に直接に接続する場合、シリコン導波路210の寸法は、高い光学損失をもたらす可能性がある。その代わりに、光搬送媒体は、エッジカプラ205に結合され、エッジカプラ205は、信号をシリコン導波路210Aに転送する。このようにして、外部の光搬送媒体と導波路210Aとの間に、光信号を導波路210Aの寸法と同様の直径に集束させるためのレンズを使用する必要がなくなる。換言すれば、一実施形態において、エッジカプラ205は、レンズなどの外部集束素子を追加することなく、外部の光搬送媒体を側面245に結合することを可能にし、光をフォトニックチップ200に直接転送することができる。
スプリッタ215は、第1入力で光信号を受信し、2つ以上の出力で減衰光信号を出力できる任意の光カプラを表す。一実施形態において、スプリッタ215は、導波路210Aを介してエッジカプラ205から光を受信し、受信した光信号を分割して、分割した光信号を格子カプラ220および光学素子225に各々出力する。したがって、受信した光信号パワーの第1減衰部分は、格子カプラ220に転送され、受信した光信号パワーの第2減衰部分は、光学素子225に転送される。例えば、スプリッタ215は、20dBカプラであってもよい。この場合、受信した光信号パワーの1%は、格子カプラ220に転送され、受信した光信号パワーの99%は、光学素子225に転送される。
一実施形態において、スプリッタ215は、多方向であってもよい。すなわち、出力ポートを入力ポートとして使用することができ、入力ポートを出力ポートとして使用することができる。例えば、上述した例を続けると、スプリッタ215は、導波路210Cを介して光学素子225から光信号を受信することができる。スプリッタ215は、受信した光パワーの第1割合をエッジカプラ205に転送し、光信号の第2割合を格子カプラ220に転送することができる。導波路210Bを介して格子カプラ220から受信した光信号に対して、スプリッタ215は、同様の光分割を実行することができる。
別の実施形態において、スプリッタ215は、単方向であってもよい。すなわち、スプリッタ215は、1つの入力ポートで受信した光のみを分割し、別のポートで受信した光を分割しない。別の実施形態において、スプリッタ215は、受信した光信号内のTM光およびTE光を分離し、その後、対応する光ポートを用いてTM光およびTE光を転送する。さらに別の実施形態において、スプリッタ215は、一方向に沿って光を少なくとも2つの出力ポートの間に分割するための光サーキュレータを含むことができる。
以下でより詳細に説明するように、格子カプラ220およびスプリッタ215は、フォトニックチップ200を含むウエハを切断することによってエッジカプラ205を側面245から露出させる前(すなわち、エッジカプラ205にアクセスできる前)に、光学素子225を検査することを可能にする。光を格子カプラ220に転送した後、格子カプラ220は、スプリッタ215を用いて、この光を光学素子225に転送することができる。一方、検査装置は、スプリッタ215が光学素子225から光信号を受信することに応じて、格子カプラ220から光を受信することもできる。また、フォトニックチップ200をウエハから切断した後(エッジカプラ205にアクセスできると)、格子カプラ220を用いて、チップ200を検査することができ、エッジカプラ205を光搬送媒体に結合する必要がない。さらに、格子カプラ220を用いて、光搬送媒体をエッジカプラ205に位置合わせすることができる。
図3A~3Cは、一例に従って、格子カプラ220およびエッジカプラ205を光学素子225に光学的に結合するためのスプリッタ215を示す。図3A~3Cは、20dBカプラを備えたスプリッタ215を示しているが、任意の種類の分割比、例えば10dBまたは30dBカプラを使用することができる。
図3Aでは、光信号は、導波管210Cを介して光学素子225からスプリッタ215に転送される。この例では、スプリッタ215は、光学素子225から受信した光信号のパワーの1%を格子カプラ220に転送し、受信した光信号のパワーの99%をエッジカプラ205に転送する20dBカプラである。この分割は、検査中および動作中に実行されてもよい。フォトニックチップを検査するときに、検査プローブを格子カプラ220に光学的に結合することによって、スプリッタ215から提供された(20dBの減衰を伴う)光信号を受信することができる。検査装置は、受信した光信号を評価することによって、光学素子225が予期のように機能しているか否かを判断することができる。この例では、格子カプラ220は、光信号のパワーの1%のみを受信するが、検査装置は、光学素子225からスプリッタ215に転送された光信号のパワーと一致する(または超える)ように、格子カプラ220を介して受信した光信号のパワーを増加させるための光増幅器を含むことができる。
一実施形態において、動作中(例えば、フォトニックチップの機能を検証して、光ファイバケーブルをエッジカプラ205に結合した後)、光学素子225によって転送されたパワーの1%は、依然として格子カプラ220を介して転送される。一実施形態において、格子カプラ220は、フォトニックチップを検査するときまたはエッジカプラ205を位置合わせするときのみ使用される。したがって、動作中に格子カプラ220に転送された信号は、使用されない。換言すれば、動作中に、格子カプラ220は、外部の光搬送媒体に結合されなくてもよい。しかしながら、格子カプラ220を用いてフォトニックチップの適切な機能性を確保するおよび/またはエッジカプラ205を位置合わせすることは、動作中に光学素子225から転送された信号のパワーの1%をエッジカプラ205ではなく格子カプラ220に転送することよりも有利である。しかしながら、別の実施形態において、動作中に、格子カプラ220を光ファイバケーブルに結合することができる。例えば、格子カプラ220は、動作中に、フォトニックチップを較正するための光信号を転送することができる。
図3Bでは、光信号は、エッジカプラ205からスプリッタ215に転送され、スプリッタ215は、光信号のパワーの99%を光学素子225に転送し、パワーの1%を格子カプラ220に転送する。例えば、図3Bは、エッジカプラ205が外部光ファイバケーブルに位置合わせされているときのフォトニックチップの状態を示している。格子カプラ220は、検査プローブに光学的に結合され、検査プローブは、格子カプラ220から転送された光信号を受信および監視する。格子カプラ220から受信した光が最大になり、素子間の最適な位置合わせを示すまで、光ファイバケーブルとエッジカプラ205との位置を変更することができる。位置合わせた後および動作中、格子カプラ220は、被覆されているため、アクセスできない。したがって、スプリッタ215から格子カプラ220に転送された1%のパワーが失う可能性があるまたは使用できない。しかしながら、格子カプラ220を使用することは、動作中にエッジカプラ205から転送された信号のパワーの1%を光学素子225ではなく格子カプラ220に転送することよりも有利である。
図3Cでは、格子カプラ220は、光信号をスプリッタ215に転送し、スプリッタ215は、光信号のパワーの1%をエッジカプラ205に転送し、光パワーの1%を光学素子225に転送する。スプリッタ215が格子カプラ220から受信した光パワーの1%のみをエッジカプラ205および光学素子225に転送するが、検査プローブから格子カプラ220に転送される光信号は、動作中フォトニックチップに使用された光信号よりも100倍強い。したがって、エッジカプラ205および光学素子225に転送された光信号は、スプリッタ215によって減衰されても、動作中に使用された光信号と同様のパワーを有する。このようにして、格子カプラ220を用いて、通常の動作中に使用された光信号と同様または類似の光パワーを有する光信号を導入することによって、光学素子225の機能を検査することができる。
一実施形態において、フォトニックチップの機能を検査するときのみ、格子カプラ220を用いて、光信号をフォトニックチップに転送する。したがって、格子カプラ220は、被覆されてもよく、外部の光搬送媒体に接続されなくてもよい。しかしながら、別の実施形態において、通常の動作中に格子カプラ220を用いて光をフォトニックチップに転送できるように、格子カプラ220を光ファイバケーブルに永久に取り付けることができる。
図4Aおよび4Bは、一例に従ったエッジカプラ205を示している。図4Aは、エッジカプラ205を示す側面図であり、図4Bは、エッジカプラ205を示す上面図である。図4Aに示すように、エッジカプラ205は、3つの部分、すなわち、フォトニックチップの側面245に位置する第1部分405と、第2部分410と、シリコン導波路210Aに結合された第3部分415とを含む。第1部分405の高さは、第2部分410の高さよりも大きく、第2部分410の高さは、第3部分415の高さよりも大きい。高さの変化は、シリコン導波路210Aから送受信された光信号のモードサイズを増加させることができる。例えば、側面245に位置するエッジカプラ205に位置合わせされた光ファイバは、約9μmの寸法のコアを有してもよい。光ファイバがシングルモードファイバである場合、モードサイズは、約9μmである。しかしながら、エッジカプラ205を介して光信号を転送する場合、3つの部分の高さの変化は、1μm未満の高さを有するシリコン導波路210Aの寸法と一致するように、モードサイズを縮小する。逆に、シリコン導波路210Aから側面245に配置された光ファイバに信号を転送する場合も同様である。この場合、第1部分405、第2部分410および第3部分415の高さの変化は、光ファイバのコアの寸法と一致するようにモードサイズを増加する。
図4Bの上面図に示すように、エッジカプラ205は、側面245からシリコン導波路210Aに延在するにつれて、その幅が小さくになる。すなわち、第1部分405は、第2部分410よりも広い幅を有し、第2部分410は、第3部分415よりも広い幅を有する。高さと同様に、幅は、エッジカプラ205から転送された光信号のモードサイズを変更することができる。例えば、ファイバコアの幅は、8~10μmの間である一方、シリコン導波路210Aの幅は、1μm未満である。
図4Aおよび4Bに示されたエッジカプラ205は、単なるエッジカプラの一例である。本明細書に記載の実施形態は、外部の光搬送媒体(例えば、光ファイバケーブルまたはレーザ)が導波路(例えば、1μm未満の導波路)を用いて光を送受信することを可能にする任意のエッジカプラと共に使用することができる。
図5は、一例に従って、シリコンオンインシュレータ構造内の格子カプラ220を示している。具体的には、図5は、対応する検査プローブ505に光学的に結合された第1格子カプラ220Aおよび第2格子カプラ220Bを示す。図示のように、各検査プローブ505は、角度θによって示されるように、表面層235の上面から80度で傾斜される。この傾斜角θによって、検査プローブ505A(例えば、光ファイバケーブル)から転送された光は、格子カプラ220Aに進入し、シリコン導波路510に沿って伝播することができる。そのために、格子カプラ220Aは、鋸歯状パターンを含み、検査プローブ505Aから受信した光をシリコン導波路510に導く。格子カプラ220Bは、シリコン導波路510から受信した光を傾斜角θで検査プローブ505Bに導く。言うこともなく、このプロセスを逆にすることができる。この場合、検査プローブ505Bは、光を格子カプラ220Bに転送し、格子カプラ220Bは、受信した光をシリコンカプラ510に導く。その後、格子カプラ220Aは、光を傾斜角θで検査プローブ505Aに転送する。このようにして、各々の格子カプラ220を用いて、光信号を送受信することができる。
一実施形態において、検査プローブ505と格子カプラ220との間に透明な位置合わせ装置を配置することができる。例えば、検査プローブ505を位置合わせ装置に設けられた、表面層235に平行な溝(例えば、V字状溝またはU字状溝)に挿入することができる。位置合わせ装置は、検査プローブ505から出射された光を傾斜角θで格子カプラ220に導くまたは格子カプラ220から出射された光を検査プローブ505に導く反射面を含むことができる。
図5に示された格子カプラ220は、単なる格子カプラの一例である。本明細書に記載の実施形態は、フォトニックチップの上面または底面に設けられ、検査プローブが表面層235に平行に延在する導波路に光を転送するまたは導波路から光を受信することを可能にする任意の格子カプラと共に使用することができる。すなわち、格子カプラ220によって、検査プローブ(または位置合わせ装置)は、導波路と平行ではなくても(例えば、80度の傾斜角を有しても)、光を導波路に転送することができ、導波路から光を受信することができる。このようにして、格子カプラ220は、光信号が導波路510と平行な表面を通過するように光信号の方向を変更する。
図6は、一例に従って、格子カプラを用いてフォトニックチップを検査する方法600を示すフローチャートである。ブロック605において、検査装置は、格子カプラを介して光を送受信することによって、ウエハ内のフォトニックチップを検査する。一実施形態において、検査装置は、格子カプラを介して、フォトニックチップ内の光学素子によって生成または変更された光を受信するための検査プローブを含む。検査装置は、受信した光が所定のパワー、位相、周波数または強度を有しているか否かまたは光が(復調される場合)所定のデータを搬送しているか否かを判断することができる。例えば、検査装置は、受信した光が特定の周波数で閾値強度を有するか否かを判断してもよく、受信し光信号によって搬送されたデータが所定の変調データを含むか否かを判断してもよい。
一実施形態において、検査装置は、導電性パッドを介して、フォトニックチップ内の光学素子、例えば変調器を制御するための電気信号をフォトニックチップに転送する。検査装置は、電気信号を用いて光学素子を制御する場合、格子カプラを介して光学素子から受信した光信号が期待した信号と一致するように保証することができる。
別の実施形態において、検査装置は、検査装置が光信号をフォトニックチップに転送することに応答して生成された電気信号をフォトニックチップから受信することができる。例えば、格子カプラ(およびスプリッタ)は、検査装置から受信した光信号を光検出器に転送することができる。光検出器は、光信号を電気信号に変換する。電気信号を監視することによって、検査装置は、電気信号が検出器によって適切に生成されたか否かを判断することができる。適切に生成された場合、検査装置は、フォトニックチップ(またはフォトニックチップ内の光学素子)が機能していることを示す記しを保存する。そうでない場合、検査装置は、フォトニックチップが機能していないことを示す。
一実施形態において、フォトニックチップの機能を検査することは、フォトニックチップの光学素子を較正することを含む。例えば、格子カプラから受信した光の強度またはパワーに応じて、検査装置は、フォトニックチップ(またはフォトニックチップに結合された電気IC)のメモリ素子に格納された制御データを変更することによって、光学素子の光出力を所望の強度またはパワーに変更することができる。
図7は、一例に従って、複数のフォトニックチップ200を含むウエハ700を示している。一実施形態において、方法600のブロック605は、フォトニックチップ200がウエハ700に配置されたときに実行される。したがって、フォトニックチップ200内のエッジカプラは、隣接するフォトニックチップまたはウエハ700の未使用部分705によって被覆される。この製造状態では、外部の光搬送媒体は、チップ200内のエッジカプラにアクセスできない。ウエハ700を切断することによって、フォトニックチップ200を個々の素子に分離することができる。さらに、ウエハを切断することによって、フォトニックチップ200の1つ以上の側面からエッジカプラを露出させることができる。切断を例として説明したが、ウエハ700は、適切なプロセス、例えば切断、ダイシング、割断を用いて個々のフォトニックチップ200にカットすることができる。
一実施形態において、フォトニックチップ200は、同様の処理工程を用いて形成されたため、同様の構造および要素を有する。すなわち、フォトニックチップ200は、互いのコピーである。しかしながら、本明細書に記載の実施形態は、これに限定されず、ウエハ700内の一部のチップに対して1つ以上の製造工程を実行し、他のチップに対して製造工程を実行しないことによって、異なるチップを有するウエハ700にも適用することができる。
図8は、一例に従って、フォトニックチップ200を検査するためのシステム800を示している。システム800は、方法600の様々なステップを実行するために使用できる検査装置805を含む。検査装置805は、光源810と、光増幅器815と、光検出器820とを含む。また、検査装置805は、検査プローブ505(例えば、光ファイバケーブル)に結合され、検査プローブ505は、フォトニックチップ200内の格子カプラ220に光学的に結合される。検査プローブ505によって、検査装置は、格子カプラ220との間で光信号を送受信することができる。
光源810は、チップ200の機能を検査するために格子カプラ220に転送できる光信号を生成するためのレーザであってもよい。図示されていないが、レーザ源810は、例えば、パルス振幅変調(PAM)、直交振幅変調(QAM)、直交位相シフトキーイング(QPSK)を用いて、データを変調光信号に挿入するための変調器を含んでもよい。検査装置は、変調方式を用いてフォトニックチップに送信される光信号にデータを挿入することができ、この信号を用いてチップ200内の光学素子を検査することができる。
光増幅器815は、格子カプラ220を介してフォトニックチップ200から受信した光信号を増幅することができる。上述したように、格子カプラ220は、フォトニックチップ200に伝播する光信号の減衰信号を受信することができる。光増幅器815は、受信した光信号を増幅することができ、光検出器820は、例えば、この信号を検出して信号のパワー、周波数または位相を測定することができ、または信号を復調して受信した光信号内のデータを識別することができる。
図7に示されたようにフォトニックチップ200がまだウエハに含まれているときにまたはフォトニックチップ200が分離された後、検査装置805を用いて、光学素子を検査することができる。また、格子カプラ220を用いて、光ファイバケーブルをエッジカプラ205に位置合わせするときに支援することができる。例えば、検査装置805は、格子カプラ220で測定された光信号の強度を位置合わせ装置に出力することができ、位置合わせ装置は、光ファイバケーブルとエッジカプラ205との相対位置を調整することができる。
方法600に戻る。ブロック610において、検査装置は、ブロック610で実行された検査に基づいて、ウエハ上の機能的なフォトニックチップを特定する。例えば、検査装置は、検査に合格したフォトニックチップおよび合格しなかったフォトニックチップを示すウエハマップをメモリに記憶することができる。検査に合格しなかったチップを廃棄またはリサイクルするようにマークすることができる。
ブロック615において、ウエハを個々のフォトニックチップに切断する。これによって、チップの切断側からエッジカプラを露出させることができる。図示されていないが、フォトニックチップの側面を研磨する他の製造工程を実行してもよい。
ブロック620において、機能的なフォトニックチップを基板(例えば、半導体または誘電体基板)上に取り付ける。また、機能的なフォトニックチップは、他の半導体チップを含む電子システムに配置されてもよい。例えば、フォトニックチップは、他のフォトニックチップまたは電気ICと共に、プリント回路基板(PCB)に接続されてもよい。さらに、フォトニックチップは、電気ICに接続されてもよい。したがって、電気信号をフォトニックチップに転送するまたはフォトニックチップから電気信号を受信することができる。
ブロック620において、検査装置は、格子カプラを用いて、取り付けられた機能的なフォトニックチップを検査する。一実施形態において、エッジカプラは、光ファイバケーブルに位置合わせされていないことがある。したがって、格子カプラのみを用いて、フォトニックチップ内の特定の光学素子にアクセスすることができる。このことは、チップがウエハの一部であるときと同様の方法で、取り付けられたチップを検査するときに、好ましい。
ブロック630において、格子カプラから受信した光を利用して、光ファイバを取り付けられたフォトニックチップ内のエッジカプラに位置合わせする。上述したように、光ファイバは、位置合わせされると、光を出射することができる。エッジカプラは、出射された光の一部を受信し、スプリッタを介して格子カプラに導く。検査装置は、格子カプラから光を受信し、光の強度を位置合わせ装置に通知することができる。位置合わせ装置は、光の強度に応じて、1つ以上のエッジカプラに対する光ファイバ(または複数のファイバ)の相対位置を変更することができる。
別の実施形態において、チップ内のエッジカプラを光ファイバケーブルに位置合わせた場合においても、格子カプラを用いてフォトニックチップを検査することができる。換言すれば、光をエッジカプラに進入することができるまたはエッジカプラから光を受信することができる場合でも、検査装置は、格子カプラを用いて、チップを検査することができる。このことは、チップがウエハの一部であるときと同様の方法で、取り付けられたチップを検査するときに、好ましい。
一実施形態において、格子カプラを用いてフォトニックチップの機能を検査した後および/またはエッジカプラを位置合わせた後、カプラを被覆することができる。例えば、光学装置に取り付けられたフォトニックチップの通常の動作時に格子カプラを使用できないように、格子カプラの上に不透明な材料を堆積してもよい。
図9は、一例に従って、フォトニックチップ200を含むラインカード900を示している。一実施形態において、ラインカード900は、コンピューティングシステム、例えば、ネットワーク装置(例えば、ルータ)またはサーバに使用されてもよい。図示のように、フォトニックチップ200は、電気IC925と共にPCB905に取り付けられる。電気IC925は、電気バス940を介してフォトニックチップ200に接続される。電気バス940は、フォトニックチップ200内の素子と電気IC925内のロジックとの間のデータ通信を容易にする。この例において、電気IC925は、異なる機能を実行するように構成または変更され得るプログラマブルロジック930を含む。例えば、電気IC925は、プログラマブルICまたはFPGAであってもよい。別の実施形態において、電気バス940を使用せず、(例えば、フリップチップ技術を用いて)電気IC925をフォトニックチップ200上の導電性パッドに直接に接続することができる。さらに別の実施形態において、プログラマブルロジック930をフォトニックチップ200のSOI構造に配置することによって、単一の集積チップを形成することができる。この場合、電気バス940を設けなくてもよい。
フォトニックチップ200は、複数の格子カプラ220と、複数のエッジカプラ205とを含む。複数の格子カプラ220を一直線または一列に配置することができる。これによって、検査装置は、1組の検査プローブを複数の格子カプラ220に同時に光学的に結合することができる。一実施形態において、格子カプラ220は、フォトニックチップ200の上面から露出され、エッジカプラ205は、チップ200の上面に垂直な側面に配置される。エッジカプラ205は、光インターフェイス910に接続され、光インターフェイス910は、光プラグ915および光ファイバ920に接続される。この実施形態において、光ファイバ920は、光ファイバ920を対応するファイバと位置合わせするように構成された光インターフェイス910に差し込むことができる。しかしながら、別の実施形態において、光ファイバ920は、エッジカプラ205に直接位置合わせされ、例えばエポキシまたは樹脂を用いて固定可能に接続されてもよい。
一実施形態において、光ファイバ920は、光信号のみをフォトニックチップ200に転送するまたはフォトニックチップ200から光信号のみを受信する。別の実施形態において、光ファイバ920は、フォトニックチップ200と光信号を同時に送受信することができる。例えば、入力の光信号は、第1波長範囲を用いて転送され、出力の光信号は、重複しない第2波長範囲を用いて転送される。したがって、光ファイバ920は、フォトニックチップ200に光信号を転送すると同時に、フォトニックチップ200からの光信号を転送することができる。
図10は、一例に従って、格子カプラ220を含むフォトニックチップ1000を示している。図2のフォトニックチップ200とは異なり、図10のスプリッタ215は、エッジカプラに結合されていない。その代わりに、格子カプラ220を用いて、光学素子1005および光学素子225を検査することができる。2つの光学素子10005および225は、例えば光変調器であってもよい。スプリッタ215を変調器の間に配置することによって、検査装置は、格子カプラ220を用いて、変調器の間に転送する光を受信することができ、受信した光を用いて、変調器の機能を検査することができる。別の実施形態において、検査装置は、格子カプラ220を用いて、光学素子10005および225の少なくとも一方に光信号を転送することができる。したがって、スプリッタ215および格子カプラ220は、フォトニックチップ1000の任意の場所に設けられ、チップ1000の光学素子または構造を検査することができる。
上記では特定の例を説明したが、本発明の基本的な範囲から逸脱することなく、他の例および更なる例を考え出すことができる。本発明の範囲は、添付の特許請求の範囲によって決定される。

Claims (14)

  1. フォトニック半導体チップであって、
    第1導波路の第1端に結合されたエッジカプラを備え、前記エッジカプラは、前記フォトニック半導体チップの側面に沿って第1光信号を転送するように構成され、前記エッジカプラは、前記第1光信号が前記エッジカプラを通って伝播するときにモードサイズを変更するように構成され、
    (i)前記第1導波路の第2端、(ii)第2導波路の第1端および(iii)第3導波路の第1端に結合されたスプリッタを備え、前記スプリッタは、前記第2導波路から第1光信号を受信し、前記第1光信号の第1減衰部分および第2減衰部分を前記第1導波路および前記第3導波路に転送するように構成され、
    前記第2導波路の第2端に結合された格子カプラを備え、前記格子カプラは、前記フォトニック半導体チップの前記側面に垂直な上面に沿って第2光信号を転送するように構成され、
    前記第3導波路の第2端に結合された光学素子を備える、フォトニック半導体チップ。
  2. 前記エッジカプラは、前記フォトニック半導体チップの外側側面から露出され、
    前記格子カプラは、前記フォトニック半導体チップの外側上面から露出され、
    前記側面は、前記上面に垂直である、請求項1に記載のフォトニック半導体チップ。
  3. 前記光学素子は、導電性トレースを介して、前記上面に配置された導電性パッドに接続される、請求項2に記載のフォトニック半導体チップ。
  4. 前記第1導波路、前記第2導波路および前記第3導波路は、少なくとも1つのミクロン未満の幅または1ミクロン以下の高さを有し、
    前記第1導波路、前記第2導波路および前記第3導波路は、前記フォトニック半導体チップの共通面上に配置される、請求項1~3のいずれか1項に記載のフォトニック半導体チップ。
  5. 前記共通面は、前記フォトニック半導体チップの上部半導体表面層と前記フォトニック半導体チップの絶縁層との間の界面であり、
    前記第1導波路、前記第2導波路、前記第3導波路、前記エッジカプラ、および前記格子カプラは、前記絶縁層上に配置される、請求項4に記載のフォトニック半導体チップ。
  6. 前記光学素子は、光検出器および光変調器のいずれかである、請求項1~5のいずれか1項に記載のフォトニック半導体チップ。
  7. シリコンオンインシュレータ(SOI)構造をさらに備え、
    前記第1導波路、前記第2導波路および前記第3導波路は、前記SOI構造の絶縁層上に配置されたシリコン導波路である、請求項1~6のいずれか1項に記載のフォトニック半導体チップ。
  8. 方法であって、
    エッジカプラ、格子カプラ、スプリッタおよび光学素子を含むフォトニック半導体チップを提供することを含み、前記エッジカプラは、第1導波路の第1端に結合され、前記スプリッタは、(i)前記第1導波路の第2端、(ii)第2導波路の第1端および(iii)第3導波路の第1端に結合され、前記格子カプラは、前記第2導波路の第2端に結合され、前記光学素子は、前記第3導波路の第2端に結合され、
    検査プローブと前記格子カプラとの間に受信した光信号を転送することを含み、前記スプリッタは、前記受信した光信号の減衰した部分を前記第1導波路および前記第3導波路の両方に転送し、前記エッジカプラは、前記フォトニック半導体チップの側面に沿って第1光信号を転送するように構成され、前記格子カプラは、前記フォトニック半導体チップの前記側面に垂直な上面に沿って第2光信号を転送するように構成され、
    前記光信号を転送することに基づいて、前記光学素子の機能を検査することを含む、方法。
  9. 前記方法は、前記フォトニック半導体チップを含むウエハを提供することをさらに含み、
    前記フォトニック半導体チップが前記ウエハの一部であるときに、前記光信号を転送し、
    前記ウエハは、複数のフォトニック半導体チップを含む、請求項8に記載の方法。
  10. 前記ウエハを切断することによって、前記複数のフォトニック半導体チップから前記フォトニック半導体チップを分離し、前記エッジカプラを前記フォトニック半導体チップの外側側面から露出させることをさらに含む、請求項9に記載の方法。
  11. 前記エッジカプラを用いて、外部搬送媒体によって搬送された光を受信することと、
    前記検査プローブを用いて、前記格子カプラによって受信された光を測定することと、
    前記測定した光に基づいて、前記外部搬送媒体を前記エッジカプラに位置合わせすることとをさらに含む、請求項10に記載の方法。
  12. 前記格子カプラは、前記フォトニック半導体チップの外側上面から露出され、
    前記外側側面は、前記外側上面に垂直である、請求項10に記載の方法。
  13. 前記光学素子は、導電性トレースを介して、前記上面に配置された導電性パッドに接続される、請求項12に記載の方法。
  14. 前記第1導波路、前記第2導波路および前記第3導波路は、少なくとも1つのミクロン未満の寸法を有し、
    前記第1導波路、前記第2導波路および前記第3導波路は、前記フォトニック半導体チップの共通面上に配置される、請求項9に記載の方法。
JP2019554900A 2017-04-05 2018-03-12 ウエハのプローブおよび検査を可能にするシリコンフォトニクス構造 Active JP7202312B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/480,277 US10042131B1 (en) 2017-04-05 2017-04-05 Architecture for silicon photonics enabling wafer probe and test
US15/480,277 2017-04-05
PCT/US2018/022063 WO2018186999A1 (en) 2017-04-05 2018-03-12 Architecture for silicon photonics enabling wafer probe and test

Publications (2)

Publication Number Publication Date
JP2020516932A JP2020516932A (ja) 2020-06-11
JP7202312B2 true JP7202312B2 (ja) 2023-01-11

Family

ID=63013926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019554900A Active JP7202312B2 (ja) 2017-04-05 2018-03-12 ウエハのプローブおよび検査を可能にするシリコンフォトニクス構造

Country Status (6)

Country Link
US (1) US10042131B1 (ja)
EP (1) EP3607370B1 (ja)
JP (1) JP7202312B2 (ja)
KR (1) KR102657138B1 (ja)
CN (1) CN110678791B (ja)
WO (1) WO2018186999A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3077888B1 (fr) * 2018-02-13 2020-02-28 Stmicroelectronics (Crolles 2) Sas Puce optoelectronique et procede de test de circuits photoniques d'une telle puce
CN112913158B (zh) * 2018-10-31 2022-10-04 华为技术有限公司 光电探测器芯片、光接收及收发组件、光模块及通讯设备
FR3089344B1 (fr) * 2018-11-30 2021-01-22 Commissariat Energie Atomique Test de circuit photonique intégré
JP7259431B2 (ja) * 2019-03-15 2023-04-18 富士通オプティカルコンポーネンツ株式会社 光デバイス、これを用いた光モジュール、及び光デバイスの試験方法
US10651933B1 (en) 2019-05-23 2020-05-12 Xilinx, Inc. Thermal calibration of a ring modulator
CN112098768B (zh) * 2019-05-30 2022-04-29 上海新微技术研发中心有限公司 硅光芯片的测试方法及设备
US11409047B2 (en) 2019-11-13 2022-08-09 Electronics And Telecommunications Research Institute Optical coupling method and apparatus
CN110988646B (zh) * 2019-12-24 2022-03-01 武汉邮电科学研究院有限公司 基于光栅耦合的硅基光电子芯片晶圆级在线测试装置
GB202002284D0 (en) 2020-02-19 2020-04-01 Univ College Cork National Univ Of Ireland Devices and Methods for Wavegude Alignment
US11531172B2 (en) 2020-05-13 2022-12-20 Globalfoundries U.S. Inc. Wafer-level testing of lasers attached to photonics chips
US11428646B2 (en) * 2020-08-28 2022-08-30 Openlight Photonics, Inc. Loss monitoring in photonic circuit fabrication
CN112180505B (zh) * 2020-10-22 2022-08-16 武汉光谷信息光电子创新中心有限公司 光电集成芯片
CN112198589B (zh) * 2020-10-23 2023-05-05 武汉光谷信息光电子创新中心有限公司 测试结构、晶圆以及晶圆的制造工艺控制监控方法
US11846574B2 (en) 2020-10-29 2023-12-19 Hand Held Products, Inc. Apparatuses, systems, and methods for sample capture and extraction
CN112924143B (zh) * 2021-01-29 2023-08-29 中国科学院微电子研究所 一种光子芯片晶圆级测试装置和方法
WO2022266760A1 (en) * 2021-06-23 2022-12-29 Universite Laval Printed photonic component based photonic device probing and testing
CN113625391A (zh) * 2021-07-09 2021-11-09 南京光智元科技有限公司 光学结构、光耦合方法和光子集成电路芯片
WO2023105593A1 (ja) * 2021-12-06 2023-06-15 日本電信電話株式会社 光回路素子、集積型光デバイスおよび集積型光デバイスの製造方法
US20230314274A1 (en) * 2022-03-30 2023-10-05 Globalfoundries U.S. Inc. Optical receiver photodiode testing using test optical terminal at different location than operational optical terminal
US20240077532A1 (en) * 2022-09-06 2024-03-07 Ciena Corporation Managing photonic integrated circuit optical coupling
CN115657224B (zh) * 2022-10-26 2023-06-23 之江实验室 一种硅光子芯片的光学封装方法
CN115980090B (zh) * 2023-01-17 2024-04-30 南京光智元科技有限公司 芯片及其测试方法
CN115774224A (zh) * 2023-01-28 2023-03-10 合肥硅臻芯片技术有限公司 一种金刚石nv色心磁场传感器、探测模组及探测系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014071318A (ja) 2012-09-28 2014-04-21 Oki Electric Ind Co Ltd 光素子とその使用方法、及び光集積回路とその検査方法
US20160246009A1 (en) 2015-02-19 2016-08-25 Huawei Technologies Co., Ltd. Photonic Chip Surface Grating Coupler (SGC)-Based Optical Splitter and Optical Combiner
WO2016194349A1 (ja) 2015-05-29 2016-12-08 日本電信電話株式会社 光コヒーレントミキサ回路
US20170082799A1 (en) 2015-09-21 2017-03-23 Coriant Advanced Technology, LLC Test systems and methods for chips in wafer scale photonic systems

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378861B1 (en) * 2003-04-07 2008-05-27 Luxtera, Inc. Optical alignment loops for the wafer-level testing of optical and optoelectronic chips
US8380027B2 (en) * 2010-05-10 2013-02-19 Intel Corporation Erasable ion implanted optical couplers
US20120294568A1 (en) * 2011-05-18 2012-11-22 Agency For Science, Technology And Research Alignment Method for a Silicon Photonics Packaging
JP2013229356A (ja) * 2012-04-24 2013-11-07 Mitsubishi Electric Corp Soiウェハおよびその製造方法、並びにmemsデバイス
US9560427B2 (en) * 2014-05-28 2017-01-31 Huawei Technologies Co., Ltd. Scalable silicon photonic switching architectures for optical networks
US9577780B2 (en) * 2014-06-26 2017-02-21 Luxtera, Inc. Method and system for a polarization immune wavelength division multiplexing demultiplexer
US9618699B2 (en) * 2015-03-15 2017-04-11 Cisco Technology, Inc. Multilayer photonic adapter
US9746617B2 (en) * 2015-07-07 2017-08-29 Huawei Technologies Co., Ltd. Optical switches with surface grating couplers and edge couplers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014071318A (ja) 2012-09-28 2014-04-21 Oki Electric Ind Co Ltd 光素子とその使用方法、及び光集積回路とその検査方法
US20160246009A1 (en) 2015-02-19 2016-08-25 Huawei Technologies Co., Ltd. Photonic Chip Surface Grating Coupler (SGC)-Based Optical Splitter and Optical Combiner
WO2016194349A1 (ja) 2015-05-29 2016-12-08 日本電信電話株式会社 光コヒーレントミキサ回路
US20170082799A1 (en) 2015-09-21 2017-03-23 Coriant Advanced Technology, LLC Test systems and methods for chips in wafer scale photonic systems

Also Published As

Publication number Publication date
US10042131B1 (en) 2018-08-07
CN110678791A (zh) 2020-01-10
CN110678791B (zh) 2021-10-08
KR102657138B1 (ko) 2024-04-12
JP2020516932A (ja) 2020-06-11
WO2018186999A1 (en) 2018-10-11
KR20190137835A (ko) 2019-12-11
EP3607370A1 (en) 2020-02-12
EP3607370B1 (en) 2022-08-17

Similar Documents

Publication Publication Date Title
JP7202312B2 (ja) ウエハのプローブおよび検査を可能にするシリコンフォトニクス構造
US10598876B2 (en) Photonic interface for electronic circuit
KR102622409B1 (ko) 광 집적 회로 장치 및 그 제조 방법
US10145758B2 (en) Wafer level optical probing structures for silicon photonics
CN111123447B (zh) 光收发器、使用其的光收发器模块及光收发器的测试方法
JP6060979B2 (ja) 光配線チップとその検査方法、および光受信器
KR20070085080A (ko) 전자-광 모듈 제조 시스템 및 방법
WO2019025858A1 (en) TRANSMISSION OPTICAL SUBASSEMBLY MODULE AND RECEPTION OPTICAL SUBASSEMBLY
WO2016145989A1 (en) Optical alignment using multimode edge couplers
JP7107094B2 (ja) 光デバイスおよび光送受信モジュール
CN107407778A (zh) 光学耦合波导
CN107532967A (zh) 光学器件的晶片级测试
US10520391B1 (en) Optical measurement apparatus
JP7451376B2 (ja) フォトニック回路製造における損失モニタリング
KR20010041501A (ko) 광 송신기 및 수신기 모듈 테스트
JP7143948B2 (ja) 光検査回路および光検査方法
US11837509B1 (en) Method of manufacturing and packaging silicon photonics integrated circuit dies in wafer form
TWI773248B (zh) 半導體結構及其形成方法
US20230314274A1 (en) Optical receiver photodiode testing using test optical terminal at different location than operational optical terminal

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221223

R150 Certificate of patent or registration of utility model

Ref document number: 7202312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150