CN115980090B - 芯片及其测试方法 - Google Patents
芯片及其测试方法 Download PDFInfo
- Publication number
- CN115980090B CN115980090B CN202310066130.4A CN202310066130A CN115980090B CN 115980090 B CN115980090 B CN 115980090B CN 202310066130 A CN202310066130 A CN 202310066130A CN 115980090 B CN115980090 B CN 115980090B
- Authority
- CN
- China
- Prior art keywords
- chip
- optical
- edge
- light
- waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 18
- 230000003287 optical effect Effects 0.000 claims abstract description 94
- 238000004806 packaging method and process Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000010998 test method Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000001186 cumulative effect Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
本发明涉及半导体领域，其提供了一种芯片及其测试方法，所述芯片包括光学链路，所述光学链路包括：波导，所述波导包括沿着芯片边缘布置的边缘波导部分，所述边缘波导部分距离所述芯片边缘的距离小于等于500μm，所述边缘波导部分对应的芯片边缘的累计长度为L，L≥4mm；光输入结构，被配置为向所述光学链路输入光；以及光输出结构，被配置为从所述光学链路输出光。
Description
技术领域
本发明涉及半导体领域，更为具体而言，涉及芯片及其测试方法。
背景技术
芯片在各种工艺制程中，可能存在损坏的风险。例如，一些芯片在封装过程中，可能存在崩边或者裂纹。现有技术在筛选正常芯片或者对芯片进行检测时，会通过显微镜来观测崩边或者裂纹，效率较低且容易遗漏。
发明内容
在一个示例性的实施方式中，本发明提出了一种芯片，包括光学链路，所述光学链路包括：波导，所述波导包括沿着芯片边缘布置的边缘波导部分，所述边缘波导部分距离所述芯片边缘的距离小于等于500μm，所述边缘波导部分对应的芯片边缘的累计长度为L，L≥4mm；光输入结构，被配置为向所述光学链路输入光；以及光输出结构，被配置为从所述光学链路输出光。
在一个示例性的实施方式中，本发明提出了一种芯片，包括光学链路，所述光学链路包括：波导，所述波导包括沿着芯片边缘布置的边缘波导部分，所述边缘波导部分距离芯片边缘的距离小于等于500μm，所述边缘波导部分对应的芯片边缘的累计长度为L，所述芯片的周长为L0,L/L0≥0.2；光输入结构，被配置为向所述光学链路输入光；以及光输出结构，被配置为从所述光学链路输出光。
在一些实施方式中，所述波导包括多个分离的波导段。
在一些实施方式中，所述芯片基于绝缘体上硅制造。
在一些实施方式中，所述光输入结构选自光栅耦合器、端面耦合器；以及所述光输出结构选自光栅耦合器、端面耦合器。
在一些实施方式中，所述芯片包括光调制器、光探测器、定向耦合器、多模干涉器中的至少一种器件。
在一些实施方式中，所述波导包括弯曲部分。
在一个示例性的实施方式中，提出对芯片进行测试的方法，包括：对所述光输入结构输入光；获得所述光输出结构的输出光信号；以及得到所述光学链路的损耗。
在一个示例性的实施方式中，提出对芯片进行测试的方法，包括第一测试步骤，包括对所述光输入结构输入光，获得所述光输出结构的输出光信号，以及得到所述光学链路的第一损耗；封装步骤，包括对所述芯片进行封装；第二测试步骤，包括对所述光输入结构输入光，获得所述光输出结构的输出光信号，以及得到所述光学链路的第二损耗；比较所述第一损耗以及所述第二损耗；其中，所述第一测试步骤在所述封装步骤之前，所述第二测试步骤在所述封装步骤之后。
在一些实施方式中，所述封装步骤包括：将所述芯片固定至衬底或另一芯片。
根据本发明各实施方式可知，通过设置边缘波导部分，可以用于检测芯片是否存在损伤或者不符合预期的缺陷。
本发明实施方式的各个方面、特征、优点等将在下文结合附图进行具体描述。根据以下结合附图的具体描述，本发明的上述方面、特征、优点等将会变得更加清楚。
附图说明
图1是一个示例性的实施方式中芯片的俯视图。
图2是一个示例性的实施方式中芯片的俯视图。
图3是一个示例性的实施方式中芯片的俯视图。
具体实施方式
为了便于理解本发明技术方案的各个方面、特征以及优点，下面结合附图对本发明进行具体描述。应当理解，下述的各种实施方式只用于举例说明，而非用于限制本发明的保护范围。
以下描述中可使用某些术语以仅供参考，因此这些术语并非旨在进行限制。例如，术语诸如“顶部”、“底部”、“上部”、“下部”、“在…上方”和“在…下方”可用于指代作为参考的附图中的方向。术语诸如“正面”、“背面”、“后面”、“侧面”、“外侧”和“内侧”可用于描述部件的各部分在一致但任意的参照系内的取向和/或位置，通过参考描述所讨论的部件的文字和相关联的附图可以清楚地了解所述取向和/或位置。此类术语可包括上文具体提及的词语、它们的衍生词语以及类似含义的词语。类似地，除非上下文明确指出，否则术语“第一”、“第二”以及其他此类指代结构的数字术语并不意味着次序或顺序。
应当理解，当元件或特征被称为“在另一元件或层上”、“连接到”或“联接到”另一元件或层时，其可直接在另一元件或特征上、连接到或联接到另一元件或特征，或可存在一个或多个中间元件或特征。另外，还应当理解，当元件或特征被称为在两个元件或特征“之间”时，其可为这两个元件或特征之间的唯一元件或特征，或也可存在一个或多个中间元件或特征。
图1示出了一个示例性的实施例中芯片100的俯视图，其包括：光学链路110，所述光学链路110包括波导101，所述波导101包括沿着芯片边缘布置的边缘波导部分，示例性地，所述边缘波导部分距离芯片100边缘的距离d小于等于500μm，所述边缘波导部分对应的芯片100边缘的累计长度为L，L≥4mm；光学链路还包括光输入结构102，被配置为向所述光学链路110输入光；以及光输出结构103，被配置为从所述光学链路输出光。
示例性地，在图1中，波导101分别连接至光输入结构102、光输出结构103，波导101中的AB、BC、CD波导段到芯片100边缘的距离都小于等于500μm，从而AB、BC、CD波导段都可以视作边缘波导部分。
由于设置了边缘波导部分，其可以用于检测芯片是否存在损伤或者不符合预期的缺陷。例如当芯片存在崩边、破裂，会导致波导无法形成正常的光的通路，或者当芯片存在翘曲时，检测的光路会与正常光路不一致。
在图1的实施方式中，边缘波导部分基本对应了芯片100的三条边，当芯片边缘存在崩边、破裂时，裂纹延伸至边缘波导部分，会导致无法形成完整的光路，由此，利用该结构进行光路检测即可快速判断芯片100是否正常。
示例性地，芯片100可以包括光耦合结构、波导、光电转换单元、电光转换单元、光源等光子器件，可根据需要配置各种光子器件的数量，可以是一个或者多个。示例性的，电光转换单元可以包括调制器，以将电信号转换为光信号。示例性的，光耦合结构可用于与激光或者光纤进行光耦合，从而向光子集成电路芯片100输入光信号，或者从芯片100输出光信号，例如，使用光纤进行光信号的输入、输出；光耦合结构可以包括光栅耦合器、端面耦合器等。示例性的，波导可以用于传播光信号，用作信息传播的信道。示例性的，光电转换单元可以可包括光探测器，用于将光信号转换为电信号，光探测器可以包括例如光电二极管。示例性的，芯片100包括光源，光源产生的光可以耦合至波导，还可以被电信号调制。
芯片100中的波导可以是硅波导、氮化硅波导，可以通过半导体工艺形成波导。示例性地，以绝缘体上硅(SOI，Silicon-On-Insulator)衬底形成波导为例，可以包括提供SOI衬底，所述SOI衬底包括背衬底、绝缘层以及顶层硅，基于对顶层硅的刻蚀而形成波导。在一些实施方式中，可以通过沉积氮化硅层，并通过刻蚀氮化硅层而形成波导。
在一些实施方式中，所述边缘波导部分距离芯片边缘的距离d≤500μm，可以是例如10μm≤d≤300μm，也可以是例如10μm≤d≤200μm，可以是10μm，20μm，80μm，120μm，180μm。在一些实施方式中，根据芯片的情况或者设计需要，选取10μm≤d≤400μm。
在一些实施方式中，所述波导101包括多个分离的波导段，分离的波导段之间进行光学连接，例如通过倏逝波耦合进行光学连接。
在一些实施方式中，所述芯片100基于绝缘体上硅制造。
在一些实施方式中，所述光输入结构102选自光栅耦合器、端面耦合器；以及所述光输出结构103选自光栅耦合器、端面耦合器。光输入结构102、光输出结构103也可以选自合适类型的垂直耦合器。
在一些实施方式中，所述芯片100还包括光调制器、光探测器、定向耦合器、多模干涉器中的至少一种器件。
在一些实施方式中，所述波导101包括弯曲部分。
在一些实施方式中，所述边缘波导部分对应的芯片边缘的累计长度为L，所述芯片的周长为L0,L/L0≥0.2。
在一些实施方式中，可以布置多个光学链路110，例如使得它们分别对应芯片的不同的边，多个光学链路110中的边缘波导部分所对应的芯片的边缘的累计长度至少为芯片周长的70％，例如80％，90％，但不限于此，该数值范围也可以是例如65％～90％。
如图2，在一些实施方式中，光学链路的波导段可以根据需要布置，对于同一段芯片边缘，可以有两段或更多的边缘波导部分与其对应，该芯片边缘的长度不重复计算。例如在图2中，有两段边缘波导部分同时对应了图中的芯片边缘MN，因此，它们对应的芯片边缘的累计长度仅仅为MN的长度。在图2中，边缘波导部分围绕芯片的四条边布置，从而使得芯片一周周长几乎都被对应设置边缘波导部分。
如图3，在一些实施方式中，波导101中的一些波导段可以距离边缘比较远，它们不属于边缘波导部分。例如，波导101中的波导段104距离芯片的边缘比较远，其不属于边缘波导部分。虽然波导101中的波导段104距离芯片边缘比较远，但其余的边缘波导部分所对应的芯片边缘仍然具有足够的累计长度，从而可以用于检测芯片是否正常。
在一个示例性的实施方式中，提出一种芯片100的测试方法，以图1-3中任意图示的芯片100为例(但不限于此)，包括对所述光输入结构102输入光；获得所述光输出结构103的输出光信号；以及得到所述光学链路110的损耗。在示例性的实施方式中，如果损耗大于某一阈值例如60dB，则所述芯片100存在崩边、断裂或者其它损坏，可以认为芯片100存在故障。示例性地，所述阈值的范围可以是50dB～70dB，可以是例如55dB、58dB、65dB。在一些情况下，例如芯片100的所述光学链路110断开时，获得不到光信号，亦即所述光输出结构的输出光信号为0，可以认为损耗为无穷大。
在一个示例性的实施方式中，提出一种芯片100的测试方法，以图1-3中任意图示的芯片100为例(但不限于此)。所述测试方法包括第一测试步骤，包括对所述光输入结构102输入光，获得所述光输出结构103的输出光信号，以及得到所述光学链路110的第一损耗Los1；封装步骤，包括对所述芯片进行封装；第二测试步骤，包括对所述光输入结构输入光，获得所述光输出结构的输出光信号，以及得到所述光学链路110的第二损耗Los2；比较所述第一损耗Los1以及所述第二损耗Los2；其中，所述第一测试步骤在所述封装步骤之前，所述第二测试步骤在所述封装步骤之后。对此，可以通过比较封装前后光学链路110的损耗是否存在不同，可以知晓芯片100是否存在翘曲或者其它物理变化，例如，当芯片100存在翘曲时，光学链路110中的波导随着翘曲发生形变，会导致光学链路110的光学损耗发生变化。例如，在一些实施方式中，Los2-Los1≥阈值，则认为其存在翘曲，例如，所述Los2-Los1≥0.5dB，则认为其存在翘曲，如果Los2-Los1<0.5dB，则认为其不存在翘曲。可以根据芯片大小及封装需求确定合适的阈值，示例性地，该阈值也可以是例如1dB，2dB。在一些实施方式中，所述损耗阈值范围可以是0.5dB～5dB。
在一些实施方式中，所述封装步骤还包括将所述芯片固定至衬底或另一芯片。
本领技术人员应当理解，以上所公开的仅为本发明的实施方式而已，当然不能以此来限定本发明请求专利保护的权利范围，依本发明实施方式所作的等同变化，仍属本发明之权利要求所涵盖的范围。
Claims (10)
1.一种芯片，包括光学链路，所述光学链路包括：
波导，所述波导包括沿着芯片边缘布置的边缘波导部分，所述边缘波导部分距离所述芯片边缘的距离小于等于500μm，所述边缘波导部分对应的芯片边缘的累计长度为L，L≥4mm；
光输入结构，被配置为向所述光学链路输入光；以及
光输出结构，被配置为从所述光学链路输出光；
其中，所述波导分别连接至所述光输入结构、所述光输出结构。
2.一种芯片，包括光学链路，所述光学链路包括：
波导，所述波导包括沿着芯片边缘布置的边缘波导部分，所述边缘波导部分距离芯片边缘的距离小于等于500μm，所述边缘波导部分对应的芯片边缘的累计长度为L，所述芯片的周长为L0,L/L0≥0.2；
光输入结构，被配置为向所述光学链路输入光；以及
光输出结构，被配置为从所述光学链路输出光；
其中，所述波导分别连接至所述光输入结构、所述光输出结构。
3.如权利要求1或2所述的芯片，所述波导包括多个分离的波导段。
4.如权利要求1或2所述的芯片，所述芯片基于绝缘体上硅制造。
5.如权利要求1或2所述的芯片，所述光输入结构选自光栅耦合器、端面耦合器；以及所述光输出结构选自光栅耦合器、端面耦合器。
6.如权利要求1或2所述的芯片，所述芯片包括光调制器、光探测器、定向耦合器、多模干涉器中的至少一种器件。
7.如权利要求1或2所述的芯片，所述波导包括弯曲部分。
8.一种对权利要求1-7中任意一项所述芯片进行测试的方法，包括：
对所述光输入结构输入光；
获得所述光输出结构的输出光信号；以及
得到所述光学链路的损耗。
9.一种对权利要求1-7中任意一项所述芯片进行测试的方法，包括：
第一测试步骤，包括对所述光输入结构输入光，获得所述光输出结构的输出光信号，以及得到所述光学链路的第一损耗；
封装步骤，包括对所述芯片进行封装；
第二测试步骤，包括对所述光输入结构输入光，获得所述光输出结构的输出光信号，以及得到所述光学链路的第二损耗；
比较所述第一损耗以及所述第二损耗；
其中，所述第一测试步骤在所述封装步骤之前，所述第二测试步骤在所述封装步骤之后。
10.如权利要求9中所述的方法，其中，所述封装步骤包括：将所述芯片固定至衬底或另一芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310066130.4A CN115980090B (zh) | 2023-01-17 | 2023-01-17 | 芯片及其测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310066130.4A CN115980090B (zh) | 2023-01-17 | 2023-01-17 | 芯片及其测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115980090A CN115980090A (zh) | 2023-04-18 |
| CN115980090B true CN115980090B (zh) | 2024-04-30 |
Family
ID=85963204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310066130.4A Active CN115980090B (zh) | 2023-01-17 | 2023-01-17 | 芯片及其测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115980090B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110678791A (zh) * | 2017-04-05 | 2020-01-10 | 赛灵思公司 | 实现晶圆探测和测试的硅光子器件架构 |
| CN113474705A (zh) * | 2019-02-18 | 2021-10-01 | 思科技术公司 | 通过光子芯片的未蚀刻表面的边缘耦合 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6909830B2 (en) * | 2002-07-16 | 2005-06-21 | Enablence Holdings Llc | Method and apparatus for on-wafer testing of an individual optical chip |
-
2023
- 2023-01-17 CN CN202310066130.4A patent/CN115980090B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110678791A (zh) * | 2017-04-05 | 2020-01-10 | 赛灵思公司 | 实现晶圆探测和测试的硅光子器件架构 |
| CN113474705A (zh) * | 2019-02-18 | 2021-10-01 | 思科技术公司 | 通过光子芯片的未蚀刻表面的边缘耦合 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115980090A (zh) | 2023-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10721035B2 (en) | Method and system for an optoelectronic built-in self-test system for silicon photonics optical transceivers | |
| US11256046B2 (en) | Photonic interface for electronic circuit | |
| KR102657138B1 (ko) | 웨이퍼 프로브 및 테스트를 가능하게 하기 위한 실리콘 광자를 위한 아키텍처 | |
| EP3091379B1 (en) | Optical coupling scheme | |
| US9323014B2 (en) | High-speed optical module with flexible printed circuit board | |
| EP2887109A1 (en) | Integrated photonic waveguide grating coupler | |
| KR20130133009A (ko) | 효율적인 실리콘-온-인슐레이터 격자 결합기 | |
| EP2839327B1 (en) | Method and apparatus providing a waveguide and an evanescent field coupled photonic detector | |
| CN110941045A (zh) | 一种可用于晶圆级测试的具有反射镜功能的光学晶圆和芯片 | |
| JP7451376B2 (ja) | フォトニック回路製造における損失モニタリング | |
| CN115980090B (zh) | 芯片及其测试方法 | |
| CN110416224B (zh) | Iii-v族材料和氧化物材料之间的增强键合 | |
| CN112612084A (zh) | 测试装置与异质整合结构 | |
| US20040165838A1 (en) | Apparatus and method for real-time optical fiber coupling | |
| TWI773248B (zh) | 半導體結構及其形成方法 | |
| Shuto et al. | Low-cost 10-Gb/s optical receiver module using a novel plastic package and a passive alignment technique | |
| TSUJI et al. | Passive coupling of a single mode optical waveguide and a laser diode/waveguide photodiode for a WDM transceiver module | |
| CN116893046A (zh) | 使用位置不同于工作光学端子的测试光学端子测试光学接收器光电二极管 | |
| Duan et al. | Chip-to-chip interconnects based on 3D stacking of optoelectrical dies on Si | |
| Vervaeke et al. | Optical interconnects for satellite payloads: overview of the state-of-the-art | |
| KR101320941B1 (ko) | 정렬용 광도파로를 구비한 평면 광도파로 소자 | |
| CN118276225A (zh) | 芯片封装及其制造方法 | |
| Kuo et al. | Heterogeneous integration of InP/InGaAsP MQW thin film edge emitting lasers and polymer waveguides | |
| KR20040085954A (ko) | 광전 집적회로 | |
| KR20140138523A (ko) | 광 입출력 장치 및 그를 구비한 광 전자 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information |
Inventor after: Meng Huaiyu Inventor after: Shen Yichen Inventor after: Ji Yongning Inventor after: Su Zhan Inventor before: Ji Yongning Inventor before: Su Zhan Inventor before: Meng Huaiyu Inventor before: Shen Yichen |
|
| CB03 | Change of inventor or designer information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |