JP7195539B2 - 半導体装置、パワーデバイスおよび制御用電子装置 - Google Patents

半導体装置、パワーデバイスおよび制御用電子装置 Download PDF

Info

Publication number
JP7195539B2
JP7195539B2 JP2019057963A JP2019057963A JP7195539B2 JP 7195539 B2 JP7195539 B2 JP 7195539B2 JP 2019057963 A JP2019057963 A JP 2019057963A JP 2019057963 A JP2019057963 A JP 2019057963A JP 7195539 B2 JP7195539 B2 JP 7195539B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
semiconductor
film
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019057963A
Other languages
English (en)
Other versions
JP2020161587A (ja
Inventor
メイヨン リャオ
リウエン サン
聡 小泉
康夫 小出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Priority to JP2019057963A priority Critical patent/JP7195539B2/ja
Publication of JP2020161587A publication Critical patent/JP2020161587A/ja
Application granted granted Critical
Publication of JP7195539B2 publication Critical patent/JP7195539B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体装置、パワーデバイスおよび制御用電子装置に係り、特にゲートリーク電流が少なく、ノーマリーオフ動作用途に好適な半導体装置、パワーデバイスおよび制御用電子装置に関する。
半導体装置は、民生用途にも産業用途にも広く使われ、現代社会を支える主要デバイスの1つになっており、その影響の大きさから、半導体装置の低消費電力化、スイッチング特性の向上が強く望まれている。すなわち、半導体装置の低消費電力化が進むと社会全体として低消費電力化がなされ、その分より多くの利益を生活、産業に与えることが可能になって、社会全体が豊かなものになる。また、スイッチング特性等半導体装置の電気特性が向上すると、人々は、例えば5G(第5世代移動通信システム)のような、より高度で便利な社会を享受することが可能になる。
金属ショットキー電界効果トランジスタ(MESFET)は、高いキャリア移動度(モビリィティ)を得やすい構造のトランジスタである。そのため、MESFETは、急峻なオン/オフ特性などの高いスイッチング特性を得るのに好適な半導体装置で、高機能用途に広く用いられている。
そして、MESFETの性能をより高めるために、MESFETの半導体層をシリコン系やGaAs系から、例えば特許文献1に開示があるように、窒化ガリウム、酸化ガリウムなどのバンドギャップの広い材料系とした研究が鋭意進められている。
キャリア移動度等の材料基礎特性が際立っている半導体としては、ダイヤモンドが知られている。
半導体ダイヤモンドは、広いバンドギャップエネルギー(5.47eV)、低い比誘電率(5.7)、高い絶縁破壊電界強度(10MV/cm)、高いキャリア飽和速度(電子および正孔についてそれぞれ1.5~2.7×10cm/sおよび0.85~1.2×10cm/s)、高い熱伝導率(22W/cm・K)および高いキャリア移動度(電子および正孔についてそれぞれ4500cm/V・sおよび3800cm/V・s)といったいくつかの際立った物理的特性を有している。ここで、上記の特性値は室温での値である。
このため、半導体としてダイヤモンドを用いた電子デバイスは、大電力動作、高速・高周波動作、高い熱限界を示すとして期待されている。
ダイヤモンド半導体は、現在のパワーデバイス用材料の主流として用いられているシリコン(Si)やシリコンカーバイド(SiC)に比べてキャリアの移動度が高い。この高移動度のため、ダイヤモンドを半導体として用いたMISFET(Metal Insulator Semiconductor Field Effect Transistor)は、オン抵抗が低くなって損失が抑えられ、またスイッチング時間が短くなって素子を高速に動作させるポテンシャルをもつ。
省電力、低消費電力に目を向けると、ゲートに電圧を印加しないときに電流をシャットアウトするノーマリーオフ型の半導体装置が好適であり、盛んに開発が進められている。この例としては、半導体層をダイヤモンドとしたノーマリーオフ型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)があり、特許文献2に開示されている。
国際公開WO2004/066393 特開2018-6572号公報 特開2008-53312号公報 特開2012-49169号公報
上記のように、MESFETは、高いキャリア移動度をもち、窒化ガリウム、酸化ガリウムおよびダイヤモンドなどのワイドバンドギャップ半導体は、電子デバイスの半導体として優れた物性を有し、ノーマリーオフ型の半導体装置は、省電力、低消費電力に適する。
しかしながら、それらを組み合わせてより性能を高めた半導体装置を得ることは難しいという問題があった。
例えば、ノーマリーオフ型のMESFETは、ゲートに電圧を印加してソースとドレイン間に電流を流した際、ソースとゲート間にもリーク電流が流れて低消費電力化の阻害になる。また、ヘテロ接合による2次電子ガス層を用いた窒化ガリウム半導体層を用いたMESFETは、ヘテロ構造の製造ばらつき、およびドーピング制御の難しさにより、所望の性能を得にくい、という問題があった。
本発明が解決しようとする課題は、キャリア移動度が高く、急峻なオン/オフ特性などスイッチング特性が優れ、かつゲートリーク電流が少ない半導体装置、およびそれらの諸特性に加えてノーマリーオフ動作に好適な半導体装置を提供することである。
また、キャリア移動度が高く、急峻なオン/オフ特性などスイッチング特性が優れ、ゲートリーク電流が少なく、ノーマリーオフ動作に好適なパワーデバイスおよび制御用電子装置を提供することである。
本発明の構成を下記に示す。
(構成1)
第1の主表面にチャネルが形成されている半導体層、前記第1の主表面に接して前記半導体層とショットキー接合をなすショットキー金属層、およびインピーダンスを有する緩衝膜を介して前記ショットキー金属層と少なくとも一部に対向して配置されるゲート電極を有し、
前記ショットキー金属層が電気的に浮遊している、半導体装置。
(構成2)
前記緩衝膜は絶縁体膜である、構成1記載の半導体装置。
(構成3)
前記緩衝膜は、Al,SiO,HfO,AlN,BN,Si,SiON,Ta,TiO,WO,LaF,CaFおよびMgFからなる群より選ばれる1以上からなる、構成1または2記載の半導体装置。
(構成4)
前記半導体層は炭素を含む、構成1から3の何れか1記載の半導体装置。
(構成5)
前記半導体層はダイヤモンドからなる、構成1から4の何れか1記載の半導体装置。
(構成6)
前記ダイヤモンドは水素終端されている、構成5記載の半導体装置。
(構成7)
前記チャネルは二次元ホールガス層を有する、構成1から6の何れか1記載の半導体装置。
(構成8)
前記半導体層は酸化グラフェンからなる、構成1から4の何れか1記載の半導体装置。
(構成9)
前記半導体層はカーボンナノチューブからなる、構成1から4の何れか1記載の半導体装置。
(構成10)
前記半導体層はMoSからなる、構成1から3の何れか1記載の半導体装置。
(構成11)
前記チャネルの表面は平滑な面である、構成1から10の何れか1記載の半導体装置。
(構成12)
前記ショットキー金属層は、Al、TiまたはCoからなる、構成1から11の何れか1記載の半導体装置。
(構成13)
前記ゲート電極は金属元素、合金、金属化合物およびドープドポリシリコンからなる群より選ばれる1以上からなる、構成1から12の何れか1記載の半導体装置。
(構成14)
ソース電極とドレイン電極を有する、構成1から13の何れか1記載の半導体装置。
(構成15)
構成1から14の何れか1記載の半導体装置を有する、パワーデバイス。
(構成16)
構成1から14の何れか1記載の半導体装置を備える、制御用電子装置。
本発明によれば、キャリア移動度が高く、急峻なオン/オフ特性などスイッチング特性が優れ、かつゲートリーク電流が少ない半導体装置、またそれらの諸特性に加えてノーマリーオフ動作に好適な半導体装置を提供することが可能になる。
また、キャリア移動度が高く、急峻なオン/オフ特性などスイッチング特性が優れ、ゲートリーク電流が少なく、ノーマリーオフ動作に好適なパワーデバイスおよび制御用電子装置を提供することが可能になる。
本発明の半導体装置の構造を示す概要図で、(a)は断面図、(b)は平面視図。 本発明の半導体装置のエネルギー状態を説明する状態図。 本発明の半導体装置の製造工程を断面図にて示した製造工程図。 本発明の第2の実施の形態の半導体装置の構造を示す断面図。 本発明の第2の実施の形態の半導体装置の製造工程を断面図にて示した製造工程図。 本発明の第3の実施の形態の半導体装置の構造を示す鳥瞰図。 本発明の第4の実施の形態の半導体装置の構造を示す鳥瞰図。 実施例1の半導体装置の製造工程を断面図にて示した製造工程図。 実施例1で作製した半導体装置の電気特性を示す特性図。 実施例1で作製した半導体装置の電気特性を示す特性図。 実施例1で作製した半導体装置の電気特性を示す特性図。 実施例1で作製した半導体装置の電気特性を示す特性図。 実施例1で作製した半導体装置の電気特性を示す特性図。 実施例1で作製した半導体装置の電気特性を示す特性図。 本発明の半導体装置で、ショットキー金属層をTiとしたときの電気特性を示す特性図。 本発明の半導体装置で、ショットキー金属層をCoとしたときの電気特性を示す特性図。
以下本発明を実施するための形態について図面を参照しながら説明する。
(第1の実施の形態)
<素子の構造>
本発明の半導体装置101は、図1に示すように、半導体の第1主表面がチャネル(チャネル層12)になっている半導体層11、チャネル層12に接して形成されたショットキー金属層13、ショットキー金属層13上に形成された緩衝膜14、緩衝膜14上に形成されたゲート電極15、チャネル層12に接して形成されてチャネル層12とオーミックコンタクトするソース電極16およびドレイン電極17を有する。ここで、アクティブ領域以外の半導体層11の第1主表面は酸化膜や酸化物層などの絶縁体層18で覆われていることが好ましい。なお、図1は、断面図(a)と平面視図(b)からなる。断面図(a)は、図1(b)のAとA′を結ぶ線で切断したときの断面を示す。ここで、図1(a)では、両端に形成されている絶縁体層18は省略されて描かれている。
半導体層11は、第1主表面にチャネル層12を形成できる半導体であれば特に限定はない。例えば、半導体層11として、ダイヤモンド、MoS、ZnO、Ga、グラフェン酸化物およびカーボンナノチューブを挙げることができる。
この中でも、単結晶ダイヤモンドが特に好ましい。単結晶ダイヤモンドは、ワイドバンドギャップで絶縁耐圧が高く、耐熱性や熱伝導性に優れる。
ダイヤモンドは、ワイドバンドギャップ(5.47eV)であるから、高温動作に向いている。ダイヤモンドは高い熱伝導率(室温で22W/cm・K)をもつことから、チャネル部分からの優れた放熱性を有する。さらに、ダイヤモンドの比誘電率は5.7と低く、高速・高周波動作に好ましい特性も有するという特徴がある。
また、単結晶ダイヤモンドは、その表面を水素終端処理することにより、その表層部に極めて薄くかつ極めて高いキャリア移動層(2次元ホールガス層)を形成することができて、この層を後述のチャネル層12として好適に使用できるという特徴を有する。
ダイヤモンドは各炭素原子が周りの4つの原子と共有結合で結び付いた結晶からなる。ダイヤモンドの表面では、結合手が余る。この未結合手は不安定で、表面準位として振る舞う。未結合手は水素と結合させ安定化することができる。この状態を水素終端と呼ぶ。例えば、化学気相合成したダイヤモンドの表面は、合成中に水素プラズマに晒されるため水素終端となる。このような水素終端ダイヤモンド表面は、キャリアの散乱やトラップの源となる表面準位密度が低く、キャリア移動度の高いチャネルとして好適である。
また、水素終端のダイヤモンドを用いた場合は、シリコンなどを用いた場合とは異なり、チャネルとなる水素終端表面がたとえ大気中であっても酸化されずに非常に安定であるため、安定した特性の半導体装置101を供給する上で大きな長所となる。
半導体層11の形状形態は特に限定はなく、平面状(板状)でも球状でも円柱状でも構わず、ナノワイヤーやナノベルトでも構わない。
半導体層11の第1主表面、すなわちチャネル層12の表面は、表面粗さの少ない平滑な面であることが好ましい。表面が粗い凹凸のある面であるとキャリアが散乱され、キャリア移動度が低下する。
平滑な面は表面粗さRaによって定量化されるが、半導体層11の第1主表面の表面粗さRaは、10μm四方内において、0nm以上3nm以下が好ましく、0nm以上1nm以下が特に好ましい。なお、表面粗さRaは、AFM(Atomic Force Microscope)によって測定できる。
チャネル層12は、ホールや電子などのキャリアの移動が行われる半導体からなる層で、外部から電界が印加されていない状態で、チャネル層12に接して形成されるショットキー金属層13のポテンシャルにより空乏層が形成され、電界の印加によりキャリアのパスが形成される層である。
したがって、半導体装置101をノーマリーオフ動作させる場合は、ショットキー金属層13のポテンシャルが及ぶ範囲で、チャネル層12は空乏層となる厚さである必要がある。
チャネル層12の厚さは、1原子層以上500nm以下が許容されるが、半導体装置101をノーマリーオフ動作させる場合は、チャネル層12の厚さは、1原子層以上20nm以下が好ましく、1原子層以上5nm以下がより好ましい。
チャネル層12としては、具体的には、表層が水素終端された単結晶ダイヤモンドの水素終端層、数原子層の厚さからなるグラフェン酸化物層、表層が活性にδドーピングされた半導体のδドーピング部、数原子層の厚さからなるMoS、ZnOおよびGaを挙げることができる。
この中でも、特に単結晶ダイヤモンドの水素終端層は、上述のように、化学的にも安定していて、かつ厚さも一定であるため、安定した特性の半導体装置101を提供する上で好ましい。
なお、上記説明では、半導体層11とチャネル層12の2つの層に分けて述べているが、例えば半導体層11が1原子層以上10原子層以下の厚さの場合には、半導体層11がチャネル層12を兼ねるケースも含まれる。すなわち、半導体層11のショットキー金属層13と接する面にチャネルが形成されていることが本質で、半導体層11の厚さによって半導体層11上にチャネル層12が形成される場合と、半導体層11自体がチャネル層12を兼ねる2つの形態がある。
ショットキー金属層13は、チャネル層12とショットキーコンタクトする金属、例えばアルミニウム(Al)、チタン(Ti)、コバルト(Co)、それらの金属を含む合金、またはそれらの金属を含む化合物からなり、電気的に浮遊した金属層である。
ここで、電気的に浮遊するとは、ゲート電極15とは、静的な観点、すなわち直流の観点で電気的に直接接触することはなく、またこの半導体装置101を含む電気回路を通してもゲート電極15とは電気的に繋がっていないことを意味する。但し、緩衝膜14が完全な絶縁体膜ではなく電気抵抗の高い高抵抗体膜の場合、ゲート電極15とショットキー金属層13は高抵抗な緩衝膜14を介して厳密な意味では電気的に繋がっているが、流れる電流が極めて少ないために、ここでは「電気的浮遊」として扱うこととする。
ショットキー金属層13の厚さは特に限定はないが、2nm以上100nm以下が好ましい。ショットキー金属層13の厚さが薄すぎるとピンホールなどの欠陥が発生しやすく、厚すぎるとショットキー金属層13の加工精度が低下しやすくなり、またショットキー金属層13を加工した後のトポグラフィが大きくなって、その後のリソグラフィやエッチングが難しくなるという問題が発生する。上述の厚さの範囲は、このような問題を起こしにくく、好ましい。
緩衝膜14は、インピーダンスの高い膜であり、具体的には、絶縁体膜および高抵抗体膜を挙げることができる。ここで、インピーダンスの高い膜とは、10Ω・cm以上1020Ω・cm以下のインピーダンスをもつ膜のことをいう。
絶縁体膜は電気的絶縁性の膜である。
絶縁体膜は、具体的には、Al,SiO,HfO,AlN,BN,Si,SiON,Ta,TiO,WO,LaF,CaFおよびMgFからなる群より選ばれる1以上、すなわち、これらの材料のいずれかからなる単層膜、またはこれらの材料の膜が複数積層された積層膜を挙げることができる。
また、空間(空気層、真空層、エアギャップ)も絶縁体膜の1つとみなす。したがって、ショットキー金属層13とゲート電極15が緩衝膜14とみなされる空間を介して対向していてもよい。
高抵抗体膜は、10Ω・cm以上1010Ω・cm以下の電気抵抗をもつ膜をいい、具体的にはノンドープのポリシリコン、酸素欠損を僅かに有するWO、TiOおよびTaO等の金属酸化物を挙げることができる。
ここで、絶縁体膜は、半導体装置101をオン状態で待機する時間が長い場合、ゲート電極15とソース電極16間に流れるリーク電流が大幅に少ないという特徴がある。
また、絶縁体膜は、半導体装置101を高周波数でスイッチング動作させるときの応答性に優れるという特徴がある。
また、高抵抗体膜は、半導体装置101を高周波数でスイッチング動作させるときの位相遅れが絶縁体膜を用いたときと異なり、その位相の違いを利用することが可能となる特徴を有する。
なお、緩衝膜14の膜厚は、8nm以上200nm以下を好んで使用することができるが、この膜厚範囲に限定されるものではない。
ゲート電極15は、金属、あるいはドーパントが添加されたポリシリコンなどの導電膜からなる。金属としては、金(Au)、銀(Ag)、銅(Cu)、白金(Pt)、パラジウム(Pd)、タングステン(W)、チタン(Ti)、アルミニウム(Al)、クロム(Cr)およびタンタル(Ta)などを挙げることができる。また、AlCu、CuNiFe、NiCrなどの合金、WSi、TiSiなどのシリサイドおよびポリサイド、WN、TiN、CrNおよびTaNなどの金属化合物も用いることができる。ゲート電極15は、このような材料の中から導電率、加工性などを適宜勘案して適当な材料を選択すればよい。なお、集積回路として本発明の半導体装置を用いる場合は、インテグレーションとしての各種熱処理が加わることから、それらの熱処理も勘案した材料の拡散を考慮の上、材料を選択する。
ソース電極16およびドレイン電極17は、金属あるいはドーパントが添加されたポリシリコンなどの導電膜からなる。金属としては、Au、Ag、Cu、Pt、Pd、W、Ti、Al、CrおよびTaなどを挙げることができる。また、AlCu、CuNiFe、NiCrなどの合金、WやTiなどを用いたポリサイド、WN、TiN、CrNおよびTaNなどの金属化合物も用いることができる。
これらの導電膜は、チャネル層12と接する部分でオーミックコンタクトが取れるように、少なくともチャネル層12と直接接触する部分はPdやTiなどのオーミックコンタクトがとれて接着力にも優れる材料を用いるのが好ましい。なお、Tiは酸化されやすいので、Tiを用いる場合は、チャネル層12側からTi、その上にPt、AuやWといった材料が積層された導電膜構造とすることが好ましい。
なお、緩衝膜が絶縁体膜からできている場合を代表として、金属-絶縁体膜-(ショットキー)金属-半導体のゲート構造をもつ本発明の半導体装置を、MIMS-FET(Metal-Insulator-Metal-Semiconductor-FET)とも呼ぶこととする。
<素子の動作>
ここでは、ポテンシャル状態を模式的に示した図2を参照しながら、半導体装置101の素子動作を説明する。なお、同図のVgはゲート電極15に印加する電圧(ソース電極16に対してゲート電極15に印加する電圧)、Eはコンダクションバンド、EはフェルミレベルおよびEはバレンスバンドを示す。また、同図は、緩衝膜14として絶縁体膜を用い、キャリアをホールとした場合を例示している。
ゲート電極15に電圧が印加されていない状態(Vg=0)の場合、図2(a)に示すように、チャネル層12(半導体)上に接して形成されたショットキー金属層13によるポテンシャルが働いてチャネル層12に空乏層が形成される。空乏層がチャネル層12全体に及ぶように、ショットキー金属層13の材料選択によるショットキーポテンシャルの調整、およびチャネル層12の厚さ設定が行われていると、半導体装置101はノーマリーオフの状態になる。Vg=0でノーマリーオフ動作の場合は、当然のことながらゲート電極15とソース電極16の間にはリーク電流は流れない省電力状態になっている。
ゲート電極15に負の電圧が印加された状態(Vg<0)の場合、図2(b)に示すように、緩衝膜14による高インピーダンス接合によりショットキー金属層13の電位がVg=0の場合から変化する。すなわち、緩衝膜14が絶縁体膜の場合は、静電容量カップリングによりショットキー金属層13の電位がVg=0の場合から変化し、緩衝膜14が高抵抗体膜の場合は、高抵抗体接合によりショットキー金属層13の電位がVg=0の場合から変化する。
その結果、チャネル層12に形成された空乏層は薄くなり、電圧によっては空乏層が消失する。この状態ではソース電極16とドレイン電極17はチャネル12を通じて導通状態になる。すなわち、半導体装置101はオン状態になる。
この状態で、ゲート電極15とソース電極16の間を流れる電流であるリーク電流は、緩衝膜14により少ないものとなって、省電力が達成される。
緩衝膜14が絶縁体膜の場合は、直流が遮断される。このため、半導体装置101がオン状態で維持されているときなど静的な状態にあるときは、半導体装置101のリーク電流は極めて少ないものとなる。スイッチング時などゲート電極15に印加される電圧が変動しているときは、ゲート電極15とソース電極16の間に電流が流れるが、インピーダンスの高い緩衝膜14を介して流れるため、その電流は小さく、省電力になる。
緩衝膜14が高抵抗体膜の場合は、ゲート電極15に印加される電圧が静的な状態でも動的な状態でもゲート電極15とソース電極16の間に電流が流れるが、インピーダンスの高い緩衝膜14を介して流れるため、その電流は小さく、省電力になる。
ゲート電極15に正の電圧が印加された状態(Vg>0)の場合、図2(c)に示すように、緩衝膜14による高インピーダンス接合によりショットキー金属層13の電位がVg=0の場合から変化する。この場合、チャネル12(半導体)の空乏層が維持され、半導体装置101はオフ状態を示す。
この状態で、ゲート電極15とソース電極16の間を流れる電流であるリーク電流は、Vg<0の場合と同様に、緩衝膜14により少ないものとなって、省電力が達成される。
半導体層上に浮遊ショットキー電極、絶縁体膜およびゲート電極が順次形成された半導体装置は、特許文献3および4に開示がある。
本発明と、特許文献3および4に開示された発明(公知例)との、根本かつ本質的な違いはチャネル層の位置である。すなわち、本発明では、上述のように、チャネル層12は半導体層11の第1主表面上に、ショットキー金属層13と接して形成される。一方、特許文献3および4では、ヘテロ接合の半導体を用いてそのヘテロ接合面に形成される2次元電子ガス層をチャネル層として用いている。したがって、チャネル層はショットキー金属層から離れた位置に形成されている。
このため、これらの公知例には、半導体層の厚さなど製造上のばらつきにより、ショットキー電極によるショットキーポテンシャルの影響がばらつき、空乏層の程度に影響を与えて、電気特性が不安定になるという問題がある。また、チャネル層がショットキー金属層から離散しているため、このチャネル層に対するショットキーポテンシャルの影響が少なくなって十分な余裕をもってノーマリーオフ動作を行うことが難しいという問題がある。
そこで、特許文献3では、ノーマリーオフ動作とする場合は、半導体層中に凹部を形成したり、凸部を形成したりしてチャネル層をショットキー金属層に近づける構造としている。しかし、この方法では、凹部や凸部の形成精度により電気特性がばらつき、また凹部や凸部の形成に伴い欠陥や準位等による半導体の品質低下が起こりやすいという問題が生じる。なお、特許文献4は、ノーマリーオフ動作を目的としているが、同特許文献の図3に示すように、ゲート電圧が0Vでもドレイン電流は流れており、完全なノーマリーオフ動作ではない。また、この方式は、ヘテロ構造半導体層の膜厚ばらつきなどで特性が変化しやすく、安定したノーマリーオフ動作を行うのが難しいという問題がある。
本発明では、チャネル層12がショットキー金属層13と接しているため、チャネル層12にショットキー金属層13によるショットキーポテンシャルが直に影響し、かつ特性バラツキ要因が少ない。このため、精度よく、かつ余裕をもってノーマリーオフ動作を行うことが可能になる。また、製造ばらつきの影響を受けにくく、安定した電気特性の半導体装置101を提供することが可能になる。
本発明では、チャネル層12にショットキー金属層13を直付けしている。この場合、ショットキー金属層13の金属がチャネル層12に拡散して、電気特性が劣化する懸念がある。半導体装置はインテグレーションする際に各種の熱処理が欠かせない。熱処理は拡散を助長する。しかも、一般に、金属はチャネルに準位を作り、キャリアの散乱源になりやすい。
このような背景がある中で、発明者が詳細な検討を行った結果、チャネル層12にショットキー金属層13を直付けしても、安定して十分な電気特性が得られる半導体装置が供給できることを見出した。
このことは、半導体からなるチャネル層一般、例えばMoS半導体からなるチャネル層一般にいえることであった。
特に、水素終端層をチャネルとしたダイヤモンド半導体は、ショットキーポテンシャルが約―0.64Vと大きいが拡散もしやすいアルミニウム(Al)をショットキー金属層13としても、厚さが原子層レベルの水素終端ダイヤモンドによるチャネル層12に悪影響を与えずに、安定して十分な電気特性が得られる半導体装置が供給できることを見出した。しかも、この半導体装置101は、実施例のところで述べるように、350℃(623K)というような高温の環境下でも安定して十分な電気特性を示していた。
なお、高温下でも常温下と同様に安定した電気特性が得られるということは、経時変化特性にも優れるということを意味する。
<素子の製造方法>
次に、半導体装置101の製造方法を、図3を用いて説明する。
まず、図3(a)に示すように、チャネル層12が第1主表面に形成された半導体層11(半導体基板)、例えば水素化終端処理したダイヤモンド基板を準備する。
水素化終端処理したダイヤモンド基板を用いる場合は、例えば、IbタイプあるいはIIaタイプで、結晶面が100あるいは111のダイヤモンドを基板として好んで用いることができる。ここで、ダイヤモンドの第1主表面は、高いキャリア移動度を確保するために、平坦で原子レベルの平滑な面であることが好ましい。その後、水素終端とした薄膜ダイヤモンド半導体層11を、例えば、CHガスとHガスを用いたマイクロ波プラズマCVD(Chemical Vapor Deposition)により成膜する。この場合は、水素終端層がチャネル層12になる。
その後、図3(b)に示すように、チャネル層12の上に直付けでショットキー金属層13aを被着する。ここで、ショットキー金属層13aの成膜法は特に限定されるものではないが、例えば、スパッタリング法、蒸着法などの物理堆積法、CVD、MOCVD(Metal Organic Chemical Vapor Deposition)などの化学堆積法、および貼り合わせ法を挙げることができる。
ここで、ショットキー金属層13aは、水、炭化水素やレジスト残渣などの異物を挟まないようにして形成する。このような異物を挟むと、界面準位が発生しやすいためである。
次に、図3(c)に示すように、ショットキー金属層13aの上に緩衝膜14aを被着する。緩衝膜14aの成膜法は特に限定されるものではないが、例えば、スパッタリング法、蒸着法などの物理堆積法、CVD、MOCVDなどの化学堆積法、および貼り合わせ法を挙げることができる。
その後、ゲート電極膜15を形成する。
このゲート電極膜15の形成法は、リフトオフ法でも、金属膜の成膜、リソグラフィおよびエッチングによるエッチング法でもよい。ゲート電極を構成する金属膜の成膜法としては、スパッタリング法、蒸着法などの物理堆積法、CVD、MOCVDなどの化学堆積法、および貼り合わせ法などを挙げることができる。
ここで、スパッタリング法としては、DCスパッタリング法、RFスパッタリング法などを挙げることができるが、スループットの観点からはRFスパッタリング法がより好ましい。蒸着法としては、加熱蒸着法や電子線蒸着法などを挙げることができる。ゲート電極15の材料としてポリシリコンを用いるときは、ポリシリコンの成膜法としてCVD法を好んで用いることができる。この際、リン(P)などのドーパントを添加して、低抵抗化しておくことが好ましい。
しかる後、緩衝膜14aおよびショットキー金属層13aを加工して、それぞれ緩衝膜14およびショットキー金属層13とする(図3(d))。
なお、上記方法に代えて、チャネル層12の上に、リフトオフ法で、ショットキー金属層13、緩衝膜14およびゲート電極15を順次形成してもよい。
その後、図3(e)に示すように、ソース電極16およびドレイン電極17を形成する。
ソース電極16およびドレイン電極17の形成法は、リフトオフ法でも、金属膜の成膜、リソグラフィおよびエッチングによるエッチング法でもよい。ゲート電極を構成する金属膜の成膜法としては、スパッタリング法、蒸着法などの物理堆積法、CVD、MOCVDなどの化学堆積法、および貼り合わせ法などを挙げることができる。
以上の工程により、半導体装置101は製造される。
なお、上記では、ゲート電極15をソース電極16およびドレイン電極17より先に形成する方法を説明したが、ソース電極16およびドレイン電極17を形成してからゲート電極15を形成してもよい。
本発明の半導体装置101は、半導体の表層部に形成されて散乱や準位の少ない2次元キャリアガス層などのチャネル層12のキャリアを直付けのショットキー金属層13と緩衝膜14を介してゲート電極15により制御されるため、急峻なオン/オフ特性などスイッチング特性が得られる。その上で、ゲートリーク電流が少なく、ノーマリーオフ動作に好適な半導体装置となる。
特に、水素終端されたダイヤモンドを用い、半導体層11をダイヤモンド、チャネル層12を水素終端されたダイヤモンドの表層部とすると、キャリア移動度は特段に高くなり、急峻なオン/オフ特性などスイッチング特性が得られる。加えて、ダイヤモンド半導体層11は、高い熱伝導率と耐熱性を有し、絶縁破壊電界強度も高く、半導体装置101は、それらの良好な特性を備えたものとなる。
また、半導体装置101を有したパワーデバイスは、キャリア移動度が高く、急峻なオン/オフ特性などスイッチング特性が優れ、かつ、ゲートリーク電流が少なく、ノーマリーオフ動作に好適な省電力型のパワーデバイスになる。
また、半導体装置101を有した制御用電子装置は、急峻なオン/オフ特性などスイッチング特性が優れ、リーク電流が少なく、ノーマリーオフ動作に好適な省電力型の制御用電子装置になる。
(第2の実施の形態)
<素子の構造と特徴>
実施の形態1では、ショットキー金属層13とゲート電極15のゲート長が等しくオンザライン状に形成された場合を示したが、ショットキー金属層13とゲート電極15の大きさの関係は等しい場合に限らない。
実施の形態2では、図4に示すように、ゲート電極25の大きさ(ゲート長)がショットキー金属層23のそれより大きく、ゲート電極25がショットキー金属層23を覆いかぶさる構造(オーバーハング構造)の半導体装置201について説明する。
半導体装置201は、半導体の第1主表面がチャネル層22になっている半導体層21、チャネル層22に接して形成されたショットキー金属層23、ショットキー金属層23上にオーバーハングして形成された緩衝膜24、緩衝膜24上に形成されたゲート電極25、チャネル層22に接して形成されてチャネル層22とオーミックコンタクトするソース電極26およびドレイン電極27を有する。ここで、各パーツ、すなわち、半導体層21、チャネル層22、ショットキー金属層23、緩衝膜24、ゲート電極25、ソース電極26およびドレイン電極27は実施の形態1と同様のものである。
ゲート電極25は、絶縁膜29によりソース電極26およびドレイン電極27とは電気的に絶縁されている。
絶縁膜29は、製造方法のところで述べるように、絶縁体膜のコンフォーマル形成と異方性エッチングを組み合わせた側壁形成法による絶縁膜であることが好ましい。この方法によると、ゲート電極25-ソース電極26間およびゲート電極25-ドレイン電極27間を自己整合的かつ極めて高い精度で形成することが可能になり、距離dも極めて小さくすることができる。例えば、距離dを2nmとすることも可能である。距離dが小さくなると、キャリアは高速に移動し、半導体装置201のスイッチング速度(オン/オフ速度)を高めることができる。また、距離dの精度が高まると、スイッチング速度のばらつきも少ないものとなるという効果が得られる。
半導体装置201では、ゲート電極25がショットキー金属層23に対してオーバーハングし、かつオーバーハング領域Rにおいてゲート電極25がチャネル層22に対してショットキー金属層23を介さずに直接対向するため、チャネル層22に形成される空乏層やキャリアに対してゲート長方向に分布をもたせることが可能になる。この分布の調整により、半導体装置201のスイッチング速度を高めることが可能になる。
<素子の製造方法>
次に、半導体装置201の製造方法を、図5を用いて説明する。
まず、図5(a)に示すように、チャネル層22が第1主表面に形成された半導体層21(半導体基板)、例えば水素化終端処理したダイヤモンド基板を準備する。
水素化終端処理したダイヤモンド基板を用いる場合は、例えば、IbタイプあるいはIIaタイプで、結晶面が100あるいは111のダイヤモンドを基板として好んで用いることができる。ここで、ダイヤモンドの第1主表面は、高いキャリア移動度を確保するために、平坦で原子レベルの平滑な面であることが好ましい。その後、水素終端とした薄膜ダイヤモンド半導体層21を、例えば、CHガスとHガスを用いたマイクロ波プラズマCVDにより成膜する。この場合は、水素終端層がチャネル層22になる。
その後、図5(b)に示すように、リフトオフ法、または成膜とエッチングによりチャネル層22の上に直付けでショットキー金属層23を形成する。
次に、図5(c)に示すように、ショットキー金属層23の上に緩衝膜24aを被着する。緩衝膜24aの成膜法は特に限定されるものではないが、例えば、スパッタリング法、蒸着法などの物理堆積法、およびCVD、MOCVDなどの化学堆積法を挙げることができる。
その後、ショットキー金属層23よりサイズの大きなゲート電極膜25を形成する。
このゲート電極膜25の形成法は、リフトオフ法でも、金属膜の成膜、リソグラフィおよびエッチングによるエッチング法でもよい。この際、緩衝膜24aも加工して、緩衝膜24とする(図5(d))。
しかる後、絶縁膜をコンフォーマルに形成し、異方性エッチングを行って、少なくともゲート電極25の側壁に絶縁膜29を形成する(図5(e))。ここで、絶縁膜としては、例えば、SiO、SiON、SiN、AlおよびHfOなどを用いることができる。
その後、図5(f)に示すように、ソース電極26およびドレイン電極27を形成する。
ソース電極26およびドレイン電極27の形成法は、リフトオフ法でも、金属膜の成膜、リソグラフィおよびエッチングによるエッチング法でもよい。ゲート電極を構成する金属膜の成膜法としては、スパッタリング法、蒸着法などの物理堆積法、およびCVD、MOCVDなどの化学堆積法などを挙げることができる。
以上の工程により、半導体装置201は製造される。
半導体装置201は、半導体の表層部に形成されて散乱や準位の少ないチャネル層22のキャリアを直付けのショットキー金属23と緩衝膜24を介してゲート電極25により制御され、かつゲート電極25-ソース電極26間およびゲート電極25-ドレイン電極27間の距離dを自己整合的かつ極めて高い精度で形成することが可能になり、距離dも極めて小さくすることができる。さらに、チャネル層22に形成される空乏層やキャリアに対してゲート長方向に分布をもたせることが可能になる。
このため、半導体装置201は、急峻なオン/オフ特性などスイッチング特性が得られ、かつゲートリーク電流が少なく、ノーマリーオフ動作に好適な半導体装置となる。
(第3の実施の形態)
第3の実施の形態は、カーボンナノチューブを半導体層とし、カーボンナノチューブの表面層をチャネル層32とした場合であり、その半導体装置301の構成を図6に示す。
半導体装置301は、チャネル層32に接して形成されたショットキー金属層33、ショットキー金属層33上に形成された緩衝膜34、緩衝膜34上に形成されたゲート電極35、チャネル層32に接して形成されてチャネル層32とオーミックコンタクトするソース電極36およびドレイン電極37を有する。ここで、ショットキー金属層33、緩衝膜34、ゲート電極35、ソース電極36およびドレイン電極37は実施の形態1と同様のものである。
半導体装置301は、カーボンナノチューブからなる半導体の表層部に形成されて散乱や準位の少ないチャネル層32のキャリアを、チャネル層32に直付けのショットキー金属33と緩衝膜34を介してゲート電極35により制御される。このため、半導体装置301は、急峻なオン/オフ特性などスイッチング特性が得られ、かつゲートリーク電流が少なく、ノーマリーオフ動作に好適な半導体装置となる。
(第4の実施の形態)
第4の実施の形態は、図7に示すように、第3の実施の形態で説明した半導体装置301を多数用いた半導体装置302である。
半導体装置302は、半導体装置301を多数並列に並べ、各半導体装置301のゲート電極35、ソース電極36よびドレイン電極37をそれぞれ電気的に繋いだゲート集電局45、ソース集電極46よびドレイン集電極47を備える。
半導体装置302は、多数のトランジスタが並列に配置されることにより大電流対応となるため、特にパワー用途に適する半導体装置である。
以下では実施例により本発明をさらに詳細に説明するが、この実施例はあくまで本発明の理解を助けるためここに挙げたものであり、本発明をこれに限定するものではない。
(実施例1)
実施例1では、ショットキー金属層53として厚さ20nmのアルミニウム(Al)を用いた半導体装置501試料を作製した。ここでは、その試料の作製方法と、電気特性を評価した結果について述べる。
<試料の作製>
以下、試料の作製工程を断面図である図8を参照しながら説明する。
最初に、基板としてIb型絶縁性(100)面方位ダイヤモンド基板(高圧高温製)を用い、その上に半導体層51として、マイクロ波プラズマ気相成長(MPCVD)法を用いてダイヤモンドエピタキシャル層を形成した。
ダイヤモンドエピタキシャル層の形成条件は以下の通りである。
原料ガス: メタン(CH),流量0.5sccm
キャリア(希釈)ガス: 水素(H),流量500sccm
CH/H比: 0.1%
成長中圧力: 80Torr(10.7KPa)
マイクロ波パワー: 800-950W
基板温度: 800-950℃
成長時間: 2-5時間
エピタキシャル層の厚さ:100-250nm
エピタキシャル層成膜後、メタンガスの供給を止め、エピタキシャル層を30分間水素雰囲気下で基板温度に保って、ダイヤモンド層の表面を水素終端して、チャネル層52aを形成した(図8(a))。そして、試料を3日間大気中で保管した。
次に、図8(b)に示すように、レーザー露光機(ナノシステムソリューションズ社製)を用いたリフトオフ法によりオーミックコンタクトのソース電極56およびドレイン電極57を水素終端ダイヤモンド表面であるチャネル層52a上に直接接触させて形成した。ここで、ソース電極56およびドレイン電極57は、厚さ10nmのパラジウム(Pd)、厚さ10nmのチタン(Ti)および厚さ100nmの金(Au)を順次積層したものとし、電子ビーム蒸発器(アールデック製)を使用して堆積させた。なお、Pdはオーミックコンタクト、Tiは密着層の機能をもつ。
その後、図8(c)に示すように、酸素プラズマを使用してメサ構造によってデバイスを分離した。ここで、同図中の59は、酸素プラズマによる電気的不伝導層(絶縁体層)を示し、チャネル層52は絶縁体層59により電気的に隔離される。
しかる後、図8(d)に示すように、H終端ダイヤモンドへのショットキー金属層53として、厚さ20nmのAl薄膜を電子ビーム蒸発器(アールデック製)を用いて堆積させた。ここで、電子ビーム蒸発器のベース圧力は10-7Pa未満とした。
次に、図8(e)に示すように、緩衝膜(絶縁体膜)54として、厚さ25nmのAlをショットキー金属層53上に原子層堆積(ALD)によって形成した。ALD装置としては、SUNALE R-100B(Picosun社)を用いた。
ここで、形成温度は393Kとした。また、MIMS-FETの高温電気的挙動を調べる実験用に、厚さ25nmのALD-Alを573Kで堆積させた試料も作製した。
その後、図8(f)に示すように、Alからなる緩衝膜54上に厚さ10nmのTiおよび厚さ100nmのAuを順次堆積させてTi/Auからなるゲート電極55を形成して、特性を評価するための半導体装置501を得た。
<特性評価>
図9は、上記方法によって作製した、ゲート長(L)5μm、ゲート幅(W)100μm、ソース―ゲート間距離(Lsg)5μm、およびゲート―ドレイン間距離(Lgd)5μmのMIMS-FETのトランジスタ特性の一例を示す。電気特性の評価には、2600B(ケースレー製)を用いた。
図9(a)は、ゲート電圧Vを0Vから-6Vまで-0.5Vのステップで変化させたときのドレイン電圧に対するドレイン電流依存性を示す。良好なトランジスタ特性が得られている。
図9(b)は、ドレイン電圧(ドレイン-ソース間電圧)-8VにおけるMIMS-FETの伝達曲線である。この図の中に挿入した図は、図9(b)の測定データを基にして縦軸を|-Ids0.5に換えてリプロットしたものであるが、そこからしきい値電圧Vthは-0.64Vと計算され、ノーマリーオフの動作をしていることがわかる。
図9(c)は、V=0Vとし、ドレインに最大-200Vを印加したときのドレイン電圧に対するドレインリーク電流の依存性を示す。ドレインに-200Vまで電圧をかけてもドレインリーク電流は絶対値で16nA以下という低い値に収まっていることがわかる。
図10は、比較例としてのMESFETおよびMOSFETと、本発明のMIMS-FETとの電気特性の比較を示す。
ここで、MESFETは緩衝膜54を、MOSFETはショットキー金属層53を省いた以外、実施例1の半導体装置501と同様の構造を、同様の方法で作製した試料である。
図10(a)から(c)は電気伝達曲線を示し、(a)はMESFET、(b)はMOSFETおよび(c)はMIMS-FETの場合である。この図から、MIMS-FETは、MESFETと同様に、ノーマリーオフ動作をしていることがわかる。一方、MOSFETはノーマリーオン動作である。
図10(d)から(f)は、ドレイン電圧Vを-8Vに固定したときのゲートリーク電流特性、すなわちゲート電極とソース電極の間に流れる電流|I|を示し、(d)はMESFET、(e)はMOSFETおよび(f)はMIMS-FETの場合である。MIMS-FETは、MOSFETと同様にゲートリーク電流は極めて少ない。一方、MESFETはゲートリーク|I|が大きく、例えばゲート電圧Vが‐2Vのときには10-5Aに近いリーク電流が流れる。MIMS-FETのリーク電流|I|は、同様の条件で約5×10-12Aである。
この結果から、MIMS-FETのみ、ノーマリーオフ動作と低リーク電流を両立して達成できることが実証された。
図11および図12は、半導体装置501のMIMS-FET試料の電気伝達曲線の使用環境温度依存性を示す。すなわち、図11(a)は使用環境(測定環境)を300K、図11(b)は423K、図12(a)は523K、そして図12(b)は623Kとしたときの電気伝達曲線を示す。ここで、半導体装置501の緩衝膜54は573Kで成膜したALD-Alとした。MIMS-FETの寸法は、L=6μm、W=50μm、Lsg=4μmおよびLgd=22μmである。
その結果、MIMS-FET試料は、少なくとも623Kまでノーマリーオフ動作を示すことが確認された。
図13および14は、半導体装置501のMIMS-FET試料の電気的パラメータの熱安定性を示す。すなわち、図13(a)はVg=-3Vおよび-4Vにおける最大ドレイン電流、図13(b)はSS値、図14(a)はV=-5Vにおけるドレイン電流とVg=0Vにおけるドレイン電流(オン/オフ)比、そして図14(b)はしきい値電圧の環境温度依存性を示す。ここで、半導体装置501の緩衝膜54は573Kで成膜したALD-Alとした。MIMS- FETの寸法は、L=6μm、W=50μm、Lsg=4μmおよびLgd=22μmである。
最大ドレイン電流(Idmax)は、図13(a)に示すように、Vg=-4V、300Kで13.5mA/mmである。測定温度が上昇すると、最大ドレイン電流Idmaxは、473Kで約11.5mA/mm、623Kで4.7mA/mmに低下するが、623Kでも十分大きな最大ドレイン電流Idmaxが得られることが確認された。
SS(Subthreshold Slope)は、下記式(A1)によって与えられ、Cdepを半導体のデプリーション容量、Citを(欠陥による)界面容量、Cを絶縁体容量、Tを温度、qを電子の電荷およびκをボルツマン定数とすると、下記式(A2)によって関連づけられるパラメータである。
SS=dV/d(log10(I)) ・・・(A1)
SS=(κT/q)・log10〔1+(Cdep+Cit)/C〕 ・・・(A2)
SS値は、図13(b)に示されるように、300Kでは76mV/decと低い値であった。これは、アルミニウム/水素終端ダイヤモンドの界面密度が低いことを示唆している。本発明のMIS-FETのSS値は、MOSFETのそれ(120mV/dec)よりはるかに低い値である。
また、ドレイン電流(オン/オフ)比は、図14(a)に示されるように、高温環境ほど低下する傾向にあるが、623Kでも10以上という十分大きなオン/オフ比が得られた。
また、図14(b)に示されるように、しきい値電圧も300Kから623Kに亘って-0.5V~-0.2Vの範囲に収まっており、全ての温度域でノーマリーオフの動作になっていることが確認された。
(実施例2)
実施例2は、ショットキー金属層53として厚さ20nmのチタン(Ti)を用いた場合で、ショットキー金属層53の材料以外は実施例1と同様の条件で作製した試料を用いて、その電気特性を評価した。
その結果を図15に示す。ここで、トランジスタの 寸法は、L=10μm、W=100μm、Lsg=Lgd=5μmである。
図15(a)は、ゲート電圧Vを0Vから-5Vまで-0.5Vのステップで変化させたときのドレイン電圧に対するドレイン電流依存性を示す。良好なトランジスタ特性が得られている。
図15(b)は、ドレイン電圧-8VにおけるMIMS-FETの伝達曲線である。
図15(c)は、図15(b)の測定データを基にして縦軸を|-Ids0.5に換えてリプロットしたものであるが、そこからしきい値電圧Vthは‐0.04Vと計算され、ノーマリーオフの動作をすることがわかった。MIMS-FETのしきい値電圧Vthは、ショットキー金属層53の材料の選択によって調整できることが確認された。
(実施例3)
実施例3は、ショットキー金属層53として厚さ20nmのコバルト(Co)を用いた場合で、ショットキー金属層53の材料以外は実施例1と同様の条件で作製した試料を用いて、その電気特性を評価した。
その結果を図16に示す。ここで、トランジスタの 寸法は、L=10μm、W=100μm、Lsg=Lgd=5μmである。
図16(a)は、ゲート電圧Vを0Vから-4Vまで-0.5Vのステップで変化させたときのドレイン電圧に対するドレイン電流依存性を示す。良好なトランジスタ特性が得られている。
図16(b)は、ドレイン電圧-8VにおけるMIMS-FETの伝達曲線である。
図16(c)は、図16(b)の測定データを基にして縦軸を|-Ids0.5に換えてリプロットしたものであるが、そこからしきい値電圧Vthは約0Vと計算された。MIMS-FETのしきい値電圧Vthは、ショットキー金属層53の材料の選択によって調整できることが実施例3においても確認された。
本発明により、キャリア移動度が高く、急峻なオン/オフ特性などスイッチング特性が優れ、かつゲートリーク電流が少ない半導体装置、またそれらの諸特性に加えてノーマリーオフ動作に好適な半導体装置、パワーデバイスおよび制御用電子装置を提供することが可能になる。
このため、本発明は、低消費電力、省エネルギーでかつ高性能なスイッチング半導体装置の道を切り開くものとなっており、民生用途および産業用途のいずれにも上大いに利用されることが期待される。
また、半導体層としてダイヤモンドを用いた場合には、350℃というような高温でも低リーク電流でスイッチング特性が優れるので、過酷環境を含めた広い応用が期待される。
11:半導体層
12:チャネル層
13,13a:ショットキー金属層
14,14a:緩衝膜(インピーダンス膜、絶縁体膜)
15:ゲート電極
16:ソース電極
17: ドレイン電極
18:絶縁体層
21:半導体層
22:チャネル層
23:ショットキー金属層
24,24a:緩衝膜(インピーダンス膜、絶縁体膜)
25:ゲート電極
26:ソース電極
27:ドレイン電極
29:絶縁膜
32:チャネル層(カーボンナノチューブ)
33:ショットキー金属層
34:緩衝膜
35:ゲート電極
36:ソース電極
37:ドレイン電極
45:ゲート集電極
46:ソース集電極
47:ドレイン集電極
51:半導体層
52,52a:チャネル層
53:ショットキー金属層
54:緩衝膜(絶縁体膜)
55:ゲート電極
56:ソース電極
57:ドレイン電極
59:電気的不導体層(絶縁体層)
101:半導体装置(MIMS-FET)
201:半導体装置
301:半導体装置
302:半導体装置
501:半導体装置(MIMS-FET)

Claims (12)

  1. 第1の主表面に1原子層以上500nm以下の厚さのチャネルが形成されている半導体層、前記第1の主表面に接して前記半導体層とショットキー接合をなすショットキー金属層、およびインピーダンスを有する緩衝膜を介して前記ショットキー金属層と少なくとも一部に対向して配置されるゲート電極を有し、
    前記ショットキー金属層が電気的に浮遊しており、
    かつ前記半導体層は酸化グラフェンからなる、半導体装置。
  2. 前記緩衝膜は絶縁体膜である、請求項1記載の半導体装置。
  3. 前記緩衝膜は、Al,SiO,HfO,AlN,BN,Si,SiON,Ta,TiO,WO,LaF,CaFおよびMgFからなる群より選ばれる1以上からなる、請求項1または2記載の半導体装置。
  4. 前記チャネルは二次元ホールガス層を有する、請求項1からの何れか1記載の半導体装置。
  5. 前記チャネルの表面は平滑な面である、請求項1からの何れか1記載の半導体装置。
  6. 前記ショットキー金属層は、Al、TiまたはCoからなる、請求項1からの何れか1記載の半導体装置。
  7. 前記ゲート電極は金属元素、合金、金属化合物およびドープドポリシリコンからなる群より選ばれる1以上からなる、請求項1からの何れか1記載の半導体装置。
  8. ソース電極とドレイン電極を有する、請求項1からの何れか1記載の半導体装置。
  9. 前記チャネルの厚さが1原子層以上20nm以下である、請求項1からの何れか1記載の半導体装置。
  10. 前記チャネルの厚さが1原子層以上5nm以下である、請求項1からの何れか1記載の半導体装置。
  11. 請求項1から10の何れか1記載の半導体装置を有する、パワーデバイス。
  12. 請求項1から10の何れか1記載の半導体装置を備える、制御用電子装置。
JP2019057963A 2019-03-26 2019-03-26 半導体装置、パワーデバイスおよび制御用電子装置 Active JP7195539B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019057963A JP7195539B2 (ja) 2019-03-26 2019-03-26 半導体装置、パワーデバイスおよび制御用電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019057963A JP7195539B2 (ja) 2019-03-26 2019-03-26 半導体装置、パワーデバイスおよび制御用電子装置

Publications (2)

Publication Number Publication Date
JP2020161587A JP2020161587A (ja) 2020-10-01
JP7195539B2 true JP7195539B2 (ja) 2022-12-26

Family

ID=72639818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019057963A Active JP7195539B2 (ja) 2019-03-26 2019-03-26 半導体装置、パワーデバイスおよび制御用電子装置

Country Status (1)

Country Link
JP (1) JP7195539B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310644A (ja) 2005-04-28 2006-11-09 Sumitomo Electric Ind Ltd 電界効果トランジスタおよびエピタキシャル基板
JP2008053312A (ja) 2006-08-22 2008-03-06 Toyota Motor Corp 半導体装置
JP2008258558A (ja) 2007-03-13 2008-10-23 Tohoku Univ ショットキーゲート型電界効果トランジスタ
JP2010067816A (ja) 2008-09-11 2010-03-25 Toshiba Corp 半導体装置
JP2012015481A (ja) 2010-06-01 2012-01-19 Sony Corp 電界効果トランジスタの製造方法、電界効果トランジスタおよび半導体酸化グラフェンの製造方法
JP2012049169A (ja) 2010-08-24 2012-03-08 New Japan Radio Co Ltd 窒化物半導体装置およびその製造方法
CN108206218A (zh) 2018-02-02 2018-06-26 华南理工大学 一种MoS2基金属半导体场效应晶体管及其制备方法
CN109285894A (zh) 2018-09-14 2019-01-29 西安交通大学 一种金刚石基多通道势垒调控场效应晶体管及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3308755B2 (ja) * 1994-09-16 2002-07-29 東京瓦斯株式会社 素子分離された水素終端ダイヤモンド半導体素子の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310644A (ja) 2005-04-28 2006-11-09 Sumitomo Electric Ind Ltd 電界効果トランジスタおよびエピタキシャル基板
JP2008053312A (ja) 2006-08-22 2008-03-06 Toyota Motor Corp 半導体装置
JP2008258558A (ja) 2007-03-13 2008-10-23 Tohoku Univ ショットキーゲート型電界効果トランジスタ
JP2010067816A (ja) 2008-09-11 2010-03-25 Toshiba Corp 半導体装置
JP2012015481A (ja) 2010-06-01 2012-01-19 Sony Corp 電界効果トランジスタの製造方法、電界効果トランジスタおよび半導体酸化グラフェンの製造方法
JP2012049169A (ja) 2010-08-24 2012-03-08 New Japan Radio Co Ltd 窒化物半導体装置およびその製造方法
CN108206218A (zh) 2018-02-02 2018-06-26 华南理工大学 一种MoS2基金属半导体场效应晶体管及其制备方法
CN109285894A (zh) 2018-09-14 2019-01-29 西安交通大学 一种金刚石基多通道势垒调控场效应晶体管及其制备方法

Also Published As

Publication number Publication date
JP2020161587A (ja) 2020-10-01

Similar Documents

Publication Publication Date Title
US7019336B2 (en) Semiconductor device and method for manufacturing the same
US9252258B2 (en) CMOS compatible method for manufacturing a HEMT device and the HEMT device thereof
TWI605589B (zh) 半導體裝置及其製造方法
US6064082A (en) Heterojunction field effect transistor
KR20150008770A (ko) 터널링 소자 및 그 제조방법
JP2012023352A (ja) 電界効果トランジスタ
JP2006245317A (ja) 半導体装置およびその製造方法
US20080210988A1 (en) Insulated-gate field effect transistor
CN108831928B (zh) 一种二维半导体材料负电容场效应晶体管及制备方法
US9679762B2 (en) Access conductivity enhanced high electron mobility transistor
Bader et al. GaN/AlN Schottky-gate p-channel HFETs with InGaN contacts and 100 mA/mm on-current
US20170250287A1 (en) Buried source schottky barrier thin transistor and method of manufacture
WO2015164749A1 (en) Tunable barrier transistors for high power electronics
KR100912592B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법
JP5740643B2 (ja) 電界効果トランジスタ
KR100375417B1 (ko) 전계효과트랜지스터
Bi et al. InGaZnO tunnel and junction transistors based on vertically stacked black phosphorus/InGaZnO heterojunctions
JP7195539B2 (ja) 半導体装置、パワーデバイスおよび制御用電子装置
Kawarada Diamond p-FETs using two-dimensional hole gas for high frequency and high voltage complementary circuits
KR102093141B1 (ko) 자연 헤테로 접합 터널 전계 효과 트랜지스터
Zota et al. Record performance for junctionless transistors in InGaAs MOSFETs
JPH0271563A (ja) 半導体装置、絶縁ゲート型電界効果トランジスタ及びショットキーゲート型電界効果トランジスタ
CN110034171B (zh) 高电子移动率晶体管
TWI565007B (zh) 高壓無接面場效應元件及其形成方法
Marso et al. AlGaN/GaN HEMT optimization using the roundHEMT technology

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221206

R150 Certificate of patent or registration of utility model

Ref document number: 7195539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150