CN109285894A - 一种金刚石基多通道势垒调控场效应晶体管及其制备方法 - Google Patents

一种金刚石基多通道势垒调控场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN109285894A
CN109285894A CN201811075622.5A CN201811075622A CN109285894A CN 109285894 A CN109285894 A CN 109285894A CN 201811075622 A CN201811075622 A CN 201811075622A CN 109285894 A CN109285894 A CN 109285894A
Authority
CN
China
Prior art keywords
diamond
channel
etch areas
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811075622.5A
Other languages
English (en)
Other versions
CN109285894B (zh
Inventor
王玮
王宏兴
问峰
王艳丰
林芳
张明辉
张景文
卜忍安
侯洵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong University
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN201811075622.5A priority Critical patent/CN109285894B/zh
Publication of CN109285894A publication Critical patent/CN109285894A/zh
Application granted granted Critical
Publication of CN109285894B publication Critical patent/CN109285894B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66015Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045Field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种金刚石基多通道势垒调控场效应晶体管及其制备方法,包括金刚石衬底;在金刚石衬底上设有一层单晶金刚石外延薄膜;单晶金刚石外延薄膜上设置有台面区域;单晶金刚石外延薄膜上设置有刻蚀区域;台面区域内设置有多通道沟道区域和刻蚀区域;多通道沟道包括二维空穴气导电层;刻蚀区域包含氧、氟或氮终端;源电极和漏电极处于台面区域的两侧;栅电极设置在源电极和漏电极之间的多通道沟道区域和刻蚀区域上,且栅电极同时设置在单晶金刚石外延薄膜上的刻蚀区域上。本发明的晶体管器件能够获得常关型特性,且不会损伤导电沟道的性能,同时多通道结构也能够保证器件源漏之间的电流通过能力。

Description

一种金刚石基多通道势垒调控场效应晶体管及其制备方法
技术领域
本发明属于半导体器件技术领域,特别涉及一种常关型金刚石基场效应晶体管及其制备方法,具体涉及一种金刚石基多通道势垒调控场效应晶体管及其制备方法。
背景技术
半导体单晶材料已历经四代的发展。第一代Si、Ge半导体将人类带入了信息时代,同时也带动了电子系统的智能化和信息化。第二代半导体(GaAs、InP、MCT等)为我们带来光电器件、功率电子器件、射频电子器件和空间抗辐照器件等,引发了无线通信、光通信等信息领域的革命。第三代宽禁带半导体(GaN、SiC)已可部分满足新一代电子系统对半导体器件在高频(微波-毫米波)、大功率输出、高温(300-600℃);短波长(蓝、绿、紫外、深紫外)、抗辐照、抗恶劣环境等方面的要求。
然而,相比之下,金刚石(如图1所示)无论从超宽禁带宽度、载流子迁移率、热导率、抗击穿场强、介电常数和饱、抗辐射、耐腐蚀和电子漂移速度等几个方面性能全面超越其他半导体,也拥有最高的Johnson、Keyes及Baliga等品质因子(如表1所示),表1为金刚石材料指数与Si、GaN、SiC的比较;同时最大地覆盖了输出功率和工作频率的应用领域,非常适宜制备超高频、超大功率、耐高温、抗辐射的电子器件,更为重要的是从其物理内禀特性来说,其与硅具有同样的金刚石结构,而且都为单质半导体。因此,在对材料体积、重量、散热、功率密度、可靠性要求均非常高的航天航空、先进装备等领域有着巨大的应用潜力。
表1、金刚石材料指数与Si、GaN、SiC的比较
实验证明,氢终端表面金刚石价带中的电子转移至吸附分子中最低未占据分子轨道(LOMO)上,导致金刚石表面形成一层二维空穴气(2DHG),能够获得1013cm-2左右的面载流子浓度,以及50-200cm2·V-1·s-1范围内的载流子迁移率。在传统元素掺杂还未解决的时候,这层二维空穴气能够作为场效应晶体管的导电沟道使用,大大地推进了金刚石FET的发展。目前金刚石基场效应晶体管最大源漏电流已经达到1A/mm,此时跨导为520mS/mm,单晶金刚石金属-半导体场效应晶体管最高夹断频率fT为53GHz,最大频率fmax为120GHz。
目前金刚石场效应晶体管绝大多数为常开型(耗尽型)器件,然而,常关型(增强型)器件在电路应用中也拥有举足轻重的地位。常关型器件在不加栅压的情况下,在击穿之前源漏两端无论加多大电压都不会有电流通过,器件处于关断状态。因此,该类器件能够大大提高整个系统的安全性,同时极大地降低了电路损耗。现有的常关型器件都是通过将部分氢终端转化为氧终端、将表面吸附物部分解吸附、带相反电荷的介质层补偿而实现的,这样做降低了表面沟道载流子浓度与迁移率,牺牲了器件部分的源漏最大电流、外部跨导等性能。
发明内容
本发明的目的在于提供一种金刚石基多通道势垒调控场效应晶体管及其制备方法,以解决上述存在的技术问题。本发明提出一种金刚石基多通道势垒调控场效应晶体管及其制备方法,利用通道侧壁形成的非氢终端表面与栅极金属产生的高肖特基势垒和氢终端表面与栅极金属产生的肖特基势垒共同作用将栅下(即通道内)二维空穴气完全耗尽,导致导电沟道夹断,使器件显现出常关型特性;本发明不会损伤导电沟道的性能,同时多通道结构也能够保证器件源漏之间的电流通过能力。
为达到上述目的,本发明采用以下技术方案:
一种金刚石基多通道势垒调控场效应晶体管,包括:金刚石衬底、单晶金刚石外延薄膜、台面区域、多通道沟道区域、刻蚀区域、源电极、漏电极和栅电极;金刚石衬底上设有一层单晶金刚石外延薄膜;单晶金刚石外延薄膜上设置有台面区域;单晶金刚石外延薄膜上设置有刻蚀区域;台面区域内设置有多通道沟道区域和刻蚀区域,多通道沟道区域为氢终端,刻蚀区域为非氢终端;多通道沟道包括二维空穴气导电层,载流子能够在多通道沟道内迁移;刻蚀区域包含氧、氟或氮终端,载流子在其内不能传输;源电极和漏电极处于台面区域的两端;栅电极设置在源电极和漏电极之间的多通道沟道区域和刻蚀区域上,且栅电极同时设置在单晶金刚石外延薄膜上的刻蚀区域上。
进一步的,所述的单晶金刚石外延薄膜是CVD生长金刚石材料,电阻率大于100MΩ·cm,均方根表面粗糙度小于0.5nm,拉曼曲线半峰宽小于2cm-1,XRD摇摆曲线半峰宽小于30arcsec。
进一步的,多通道沟道区域的通道宽度为5nm-10μm,通道个数为1-500个,通道内载流子浓度为5×1012-5×1014cm2,迁移率为20-500cm2/V·s。
进一步的,通道间的刻蚀区域的宽度为5nm-10μm,长度为1μm-1mm,与金属形成的肖特基势垒高度大于1eV;刻蚀区域由干法刻蚀形成,干法刻蚀为ICP、RIE、IBE或FIB。
进一步的,源电极或漏电极的材质为Au、Pd、Ir、Pt或Ti;栅电极的材质为能够与非氢终端形成高肖特基势垒的金属。
进一步的,台面区域内的多通道沟道区域和刻蚀区域间隔设置。
一种金刚石基多通道势垒调控场效应晶体管的制备方法,包括如下步骤:
步骤1,对金刚石衬底进行清洗,并吹干;
步骤2,在金刚石衬底上同质外延单晶金刚石薄膜,获得单晶金刚石外延薄膜;
步骤3,对单晶金刚石外延薄膜进行氢化处理,获得一层二维空穴气导电层;
步骤4,对氢化处理后的单晶金刚石外延薄膜清洗,然后利用光刻技术在其表面制作多通道结构图形,利用干法刻蚀技术将多通道结构转移至金刚石薄膜上,形成多通道沟道区域和刻蚀区域,多通道沟道区域为氢终端,刻蚀区域为非氢终端;同时形成晶体管器件的台面区域;
步骤5,利用光刻技术在台面区域两端形成源漏电极图形,沉积源漏电极金属,并利用剥离技术获得源电极和漏电极欧姆接触;
步骤6,利用光刻技术在多通道沟道区域和刻蚀区域上形成栅电极图形,沉积栅电极金属,利用剥离技术获得栅电极肖特基接触。
进一步的,步骤2获得的单晶金刚石外延薄膜是CVD生长金刚石材料,电阻率大于100MΩ·cm,均方根表面粗糙度小于0.5nm,拉曼曲线半峰宽小于2cm-1,XRD摇摆曲线半峰宽小于30arcsec。
进一步的,步骤3中的氢化处理是将金刚石样品置于氢等离子体或者氢气气氛中,处理温度为700-1000℃,处理时间为10秒至2小时。
进一步的,步骤4中形成的多通道沟道区域通道宽度为5nm-10μm,通道个数为1-500,通道内载流子浓度为5×1012-5×1014cm2,迁移率为20-500cm2/V·s;通道间的刻蚀区域宽度为5nm-10μm,长度为1μm-1mm,与金属形成的肖特基势垒高度大于1eV,且刻蚀区域由干法刻蚀形成,干法刻蚀采用ICP、RIE、IBE或FIB;
步骤5中沉积的源漏电极金属为Au、Pd、Ir、Pt或Ti;步骤6中沉积的栅电极金属为Al、Zr或Mo。
与现有技术相比,本发明具有以下有益效果:
本发明的金刚石基多通道势垒调控场效应晶体管,引入了多通道势垒调控结构,在多通道沟道侧壁的非氢终端表面与金属接触形成较高的肖特基势垒,拥有较强的载流子耗尽能力,可产生更宽的空间电荷区,结合氢终端表面肖特基接触的空间电荷区可共同将氢终端产生的二维空穴气完全耗尽,导致导电沟道被夹断,使晶体管器件表现出常关型特性,同时保证原有的氢终端表面沟道载流子浓度和迁移率没有退化,不会损伤导电沟道的性能。二维空穴气导电层可通过对单晶金刚石外延薄膜进行气氛处理形成。
进一步的,多通道沟道区域(氢终端)包含二维空穴气导电层,且载流子(空穴)能在其内迁移;刻蚀区域(非氢终端)包含氧、氟、氮等终端,与金属产生较高肖特基势垒高度,载流子(空穴)不能在其内迁移。
进一步的,源电极和漏电极为易与氢终端金刚石形成欧姆接触的金属,如Au、Pd、Ir、Pt、Ti等;栅电极为易与氢终端金刚石形成肖特基接触,与非氢终端形成较高肖特基势垒高度的金属,如Al、Zr、Mo等。
本发明的制备方法能够在不损伤氢终端产生的二维空穴气载流子浓度和迁移率的前提下,实现常关型金刚石场效应晶体管,且在一定程度上保证了源漏间的电流输运能力。
附图说明
图1是本发明的一种金刚石基多通道势垒调控场效应晶体管的截面结构示意图;
图2是本发明的一种金刚石基多通道势垒调控场效应晶体管的制备方法的流程示意图;
图3为台面区域内的多通道沟道区域为一个时的结构示意图;
在图1和图2中,金刚石衬底1;单晶金刚石外延薄膜2;台面区域3;多通道沟道区域4;刻蚀区域5;源电极6;漏电极7;栅电极8。
具体实施方式
下面结合附图和具体实施例对本发明作进一步详细说明。
请参阅图1所示,本发明的一种金刚石基多通道势垒调控场效应晶体管,包含金刚石衬底1、单晶金刚石外延薄膜2、台面区域3、多通道沟道区域4、刻蚀区域5、源电极6、漏电极7和栅电极8。
金刚石衬底1上设有一层单晶金刚石外延薄膜2;单晶金刚石外延薄膜2上设置有台面区域3和刻蚀区域5,台面区域3内形成拥有氢终端的多通道沟道区域4和拥有非氢终端的刻蚀区域5,台面区域3两侧设置有源电极6和漏电极7,源电极6和漏电极7处于沟道的两端;源电极6和漏电极7之间多通道沟道区域4及刻蚀区域5上设置栅电极8。
金刚石衬底1是采用高温高压HPHT技术、大面积拼接技术、气相外延CVD技术制备得到,作为基底,在其上同质外延单晶金刚石薄膜。
单晶金刚石外延薄膜2是本征金刚石材料,采用CVD技术外延制备,,其电阻率大于100MΩ·cm,均方根RMS表面粗糙度小于0.5nm,拉曼曲线半峰宽小于2cm-1,XRD摇摆曲线半峰宽小于30arcsec。在其表面进行氢化处理产生一层二维空穴气,作为场效应晶体管导电沟道使用。
台面区域3是场效应晶体管的有源区域,包含多通道沟道区域4和通道间刻蚀区域5。
多通道沟道区域4是晶体管导电沟道所在,包含上述二维空穴气导电层,且载流子空穴能在其内迁移,其通道宽度为5nm-10μm,通道个数为1-500,通道内载流子浓度为5×1012-5×1014cm2,迁移率为20-500cm2/V·s。
台面区域3内通道间的刻蚀区域5与金属产生较高肖特基势垒高度,包含氧、氟、氮等非氢终端,且载流子空穴不能在其内迁移,其宽度为5nm-10μm,长度为1μm-1mm,与金属形成的肖特基势垒高度大于1eV,且刻蚀区域5由干法刻蚀形成,如ICP、RIE、IBE、FIB等。台面区域3内的多通道沟道区域4和刻蚀区域5均为多个时,多通道沟道区域4和刻蚀区域5间隔设置。多通道沟道区域4的数量为1个时,台面区域3内多通道沟道区域4两侧均设置为刻蚀区域5,如图3所示;刻蚀区域5的数量为1个时,将台面区域3分为两部分,保证每个多通道沟道区域4的两侧都有刻蚀区域5,确保能够正常工作。
源电极6和漏电极7为Au、Pd、Ir、Pt或Ti等,与氢终端金刚石形成良好的欧姆接触;栅电极8为Al、Zr或Mo等,与氢终端金刚石形成肖特基接触,与非氢终端形成较高肖特基势垒高度的金属,实现对导电沟道的夹断。
请参阅图2,本发明的一种金刚石基多通道势垒调控场效应晶体管制备方法,按照以下步骤依次进行:
步骤1、对金刚石衬底1进行清洗,并吹干;
步骤2、在金刚石衬底1上同质外延单晶金刚石薄膜,获得单晶金刚石外延薄膜2;
步骤3、对单晶金刚石外延薄膜2进行氢化处理,获得一层表面二维空穴气;
步骤4、对氢化处理后的单晶金刚石外延薄膜清洗,然后利用光刻技术在其表面制作多通道结构图形,利用干法刻蚀技术将多通道结构转移至金刚石薄膜上,形成多通道沟道区域4和刻蚀区域5,同时形成晶体管器件的台面区域3;
步骤5、利用光刻技术在台面区域两端形成源漏电极图形,沉积源漏电极金属,并利用剥离技术获得源电极6和漏电极7欧姆接触;
步骤6、利用光刻技术在多通道沟道区域4和刻蚀区域5上形成栅电极图形,沉积栅电极金属,利用剥离技术获得栅电极8肖特基接触。
其中,步骤1的金刚石衬底1采用高温高压HPHT技术、大面积拼接技术、气相外延CVD技术制备得到,作为基底,在其上同质外延单晶金刚石薄膜。
步骤2的单晶金刚石外延薄膜是CVD生长金刚石材料,电阻率大于100MΩ·cm,均方根表面粗糙度小于0.5nm,拉曼曲线半峰宽小于2cm-1,XRD摇摆曲线半峰宽小于30arcsec。
步骤3的氢化处理是将金刚石样品置于氢等离子体或者氢气气氛中,处理温度为700-1000℃,处理时间为10秒至2小时。
步骤4的多通道沟道区域4氢终端的通道宽度为5nm-10μm,通道个数为1-500,通道内载流子浓度为5×1012-5×1014cm2,迁移率为20-500cm2/V·s;通道间的刻蚀区域5非氢终端宽度为5nm-10μm,长度为1μm-1mm,与金属形成的肖特基势垒高度大于1eV。
步骤5的源电极和漏电极为易与氢终端金刚石形成欧姆接触的金属,如Au、Pd、Ir、Pt、Ti等。
步骤6的栅电极为易与氢终端金刚石形成肖特基接触,与非氢终端形成较高肖特基势垒高度的金属,如Al、Zr、Mo等。
步骤4-6中的光刻技术包含紫外光刻、电子束光刻以及步进式非接触光刻等形式;干法刻蚀技术包括电感耦合等离子体刻蚀、反应离子刻蚀、离子束刻蚀级聚焦离子束刻蚀等形式;沉积金属方式包括热蒸发、电子束蒸发、溅射和原子层沉积等形式。
本发明的金刚石基多通道势垒调控场效应晶体管,该场效应晶体管包含金刚石衬底、单晶金刚石外延薄膜、台面区域、多通道沟道区域(氢终端)、刻蚀区域(非氢终端)、源电极、漏电极和栅电极;金刚石衬底上设有一层单晶金刚石外延薄膜;单晶金刚石外延薄膜上设置有台面区域;台面区域内形成多通道沟道区域(氢终端)和刻蚀区域(非氢终端);台面区域两侧设置有源电极和漏电极,源电极和漏电极之间多通道沟道区域(氢终端)和刻蚀区域(非氢终端)上设置栅电极。本发明采用多通道势垒调控场结构,利用通道间刻蚀区域侧壁与金属形成的高肖特基势垒及沟道区域与金属形成的低肖特基势垒产生的空间电荷区将导电沟道夹断,实现常关型场效应晶体管,同时对沟道载流子浓度和迁移率没有损伤。
实施例1
一种金刚石基多通道势垒调控场效应晶体管制备方法,包含如下步骤:
1)使用金刚石衬底标准清洗工艺对高温高压(HPHT)技术生长的金刚石衬底1先后进行无机、有机清洗,氮气吹干备用。
2)使用微波等离子体气相化学沉积(MPCVD)技术在清洗后的金刚石衬底上沉积单晶金刚石薄膜2,等离子功率为1kW,腔室压力为100Torr,总气体流量为500sccm,得到的单晶金刚石薄膜厚度为1μm,电阻率大于100MΩ·cm,均方根表面粗糙度小于0.5nm,拉曼曲线半峰宽小于2cm-1,XRD摇摆曲线半峰宽小于30arcsec。
3)控制微波等离子体功率使得腔室温度为900℃,保持氢气流量为50sccm,对生长的单晶金刚石外延薄膜2进行氢化处理,处理时间为5分钟,得到二维空穴气面密度为2×1013cm-2,迁移率为150cm2/V·s。
4)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干;将样品表面旋涂一层AZ5214光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光4s,显影30s去掉被曝光的光刻胶,留下被刻蚀区域的图形。将保留下来的光刻胶在120℃条件下坚膜120s。将光刻好的样品置于电感耦合等离子体(ICP)刻蚀机样品室当中,样品室本底真空抽至5×10-2Torr后,样品传送至主腔体中,通入30sccm的氧气,5sccm的氩气,ICP射频功率设置为500W,直流功率设置为100W,刻蚀120s。取出刻蚀完成的金刚石样品,浸泡在丙酮中20分钟洗去光刻胶,获得刻蚀区域(非氢终端)5以及光刻胶保护区域下的沟道区域(氢终端)4。
5)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干;将样品表面旋涂一层AZ5214光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光4s,显影30s去掉被曝光的光刻胶,留下源漏电极图形。将光刻好的样品置于电子束蒸发设备当中,本底真空抽至5×10-4Pa后,在样品表面依次沉积Pd、Au两层金属,各50、500nm。取出沉积完成的金刚石样品,浸泡在N-甲基吡咯烷酮(NMP)溶液中,并120℃水浴5分钟,然后超声剥离掉曝光区域以外的金属获得源电极6和漏电极7。
6)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干。将样品表面旋涂一层AZ5214光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光4s,显影30s去掉被曝光的光刻胶,留下栅电极图形。将光刻好的样品置于电子束蒸发设备当中,本底真空抽至5×10-4Pa后,在样品表面依次沉积Al、Au金属50、300nm。取出沉积完成的金刚石样品,浸泡在N-甲基吡咯烷酮(NMP)溶液中,并120℃水浴5分钟,然后超声剥离掉曝光区域以外的金属获得栅电极8,最终获得制备完成的金刚石基双层绝缘栅介质场效应晶体管。
实施例2
一种金刚石基多通道势垒调控场效应晶体管制备方法包含如下步骤:
1)使用金刚石衬底标准清洗工艺对CVD技术生长的金刚石衬底1先后进行无机、有机清洗,氮气吹干备用。
2)使用微波等离子体气相化学沉积(MPCVD)技术在清洗后的金刚石衬底上沉积单晶金刚石薄膜2,等离子功率为1kW,腔室压力为100Torr,总气体流量为500sccm,得到的单晶金刚石薄膜厚度为1μm,电阻率大于100MΩ·cm,均方根表面粗糙度小于0.5nm,拉曼曲线半峰宽小于2cm-1,XRD摇摆曲线半峰宽小于30arcsec。
3)控制微波等离子体功率使得腔室温度为700℃,保持氢气流量为100sccm,对生长的单晶金刚石外延薄膜2进行氢化处理,处理时间为20分钟,得到二维空穴气面密度为1×1013cm-2,迁移率为180cm2/V·s。
4)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干;将样品表面旋涂一层KXN5735-LO光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光2s,显影25s去掉未被曝光的光刻胶,留下被刻蚀区域的图形。将保留下来的光刻胶在120℃条件下坚膜120s。将光刻好的样品置于离子束(IBE)刻蚀机样品室当中,样品室本底真空抽至5×10-4Pa后,通入50sccm的氩气,离子能量设置为300eV,刻蚀10分钟。取出刻蚀完成的金刚石样品,浸泡在丙酮中20分钟洗去光刻胶,获得刻蚀区域(非氢终端)5以及光刻胶保护区域下的沟道区域(氢终端)4。
5)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干;将样品表面旋涂一层KXN5735-LO光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光2s,显影25s去掉未被曝光的光刻胶,留下源漏电极图形。将光刻好的样品置于电子束蒸发设备当中,本底真空抽至5×10-4Pa后,在样品表面依次沉积Ti、Au两层金属,各20、300nm。取出沉积完成的金刚石样品,浸泡在N-甲基吡咯烷酮(NMP)溶液中,并120℃水浴5分钟,然后超声剥离掉曝光区域以外的金属获得源电极6和漏电极7。并对源漏电极在氮气气氛下,500℃退火3分钟以形成优良的欧姆接触。
6)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干。将样品表面旋涂一层KXN5735-LO光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光2s,显影25s去掉未被曝光的光刻胶,留下栅电极图形。将光刻好的样品置于电子束蒸发设备当中,本底真空抽至5×10-4Pa后,在样品表面依次沉积Zr、Au金属50、300nm。取出沉积完成的金刚石样品,浸泡在N-甲基吡咯烷酮(NMP)溶液中,并120℃水浴5分钟,然后超声剥离掉曝光区域以外的金属获得栅电极8,最终获得制备完成的金刚石基双层绝缘栅介质场效应晶体管。
实施例3
一种金刚石基多通道势垒调控场效应晶体管制备方法包含如下步骤:
1)使用金刚石衬底标准清洗工艺对CVD技术生长的金刚石衬底1先后进行无机、有机清洗,氮气吹干备用。
2)使用微波等离子体气相化学沉积(MPCVD)技术在清洗后的金刚石衬底上沉积单晶金刚石薄膜2,等离子功率为1kW,腔室压力为100Torr,总气体流量为500sccm,得到的单晶金刚石薄膜厚度为1μm,电阻率大于100MΩ·cm,均方根表面粗糙度小于0.5nm,拉曼曲线半峰宽小于2cm-1,XRD摇摆曲线半峰宽小于30arcsec。
3)控制微波等离子体功率使得腔室温度为900℃,保持氢气流量为50sccm,对生长的单晶金刚石外延薄膜2进行氢化处理,处理时间为5分钟,得到二维空穴气面密度为2×1013cm-2,迁移率为150cm2/V·s。
4)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干;将样品表面旋涂一层AZ5214光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光4s,显影30s去掉被曝光的光刻胶,留下被刻蚀区域的图形。将保留下来的光刻胶在120℃条件下坚膜120s。将光刻好的样品置于反应离子(RIE)刻蚀机样品室当中,样品室本底真空抽至5×10-4Pa后,通入50sccm的氧气,射频功率设置为300W,直流功率设置为100W,刻蚀5分钟。取出刻蚀完成的金刚石样品,浸泡在丙酮中20分钟洗去光刻胶,获得刻蚀区域(非氢终端)5以及光刻胶保护区域下的沟道区域(氢终端)4。
5)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干;将样品表面旋涂一层AZ5214光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光4s,显影30s去掉被曝光的光刻胶,留下源漏电极图形。将光刻好的样品置于电子束蒸发设备当中,本底真空抽至5×10-4Pa后,在样品表面依次沉积Pd、Au两层金属,各50、500nm。取出沉积完成的金刚石样品,浸泡在N-甲基吡咯烷酮(NMP)溶液中,并120℃水浴5分钟,然后超声剥离掉曝光区域以外的金属获得源电极6和漏电极7。
6)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干。将样品表面旋涂一层AZ5214光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光4s,显影45s去掉被曝光的光刻胶,留下栅电极图形。将光刻好的样品置于电子束蒸发设备当中,本底真空抽至5×10-4Pa后,在样品表面依次沉积Mo、Au金属50、300nm。取出沉积完成的金刚石样品,浸泡在N-甲基吡咯烷酮(NMP)溶液中,并120℃水浴5分钟,然后超声剥离掉曝光区域以外的金属获得栅电极8,最终获得制备完成的金刚石基双层绝缘栅介质场效应晶体管。
实施例4
一种金刚石基多通道势垒调控场效应晶体管制备方法,包含如下步骤:
1)使用金刚石衬底标准清洗工艺对高温高压(HPHT)技术生长的金刚石衬底1先后进行无机、有机清洗,氮气吹干备用。
2)使用微波等离子体气相化学沉积(MPCVD)技术在清洗后的金刚石衬底上沉积单晶金刚石薄膜2,等离子功率为1kW,腔室压力为100Torr,总气体流量为500sccm,得到的单晶金刚石薄膜厚度为1μm,电阻率大于100MΩ·cm,均方根表面粗糙度小于0.5nm,拉曼曲线半峰宽小于2cm-1,XRD摇摆曲线半峰宽小于30arcsec。
3)控制微波等离子体功率使得腔室温度为700℃,保持氢气流量为50sccm,对生长的单晶金刚石外延薄膜2进行氢化处理,处理时间为20分钟,得到二维空穴气导电层。
4)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干;将样品表面旋涂一层KXN5735-LO光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光2s,显影25s去掉未被曝光的光刻胶,留下被刻蚀区域的图形。将保留下来的光刻胶在120℃条件下坚膜120s。将光刻好的样品置于电感耦合等离子体(ICP)刻蚀机样品室当中,样品室本底真空抽至5×10-2Torr后,样品传送至主腔体中,通入30sccm的氧气,5sccm的氩气,ICP射频功率设置为500W,直流功率设置为100W,刻蚀120s。取出刻蚀完成的金刚石样品,浸泡在丙酮中20分钟洗去光刻胶,获得刻蚀区域(非氢终端)5以及光刻胶保护区域下的沟道区域(氢终端)4。
5)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干;将样品表面旋涂一层KXN5735-LO光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光2s,显影25s去掉未被曝光的光刻胶,留下源漏电极图形。将光刻好的样品置于电子束蒸发设备当中,本底真空抽至5×10-4Pa后,在样品表面依次沉积Pd、Au两层金属,各50、500nm。取出沉积完成的金刚石样品,浸泡在N-甲基吡咯烷酮(NMP)溶液中,并120℃水浴5分钟,然后超声剥离掉曝光区域以外的金属获得源电极6和漏电极7。
6)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干。将样品表面旋涂一层KXN5735-LO光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光2s,显影25s去掉未被曝光的光刻胶,留下栅电极图形。将光刻好的样品置于电子束蒸发设备当中,本底真空抽至5×10-4Pa后,在样品表面依次沉积Al、Au金属50、300nm。取出沉积完成的金刚石样品,浸泡在N-甲基吡咯烷酮(NMP)溶液中,并120℃水浴5分钟,然后超声剥离掉曝光区域以外的金属获得栅电极8,最终获得制备完成的金刚石基双层绝缘栅介质场效应晶体管。
实施例5
一种金刚石基多通道势垒调控场效应晶体管制备方法,包含如下步骤:
1)使用金刚石衬底标准清洗工艺对高温高压(HPHT)技术生长的金刚石衬底1先后进行无机、有机清洗,氮气吹干备用。
2)使用微波等离子体气相化学沉积(MPCVD)技术在清洗后的金刚石衬底上沉积单晶金刚石薄膜2,等离子功率为1kW,腔室压力为100Torr,总气体流量为500sccm,得到的单晶金刚石薄膜厚度为1μm,电阻率大于100MΩ·cm,均方根表面粗糙度小于0.5nm,拉曼曲线半峰宽小于2cm-1,XRD摇摆曲线半峰宽小于30arcsec。
3)使用真空退火设备使得腔室温度保持在800℃,保持氢气流量为100sccm,对生长的单晶金刚石外延薄膜2进行氢化处理,处理时间为30分钟,获得一层二维空穴气导电层。
4)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干;将样品表面旋涂一层AZ5214光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光4s,显影30s去掉被曝光的光刻胶,留下被刻蚀区域的图形。将保留下来的光刻胶在120℃条件下坚膜120s。将光刻好的样品置于电感耦合等离子体(ICP)刻蚀机样品室当中,样品室本底真空抽至5×10-2Torr后,样品传送至主腔体中,通入30sccm的氧气,5sccm的氩气,ICP射频功率设置为500W,直流功率设置为100W,刻蚀120s。取出刻蚀完成的金刚石样品,浸泡在丙酮中20分钟洗去光刻胶,获得刻蚀区域(非氢终端)5以及光刻胶保护区域下的沟道区域(氢终端)4。
5)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干;将样品表面旋涂一层AZ5214光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光4s,显影30s去掉被曝光的光刻胶,留下源漏电极图形。将光刻好的样品置于电子束蒸发设备当中,本底真空抽至5×10-4Pa后,在样品表面依次沉积Pd、Au两层金属,各50、500nm。取出沉积完成的金刚石样品,浸泡在N-甲基吡咯烷酮(NMP)溶液中,并120℃水浴5分钟,然后超声剥离掉曝光区域以外的金属获得源电极6和漏电极7。
6)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干。将样品表面旋涂一层AZ5214光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光4s,显影30s去掉被曝光的光刻胶,留下栅电极图形。将光刻好的样品置于电子束蒸发设备当中,本底真空抽至5×10-4Pa后,在样品表面依次沉积Al、Au金属50、300nm。取出沉积完成的金刚石样品,浸泡在N-甲基吡咯烷酮(NMP)溶液中,并120℃水浴5分钟,然后超声剥离掉曝光区域以外的金属获得栅电极8,最终获得制备完成的金刚石基双层绝缘栅介质场效应晶体管。

Claims (10)

1.一种金刚石基多通道势垒调控场效应晶体管,其特征在于,包括:金刚石衬底(1)、单晶金刚石外延薄膜(2)、台面区域(3)、多通道沟道区域(4)、刻蚀区域(5)、源电极(6)、漏电极(7)和栅电极(8);
金刚石衬底(1)上设有一层单晶金刚石外延薄膜(2);单晶金刚石外延薄膜(2)上设置有台面区域(3)和刻蚀区域(5);
台面区域(3)内设置有多通道沟道区域(4)和刻蚀区域(5),多通道沟道区域(4)为氢终端,刻蚀区域(5)为非氢终端;
多通道沟道(4)包括二维空穴气导电层;载流子能够在多通道沟道(4)内迁移;刻蚀区域(5)包含氧、氟或氮终端;
源电极(6)和漏电极(7)处于台面区域(3)的两端;栅电极(8)设置在源电极(6)和漏电极(7)之间的多通道沟道区域(4)和刻蚀区域(5)上,且栅电极(8)同时设置在单晶金刚石外延薄膜(2)上的刻蚀区域(5)上。
2.根据权利要求1所述的一种金刚石基多通道势垒调控场效应晶体管,其特征在于,所述的单晶金刚石外延薄膜(2)是CVD生长金刚石材料,电阻率大于100MΩ·cm,均方根表面粗糙度小于0.5nm,拉曼曲线半峰宽小于2cm-1,XRD摇摆曲线半峰宽小于30arcsec。
3.根据权利要求1所述的一种金刚石基多通道势垒调控场效应晶体管,其特征在于,多通道沟道区域(4)的通道宽度为5nm-10μm,通道个数为1-500个,通道内载流子浓度为5×1012-5×1014cm2,迁移率为20-500cm2/V·s。
4.根据权利要求1所述的一种金刚石基多通道势垒调控场效应晶体管,其特征在于,通道间的刻蚀区域(5)的宽度为5nm-10μm,长度为1μm-1mm,与金属形成的肖特基势垒高度大于1eV;刻蚀区域(5)由干法刻蚀形成,干法刻蚀为ICP、RIE、IBE或FIB。
5.根据权利要求1所述的一种金刚石基多通道势垒调控场效应晶体管,其特征在于,
源电极(6)或漏电极(7)的材质为Au、Pd、Ir、Pt或Ti;
栅电极(8)的材质为能够与非氢终端形成高肖特基势垒的金属。
6.根据权利要求1至5中任一项所述的一种金刚石基多通道势垒调控场效应晶体管,其特征在于,台面区域(3)内的多通道沟道区域(4)和刻蚀区域(5)间隔设置。
7.一种金刚石基多通道势垒调控场效应晶体管的制备方法,其特征在于,包括如下步骤:
步骤1,对金刚石衬底(1)进行清洗,并吹干;
步骤2,在金刚石衬底(1)上同质外延单晶金刚石薄膜,获得单晶金刚石外延薄膜(2);
步骤3,对单晶金刚石外延薄膜(2)进行氢化处理,获得一层二维空穴气导电层;
步骤4,对氢化处理后的单晶金刚石外延薄膜(2)清洗,然后利用光刻技术在其表面制作多通道结构图形,利用干法刻蚀技术将多通道结构转移至金刚石薄膜上,形成多通道沟道区域(4)和刻蚀区域(5),多通道沟道区域(4)为氢终端,刻蚀区域(5)为非氢终端;同时形成晶体管器件的台面区域(3);
步骤5,利用光刻技术在台面区域(3)两端形成源漏电极图形,沉积源漏电极金属,并利用剥离技术获得源电极(6)和漏电极(7)欧姆接触;
步骤6,利用光刻技术在多通道沟道区域(4)和刻蚀区域(5)上形成栅电极图形,沉积栅电极金属,利用剥离技术获得栅电极(8)肖特基接触。
8.根据权利要求7所述的一种金刚石基多通道势垒调控场效应晶体管的制备方法,其特征在于,步骤2获得的单晶金刚石外延薄膜(2)是CVD生长金刚石材料,电阻率大于100MΩ·cm,均方根表面粗糙度小于0.5nm,拉曼曲线半峰宽小于2cm-1,XRD摇摆曲线半峰宽小于30arcsec。
9.根据权利要求7所述的一种金刚石基多通道势垒调控场效应晶体管的制备方法,其特征在于,步骤3中的氢化处理是将金刚石样品置于氢等离子体或者氢气气氛中,处理温度为700-1000℃,处理时间为10秒至2小时。
10.根据权利要求7所述的一种金刚石基多通道势垒调控场效应晶体管的制备方法,其特征在于,步骤4中形成的多通道沟道区域(4)通道宽度为5nm-10μm,通道个数为1-500,通道内载流子浓度为5×1012-5×1014cm2,迁移率为20-500cm2/V·s;通道间的刻蚀区域(5)宽度为5nm-10μm,长度为1μm-1mm,与金属形成的肖特基势垒高度大于1eV,且刻蚀区域(5)由干法刻蚀形成,干法刻蚀采用ICP、RIE、IBE或FIB;
步骤5中沉积的源漏电极金属为Au、Pd、Ir、Pt或Ti;
步骤6中沉积的栅电极金属为Al、Zr或Mo。
CN201811075622.5A 2018-09-14 2018-09-14 一种金刚石基多通道势垒调控场效应晶体管及其制备方法 Active CN109285894B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811075622.5A CN109285894B (zh) 2018-09-14 2018-09-14 一种金刚石基多通道势垒调控场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811075622.5A CN109285894B (zh) 2018-09-14 2018-09-14 一种金刚石基多通道势垒调控场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN109285894A true CN109285894A (zh) 2019-01-29
CN109285894B CN109285894B (zh) 2021-01-19

Family

ID=65180736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811075622.5A Active CN109285894B (zh) 2018-09-14 2018-09-14 一种金刚石基多通道势垒调控场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN109285894B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020161587A (ja) * 2019-03-26 2020-10-01 国立研究開発法人物質・材料研究機構 半導体装置、パワーデバイスおよび制御用電子装置
CN112687542A (zh) * 2019-10-17 2021-04-20 西安交通大学 一种氢终端金刚石转化为氟终端金刚石的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3977017A (en) * 1973-04-25 1976-08-24 Sony Corporation Multi-channel junction gated field effect transistor and method of making same
JPS6177373A (ja) * 1984-09-22 1986-04-19 Matsushita Electric Works Ltd 半導体装置の製法
KR20100025601A (ko) * 2008-08-28 2010-03-10 한국과학기술연구원 다중채널 fet 소자 및 그 제조방법
CN106981512A (zh) * 2017-03-27 2017-07-25 西安交通大学 金刚石基常关型场效应晶体管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3977017A (en) * 1973-04-25 1976-08-24 Sony Corporation Multi-channel junction gated field effect transistor and method of making same
JPS6177373A (ja) * 1984-09-22 1986-04-19 Matsushita Electric Works Ltd 半導体装置の製法
KR20100025601A (ko) * 2008-08-28 2010-03-10 한국과학기술연구원 다중채널 fet 소자 및 그 제조방법
CN106981512A (zh) * 2017-03-27 2017-07-25 西安交通大学 金刚石基常关型场效应晶体管及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020161587A (ja) * 2019-03-26 2020-10-01 国立研究開発法人物質・材料研究機構 半導体装置、パワーデバイスおよび制御用電子装置
JP7195539B2 (ja) 2019-03-26 2022-12-26 国立研究開発法人物質・材料研究機構 半導体装置、パワーデバイスおよび制御用電子装置
CN112687542A (zh) * 2019-10-17 2021-04-20 西安交通大学 一种氢终端金刚石转化为氟终端金刚石的方法
CN112687542B (zh) * 2019-10-17 2022-03-29 西安交通大学 一种氢终端金刚石转化为氟终端金刚石的方法

Also Published As

Publication number Publication date
CN109285894B (zh) 2021-01-19

Similar Documents

Publication Publication Date Title
CN104992974B (zh) 金刚石基双层绝缘栅介质场效应晶体管及其制备方法
CN106783558B (zh) 一种低导通电阻氢终端金刚石场效应晶体管及其制备方法
CN103000535B (zh) 一种旁栅石墨烯场效应晶体管的制备方法
CN105304703B (zh) 基于石墨烯/硅的接触势垒场效应管及其制备方法
CN106981512B (zh) 金刚石基常关型场效应晶体管及其制备方法
CN107369720B (zh) 一种p型金刚石高低势垒肖特基二极管及其制备方法
US11257935B2 (en) Gan rectifier suitable for operating under 35GHZ alternating-current frequency, and preparation method therefor
CN109873038B (zh) 一种场效应晶体管及其制备方法
CN109873034A (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
WO2019119958A1 (zh) SiC功率二极管器件的制备方法及其结构
CN112133755A (zh) 绝缘衬底的高性能氧化镓场效应晶体管制备方法
CN109285894A (zh) 一种金刚石基多通道势垒调控场效应晶体管及其制备方法
CN108550624A (zh) 一种高散热性能双栅氧化镓场效应薄膜晶体管及其制备方法
CN109686667A (zh) 一种SiC基MOS器件及其制备方法和应用
CN113013714A (zh) 石墨烯太赫兹光源器件及其制作方法
CN112018177B (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
WO2019218907A1 (zh) 基于二维电子气调控背栅的二维材料晶体管、制法和应用
CN109378312B (zh) 一种体掺杂金刚石基常关型场效应晶体管及其制备方法
US11948983B2 (en) Method for preparating SiC ohmic contact with low specific contact resistivity
CN109904227A (zh) 低功函数导电栅极的金刚石基场效应晶体管及其制备方法
CN107591444B (zh) 增强型晶体管及其制作方法
CN104979195B (zh) SiC基HEMT器件的制备方法
CN109243978B (zh) 氮面极性氮化镓外延结构制造方法
CN112133741A (zh) 一种增强型氢终端金刚石场效应晶体管及制备方法
CN109904228B (zh) 界面电荷补偿常关型金刚石基场效应晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant