JP7180781B2 - 伝送線路、および、伝送線路の製造方法 - Google Patents

伝送線路、および、伝送線路の製造方法 Download PDF

Info

Publication number
JP7180781B2
JP7180781B2 JP2021530547A JP2021530547A JP7180781B2 JP 7180781 B2 JP7180781 B2 JP 7180781B2 JP 2021530547 A JP2021530547 A JP 2021530547A JP 2021530547 A JP2021530547 A JP 2021530547A JP 7180781 B2 JP7180781 B2 JP 7180781B2
Authority
JP
Japan
Prior art keywords
conductor
insulating layer
signal conductor
ground conductor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021530547A
Other languages
English (en)
Other versions
JPWO2021005966A1 (ja
Inventor
信之 天野
伸郎 池本
貴博 馬場
賢二 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2021005966A1 publication Critical patent/JPWO2021005966A1/ja
Application granted granted Critical
Publication of JP7180781B2 publication Critical patent/JP7180781B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • H01P3/085Triplate lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Description

本発明は、絶縁性の基材に複数の信号導体が並走して形成された伝送線路に関する。
特許文献1には、積層絶縁体に複数の信号導体が形成された伝送線路が記載されている。特許文献1に記載の伝送線路は、積層絶縁体内に、第1信号導体と第2信号導体とを備える。第1信号導体と第2信号導体は、線状の導体パターンであり、積層絶縁体の幅方向において、距離をおいて配置されている。
積層絶縁体における第1信号導体と第2信号導体との間には、空孔が形成されている。
特開2016-92561号公報
しかしながら、特許文献1に記載の伝送線路では、空孔を設けることによって、第1信号導体と第2信号導体との結合は抑制できるが、強度が低下しやすく、破損し易い。
したがって、本発明の目的は、複数の信号導体の結合を抑制しながら、高い信頼性の伝送線路を提供することにある。
この発明の伝送線路は、絶縁性の基材、第1信号導体、第2信号導体、第1グランド導体、第2グランド導体、および、第3グランド導体を備える。第1グランド導体および第2グランド導体は、基材の厚み方向において、距離をおいて配置される。第1信号導体および第2信号導体は、基材の厚み方向において、第1グランド導体と第2グランド導体との間に、他の導体パターンを介することなく、それぞれが第1グランド導体と第2グランド導体とストリップラインを構成するように、基材の幅方向に並べて配置される。第3グランド導体は、幅方向において、第1信号導体と第2信号導体との間に配置される。基材は、第1絶縁層と、第1絶縁層の第1比誘電率よりも低い第2比誘電率を有する第2絶縁層と、を備える。第1絶縁層と第2絶縁層とは、基材の厚み方向に並んでおり、当接面を有する。第1信号導体、第2信号導体、および、第3グランド導体は、第1絶縁層と第2絶縁層とが当接する界面に、配置される。第1信号導体、第2信号導体、および、第3グランド導体の第2絶縁層への接触面積のそれぞれは、これらの第1絶縁層への接触面積よりも大きい。
この構成では、第1信号導体と第2信号導体との間に第3グランド導体が配置されることで、第1信号導体と第2信号導体とのアイソレーションが向上する。さらに、第1信号導体および第2信号導体と第3グランド導体と間の領域は、比誘電率の低い第2絶縁層が支配的である。したがって、第1信号導体および第2信号導体と第3グランド導体と間の不要な結合、および、第1信号導体と第2信号導体との絶縁層を介した不要な結合は抑制される。また、基材内に空孔が無いので、強度の低下は、抑制される。
この発明によれば、複数の信号導体の結合を抑制しながら、高い信頼性の伝送線路を実現できる。
図1は、第1の実施形態に係る伝送線路の概略構成を示す断面図である。 図2は、第1の実施形態に係る伝送線路の分解斜視図である。 図3(A)、図3(B)、図3(C)は、第1の実施形態に係る伝送線路の分解平面図である。 図4は、本発明の実施形態に係る電子機器の概略構成を示す側断面の図である。 図5は、第2の実施形態に係る伝送線路の概略構成を示す断面図である。 図6は、第3の実施形態に係る伝送線路の概略構成を示す断面図である。 図7は、第4の実施形態に係る伝送線路の概略構成を示す断面図である。 図8(A)は、第1の実施形態に係る伝送線路の引き出し構造を示す側面断面図であり、図8(B)は、伝送線路の引き出し構造の別の態様を示す側面断面図である。
(第1の実施形態)
本発明の第1の実施形態に係る伝送線路について、図を参照して説明する。図1は、第1の実施形態に係る伝送線路の概略構成を示す断面図である。図2は、第1の実施形態に係る伝送線路の分解斜視図である。図3(A)、図3(B)、図3(C)は、第1の実施形態に係る伝送線路の分解平面図である。なお、各図では、構成を分かり易くするために、寸法関係を適宜強調している。
図1、図2、図3(A)、図3(B)、図3(C)に示すように、伝送線路10は、基材20、グランド導体301、グランド導体302、信号導体41、信号導体42、グランド導体311を備える。グランド導体301は、本発明の「第1グランド導体」に対応し、グランド導体302は、本発明の「第2グランド導体」に対応し、グランド導体311は、本発明の「第3グランド導体」に対応する。信号導体41は、本発明の「第1信号導体」に対応し、信号導体42は、本発明の「第2信号導体」に対応する。
基材20は、絶縁性を有する。基材20は、平板状であり、例えば、一方向(図2、図3(A)、図3(B)、図3(C)におけるX方向)に延びる長尺状である。以下、この基材20の延びる方向(長手方向)をX方向、基材20の厚み方向をZ方向、基材20におけるX方向およびZ方向に直交する方向をY方向として、説明する。
基材20は、絶縁層211、絶縁層212、および、絶縁層220を備える。絶縁層211は、本発明の「第1絶縁層」に対応し、絶縁層212は、本発明の「第3絶縁層」に対応する。絶縁層220は、本発明の「第2絶縁層」に対応する。
絶縁層211、絶縁層212、および、絶縁層220は、平面視した形状(Z方向に視た形状)は、同じである。絶縁層211の比誘電率ε1(本発明の「第1比誘電率」)と、絶縁層212の比誘電率ε3(本発明の「第3比誘電率」)とは、絶縁層220の比誘電率ε2(本発明の「第2比誘電率」)よりも高い。
絶縁層220は、接着機能を有する。Z方向において、絶縁層220は、絶縁層211と絶縁層212との間に配置されている。そして、絶縁層211と絶縁層212とは、絶縁層220によって接合される。
ここで、絶縁層211および絶縁層212は、例えば、ポリイミドを主材料とする。ただし、絶縁層211および絶縁層212は、優れた高周波特性を有する液晶ポリマー(LCP)を主材料とする。絶縁層220は、例えば、フッ素系樹脂を主材料とする。
グランド導体301は、絶縁層211の一方主面に形成されている。言い換えれば、グランド導体301は、絶縁層211における絶縁層220への当接面(他方主面)と反対側の面に、形成されている。グランド導体301は、絶縁層211の一方主面の略全面に形成されている。
グランド導体302は、絶縁層212の一方主面に形成されている。言い換えれば、グランド導体302は、絶縁層212における絶縁層220への当接面(他方主面)と反対側の面に、形成されている。グランド導体302は、絶縁層212の一方主面の略全面に形成されている。
信号導体41、信号導体42、および、グランド導体311は、絶縁層211の他方主面に形成されている。言い換えれば、信号導体41、信号導体42、および、グランド導体311は、絶縁層211における絶縁層220への当接面(接合の界面)に、形成されている。
信号導体41、信号導体42、および、グランド導体311は、グランド導体301およびグランド導体302と対向する。
信号導体41、信号導体42、および、グランド導体311は、線状導体であり、X方向に沿って延びる形状である。信号導体41、信号導体42、および、グランド導体311は、基材20の幅方向(Y方向)において、距離をおいて並走するように配置されている。この際、Y方向において、グランド導体311は、信号導体41と信号導体42との中間位置に配置される。
このような構成によって、信号導体41は、グランド導体301及びグランド導体302とストリップラインを構成する。信号導体42は、グランド導体301及びグランド導体302とストリップラインを構成する。すなわち、伝送線路10は、グランド導体301とグランド導体302とで信号導体41を挟みこむ構造の第1のストリップラインと、グランド導体301とグランド導体302とで信号導体42を挟みこむ構造の第2のストリップラインとを備える。第1のストリップラインと第2のストリップラインとは、Y方向に距離をおいて配置され、X方向に沿って並走する。
第1のストリップラインを構成する信号導体41の延びる方向の一方端は、層間接続導体611を介して、絶縁層212の一方主面に形成された端子導体511に接続する。端子導体511は、矩形の導体パターンであり、グランド導体302から物理的に分離されている。
第1のストリップラインを構成する信号導体41の延びる方向の他方端は、層間接続導体612を介して、絶縁層212の一方主面に形成された端子導体512に接続する。端子導体512は、矩形の導体パターンであり、グランド導体302から物理的に分離されている。
第2のストリップラインを構成する信号導体42の延びる方向の一方端は、層間接続導体621を介して、絶縁層212の一方主面に形成された端子導体521に接続する。端子導体521は、矩形の導体パターンであり、グランド導体302から物理的に分離されている。
第2のストリップラインを構成する信号導体42の延びる方向の他方端は、層間接続導体622を介して、絶縁層212の一方主面に形成された端子導体522に接続する。端子導体522は、矩形の導体パターンであり、グランド導体302から物理的に分離されている。
コネクタ71は、端子導体511、端子導体521、グランド導体302に接続する。これにより、伝送線路10における第1のストリップラインおよび第2のストリップラインの一方端の外部接続部が形成される。コネクタ72は、端子導体512、端子導体522、グランド導体302に接続する。これにより、伝送線路10における第1のストリップラインおよび第2のストリップラインの他方端の外部接続部が形成される。なお、コネクタ71およびコネクタ72の少なくとも一方は、省略することもできる。
また、この構成では、グランド導体311が信号導体41と信号導体42との間に配置される。これにより、信号導体41と信号導体42との間の結合は抑制される。すなわち、1個の基材20に形成された第1のストリップラインと第2のストリップラインとのアイソレーションを向上できる。
また、グランド導体311は、複数の層間接続導体631によって、グランド導体301に接続する。複数の層間接続導体631は、X方向に沿って、互いに所定の距離をおいて配置される。これにより、第1のストリップラインと第2のストリップラインとのアイソレーションは、さらに向上する。
また、グランド導体311は、複数の層間接続導体632によって、グランド導体302に接続する。複数の層間接続導体632は、X方向に沿って、互いに所定の距離をおいて配置される。これにより、第1のストリップラインと第2のストリップラインとのアイソレーションは、さらに向上する。
さらに、伝送線路10は、次の構成を備える。
図1に示すように、信号導体41では、絶縁層211への当接面と反対側の主面411の全面は、絶縁層220に接触する。さらに、主面411に接続する側面412の全面も、絶縁層220に接触する。なお、図1では、側面412の全面が絶縁層220に接触する態様を示したが、側面412が絶縁層220に接触する面積が、側面412が絶縁層211に接触する面積よりも大きければよい。言い換えれば、例えば、信号導体41が絶縁層220に埋まる高さは、信号導体41の高さの半分以上であればよい。
同様に、信号導体42では、絶縁層211への当接面と反対側の主面421の全面は、絶縁層220に接触する。さらに、主面421に接続する側面422の全面も、絶縁層220に接触する。なお、図1では、側面422の全面が絶縁層220に接触する態様を示したが、側面422が絶縁層220に接触する面積が、側面422が絶縁層211に接触する面積よりも大きければよい。言い換えれば、例えば、信号導体42が絶縁層220に埋まる高さは、信号導体42の高さの半分以上であればよい。
さらに、グランド導体311では、絶縁層211への当接面と反対側の主面3111の全面は、絶縁層220に接触する。さらに、主面3111に接続する側面3112の全面も、絶縁層220に接触する。なお、図1では、側面3112の全面が絶縁層220に接触する態様を示したが、側面3112が絶縁層220に接触する面積が、側面3112が絶縁層211に接触する面積よりも大きければよい。言い換えれば、例えば、グランド導体311が絶縁層220埋まる量は、グランド導体311の高さの半分以上であればよい。
このような構成によって、信号導体41とグランド導体311との間、および、信号導体42とグランド導体311との間は、比誘電率の絶縁層220が支配的になる。これにより、信号導体41とグランド導体311との間、および、信号導体42とグランド導体311との間の不要な結合は抑制される。したがって、第1のストリップラインと第2のストリップラインとのアイソレーションは、より一層向上する。
また、この構成によって、信号導体41とグランド導体311との距離、および、信号導体42とグランド導体311との距離を短くできる。これにより、伝送線路10を小型化できる。
また、この構成によって、信号導体41および信号導体42の周囲の比誘電率を部分的に低下させることができる。これにより、第1のストリップラインおよび第2のストリップラインの伝送損失を低下させることができる。
また、この構成によって、伝送線路10は、基材20の内部に、空孔を有さない。したがって、伝送線路10は、破損し難く、高い信頼性を有する。
このような構成の伝送線路10は、例えば、次に示す方法によって製造できる。
第1比誘電率を有する絶縁層211の一方主面に、グランド導体301を形成し、絶縁層211の他方主面に、信号導体41、信号導体42、および、グランド導体311を形成する。
第3比誘電率を有する絶縁層212の一方主面に、グランド導体302を形成する。
絶縁層211の他方主面と絶縁層212の他方主面とを向かい合わせて、第1比誘電率および第3比誘電率よりも低い第2比誘電率を有し、接着機能を有する絶縁層220によって、絶縁層211と絶縁層212とを接合する。
この際、信号導体41、信号導体42、および、グランド導体311の絶縁層220への接触面積は、これらの絶縁層211への接触面積よりも大きくなるように、信号導体41、信号導体42、および、グランド導体311を絶縁層220に埋没させる。
このような製造方法を用いることによって、伝送線路10を製造できる。また、絶縁層211と絶縁層212とが殆ど変形しないので、位置ズレによる電気特性の変化を抑制できる。なお、絶縁層220は変形するが、絶縁層220は、比誘電率が低く、導体パターンを担持していないので、変形量がばらついても、電気特性に与える影響は少ない。
なお、このような構成の伝送線路10は、例えば、次に示すような電子機器に用いられる。図4は、本発明の実施形態に係る電子機器の概略構成を示す側断面の図である。
図4に示すように、電子機器90は、伝送線路10、筐体900、基板911、基板912、電池920、実装型電子部品931、および、実装型電子部品932を備える。伝送線路10、基板911、基板912、電池920、実装型電子部品931、および、実装型電子部品932は、筐体900内に配置される。
電池920は、基板911と基板912との間に配置される。基板911と基板912との間に配置される部品は、電池920に限らない。実装型電子部品931は、基板911に実装され、実装型電子部品932は、基板912に実装される。
伝送線路10の一方端は、例えば、上述のコネクタ71を介して、基板911に接続される。伝送線路10の他方端は、例えば、上述のコネクタ72を介して、基板912に接続される。この際、伝送線路10は、電池920の外形の一部に沿って配置され、曲げ部CVを有する。このように、曲げ部CVがあっても、上述のように、伝送線路10は基材20に空孔が無く、破損し難い。したがって、電子機器90は、高い信頼性を有する。
(第2の実施形態)
本発明の第2の実施形態に係る伝送線路について、図を参照して説明する。図5は、第2の実施形態に係る伝送線路の概略構成を示す断面図である。
図5に示すように、第2の実施形態に係る伝送線路10Aは、第1の実施形態に係る伝送線路10に対して、信号導体41および信号導体42とグランド導体301との距離L1、信号導体41および信号導体42とグランド導体302との距離L2について規定した点で異なる。伝送線路10Aの他の構成は、伝送線路10と同様であり、同様の箇所の説明は省略する。
伝送線路10Aでは、距離L1を距離L2よりも長くする(L1>L2)。このような構成によって、信号導体41および信号導体42からグランド導体301側の電界の広がりを抑制できる。
これにより、伝送線路10Aは、信号導体41を含む第1のストリップラインと、信号導体42を含む第2のストリップラインとの結合を抑制できる。
(第3の実施形態)
本発明の第3の実施形態に係る伝送線路について、図を参照して説明する。図6は、第3の実施形態に係る伝送線路の概略構成を示す断面図である。
図6に示すように、第3の実施形態に係る伝送線路10Bは、第2の実施形態に係る伝送線路10Aに対して、信号導体41とグランド導体311との距離L31、および、信号導体42とグランド導体311との距離L32を規定した点で異なる。伝送線路10Bの他の構成は、伝送線路10Aと同様であり、同様の箇所の説明は省略する。
伝送線路10Bでは、距離L31および距離L32は、距離L1および距離L2よりも大きい(L31>L1、L32>L1、L31>L2、L32>L2)。このような構成によって、グランド導体311を介した信号導体41と信号導体42との結合を抑制できる。
これにより、伝送線路10Bは、信号導体41を含む第1のストリップラインと、信号導体42を含む第2のストリップラインとの結合を抑制できる。
なお、距離L31と距離L32とは、異なっていてもよいが、第1のストリップラインと第2のストリップラインで略同じ周波数の高周波信号を伝送するのであれば、同じであることが好ましい。この場合、L31=L32=L3>L1、L3>L2となる。
(第4の実施形態)
本発明の第4の実施形態に係る伝送線路について、図を参照して説明する。図7は、第4の実施形態に係る伝送線路の概略構成を示す断面図である。
図7に示すように、第4の実施形態に係る伝送線路10Cは、第1の実施形態に係る伝送線路10に対して、絶縁層211の厚み(Z方向の長さ)D10、絶縁層220の厚み(Z方向の長さ)D20、および、絶縁層212の厚み(Z方向の長さ)D30を規定した点で異なる。伝送線路10Cの他の構成は、伝送線路10と同様であり、同様の箇所の説明は省略する。
伝送線路10Cでは、厚みD20は、厚みD10および厚みD30よりも大きい(D20>D10、D20>D30)。このような構成によって、特性インピーダンスを変化を抑制しながら、基材20の厚みを小さくできる。
(外部への引き出し構造)
図8(A)は、第1の実施形態に係る伝送線路の引き出し構造を示す側面断面図であり、図8(B)は、伝送線路の引き出し構造の別の態様を示す側面断面図である。なお、図8(A)、図8(B)では、信号導体41の一方端の引き出し構造を例にして説明するが、他の信号導体や端部についても、同様の構成を適用できる。
図8(A)に示すように、伝送線路10では、層間接続導体611は、絶縁層220と絶縁層212とを厚み方向に貫通するように形成されている。この場合、信号導体41と層間接続導体61とが接続し、高周波信号の伝送方向が屈曲する部分は、比誘電率の低い絶縁層220側となる。これにより、寄生インダクタンス成分は小さくなり、伝送線路10は、良好な伝送特性を実現できる。
図8(B)に示すように、伝送線路10’では、端子導体511’は、絶縁層211の一方主面、すなわち、グランド導体301が形成される主面に形成される。層間接続導体611’は、絶縁層211を厚み方向に貫通するように形成されている。この構成によって、層間接続導体611’は、信号導体41と端子導体511’とを接続する。この場合、層間接続導体611’は、変形し難い絶縁層211に形成されているので、層間接続導体611’を形成するための貫通孔を、高い寸法精度で所望の形状に、容易に製造できる。
なお、上述の各実施形態の構成は、適宜組み合わせることが可能であり、それぞれの組合せに応じた作用効果を奏することができる。
10、10A、10B、10C、10’…伝送線路
20…基材
41、42…信号導体
71、72…コネクタ
90…電子機器
211、212、220…絶縁層
301、302、311…グランド導体
411、421、3111…主面
412、422、3112…側面
511、512、521、522、511’…端子導体
611、612、621、622、631、632、611’…層間接続導体
900…筐体
911、912…基板
920…電池
931、932…実装型電子部品

Claims (5)

  1. 絶縁性の基材と、
    前記絶縁性の基材の厚み方向において、距離をおいて配置された第1グランド導体および第2グランド導体と、
    前記厚み方向において、前記第1グランド導体と前記第2グランド導体との間に、他の導体パターンを介することなく、それぞれが前記第1グランド導体と前記第2グランド導体とストリップラインを構成するように、前記基材の幅方向に並べて配置された第1信号導体および第2信号導体と、
    前記幅方向において、前記第1信号導体と前記第2信号導体との間に配置された第3グランド導体と、
    を備え、
    前記基材は、
    第1絶縁層と、
    前記第1絶縁層の第1比誘電率よりも低い第2比誘電率を有する第2絶縁層と、
    を備え、
    前記第1絶縁層と前記第2絶縁層とは、前記基材の厚み方向に並んでおり、当接面を有し、
    前記第1信号導体、前記第2信号導体、および、前記第3グランド導体は、前記第1絶縁層と前記第2絶縁層とが当接する界面に配置され、
    前記第1信号導体、前記第2信号導体、および、前記第3グランド導体の前記第2絶縁層への接触面積のそれぞれは、これらの前記第1絶縁層への接触面積よりも大き
    前記第1グランド導体は、前記第1信号導体、前記第2信号導体、および、前記第3グランド導体に対して、前記第1絶縁層を挟むように配置され、
    前記第2グランド導体は、前記第1信号導体、前記第2信号導体、および、前記第3グランド導体に対して、前記第2絶縁層を挟むように配置され、
    前記第1信号導体、前記第2信号導体、および、前記第3グランド導体と前記第1グランド導体との距離をL1とし、
    前記第1信号導体、前記第2信号導体、および、前記第3グランド導体と前記第2グランド導体との距離をL2とし、
    前記第1信号導体または前記第2信号導体と前記第3グランド導体との距離をL3として、
    L1<L3、L2<L3である、
    伝送線路。
  2. 前記第3グランド導体は、前記第1信号導体と前記第2信号導体とに並走しており、並走する方向において、複数箇所で層間接続導体によって、前記第1グランド導体に接続する、
    請求項1に記載の伝送線路。
  3. 前記第1グランド導体は、前記第1信号導体、前記第2信号導体、および、前記第3グランド導体に対して、前記第1絶縁層を挟むように配置され、
    前記第2グランド導体は、前記第1信号導体、前記第2信号導体、および、前記第3グランド導体に対して、前記第2絶縁層を挟むように配置され、
    前記第1信号導体、前記第2信号導体、および、前記第3グランド導体と前記第1グランド導体との距離をL1とし、
    前記第1信号導体、前記第2信号導体、および、前記第3グランド導体と前記第2グランド導体との距離をL2として、
    L1>L2である、
    請求項1または請求項2に記載の伝送線路。
  4. 前記第2絶縁層に対して前記第1絶縁層と反対側に配置され、前記第2比誘電率よりも高い第3比誘電率を有する第3絶縁層を備え、
    前記第1グランド導体は、前記第1信号導体、前記第2信号導体、および、前記第3グランド導体に対して、前記第1絶縁層を挟むように配置され、
    前記第2グランド導体は、前記第1信号導体、前記第2信号導体、および、前記第3グランド導体に対して、前記第2絶縁層および前記第3絶縁層を挟むように配置され、
    前記第1絶縁層の厚みをD10とし、前記第2絶縁層の厚みをD20とし、前記第3絶縁層の厚みをD30として、
    D20>D10、D20>D30である、
    請求項1乃至請求項のいずれかに記載の伝送線路。
  5. 第1比誘電率を有する第1絶縁層の一方主面に第1グランド導体を形成し、前記第1絶縁層の他方主面に、第1信号導体、第2信号導体、および、前記第1信号導体と前記第2信号導体との間に配置される第3グランド導体を形成する、第1工程と、
    第3比誘電率を有する第3絶縁層の一方主面に第2グランド導体を形成する、第2工程と、
    前記第1絶縁層の他方主面と前記第3絶縁層の他方主面とを向かい合わせて、前記第1比誘電率および前記第3比誘電率よりも低い第2比誘電率を有する第2絶縁層によって、前記第1絶縁層と前記第3絶縁層とを接合する、第3工程と、を有し、
    前記第3工程において、
    前記第1信号導体、前記第2信号導体、および、前記第3グランド導体の前記第2絶縁層への接触面積のそれぞれは、これらの前記第1絶縁層への接触面積よりも大きくなるように、前記第1信号導体、前記第2信号導体、および、前記第3グランド導体を前記第2絶縁層に埋没させ、
    前記第1グランド導体は、前記第1信号導体、前記第2信号導体、および、前記第3グランド導体に対して、前記第1絶縁層を挟むように配置され、
    前記第2グランド導体は、前記第1信号導体、前記第2信号導体、および、前記第3グランド導体に対して、前記第2絶縁層を挟むように配置され、
    前記第1信号導体、前記第2信号導体、および、前記第3グランド導体と前記第1グランド導体との距離をL1とし、
    前記第1信号導体、前記第2信号導体、および、前記第3グランド導体と前記第2グランド導体との距離をL2とし、
    前記第1信号導体または前記第2信号導体と前記第3グランド導体との距離をL3として、
    L1<L3、L2<L3である、
    伝送線路の製造方法。
JP2021530547A 2019-07-08 2020-06-12 伝送線路、および、伝送線路の製造方法 Active JP7180781B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019126581 2019-07-08
JP2019126581 2019-07-08
PCT/JP2020/023252 WO2021005966A1 (ja) 2019-07-08 2020-06-12 伝送線路、および、伝送線路の製造方法

Publications (2)

Publication Number Publication Date
JPWO2021005966A1 JPWO2021005966A1 (ja) 2021-01-14
JP7180781B2 true JP7180781B2 (ja) 2022-11-30

Family

ID=74114142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021530547A Active JP7180781B2 (ja) 2019-07-08 2020-06-12 伝送線路、および、伝送線路の製造方法

Country Status (4)

Country Link
US (1) US20220029265A1 (ja)
JP (1) JP7180781B2 (ja)
CN (1) CN216852529U (ja)
WO (1) WO2021005966A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN221354668U (zh) * 2021-06-16 2024-07-16 株式会社村田制作所 多层基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004201000A (ja) 2002-12-18 2004-07-15 Mitsubishi Electric Corp プリント配線板および信号伝送装置
JP2008117846A (ja) 2006-11-01 2008-05-22 Nippon Mektron Ltd 多層フレキシブルプリント配線板およびその製造法
JP2009141233A (ja) 2007-12-10 2009-06-25 Hitachi Ltd プリント基板とその製造方法
JP2012182437A (ja) 2011-02-09 2012-09-20 Ngk Spark Plug Co Ltd 配線基板及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170361B1 (en) * 2000-04-13 2007-01-30 Micron Technology, Inc. Method and apparatus of interposing voltage reference traces between signal traces in semiconductor devices
JP6285638B2 (ja) * 2013-04-25 2018-02-28 日本メクトロン株式会社 プリント配線板およびプリント配線板製造方法
JP2018074269A (ja) * 2016-10-26 2018-05-10 矢崎総業株式会社 伝送線路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004201000A (ja) 2002-12-18 2004-07-15 Mitsubishi Electric Corp プリント配線板および信号伝送装置
JP2008117846A (ja) 2006-11-01 2008-05-22 Nippon Mektron Ltd 多層フレキシブルプリント配線板およびその製造法
JP2009141233A (ja) 2007-12-10 2009-06-25 Hitachi Ltd プリント基板とその製造方法
JP2012182437A (ja) 2011-02-09 2012-09-20 Ngk Spark Plug Co Ltd 配線基板及びその製造方法

Also Published As

Publication number Publication date
JPWO2021005966A1 (ja) 2021-01-14
WO2021005966A1 (ja) 2021-01-14
US20220029265A1 (en) 2022-01-27
CN216852529U (zh) 2022-06-28

Similar Documents

Publication Publication Date Title
JP6540847B2 (ja) 伝送線路および電子機器
JP3982511B2 (ja) フラット型ケーブル製造方法
US10038231B2 (en) Signal transmission component and electronic device
WO2016056496A1 (ja) 伝送線路およびフラットケーブル
JP2006024618A (ja) 配線基板
JP5696819B2 (ja) 伝送線路、および電子機器
TW201233318A (en) Structure and method for reducing EM radiation, and electric object and manufacture method thereof
JP6011065B2 (ja) 伝送線路
JP2016092561A (ja) 伝送線路およびフラットケーブル
US9935601B2 (en) LC parallel resonant element
JPH07221512A (ja) 高周波接続線路
JP7180781B2 (ja) 伝送線路、および、伝送線路の製造方法
US20120182093A1 (en) Microwave filter
JP3464104B2 (ja) 積層型導波管線路の結合構造
US8154364B2 (en) High-frequency transmission line having ground surface patterns with a plurality of notches therein
JP5949220B2 (ja) 伝送線路
CN218827761U (zh) 传输线路
JP7268762B2 (ja) 電子機器
US20230290537A1 (en) Transmission line and electronic device
US20230038684A1 (en) Signal transmission line and method for manufacturing signal transmission line
JP7205667B2 (ja) 信号伝送線路
JP7400821B2 (ja) 伝送線路の製造方法及び伝送線路
US20240275015A1 (en) Transmission line and electronic device including the same
WO2015186537A1 (ja) 伝送線路部材
US20210274651A1 (en) Multilayer substrate

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210924

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221031

R150 Certificate of patent or registration of utility model

Ref document number: 7180781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150