JP7178560B2 - 磁気センサ - Google Patents

磁気センサ Download PDF

Info

Publication number
JP7178560B2
JP7178560B2 JP2019522112A JP2019522112A JP7178560B2 JP 7178560 B2 JP7178560 B2 JP 7178560B2 JP 2019522112 A JP2019522112 A JP 2019522112A JP 2019522112 A JP2019522112 A JP 2019522112A JP 7178560 B2 JP7178560 B2 JP 7178560B2
Authority
JP
Japan
Prior art keywords
magnetic sensor
magnetoresistive element
signal
detection
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019522112A
Other languages
English (en)
Other versions
JPWO2018221260A1 (ja
Inventor
英明 藤浦
卓哉 冨田
亮 長部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2018221260A1 publication Critical patent/JPWO2018221260A1/ja
Application granted granted Critical
Publication of JP7178560B2 publication Critical patent/JP7178560B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G01R33/072—Constructional adaptation of the sensor to specific applications
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
    • G01D3/028—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups mitigating undesired influences, e.g. temperature, pressure
    • G01D3/036—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups mitigating undesired influences, e.g. temperature, pressure on measuring arrangements themselves
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
    • G01D3/028—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups mitigating undesired influences, e.g. temperature, pressure
    • G01D3/036—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups mitigating undesired influences, e.g. temperature, pressure on measuring arrangements themselves
    • G01D3/0365—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups mitigating undesired influences, e.g. temperature, pressure on measuring arrangements themselves the undesired influence being measured using a separate sensor, which produces an influence related signal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/142—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage using Hall-effect devices
    • G01D5/145—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage using Hall-effect devices influenced by the relative movement between the Hall device and magnetic fields
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0023—Electronic aspects, e.g. circuits for stimulation, evaluation, control; Treating the measured signals; calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/091—Constructional adaptation of the sensor to specific applications
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H01L2224/06164—Random array, i.e. array with no symmetry covering only portions of the surface to be connected
    • H01L2224/06165—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Description

本開示は、車の舵角検出等に用いられる磁気センサに関するものである。
従来、イグニッションスイッチがオフの間でも舵角を検出する磁気センサが知られている。なお、この様な磁気センサにする先行技術文献としては、例えば、特許文献１～３が知られている。
また、磁気抵抗素子を用いて舵角などを含む物体の回転を検出する磁気センサが知られている。この様な磁気センサにする先行技術文献としては、例えば、特許文献４～６が知られている。
また、磁界発生手段を有し、これから発生する磁界を元にセンサの診断を行う磁気センサが知られている。この様な磁気センサにする先行技術文献としては、例えば、特許文献７、８が知られている。
また、磁気抵抗素子とホール素子とを組み合わせた磁気センサが知られている。この様な磁気センサにする先行技術文献としては、例えば、特許文献９、１０が知られている。
また、検出系統を２系統設けてセンサの冗長性を向上する磁気センサが知られている。この様な磁気センサにする先行技術文献としては、例えば、特許文献１１～１３が知られている。
また、ＮｉＦｅ合金からなる磁気抵抗膜を用いて、外部の磁界を検出する磁気センサが知られている。この様な磁気センサにする先行技術文献としては、例えば、特許文献１４～１７が知られている。
また、２つのセンサを縦方向に重ねて１つのパッケージにした磁気センサが知られている。この様な磁気センサにする先行技術文献としては、例えば、特許文献１８～２２が知られている。
また、磁気センサを用いてシフトレバーの位置を検出する位置検出装置が知られている。この様な位置検出装置にする先行技術文献としては、例えば、特許文献２３～２５が知られている。
また、磁気センサ及び磁石を２組用いる回転検出装置が知られている。この様な位置検出装置にする先行技術文献としては、例えば、特許文献２６、２７が知られている。
また、磁気抵抗素子の封止や接着などに複数の樹脂を備える磁気センサが知られている。この様な位置検出装置にする先行技術文献としては、例えば、特許文献２８～３０が知られている。
また、磁気センサ及び磁石を用いる回転検出装置であって、出力を補正するにあたり、メモリに記憶された値に基づく高次多項式によって測定角度を算出する磁気センサ、あるいは、出力の誤差を補償するセンサの配置を改善する回転検出装置が知られている。この様な位置検出装置にする先行技術文献としては、例えば、特許文献３１、３２が知られている。
特開２０１５－１１６９６４号公報 国際公開第２０１４／１４８０８７号 特開２００２－２１３９４４号公報 特開２０１４－２０９１２４号公報 特許第５７０８９８６号公報 特開２００７－１５５６６８号公報 特許第５６２０９８９号公報 特開平６－３１０７７６号公報 特許第４１３８９５２号公報 特許第５０８３２８１号公報 特許第３４７４０９６号公報 特許第４８６３９５３号公報 特許第５６３８９００号公報 特公平４－２６２２７号公報 特開２００４－１７２４３０号公報 特開２０１５－０８２６３３号公報 特開２０１５－１０８５２７号公報 特許第５９６１７７７号公報 米国特許出願公開第２０１５／０１９８６７８号明細書 米国特許第９１５１８０９号明細書 米国特許第８８４１７７６号明細書 米国特許第７９０６９６１号明細書 特開２００６－２３４４９５号公報 特開２００７－３３３４８９号公報 特表２００５－５２１５９７号公報 特許第５０６２４５０号公報 特許第５０６２４４９号公報 特開２０１５－３８５０７号公報 特開２０１５－４１７０１号公報 特開２０１４－８６６７７号公報 特開２００９－１５０７９５号公報 特開２０１１－１５８４８８号公報
しかしながら、上記従来の磁気センサでは増大し続けている高精度、高信頼性への要求に応えるには不十分である。
そこで本開示は、精度、あるいは、信頼性を向上した磁気センサを提供する。
上記課題を解決するために本開示にかかる発明は、第１検出信号を出力する第１磁気検出素子と、第２検出信号を出力する第２磁抵検出素子と、第１および第２信号が入力される検出回路と、を備える。検出回路は、ｎを自然数として、第１信号の（１／１６ｎ）周期の区間毎に第１信号を補正する構成とする。
本開示の磁気センサは、高精度、あるいは高信頼性を有するので、例えば、車の舵角検出等に用いる磁気センサとして有用である。
第１の実施の形態にかかる磁気センサのブロック図である。 同磁気センサを用いた第１の回転検出装置の模式図である。 同回転検出装置を用いた制御システムの一例を示す模式図である。 同磁気センサを用いた第２の回転検出装置の模式図である。 同磁気センサを用いた第２の回転検出装置の模式図である。 同回転検出装置が備える別の磁石の模式図である。 同回転検出装置が備える別の磁石の模式図である。 同磁気センサの検出回路の、第１の動作を説明する図である。 同磁気センサの検出回路の、第２の動作を説明する図である。 同磁気センサの検出回路の、第３の動作を説明する図である。 同磁気センサの回転を検出する方法を説明する図である。 同磁気センサの検出回路の、第４の動作を説明する図であり、自動補正回路７０ｅの動作を説明するフローチャートである。 同磁気センサの検出回路の、第４の動作を説明する図であり、補正の動作を説明する概念図である。 同磁気センサの出力を示す波形図である。 同磁気センサの検出回路の更に別の動作を説明する図である。 第２の実施の形態にかかる磁気センサを示すブロック図である。 磁気抵抗素子及び検出回路の上面図である。 磁気センサの正面図である。 本実施の形態の第１変形例にかかる磁気センサの正面図である。 同磁気センサの上面図である。 本実施の形態の更に別の磁気センサの正面図である。 本実施の形態の更に別の磁気センサの正面図である。 図１３の磁気センサの斜視図である。 図１５の磁気センサの別の斜視図である。 図８の磁気抵抗素子の正面図である。 図１７の磁気抵抗素子にかかるXVIII－XVIII線における断面図である。 第３の実施の形態にかかる磁気センサの上面図である。 同磁気センサの正面図である。 同磁気センサの側面図である。 同磁気センサの動作を説明する図で、磁気センサの左側に磁石がある場合の図である。 同磁気センサにかかる磁石の変位位置と磁気ベクトルおよび磁気センサの出力を説明する図である。 同磁気センサの動作を説明する図で、磁気センサの右側に磁石がある場合の図である。 同磁気センサにかかる磁石の変位位置と磁気ベクトルおよび磁気センサの出力を説明する図である。 第３の実施の形態の検出装置の斜視図である。 同検出装置の上面図である。 同検出装置にかかるホール素子の出力を示す図である。 同検出装置が備える磁気センサのブロック図である。 本実施の形態の更に別の磁気センサの製造方法を説明する図である。 同磁気センサの製造方法を説明する図である。 同磁気センサの製造方法を説明する図である。 同磁気センサの製造方法を説明する図である。 同磁気センサの製造方法を説明する図である。 同磁気センサの製造方法を説明する図である。 同磁気センサの製造方法を説明する図である。 同磁気センサの斜視図である。 第４の実施の形態にかかる検出装置の斜視図である。 同検出装置の一部の上面図である。 第４の実施の形態の第１変形例にかかる検出装置の斜視図である。 同検出装置の一部の上面図である。 第４の実施の形態の第２変形例にかかる検出装置の斜視図である。 同検出装置の一部の上面図である。 第４の実施の形態の第３変形例にかかる検出装置の斜視図である。 同検出装置の一部の上面図である。 第４の実施の形態の第４変形例にかかる磁気センサの正面図である。 第４の実施の形態の第５変形例にかかる磁気センサの正面図である。 第４の実施の形態の第６変形例にかかる磁気センサの正面図である。 第４の実施の形態の第７変形例にかかる磁気センサの正面図である。 第４の実施の形態の第８変形例にかかる磁気センサの正面図である。 第４の実施の形態の第９変形例にかかる磁気センサの正面図である。
以下、本開示の実施の形態における磁気センサについて図面を参照しながら説明する。
（第１の実施の形態）
（磁気センサ）
図１は、第１の実施の形態にかかる磁気センサのブロック図である。
磁気センサ１００は、磁気抵抗素子１２と、磁気抵抗素子１２と電気的に接続する検出回路１０と、を備える。
磁気抵抗素子１２は、正弦第１磁気抵抗素子１２ａ、正弦第２磁気抵抗素子１２ｂ、正弦第３磁気抵抗素子１２ｃ、及び、正弦第４磁気抵抗素子１２ｄを備える。さらに、磁気抵抗素子１２は、余弦第１磁気抵抗素子１２ｅ、余弦第２磁気抵抗素子１２ｆ、余弦第３磁気抵抗素子１２ｇ、及び、余弦第４磁気抵抗素子１２ｈを備える。各磁気抵抗素子は、シリコンなどの基板の上に設けられた、鉄－ニッケル合金を含む磁気抵抗効果素子であり、外部から与えられる磁界の向き及び大きさの変化に応じて電気抵抗が変化する。
正弦第１磁気抵抗素子１２ａ～正弦第４磁気抵抗素子１２ｄとで第１のブリッジ回路ＷＢ１を構成している。すなわち、第１のブリッジ回路ＷＢ１は、正弦第１磁気抵抗素子１２ａと正弦第３磁気抵抗素子１２ｃとを直列に接続した回路と、正弦第２磁気抵抗素子１２ｂと正弦第４磁気抵抗素子１２ｄとを直列に接続した回路とが、並列に接続されて形成されている。また、第１のブリッジ回路ＷＢ１の一方の端部が電位ＶＳに接続され、他方の端部がグランド（図中のＧＮＤ）に接地されている。
余弦第１磁気抵抗素子１２ｅ～余弦第４磁気抵抗素子１２ｈとで第２のブリッジ回路ＷＢ２を構成している。すなわち、第２のブリッジ回路ＷＢ２は、余弦第１磁気抵抗素子１２ｅと余弦第３磁気抵抗素子１２ｇとを直列に接続した回路と、余弦第２磁気抵抗素子１２ｆと余弦第４磁気抵抗素子１２ｈとを直列に接続した回路とが、並列に接続されて形成されている。また、第２のブリッジ回路ＷＢ２の一方の端部が電位ＶＣに接続され、他方の端部がグランド（図中のＧＮＤ）に接地されている。
ここで、第１のブリッジ回路ＷＢ１は第２のブリッジ回路ＷＢ２に対して、４５°回転させて配置されている。別の表現では、第２のブリッジ回路ＷＢ２は第１のブリッジ回路ＷＢ１に対して、４５°回転させて配置されている。
ここで、磁気センサ１００は、被測定物である回転部材（例えばステアリングシャフトなど）とはギヤなどを介して連結される磁石の近傍に配置される。このとき、この磁石から与えられる外部磁界（あるいは回転磁界）の変化に応じて各磁気抵抗素子の抵抗値が変化する。よって、第１のブリッジ回路ＷＢ１を構成する正弦第１磁気抵抗素子１２ａと正弦第３磁気抵抗素子１２ｃとの接続部と、正弦第２磁気抵抗素子１２ｂと正弦第４磁気抵抗素子１２ｄとの接続部とから、互いに位相が１８０°異なる正弦波状の２つの信号が出力される。同時に、前記第２のブリッジ回路ＷＢ２を構成する余弦第１磁気抵抗素子１２ｅと余弦第３磁気抵抗素子１２ｇとの接続部と、余弦第２磁気抵抗素子１２ｆと余弦第４磁気抵抗素子１２ｈとの接続部とからも、互いの位相が１８０°異なる余弦波状の２つの信号が出力される。なお、第１のブリッジ回路ＷＢ１から正弦波状の信号が得られるのに対し、第２のブリッジ回路ＷＢ２から余弦波状の信号が得られるのは、第１のブリッジ回路ＷＢ１が第２のブリッジ回路ＷＢ２に対して、４５°回転させて配置されているためである。
ここで、第１のブリッジ回路ＷＢ１から出力される２つの信号を＋ｓｉｎ信号，－ｓｉｎ信号とし、前記第２のブリッジ回路ＷＢ２から出力される２つの信号は＋ｃｏｓ信号，－ｃｏｓ信号として表記する。
検出回路１０は、＋ｓｉｎ信号，－ｓｉｎ信号、＋ｃｏｓ信号，－ｃｏｓ信号が入力されるとともに、＋ｓｉｎ信号，－ｓｉｎ信号、＋ｃｏｓ信号，－ｃｏｓ信号に対して増幅、ＡＤ変換など各種の信号処理を行う構成を備える。なお、＋ｓｉｎ信号，－ｓｉｎ信号、＋ｃｏｓ信号，－ｃｏｓ信号は、図１においてはそれぞれｓｉｎ＋、ｓｉｎ－、ｃｏｓ＋、ｃｏｓ－と標記される。
なお、各磁気抵抗素子からの信号を「第１回転信号」と記載することができる。
以下、検出回路１０の構成及び動作について具体的に説明する。
第１増幅器１４ａは、＋ｓｉｎ信号を増幅する。
第２増幅器１４ｂは、－ｓｉｎ信号を増幅する。
第３増幅器１４ｃは、＋ｃｏｓ信号を増幅する。
第４増幅器１４ｄは、－ｃｏｓ信号を増幅する。
オフセット調整回路１５は、第１増幅器１４ａ、第２増幅器１４ｂ、第３増幅器１４ｃ、及び第４増幅器１４ｄの入力段にそれぞれ接続され、＋ｓｉｎ信号と－ｓｉｎ信号の間の中点電位差、＋ｃｏｓ信号と－ｃｏｓ信号の間の中点電位差を０にするようにそれぞれ調整する。
第１差動増幅器１６ａは、第１のブリッジ回路ＷＢ１から出力される＋ｓｉｎ信号と－ｓｉｎ信号とを差動増幅して２倍の振幅からなるｓｉｎ信号を生成する。このｓｉｎ信号を「第１信号」と記載してもよい。
なお、第１のブリッジ回路ＷＢ１を第１磁気抵抗素子、第１のブリッジ回路ＷＢ１からの信号を第１検出信号、と記載することができる。
第２差動増幅器１６ｂは、第２のブリッジ回路ＷＢ２から出力される＋ｃｏｓ信号と－ｃｏｓ信号とを差動増幅して２倍の振幅からなるｃｏｓ信号を生成する。このｃｏｓ信号を「第２信号」と記載してもよい。
なお、第２のブリッジ回路ＷＢ２を第２磁気抵抗素子、第２のブリッジ回路ＷＢ２からの信号を第２検出信号、と記載することができる。
ゲイン調整回路１７は、第１差動増幅器１６ａと第２差動増幅器１６ｂのそれぞれに接続し、差動増幅された後のｓｉｎ信号及びｃｏｓ信号の振幅が所定の振幅となるように増幅器のゲインを調整する。
この構成により、増幅器段のそれぞれに対してオフセット・ゲインの調整を行う必要ながないので、オフセット・ゲイン調整ともに１回ずつにて信号を調整することができる。これは特に回路の小型化に貢献する。
なお、オフセット・ゲイン調整を別の表現で記載すると、例えば次の様に記載できる。
本実施の形態の磁気センサ１００の補正方法は、ブリッジ回路ＷＢ１、ＷＢ２の出力を増幅する第１ステップと、ブリッジ回路ＷＢ１、ＷＢ２の出力のオフセットを補正する第２ステップと、オフセットを補正した出力を増幅する第３ステップと、オフセットを補正した出力のゲインを補正する第４ステップと、を備える。
第１ＡＤ変換器１８ａは、第１差動増幅器１６ａからの信号を所定のサンプリング周期でＡ／Ｄ変換し、ｓｉｎ信号（デジタル信号）として出力する。
第２ＡＤ変換器１８ｂは、第２差動増幅器１６ｂからの信号を所定のサンプリング周期でＡ／Ｄ変換し、ｃｏｓ信号（デジタル信号）として出力する。
第１ホール素子４０ａは、検出回路１０を設ける回路基板に対して垂直、あるいは平行な方向の磁界に対して検出感度をもつホール素子であり、前述した外部磁界（回転磁界）の方向及び大きさの変化を検出し、検出信号を出力する。
第２ホール素子４０ｂは、検出回路１０を設ける回路基板に対して垂直あるいは平行な方向の磁界に対して検出感度をもつホール素子であり、前述した外部磁界（回転磁界）の方向及び大きさの変化を検出し、検出信号を出力する。
なお、各ホール素子からの信号を「第２回転信号」と記載することができる。
第１増幅器４２ａは、第１ホール素子４０ａからの信号を増幅する。
第２増幅器４２ｂは、第２ホール素子４０ｂからの信号を増幅する。
第１コンパレーター４４ａは、第１増幅器４２ａからの信号を矩形波信号である第１パルス信号に変換する。
第２コンパレーター４４ｂは、第２増幅器４２ｂからの信号を矩形波信号である第１パルス信号に変換する。
ここで、第１ホール素子４０ａは第２ホール素子４０ｂに対して９０°回転して配置されている（別の表現では、第２ホール素子４０ｂは第１ホール素子４０ａに対して９０°回転して配置されている）。このため、第１パルス信号（別の表現では、第１ホール素子４０ａ）及び第２パルス信号（第２ホール素子４０ｂからの信号）は、互いに９０度の位相差を持つ信号となる。
第１レギュレータ６０ｂは、第１オシレータ８０ａに電位（第１電位）を供給する。また、第１ホール素子４０ａ、第２ホール素子４０ｂ及び各ホール素子からの信号を処理する検出回路１０内の増幅器等に電位（第１電位）を供給する。
第２レギュレータ６０ｃは、第２オシレータ８０ｂに電位（第１電位）を供給する。第２レギュレータ６０ｃはホール素子の間欠動作（詳細は後述する）に用いる電位を供給する。
第３レギュレータ６０ａは、磁気抵抗素子１２及び磁気抵抗素子１２からの信号を処理する検出回路１０内の増幅器等に電位（第１電位）を供給する。
演算回路７０は、角度検出回路７０ａ、回転数検出回路７０ｂ、オフセット温度特性補正回路７０ｃ、ゲイン温度特性補正回路７０ｄ、を備える。
角度検出回路７０ａは、ｓｉｎ信号（デジタル信号）、ｃｏｓ信号（デジタル信号）、第１パルス信号及び第２パルス信号から、前述した磁石の回転角を検出し信号（Ｖｏｕｔ）を出力する。具体的には、ｓｉｎ信号とｃｏｓ信号とに対してａｒｃｔａｎ演算を行うことで回転角を検出する。角度検出回路７０ａはａｒｃｔａｎ演算を行った後の回転角を表す角度信号を出力する。別の表現では、角度検出回路７０ａはｓｉｎ信号（第１信号）とｃｏｓ信号（第２信号）が入力される。角度検出回路７０ａはｓｉｎ信号（第１信号）とｃｏｓ信号（第２信号）とを変換して角度信号（第３信号と記載され得る）を生成、出力する。
なお、角度検出回路７０ａをａｒｃｔａｎ回路と記載してもよい。
回転数検出回路７０ｂは、第１パルス信号と第２パルス信号とから前述した磁石の回転数を計測する。回転数を計測する方法は後述する。
オフセット温度特性補正回路７０ｃは、各磁気抵抗素子の抵抗バラツキなどに起因してｓｉｎ信号（デジタル信号）、あるいはｃｏｓ信号（デジタル信号）に生じるＤＣオフセットを補正する。補正の方法は後述する。
ゲイン温度特性補正回路７０ｄは、各磁気抵抗素子の温度変化に起因してｓｉｎ信号（デジタル信号）、あるいはｃｏｓ信号（デジタル信号）に生じるゲイン（振幅）のオフセットを補正する。その方法としては例えば、ｓｉｎ信号（デジタル信号）、あるいはｃｏｓ信号（デジタル信号）が温度に応じてどのように変化するか予め測定しておき、その測定値を検出回路１０内のメモリが保持する。そして、温度センサ８０ｄから得られる温度情報に基づいて、メモリ内の測定値が読み出される。そして、メモリから読み出された測定値がｓｉｎ信号（デジタル信号）、あるいはｃｏｓ信号（デジタル信号）に重畳される。これにより温度オフセットの補正が達成される。
第１オシレータ８０ａは、検出回路１０で用いる内部クロックを生成するための発振回路である。第１オシレータ８０ａで生成した内部クロックは、磁気抵抗素子１２及び各ホール素子の検出に用いられる。
第２オシレータ８０ｂは、検出回路１０で用いる別の内部クロックを生成するための発振回路である。
ここで、第１オシレータ８０ａが生成する信号（別の表現では、第１クロック信号）が第１の周波数を有し、第２オシレータ８０ｂが生成する信号（別の表現では、第２クロック信号）が第２の周波数を有するとしたとき、第２の周波数は第１の周波数よりも低い。
メモリ８０ｃは、前述した回転数検出回路７０ｂで計測された回転数や、温度オフセットの補正に用いる測定値などが保存される。
（第１の回転転検出装置）
図２Ａは、磁気センサ１００を用いた回転検出装置１５０（第１の回転検出装置）の模式図である。
回転検出装置１５０は、磁気センサ１００と、検知対象磁石１４２と、検知対象磁石１４２を支持する回転軸１４４と、回転軸１４４を支持する軸受け１４６と、回転軸１４４を回転させるモータ１５８とを備える。
（制御システム）
図２Ｂは、図２Ａに示す回転検出装置１５０を用いた制御システムの一例を示す模式図である。
制御システムは、ステアリングホイール１５２、操舵トルク１５４、トルクセンサ１５６、モータ１５８、磁気センサ１００、ＥＣＵ１６０（電子制御装置）を備える。運転者が自動車の方向を切り替えるために、ステアリングホイール１５２を回転させると、連結された操舵トルク１５４が回転と同方向に回転する。トルクセンサ１５６はステアリングホイール１５２の回転に伴う入力軸、出力軸の相対回転変位を検出し、電気信号をＥＣＵ１６０へと送信する。モータ１５８はステアリングホイール１５２と操舵トルク１５４を補助するためのモータであり、運転手が手軽に自動車の方向を切り替えるためのアシストを行う。モータ１５８には磁気センサ１００が取り付けられ、モータの回転角を検出することでモータを制御する。
（第２の回転検出装置）
図２Ｃ、図２Ｄは、磁気センサ１００を用いた、図２Ａとは異なる回転検出装置１５０Ｂ（第２の回転検出装置）の模式図である。図中のＺ軸は回転軸１４４の延びる方向に一致する。Ｘ軸及びＹ軸は、Ｚ軸に垂直であり、検知対象磁石１４２の中心を通る。図２Ｃは、Ｙ軸方向からみた模式図であり、図２Ｄは、Ｚ軸方向からみた模式図である。
回転検出装置１５０ｂは、磁気センサ１００と、検知対象磁石１４２と、検知対象磁石１４２を支持する回転軸１４４と、上側の磁気センサ１００と、下側の磁気センサ１００と、を備える。なお、「上側」を「回転軸１４４（図中のＺ軸）の正側」と記載され得る。「下側」を「回転軸１４４（図中のＺ軸）の負側」と表記しても良い。回転軸１４４の幅（図中のＸ軸に沿う方向の幅）はＤ１として表記されている。
検知対象磁石１４２は、回転軸１４４に支持され、回転軸１４４（図中のＺ軸）に垂直な第１面１４２ａと、第１面１４２ａに対向する第２面１４２ｂと、を有する。検知対象磁石１４２の回転軸１４４（図中のＺ軸）に沿う方向の幅はＤ２（Ｄ２の２倍）として表記されている。検知対象磁石１４２の第１面１４２ａ側がＳ極、である。検知対象磁石１４２の第２面１４２ｂ側がＮ極、である。別の表現では、「検知対象磁石１４２は、上側の磁気センサ１００に向き合う面と、下側の磁気センサ１００に向き合う面とで逆の極性を有する」と記載され得る。検知対象磁石１４２は、Ｘ軸の正側とはＸ軸の負側とで逆の極性を有する。
上側の磁気センサ１００は、第１面１４２ａと第１間隔（Ｄ１）を空けて設けられる。上側の磁気センサ１００は、回転軸１４４と第２間隔（Ｄ２）を空けて設けられる。別の表現では、上側の磁気センサ１００と回転軸１４４との間の距離が回転軸１４４の幅に等しい。
下側の磁気センサ１００は、第２面１４２ｂと第１間隔（Ｄ１）を空けて設けられる。下側の磁気センサ１００は、回転軸１４４と第２間隔（Ｄ２）を空けて設けられる。別の表現では、下側の磁気センサ１００と回転軸１４４との間の距離が回転軸１４４の幅に等しい。
すなわち、上側の磁気センサ１００と回転軸１４４の間の距離と、下側の磁気センサ１００と回転軸１４４の間の距離とが等しい。更に、上側の磁気センサ１００と検知対象磁石１４２の間の距離と、下側の磁気センサ１００と検知対象磁石１４２の間の距離とが等しい。また、第１間隔（Ｄ１）は第２間隔（Ｄ２）より小さい。一例として、第１間隔（Ｄ１）は１ｍｍ、第２間隔（Ｄ２）は５ｍｍである。
ところで、検知対象磁石１４２が発生させる（すなわち検出すべき回転磁界）の他に、ノイズ磁界が印加される場合がある。ノイズ磁界としては、例えばモータからの漏れ磁界がある。このように磁気センサに対してノイズ磁界が印加される場合、磁気センサは、回転磁界とノイズ磁界との合成磁界を検出する。このため、検出すべき磁界の方向とノイズ磁界の方向が異なるときには、磁気センサの検出角度に誤差が生じる。
ここで、回転検出装置１５０Ｂでは、上側の磁気センサ１００と下側の磁気センサ１００の各々の出力信号に含まれるノイズ成分は、正負の符号が逆になることから、上側の磁気センサ１００と下側の磁気センサ１００との出力の差動を取る事でノイズ磁界に起因したノイズ成分を相殺することができる。
（検知対象磁石）
なお、回転検出装置１５０または回転検出装置１５０Ｂにおいて、検知対象磁石１４２は図２Ｅおよび図２Ｆに示すように、２つに分割されていても構わない。すなわち、「検知対象磁石１４２の第１面１４２ａ側がＳ極、である。検知対象磁石１４２の第２面１４２ｂ側がＮ極、である」と記載したが、この文中における、検知対象磁石１４２は図２Ｅおよび図２Ｆのような構成も含む。なお、図中のＺ軸は回転軸１４４の延びる方向に一致する。Ｘ軸及びＹ軸は、Ｚ軸に垂直であり、検知対象磁石１４２の中心を通る。図２Ｅは、Ｙ軸方向からみた模式図であり、図２Ｆは、Ｚ軸方向からみた模式図である。
（磁気センサの動作）
（第１の動作、イグニッションオン時）
図３は、本実施の形態の磁気センサ１００が備える磁気センサ１００の動作（第１の動作）を説明する図である。図３は、イグニッションオン（以下、「ＩＧｏｎ」と表記する場合がある）の間において磁気センサ１００がステアリングの動きを検出する動作を説明する為のフローチャートである。
まず、磁気センサ１００センサ起動（Ｓ３００）の後、磁気センサ１００は回転角の検出（Ｓ３０２及びＳ３０３）を開始する。そして、磁気センサ１００の各磁気抵抗素子は回転角検出の演算を実行する（Ｓ３０２）。そして、磁気センサ１００は、各ホール素子の出力を元に象限判別と回転数検知の２つの検出を実行する（Ｓ３０３）。以上の演算（Ｓ３０２とＳ３０３の演算）により得られた回転角や回転数などが磁気センサ１００から外部のマイコンなどに送信する。
（第２の動作、イグニッションオフ時）
図４は、本実施の形態の磁気センサ１００の別の動作（第２の動作）を説明する図である。図４は、イグニッションオフ（以下、「ＩＧｏｆｆ」と表記する場合がある）の間において磁気センサ１００がステアリングの動きを検出する動作を説明する為のフローチャートである。
まず、ＩＧｏｆｆされた時に車体側に設けられた制御システム（例えばステアリングシステム）から制御命令信号が磁気センサ１００に入力される（Ｓ４０１）。そして、この制御命令信号が入力されることで磁気センサ１００は間欠動作モード（別の表現では、低消費電力モード）に移行する（Ｓ４０２）。そして、磁気センサ１００は、間欠動作モード移行時に、通常時の回転数（すなわち間欠動作モード移行前の最終回転数）を保持する（Ｓ４０３）。同時に、磁気抵抗素子１２及び磁気抵抗素子１２からの信号処理に用いられる検出回路１０の構成（例えば、第１～第４増幅器、オフセット調整回路１５、ゲイン調整回路１７、第１、第２ＡＤ変換器など）をスリープ（即ち通電を停止）する（Ｓ４０４）。そして、磁気センサ１００は、各ホール素子の出力信号を用いて被検出部材の回転数のみを一定時間毎に検出する（Ｓ４０５）。そして、磁気センサ１００は、間欠動作モード中に検出した回転数をメモリ８０ｃに保持する（Ｓ４０６）。そして、ＩＧｏｎされた時に車体側に設けられた制御システム（例えばステアリングシステム）から制御命令信号が磁気センサ１００に入力される（Ｓ４０８）。そして、磁気センサ１００は、この制御命令信号を受けて通常モードに移行する（Ｓ４０９）。そして、通常モード移行時に一度だけ、各磁気抵抗素子と各ホール素子の信号を用いて、その時の被検出部材の角度を検出する（Ｓ４１０，Ｓ４１１）。そして、この検出結果と間欠動作モード開始時の回転数（すなわち間欠動作モード移行前の最終回転数）とを同時に外部のマイコンなどに送信する。なお、ここで言う「同時」とは、２つの出力が完全に同じ時間に出力されるという意味に限定して解釈されず、実質的に同じ時間に出力される場合を含む。
なお、間欠動作モードにおいては、第２オシレータ８０ｂが生成する第２クロック信号が、検出回路１０の各種動作（処理）に用いられる。これは、間欠動作周期に合わせて第２オシレータの周波数を決めている為に消費電力などの効率が良いことと、また２つのオシレータを用いることでオシレータの相互監視（診断）を行うことが出来る。
（第３の動作、イグニッションオフ時）
図５は、本実施の形態の磁気センサが備える検出回路１０の更に別の動作（第３の動作）を説明する図である。図５は、イグニッションオフの間において磁気センサ１００の各ホール素子がステアリングの動きを検出する動作を説明する為の波形図である。
まず、一般に磁気抵抗素子では被検出部材の回転角θに対してＳｉｎ２θ、Ｃｏｓ２θの波形からなる信号が得られる。この為、磁気抵抗素子のみを備え磁気センサでは１８０度までしか検出できない（このような磁気センサでは、例えば９０度と２７０度が同じ信号となり判別ができない）。
一方で、一般にホール素子では、図５に示すように、被検出部材の回転角θに対してＳｉｎθ、Ｃｏｓθの波形からなる信号が得られる。この為、ホール素子を備える磁気センサでは３６０度まで検出できる。
本実施の形態の磁気センサ１００は、磁気抵抗素子とホール素子とを併用することによって被検出部材の回転角を３６０度で検出する。
（回転を検出する方法）
図６は、本実施の形態の磁気センサ１００が回転を検出する方法を説明する図である。図６は、イグニッションオフの間において検出回路１０の各磁気抵抗素子がステアリングの動きを検出する動作を説明する為の波形図である。
まず、エンコーダのＡ相、Ｂ相出力のように、各ホール素子からの信号がパルス化された信号である第１パルス信号と第２パルス信号とを生成する。
そして、第１パルス信号と第２パルス信号は象限判別に使用する為、１（Ｐｕｌｓｅ/Ｒｅｖｏｌｕｔｉｏｎ）であり、４（Ｃｏｕｎｔｓ/Ｒｅｖｏｌｕｔｉｏｎ）の信号が生成されるようになっている。具体的には、第１パルス信号の立上り及び立下りの時に、第２パルス信号の状態を確認してカウントする。以下、回転数の計算例を説明する。
第１パルス信号が立上った時に第２パルス信号が０の状態から、第１パルス信号がたち下がったときに第２パルス信号がＨｉｇｈの状態から、第１パルス信号が立上った時に第２パルス信号が０の状態へと遷移した場合に「正転＋１回転」と検出する。
第１パルス信号が立上った時に第２パルス信号がＨｉｇｈ、第１パルス信号が立下がった時に第２パルス信号が０、第１パルス信号が立上った時に第２パルス信号がＨｉｇｈ、と状態が遷移した場合に「反転＋１回転」と検出する。
この構成により、ＩＧｏｆｆの間に動いたモータの回転角を検出する場合において、再びＩＧｏｎになった時に従来よりも高精度、低電力で検出することができる。
（第４の動作）
図７Ａおよび図７Ｂは、本実施の形態の磁気センサ１００が備える検出回路１０の更に別の動作（第４の動作）を説明する図である。図７Ａは、検出回路１０が磁気抵抗素子１２からの出力を補正する動作を説明するための図であり、図７Ａは、自動補正回路７０ｅの動作を説明するフローチャート、図７Ｂは、補正の動作を説明する概念図である。
ところで、磁気センサ１００の演算回路７０は、磁気抵抗素子１２から出力されるｓｉｎ信号、ｃｏｓ信号を補正する為の、「オートキャリブレーションモード（第１の補正モードあるいは、アクティブ補正モード）」と「温特補正モード（第２の補正モードあるいは、パッシブ補正モード）」とを搭載している。
まず、「温特補正モード（第２の補正モードあるいは、パッシブ補正モード）」について説明する。
メモリ８０ｃは、磁気抵抗素子１２から出力されるｓｉｎ信号、ｃｏｓ信号のそれぞれについて、オフセットの温度に対する依存性を多項式関数で近似したときの係数を保存している。また、Ａ／Ｄ変換後のｓｉｎ信号、ｃｏｓ信号それぞれのゲイン（即ち振幅）の温度に対する依存性を多項式関数で近似したときの係数を保存している。
オフセット温度特性補正回路７０ｃは、温度センサ８０ｄから入力される温度情報（デジタル信号）と、メモリ８０ｃに保存されているオフセットの温度依存性に関する係数を用いて演算処理することで、ｓｉｎ信号・ｃｏｓ信号のオフセットの温度特性を補正する。
ゲイン温度特性補正回路７０ｄは、温度センサ８０ｄから入力される温度情報（デジタル信号）と、メモリ８０ｃに保存されているゲインの温度依存性に関する係数を用いて演算処理することで、ｓｉｎ信号・ｃｏｓ信号のゲインの温度特性を補正する。
次に、「オートキャリブレーションモード（第１の補正モードあるいは、アクティブ補正モード）」について説明する。
自動補正回路７０ｅは、被検出部材が１回転するごとに、磁気抵抗素子１２からのｓｉｎ信号及びｃｏｓ信号のオフセット及びゲインの補正に用いる補正値を生成・更新する。そして、更新された補正値を用いて磁気抵抗素子１２からのｓｉｎ信号及びｃｏｓ信号が常に一定の中点・振幅となるようにする。この様な、被検出部材が１回転する間に得られる磁気抵抗素子１２からの信号に基づいて補正値を生成・更新し、被検出部材が次の１回転をする間に得られる磁気抵抗素子１２からの信号を補正する動作が「オートキャリブレーション」の動作である。
オートキャリブレーションがＯＮの時は常に磁気抵抗素子１２からのｓｉｎ信号及びｃｏｓ信号の最大値Ｖｍａｘ・最小値Ｖｍｉｎを保持（ピークホールド、Ｓ７０３）し、被回転部材が１回転した時点で、オフセットについては（Ｖｍａｘ＋Ｖｍｉｎ）／２、ゲインについては（Ｖｍａｘ－Ｖｍｉｎ）の演算を行い、オフセット・ゲインを補正する補正値を生成し、それぞれ更新する（Ｓ７０５）。これと同時に、Ｖｍａｘ・Ｖｍｉｎ値を０にリセットする（Ｓ７０６）。
そして、次の１回転が完了するまでの間、この更新されたオフセット・ゲインの値に基いてｓｉｎ信号及びｃｏｓ信号が補正される。
そして再び、次の１回転が完了するまでの間ずっとＶｍａｘ、Ｖｍｉｎ値を保持し続け、以降同じ動作を繰り返す。
なお、“１回転”されたかどうかの判定は、ａｒｃｔａｎ後の角度出力値が３６０度から０度にジャンプするとき（正転）、もしくは０度から３６０度にジャンプするとき（反転）に行うが、正転／反転の向きが前回値と異なる場合には“１回転”とみなさず、この様な場合には補正値の更新を行わない。より具体的には以下の様に説明される。
以下、図７Ｂを参照する。時刻Ａにおいて、前回正転（図７Ｂの矢印１）、今回正転（図（図７Ｂの矢印２）の場合は、“１回転”とみなし、自動補正回路７０ｅは補正値を更新する動作を行う。
また、時刻Ｂにおいて、前回正転（図７Ｂの矢印２）、今回正転（図７Ｂの矢印３）の場合は、“１回転”とみなし、自動補正回路７０ｅは補正値を更新する動作を行う。
同様に、前回反転、今回反転の場合は、“１回転”とみなし、自動補正回路７０ｅは補正値を更新する動作を行う。
時刻Ｃにおいて、前回正転（図７Ｂの矢印４）、今回反転（図７Ｂの矢印５）の場合は、“１回転”とみなさず、自動補正回路７０ｅは補正値を更新する動作を行わない。
なお、補正値を更新する動作を行わないと説明したが、補正値を生成する動作を停止してもよい。
時刻Ｅにおいて、前回反転（図７Ｂの矢印６）、今回正転（図７Ｂの矢印７）の場合は、“１回転とみなさず、自動補正回路７０ｅは補正値を更新する動作を行わない。
この構成により、磁気センサ素子のｓｉｎ信号及びｃｏｓ信号のオフセット・ゲイン（振幅）の経時的な変化があった場合でも逐一調整値を更新することにより、常に一定のオフセット・ゲイン（振幅）にすることができる。同時に、被検出部材が正転と反転の両方の回転をする場合にあっても、正確にオフセットの更新を行うことができる。
なお、「オートキャリブレーションモード（第１の補正モードあるいは、アクティブ補正モード）」がＯＮの状態では「温特補正モード（第２の補正モードあるいは、パッシブ補正モード）」がＯＦＦ、「オートキャリブレーションモード（第１の補正モードあるいは、アクティブ補正モード）」がＯＦＦの状態では「温特補正モード（第２の補正モードあるいは、パッシブ補正モード）」がＯＮ、となるように動作させる事が好ましい。別の表現では、磁気センサ１００は、「オートキャリブレーションモード（第１の補正モードあるいは、アクティブ補正モード）」と「温特補正モード（第２の補正モードあるいは、パッシブ補正モード）」とを切り替え動作をする。この構成により、オートキャリブレーションモードがＯＮの状態では、温特も含めた全ての経時的な変化に対して補正がかかるため、温特補正モードをＯＦＦにすることができる。一方で、オートキャリブレーションモードは被回転部材が１回転されるまで補正値が更新されないため、１回転しないアプリケーション、あるいは１回転するまでの間にオフセット・ゲイン値の変化が大きいアプリケーションにおいてはオートキャリブレーションモードよりもパッシブ補正モードを用いるのが望ましい。
なお、オートキャリブレーションモードの説明において、オフセットとゲインの両方を補正する場合について説明したがこれに限らない。即ち、オフセットだけ、あるいはゲインだけの補正を行うモードでもよい。
なお、オートキャリブレーションモードと温特補正モードの説明において、磁気抵抗素子からの磁気抵抗素子のｓｉｎ信号及びｃｏｓ信号に対して補正する場合を説明したがこれに限らない。被検出部材の回転に応じてｓｉｎ信号及びｃｏｓ信号を出力する磁気に反応する素子であれば磁気抵抗でなくてよい。すなわち、オートキャリブレーションモードと温特補正モードは、磁気素子のｓｉｎ信号及びｃｏｓ信号に対する補正に用いることができる。
なお、オートキャリブレーションモードにおける自動補正回路７０ｅの動作を別の表現で表すことができる。具体的には次の様に記載できる。自動補正回路７０ｅは、角度検出回路７０ａから出力される角度信号が３６０度から０度に変化するときを正転、０度から３６０度に変化するときを反転とした時、正転から正転、または反転から反転と変化した時に補正値の生成及び又は更新を実行する。
なお、オートキャリブレーションモードにおける自動補正回路７０ｅの動作を更に別の表現で表すことができる。具体的には次の様に記載できる。
オートキャリブレーションモードは、ｓｉｎ信号及びｃｏｓ信号の差動信号から補正値を生成、更新する第１ステップと、被検出部材が「正転から反転」又は「反転から正転」の順に回転するか検出する第２ステップと、この第２ステップにおいて「正転から反転」又は「反転から正転」の順に回転したと検出された場合に第１ステップを停止する第３ステップと、を含む回転検出装置の補正方法である。
ところで、自動補正回路７０ｅは更に別の補正モード（以下、同補正モードは１１．２５補正モードと記載され得る。）を有することができる。
図７Ｃは、磁気センサの出力を示す波形図である。詳細には、角度検出回路７０ａがａｒｃｔａｎ演算を行った後の回転角を表す角度信号（第３信号と表記され得る）の歪み成分を示している。図７Ｃにおいて、横軸は機械角、縦軸は角度検出回路７０ａはａｒｃｔａｎ演算を行った後の回転角を表す角度信号に含まれる歪み成分である。図７Ｃから理解されるように、発明者らは、角度信号の歪み成分（あるいは「歪み波形」、「歪み信号」などと記載され得る）がおよそ４５ｄｅｇの周期を有することを見出した。
図７Ｄは、１１．２５補正モードにおける自動補正回路７０ｅの動作を説明する図である。図７Ｄの（ａ）は補正前の波形図、図７Ｄの（ｂ）は補正後の波形図、である。図７Ｄの（ａ）中の黒点は歪み成分を補正する位置を示している。
図７Ｄの（ａ）に示すように、１１．２５補正モードは１１．２５ｄｅｇ区間毎に歪み成分を補正する。先に説明した通り、歪み成分がおよそ４５ｄｅｇの周期を有することから、１１．２５ｄｅｇ区間毎に補正が行われることで、図７Ｄの（ｂ）に示されるように、歪み成分の補正が高精度に行われる。
なお、「１１．２５ｄｅｇ区間毎に補正する」を、「３２区間（３６０ｄｅｇ／１１．２５ｄｅｇ＝３２区間）毎に補正する」と表現することもできる。また、３２区間の倍数（６４区間、９６区間、１２８区間など）を補正の為の区間として適用してもよい。１１．２５補正モードを、「ｎを自然数として、磁気抵抗素子１２が出力する（＋ｓｉｎなどの）信号の（１／３２ｎ）周期の区間毎に同信号を補正する」と表現する事もできる。
なお、歪み波形のピーク同士を結んで補正することも可能である。この場合の自動補正回路７０ｅは、２２．５０ｄｅｇ区間毎に補正する（１６区間（３６０ｄｅｇ／２２．５０ｄｅｇ＝１６区間）毎に補正する）という様に動作することが好ましい。また、１６区間の倍数（３２区間、４８区間など）を補正の為の区間として適用してもよい。
以上を纏めて、自動補正回路７０ｅの動作を以下の様に説明することができる。自動補正回路７０ｅは、ｎを自然数として、角度信号の周期の（１／１６ｎ）周期の区間毎に角度信号を補正する。
（第２の実施の形態）
（磁気センサ）
図８は、第２の実施の形態の磁気センサを示すブロック図である。以下、図８に示す磁気センサについて説明する。
正弦第１磁気抵抗素子１２ａの一端と正弦第２磁気抵抗素子１２ｂの一端とは電位Ｖｓに接続される。
正弦第３磁気抵抗素子１２ｃの一端と正弦第４磁気抵抗素子１２ｄの一端とはグランド（図中のＧＮＤ）に接続される。
正弦第１磁気抵抗素子１２ａの他端は配線１００ａ１を介して検出回路１０と接続される。
正弦第２磁気抵抗素子１２ｂの他端は配線１００ａ２を介して検出回路１０と接続される。
正弦第３磁気抵抗素子１２ｃの他端は配線１００ａ３を介して検出回路１０と接続される。
正弦第４磁気抵抗素子１２ｄの他端は配線１００ａ４を介して検出回路１０と接続される。
別の表現では、正弦第１～第４磁気抵抗素子それぞれの他端は、配線１００ａ１～１００ａ４を介して検出回路１０と接続される。
検出回路１０の内部において、正弦第１磁気抵抗素子１２ａの他端と正弦第３磁気抵抗素子１２ｃの他端との接続点Ａ（別の表現では、第１のブリッジ回路ＷＢ１を構成する中点Ａ）が形成される。
接続点Ａ（中点Ａ）の信号は第１増幅器１４ａに入力、増幅され、第１差動増幅器１６ａに入力される。
検出回路１０の内部において、正弦第２磁気抵抗素子１２ｂの他端と正弦第４磁気抵抗素子１２ｄの他端との接続点Ｂ（別の表現では、第１のブリッジ回路ＷＢ１を構成する中点Ｂ）が形成される。
接続点Ｂ（中点Ｂ）の信号は第２増幅器１４ｂに入力、増幅され、第１差動増幅器１６ａに入力される。
余弦第１磁気抵抗素子１２ｅの他端は配線１００ｂ１を介して検出回路１０と接続される。
余弦第２磁気抵抗素子１２ｆの他端は配線１００ｂ２を介して検出回路１０と接続される。
余弦第３磁気抵抗素子１２ｇの他端は配線１００ｂ３を介して検出回路１０と接続される。
余弦第４磁気抵抗素子１２ｈの他端は配線１００ｂ４を介して検出回路１０と接続される。
別の表現では、余弦第１～第４磁気抵抗素それぞれの他端は、配線１００ｂ１～１００ｂ４を介して検出回路１０と接続される。
なお、配線は例えば、金属ワイヤ（ワイヤボンディング）である。
検出回路１０の内部において、余弦第１磁気抵抗素子１２ｅの他端と余弦第３磁気抵抗素子１２ｇの他端との接続点Ｃ（別の表現では、第２のブリッジ回路ＷＢ２を構成する中点Ｃ）が形成される。
接続点Ｃ（中点Ｃ）の信号は第３増幅器１４ｃに入力、増幅され、第２差動増幅器１６ｂに入力される。
検出回路１０の内部において、余弦第２磁気抵抗素子１２ｆの他端と余弦第４磁気抵抗素子１２ｈの他端との接続点Ｄ（別の表現では、第２のブリッジ回路ＷＢ２を構成する中点Ｄ）が形成される。
接続点Ｄ（中点Ｄ）の信号は第４増幅器１４ｄに入力、増幅され、第２差動増幅器１６ｂに入力される。
なお、第２のブリッジ回路ＷＢ２を第２磁気抵抗素子、第２のブリッジ回路ＷＢ２からの信号を第２検出信号、と記載することができる。
磁気抵抗素子１２と検出回路１０を接続する配線１００ａ１～ａ４及び１００ｂ１～ｂ４の断線検知について説明する。
通常動作において、磁気抵抗素子１２からの入力信号である接地点Ａ，Ｂ、Ｃ及びＤの電位は中点電位付近となり、その結果、第１増幅器１４ａ～第４増幅器１４ｄ、第１差動増幅器１６ａ及び第１ＡＤ変換器１８ａ出力は中点付近が出力される。一方で、配線１００ａ１～ａ４及び１００ｂ１～ｂ４のいずれか１つが切断された場合、磁気抵抗素子１２の切断箇所の接地点は、Ｈｉｇｈ（ＶＳもしくはＶＣ)もしくはＬｏｗ（ＧＮＤ）に固着するため、第１増幅器１４ａ～第４増幅器１４ｄ、第１差動増幅器１６ａ、第２差動増幅器１６ｂ及び第１ＡＤ変換器１８ａ、１８ｂ出力はＨｉｇｈもしくはＬｏｗに固定される。その結果、診断回路Ａ９０は、第１ＡＤ変換器１８ａもしくは第２ＡＤ変換器１８ｂの出力が通常動作レンジから外れたことを検出し異常判定と診断して異常信号を出力する。この構成により、磁気抵抗素子１２と検出回路１０を接続部の断線検知することができる。
なお、第１ＡＤ変換器１８ａもしくは第２ＡＤ変換器１８ｂの出力が通常動作レンジ（別の表現では、所定のレンジ、所定の電圧レンジなど記載され得る）から外れたことを検出し異常判定と診断して異常信号を出力する場合について説明したがこれに限らない。例えば、第１差動増幅器１６ａもしくは第２差動増幅器の出力が通常動作レンジから外れたことを検出し異常判定と診断して異常信号を出力してもよい。
なお、図８の構成を別の記載で表現すると以下の様に記載できる。第１～第４磁気抵抗素子（正弦第１～４磁気抵抗素子又は余弦第１～４磁気抵抗素子）からなるブリッジ回路（ｗｂ１又はｗｂ２）を備える第１基板と、この第１～第４磁気抵抗素子に接続される検出回路１０を備える第２基板と、第１、２、３、４磁気抵抗素子それぞれの一端と検出回路１０との間を接続する第１、２、３、４配線（１００ａ１～１００ａ４または１００ｂ１～１００ｂ４）と、を備える。ここで、ブリッジ回路の中点を前記第２基板に設けている。
次に、磁気抵抗素子１２の抵抗値異常検知について説明する。
磁気抵抗素子１２は、切替スイッチ１１０ａ、１１０ｂにより電流検出抵抗１１２ａ、１１２ｂを介して接続もしくは直接接続（抵抗無し）で検出回路１０内部の第３レギュレータ６０ａに接続される。通常時は切替スイッチ１１０ａ、１１０ｂは第３レギュレータ６０ａに直接接続される電流経路が選択されており、磁気抵抗素子１２の抵抗値診断時のみ、切替スイッチ１１０ａ、１１０ｂは抵抗１１２ａ、１１２ｂを介して第３レギュレータ６０ａに接続される電流経路となる。ここで、診断回路Ｂ９１は、第３レギュレータ６０ａに接続されており、抵抗１１２ａ、１１２ｂの抵抗両端の電圧を測定する。あるいは、各抵抗を流れる電流値を測定する。この時、磁気抵抗素子１２に何らかの不具合が生じて抵抗値に異常が発生している場合、あるいは、ＶＳ及びＶＣのワイヤが断線している場合には、抵抗１１２ａ、１１２ｂを流れる電流量が通常のレンジを外れる。診断回路Ｂ９１は、このレンジを外れたことで異常が発生したと判定し、異常信号を出力する。この構成により、磁気抵抗素子１２の抵抗値異常及びＶＳ、ＶＣとのワイヤ断線検知を行うことができる。磁気抵抗素子１２のシート抵抗が変化する（すなわち、ブリッジ回路を構成する４つの磁気抵抗素子の抵抗が同時に変化する）場合でも故障を検知できる。
なお、抵抗１１２ａを介して第３レギュレータ６０ａに接続される電流経路が選択されている期間（即ち、第１のブリッジ回路ｗｂ１の診断が行われている期間）の後に、抵抗１１２ｂを介して第３レギュレータ６０ａに接続される電流経路が選択されている期間（即ち、第２のブリッジ回路ｗｂの診断が行われている期間）を設ける事が好ましい。これにより、診断回路Ｂ９１には第１のブリッジ回路ｗｂ１を流れる電流値と第２のブリッジ回路ｗｂ２を流れる電流値とが順次入力されるので、診断回路Ｂ９１の回路規模を大きくすることなく、第１のブリッジ回路ｗｂ１と第２のブリッジ回路ｗｂ２とを診断することができる。
なお、切替スイッチ１１０ａを第１スイッチ、切替スイッチ１１０ｂを第２スイッチ、抵抗１１２ａを第１抵抗、抵抗１１２ｂを第２抵抗、と記載してもよい。また、第１抵抗１１２ａを通らず磁気抵抗素子１２へ至る電気経路を第１電流経路、第１抵抗１１２ａを通って磁気抵抗素子１２へ至る電気経路を第２電流経路、第２抵抗１１２ｂを通らず磁気抵抗素子１２へ至る電気経路を第３電流経路、第２抵抗１１２ｂを通って磁気抵抗素子１２へ至る電気経路と第４電流経路、と記載してもよい。また、診断回路Ｂ９１は第２電流経路及び第４電流経路に接続されている、と記載してよい。また、第２電流経路は第１電流経路より抵抗値が大きい。第４電流経路は第３電流経路より抵抗値が大きいといえる。なお、診断回路Ｂ９１の動作を別の表現で記載することができる。例えば、以下の様に記載できる。
診断回路Ｂ９１が実施する診断方法は、次の第１から第６ステップを含む方法である。
第１ステップは、第３レギュレータ６０ａから第１のブリッジ回路ｗｂ１へ第１電流経路を介して電位を供給する。
第２ステップは、第３レギュレータ６０ａから第１のブリッジ回路ｗｂ１へ（第１電流経路より抵抗の大きい）第２電流経路を介して電位を供給する。
第３ステップは、第３レギュレータ６０ａから第２のブリッジ回路ｗｂ２への第３電流経路を介して電位を供給する。
第４ステップは、第３レギュレータ６０ａから第２のブリッジ回路ｗｂ２へ（第３電流経路より抵抗の大きい）第４電流経路を介して電位を供給する。
第５ステップは、第２ステップの電流値が所定の値より大きい／小さい場合に、エラー信号を生成する。
第６ステップは、第４ステップの電流値が所定の値より大きい／小さい場合に、エラー信号を生成する。
なお、第２および第５ステップと、第４および第６ステップは、同時ではなく、互いに前後して実施されることが好ましい。これにより、診断回路Ｂ９１には第１のブリッジ回路ｗｂ１を流れる電流値と第２のブリッジ回路ｗｂ２を流れる電流値とが順次入力されるので、診断回路Ｂ９１の回路規模を大きくすることなく、第１のブリッジ回路ｗｂ１と第２のブリッジ回路ｗｂ２とを診断することができる。
（磁気センサの構成）
図９は、磁気センサ１００の上面図である。図１０は、磁気センサ１００の正面図である。図９では一部の構成を省略している。図９では、検出回路１０を設ける回路基板に平行な方向の磁界を検出する縦型ホール素子を用いる場合の磁気センサ１００が記載されている。なお、以下の説明において、正弦第１磁気抵抗素子１２ａ～１２ｄを総称して「第１磁気抵抗素子群１２ｉ」、余弦第１磁気抵抗素子１２ｅ～１２ｈを総称して「第２磁気抵抗素子群１２ｊ」と記載する場合がある。
磁気センサ１００は、磁気抵抗素子１２、検出回路１０、ダイパッド１３０、ワイヤ１３４、封止樹脂１３８、リード１３２、を備える。
ダイパッド１３０には、磁気抵抗素子１２及び検出回路１０が置かれる。
封止樹脂１３８は、磁気抵抗素子１２、検出回路１０及びダイパッド１３０を封止する。
リード１３２は、封止樹脂１３８から延出して外部との電気的接続を行う。
図９の直線Ｌ１は、正弦第１磁気抵抗素子１２ａ～正弦第４磁気抵抗素子１２ｄと、余弦第１磁気抵抗素子１２ｅ～余弦第４磁気抵抗素子１２ｈとの略中心を通る。ここで、第１ホール素子４０ａと、第２ホール素子４０ｂとは互いに、直線Ｌ１に対して線対称に設けられる。より詳細には、第１ホール素子４０ａと第２ホール素子４０ｂとは直線Ｌ１に対して４５°傾いて設けられる。別の表現では、第１ホール素子４０ａの略中心を通る直線Ｌ３の略中心を通る直線Ｌ４は、正弦第１磁気抵抗素子１２ａ～正弦第４磁気抵抗素子１２ｄのいずれかが有する磁気抵抗パターンと平行である。第２ホール素子４０ｂの略中心を通る直線Ｌ５は、正弦第１磁気抵抗素子１２ａ～正弦第４磁気抵抗素子１２ｄのいずれかが有する磁気抵抗パターンと平行である。
また、第２ホール素子４０ｂは、第１ホール素子４０ａを９０°回転したものである。
第１ホール素子４０ａと第２ホール素子４０ｂとは共に検出回路１０を設ける回路基板に平行な方向の磁界を検出する縦型ホール素子であるので、回路基板に平行な方向の磁界が得やすい回路基板の中心付近に設ける事が好ましい。
（第１変形例）
図１１は、本実施の形態の第１変形例にかかる磁気センサ１００ａの正面図である。図１２は、この磁気センサ１００ａの上面図である。図１２では一部の構成を省略している。なお、以下の説明において、磁気抵抗素子１２１が有する正弦第１磁気抵抗素子１２ａ～正弦第４磁気抵抗素子１２ｄを総称して「第１磁気抵抗素子群１２１ａ」、磁気抵抗素子１２１が有する余弦第１磁気抵抗素子１２ｅ～余弦第４磁気抵抗素子１２ｈを総称して「第２磁気抵抗素子群１２１ｂ」と記載する場合がある。同様に、磁気抵抗素子１２２が有する正弦第１磁気抵抗素子１２ａ～正弦第４磁気抵抗素子１２ｄを総称して「第１磁気抵抗素子群１２２ａ」、磁気抵抗素子１２２が有する余弦第１磁気抵抗素子１２ｅ～余弦第４磁気抵抗素子１２ｈを総称して「第２磁気抵抗素子群１２２ｂ」と記載する場合がある。なお、検出回路１０ａを「第１回路基板」、検出回路１０ｂを「第２回路基板」と記載する場合がある。
磁気センサ１００ａは、磁気抵抗素子１２１、磁気抵抗素子１２２、検出回路１０ａ、検出回路１０ｂ、ダイパッド１３０、ワイヤ１３４、封止樹脂１３８、リード１３２ａ、リード１３２ｂ、を備える。
ダイパッド１３０には、磁気抵抗素子１２１、１２２及び検出回路１０ａ、１０ｂが置かれる。
封止樹脂１３８は、磁気抵抗素子１２１、１２２及び検出回路１０ａ、１０ｂ及びダイパッド１３０を封止する。
リード１３２ａ、１３２ｂは、封止樹脂１３８から延出して外部との電気的接続を行う。
検出回路１０ａは、磁気抵抗素子１２１からの信号が入力される。検出回路１０ａの構成及び動作は検出回路１０の構成及び動作を同じである。
検出回路１０ｂは、磁気抵抗素子１２２からの信号が入力される。検出回路１０ｂの構成及び動作は検出回路１０の構成及び動作を同じである。
磁気抵抗素子１２１と磁気抵抗素子１２２は図１２の直線Ｌ１に対して互いに対称である。あるいは第１磁気抵抗素子群１２１ａの略中心、第２磁気抵抗素子群１２１ｂの略中心、第１磁気抵抗素子群１２２ａの略中心及び第２磁気抵抗素子群１２２ｂの略中心は、直線Ｌ２を通る。この様にして、磁気抵抗素子１２１と磁気抵抗素子１２２とを設けることで、センサの冗長性を向上することができるので信頼性が向上する。
また、磁気センサ１００ａに近い側において、磁気抵抗素子１２１の端面と検出回路１０ａの（第１回路基板の）端面とが一致するように設けられている。別の表現では、上面視において、磁気抵抗素子１２１の端面と検出回路１０ａの（第１回路基板の）端面とが直線Ｌ３を通る。
また、磁気センサ１００ａに近い側において、磁気抵抗素子１２２の端面と検出回路１０ｂの（第２回路基板の）端面とが一致するように設けられている。別の表現では、上面視において、磁気抵抗素子１２２の端面と検出回路１０ｂの（第２回路基板の）端面とが直線Ｌ４を通る。
また、検出回路１０ａと検出回路１０ｂはそれぞれ、磁気抵抗素子やリードと電気的に接続する電極群を有する。ここで、この電極群は、第１電極群１２６ａ、第２電極群１２６ｂからなる。第１電極群１２６ａ及び第２電極群１２６ｂは直線Ｌ５、直線Ｌ６に平行である。この様にして、電極群（及びそれに接続されるワイヤ）を直線Ｌ５（すなわち各磁気抵抗素子の中心）から遠ざけるようにしている。これにより、電極群（及びそれに接続されるワイヤ）からの干渉を受け難くなり、磁気センサの精度が向上する。
（第２変形例）
図１３は、本実施の形態の第２変形例にかかる磁気センサ１００ｂの正面図である。
磁気センサ１００ｂは、磁気抵抗素子１２１、磁気抵抗素子１２２、検出回路１０ａ、検出回路１０ｂ、ダイパッド１３０、ワイヤ１３４、封止樹脂１３８、リード１３２ａ、１３２ｂ、を備える。
磁気センサ１００ｂは、磁気抵抗素子１２２が磁気抵抗素子１２１の上に配置されている。ここで、磁気抵抗素子１２１の中心と磁気抵抗素子１２２の中心とが略一致するように配置されている。別の表現では、磁気抵抗素子１２１の中心と磁気抵抗素子１２２の中心とが直線Ｃ１を通る。この様にすることで、磁気抵抗素子１２１の中心と磁気抵抗素子１２２の中心と近いので、磁気抵抗素子１２１と磁気抵抗素子１２２とから得られる信号を略同一にできるので好ましい。
また、磁気センサ１００ｂは、上面視で磁気抵抗素子１２２と重ならない部分１３６、別の表現では、磁気抵抗素子１２１から張り出した部分１３６、を有する。部分１３６は、磁気抵抗素子１２１を構成する基板が延長されたものである。別の表現では、第１磁気抵抗素子１２１を構成する基板の幅は、第２磁気抵抗素子１２２を構成する基板の幅よりも長く、この第２磁気抵抗素子１２２を構成する基板の幅よりも長い部分が張り出した部分１３６である。部分１３６はワイヤ１３４ｂを設けるための領域を得る為の部分であり、部分１３６を設けることにより、磁気抵抗素子１２１と磁気抵抗素子１２２との中心を略一致させることができるので、磁気抵抗素子１２１と磁気抵抗素子１２２とから得られる信号を略同一にできるので好ましい。なお、図１４に示したように、ダイパッドはダイパッド１３０ａ、１３０ｂと分割されていてもよい。この様なダイパッドが分割される構造は、図１１の磁気センサ１００ａにも採用され得る。
図１５は磁気センサ１００ｂの斜視図、図１６は、磁気センサ１００ｂの別の斜視図である。図１５では一部の構成を省略、あるいは簡単化している。図１６では図１５から一部の構成を省略している。
第１磁気抵抗素子１２１は第３電極群１２７ａを有する。第２磁気抵抗素子１２２は第４電極群１２７ｂを有する。
第３電極群１２７ａは第１磁気抵抗素子１２１から張り出した部分１３６に設けられる。第３電極群１２７ａは直線Ｌ７に沿って並ぶ。
第４電極群１２７ｂは第２磁気抵抗素子１２２に設けられる。第４電極群１２７ｂは直線Ｌ８に沿って並ぶ。ここで、直線Ｌ７と直線Ｌ８とは互いに平行である。
なお、磁気センサ１００をステアリングホイール１５２と操舵トルク１５４を補助するためのモータに取り付けるとして説明したが、これに限らない。例えば、自動車のシフトレバーのレバー位置を検出するために用いることができる。すなわち、磁気センサ１００はそれ単体で独立して用いることができる。
なお、診断回路Ａ９０は、演算回路７０の中の一部であってよい。
（磁気抵抗素子）
図１７は、図８にかかる磁気センサにおける磁気抵抗素子の正面図であり、図１８は、図１７のXVIII－XVIII線における断面図である。
正弦第１磁気抵抗素子１２ａ～正弦第４磁気抵抗素子１２ｄおよび余弦第１磁気抵抗素子１２ｅ～余弦第４磁気抵抗素子１２ｈ、接地端子（ＧＮＤ）、ＶＳ、ＶＣ端子は、図１７に示すように配置されている。
また、図１８にかかる磁気抵抗素子は、シリコン基板１８１の上に二酸化シリコン層１９０が形成され、二酸化シリコン層１９０の上にＭＲ層１８５および第１保護層１８３が選択的に形成されている。ここで、ＭＲ層の厚さはＴ１であり、幅はＷである。厚さＴ１は、図１０で説明したＴ１に同じである。ＭＲ層１８５および第１保護層１８３の上に、多結晶の二酸化シリコンよりなる第２保護層１８４が形成されている。そして、第２保護層１８４の一部が二酸化シリコン層１９０に達するまで除去されて穴部Ｐ２が形成され、当該穴部Ｐ２を充填するようにＴｉ層１８７および配線層１８９が順次形成されている。また、第２保護層１８４の表面Ｐ１と穴部Ｐ２との間には段差が形成されている。第１保護層１８３は、カップリング層としての機能を有する。
（第３の実施の形態）
（磁気センサ）
図１９Ａ～Ｃは、第３の実施の形態にかかる磁気センサ１００ｄを示す図である。図１９Ａは磁気センサ１００ｄの上面図、図１９Ｂは磁気センサ１００ｄの正面図、図１９Ｃは磁気センサ１００ｄの側面図、を示している。
図１９Ａ～Ｃでは一部の構成を省略、あるいは簡単化している。
磁気センサ１００ｄは、第１磁気抵抗素子群１２１ａ、第２磁気抵抗素子群１２２ｂ、検出回路１０ａ（１０ｂ）、第１基板２０１ａ、第２基板２０１ｂ、第３基板２０１ｃ、第４基板２０１ｄ、を備える。なお、既に説明した様に、正弦第１磁気抵抗素子１２ａ～正弦第４磁気抵抗素子１２ｄを総称して「第１磁気抵抗素子群１２１ａ（または第１磁気抵抗素子群１２２ａ）」、余弦第１磁気抵抗素子１２ｅ～余弦第４磁気抵抗素子１２ｈを総称して「第２磁気抵抗素子群１２１ｂ（または第２磁気抵抗素子群１２２ｂ）」と表記する。
第１基板２０１ａの上には第１磁気抵抗素子群１２１ａが設けられる。
第２基板２０１ｂの上には第２磁気抵抗素子群１２１ｂが設けられる。第２基板２０１ｂは第１基板２０１ａより厚い第１部分２０１ｂ１と、この厚い部分から延びて第１基板２０１ａにオーバーラップする第２部分２０１ｂ２と、を有する。第２磁気抵抗素子群１２１ｂはこのオーバーラップする第２部分２０１ｂ２に設けられる。
第３基板２０１ｃの上には第１磁気抵抗素子群１２２ａが設けられる。第３基板２０１ｃは第２基板２０１ｂより厚い第１部分２０１ｃ１と、この厚い部分から延びて第２基板２０１ｂにオーバーラップする第２部分２０１ｃ２と、を有する。第１磁気抵抗素子群１２２ａはこのオーバーラップする第２部分２０１ｃ２に設けられる。
第４基板２０１ｄの上には第２磁気抵抗素子群１２２ｂが設けられる。第４基板２０１ｄは第４基板２０１ｄより厚い第１部分２０１ｄ１と、この厚い部分から延びて第３基板２０１ｃにオーバーラップする第２部分２０１ｄ２と、を有する。第２磁気抵抗素子群１２２ｂはこのオーバーラップする第２部分２０１ｄ２に設けられる。
第１基板２０１ａと第２基板２０１ｂはＹ軸（第２軸）に沿って並ぶ。第３基板２０１ｃと第４基板２０１ｄはＸ軸（第１軸）に沿って並ぶ。Ｘ軸とＹ軸は互いに直交する。これにより、各基板の少なくとも一部が上面視で露出するので、各基板と検出回路１０ａ（１０ｂ）とを電気的に接続するための電極２０３を設けることができる。別の表現では、各基板の少なくとも一部が上面視で露出しているので、各基板と検出回路１０ａ（１０ｂ）とを電気的に接続するための電極２０３を設けることができる。
第２基板２０１ｂ、第３基板２０１ｃ及び第４基板２０１ｄはそれぞれ実装基板の上に置かれる。本実施の形態では実装基板は検出回路１０ａ、１０ｂを設ける回路基板である。そして、第２基板２０１ｂの第１部分２０１ｂ１、第３基板２０１ｃの第１部分２０１ｃ１及び第４基板２０１ｄの第１部分２０１ｄ１はそれぞれ、この実装基板に対して所定の角度θで傾斜する部分有する。ここで、θは４５～５５度である。
第１基板２０１ａ、第２基板２０１ｂの第２部分２０１ｂ２、第３基板２０１ｃの第２部分２０１ｃ２及び第４基板２０１ｄの第２部分２０１ｄ２は互いに略同じ厚みである。
第２基板２０１ｂの第２部分２０１ｂ２、第３基板２０１ｃの第２部分２０１ｃ２及び第４基板２０１ｄの第２部分２０１ｄ２部分は、アルカリ性湿式異方性エッチング液（例えば、ＫＯＨ（水酸化カリウム水溶液）、ＴＭＡＨ（テトラメチル水酸化アンモニウム水溶液）等）を用いたシリコン異方性エッチングによりシリコン基板の一部を除去することで形成することができる。
第１磁気抵抗素子群１２１ａ及び第２磁気抵抗素子群１２２ｂの中心が上面視で略一致する。別の表言では、第１磁気抵抗素子群１２１ａ及び第２磁気抵抗素子群１２２ｂの少なくとも一部が上面視でオーバーラップする（少なくとも一部が上面視で重なる）。この構成により、第１磁気抵抗素子群１２１ａと第２磁気抵抗素子群１２１ｂの中心位置が略一致するので、第１磁気抵抗素子群１２１ａが出力するＳｉｎ信号と第２磁気抵抗素子群１２１ｂが出力するＣＯＳ信号との間に位相ズレが抑制できる。このため、磁気センサの１００ｄの角度誤差が低減される。さらに、第１磁気抵抗素子群１２１ａ、第２磁気抵抗素子群１２１ｂが出力する角度信号と第１磁気抵抗素子群１２２ａ、第２磁気抵抗素子群１２２ｂが出力する角度信号との間の位相ズレも抑制できる。このため、磁気センサの１００ｄは冗長性が向上する。
なお、ここまで、本実施の形態の磁気センサが角度を検出する事ができると説明したが、これに限らない。例えば、物体の直線変位を検出することができる。この点について詳細に説明する。
（検出動作）
図２０Ａ、Ｂ、図２１Ａ、Ｂは、本実施の形態の磁気センサを用いて物体の直線変位を検出する場合の検出動作を説明する図である。図２０Ａ、Ｂは磁気センサ１００の左側に直線変位を検知される磁石がある場合、図２１Ａ、Ｂは磁気センサ１００の右側に直線変位を検知される磁石がある場合、をそれぞれ示している。
図２０Ａ、Ｂにおける動作について説明する。
磁石が変位軸方向の＋Ａｍｍ移動すると磁気センサ１００に対し－９０ｄｅｇの磁気ベクトル角が入力され、逆に磁石が変位軸方向の－Ａｍｍ移動すると磁気センサ１００に対し＋９０ｄｅｇの磁気ベクトル角が入力される。このような軸方向移動により磁気センサ１００へ入力される磁気ベクトル角が図２０Ｂの左図のような磁石の変位位置と磁気ベクトルとの関係となる。この磁石の移動に伴う磁気センサ１００の出力は第一の回路ブロックと第二の回路ブロックの出力を演算（ＡＲＣＴＡＮ）することによりベクトル角が図２０Ｂの右図のような磁石の変位位置に対して略リニアな出力を得られるものである。
図２１Ａ、Ｂにおける動作は磁石が変位軸方向の＋Ａｍｍ移動すると磁気センサ１００に対し＋９０ｄｅｇの磁気ベクトル角が入力され、逆に磁石が変位軸方向の－Ａｍｍ移動すると磁気センサ１００に対し－９０ｄｅｇの磁気ベクトル角が入力される。このような軸方向移動により磁気センサ１００へ入力される磁気ベクトル角が図２１Ｂの左図のような磁石の変位位置と磁気ベクトルとの関係となる。この磁石の移動に伴う磁気センサ１００の出力は第一の回路ブロックと第二の回路ブロックの出力を演算（ＡＲＣＴＡＮ）することによりベクトル角が図２１Ｂの右図のような磁石の変位位置に対して略リニアな出力を得られるものである。よって、図２０Ａ，Ｂの配置と図２１Ａ、Ｂの配置では磁気センサ１００の出力変化が逆となる特性を得られる。
（検出装置）
図２２は、本実施の形態の磁気センサ１００を用いた検出装置２３０の模式図である。検出装置２３０、ケース２３１、ガイド２３２、検知対象磁石２３３シャフト２３４（シャフト２３４はシフトレバーとも記載され得る）と、磁気センサ１００と、を備える。
ケース２３１は、所定の形状のスリット２３６を有している。
スリット２３６は直線Ｌ２３１（直線Ｌ２３１は第１直線と記載され得る）、直線Ｌ２３２（直線Ｌ２３２は第２直線と記載され得る）に沿う部分を有する。直線Ｌ２３１、と直線Ｌ２３２は互いに並行である。図２２ではスリット２３６はＨ型である。スリット２３６の内壁にはガイド２３２が設けられている。「ガイド」は「窪み」と表記され得る。
検知対象磁石２３３はガイド２３２に沿ってスリット２３６を移動可能に配置されている。別の表現では、検知対象磁石２３３は、直線Ｌ２３２及び直線Ｌ２３１に沿って移動可能である。また、直線Ｌ２３２及び直線Ｌ２３１は、検知対象磁石２３３の移動する軌跡と記載することもできる。また、このような、直線Ｌ２３２、直線Ｌ２３１、あるいは、検知対象磁石２３３の移動する軌跡のことを「検出レーン」（あるいは単に「レーン」と記載することもできる。「レーン」の記載を用いると、ケース２３１は、互いに平行な第１、第２検出レーンを有すると記載することができる。
なお、検知対象磁石２３３の一部がガイド２３２に嵌まり込むようにしてもよいし、検知対象磁石２３３を樹脂等で覆い、この樹脂の一部がガイド２３２に嵌まり込むようにしてよい。または、シャフト２３４がレバー機構の構成とし、レバー機構に連結されたリンク機構により検知対象磁石２３３が移動する構成としても良い。
シャフト２３４は、検知対象磁石２３３に連結され、ユーザーが操作することで検知対象磁石２３３がガイド２３２に沿って移動する。
磁気センサ１００は、ケース２３１に取り付けられており、直線Ｌ２３１、直線Ｌ２３２の間に配置され、図２０Ａ、Ｂ、図２１Ａ、Ｂで説明した動作で検知対象磁石２３３の直線変位を検出する。
図２３Ａ、Ｂは、図２２の一部を上面から見た図である。図２３Ａ、Ｂにおいては、説明に不要な構成を省略する。また、直線Ｌ２３１、直線Ｌ２３２の中間を通る直線が直線Ｌ２４１として表記されている。ここで、直線Ｌ２４１は、直線Ｌ２３１に平行であり、直線Ｌ２３１及び直線Ｌ２３２から等しい距離にある直線と記載され得る。
検出装置２３０では、第１磁気抵抗素子群１２ｉと第２磁気抵抗素子群１２ｊとが直線Ｌ２４１を挟む位置に設けられる。あるいは別の表現では、直線Ｌ２４１が通る位置に磁気抵抗素子１２が設けられている。一方で、第１ホール素子４０ａ、第２ホール素子４０ｂは直線Ｌ２４１が通らない位置に設けられている。あるいは別の表現では、第１ホール素子４０ａ、第２ホール素子４０ｂは直線Ｌ２４１から一定の距離を置いて設けられている。
この構成により、磁気抵抗素子に関しては、検知対象磁石２３３が直線Ｌ２３１、直線Ｌ２３２のどちらの上にある場合でも、各磁気抵抗の略中心と各直線までの距離が同じであるので、各磁気抵抗から出力される信号の大きさはほぼ一定である。例えば、図２３Ａにおいて検知対象磁石２３３がＡ点にいるときと、Ｃ点にいる時とで各磁気抵抗から出力される信号の大きさは同じである。即ち、検知対象磁石２３３が磁気センサ１００の左右のいずれの方向に離れてある場合でも、高精度に検知対象磁石２３３の位置を検出することができる。
一方、図２３Ｂに示すように、各ホール素子に関しては、検知対象磁石２３３が直線Ｌ２３２の上を移動している時よりも、検知対象磁石２３３が直線Ｌ２３１の上を移動している時の方が、検知対象磁石２３３が第１ホール素子４０ａ、第２ホール素子４０ｂに近い位置を通る。ここで、ホール素子は外部から与えられる磁界強度が大きい大きな信号を出力する。このため、検知対象磁石２３３が直線Ｌ２３１の上を移動している時に各ホール素子が出力する信号が、検知対象磁石２３３が直線Ｌ２３２の上を移動している時に各ホール素子が出力する信号よりも大きくなる。
従って、各ホール素子が出力する信号に対して、例えば、閾値判定を行うことにより、検知対象磁石２３３が磁気センサ１００の左右のいずれの方向に離れてあるかを判別することができる。別の表現では、検知対象磁石２３３が磁気センサ１００の左右のいずれにあるかを判別できる。
図２２で説明した磁気センサ１００は次の様に表現され得る。磁気センサ１００は、磁気抵抗素子とホール素子とからの信号が入力される検出回路を備える。ここで、この検出回路は、磁気抵抗素子から入力される信号に対して、増幅、ＡＤ変換、オフセット補正、温特補正から選ばれる少なくとも１の処理を施して外部に出力信号として出力する出力端子（図２４のＶＯＵＴ）を有する。さらに、ホール素子から入力される信号が所定の閾値より大きい場合に第１インタラプト信号を出力するインタラプト出力端子（図２４のＩＮＴ）。ここで、第１インタラプト信号は、検知対象磁石２３３が磁気センサ１００に対して第１の方向に離れて位置していることを示す信号である。
また、ホール素子から入力される信号が前記所定の閾値より小さい場合に第２インタラプト信号を出力してもよい。第２インタラプト信号は、検知対象磁石２３３が磁気センサ１００に対して、第１方向と反対の第２方向に離れて位置していることを示す信号である。
また、第１、２インタラプト信号は、図２４に示すように、検出回路１０に設けたインタラプトジェネレータ８０ｅが生成する。インタラプトジェネレータ８０ｅは、演算回路７０から各ホール素子からの信号を受け取り、この信号に対して閾値判定を行うことで、第１、２インタラプト信号を生成する。なお、「インタラプトジェネレータ８０ｅ」を「インタラプト生成部」と記載してもよい。
ところで、図１３では、磁気抵抗素子１２２が磁気抵抗素子１２１の上に配置されている（磁気抵抗素子１２１の中心と磁気抵抗素子１２２の中心とが略一致するように配置されている）磁気センサ１００ｂについて説明したが、磁気抵抗素子１２１の中心と磁気抵抗素子１２２の中心とを略一致させることができる構成はこれに限らない。
図２６から図３２では、磁気抵抗素子１２１の中心と磁気抵抗素子１２２の中心とを略一致させる為に採用され得る別の磁気センサ１００ｅが説明される。ここで、図２５から図３１では、磁気センサ１００ｅの製造方法が説明される。図３２は磁気センサ１００ｅの斜視図である。
（磁気センサの製造方法）
まず、図２５に示されるように、磁気センサ１００ｅのダイパッド１３０ａ、ダイパッド１３０ｂは、連結部２５１により繋がっている。
次に、図２６に示されるように、ダイパッド１３０ａの上に検出回路１０ａを配置する。ダイパッド１３０ｂの上に検出回路１０ｂを配置する。
次に、図２７に示されるように、検出回路１０ａの上に磁気抵抗素子１２１を配置する。検出回路１０ｂの上に磁気抵抗素子１２２を配置する。
次に、図２８に示されるように、検出回路１０ａと磁気抵抗素子１２１、検出回路１０ａとリード１３２ａ、検出回路１０ｂと磁気抵抗素子１２２、及び、検出回路１０ｂとリード１３２ｂ、の間をそれぞれワイヤ１３４で電気的に接続する。
次に、図２９に示されるように、封止樹脂１３８で磁気抵抗素子１２１、１２２などを樹脂モールドする。
次に、図３０に示されるように、タイバー２９１（Ｔｉｅ ｂａｒ２９１）の一部を切り離してからリード１３２ａ、１３２ｂを折り曲げる。
次に、図３１に示されるように、残りのタイバー２９１（Ｔｉｅ ｂａｒ２９１）のを切り離して、連結部２５１を折り曲げることで図３２の磁気センサ１００ｅとなる。
この構造により、磁気抵抗素子１２１の中心と磁気抵抗素子１２２の中心を精度良く近づける事が可能となるので、磁気抵抗素子１２１と磁気抵抗素子１２２とから得られる信号を略同一にできるので好ましい。
以上説明した製造工程を経て磁気センサ１００ｅは形成されるため、以下の様な特徴を有している。
検出回路１０ｂに電気的に接続されるリード１３２ｂは、封止樹脂１３８の第１面３２１から引き出され、検出回路１０ｂに電気的に接続されるリード１３２ａは、封止樹脂１３８の第１面３２１と対向する第２面３２３から引き出される。ここで、検出回路１０ａに接続されるリード１３２ａは検出回路１０ｂに接続されるリード１３２ｂよりも、封止樹脂１３８の底面から、より低い位置で引き出されている。別の表現では、検出回路１０ａに接続されるリード１３２ａと検出回路１０ｂに接続されるリード１３２ｂとは、封止樹脂１３８の底面（あるいは上面）から、互いに異なる高さで引き出される。なお、図３２において、この高さの差は「Ｗ１」として記されている。
連結部２５１は、第１面３２１及び第２面３２３と垂直な第３面３２５から引き出され、アーチ状の形状である。なお、連結部２５１の形はアーチ状に限らず、例えば、連結部２５１を折り曲げた後にその一部が切削された場合には、アーチが途中で途切れた形状（アーチの天頂部分が欠損した形状）となる事もありえる。即ち、連結部２５１は、第３面３２５の少なくとも２箇所から引き出される部分を含む、と表現され得る。また、連結部２５１が形成するアーチの下（別の表現では、連結部２５１の第３面３２５から引き出される２箇所の間）には、図３２の一点鎖線Ｌ１で示されように、封止樹脂１３８に境界が残留し得る。境界は、図３１で説明した、磁気抵抗素子１２１を封止する封止樹脂１３８と磁気抵抗素子１２２を封止する封止樹脂１３８とを張り合わせた痕跡が残留したものである。ここで「境界」とは、樹脂に残る線、及び／又は、樹脂の一部に間隙が生じている状態を意味し得る。また、「境界」の位置はダイパッド１３０ａとダイパッド１３０ｂの間であると記載され得る。
連結部２５１が引き出される第３面３２５と対向する第４面３２７からは、ダイパッド１３０ａ、１３０ｂをタイバー２９１との間を連結する支持部２８１が引き出される。
なお、上記図２５から３０に関わる実施例の詳細な説明においてはダイパッド１３０上に配置した検出回路（１０ａ、１０ｂ）上に磁気抵抗素子（１２１、１２２）を配置する構成としているが、ダイパッド１３０上に配置した磁気抵抗素子（１２１、１２２）上に検出回路（１０ａ、１０ｂ）を配置する構成としても良い。この構成においては磁気抵抗素子１２１と磁気抵抗素子１２２の距離が近接することで磁気抵抗素子に入力される検出磁界が近似したものとなり出力される信号の一致性がより高まる効果を有する。
ところで、図２２で本実施の形態の磁気センサ１００を用いた検出装置２３０を説明したが、検出装置の構成はこれに限らない。
（第４の実施の態）
図３３は、第４の実施の形態にかかる（位置）検出装置２６０の斜視図である。図３４Ａは、検出装置２６０の一部の上面図である。なお、図３４Ａでは説明に不要な構成を適宜省略して記載している。図３４Ａにおいて、（ａ）は検出装置２６０の一部の上面を示す図であり、（ｂ）はリンク機構２６３およびシャフト２６４の拡大図であり、（ｃ）は検知対象磁石２６８の拡大図である。
検出装置２６０は、ケース２６１、ガイド２６２、リンク機構２６３、シャフト２６４（シャフト２６４は、シフトレバーとも記載され得る）と、磁気センサ１００と、を備える。
ケース２６１は、所定の形状のスリット２６６を有している。
スリット２６６は直線Ｌ２６１（直線Ｌ２６１は第１直線と記載され得る）、直線Ｌ２６２（直線Ｌ２６２は第２直線と記載され得る）に沿う部分を有する。直線Ｌ２６１、と直線Ｌ２６２は互いに並行である。図３３ではスリット２６６はＨ型である。スリット２６６の内壁にはガイド２６２が設けられている。「ガイド」は「窪み」と表記され得る。
シャフト２６４は、リンク機構２６３に連結される。ユーザーがシャフト２６４を操作することでリンク機構２６３（より正確にはリンク機構２６３を構成する部材の一部）がガイド２６２に沿って移動する。
リンク機構２６３は、シャフト２６４に接続される支持部２６３ａと、支持部２６３ａに接続される第１可動体２６３ｂと、第１可動体２６３ｂに接続されるベルト２６３ｃと、ベルト２６３ｃに接続される第２可動体２６３ｄと、第２可動体２６３ｄに接続される検知対象磁石２６８と、を備える。
支持部２６３ａは、ガイド２６２に沿ってスリット２６６を移動可能に配置されている。別の表現では、支持部２６３ａは、直線Ｌ２６２及び直線Ｌ２６１に沿って移動可能である。また、直線Ｌ２６２及び直線Ｌ２６１は、支持部２６３ａの移動する軌跡と記載することもできる。また、このような、直線Ｌ２６２、直線Ｌ２６１、あるいは支持部２６３ａの移動する軌跡のことを「検出レーン」（あるいは単に「レーン」と記載することもできる。「レーン」の記載を用いると、ケース２６１は、互いに平行な第１、第２検出レーンを有すると記載することができる。
第１可動体２６３ｂは、支持部２６３ａの上下移動を回転移動に変換するように構成されている。また、左右移動することにより第１可動体２６３ｂの回転量が変わるような形状で断面の支持部２６３ａ側の内周側が広く外周側が狭い台形形状で構成されている。
ベルト２６３ｃは、第１可動体２６３ｂと第２可動体２６３ｄを接続し、第１可動体２６３ｂの回転運動を第２可動体２６３ｄに伝達するベルトで構成されている。
第２可動体２６３ｄは、ベルト２６３ｃの動力伝達を受けて回転運動をするような構成で、円柱形状をしている。また、検知対象磁石２６８が接続されていることにより、磁気センサ１００に検知対象磁石２６８の磁界変化を与えている。このように、シャフト２６４（シフトレバー）にリンク機構２６３を結合し、シャフト２６４の左右移動で第２可動体の回転量が変わるように構成する。これにより、Ｂ位置とＤ位置とでマグネットの回転角に差が生まれるようにする。この結果、Ａ位置からＤ位置までの位置判定を１つの磁気センサ１００で行うことが可能となる。
なお、このようなリンク機構２６３は「変速プーリー」と表記され得る。
なお、このようなリンク機構２６３を用いる場合においては磁気センサ１００のホール素子（及びホール素子からの出力の検出に用いられる回路の構成）は必須では無い。
(第１変形例)
図３４Ｂは、本実施の形態の第１変形例にかかる（位置）検出装置２９０の斜視図である。図３４Ｃは、検出装置２９０の一部の上面図である。なお、図３４Ｃでは説明に不要な構成を適宜省略して記載している。
検出装置２９０は、ケース２６１、ガイド２６２、リンク機構２６３、シャフト２６４（シャフト２６４は、シフトレバーとも記載され得る）と、磁気センサと、を備える。
ケース２６１は、所定の形状のスリット２６６を有している。
スリット２６６は直線Ｌ２６１（直線Ｌ２６１は第１直線と記載され得る）、直線Ｌ２６２（直線Ｌ２６２は第２直線と記載され得る）に沿う部分を有する。直線Ｌ２６１、と直線Ｌ２６２は互いに並行である。図３３ではスリット２６６はＨ型である。スリット２６６の内壁にはガイド２６２が設けられている。「ガイド」は「窪み」と表記され得る。
シャフト２６４は、リンク機構２６３に連結される。ユーザーがシャフト２６４を操作することでリンク機構２６３（より正確にはリンク機構２６３を構成する部材の一部）がガイド２６２に沿って移動する。
リンク機構２６３は、支持部と、支持部と連動するシャフト２７２と、シャフト２７２に連動する歯車２７０と、歯車２７０に支持される検知対象磁石２６８と、を備える。
支持部２６３ａは、シャフト２７２に沿ってスリット２６６を移動可能に配置されている。別の表現では、支持部２６３ａは、直線Ｌ２６２及び直線Ｌ２６１に沿って移動可能である。また、直線Ｌ２６２及び直線Ｌ２６１は、支持部２６３ａの移動する軌跡と記載することもできる。また、このような、直線Ｌ２６２、直線Ｌ２６１、あるいは支持部２６３ａの移動する軌跡のことを「検出レーン」（あるいは単に「レーン」と記載することもできる。「レーン」の記載を用いると、ケース２６１は、互いに平行な第１、第２検出レーンを有すると記載することができる。
歯車２７０は、支持部２６３ａのニュートラル側Ｃからホーム側Ａへの移動に連動して、図中の矢印Ａ１の示す方向に移動する。この移動により、ホーム側の磁気センサ１００の歯車２７０（検知対象磁石２６８）の間の距離、あるいは、ニュートラル側の磁気センサ１００の歯車２７０（検知対象磁石２６８）の間の距離が変化する。また、歯車２７０は、シャフト２７２に連動して回転する。詳細には、支持部２６３ａのＡＢ間の移動又は、支持部２６３ａのＥＤ間の移動によりシャフト２７２が図中の矢印Ａ２の方向に沿って移動する。このシャフト２７２の移動に連動して、歯車２７０が回転する。
なお、歯車２７０（検知対象磁石２６８）の回転を磁気センサ１００で検出する機構は、図２Ｃの回転検出装置１５０Ｂと同じである。従って、検出装置２９０は図２Ｃの回転検出装置１５０Ｂを備えている、と記載することもできる。
表１は、検出装置２９０が備える磁気センサ１００の出力を、支持部２６３ａの位置毎に示したものである。
Figure 0007178560000001
磁気センサ１００のホール素子の出力を用いて支持部２６３ａが（あるいはシャフト２６４が）ホーム側にあるか、支持部２６３ａが（あるいはシャフト２６４が）ニュートラル側にあるかを判断することができる。詳細には、支持部２６３ａがホーム側にあるときは、ホーム側の磁気センサ１００と歯車２７０（検知対象磁石２６８）の間の距離小さくなるので、ホーム側の磁気センサ１００が備えるホール素子の出力がＨｉｇｈになる。従って、ホール素子の出力がＨｉｇｈの時は支持部２６３ａ（シャフト２６４）の位置はＡＢのいずれかであると特定できる。この時更に、ホーム側の磁気センサ１００の出力を用いることで支持部２６３ａ（シャフト２６４）がＡＢのいずれにあるかを特定できる。
一方、支持部２６３ａがニュートラル側にあるときは、ホーム側の磁気センサ１００と歯車２７０（検知対象磁石２６８）の間の距離大きくなるので、ホーム側の磁気センサ１００が備えるホール素子の出力がＬｏｗになる。従って、ホーム側の磁気センサ１００が備えるホール素子の出力がＬｏｗの時は支持部２６３ａ（シャフト２６４）の位置を特定の位置はＣＤＥのいずれかであると特定できる。この時更に、ニュートラル側の磁気センサ１００の出力を用いることで支持部２６３ａ（シャフト２６４）がＣＤＥのいずれにあるかを特定できる。
更に、検出装置２９０は、ホーム側の磁気センサ１００の出力とニュートラル側の磁気センサ１００の出力と間には常に１８０度の差があるため、２つの出力の差異が１８０度にあるか否かを監視することで、検出装置２９０に異常が無いかを監視することができる。これにより、検出装置２９０は高い信頼性を有する。
（第２変形例）
図３４Ｄは、本実施の形態の第２変形例にかかる（位置）検出装置２９２の斜視図である。図３４Ｅは、検出装置２９２の一部の上面図である。なお、図３４Ｄでは説明に不要な構成を適宜省略して記載している。
検出装置２９２は、ケース２６１、ガイド２６２、リンク機構２６３、シャフト２６４（シャフト２６４は、シフトレバーとも記載され得る）と、磁気センサ１００と、を備える。
ケース２６１は、所定の形状のスリット２６６を有している。
スリット２６６は直線Ｌ２６１（直線Ｌ２６１は第１直線と記載され得る）、直線Ｌ２６２（直線Ｌ２６２は第２直線と記載され得る）に沿う部分を有する。直線Ｌ２６１、と直線Ｌ２６２は互いに並行である。図３４Ｄではスリット２６６はＨ型である。スリット２６６の内壁にはガイド２６２が設けられている。「ガイド」は「窪み」と表記され得る。
シャフト２６４は、リンク機構２６３に連結される。ユーザーがシャフト２６４を操作することでリンク機構２６３（より正確にはリンク機構２６３を構成する部材の一部）がガイド２６２に沿って移動する。
リンク機構２６３は、支持部と、支持部と連動するシャフト２７２と、シャフト２７２に支持される検知対象磁石２６８と、を備える。
支持部は、シャフト２７２に沿ってスリット２６６を移動可能に配置されている。別の表現では、支持部２６３ａは、直線Ｌ２６２及び直線Ｌ２６１に沿って移動可能である。また、直線Ｌ２６２及び直線Ｌ２６１は、支持部２６３ａの移動する軌跡と記載することもできる。また、このような、直線Ｌ２６２、直線Ｌ２６１、あるいは支持部２６３ａの移動する軌跡のことを「検出レーン」（あるいは単に「レーン」と記載することもできる。「レーン」の記載を用いると、ケース２６１は、互いに平行な第１、第２検出レーンを有すると記載することができる。
シャフト２７２は、支持部２６３ａのニュートラル側からホーム側への移動に連動して、図中の矢印Ａ１の示す方向に移動する。この移動により、ホーム側の磁気センサ１００の検知対象磁石２６８の間の距離、あるいは、ニュートラル側の磁気センサ１００の検知対象磁石２６８の間の距離が変化する。
また、検知対象磁石２６８は、シャフト２７２に連動して回転する。詳細には、シャフト２７２がクランク形状を有しているので、支持部２６３ａのＡＢ間の移動又は、支持部２６３ａのＥＤ間の移動によりシャフト２７２が図中の矢印Ａ２の方向に沿って移動する。このシャフト２７２の移動に連動して、検知対象磁石２６８が回転する。
なお、検知対象磁石２６８の回転を磁気センサ１００で検出する機構は、検知対象磁石が２つに離れているが、基本的な構成は図２Ｂの回転検出装置１５０ｂと同じである。検知対象磁石が離れた構成とすることで、ニュートラル側の磁気センサ１００とホーム側の磁気センサ１００の各々が検知対象磁石２６８の中心に配置することができる。これにより、検出装置２９２は高い検出精度を有する。
検出装置２９２が備える磁気センサ１００の出力は表１に示したものと同じであるので、検出装置２９０と同様にして磁気センサ１００の出力から支持部２６３ａ（シャフト２６４）の位置を特定できる。
（第３変形例）
図３４Ｆは、本実施の形態の第３変形例にかかる（位置）検出装置２９６の斜視図である。図３４Ｇは、検出装置２９６の一部の上面図である。なお、図３４Ｆでは説明に不要な構成を適宜省略して記載している。
検出装置２９６は、ケース２６１、ガイド２６２、リンク機構２６３、シャフト２６４（シャフト２６４は、シフトレバーとも記載され得る）と、磁気センサ１００と、を備える。
ケース２６１は、所定の形状のスリット２６６を有している。
スリット２６６は直線Ｌ２６１（直線Ｌ２６１は第１直線と記載され得る）、直線Ｌ２６２（直線Ｌ２６２は第２直線と記載され得る）に沿う部分を有する。直線Ｌ２６１、と直線Ｌ２６２は互いに並行である。図３４Ｆではスリット２６６はＨ型である。スリット２６６の内壁にはガイド２６２が設けられている。「ガイド」は「窪み」と表記され得る。
シャフト２６４は、リンク機構２６３に連結される。ユーザーがシャフト２３４を操作することでリンク機構２６３（より正確にはリンク機構２６３を構成する部材の一部）がガイド２６２に沿って移動する。
リンク機構２６３は、支持部と、支持部と連動するシャフト２７２と、シャフト２７２に支持される検知対象磁石２６８と、を備える。
支持部は、シャフト２７２に沿ってスリット２６６を移動可能に配置されている。別の表現では、支持部２６３ａは、直線Ｌ２６２及び直線Ｌ２６１に沿って移動可能である。また、直線Ｌ２６２及び直線Ｌ２６１は、支持部２６３ａの移動する軌跡と記載することもできる。また、このような、直線Ｌ２６２、直線Ｌ２６１、あるいは支持部２６３ａの移動する軌跡のことを「検出レーン」（あるいは単に「レーン」と記載することもできる。「レーン」の記載を用いると、ケース２６１は、互いに平行な第１、第２検出レーンを有すると記載することができる。
シャフト２７２は、支持部２６３ａのニュートラル側からホーム側への移動に連動して、図中の矢印Ａ１の示す方向に移動する。この移動により、ホーム側の磁気センサ１００の検知対象磁石２６８の間の距離、あるいは、ニュートラル側の磁気センサ１００の検知対象磁石２６８の間の距離が変化する。
また、検知対象磁石２６８は、シャフト２７２に連動して回転する。詳細には、シャフト２７２がクランク形状を有しているので、支持部２６３ａのＡＢ間の移動又は、支持部２６３ａのＥＤ間の移動によりシャフト２７２が図中の矢印Ａ２の方向に沿って回転する。このシャフト２７２の移動に連動して、検知対象磁石２６８が回転する。
検出装置２９６が備える磁気センサ１００の出力は表１に示したものと同じであるので、検出装置２９０と同様にして磁気センサ１００の出力から支持部２６３ａ（シャフト２６４）の位置を特定できる。更に、検出装置２９６は、ホーム側の磁気センサ１００とニュートラル側の磁気センサ１００が基板２７４を介して反対に備えられているため、検知対象磁石２６８が１個のみで２つの磁気センサが検知できるため、検出装置として小型のものを提供することができる。加えて、磁気センサ出力との間には常に１８０度の差があるため、２つの出力の差異が１８０度にあるか否かを監視することで、検出装置２９０に異常が無いかを監視することができる。これにより、検出装置２９０は高い信頼性を有する。
ところで、図１０、図１１などで磁気センサの正面図を説明したが、ダイパッド１３０と、検出回路１０ａ、１０ｂと、磁気抵抗素子１２１、１２２の接続構造を図３５から図４０で詳細に説明する。
図中、厚みＴ１は、第１樹脂３５１の厚みである。厚みＴ２は、検出回路１０ａ、１０ｂの厚みである。厚みＴ３は、ダイパッド１３０と検出回路１０ａ、１０ｂとの間における第２樹脂３５２の厚みである。厚みＴ４は、磁気抵抗素子１２１、１２２の厚みである。厚みＴ５は、磁気抵抗素子と第３樹脂３５３との間における第２樹脂３５２の厚みである。厚みＴ６は、第３樹脂３５３と封止樹脂１３８の間における第３樹脂３５３の厚みである。
（第４変形例）
図３５は、本実施の形態の第４変形例にかかる磁気センサ１００ｇの正面図である。
磁気センサ１００ｇは、ダイパッド１３０と、検出回路１０ａ、１０ｂと、磁気抵抗素子１２１、１２２と、リード１３２ａ、１３２ｂと、ワイヤ１３４、１３４ｂと、封止樹脂１３８と、第１樹脂３５１と、第２樹脂３５２と、第３樹脂３５３と、を備える。
第１樹脂３５１は、ダイパッド１３０と、検出回路１０ａ、１０ｂとの間を接続する材料である。詳細には、第１樹脂３５１はエポキシ材料からなるダイボンド材である。ここで、第１樹脂３５１の弾性率は８ＧＰａとしている。
第２樹脂３５２は、検出回路１０ａ、１０ｂと磁気抵抗素子１２１、１２２との間を接続する材料である。詳細には、第２樹脂３５２はシリコン系の材料からなるダイボンド材である。ここで、第２樹脂３５２の弾性率は５ＭＰａとしている。
第３樹脂３５３は、磁気抵抗素子１２１、１２２と封止樹脂１３８との間を接続する材料である。詳細には、第３樹脂３５３はチップコート材である。ここで、第３樹脂３５３の弾性率は２０ＭＰａとしている。
第２樹脂３５２の弾性率が第１樹脂３５１の弾性率よりも小さい。第３樹脂３５３の弾性率が第２樹脂３５２の弾性率よりも大きい。
厚みＴ３が厚みＴ１より大きい。厚みＴ３が厚みＴ５より大きい。厚みＴ６は厚みＴ５より大きい。
第２樹脂３５２は磁気抵抗素子１２１、１２２を覆う。第２樹脂３５２の端部Ｅ１は磁気抵抗素子１２２より外側で検出回路１０ｂの上面に接する。
第３樹脂３５３は第２樹脂３５２を覆う。第３樹脂３５３の端部Ｅ２は検出回路１０ｂの側面に接する。
（第５変形例）
図３６は、本実施の形態の第５変形例にかかる磁気センサ１００ｈの正面図である。以下、図３５の磁気センサ１００ｇとの違いを中心に説明する。
磁気センサ１００ｈは、ダイパッド１３０と、検出回路１０ａ、１０ｂと、磁気抵抗素子１２１、１２２と、リード１３２ａ、１３２ｂと、ワイヤ１３４、１３４ｂと、封止樹脂１３８と、第１樹脂３５１と、第２樹脂３５２と、第３樹脂３５３と、を備える。図３５の磁気センサ１００ｇとの違いを中心に説明する。
第２樹脂３５２は磁気抵抗素子１２１、１２２の下面と一部を覆う。第２樹脂３５２の端部Ｅ３、端部Ｅ４は磁気抵抗素子１２２の側面に接する。
（第６変形例）
図３７は、本実施の形態の第６変形例にかかる磁気センサ１００ｉの正面図である。以下、図３５の磁気センサ１００ｇとの違いを中心に説明する。
磁気センサ１００ｉは、ダイパッド１３０と、検出回路１０ａ、１０ｂと、磁気抵抗素子１２１、１２２と、リード１３２ａ、１３２ｂと、ワイヤ１３４、１３４ｂと、封止樹脂１３８と、第１樹脂３５１と、第２樹脂３５２と、第３樹脂３５３と、を備える。
第２樹脂３５２は磁気抵抗素子１２１、１２２の下面を覆う。第２樹脂３５２の端部Ｅ３、端部Ｅ４は磁気抵抗素子１２２の側面に接する。
（第７変形例）
図３８は、本実施の形態の第７変形例にかかる磁気センサ１００ｊの正面図である。磁気抵抗素子１２１、１２２の中と検出回路１０ａ、１０ｂの中心とが一致する点で図３５の磁気センサ１００ｇと異なっている。
（第８変形例）
図３９は、本実施の形態の第８変形例にかかる磁気センサ１００ｋの正面図である。磁気抵抗素子１２１、１２２の中と検出回路１０ａ、１０ｂの中心とが一致する点で図３５の磁気センサ１００ｇと異なっている。
（第９変形例）
図４０は、本実施の形態の第９変形例にかかる磁気センサ１００ｌの正面図である。磁気抵抗素子１２１、１２２の中と検出回路１０ａ、１０ｂの中心とが一致する点で図３５の磁気センサ１００ｇと異なっている。
図３５から図４０のような構成とすることにより磁気センサ組立時に磁気抵抗素子へ加わる応力を緩和する効果と磁気センサを半田実装等により搭載した際および搭載後の外部応力が加えられた際にも磁気抵抗素子へ伝わる応力を緩和することが可能となる。また、磁気抵抗素子へ外部から水分が侵入するのを抑止ことができ磁気センサの耐久性を高める効果もある。さらに、外部振動に対して磁気抵抗素子への防振効果も得られる。
なお、上記実施例では磁気抵抗素子の応力緩和構成としているが、検出回路と磁気抵抗素子を入れ替えて検出回路の応力緩和構成としても良い。また、本実施例では樹脂材料毎の弾性率にて応力緩和構成を示したが樹脂材料毎の熱伝導率を適正に構成し磁気センサの内部発熱を外部へ伝達させる構成とすることも可能である。
本開示の位置検出装置は、高精度、あるいは高信頼性を有するので、例えば、車の舵角検出等に用いる磁気センサとして有用である。
１０、１０ａ、１０ｂ 検出回路
１２ 磁気抵抗素子
１２ａ 正弦第１磁気抵抗素子
１２ｂ 正弦第２磁気抵抗素子
１２ｃ 正弦第３磁気抵抗素子
１２ｄ 正弦第４磁気抵抗素子
１２ｅ 余弦第１磁気抵抗素子
１２ｆ 余弦第２磁気抵抗素子
１２ｇ 余弦第３磁気抵抗素子
１２ｈ 余弦第４磁気抵抗素子
１２ｉ 第１磁気抵抗素子群
１２ｊ 第２磁気抵抗素子群
１４ａ 第１増幅器
１４ｂ 第２増幅器
１４ｃ 第３増幅器
１４ｄ 第４増幅器
１５ オフセット調整回路
１６ａ 第１差動増幅器
１６ｂ 第２差動増幅器
１７ ゲイン調整回路
１８ａ 第１ＡＤ変換器
１８ｂ 第２ＡＤ変換器
４０ａ 第１ホール素子
４０ｂ 第２ホール素子
４２ａ 第１増幅器
４２ｂ 第２増幅器
４４ａ 第１コンパレーター
４４ｂ 第２コンパレーター
６０ａ 第３レギュレータ
６０ｂ 第１レギュレータ
６０ｃ 第２レギュレータ
７０ 演算回路
７０ａ 角度検出回路
７０ｂ 回転数検出回路
７０ｃ オフセット温度特性補正回路
７０ｄ ゲイン温度特性補正回路
７０ｅ 自動補正回路
８０ａ 第１オシレータ
８０ｂ 第２オシレータ
８０ｃ メモリ
８０ｄ 温度センサ
８０ｅ インタラプトジェネレータ
９０ 診断回路Ａ
９１ 診断回路Ｂ
１００、１００ａ、１００ｂ、１００ｄ、１００ｅ、１００ｇ、１００ｈ、１００ｉ、１００ｊ、１００ｋ、１００ｌ 磁気センサ
１００ａ１ 配線
１００ａ２ 配線
１００ａ３ 配線
１００ａ４ 配線
１００ｂ１ 配線
１００ｂ２ 配線
１００ｂ３ 配線
１００ｂ４ 配線
１２１、１２２ 磁気抵抗素子
１２１ａ、１２２ａ 第１磁気抵抗素子群
１２１ｂ、１２２ｂ 第２磁気抵抗素子群
１２６ａ 第１電極群
１２６ｂ 第２電極群
１２７ａ 第３電極群
１２７ｂ 第４電極群
１３０、１３０ａ、１３０ｂ ダイパッド
１３２、１３２ａ、１３２ｂ リード
１３４、１３４ａ、１３４ｂ ワイヤ
１３６ 部分
１３８ 封止樹脂
１４２ 検知対象磁石
１４２ａ 第１面
１４２ｂ 第２面
１４４ 回転軸
１４６ 軸受け
１５０、１５０ｂ 回転検出装置
１５２ ステアリングホイール
１５４ 操舵トルク
１５６ トルクセンサ
１５８ モータ
１６０ ＥＣＵ
１８１ シリコン基板
１８３ 第１保護層
１８４ 第２保護層
１８５ ＭＲ層
１８７ Ｔｉ層
１８９ 配線層
２０１ａ 第１基板
２０１ｂ 第２基板
２０１ｂ１ 第１部分
２０１ｂ２ 第２部分
２０１ｃ 第３基板
２０１ｃ１ 第１部分
２０１ｃ２ 第２部分
２０１ｄ 第４基板
２０１ｄ１ 第１部分
２０１ｄ２ 第２部分
２０３ 電極
２３０、２６０、２９０、２９２、２９６ 検出装置
２３１ ケース
２３２ ガイド
２３３ 検知対象磁石
２３４ シャフト
２３６ スリット
２５１ 連結部
２６１ ケース
２６２ ガイド
２６３ リンク機構
２６３ａ 支持部
２６３ｂ 第１可動体
２６３ｃ ベルト
２６３ｄ 第２可動体
２６４ シャフト
２６６ スリット
２６８ 検知対象磁石
２７０ 歯車
２７２ シャフト
２７４ 基板
２８１ 支持部
２９１ タイバー
３２１ 第１面
３２３ 第２面
３２５ 第３面
３２７ 第４面
３５１ 第１樹脂
３５２ 第２樹脂
３５３ 第３樹脂

Claims (5)

  1. 第１検出信号を出力する第１磁気検出素子と、
    第２検出信号を出力する第２磁気検出素子と、
    前記第１、第２検出信号が入力される検出回路と、を備え、
    前記検出回路は、
    前記第１検出信号と前記第２検出信号とを変換して第３信号を出力し、
    ｎを自然数として、前記第３信号の（１／１６ｎ）周期の区間毎に前記第１信号を補正する磁気センサ。
  2. 前記検出回路は、前記第１信号と前記第２信号とに対してａｒｃｔａｎ演算を行うことで前記第３信号を生成する請求項１記載の磁気センサ。
  3. 前記第１磁気検出素子と、前記第２磁気検出素子とは、ＮｉＦｅ合金からなる磁気抵抗膜である請求項１記載の磁気センサ。
  4. 前記第１磁気検出素子と、前記第２磁気検出素子とのそれぞれは、
    基板と、
    前記基板の上に設けられるＮｉＦｅ合金からなる磁気抵抗膜と、
    前記磁気抵抗膜を保護する保護膜と、からなる請求項１記載の磁気センサ。
  5. シリコン基板と、
    前記シリコン基板の上に設けられる酸化シリコン層と、を更に備え、
    前記第１磁気検出素子および前記第２磁気検出素子は、それぞれ前記酸化シリコン層の上に形成され、
    前記第１磁気検出素子と、前記第２磁気検出素子とのそれぞれは、ＮｉＦｅ合金からなる磁気抵抗膜であり、
    前記磁気抵抗膜を覆う保護層を有する請求項１記載の磁気センサ。
JP2019522112A 2017-05-29 2018-05-18 磁気センサ Active JP7178560B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017105309 2017-05-29
JP2017105309 2017-05-29
PCT/JP2018/019216 WO2018221260A1 (ja) 2017-05-29 2018-05-18 磁気センサ

Publications (2)

Publication Number Publication Date
JPWO2018221260A1 JPWO2018221260A1 (ja) 2020-03-26
JP7178560B2 true JP7178560B2 (ja) 2022-11-28

Family

ID=64455334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019522112A Active JP7178560B2 (ja) 2017-05-29 2018-05-18 磁気センサ

Country Status (4)

Country Link
US (1) US20200064416A1 (ja)
JP (1) JP7178560B2 (ja)
CN (1) CN110678714B (ja)
WO (1) WO2018221260A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6485491B2 (ja) 2017-06-08 2019-03-20 Tdk株式会社 磁気センサ及びカメラモジュール
JP7285412B2 (ja) * 2019-03-07 2023-06-02 パナソニックＩｐマネジメント株式会社 磁気センサ
JP2022074174A (ja) * 2019-03-18 2022-05-18 アルプスアルパイン株式会社 回転角度検出装置及び回転シフタ
JP7172797B2 (ja) * 2019-03-28 2022-11-16 株式会社デンソー 検出ユニット
TWI761072B (zh) * 2021-02-08 2022-04-11 經登企業股份有限公司 磁性線性位置感應器
CN118500486A (zh) * 2024-07-17 2024-08-16 微传智能科技（常州）有限公司 一种磁计量芯片与计量方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006194861A (ja) 2004-12-16 2006-07-27 Alps Electric Co Ltd 角度検出センサの補償値算出方法及びこれを用いた角度検出センサ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4194484B2 (ja) * 2003-12-16 2008-12-10 アルプス電気株式会社 角度検出センサ
CN100414255C (zh) * 2004-12-16 2008-08-27 阿尔卑斯电气株式会社 角度检测传感器的补偿值计算方法以及使用其的角度检测传感器
JP2006220530A (ja) * 2005-02-10 2006-08-24 Matsushita Electric Ind Co Ltd 絶対回転角度検出装置
KR100792667B1 (ko) * 2006-04-04 2008-01-09 대성전기공업 주식회사 휠 각도 센서 에러 보정방법
JP4799653B2 (ja) * 2009-09-15 2011-10-26 株式会社東芝 ロータ位置検出装置
JP5110134B2 (ja) * 2010-08-30 2012-12-26 Ｔｄｋ株式会社 回転磁界センサ
JP5177197B2 (ja) * 2010-10-13 2013-04-03 Ｔｄｋ株式会社 回転磁界センサ
TWI443360B (zh) * 2011-02-22 2014-07-01 Voltafield Technology Corp 磁阻感測器及其製造方法
CN103454607B (zh) * 2012-05-29 2016-02-17 上海汽车集团股份有限公司 磁场传感器信号的校正方法和基于该方法的车辆导航系统
JP6191838B2 (ja) * 2015-03-09 2017-09-06 Tdk株式会社 磁気センサ
CN205384031U (zh) * 2016-01-15 2016-07-13 中工科安科技有限公司 一种磁阻式旋转变压器的信号校正电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006194861A (ja) 2004-12-16 2006-07-27 Alps Electric Co Ltd 角度検出センサの補償値算出方法及びこれを用いた角度検出センサ

Also Published As

Publication number Publication date
WO2018221260A1 (ja) 2018-12-06
JPWO2018221260A1 (ja) 2020-03-26
CN110678714A (zh) 2020-01-10
CN110678714B (zh) 2021-11-26
US20200064416A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
JP7178560B2 (ja) 磁気センサ
JP2018151180A (ja) シフト位置検出装置
JP6561330B2 (ja) 回転検出装置及びその補正方法
US10759276B2 (en) Magnetic sensor and detection device using same
US20220099761A1 (en) Redudant magnetic field sensor arrangement for error detection and method for detecting errors while measuring an external magnetic field using redundant sensing
JP6359079B2 (ja) 外部磁界に対して鈍感なホールセンサ
JP6741913B2 (ja) 磁気センサこれを用いた回転検出装置
US7358719B2 (en) Rotational angle detector
US8453518B2 (en) Inductive torque sensor
CN105222812A (zh) 具有三个半桥结构的传感器系统
JP2012141217A (ja) 回転センサ
JP2018146483A (ja) 磁気センサ
WO2008056793A1 (fr) Appareil de détermination de l'angle de rotation
JP7178540B2 (ja) 磁気センサ
JP6455314B2 (ja) 回転検出装置
JP2018115890A (ja) シフト位置検出装置
JP2018146315A (ja) 回転検出装置
JP2021055999A (ja) 磁気センサ
KR101622723B1 (ko) 차량의 조향인식을 위한 센서 보정장치
JP5428625B2 (ja) 回転角度検出装置
JP2006275558A (ja) 絶対回転角検出機能付きトルク検出装置
JP4429986B2 (ja) 回転センサ
JP4230249B2 (ja) スロットル開度検知装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221017

R151 Written notification of patent or utility model registration

Ref document number: 7178560

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151