JP7178307B2 - 電子装置、レーダ装置、および、筐体 - Google Patents

Description

本発明は、電子装置、レーダ装置、および、筐体に関するものである。

特許文献１には、送信アンテナおよび受信アンテナと、ミクサ、低雑音増幅器等の受信回路を基板の同一面に設けたアンテナ装置において、電波吸収体を用いることなく、送信アンテナから受信回路への送信電波の漏洩を抑制する技術が開示されている。

より詳細には、特許文献１では、送信アンテナ給電線により送信アンテナに接続された送信回路と、受信アンテナ給電線により受信アンテナに接続されるとともに、ローカル信号線により送信回路に接続された受信回路を有するアンテナ装置において、送信アンテナ、受信アンテナ、送信回路、および受信回路を囲むように導体膜が実装された樹脂基板と、送信回路を収納する第１の隔室、および、受信回路を収納する第２の隔室を形成し、第１の隔室と第２の隔室の間の隔壁に導体膜を形成するとともに、第１の隔室と第２の隔室を連通し、かつローカル信号線が配置される導体膜で囲まれた溝が形成されたレドームを備えている。

特開２０１６－１８４８５７号公報

ところで、特許文献１に開示された技術は、隔離したい回路をそれぞれ別室に設け、信号の漏洩を抑制できるように、互いを接続する線路が配置される溝を形成し、その幅を半波長以下としている。しかしながら、このような構成では、回路を別室に設ける必要があることから、回路の小型化が困難になるとともに、部品点数が増えてコストが増加するという問題点がある。

本発明は、以上の点に鑑みてなされたものであり、小型化のために一体的または近接して構成された回路同士であっても、安価な構成で漏洩信号を低減することが可能な電子装置、レーダ装置、および、筐体を提供することを目的としている。

上記課題を解決するために、本発明は、筐体と前記筐体内に収容される回路基板とを有する電子装置において、前記回路基板に配置され、信号を入力または出力する少なくとも２つの端子を有する半導体回路と、２つの前記端子にそれぞれ接続される２つの線路と、を有し、前記筐体は、２つの前記線路上を横断する壁部と、前記壁部において構成されるとともに、２つの前記線路の近傍にそれぞれ配され、前記線路を伝送する信号の一部を分岐する２つの分岐部と、前記壁部において２つの前記分岐部の間に配置され、前記分岐部間に流れる信号を所定の位相遅延する遅延部と、を有し、一方の前記線路を伝送される信号を一方の前記分岐部により分岐し、他方の前記分岐部で他方の前記線路に流れる信号と略逆位相になるように前記遅延部で位相を反転して合成するように構成されている、ことを特徴とする。
このような構成によれば、小型化のために一体的または近接して構成された回路同士であっても、安価な構成で漏洩信号を低減することが可能となる。

また、本発明は、前記分岐部は、２つの前記線路が前記壁部を横切る部分に設けられた貫通孔であり、前記遅延部は、前記壁部に設けられた信号の線路長を変化させるための構造である、ことを特徴する。
このような構成によれば、信号の漏洩を防ぐ壁部を流用することで、余分なコストをかけることなく、回路内部における信号の漏洩を低減することが可能となる。

また、本発明は、前記遅延部は、前記壁部の２つの前記分岐部の間に設けられた切り欠きであることを特徴とする。
このような構成によれば、信号の漏洩を防ぐ壁部を流用し、簡単な構造を追加することで、余分なコストをかけることなく、回路内部における信号の漏洩を低減することが可能となる。

また、本発明は、前記切り欠きは、前記壁部の底面を分断するように設けられていることを特徴とする。
このような構成によれば、表皮効果によって漏洩信号の位相を確実に調整することができる。

また、本発明は、前記切り欠きは、長辺の長さが信号の波長のλ／２未満に設定されていることを特徴とする。
このような構成によれば、回路内部における信号の漏洩を低減しつつ、壁部からの信号の漏洩を防ぐことができる。

また、本発明は、前記遅延部は、前記壁部の２つの前記分岐部の間に設けられた凹部または凸部であることを特徴とする。
このような構成によれば、回路内部における信号の漏洩を低減しつつ、壁部からの信号の漏洩を防ぐことができる。

また、本発明は、筐体と前記筐体内に収容される回路基板とを有し、電波を送信して対象物を検出するレーダ装置において、前記回路基板に配置され、信号を入力または出力する少なくとも２つの端子を有する半導体回路と、２つの前記端子にそれぞれ接続される２つの線路と、を有し、前記筐体は、２つの前記線路上を横断する壁部と、前記壁部において構成されるとともに、２つの前記線路の近傍にそれぞれ配され、前記線路を伝送する信号の一部を分岐する２つの分岐部と、前記壁部において２つの前記分岐部の間に配置され、前記分岐部間に流れる信号を所定の位相遅延する遅延部と、を有し、一方の前記線路を伝送される信号を一方の前記分岐部により分岐し、他方の前記分岐部で他方の前記線路に流れる信号と略逆位相になるように前記遅延部で位相を反転して合成するように構成されている、ことを特徴とする。
このような構成によれば、小型化のために一体的または近接して構成された回路同士であっても、安価な構成で漏洩信号を低減することが可能となる。

また、本発明は、信号を入力または出力する少なくとも２つの端子を有する半導体回路と、２つの前記端子にそれぞれ接続される２つの線路とを有する回路基板を収容する筐体において、２つの前記線路上を横断する壁部と、前記壁部において構成されるとともに、２つの前記線路の近傍にそれぞれ配され、前記線路を伝送する信号の一部を分岐する２つの分岐部と、前記壁部において２つの前記分岐部の間に配置され、前記分岐部間に流れる信号を所定の位相遅延する遅延部と、を有し、一方の前記線路を伝送される信号を一方の前記分岐部により分岐し、他方の前記分岐部で他方の前記線路に流れる信号と略逆位相になるように前記遅延部で位相を反転して合成するように構成されている、ことを特徴とする。
このような構成によれば、小型化のために一体的または近接して構成された回路同士であっても、安価な構成で漏洩信号を低減することが可能となる。

本発明によれば、小型化のために一体的または近接して構成された回路同士であっても、安価な構成で漏洩信号を低減することが可能な電子装置、レーダ装置、および、筐体を提供することが可能となる。

本発明の実施形態に係るレーダ装置と内壁の構成例を示す図である。 本発明の実施形態に係るレーダ装置と回路基板の構成例を示す図である。 本発明の実施形態に係るレーダ装置と貫通孔の構成例を示す図である。 本発明の実施形態の動作を説明するための図である。 本発明の実施形態の動作を説明するための図である。 本発明の変形実施形態に係るレーダ装置と内壁の構成例を示す図である。

次に、本発明の実施形態について説明する。

（Ａ）本発明の実施形態の構成例の説明
図１～図３は、本発明の実施形態に係る電子装置の構成例を示す図である。なお、図１～図３の構成例は、電子装置として、レーダ装置を例に挙げて説明する。

図１～図３の例では、レーダ装置１０は、筐体１１、および、回路基板２０を主要な構成要素としている。

筐体１１は、例えば、導電性の金属（例えば、アルミニウム）、または、導電性被膜が表面に形成された樹脂等によって構成され、その内部に回路基板２０を収容している。

回路基板２０は、例えば、板状形状を有する紙エポキシ、フッ素樹脂、ガラス・コンポジット、または、ガラスエポキシ等によって構成される。図２の下段に拡大して示すように、回路基板２０の表（おもて）面２０ａには、半導体回路としてのＩＣ（Integrated Circuit）チップ２１および線路２２，２３が配置されている。なお、図２では、図面を簡略化するために、ＩＣチップ２１と線路２２，２３のみを図示しているが、実際には、これら以外にも、能動素子（例えば、トランジスタ等）および受動素子（抵抗、コイル、コンデンサ等）が配置され、これらを相互に結ぶ線路が複数存在する。なお、図２の例では、ＩＣチップ２１は、レーダ装置から電波として送信する信号を生成し、出力端子２１ａ，２１ｂおよび線路２２，２３を介して、回路基板２０の裏面２０ｂに形成されている送信アンテナ（不図示）に給電する。また、図２の例では、図面を簡略化するためにＩＣチップ２１は出力端子２１ａ，２１ｂのみを有する構成としているが、実際にはこれら以外の端子（入力端子、電源端子、制御端子等）も有している。

なお、回路基板２０の裏面２０ｂには、ＩＣチップ２１から出力され、線路２２，２３を介して伝送される信号を電波として送信する送信アンテナと、送信アンテナから送信され、対象物によって反射された信号を受信する受信アンテナが配置されている。図面の簡略化のために、図１等では省略しているが、回路基板２０の裏面２０ｂ側には、筐体１１と嵌合するレドームが存在し、送信アンテナから送信された電波はレドームを介して送信されるとともに、レドームを介して受信アンテナに受信される。

筐体１１の内部には、図１の下段に抜き出して示すように、壁部１２が形成されている。壁部１２は、筐体１１の内部を区分するとともに、区分された一方の隔室から他方の隔室に電磁波等が漏洩することを防止する。壁部１２の上面１２ａおよび側面１２ｂ，１２ｃは筐体１１の内面と接触している。あるいは、上面１２ａおよび側面１２ｂ，１２ｃは筐体１１と一体に形成される。なお、筐体１１および壁部１２は、電気的に接続されているので同電位であり、より詳細にはグランド電位に保たれる。

壁部１２の底面１２ｄは、回路基板２０の表面２０ａと当接するように配置されている。壁部１２の底面１２ｄの略中央には、壁部１２を構成する導電性の金属または導電性被膜が部分的に除去される等によって切り欠き１２１が形成されている。なお、当該切り欠きの長辺（図１の例では、紙面上下方向に延びる辺）の長さＬは、線路２２，２３を伝送される信号の波長をλとするとき、λ／２未満となるように構成される。このように構成することで、隔室から電磁波等が漏洩することを防止できる。

底面１２ｄの線路２２と交差する部分には、図３の下段に拡大して示すように、半円形状を有する貫通孔１２２が形成されている。同様に、底面１２ｄの線路２３と交差する部分には、貫通孔１２３が形成されている。貫通孔１２２，１２３は、線路２２，２３とはそれぞれが電気的には接触していないが、後述するように、貫通孔１２２，１２３と線路２２，２３とは、例えば、これらの間のキャパシタンス成分を通じて、一方から他方に信号の一部が分岐するように形成されている。

（Ｂ）本発明の実施形態の動作の説明
つぎに、図４および図５を参照して、本発明の実施形態の動作について説明する。ＩＣチップ２１の出力端子２１ａ，２１ｂには、ＩＣチップ２１の内部において、出力トランジスタ（例えば、ＦＥＴ（Field Effect Transistor）等）の出力段がそれぞれ接続されている。ＩＣチップ２１のサイズが小さい場合、出力端子２１ａ，２１ｂが近接して配置されることから、ＩＣチップ２１の内部またはその外部において、一方の出力端子から他方の出力端子に対して信号の漏洩が発生する。図４の例では、出力端子２１ｂから出力端子２１ａに対して破線の矢印で示す漏洩信号がＩＣチップ２１の内部で発生している。もちろん、出力端子２１ａから出力端子２１ｂに対しても信号の漏洩が発生するが、以下では、出力端子２１ｂから出力端子２１ａに対する信号の漏洩を例に挙げて説明する。

より詳細には、例えば、出力端子２１ｂから出力される信号が、例えば、図５（Ａ）のような正弦波であるとする。この場合、出力端子２１ａと出力端子２１ｂは近接して配置されることから、出力端子２１ｂから出力される信号の一部が、出力端子２１ａに対して漏洩し、図５（Ｂ）に示すような漏洩信号となる。なお、漏洩信号は、図５（Ｂ）に示すように、出力端子２１ｂから出力される信号よりも振幅が小さく（例えば、１／１０程度の振幅を有し）、位相は略同じである。このような漏洩信号は、漏洩信号が発生した場合には、レーダ装置に対してノイズとなる。

そこで、本実施形態では、壁部１２に貫通孔１２２，１２３および切り欠き１２１を設けることで、このような漏洩信号を減衰させ、レーダ装置への影響を低減する。

より詳細には、出力端子２１ｂから出力された信号は、線路２３を介して伝送される。線路２３は、壁部１２の貫通孔１２３を通過するが、線路２３を伝送される信号は、所定の分岐率（＜１）で貫通孔１２３に分岐されることから、線路２３を伝送する信号は、貫通孔１２３を介して壁部１２に一部が漏洩する。

ところで、壁部１２には切り欠き１２１が形成されていることから、壁部１２に漏洩した信号は、切り欠き１２１を迂回して伝播する。切り欠き１２１を迂回した信号は、貫通孔１２２まで伝送される。貫通孔１２２を伝送される信号は所定の分岐率（＜１）で、線路２２に分岐することから、壁部１２を伝送する信号の一部は線路２２に漏洩する。

切り欠き１２１のサイズを適切に設定することで、壁部１２を伝播して貫通孔１２２から線路２２に漏洩する信号の位相が、線路２２を伝送する漏洩信号と逆位相になるようにすることができる。また、貫通孔１２２，１２３のサイズ等を調整することで、壁部１２を伝播して貫通孔１２２から線路２２に漏洩する信号の振幅が、線路２２を伝送する漏洩信号の振幅と同じになるようにすることができる。この結果、壁部１２を伝播して貫通孔１２２から線路２２に漏洩する信号によって、線路２２を伝送する漏洩信号をキャンセルすることができる。

例えば、ＩＣチップ２１の内部において出力端子２１ｂから出力端子２１ａに信号が漏洩し、線路２２を伝送する漏洩信号が図５（Ｂ）である場合に、線路２３から貫通孔１２３、切り欠き１２１の周囲、および、貫通孔１２２を介して線路２２に漏洩する信号が図５（Ｃ）である場合、これらは、振幅が略同じで、位相が逆である（１８０°ずれている）ことから、これらを合成すると、図５（Ｄ）に示すように、相互にキャンセルされて振幅が小さくなる。

なお、漏洩信号を確実に抑制するためには、貫通孔１２２，１２３の分岐率と、切り欠き１２１の遅延量とを適切に設定する必要がある。すなわち、対象となる漏洩信号が、図５（Ｂ）および図５（Ｃ）に示すように、振幅が同じで、位相が１８０°ずれる関係を有するように貫通孔１２２，１２３の分岐率と、切り欠き１２１の遅延量とを適切に設定する必要がある。

以上の動作によって、ＩＣチップ２１の内部において、出力端子２１ｂから出力端子２１ａに漏洩する信号を、線路２３、貫通孔１２３、切り欠き１２１の周囲、および、貫通孔１２２を介して線路２２に漏洩する信号によって相殺するようにしたので、簡易な構成によって、ＩＣチップ２１（回路）の内部において生じる漏洩信号を低減することができる。

なお、以上では、出力端子２１ｂから出力端子２１ａに漏洩する信号をキャンセルする場合を例に挙げて説明したが、出力端子２１ａから出力端子２１ｂに対して漏洩する信号についても、同様の動作によって、低減することができる。

すなわち、出力端子２１ａから出力端子２１ｂに対して漏洩する信号は、線路２３を介して伝送される。一方、出力端子２１ａから出力される信号は、線路２２を介して伝送される。線路２２を介して伝送される信号は、貫通孔１２２を介して壁部１２に分岐し、切り欠き１２１を迂回して貫通孔１２３から線路２３に漏洩する。このとき、貫通孔１２３から線路２３に漏洩する信号と、出力端子２１ａから出力端子２１ｂへ漏洩し、線路２３を伝送される信号とが振幅が略同じで、位相が略１８０°異なるように設定することで、これらを相殺することができる。

ここで、仮に、出力端子２１ａから貫通孔１２２までの線路長と、出力端子２１ｂから貫通孔１２３までの線路長とが同じであるとすると、これらの線路における位相の回転は同じであるので、壁部１２における位相の回転が１８０°になるように設定する、すなわち、出力端子２１ａから出力され線路２２を伝送された信号の貫通孔１２３の位置における位相と、当該信号が壁部１２および貫通孔１２２を介し線路２３に到達する際の位相とが、互いに略１８０°異なるように切り欠き１２１による遅延量を設定することで、出力端子２１ｂから出力端子２１ａに漏洩し、線路２２を伝送する信号を、線路２３から壁部１２を伝送する信号によって減衰するとともに、出力端子２１ａから出力端子２１ｂに漏洩し、線路２３を伝送する信号を、線路２２から壁部１２を伝送する信号によって減衰することができる。

なお、出力端子２１ａから貫通孔１２２までの線路長と、出力端子２１ｂから貫通孔１２３までの線路長とが異なる場合であっても、線路２３および壁部１２を伝送する信号と、線路２２を伝送する信号の貫通孔１２２における振幅が略同じで位相の差が略１８０°であり、かつ、線路２２および壁部１２を伝送する信号と、線路２３を伝送する信号の貫通孔１２３における振幅が略同じで位相の差が１８０°となるように設定することで、出力端子２１ａから出力端子２１ｂに対して漏洩する信号および出力端子２１ｂから出力端子２１ａに対して漏洩する信号の双方を減衰させることができる。

より詳細には、線路２２において、出力端子２１ａから貫通孔１２２までの移相量をθ２２とし、線路２３において、出力端子２１ｂから貫通孔１２３までの移相量をθ２３とし、壁部１２の切り欠き１２１の周囲を伝送する際の移相量をθ１２とするとき、以下の式（１）および式（２）を満たすように、線路２２、線路２３、および、切り欠き１２１を設定することで、出力端子２１ａから出力端子２１ｂに対して漏洩する信号および出力端子２１ｂから出力端子２１ａに対して漏洩する信号の双方を減衰させることができる。

θ２２＋θ１２－θ２３＝π＋２π×ｎ （ｎ＝０，１，２，・・・）
・・・（１）

θ２３＋θ１２－θ２２＝π＋２π×ｎ （ｎ＝０，１，２，・・・）
・・・（２）

以上に説明したように、本発明の実施形態では、ＩＣチップ２１の内部における漏洩信号を、切り欠き１２１を有する壁部１２を用いて減衰させるようにしたので、ＩＣチップ２１のように回路同士が一体的または近接して構成されている場合であっても、簡単な構成により、当該回路同士の漏洩信号を減衰させることができる。

また、切り欠き１２１を用いて遅延するようにしたので、切り欠き部の上端部を、例えば、削ることにより、個体毎の調整を簡易に行うことができる。なお、本実施形態では、底面１２ｄを、貫通孔１２２側と、貫通孔１２３側とに分断するように切り欠き１２１を設けている。一般に、貫通孔１２２と貫通孔１２３との間を伝送される信号の径路は多様に存在しうるが、この様な切り欠き１２１を設けることで、表皮効果により切り欠き１２１を形成する各辺および底面１２ｄに伝送される信号に対して確実に位相を調整することができるので、貫通孔１２２と貫通孔１２３サイズ等と合わせて信号の振幅をより確実に調整することができるので好ましい。

（Ｃ）変形実施形態の説明
以上の各実施形態は一例であって、本発明が上述した場合のみに限定されるものでないことはいうまでもない。

例えば、図１～図４に示す構成例では、切り欠き１２１を用いて信号を遅延するようにしたが、本発明の「遅延部」は、切り欠き１２１のみには限定されない。例えば、図６に示すように、貫通孔１２２および貫通孔１２３の間に凸部１２４を有する壁部１２Ａを用いるようにしてもよい。凸部１２４は、紙面の手前方向に信号の経路が突出していることから、この突出に係る経路だけ信号に遅延を生じる。このため、凸部１２４が突出する長さを調整することで、遅延量を設定することができる。

また、図１～図４に示す構成例では、切り欠き１２１は、矩形形状を有するようにしたが、矩形形状以外の形状（例えば、半円形状、楕円形状、三角形状、多角形状）を有するようにしてもよい。

また、図１～図４に示す構成例では、貫通孔１２２および貫通孔１２３は、半円形状を有するようにしたが、本発明は半円形状のみに限定されるものではなく、例えば、楕円形状、三角形状、矩形形状、多角形状等としてもよい。

また、以上の実施形態では、出力端子２１ａ，２１ｂを例に挙げて説明したが、本発明は出力端子に限定されるものではなく、例えば、入力端子に対して本発明を適用することも可能である。

また、以上の実施形態では、レーダ装置を例に挙げて説明したが、本発明は、レーダ装置のみに限定されるものではなく、その他の電子装置に適用することも可能である。

また、図３～図４に示す回路パターンや回路素子の配置は一例であって、本発明が図３～図５に示す配置に限定されるものではないことはいうまでもない。

１０ レーダ装置
１１ 筐体
１２ 壁部
１２Ａ 壁部
１２ａ 上面
１２ｂ，１２ｃ 側面
１２ｄ 底面
２０ 回路基板
２０ａ 表面
２０ｂ 裏面
２１ ＩＣチップ
２１ａ 出力端子
２１ｂ 出力端子
２２，２３ 線路
１２１ 切り欠き
１２２，１２３ 貫通孔
１２４ 凸部

Claims (8)

1. 筐体と前記筐体内に収容される回路基板とを有する電子装置において、
   前記回路基板に配置され、信号を入力または出力する少なくとも２つの端子を有する半導体回路と、
   ２つの前記端子にそれぞれ接続される２つの線路と、
   を有し、
   前記筐体は、
   ２つの前記線路上を横断する壁部と、
   前記壁部において構成されるとともに、２つの前記線路の近傍にそれぞれ配され、前記線路を伝送する信号の一部を分岐する２つの分岐部と、
   前記壁部において２つの前記分岐部の間に配置され、前記分岐部間に流れる信号を所定の位相遅延する遅延部と、を有し、
   一方の前記線路を伝送される信号を一方の前記分岐部により分岐し、他方の前記分岐部で他方の前記線路に流れる信号と略逆位相になるように前記遅延部で位相を反転して合成するように構成されている、
   ことを特徴とする電子装置。
2. 前記分岐部は、２つの前記線路が前記壁部を横切る部分に設けられた貫通孔であり、
   前記遅延部は、前記壁部に設けられた信号の線路長を変化させるための構造である、
   ことを特徴する請求項１に記載の電子装置。
3. 前記遅延部は、前記壁部の２つの前記分岐部の間に設けられた切り欠きであることを特徴とする請求項２に記載の電子装置。
4. 前記切り欠きは、前記壁部の底面を分断するように設けられていることを特徴とする請求項３に記載の電子装置。
5. 前記切り欠きは、長辺の長さが信号の波長のλ／２未満に設定されていることを特徴とする請求項３または４に記載の電子装置。
6. 前記遅延部は、前記壁部の２つの前記分岐部の間に設けられた凹部または凸部であることを特徴とする請求項２に記載の電子装置。
7. 筐体と前記筐体内に収容される回路基板とを有し、電波を送信して対象物を検出するレーダ装置において、
   前記回路基板に配置され、信号を入力または出力する少なくとも２つの端子を有する半導体回路と、
   ２つの前記端子にそれぞれ接続される２つの線路と、
   を有し、
   前記筐体は、
   ２つの前記線路上を横断する壁部と、
   前記壁部において構成されるとともに、２つの前記線路の近傍にそれぞれ配され、前記線路を伝送する信号の一部を分岐する２つの分岐部と、
   前記壁部において２つの前記分岐部の間に配置され、前記分岐部間に流れる信号を所定の位相遅延する遅延部と、を有し、
   一方の前記線路を伝送される信号を一方の前記分岐部により分岐し、他方の前記分岐部で他方の前記線路に流れる信号と略逆位相になるように前記遅延部で位相を反転して合成するように構成されている、
   ことを特徴とするレーダ装置。
8. 信号を入力または出力する少なくとも２つの端子を有する半導体回路と、２つの前記端子にそれぞれ接続される２つの線路とを有する回路基板を収容する筐体において、
   ２つの前記線路上を横断する壁部と、
   前記壁部において構成されるとともに、２つの前記線路の近傍にそれぞれ配され、前記線路を伝送する信号の一部を分岐する２つの分岐部と、
   前記壁部において２つの前記分岐部の間に配置され、前記分岐部間に流れる信号を所定の位相遅延する遅延部と、を有し、
   一方の前記線路を伝送される信号を一方の前記分岐部により分岐し、他方の前記分岐部で他方の前記線路に流れる信号と略逆位相になるように前記遅延部で位相を反転して合成するように構成されている、
   ことを特徴とする筐体。

Images