JP7171323B2 - 表示装置及びその制御方法 - Google Patents

表示装置及びその制御方法 Download PDF

Info

Publication number
JP7171323B2
JP7171323B2 JP2018165820A JP2018165820A JP7171323B2 JP 7171323 B2 JP7171323 B2 JP 7171323B2 JP 2018165820 A JP2018165820 A JP 2018165820A JP 2018165820 A JP2018165820 A JP 2018165820A JP 7171323 B2 JP7171323 B2 JP 7171323B2
Authority
JP
Japan
Prior art keywords
pixel
sub
pixels
display
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018165820A
Other languages
English (en)
Other versions
JP2020038314A (ja
JP2020038314A5 (ja
Inventor
洋二郎 松枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
Tianma Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Japan Ltd filed Critical Tianma Japan Ltd
Priority to JP2018165820A priority Critical patent/JP7171323B2/ja
Priority to CN202210790796.XA priority patent/CN115083347A/zh
Priority to US16/561,495 priority patent/US11244984B2/en
Priority to CN201910835942.4A priority patent/CN110890061B/zh
Publication of JP2020038314A publication Critical patent/JP2020038314A/ja
Publication of JP2020038314A5 publication Critical patent/JP2020038314A5/ja
Priority to US17/646,033 priority patent/US11765955B2/en
Application granted granted Critical
Publication of JP7171323B2 publication Critical patent/JP7171323B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • G09G2300/0452Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0673Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Description

本開示は、表示装置及びその制御方法に関する。
カラー表示装置の表示領域は、一般に、表示パネルの基板上に配列された赤(R)、緑(G)、青(B)の副画素で構成されている。副画素の様々な配置(画素配置)が提案されおり、例えば、RGB Straipe配置や、デルタナブラ配置(単にデルタ配置とも呼ぶ)が知られている。
米国特許出願公開第2017/0178554号
緑の視感度は赤及び青より高く、リアル解像度表示において、単一画素の視認性が悪い。したがって、単一画素表示から複雑なパターン表示でも使用できる汎用的な点灯パターンが望まれる。
本開示の一態様による表示装置は、表示パネルと、前記表示パネルを制御する制御装置と、を含む。前記表示パネルの表示領域は、第1軸に沿って延びる複数の副画素行で構成される。前記複数の副画素行は、交互に配列された、赤副画素からなる赤副画素行と、青副画素からなる青副画素行と、緑副画素からなる緑副画素行と、で構成される。前記複数の副画素行において、隣接する副画素行は、前記第1軸に沿ってずれている。前記表示領域は、前記第1軸に垂直な第2軸に沿って延びる(2n+1)個の副画素列で構成され、前記nは自然数である。前記複数の副画素列のそれぞれは、交互に配列された、赤副画素、緑副画素及び青副画素で構成されている。前記制御装置は、前記表示領域における第1種表示画素及び第2種表示画素それぞれの輝度データを、映像フレームに含まれるフレーム画素の輝度データから決定する。前記第1種表示画素のそれぞれは、一つの緑副画素と、前記一つの緑副画素を含む緑副画素行に隣接する赤副画素行に含まれ、それぞれ前記一つの緑副画素を含む副画素列に隣接する副画素列に含まれる二つの赤副画素と、前記一つの緑副画素を含む緑副画素行に隣接する青副画素行に含まれ、それぞれ前記一つの緑副画素を含む副画素列に隣接する前記副画素列に含まれる二つの青副画素と、で構成されている。前記第2種表示画素のそれぞれは、一つの緑副画素行において隣接する二つの緑副画素と、前記二つの緑副画素をそれぞれ含む副画素列の間の副画素列及び前記一つの緑副画素行に隣接する赤副画素行に含まれる、赤副画素と、前記二つの緑副画素をそれぞれ含む前記副画素列の間の前記副画素列及び前記一つの緑副画素行に隣接する青副画素行に含まれる、青副画素と、で構成されている。前記表示領域において、前記第1軸に沿って延びる前記第1種表示画素からなる行と前記第2種表示画素からなる行とが、前記第2軸に沿って交互に配列されている。前記第1種表示画素からなる行それぞれにおいて、隣接する第1種表示画素は赤副画素及び青副画素を共有し、緑副画素は各第1種表示画素に占有されている。前記第2種表示画素からなる行それぞれにおいて、隣接する第2種表示画素は緑副画素を共有し、赤副画素及び青副画素は各第2種表示画素に占有されている。前記制御装置は、各第1種表示画素の緑副画素に対して対応する第1フレーム画素から与える輝度値を、前記第1フレーム画素から所定方法で決定し、各第1種表示画素の二つの赤副画素それぞれに対して前記第1フレーム画素から与える輝度値を、前記第1フレーム画素から前記所定方法で一つの赤副画素に対して決定される輝度値よりも低減された輝度値に決定し、各第1種表示画素の二つの青副画素それぞれに対して前記第1フレーム画素から与える輝度値を、前記第1フレーム画素から前記所定方法で一つの青副画素に対して決定される輝度値より低減した輝度値に決定し、各第2種表示画素の赤副画素及び青副画素それぞれに対して対応する第2フレーム画素から与える輝度値を、前記第2フレーム画素から前記所定方法で決定し、各第2種表示画素の二つの緑副画素それぞれに対して前記第2フレーム画素から与える輝度値を、前記第2フレーム画素から前記所定方法で一つの緑副画素に対して決定される輝度値よりも低減された輝度値に決定する。
本開示の一態様によれば、デルタナブラ配置の表示装置において画質を向上できる。
OLED表示装置の構成例を模式的に示す。 画素構造の例を示す。 ドライバICの論理要素を示す。 画素回路の例を示す。 画素回路の例を示す。 デルタナブラパネルにおける画素配置を示す。 第1種表示画素及び第2種表示画素の2種類の表示画素が定義されている表示領域を示す。 第1種表示画素の構成を示す。 第2種表示画素の構成を示す。 隣接する第1種表示画素からなるペアを示す。 隣接する第2種表示画素からなるペアを示す。 各第1種表示画素に与えられる輝度値を示す。 隣接する第1種表示画素に与えられる輝度値を示す。 各第2種表示画素に与えられる輝度値を示す。 隣接する第2種表示画素に与えられる輝度値を示す。 連続する第1種表示画素からなる表示ラインに与えられる輝度値を示す。 連続する第2種表示画素からなる表示ラインに与えられる輝度値を示す。 Y軸に沿って延びる表示画素列において連続する第1種表示画素及び第2種表示画素を示す。 (1×1)チェッカーボードパターンを示す。
以下、添付図面を参照して本開示の実施形態を説明する。本実施形態は本開示の特徴を実現するための一例に過ぎず、本開示の技術的範囲を限定するものではないことに注意すべきである。各図において共通の構成については同一の参照符号が付されている。
[表示装置の構成]
図1を参照して、本実施形態に係る、表示装置の全体構成を説明する。なお、説明をわかりやすくするため、図示した物の寸法、形状については、誇張して記載している場合もある。以下において、表示装置の例として、OLED(Organic Light-Emitting Diode)表示装置を説明するが、本開示の特徴は、液晶表示装置やマイクロLED表示装置等、OLED表示装置と異なる任意の種類の表示装置に適用することができる。
図1は、OLED表示装置10の構成例を模式的に示す。OLED表示装置10は、OLED表示パネルと制御装置とを含む。OLED表示パネルは、OLED素子(発光素子)が形成されるTFT(Thin Film Transistor)基板100と、OLED素子を封止する封止基板200と、TFT基板100と封止基板200とを接合する接合部(ガラスフリットシール部)300を含む。TFT基板100と封止基板200との間には、例えば、乾燥空気が封入されており、接合部300により封止されている。
TFT基板100の表示領域125の外側のカソード電極形成領域114の周囲に、走査ドライバ131、エミッションドライバ132、保護回路133、及びドライバIC134が配置されている。これらは、FPC(Flexible Printed Circuit)135を介して外部の機器と接続される。ドライバIC134、走査ドライバ131、エミッションドライバ132、及び保護回路133は、制御装置に含まれる。
走査ドライバ131はTFT基板100の走査線を駆動する。エミッションドライバ132は、例えば、エミッション制御線を駆動して各副画素の発光期間を制御する。保護回路133は素子を静電気放電から保護する。ドライバIC134は、例えば、異方性導電フィルム(ACF:Anisotropic Conductive Film)を用いて実装される。
ドライバIC134は、走査ドライバ131及びエミッションドライバ132に電源及びタイミング信号(制御信号)を与え、さらに、データ線に映像データに対応する信号を与える。すなわち、ドライバIC134は、表示制御機能を有する。後述するように、ドライバIC134は、映像フレームの画素(フレーム画素)の輝度データを表示パネルの副画素の輝度データに変換する機能を有する。
図1において、左右に延びる軸をX軸、上下に延びる軸をY軸と呼ぶ。走査線はX軸に沿って延びておいる。以下において、便宜的に、表示領域125において、X軸に沿って配列された画素又は副画素を画素又は副画素の行と呼び、Y軸に沿って配列された画素又は副画素を画素列又は副画素の列と呼ぶ。しかし、行及び列の方向は、この例に限定されない。
次に、OLED表示装置10の詳細構造について説明する。図2は、OLED表示装置10の駆動TFTを含む部分の断面構造を模式的に示す。OLED表示装置10は、TFT基板100と、TFT基板100に対向する封止構造部とを含む。TFT基板100は、絶縁基板151を含む。封止構造部の一例は、可撓性又は不撓性の封止基板200である。封止構造部は、例えば、薄膜封止(TFE:Thin Film Encapsulation)構造であってもよい。
OLED表示装置10は、絶縁基板151と封止構造部との間に配置された、下部電極(例えば、アノード電極162)と、上部電極(例えば、カソード電極166)と、複数の有機発光膜165とを含む。カソード電極166とアノード電極162との間に、有機発光膜165が配置されている。複数のアノード電極162は、同一面上(例えば、平坦化膜161の上)に配置され、1つのアノード電極162の上に1つの有機発光膜165が配置されている。図2の例において、一つの副画素のカソード電極166は、連続する導体膜の一部である。
OLED表示装置10は、封止構造部に向かって立ち上がる複数のスペーサ(Post Spacer:PS)164と、それぞれが複数のスイッチを含む複数の画素回路とを有する。複数の画素回路の各々は、絶縁基板151とアノード電極162との間に形成され、複数のアノード電極162の各々に供給する電流を制御する。
図2は、トップエミッション型(OLED素子)の画素構造の例である。トップエミッション型の画素構造は、光が出射する側(図面上側)に、複数の画素に共通のカソード電極166が配置される。カソード電極166は、表示領域125の全面を完全に覆う形状を有する。トップエミッション型の画素構造の特徴は、アノード電極162は光を反射し、カソード電極166は光透過性をもっていることである。これにより、有機発光膜165からの光を封止構造部に向けて出射させる構成となっている。
トップエミッション型では、光を絶縁基板151側に取り出すボトムエミッション型と比べて、画素回路のレイアウトにおいて高い自由度を有する。例えば、光取出しのための透過領域を画素領域内に設ける必要がないため、発光部を画素回路や配線の上にも形成することができる。なお、ボトムエミッション型の画素構造は、透明アノード電極と反射カソード電極を有し、絶縁基板151を介して外部に光を出射する。本開示の特徴は、ボトムエミッション型の画素構造にも適用できる。
副画素は、フルカラーOLED表示装置において一般に、赤、緑、又は青のいずれかの色を表示する。赤、緑、及び青の副画素により一つの主画素が構成される。複数の薄膜トランジスタを含む画素回路は、対応するOLED素子の発光を制御する。OLED素子は、下部電極であるアノード電極、有機発光層、及び上部電極であるカソード電極で構成される。
絶縁基板151は、例えばガラス又は樹脂で形成されており、不撓性又は可撓性基板である。絶縁基板の上には第1絶縁膜152を介して、ポリシリコン層が存在し、ポリシリコン層にはTFTのトランジスタ特性をもたらすチャネル155が、のちにゲート電極157が形成される位置に存在する。その両端には上部の配線層と電気的に接続をとるために高濃度不純物がドープされたソース領域168、ドレイン領域169が存在する。
チャネル155とソース領域168、ドレイン領域169の間には、低濃度の不純物をドープされたLDD(Lightly Doped Drain)を形成する場合もある。なお、LDDについては、煩雑になるため図示を省略している。ポリシリコン層の上には、ゲート絶縁膜156を介して、ゲート電極157が形成されている。ゲート電極157の層上に層間絶縁膜158が形成されている。
表示領域125内において、層間絶縁膜158上にソース電極159、ドレイン電極160が形成されている。ソース電極159、ドレイン電極160は、例えば、高融点金属又はその合金で形成される。ソース電極159、ドレイン電極160は、層間絶縁膜158およびゲート絶縁膜156に形成されたコンタクトホール170、171を介してポリシリコン層のソース領域168、ドレイン領域169に接続されている。
ソース電極159、ドレイン電極160の上に、絶縁性の平坦化膜161が形成される。絶縁性の平坦化膜161の上に、アノード電極162が形成されている。アノード電極162は、平坦化膜161のコンタクトホールに形成されたコンタクト部によってドレイン電極160に接続されている。画素回路のTFTは、アノード電極162の下側に形成されている。
アノード電極162の上に、OLED素子を分離する絶縁性の画素定義層(Pixel Defining Layer:PDL)163が形成されている。OLED素子は、画素定義層163の開口167に形成されている。絶縁性のスペーサ164は、2つのアノード電極162の間における、画素定義層163の面上に形成され、OLED素子と封止基板200との間隔を維持する。
アノード電極162の上に、有機発光膜165が形成されている。有機発光膜165は、画素定義層163の開口167及びその周囲において、画素定義層163に付着している。有機発光膜165の上にカソード電極166が形成されている。カソード電極166は、光透過性を有する電極である。カソード電極166は、有機発光膜165からの可視光の一部を透過させる。画素定義層163の開口167に形成された、アノード電極162、有機発光膜165及びカソード電極166の積層膜が、OLED素子を構成する。なお、カソード電極166の上には、不図示のキャップ層が形成されてもよい。
封止基板200は、透明な絶縁基板であって、例えばガラス基板である。封止基板200の光出射面(前面)に、λ/4位相差板201と偏光板202とが配置され、外部から入射した光の反射を抑制する。
[ドライバICの構成]
図3は、ドライバIC134の論理要素を示す。ドライバIC134は、ガンマ変換部341、相対輝度変換部342、逆ガンマ変換部343、駆動信号生成部344、及びデータドライバ345を含む。
ドライバIC134は、不図示の主制御部から、映像信号及び映像信号用タイミング信号を受信する。映像信号は、連続する映像フレームのデータ(信号)を含む。ガンマ変換部341は、入力された映像信号に含まれるRGB階調値(信号)を、RGB相対輝度値に変換する。より具体的には、ガンマ変換部341は、各映像フレームの各画素のR階調値、G階調値、B階調値を、R相対輝度値、G相対輝度値、B相対輝度値(単に輝度値とも呼ぶ)に変換する。画素の相対輝度値は、映像フレーム内で正規化された輝度値である。
相対輝度変換部342は、映像フレーム内の各画素のR、G、B相対輝度値を、OLED表示パネルの副画素のR、G、B相対輝度値に変換する。副画素の相対輝度値は、OLED表示パネルにおいて正規化された副画素の輝度値である。相対輝度変換部342は、映像フレーム内の画素のR、G、B相対輝度値から、後述する表示画素の副画素の相対輝度値を決定する。このように、階調値と輝度値(相対輝度値又は絶対輝度値)とは一対一に対応し、一方は他方を表し、一方を決定することは他方を決定することを意味する。
逆ガンマ変換部343は、相対輝度変換部342による演算後のR副画素、G副画素、B副画素の相対輝度値を、R副画素、G副画素、B副画素の階調値に変換する。データドライバ345は、R副画素、G副画素、B副画素の階調値に応じた駆動信号を、画素回路に送信する。
駆動信号生成部344は、入力された映像信号用タイミング信号を、OLED表示パネルの表示制御用駆動信号に変換する。映像信号用タイミング信号は、データ転送レートを決定するドットクロック(ピクセルクロック)、水平同期信号、垂直同期信号、データイネーブル信号を含む。
駆動信号生成部344は、入力された映像信号用タイミング信号のドットクロック、データイネーブル信号、垂直同期信号、水平同期信号から、デルタナブラパネルのデータドライバ355、走査ドライバ131、及びエミッションドライバ132の制御信号(又は、パネルの駆動信号)を生成し、それらに出力する。
[画素回路]
基板100上には、複数の副画素のアノード電極にそれぞれ供給する電流を制御する複数の画素回路が形成されている。図4Aは、画素回路の構成例を示す。各画素回路は、駆動トランジスタT1と、選択トランジスタT2と、エミッショントランジスタT3と、保持容量C1とを含む。画素回路は、OLED素子E1の発光を制御する。トランジスタは、TFTである。
選択トランジスタT2は副画素を選択するスイッチである。選択トランジスタT2はpチャネル型TFTであり、ゲート端子は、走査線106に接続されている。ソース端子は、データ線105に接続されている。ドレイン端子は、駆動トランジスタT1のゲート端子に接続されている。
駆動トランジスタT1はOLED素子E1の駆動用のトランジスタ(駆動TFT)である。駆動トランジスタT1はpチャネル型TFTであり、そのゲート端子は選択トランジスタT2のドレイン端子に接続されている。駆動トランジスタT1のソース端子は電源線108(Vdd)に接続されている。ドレイン端子は、エミッショントランジスタT3のソース端子に接続されている。駆動トランジスタT1のゲート端子とソース端子との間に保持容量C1が形成されている。
エミッショントランジスタT3は、OLED素子E1への駆動電流の供給と停止を制御するスイッチである。エミッショントランジスタT3はpチャネル型TFTであり、ゲート端子はエミッション制御線107に接続されている。エミッショントランジスタT3のソース端子は駆動トランジスタT1のドレイン端子に接続されている。エミッショントランジスタT3のドレイン端子は、OLED素子E1に接続されている。
次に、画素回路の動作を説明する。走査ドライバ131が走査線106に選択パルスを出力し、選択トランジスタT2をオン状態にする。データ線105を介してドライバIC134から供給されたデータ電圧は、保持容量C1に格納される。保持容量C1は、格納された電圧を、1フレーム期間を通じて保持する。保持電圧によって、駆動トランジスタT1のコンダクタンスがアナログ的に変化し、駆動トランジスタT1は、発光階調に対応した順バイアス電流をOLED素子E1に供給する。
エミッショントランジスタT3は、駆動電流の供給経路上に位置する。エミッションドライバ132は、エミッション制御線107に制御信号を出力して、エミッショントランジスタT3のオンオフを制御する。エミッショントランジスタT3がオン状態のとき、駆動電流がOLED素子E1に供給される。エミッショントランジスタT3がオフ状態のとき、この供給が停止される。エミッショントランジスタT3のオンオフを制御することにより、1フィールド周期内の点灯期間(デューティ比)を制御することができる。
図4Bは、画素回路の他の構成例を示す。当該画素回路は、図4AのエミッショントランジスタT3に代えて、リセットトランジスタT4を有する。リセットトランジスタT4は、基準電圧供給線110とOLED素子E1のアノードとの電気的接続を制御する。エミッションドライバ132がリセットトランジスタT4のゲートにリセット制御線109からリセット制御信号が供給することで、この制御が行われる。
リセットトランジスタT4は、様々な目的で使用することができる。リセットトランジスタT4は、例えば、OLED素子E1間のリーク電流によるクロストークを抑制するために、一旦、OLED素子E1のアノードを黒信号レベル以下の十分低い電圧にリセットする目的で使用してもよい。
他にも、リセットトランジスタT4は、駆動トランジスタT1の特性を測定する目的で使用してもよい。例えば、駆動トランジスタT1を飽和領域、リセットトランジスタT4を線形領域で動作するようにバイアス条件を選んで、電源線108(Vdd)から基準電圧供給線110(Vref)に流れる電流を測定すれば、駆動トランジスタT1の電圧・電流変換特性を正確に測定することができる。副画素間の駆動トランジスタT1の電圧・電流変換特性の違いを補償するデータ信号を外部回路で生成すれば、均一性の高い表示画像を実現できる。
一方、駆動トランジスタT1をオフ状態にしてリセットトランジスタT4を線形領域で動作させ、OLED素子E1を発光させる電圧を基準電圧供給線110から印加すれば、OLED素子E1の電圧・電流特性を正確に測定することができる。例えば、長時間の使用によってOLED素子E1が劣化した場合にも、その劣化量を補償するデータ信号を外部回路で生成すれば、長寿命化を実現できる。
図4A及び4Bの画素回路は例であって、画素回路は他の回路構成を有してよい。図4A及び4Bの画素回路はpチャネル型TFTを使用しているが、画素回路はnチャネル型TFTを使用してもよい。
[デルタナブラパネルにおける画素配置]
図5は、デルタナブラパネルにおける画素配置を示す。図5は、表示領域125の全域
を模式的に示す。表示領域125は、面内に配置されている、複数の赤副画素41R、複数の緑副画素41G、及び複数の青副画素41Bで構成されている。図において、一つの赤副画素、一つの緑副画素、及び一つの青副画素が、例として、符号で指示されている。図において、同一のハッチングの(丸い角の)四角は、同一色の副画素を示す。図において、副画素の形状は四角であるが、副画素の形状は任意であって、例えば、六角形又は八角形であってもよい。
表示領域125は、X軸(第1軸)に沿って延び、Y軸(第2軸)に沿って配列されている、複数の副画素行で構成されている。図5において、例として、一つの赤の副画素行が符号43Rで指示され、一つの緑の副画素行が符号43Gで指示され、一つの青の副画素行が符号43Bで指示されている。
X軸とY軸とは副画素が配置されている面内において垂直である。ここで、X方向は、X軸に沿った2方向において、図5において左から右に向かう方向である。Y方向は、Y軸に沿った2方向において、上から下に向かう方向である。
図5の例において、各副画素行は、所定ピッチで配列されている同一色の副画素で構成されている。具体的には、副画素行43R、43G及び43Bは、それぞれ、X軸に沿って配列されている赤副画素41R、緑副画素41G及青副画素41Bで構成されている。Y軸に沿って、赤副画素行43R、緑副画素行43G及び青副画素行43Bは、交互に配列されている。
つまり、副画素行は、他の2色の副画素行に挟まれている。例えば、緑副画素行43Gは、赤副画素行43Rと青副画素行43Bとの間に配置されている。図5の例において、赤副画素行43R、緑副画素行43G及び青副画素行43Bは、この順で交互に配列されている。交互に配列される色の順序はこれと異なっていてもよい。
隣接する副画素行は、X軸に沿ってずれて配置されている。つまり、各副画素行の各副画素は、X軸に沿って、隣接する副画素行の隣接する二つの副画素の間に位置する。図5の例において、隣接する副画素行は半ピッチずれている。1ピッチは、副画素行において隣接する副画素の間の距離である。第1の副画素行に含まれる副画素は、第1の副画素行に隣接する副画素行に含まれる隣接する二つの副画素の中央に位置する。
表示領域125は、Y軸に沿って延び、X軸に沿って配列されている、複数の副画素列で構成されている。具体的には、表示領域125は、(2n+1)の副画素列で構成されている。nは自然数である。図5において、三つの副画素列が、例として、符号42A、42B及び42Cで指示されている。副画素列は、Y軸に沿って配列されている副画素で構成されている。
副画素列は、所定ピッチで交互に配列された赤副画素41R、緑副画素41G及び青副画素41Bで構成されている。図5の例において、赤副画素41R、青副画素41B、及び緑副画素41Gは、この順でY方向(図5における上から下への方向)に配列されている。色の順序はこれと異なってもよい。
隣接する副画素列の位置は、Y軸に沿ってずれており、第1の副画素列に含まれる副画素は、第1の副画素列に隣接する副画素列に含まれる他の二色の副画素の間にある。図5の例において、隣接する副画素列は半ピッチずれている。1ピッチは、同一色の副画素の間のY軸に沿った距離である。例えば、緑副画素41Gは、Y軸に沿って、隣接副画素列における赤副画素41Rと青副画素41Bの中央に位置している。
なお、本実施形態においては、便宜的に、X軸に沿って延びる副画素ラインを副画素行、Y軸に沿って延びる副画素ラインを副画素列と呼ぶが、副画素行及び副画素列の方向は、これに限定されない。
上述のように、表示領域125は、(2n+1)の副画素列で構成されており、X軸に沿って対称(左右対称)である。従来のデルタナブラ配置の表示領域は、2nの副画素列で構成されている。つまり、従来の表示領域は、図5に示す表示領域125から、端の副画素列42Cを除いた構成を有している。
また、図5に示すように、2nの副画素列で構成される表示領域は、マトリックス状に配置されている、第1種パネル画素51及び第2種パネル画素52の、2種類のパネル画素で構成される。パネル画素51及び52は、リアル解像度での表示における映像フレームの一画素に対応する。
図5において、一つの第1種パネル画素が、例として、符号51で指示されている。また、一つの第2種パネル画素が、例として、符号52で指示されている。図5において、いくつかの第1種パネル画素51が、一つの頂点が右側にあり、二つの頂点が左側にある三角形で示されている。また、いくつかの第2種パネル画素52が、一つの頂点が左側にあり、二つの頂点が右側にある三角形で示されている。
第1種パネル画素51及び第2種パネル画素52は、それぞれ、一つ緑副画素41Gと、当該緑副画素41Gに隣接する副画素列42において、当該緑副画素41Gに隣接する赤副画素41R及び青副画素41Bで構成されている。赤副画素41R及び青副画素41Bは隣接しており、緑副画素41Gは、Y軸に沿って、赤副画素41R及び青副画素41Bの間に位置する。
リアル解像度表示において、単一の第1種パネル画素51又は単一の第2種パネル画素52が表示されることがある。第1種パネル画素51及び第2種パネル画素52の重心は、緑副画素41Gの重心と大きくずれている。具体的には、第1種パネル画素51の重心は、その緑副画素41Gの重心よりも左側に位置する。第2種パネル画素52の重心は、その緑副画素41Gの重心よりも右側に位置する。
赤副画素41R、緑副画素41G、及び青副画素41Bにおいて、緑副画素41Gの比視感度が最も高く、青副画素41Bの比視感度が最も低い。緑副画素41Gの重心が、第1種パネル画素51の重心及び第2種パネル画素52の重心が大きくずれている場合、緑副画素41Gが他の副画素よりも視認されやすい。
そのため、赤、緑及び青が適切に混色されず、パネル画素が意図した色と異なる色に見える。例えば、白を意図した単一の第1種パネル画素51において、輝度中心が右により、右側の緑が目立つ。白を意図した単一の第2種パネル画素52において、輝度中心が左により、左側の緑が目立つ。
本開示の、OLED表示装置10は、2種類の表示画素を定義し、表示画素毎に輝度(表示画素を構成する副画素の輝度)を決定する。2種類の表示画素の輝度中心は、それらの重心と近い位置にある又は一致し、単独の表示画素が意図された色を適切に表示することができる。
図6は、第1種表示画素55及び第2種表示画素56の2種類の表示画素が定義されている表示領域125を示す。図6において、一つの第1種表示画素が符号55で指示され、一つの第2種表示画素が符号56で指示されている。表示領域125は、マトリックス状に配置された第1種表示画素55及び第2種表示画素56で構成されている。
図7及び8は、第1種表示画素55及び第2種表示画素56の構成を示す。図7に示すように、第1種表示画素55は、隣接する複数の副画素で構成されている。具体的には、第1種表示画素55は、二つの赤副画素41R1、41R2、二つの青副画素41B1、41B2、及び一つの緑副画素41Gで構成されている。図の例において、第1種表示画素55の重心及び中央の緑副画素41Gの重心は共に位置Cであり、一致している。
中央の緑副画素41Gは、他の副画素41R1、41R2、41B1、41B2に囲まれている。赤副画素41R1、41R2は、緑副画素41Gを含む緑副画素行43Gに隣接する赤副画素行43Rに含まれ、これらは赤副画素行43Rにおいて隣接している。緑副画素41Gは、X軸に沿って、赤副画素41R1、41R2の間、本例において中央に位置する。
青副画素41B1、41B2は、緑副画素41Gを含む緑副画素行43Gに隣接する青副画素行43Bに含まれ、これらは青副画素行43Bにおいて隣接している。緑副画素41Gは、X軸に沿って、青副画素41B1、41B2の間、本例において中央に位置する。
赤副画素41R1及び青副画素41B1は、緑副画素41Gを含む副画素列42Fに隣接する副画素列42Eに含まれており、これらはその副画素列42Eにおいて隣接している。緑副画素41Gは、Y軸に沿って、赤副画素41R1及び青副画素41B1の間、本例において中央に位置する。
赤副画素41R2及び青副画素41B2は、緑副画素41Gを含む副画素列42Fに隣接する副画素列42Gに含まれており、これらはその副画素列42Gにおいて隣接している。緑副画素41Gは、Y軸に沿って、赤副画素41R2及び青副画素41B2の間、本例において中央に位置する。
図8に示すように、第2種表示画素56は、隣接する複数の副画素で構成されている。具体的には、第2種表示画素56は、一つ赤副画素41R、一つの青副画素41B、及び二つの緑副画素41G1、41G2で構成されている。図の例において、第2種表示画素56の重心及び二つの緑副画素41G1、41G2の重心は共に位置Cであり、一致している。
二つの緑副画素41G1、41G2は、緑副画素行43Gに含まれ、それらは、緑副画素行43Gにおいて隣接している。緑副画素41G1は副画素列42Kに含まれ、緑副画素41G2は副画素列42Mに含まれている。
赤副画素41R及び青副画素41Bは、副画素列42Lに含まれ、それらは副画素列42Lにおいて隣接している。副画素列42Lは、副画素列42K及び42Mの間にあり、それらに隣接している。緑副画素41G1、41G2は、それぞれ、Y軸に沿って赤副画素41R及び青副画素41Bの間、本例において中央に位置する。
赤副画素41Rは、緑副画素行43Gに隣接する赤副画素行43Rに含まれる。青副画素41Bは、緑副画素行43Gに隣接する青副画素行43Bに含まれる。赤副画素41R及び青副画素41Bは、それぞれ、X軸に沿って、緑副画素41G1、41G2の間、本例において中央に位置する。
図7に示す構成は、第1種表示画素55の重心及び中央の緑副画素41Gの重心を、三つの副画素から構成されたパネル画素と比較して近づけることができ、上記例においてそれらは一致している。また、図8に示す構成は、第2種表示画素56の重心及び二つの緑副画素41G1、41G2の重心を、三つの副画素から構成されたパネル画素と比較して近づけることができ、上記例においてそれらは一致している。
このため、第1種表示画素55の輝度中心は第1種表示画素55の重心と近い又は一致し、単独の第1種表示画素55が適切な色を表示することができる。同様に、第2種表示画素56の輝度中心は第2種表示画素56の重心と近い又は一致し、単独の第2種表示画素56が適切な色を表示することができる。
図6に戻って、表示領域125は、Y軸に沿って交互に配列された、第1種表示画素行65と第2種表示画素行66とで構成されている。図6において、一つの第1種表示画素行が、例として、符号65で指示され、一つの第2種表示画素行が、例として、符号66で指示されている。第1種表示画素行65は、X軸に沿って配列された第1種表示画素55で構成されている。第2種表示画素行66は、X軸に沿って配列された第2種表示画素56で構成されている。
表示領域125は、X軸に沿って配列された、表示画素列で構成されている。図6において、四つの表示画素列が、例として、それぞれ符号61A、61B、61C、61Dで指示されている。表示領域125は、左端の表示画素列61A、右端の表示画素列61及びそれらに挟まれている複数の表示画素列で構成されている。各表示画素列は、交互に配列されている第1種表示画素55及び第2種表示画素行66で構成されている。
表示画素列61B及び61Cは隣接してより、それらは一部の副画素を共有している。つまり、第1種表示画素行65において隣接する第1種表示画素55は2つの副画素を共有し、第2種表示画素行66において隣接する第2種表示画素56は一つの副画素を共有している。
図9及び10は、それぞれ、隣接する第1種表示画素からなるペア及び隣接する第2種表示画素からなるペアを示す。図9に示すように、隣接する第1種表示画素55A及び55Bは、一つの赤副画素41R2/41R1及び一つの青副画素41B2/41B1を共有している。つまり、赤副画素41R2/41R1及び一つの青副画素41B2/41B1は、第1種表示画素55A及び55Bに属している。
第1種表示画素55Aの赤副画素41R1及び青副画素41B1も、第1種表示画素55Aの左側の第1種表示画素(不図示)と共有される。同様に、第1種表示画素55Bの赤副画素41R2及び青副画素41B2も、第1種表示画素55Bの右側の第1種表示画素(不図示)と共有される。このように、第1種表示画素行65において、左右両端の赤副画素及び青副画素を除き、赤副画素及び青副画素は隣接する二つの第1種表示画素に共有されている。一方、緑副画素41Gは、第1種表示画素55A又は55Bに占有されており、一つの第1種表示画素のみに属している。
図10に示すように、隣接する第2種表示画素56A及び56Bは、一つの緑副画素41G2/41G1を共有している。つまり、緑副画素41G2/41G1は、第2種表示画素56A及び56Bに属している。
第2種表示画素56Aの緑副画素41G1も、第2種表示画素56Aの左側の第2種表示画素(不図示)と共有される。同様に、第2種表示画素56Bの緑副画素41G2も、第2種表示画素56Bの右側の第2種表示画素(不図示)と共有される。このように、第2種表示画素行66において、左右両端の緑副画素を除き、緑副画素は隣接する二つの第2種表示画素に共有されている。一方、赤副画素41R及び青副画素41Bは、第2種表示画素56A又は56Bに占有されており、一つの第2種表示画素のみに属している。
[副画素の輝度データの生成]
隣接する第1種表示画素55のペア及び隣接する第2種表示画素56のペアが、それぞれ、上述のように副画素を共有することで、複数の表示画素からなる画像を適切に表示することができる。
以下において、副画素の輝度値を決定する方法を説明する。ドライバIC134は、映像フレームの画像データから表示パネルの輝度データを生成する。輝度データは、表示パネルの副画素それぞれの輝度値(相対輝度値又は絶対輝度値)を示す。
ドライバIC134は、映像フレームの各画素(フレーム画素とも呼ぶ)の輝度データから、第1種表示画素55又は第2種表示画素56の輝度データを生成する。以下に説明する例において、映像フレームの画素の数と、表示パネルの表示画素の数とは一致している。
表示画素の輝度データは、表示画素を構成する副画素それぞれの輝度値を示す。さらに。ドライバIC134は、二つの表示画素に共有されている副画素の輝度値を、二つの表示画素の輝度データがそれぞれ示す副画素の輝度値に基づき決定する。
図11は、各第1種表示画素55に与えられる輝度値を示す。ドライバIC134は、対応するフレーム画素の輝度データから、第1種表示画素55の輝度データを決定する。図11の副画素それぞれの内部の数字は、フレーム画素が示す赤、緑及び青の輝度値に対する割合を示す。
図11の例において、ドライバIC134は、第1種表示画素55の中央の緑副画素41Gに対して、フレーム画素の輝度データから所定方法で決まる緑の輝度値(100%)を与える。なお、フレーム画素の輝度データから所定方法で決まる輝度値とは、フレーム画素の輝度データに基づき(又は、輝度データを参照して)所定の方法で決まる輝度値という意味である。ドライバIC134は、赤副画素41R1及び41R2それぞれに対して、フレーム画素の輝度データから所定方法で決まる赤の輝度値の半分(50%)を与える。さらに、ドライバIC134は、青副画素41B1及び41B2それぞれに対して、フレーム画素の輝度データから所定方法で決まる青の輝度値の半分(50%)を与える。
赤副画素41R1及び41R2の輝度値の割合の合計は、100%である。また、青副画素41B1及び41B2の輝度値の割合の合計は、100%である。全ての色の割合が100%であり、単独の第1種表示画素55が、表示画素所望の色を表示できる。
図12は、隣接する第1種表示画素55A及び55Bに与えられる輝度値を示す。第1種表示画素55Aの左側の第1種表示画素及び第1種表示画素55Bの右側の第1種表示画素は、非点灯(輝度値0)であるとする。ドライバIC134は、図11を参照して説明したように、第1種表示画素55A及び55Bの輝度データを、それぞれ対応するフレーム画素の輝度データから決定する。
ドライバIC134は、共有されている副画素41R2/41R1に対して、第1種表示画素55A及び55Bにおける赤副画素41R2/41R1の輝度値の和を与える。ドライバIC134は、共有されている青副画素41B2/41B1に対して、第1種表示画素55A及び55Bにおける青副画素41B2/41B1の輝度値の和を与える。他の副画素に対しては、それぞれ属する第1種表示画素において決まる輝度値が与えられる。
図13は、各第2種表示画素56に与えられる輝度値を示す。ドライバIC134は、対応するフレーム画素の輝度データから、第2種表示画素56の輝度データを決定する。図13の副画素それぞれの内部の数字は、フレーム画素が示す赤、緑及び青の輝度値に対する割合を示す。
図13の例において、ドライバIC134は、第2種表示画素56の赤副画素41Rに対して、フレーム画素の輝度データから所定方法で決まる赤の輝度値(100%)を与える。ドライバIC134は、第2種表示画素56の青副画素41Bに対して、フレーム画素の輝度データから所定方法で決まる青の輝度値(100%)を与える。
ドライバIC134は、緑副画素41G1及び41G2それぞれに対して、フレーム画素の輝度データから所定方法で決まる緑の輝度値の半分(50%)を与える。緑副画素41G1及び41G2の輝度値の割合の合計は、100%である。全ての色の割合が100%であり、単独の第2種表示画素56が、表示画素所望の色を表示できる。
図14は、隣接する第2種表示画素56A及び56Bに与えられる輝度値を示す。第2種表示画素56Aの左側の第2種表示画素及び第2種表示画素56Bの右側の第2種表示画素は、非点灯(輝度値0)であるとする。
ドライバIC134は、図13を参照して説明したように、第2種表示画素56A及び56Bの輝度データを、それぞれ対応するフレーム画素の輝度データから決定する。ドライバIC134は、共有されている副画素41G2/41G1に対して、第2種表示画素56A及び56Bにおける緑副画素41G2/41G1の輝度値の和を与える。他の副画素に対しては、それぞれ属する第2種表示画素において決まる輝度値が与えられる。
複数の第2種表示画素56からなる表示ラインの両端の緑副画素41Gに対して対応する第2種表示画素から与える輝度値割合を、内側の緑副画素41Gに対して対応する第2種表示画素から与える輝度値割合より小さくしてもよい(低減率が大きい)。表示ラインは、連続する点灯した表示画素で構成される。表示画素の輝度値は、それを構成する副画素の輝度値から決定される。表示ライン端の緑副画素41は視認されやすく、表示ライン端が意図した色と異なる色とユーザに視認されやすいからである。
例えば、図14の例において、両端の緑副画素41G1及び41G2には、それぞれ、単一表示画素内で与えられる50%の輝度値割合が与えられている。ドライバIC134は、これより小さい輝度値割合、例えば、25%を両端の緑副画素41G1及び41G2に与える。
輝度値を低下させる表示ライン端の緑副画素41Gの特定方法は、設計により決定される。例えば、第2種表示画素56の対象の緑副画素41Gを共有している第2種表示画素56が消灯(又は輝度値が所定値より小さい)しており、反対側の隣接第2種表示画素56が点灯(又は輝度値が所定値より大きい)しており、さらに、対象の緑副画素41Gと同一副画素列で隣接する赤副画素41R及び青副画素41Bが消灯(又は輝度値が所定値より小さい)場合、対象の緑副画素41Gに与える輝度値割合が、より小さくされる。
図15は、連続する第1種表示画素55A、55B及び55Cからなる表示ラインに与えられる輝度値を示す。連続する第1種表示画素55A、55B及び55Cは、三つのフレーム画素の表示ラインである。輝度値の割り当て方法は、図12を参照して説明した隣接する第1種表示画素に対する割り当て方法と同様である。両端の二つの赤副画素及び二つの青副画素の輝度値割合は50%であり、他の副画素の輝度値割合は100%である。ライン幅は、三つの副画素からなる画素51(図5参照)のライン幅と同一である。
図16は、連続する第2種表示画素56A、56B及び56Cからなる表示ラインに与えられる輝度値を示す。連続する第2種表示画素56A、56B及び56Cは、三つのフレーム画素の表示ラインである。輝度値の割り当て方法は、図14を参照して説明した隣接する第2種表示画素に対する割り当て方法と同様である。両端の緑副画素の輝度値割合は50%であり、他の副画素の輝度値割合は100%である。ライン幅は、三つの副画素からなる画素52(図5参照)のライン幅と同一である。
図17は、Y軸に沿って延びる表示画素列において連続する第1種表示画素55A、第2種表示画素56A、第1種表示画素55B、第2種表示画素56Bを示す。これら連続表示画素は、四つのフレーム画素の表示ラインである。第1種表示画素55A、第2種表示画素56A、第1種表示画素55B、第2種表示画素56Bないで、共有される副画素は存在しない。
各表示画素において決定される輝度値が、副画素それぞれに割り当てられる。表示画素列は、三列の副画素列で構成されている。中央の副画素列の副画素の輝度値割合は100%であり、両側の副画素列の副画素の輝度値割合は50%である。ライン幅は、三つの副画素からなる画素51及び52のライン幅よりも太い。しかし、表示画素55及び56からなるラインは、上述のように中央の副画素列が明るく両側の副画素列が暗いため、画素51及び52に近いライン幅をユーザに視認させることができる。
図18は、(1×1)チェッカーボードパターンを示す。図18のチェッカーボードパターンは、第1種表示画素55A~55F及び第2種表示画素56A、56Bで構成されている。チェッカーボードパターンを表示するいずれの表示画素も、副画素を共有していない。図18に示す表示画素によるチェッカーボードパターンにおける画素の輝度中心の分布及び総輝度は、正確に映像フレームのデータを反映している。
上述のように、マトリックス状に配置された2種類の表示画素55及び56により表示領域125を構成することで、デルタナブラ画素配置のリアル解像度表示において、単一画素表示の品質を向上することができる。また、上述のように副画素の輝度値を決定することで、一画素表示から複雑なパターン表示でも適切に表示することができる。例えば、図15~18を参照して説明したように、正しい輝度のライン及びスペースの表示が可能であり、チェッカーボード等の複雑なパターンでも、画素の輝度中心位置分布と総輝度を正しく表示することができる。
ドライバIC134は、上記例と異なる方法によって、第1種表示画素55及び第2種表示画素56において副画素それぞれに与える輝度値を決定してもよい。例えば、各副画素に与えられる輝度値は、フレーム画素の輝度データから決まる輝度値の所定割合とは異なる計算式で決定されてもよい。いずれの計算方法であっても、隣接する表示画素と共有される副画素に与えられる輝度値は、フレーム画素の輝度データから決まる輝度値よりも小さい。ただし、フレーム画素の輝度データから決まる輝度値が0である場合、表示画素の副画素の輝度値も0である。
第1種表示画素55において、二つの赤副画素41R1及び41R2に与える輝度値の割合が異なっていてもよく、二つの青副画素41B1及び41B2に与える輝度値の割合が異なっていてもよい。共有される赤副画素41R2/41R1及び青副画素41B2/41B1の輝度値割合は、二つの第1種表示画素55A及び55Bの輝度値割合に基づき、それらの和と異なる方法により計算されてもよい。
第2種表示画素56において、二つの緑副画素41G1及び41G2に与える輝度値の割合が異なっていてもよい。共有される緑副画素41G2/41G1の輝度値割合は、二つの第2種表示画素56A及び56Bの輝度値割合に基づき、それらの和と異なる方法により計算されてもよい。
以上、本発明の実施形態を説明したが、本発明が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。
10 OLED表示装置、41B 青副画素、41G 緑副画素、41R 赤副画素、41R2/41R1 共有された赤副画素、41B2/41B1 共有された青副画素、41G2/41G1 共有された緑副画素、42A-42C 副画素列、43R 赤副画素行、43G 緑副画素行、43B 青副画素行、51 第1種パネル画素、52 第2種パネル画素、55 第1種表示画素、56 第2種表示画素、61A-61D 表示画素列、65 第1種表示画素行、66 第2種表示画素行、100 TFT基板、114 カソード電極形成領域、125 表示領域、131 走査ドライバ、132 エミッションドライバ、133 保護回路、151 絶縁基板、341 ガンマ変換部、342 相対輝度変換部、343 逆ガンマ変換部、344 駆動信号生成部、345 データドライバ、355 ソースドライバ

Claims (10)

  1. 表示パネルと、
    前記表示パネルを制御する制御装置と、
    を含む表示装置であって、
    前記表示パネルの表示領域は、第1軸に沿って延びる複数の副画素行及び第2軸に沿って延びる奇数本の副画素列の構成を有し、
    前記複数の副画素行は、交互に配列された、赤副画素からなる赤副画素行と、青副画素からなる青副画素行と、緑副画素からなる緑副画素行と、で構成され、
    前記複数の副画素行において、隣接する副画素行は、前記第1軸に沿ってずれており、
    前記奇数本の副画素列のそれぞれは、交互に配列された、赤副画素、緑副画素及び青副画素で構成され、
    前記制御装置は、前記表示領域における第1種表示画素及び第2種表示画素それぞれの輝度データを、映像フレームに含まれるフレーム画素の輝度データから決定し、
    前記第1種表示画素のそれぞれは、
    一つの緑副画素と、
    前記一つの緑副画素を含む緑副画素行に隣接する赤副画素行に含まれ、それぞれ前記一つの緑副画素を含む副画素列に隣接する副画素列に含まれる二つの赤副画素と、
    前記一つの緑副画素を含む緑副画素行に隣接する青副画素行に含まれ、それぞれ前記一つの緑副画素を含む副画素列に隣接する前記副画素列に含まれる二つの青副画素と、で構成され、
    前記第2種表示画素のそれぞれは、
    一つの緑副画素行において隣接する二つの緑副画素と、
    前記二つの緑副画素をそれぞれ含む副画素列の間の副画素列及び前記一つの緑副画素行に隣接する赤副画素行に含まれる、赤副画素と、
    前記二つの緑副画素をそれぞれ含む前記副画素列の間の前記副画素列及び前記一つの緑副画素行に隣接する青副画素行に含まれる、青副画素と、で構成され、
    前記表示領域において、前記第1軸に沿って延びる前記第1種表示画素からなる行と前記第2種表示画素からなる行とが、前記第2軸に沿って交互に配列され、
    前記第1種表示画素を含む行それぞれにおいて、隣接する第1種表示画素は赤副画素及び青副画素を共有し、緑副画素は各第1種表示画素に占有され、
    前記第2種表示画素を含む行それぞれにおいて、隣接する第2種表示画素は緑副画素を共有し、赤副画素及び青副画素は各第2種表示画素に占有され、
    前記制御装置は、
    各第1種表示画素の緑副画素に対して前記映像フレームにおいて対応する第1フレーム画素から与える輝度値を、前記第1フレーム画素の輝度データから所定方法で緑色に対して決定される輝度値と決定し、
    各第1種表示画素の二つの赤副画素それぞれに対して前記第1フレーム画素から与える輝度値を、前記第1フレーム画素の輝度データら所定方法で赤色に対して決定される輝度値よりも低減された輝度値に決定し、
    各第1種表示画素の二つの青副画素それぞれに対して前記第1フレーム画素から与える輝度値を、前記第1フレーム画素の輝度データら所定方法で青色に対して決定される輝度値より低減した輝度値に決定し、
    各第2種表示画素の赤副画素及び青副画素それぞれに対して前記映像フレームにおいて対応する第2フレーム画素から与える輝度値を、前記第2フレーム画素の輝度データから前記所定方法で赤色及び青色それぞれに対して決定される輝度値に決定し、
    各第2種表示画素の二つの緑副画素それぞれに対して前記第2フレーム画素の輝度データから与える輝度値を、前記第2フレーム画素の輝度データから前記所定方法で緑色に対して決定される輝度値よりも低減された輝度値に決定する、
    表示装置。
  2. 請求項1に記載の表示装置であって、
    前記制御装置は、
    隣接する第1種表示画素に共有される赤副画素及び青副画素それぞれに与える輝度値を、前記隣接する第1種表示画素の双方において与えられる輝度値に基づき決定し、
    隣接する第2種表示画素に共有される緑副画素それぞれに与える輝度値を、前記隣接する第2種表示画素の双方において与えられる輝度値に基づき決定する、
    表示装置。
  3. 請求項2に記載の表示装置であって、
    前記制御装置は、
    各第1種表示画素の二つの赤副画素それぞれに対して前記第1フレーム画素から与える輝度値を、前記所定方法で赤色に対して決定される輝度値の半分の輝度値に決定し、
    各第1種表示画素の二つの青副画素それぞれに対して前記第1フレーム画素から与える輝度値を、前記所定方法で青色に対して決定される輝度値の半分の輝度値に決定し、
    各第2種表示画素の二つの緑副画素それぞれに対して前記第2フレーム画素から与える輝度値を、前記所定方法で緑色に対して決定される輝度値の半分の輝度値に決定する、
    表示装置。
  4. 請求項2に記載の表示装置であって、
    前記制御装置は、
    前記第1軸に沿って延びる複数の連続して点灯した第2種表示画素からなる表示ラインの各端に位置する端第2種表示画素において、前記表示ラインの端に位置する緑副画素に前記第2フレーム画素から与える輝度値を、前記端第2種表示画素内の他の緑副画素に前記第2フレーム画素から与える輝度値よりも低い輝度値に決定する、
    表示装置。
  5. 請求項2に記載の表示装置であって、
    前記制御装置は、
    各第1種表示画素の二つの赤副画素それぞれに対して前記第1フレーム画素から与える輝度値を、前記所定方法で赤色に対して決定される輝度値の半分の輝度値に決定し、
    各第1種表示画素の二つの青副画素それぞれに対して前記第1フレーム画素から与える輝度値を、前記所定方法で青色に対して決定される輝度値の半分の輝度値に決定し、
    前記第1軸に沿って延びる点灯された複数の第2種表示画素からなる表示ラインの各端に位置する端第2種表示画素において、前記表示ラインの端に位置する緑副画素に前記第2フレーム画素から与える輝度値を、前記端第2種表示画素内の他の緑副画素に前記第2フレーム画素から与える輝度値よりも低い輝度値に決定し、
    前記他の緑副画素に対して前記第2フレーム画素から与える輝度値を、前記所定方法で緑色に対して決定される輝度値の半分の輝度値に決定し、
    前記表示ラインにおける前記端第2種表示画素より内側の各第2種表示画素の二つの緑副画素それぞれに対して前記第2フレーム画素から与える輝度値を、前記所定方法で緑色に対して決定される輝度値の半分の輝度値に決定する、
    表示装置。
  6. 表示装置の制御方法であって、
    前記表示装置の表示領域は、第1軸に沿って延びる複数の副画素行及び第2軸に沿って延びる奇数本の副画素列の構成を有し、
    前記複数の副画素行は、交互に配列された、赤副画素からなる赤副画素行と、青副画素からなる青副画素行と、緑副画素からなる緑副画素行と、で構成され、
    前記複数の副画素行において、隣接する副画素行は、前記第1軸に沿ってずれており、
    前記表示領域は、前記第1軸に垂直な第2軸に沿って延びる(2n+1)個の副画素列で構成され、前記nは自然数であり、
    前記奇数本の副画素列のそれぞれは、交互に配列された、赤副画素、緑副画素及び青副画素で構成され、
    前記表示領域における第1種表示画素のそれぞれは、
    一つの緑副画素と、
    前記一つの緑副画素を含む緑副画素行に隣接する赤副画素行に含まれ、それぞれ前記一つの緑副画素を含む副画素列に隣接する副画素列に含まれる二つの赤副画素と、
    前記一つの緑副画素を含む緑副画素行に隣接する青副画素行に含まれ、それぞれ前記一つの緑副画素を含む副画素列に隣接する前記副画素列に含まれる二つの青副画素と、で構成され、
    前記表示領域における第2種表示画素のそれぞれは、
    一つの緑副画素行において隣接する二つの緑副画素と、
    前記二つの緑副画素をそれぞれ含む副画素列の間の副画素列及び前記一つの緑副画素行に隣接する赤副画素行に含まれる、赤副画素と、
    前記二つの緑副画素をそれぞれ含む前記副画素列の間の前記副画素列及び前記一つの緑副画素行に隣接する青副画素行に含まれる、青副画素と、で構成され、
    前記表示領域において、前記第1軸に沿って延びる前記第1種表示画素からなる行と前記第2種表示画素からなる行とが、前記第2軸に沿って交互に配列され、
    前記第1種表示画素からなる行それぞれにおいて、隣接する第1種表示画素は赤副画素及び青副画素を共有し、緑副画素は各第1種表示画素に占有され、
    前記第2種表示画素からなる行それぞれにおいて、隣接する第2種表示画素は緑副画素を共有し、赤副画素及び青副画素は各第2種表示画素に占有され、
    前記制御方法は、
    各第1種表示画素の緑副画素に対して映像フレームにおいて対応する第1フレーム画素から与える輝度値を、前記第1フレーム画素の輝度データから所定方法で緑色に対して決定される輝度値と決定し、
    各第1種表示画素の二つの赤副画素それぞれに対して前記第1フレーム画素から与える輝度値を、前記第1フレーム画素の輝度データら所定方法で赤色に対して決定される輝度値よりも低減された輝度値に決定し、
    各第1種表示画素の二つの青副画素それぞれに対して前記第1フレーム画素から与える輝度値を、前記第1フレーム画素の輝度データら所定方法で青色に対して決定される輝度値より低減した輝度値に決定し、
    各第2種表示画素の赤副画素及び青副画素それぞれに対して前記映像フレームにおいて対応する第2フレーム画素から与える輝度値を、前記第2フレーム画素の輝度データから前記所定方法で赤色及び青色それぞれに対して決定される輝度値と決定し、
    各第2種表示画素の二つの緑副画素それぞれに対して前記第2フレーム画素から与える輝度値を、前記第2フレーム画素の輝度データから前記所定方法で緑色に対して決定される輝度値よりも低減された輝度値に決定する、
    制御方法。
  7. 請求項6に記載の制御方法であって、
    隣接する第1種表示画素に共有される赤副画素及び青副画素それぞれに与える輝度値を、前記隣接する第1種表示画素の双方において与えられる輝度値に基づき決定し、
    隣接する第2種表示画素に共有される緑副画素それぞれに与える輝度値を、前記隣接する第2種表示画素の双方において与えられる輝度値に基づき決定する、
    制御方法。
  8. 請求項7に記載の制御方法であって、
    各第1種表示画素の二つの赤副画素それぞれに対して前記第1フレーム画素から与える輝度値を、前記所定方法で赤色に対して決定される輝度値の半分の輝度値に決定し、
    各第1種表示画素の二つの青副画素それぞれに対して前記第1フレーム画素から与える輝度値を、前記所定方法で青色に対して決定される輝度値の半分の輝度値に決定し、
    各第2種表示画素の二つの緑副画素それぞれに対して前記第2フレーム画素から与える輝度値を、前記所定方法で緑色に対して決定される輝度値の半分の輝度値に決定する、
    制御方法。
  9. 請求項7に記載の制御方法であって、
    前記第1軸に沿って延びる点灯された複数の第2種表示画素からなる表示ラインの各端に位置する端第2種表示画素において、前記表示ラインの端に位置する緑副画素に前記第2フレーム画素から与える輝度値を、前記端第2種表示画素内の他の緑副画素に前記第2フレーム画素から与える輝度値よりも低い輝度値に決定する、
    制御方法。
  10. 請求項7に記載の制御方法であって、
    各第1種表示画素の二つの赤副画素それぞれに対して前記第1フレーム画素から与える輝度値を、前記所定方法で赤色に対して決定される輝度値の半分の輝度値に決定し、
    各第1種表示画素の二つの青副画素それぞれに対して前記第1フレーム画素から与える輝度値を、前記所定方法で青色に対して決定される輝度値の半分の輝度値に決定し、
    前記第1軸に沿って延びる点灯された複数の第2種表示画素からなる表示ラインの各端に位置する端第2種表示画素において、前記表示ラインの端に位置する緑副画素に前記第2フレーム画素から与える輝度値を、前記端第2種表示画素内の他の緑副画素に前記第2フレーム画素から与える輝度値よりも低い輝度値に決定し、
    前記他の緑副画素に対して前記第2フレーム画素から与える輝度値を、前記所定方法で緑色に対して決定される輝度値の半分の輝度値に決定し、
    前記表示ラインにおける前記端第2種表示画素より内側の各第2種表示画素の二つの緑副画素それぞれに対して前記第2フレーム画素から与える輝度値を、前記所定方法で緑色に対して決定される輝度値の半分の輝度値に決定する、
    制御方法。
JP2018165820A 2018-09-05 2018-09-05 表示装置及びその制御方法 Active JP7171323B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018165820A JP7171323B2 (ja) 2018-09-05 2018-09-05 表示装置及びその制御方法
CN202210790796.XA CN115083347A (zh) 2018-09-05 2019-09-05 显示设备及其控制方法
US16/561,495 US11244984B2 (en) 2018-09-05 2019-09-05 Display device with first delta subpixel arrangement and second delta subpixel arrangement disposed along first and second axes and configured to determine luminance values to be assigned to subpixels and method of controlling the same
CN201910835942.4A CN110890061B (zh) 2018-09-05 2019-09-05 显示设备及其控制方法
US17/646,033 US11765955B2 (en) 2018-09-05 2021-12-27 Display device with first delta subpixel arrangement and second delta subpixel arrangement disposed along first and second axes and configured to determine luminance values to be assigned to subpixels and method of controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018165820A JP7171323B2 (ja) 2018-09-05 2018-09-05 表示装置及びその制御方法

Publications (3)

Publication Number Publication Date
JP2020038314A JP2020038314A (ja) 2020-03-12
JP2020038314A5 JP2020038314A5 (ja) 2021-10-07
JP7171323B2 true JP7171323B2 (ja) 2022-11-15

Family

ID=69640133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018165820A Active JP7171323B2 (ja) 2018-09-05 2018-09-05 表示装置及びその制御方法

Country Status (3)

Country Link
US (2) US11244984B2 (ja)
JP (1) JP7171323B2 (ja)
CN (2) CN115083347A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112037704B (zh) * 2020-09-01 2023-01-24 Oppo广东移动通信有限公司 显示面板及电子设备
KR20220088107A (ko) * 2020-12-18 2022-06-27 엘지디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002236466A (ja) 2001-02-09 2002-08-23 Seiko Epson Corp 電気光学装置、駆動回路および電子機器
JP2004258365A (ja) 2003-02-26 2004-09-16 Seiko Epson Corp 電気光学装置、およびそれを用いた電子機器
JP2009075563A (ja) 2007-08-24 2009-04-09 Canon Inc 発光表示装置の表示方法
US20130106891A1 (en) 2011-11-01 2013-05-02 Au Optronics Corporation Method of sub-pixel rendering for a delta-triad structured display
JP2015018247A (ja) 2013-07-11 2015-01-29 上海和輝光電有限公司Everdisplay Optronics (Shanghai) Limited 画素配置方法及び表示パネル
JP2016537688A (ja) 2013-11-04 2016-12-01 シェンジェン ユンイング テクノロジー カンパニー リミテッド ディスプレイのサブピクセル配置及びそれをレンダリングする方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896505B2 (en) * 2009-06-12 2014-11-25 Global Oled Technology Llc Display with pixel arrangement
CN104766548A (zh) * 2015-03-17 2015-07-08 京东方科技集团股份有限公司 一种显示装置及其显示方法
US9881538B2 (en) * 2015-07-23 2018-01-30 Himax Technologies Limited Display system and method for driving pixels of the display system
CN106886380B (zh) 2015-12-16 2020-01-14 上海和辉光电有限公司 显示装置、图像数据处理装置及方法
JP7015324B2 (ja) * 2017-08-31 2022-02-02 クンシャン ゴー-ビシオノクス オプト-エレクトロニクス カンパニー リミテッド ピクセル構造、oledディスプレイデバイス、および駆動方法
CN109036249B (zh) * 2018-08-22 2021-10-22 京东方科技集团股份有限公司 曲面显示面板的显示方法和曲面显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002236466A (ja) 2001-02-09 2002-08-23 Seiko Epson Corp 電気光学装置、駆動回路および電子機器
JP2004258365A (ja) 2003-02-26 2004-09-16 Seiko Epson Corp 電気光学装置、およびそれを用いた電子機器
JP2009075563A (ja) 2007-08-24 2009-04-09 Canon Inc 発光表示装置の表示方法
US20130106891A1 (en) 2011-11-01 2013-05-02 Au Optronics Corporation Method of sub-pixel rendering for a delta-triad structured display
JP2015018247A (ja) 2013-07-11 2015-01-29 上海和輝光電有限公司Everdisplay Optronics (Shanghai) Limited 画素配置方法及び表示パネル
JP2016537688A (ja) 2013-11-04 2016-12-01 シェンジェン ユンイング テクノロジー カンパニー リミテッド ディスプレイのサブピクセル配置及びそれをレンダリングする方法

Also Published As

Publication number Publication date
US20200075689A1 (en) 2020-03-05
US11765955B2 (en) 2023-09-19
CN115083347A (zh) 2022-09-20
CN110890061B (zh) 2022-07-15
JP2020038314A (ja) 2020-03-12
CN110890061A (zh) 2020-03-17
US20220123067A1 (en) 2022-04-21
US11244984B2 (en) 2022-02-08

Similar Documents

Publication Publication Date Title
JP5544387B2 (ja) デルタ構造のカラーディスプレイにカラー画像をレンダリングする方法及びデルタ構造のカラーディスプレイの駆動装置
JP7117158B2 (ja) 表示装置及びその制御方法
US20210050389A1 (en) Display panel and display device
US9524666B2 (en) OLED display modules for large-format OLED displays
JP7120792B2 (ja) 表示装置
WO2017028439A1 (zh) 3d显示装置及其驱动方法
KR20110131540A (ko) 유기전계발광 표시장치의 화소배열구조
US11765955B2 (en) Display device with first delta subpixel arrangement and second delta subpixel arrangement disposed along first and second axes and configured to determine luminance values to be assigned to subpixels and method of controlling the same
KR20100119653A (ko) 유기전계발광소자와 그 구동방법 및 제조방법
US10672319B2 (en) Display device and method of converting relative luminance data for picture frame into relative luminance data for display panel
JP2010002755A (ja) 表示装置
US10950171B2 (en) Display device and method of controlling the same
JP4939608B2 (ja) 表示装置
JP7554549B2 (ja) 表示装置
JP7572160B2 (ja) 表示装置
JP2010096894A (ja) 表示装置及びその駆動方法
JP2023121581A (ja) 電気光学装置および電子機器
JP2023095533A (ja) 表示パネル及び表示装置
JP2021026220A (ja) 表示装置
JP2023065839A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210824

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221102

R150 Certificate of patent or registration of utility model

Ref document number: 7171323

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150