JP7117158B2 - 表示装置及びその制御方法 - Google Patents

Description

本開示は、表示装置及びその制御方法に関する。

カラー表示装置の表示領域は、一般に、表示パネルの基板上に配列された赤（Ｒ）、緑（Ｇ）、青（Ｂ）の副画素で構成されている。副画素の様々な配置（画素配置）が提案されおり、例えば、ＲＧＢ Ｓｔｒａｉｐｅ配置や、デルタナブラ配置（単にデルタ配置とも呼ぶ）が知られている（例えば特許文献１）。

米国特許出願公開第２０１７／０１７８５５４号

緑の視感度は赤及び青より高く、デルタナブラ配置では表示ラインのライン端の緑副画素が視認されやすい。そのため表示ラインの本来の色と異なる色の点がそのライン端で視認され得る。例えば、白い表示ラインのライン端で緑の点が視認される。

本開示の一態様による表示装置は、複数のパネル画素ラインを含む表示パネルと、前記表示パネルを制御する制御部と、を含む。前記複数のパネル画素ラインは、それぞれ第１方向に配列された複数の第１種パネル画素からなる、第１種パネル画素ラインと、前記表示領域において、それぞれ前記第１方向に配列された複数の第２種パネル画素からなる、第２種パネル画素ラインと、を含む。前記第１種パネル画素ラインと前記第２種パネル画素ラインとは、前記第１方向に垂直な第２方向に交互に配列されている。前記第１種パネル画素は、前記第２方向に配列された第１赤副画素及び第１青副画素、並びに、前記第１赤副画素及び前記第１青副画素に対して前記第１方向と反対の側に配置され、かつ、前記第２方向において前記第１赤副画素及び前記第１青副画素の間に配置されている第１緑副画素、から構成されている。前記第２種パネル画素は、前記第２方向に配列された第２赤副画素及び第２青副画素、並びに、前記第２赤副画素及び前記第２青副画素に対して前記第１方向の側に配置され、かつ、前記第２方向において前記第２赤副画素及び前記第２青副画素の間に配置されている第２緑副画素、から構成されている。前記制御部は、映像フレームの画像データを受信し、前記画像データから、前記表示パネルの輝度データを生成し、前記表示パネルの輝度データにおいて、前記第１方向において連続する輝度が０より大きい複数のパネル画素で構成され、表示ライン端に位置する緑副画素の輝度値が０より大きい第１表示ラインにおいて、前記緑副画素の輝度値を低下させる。

本開示の一態様によれば、デルタナブラ配置の表示装置において画質を向上できる。

ＯＬＥＤ表示装置の構成例を模式的に示す。 トップエミッション型の画素構造の例を示す。 ドライバＩＣの論理要素を示す。 画素回路の例を示す。 画素回路の例を示す。 デルタナブラパネルにおける画素配置を示す。 Ｘ軸に沿って延びる白表示ラインの例を示す。 緑副画素が消灯により削除された表示ラインを示す。 Ｘ軸に沿って延びる白表示ラインの例を示す。 緑副画素が消灯により削除された表示ラインを示す。 Ｘ軸に沿って延びる白表示ラインの例を示す。 緑副画素が消灯により削除された表示ラインを示す。 Ｘ軸に沿って延びる白表示ラインの例を示す。 緑副画素が消灯により削除された表示ラインを示す。 図５Ｂに示す緑副画素が消灯された表示ラインの輝度データにおける補正量を示す。 図６Ｂに示す緑副画素が消灯された表示ラインの輝度データにおける補正量を示す。 図７Ｂに示す緑副画素が消灯された表示ラインの輝度データにおける補正量を示す。 図８Ｂに示す緑副画素が消灯された表示ラインの輝度データにおける補正量を示す。 単一表示画素の例を示す。 単一表示画素及び新たに点灯された赤副画素及び青副画素を示す。 単一表示画素及び新たに点灯された赤副画素及び青副画素の輝度値の例を示す。 低下された輝度値の例を示す。

以下、添付図面を参照して本開示の実施形態を説明する。本実施形態は本開示の特徴を実現するための一例に過ぎず、本開示の技術的範囲を限定するものではないことに注意すべきである。各図において共通の構成については同一の参照符号が付されている。

［表示装置の構成］
図１を参照して、本実施形態に係る、表示装置の全体構成を説明する。なお、説明をわかりやすくするため、図示した物の寸法、形状については、誇張して記載している場合もある。以下において、表示装置の例として、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示装置を説明するが、本開示の特徴は、液晶表示装置や量子ドット表示装置等、ＯＬＥＤ表示装置と異なる任意の種類の表示装置に適用することができる。

図１は、ＯＬＥＤ表示装置１０の構成例を模式的に示す。ＯＬＥＤ表示装置１０は、ＯＬＥＤ表示パネルと制御装置とを含む。ＯＬＥＤ表示パネルは、ＯＬＥＤ素子（発光素子）が形成されるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板１００と、ＯＬＥＤ素子を封止する封止基板２００と、ＴＦＴ基板１００と封止基板２００とを接合する接合部（ガラスフリットシール部）３００を含む。ＴＦＴ基板１００と封止基板２００との間には、例えば、乾燥空気が封入されており、接合部３００により封止されている。

ＴＦＴ基板１００の表示領域１２５の外側のカソード電極形成領域１１４の周囲に、走査ドライバ１３１、エミッションドライバ１３２、保護回路１３３、及びドライバＩＣ１３４が配置されている。これらは、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）１３５を介して外部の機器と接続される。ドライバＩＣ１３４、走査ドライバ１３１、エミッションドライバ１３２、及び保護回路１３３は、制御装置に含まれる。

走査ドライバ１３１はＴＦＴ基板１００の走査線を駆動する。エミッションドライバ１３２は、エミッション制御線を駆動して、例えば、各副画素の発光期間を制御する。保護回路１３３は素子を静電気放電から保護する。ドライバＩＣ１３４は、例えば、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いて実装される。

ドライバＩＣ１３４は、走査ドライバ１３１及びエミッションドライバ１３２に電源及びタイミング信号（制御信号）を与え、さらに、データ線に映像データに対応する信号を与える。すなわち、ドライバＩＣ１３４は、表示制御機能を有する。後述するように、ドライバＩＣ１３４は、映像フレームの画素の輝度データを表示パネルの副画素の輝度データに変換する機能を有する。

図１において、左右に延びる軸をＸ軸、上下に延びる軸をＹ軸と呼ぶ。走査線はＸ軸に沿って延びており、表示領域１２５において、Ｘ軸に沿って配列された画素又は副画素を画素又は副画素の行と呼ぶ。表示領域１２５において、Ｙ軸に沿って配列された画素又は副画素を画素列又は副画素の列と呼ぶ。

次に、ＯＬＥＤ表示装置１０の詳細構造について説明する。図２は、ＯＬＥＤ表示装置１０の断面構造の一部を模式的に示す。図２に示すように、ＯＬＥＤ表示装置１０は、ＴＦＴ基板１００と、ＴＦＴ基板１００と対向する封止構造部とを含む。ここで、封止構造部の一例は、可撓性又は不撓性の封止基板２００である。封止構造部は、例えば、薄膜封止（ＴＦＥ：Ｔｈｉｎ Ｆｉｌｍ Ｅｎｃａｐｓｕｌａｔｉｏｎ）構造であってもよい。

ＴＦＴ基板１００は、絶縁基板１５１と封止構造部との間に配置された、複数の下部電極（例えば、アノード電極１６２）と、１つの上部電極（例えば、カソード電極１６６）と、複数の有機発光膜１６５とを含む。カソード電極１６６は、有機発光膜１６５（有機発光層１６５とも記す）からの光を封止構造部に向けて透過させる透明電極である。

１つのカソード電極１６６と１つのアノード電極１６２との間に、１つの有機発光膜１６５が配置されている。複数のアノード電極１６２は、同一面上（例えば、平坦化膜１６１の上）に配置され、１つのアノード電極１６２の上に１つの有機発光膜１６５が配置されている。

ＯＬＥＤ表示装置１０は、封止構造部に向かって立ち上がる複数のスペーサ１６４と、それぞれが複数のスイッチを含む複数の回路とを有する。複数の回路の各々は、絶縁基板１５１とアノード電極１６２との間に形成され、複数のアノード電極１６２の各々に供給する電流を制御する。

図２は、トップエミッション型の画素構造の例を示す。トップエミッション型の画素構造は、光が出射する側（図面上側）に、複数の画素に共通のカソード電極１６６が配置される。カソード電極１６６は、表示領域１２５の全面を完全に覆う形状を有する。本開示の特徴は、ボトムエミッション型の画素構造を有するＯＬＥＤ表示装置にも適用できる。ボトムエミッション型の画素構造は、透明アノード電極と反射カソード電極を有し、ＴＦＴ基板１００を介して外部に光を出射する。

以下、ＯＬＥＤ表示装置１０についてより詳しく説明する。ＴＦＴ基板１００は、表示領域１２５内に配列された副画素、及び、表示領域１２５の周囲の配線領域に形成された配線を含む。配線は、画素回路と、配線領域に配置された回路１３１、１３２、１３４とを接続する。

本実施形態の表示領域１２５は、デルタナブラ配置された副画素で構成されている。デルタナブラ配置の詳細は後述する。以下において、ＯＬＥＤ表示パネルを、デルタナブラパネルと呼ぶことがある。副画素は、赤（Ｒ）、緑（Ｇ）、又は青（Ｂ）のいずれかの色を表示する発光領域である。以下に説明する例は、上記三色の組により画像を表示する。

発光領域は、ＯＬＥＤ素子に含まれる。ＯＬＥＤ素子は、下部電極であるアノード電極、有機発光膜、及び上部電極であるカソード電極を含んで構成される。すなわち、複数のＯＬＥＤ素子は、１つのカソード電極１６６と、複数のアノード電極１６２と、複数の有機発光膜１６５により形成されている。

絶縁基板１５１は、例えばガラス又は樹脂で形成されており、不撓性又は可撓性基板である。なお、以下の説明において、絶縁基板１５１に近い側を下側、遠い側を上側と記す。ゲート絶縁膜１５６を介して、ゲート電極１５７が形成されている。ゲート電極１５７の層上に層間絶縁膜１５８が形成されている。

表示領域１２５内において、層間絶縁膜１５８上にソース電極１５９、ドレイン電極１６０が形成されている。ソース電極１５９、ドレイン電極１６０は、例えば、高融点金属又はその合金で形成される。ソース電極１５９、ドレイン電極１６０は、層間絶縁膜１５８のコンタクトホールに形成されたコンタクト部１６８、１６９によって、チャネル部１５５に接続されている。

ソース電極１５９、ドレイン電極１６０の上に、絶縁性の平坦化膜１６１が形成される。絶縁性の平坦化膜１６１の上に、アノード電極１６２が形成されている。アノード電極１６２は、平坦化膜１６１のコンタクトホールに形成されたコンタクト部によってドレイン電極１６０に接続されている。画素回路（ＴＦＴｓ）は、アノード電極１６２の下側に形成されている。

アノード電極１６２の上に、ＯＬＥＤ素子を分離する絶縁性の画素定義層（Ｐｉｘｅｌ Ｄｅｆｉｎｉｎｇ Ｌａｙｅｒ：ＰＤＬ）１６３が形成されている。ＯＬＥＤ素子は、積層された、アノード電極１６２、有機発光層１６５、及びカソード電極１６６（の部分）で構成される。発光領域ＯＬＥＤ素子は、画素定義層１６３の開口１６７に形成されている。

絶縁性のスペーサ１６４は、２つのアノード電極１６２の間における、画素定義層１６３の面上に形成されている。スペーサ１６４の頂面は画素定義層１６３の上面よりも高い（封止基板２００に近い）位置にあり、封止基板２００が変形した場合に、封止基板２００を支持して、ＯＬＥＤ素子と封止基板２００との間隔を維持する。

アノード電極１６２の上に、有機発光膜１６５が形成されている。有機発光膜１６５は、画素定義層１６３の開口１６７及びその周囲において、画素定義層１６３に付着している。有機発光膜１６５の上にカソード電極１６６が形成されている。カソード電極１６６は、透明電極である。カソード電極１６６は、有機発光膜１６５からの可視光の全て又は一部を透過させる。

画素定義層１６３の開口１６７に形成された、アノード電極１６２、有機発光膜１６５及びカソード電極１６６の積層膜が、ＯＬＥＤ素子を構成する。電流は画素定義層１６３の開口１６７のみに流れので、開口１６７において露出している有機発光膜１６５の領域が、ＯＬＥＤ素子の発光領域（副画素）である。カソード電極１６６は、分離して形成されているアノード電極１６２及び有機発光膜１６５（ＯＬＥＤ素子）に共通である。なお、カソード電極１６６の上には、不図示のキャップ層が形成されてもよい。

封止基板２００は、透明な絶縁基板であって、例えばガラス基板である。封止基板２００の光出射面（前面）に、λ／４位相差板２０１と偏光板２０２とが配置され、外部から入射した光の反射を抑制する。

［ドライバＩＣの構成］
図３Ａは、ドライバＩＣ１３４の論理要素を示す。ドライバＩＣ１３４は、ガンマ変換部３４１、相対輝度変換部３４２、逆ガンマ変換部３４３、駆動信号生成部３４４、及びデータドライバ３４５を含む。

ドライバＩＣ１３４は、不図示の主制御部から、映像信号及び映像信号用タイミング信号を受信する。映像信号は、連続する映像フレームのデータ（信号）を含む。ガンマ変換部３４１は、入力された映像信号に含まれるＲＧＢ階調値（信号）を、ＲＧＢ相対輝度値に変換する。より具体的には、ガンマ変換部３４１は、各映像フレームの各画素のＲ階調値、Ｇ階調値、Ｂ階調値を、Ｒ相対輝度値、Ｇ相対輝度値、Ｂ相対輝度値（単に輝度値とも呼ぶ）に変換する。画素の相対輝度値は、映像フレーム内で正規化された輝度値である。

相対輝度変換部３４２は、映像フレーム内の各画素のＲ、Ｇ、Ｂ相対輝度値を、ＯＬＥＤ表示パネルの副画素のＲ、Ｇ、Ｂ相対輝度値に変換する。副画素の相対輝度値は、ＯＬＥＤ表示パネルにおいて正規化された副画素の輝度値である。

後述するように、相対輝度変換部３４２は、表示ライン端の緑副画素を目立ちにくくするため、特定の１又は複数の副画素の相対輝度値を調整する。なお、相対輝度変換部３４２と異なる任意の機能部が、特定副画素の最終的な輝度値が調整されるように演算処理を実行してよい。

なお、表示すべき画像データの画素数と表示パネルの画素数は必ずしも一致するとは限らず、レンダリング処理によって見かけ上の解像度を向上させることもできる。その場合には、相対輝度変換部３４２は、レンダリング処理によりＯＬＥＤ表示パネルの副画素に割り当てられる副画素の相対輝度値を、調整する。

逆ガンマ変換部３４３は、相対輝度変換部３４２による演算後のＲ副画素、Ｇ副画素、Ｂ副画素の相対輝度値を、Ｒ副画素、Ｇ副画素、Ｂ副画素の階調値に変換する。データドライバ３４５は、Ｒ副画素、Ｇ副画素、Ｂ副画素の階調値に応じた駆動信号を、画素回路に送信する。

駆動信号生成部３４４は、入力された映像信号用タイミング信号を、ＯＬＥＤ表示パネルの表示制御用駆動信号に変換する。映像信号用タイミング信号は、データ転送レートを決定するドットクロック（ピクセルクロック）、水平同期信号、垂直同期信号、データイネーブル信号を含む。

駆動信号生成部３４４は、入力された映像信号用タイミング信号のドットクロック、データイネーブル信号、垂直同期信号、水平同期信号から、デルタナブラパネルのソースドライバ３５５、走査ドライバ１３１、及びエミッションドライバ１３２の制御信号（又は、パネルの駆動信号）を生成し、それらに出力する。

［画素回路］
基板１００上には、複数の副画素のアノード電極にそれぞれ供給する電流を制御する複数の画素回路が形成されている。図３Ｂは、画素回路の構成例を示す。各画素回路は、第１のトランジスタＴ１と、第２のトランジスタＴ２と、第３のトランジスタＴ３と、保持容量Ｃとを含む。画素回路は、副画素であるＯＬＥＤ素子Ｅ１の発光を制御する。トランジスタは、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）である。以下、第１のトランジスタＴ１～第３のトランジスタＴ３をそれぞれトランジスタＴ１～トランジスタＴ３と略記する。

トランジスタＴ２は副画素選択用のスイッチである。トランジスタＴ２はｐチャネル型ＴＦＴであり、ゲート端子は、走査線１０６に接続されている。ドレイン端子は、データ線１０５に接続されている。ソース端子は、トランジスタＴ１のゲート端子に接続されている。

トランジスタＴ１はＯＬＥＤ素子Ｅ１の駆動用のトランジスタ（駆動ＴＦＴ）である。トランジスタＴ１はｐチャネル型ＴＦＴであり、そのゲート端子はＴ２のソース端子に接続されている。トランジスタＴ１のソース端子は電源線１０８（Ｖｄｄ）に接続されている。ドレイン端子は、トランジスタＴ３のソース端子に接続されている。トランジスタＴ１のゲート端子とソース端子との間に保持容量Ｃ１が形成されている。

トランジスタＴ３は、ＯＬＥＤ素子Ｅ１への駆動電流の供給と停止を制御するスイッチである。トランジスタＴ３はｐチャネル型ＴＦＴであり、ゲート端子はエミッション制御線１０７に接続されている。トランジスタＴ３のソース端子はトランジスタＴ１のドレイン端子に接続されている。ドレイン端子は、ＯＬＥＤ素子Ｅ１に接続されている。

次に、画素回路の動作を説明する。走査ドライバ１３１が走査線１０６に選択パルスを出力し、トランジスタＴ２をＯＮ状態にする。データ線１０５を介してドライバＩＣ１３４から供給されたデータ電圧は、保持容量Ｃ１に格納される。保持容量Ｃ１は、格納された電圧を、１フレーム期間を通じて保持する。保持電圧によって、トランジスタＴ１のコンダクタンスがアナログ的に変化し、トランジスタＴ１は、発光諧調に対応した順バイアス電流をＯＬＥＤ素子Ｅ１に供給する。

トランジスタＴ３は、駆動電流の供給経路上に位置する。エミッションドライバ１３２は、エミッション制御線１０７に制御信号を出力して、トランジスタＴ３ＯＮ／ＯＦＦ状態を制御する。トランジスタＴ３がＯＮ状態のとき、駆動電流がＯＬＥＤ素子Ｅ１に供給される。トランジスタＴ３がＯＦＦ状態のとき、この供給が停止される。トランジスタＴ３のＯＮ／ＯＦＦ状態を制御することにより、１フィールド周期内の点灯期間（デューティ比）を制御することができる。

図３Ｃは、画素回路の他の構成例を示す。図３Ｂの画素回路との相違は、トランジスタＴ２ａと、トランジスタＴ３である。トランジスタＴ２ａは、図３ＢのトランジスタＴ２の機能（副画素選択用のスイッチ）と同じ機能を有するスイッチである。

トランジスタＴ３は、様々な目的で使用することができる。トランジスタＴ３は、例えば、ＯＬＥＤ素子Ｅ１間のリーク電流によるクロストークを抑制するために、一旦、ＯＬＥＤ素子Ｅ１のアノード電極を黒信号レベル以下の十分低い電圧にリセットする目的で使用しても良い。

他にも、トランジスタＴ３は、トランジスタＴ１の特性を測定する目的で使用してもよい。例えば、トランジスタＴ１を飽和領域、スイッチングトランジスタＴ３を線形領域で動作するようにバイアス条件を選んで、電源線１０８（Ｖｄｄ）から基準電圧供給線１０９（Ｖｒｅｆ）に流れる電流を測定すれば、トランジスタＴ１の電圧・電流変換特性を正確に測定することができる。副画素毎のトランジスタＴ１の電圧・電流変換特性の違いを補償するデータ信号を外部回路で生成すれば、均一性の高い表示画像を実現できる。

一方、トランジスタＴ１をオフ状態にしてトランジスタＴ３をリニア領域で動作させ、ＯＬＥＤ素子Ｅ１を発光させる電圧を基準電圧供給線１０９から印加すれば、副画素毎のＯＬＥＤ素子Ｅ１の電圧・電流特性を正確に測定することができる。例えば、長時間の使用によってＯＬＥＤ素子Ｅ１が劣化した場合にも、その劣化量を補償するデータ信号を外部回路で生成すれば、長寿命化を実現できる。

図３Ｂ及び３Ｃの画素回路は例であって、画素回路は他の回路構成を有してよい。図３Ｂ及び３Ｃの画素回路はｐチャネル型ＴＦＴを使用しているが、画素回路はｎチャネル型ＴＦＴを使用してもよい。

［デルタナブラパネルにおける画素配置］
図４は、デルタナブラパネルにおける画素配置を示す。図４は、表示領域１２５の一部の領域を模式的に示す。表示領域１２５は、面内に配置されている、複数の赤副画素４１Ｒ、複数の緑副画素４１Ｇ、及び複数の青副画素４１Ｂで構成されている。図４において、一つの赤副画素、一つの緑副画素、及び一つの青副画素が、例として、符号で指示されている。図４において、同一のハッチングの（丸い角の）四角は、同一色の副画素を示す。図４において、副画素の形状は四角であるが、副画素の形状は任意であって、例えば、六角形又は八角形であってもよい。

表示領域１２５は、Ｘ方向（第１方向の例）に配列されている複数の副画素列４２を含む。図４において、一つの副画素列が、例として、符号４２で指示されている。副画素列４２は、図４において、Ｙ方向（第２方向の例）に配列されている副画素で構成されている。Ｘ方向は、図４において左から右に向かう方向（Ｘ軸に沿った方向）であり、Ｙ方向は、上から下に向かう方向（Ｙ軸に沿った方向）である。Ｘ方向とＹ方向は、副画素が配置されている面内において垂直である。

副画素列４２は、所定ピッチで交互に配列された赤副画素４１Ｒ、緑副画素４１Ｇ及び青副画素４１Ｂで構成されている。図４の例において、赤副画素４１Ｒ、青副画素４１Ｂ、及び緑副画素４１Ｇは、この順で配列されている。隣接する副画素列４２の位置は、Ｙ方向においてずれており、副画素列４２の副画素は、Ｙ方向において、隣接する副画素列４２の他の二色の副画素の間にある。

図４の例において、隣接する副画素列４２は半ピッチずれている。１ピッチは、同一色の副画素の間のＹ方向における距離である。例えば、緑副画素４１Ｇは、Ｙ方向において、隣接副画素列４２における赤副画素４１Ｒと青副画素４１Ｂの中央に位置している。

表示領域１２５は、Ｙ方向に配列されている複数の副画素行４３を含む。図４において、一つの緑の副画素行が、例として、符号４３で指示されている。副画素行４３は、Ｘ方向に所定ピッチで配列されている副画素で構成されている。図４の例において、各副画素行４３は、同一色の副画素で構成されている。副画素行４３は、他の２色の副画素行にＹ軸に沿っておいて挟まれている。

副画素行４３の副画素は、Ｘ方向において、隣接する副画素行４３の隣接する二つの副画素の間に位置する。図４の例において、隣接する副画素行４３は半ピッチずれている。１ピッチは、副画素行４３において隣接する副画素の間の距離である。副画素は、Ｘ方向において、隣接する副画素行４３の隣接する二つの副画素の中央に位置する。

なお、本実施形態においては、便宜的に、Ｘ軸に沿って延びる副画素ラインを副画素行、Ｙ軸に沿って延びる副画素ラインを副画素列と呼ぶが、副画素行及び副画素列の方向は、これに限定されない。

表示領域１２５は、マトリックス状に配置されている、第１種パネル画素５１及び第２種パネル画素５２の、２種類のパネル画素を含む。以下において、表示パネルの画素をパネル画素又は単に画素と呼び、映像フレーム内の画素をフレーム画素又は単に画素と呼ぶ。

図４において、一つの第１種パネル画素のみが、例として、符号５１で指示されている。また、一つの第２種パネル画素のみが、例として、符号５２で指示されている。第１種パネル画素及び第２種パネル画素の一方が、デルタナブラ配置におけるデルタ画素であり、もう一方がナブラ画素である。

図４において、いくつかの第１種パネル画素５１が、一つの頂点が左側にあり、二つの頂点が右側にある三角形で示されている。また、いくつかの第２種パネル画素５２が、一つの頂点が右側にあり、二つの頂点が左側にある三角形で示されている。図４における右側がＸ方向の側であり、左側がその反対側である。なお、パネル画素５１を第２種パネル画素と呼び、パネル画素５２を第１種パネル画素と呼んでもよい。

第１種パネル画素５１及び第２種パネル画素５２は、それぞれ、一つ緑副画素４１Ｇと、当該緑副画素４１Ｇに隣接する副画素列４２において、当該緑副画素４１Ｇに隣接する（最も近い）赤副画素４１Ｒ及び青副画素４１Ｂで構成されている。

第１種パネル画素５１において、赤副画素４１Ｒ及び青副画素４１は、同一の副画素列４２において連続して配置されている。緑副画素４１Ｇが含まれる副画素列４２は、赤副画素４１Ｒ及び青副画素４１が含まれる副画素列４２に、Ｘ方向の反対側、つまり、図４における左側に隣接している。緑副画素４１Ｇは、Ｙ軸に沿って、赤副画素４１Ｒと青副画素４１Ｂの間、より具体的には中央に位置している。

第２種パネル画素５２において、赤副画素４１Ｒ及び青副画素４１は、同一の副画素列４２において連続して配置されている。緑副画素４１Ｇが含まれる副画素列４２は、赤副画素４１Ｒ及び青副画素４１が含まれる副画素列４２に、Ｘ方向の側、つまり、図４における右側に隣接している。緑副画素４１Ｇは、Ｙ軸に沿って、赤副画素４１Ｒと青副画素４１Ｂの間、より具体的には中央に位置している。

表示領域１２５は、Ｘ軸に沿って延び、Ｙ軸に沿って配列されている複数のパネル画素行（Ｘ軸に沿って延びる画素ライン）を含む。複数のパネル画素行は、第１種パネル画素行６１及び第２種パネル画素行６２の２種類のパネル画素行で構成されている。図４において、一つの第１種パネル画素行が、例として、符号６１で指示されている。また、一つの第２種パネル画素行が、例として、符号６２で指示されている。

第１種パネル画素行６１は、Ｘ方向に配列された第１種パネル画素５１で構成されている。第２種パネル画素行６２は、Ｘ方向に配列された第２種パネル画素５２で構成されている。表示領域１２５において、第１種パネル画素行６１及び第２種パネル画素行６２は、Ｙ方向において交互に配列されている。

表示領域１５２は、Ｙ軸に沿って延び、Ｘ軸に沿って配列されている複数のパネル画素列（Ｙ方軸に沿って延びる画素ライン）６３を含む。図４において、一つのパネル画素列が、例として、符号６３で指示されている。各パネル画素列６３は、Ｙ軸に沿って所定ピッチで交互に配列された、第１種パネル画素５１及び第２種パネル画素５２で構成されている。

［副画素の輝度データの補正］
以下において、副画素の輝度値を補正する方法を説明する。ドライバＩＣ１３４は、映像フレームの画像データから変換した表示パネルの輝度データにおいて、特定の副画素の輝度値を補正する。より具体的には、ドライバＩＣ１３４は、表示領域１２５内でＸ軸に沿って延びる表示ラインにおいて、そのライン端の緑副画素の輝度値が低下するように、輝度データを補正する。これにより、表示ライン端で視認される色の所望の色からの変化を低減する。

上述のように、ドライバＩＣ１３４は、映像フレームの画像データから表示パネルの輝度データを生成する。輝度データは、表示パネルの副画素それぞれの輝度値（相対輝度値又は絶対輝度値）を示す。ドライバＩＣ１３４は、輝度データにおいて、ライン端の緑副画素の輝度値が０より大きい表示ラインにおいて、当該緑副画素の輝度値を低下させる。以下において、緑副画素の輝度値を０に設定する例が説明される。

表示ラインは、輝度値が０より大きく一方向に連続するパネル画素で構成される。パネル画素の輝度値は、構成する副画素の輝度値に基づき、１以上の副画素の輝度値が０より大きい場合、そのパネル画素の輝度値は０より大きい。表示ラインの外側で表示ラインに沿って隣接するパネル画素の輝度値は、０又は表示ライン端のパネル画素の輝度値よりも所定値以上小さい。所定値は、例えば、予め設定された定数又は表示ライン端のパネル画素の輝度値の所定割合である。

パネル画素の輝度値は、それを構成する三つの副画素の輝度値から予め設定された方法で計算できる。なお、表示ラインに沿って、表示ラインの端のパネル画素に隣接する画素の輝度は０と設定されていてもよい。このように、表示ラインの端は、表示ラインに沿って隣接するパネル画素の輝度値に基づき決定される。

ここで、Ｘ軸に沿って延びる白のパネル画素からなる表示ラインを例として説明する。図５Ａは、Ｘ軸に沿って延びる白表示ラインの例７１を示す。表示ライン７１は、三つのパネル画素７２Ａ、７２Ｂ及び７２Ｃで構成されている。パネル画素７２Ａ、７２Ｂ及び７２Ｃは、それぞれ、点灯した赤副画素、青副画素及び緑副画素で構成されている。

Ｘ軸に沿って延びる表示ライン７１は、第１種パネル画素行６１に含まれている。表示ライン７１は、二つのライン端を有する。一方のライン端（図５Ａにおける左端）に、緑副画素７３Ｇが配置されている。他方のライン端（図５Ａにおける右端）に、赤副画素及び青副画素が配置されている。

表示ライン７１の左端のパネル画素７２Ａの左隣のパネル画素の輝度値は０である。右端のパネル画素７２Ｃの右隣のパネル画素の輝度値は０である。さらに、表示ライン７１を構成するパネル画素７２Ａ、７２Ｂ及び７２Ｃそれぞれが隣接する表示ライン７１外のパネル画素の輝度値は０（消灯状態）である。表示ライン７１は、消灯状態のパネルパ画素で囲まれている。

表示ライン７１のライン端の緑副画素７３Ｇの輝度値は０に設定される。図５Ｂは緑副画素７３Ｇが消灯により削除された表示ライン７１を示す。緑の視感度は、赤、青及び緑の３色中最も高い。このため、パネル画素７２Ｂ及び７２Ｃの緑副画素のように、点灯した赤副画素と青副画素に挟まれている緑副画素は、他の色の副画素と適切に混色されるが、表示ライン７１から突出している緑副画素７３Ｇは目立ちやすく、ユーザは、白ではなく、緑副画素７３Ｇの緑を視覚にとらえやすい。緑副画素７３Ｇを消灯する（輝度値を０に設定する）ことで、表示ライン７１の左端において緑の点がユーザに視認されるのを防ぐことができる。

図６Ａは、Ｘ軸に沿って延びる白表示ラインの例７５を示す。表示ライン７５は、四つのパネル画素７６Ａ、７６Ｂ、７６Ｃ及び７６Ｄで構成されている。パネル画素７６Ａ、７６Ｂ、７６Ｃ及び７６Ｄは、それぞれ、点灯した赤副画素、青副画素及び緑副画素で構成されている。

Ｘ軸に沿って延びる表示ライン７５は、第２種パネル画素行６２に含まれている。表示ライン７５は、二つのライン端を有する。一方のライン端（図６Ａにおける右端）に、緑副画素７７Ｇが配置されている。他方のライン端（図６Ａにおける左端）に、赤副画素及び青副画素が配置されている。

表示ライン７５の右端のパネル画素７６Ａの右隣のパネル画素の輝度値は０である。左端のパネル画素７６Ｄの左隣のパネル画素の輝度値は０である。さらに、表示ライン７５を構成するパネル画素７６Ａ、７６Ｂ、７６Ｃ及び７６Ｄそれぞれが隣接する表示ライン７５外のパネル画素の輝度値は０（消灯状態）である。表示ライン７５は、消灯状態のパネルパ画素で囲まれている。

上述のように、表示ライン７５のライン端の緑副画素７７Ｇの輝度値は０に設定される。図６Ｂは緑副画素７７Ｇが消灯により削除された表示ライン７５を示す。表示ライン７５から突出している緑副画素７７Ｇを消灯することで、表示ライン７５の右端において緑の点がユーザに視認されるのを防ぐことができる。

図７Ａは、Ｘ軸に沿って延びる白表示ラインの例８１を示す。表示ライン８１は、七つのパネル画素８２Ａ～８２Ｇで構成されている。パネル画素８２Ａ～８２Ｇは、それぞれ、点灯した赤副画素、青副画素及び緑副画素で構成されている。

Ｘ軸に沿って延びる表示ライン８１は、第１種パネル画素行６１に含まれている。表示ライン８１は、二つのライン端を有する。一方のライン端（図７Ａにおける左端）に、緑副画素８３Ｇが配置されている。他方のライン端（図７Ａにおける右端）に、赤副画素及び青副画素が配置されている。

表示ライン８１の左端のパネル画素８２Ａの左隣のパネル画素の輝度値は０である。右端のパネル画素８２Ｇの右隣のパネル画素の輝度値は０である。さらに、表示ライン８１を構成するパネル画素８２Ａ～８２Ｇそれぞれが隣接する表示ライン８１外のパネル画素の輝度値は０（消灯状態）である。表示ライン８１は、消灯状態のパネルパ画素で囲まれている。

上述のように、表示ライン８１のライン端の緑副画素８３Ｇの輝度値は０に設定される。図７Ｂは緑副画素８３Ｇが消灯により削除された表示ライン８１を示す。表示ライン８１から突出している緑副画素８３Ｇを消灯することで、表示ライン８１の左端において緑の点がユーザに視認されるのを防ぐことができる。

図８Ａは、Ｘ軸に沿って延びる白表示ラインの例８５を示す。表示ライン８５は、七つのパネル画素８６Ａ～８６Ｇで構成されている。パネル画素８６Ａ～８６Ｇは、それぞれ、点灯した赤副画素、青副画素及び緑副画素で構成されている。

Ｘ軸に沿って延びる表示ライン８５は、第２種パネル画素行６２に含まれている。表示ライン８５は、二つのライン端を有する。一方のライン端（図８Ａにおける右端）に、緑副画素８７Ｇが配置されている。他方のライン端（図８Ａにおける左端）に、赤副画素及び青副画素が配置されている。

表示ライン８５の右端のパネル画素８６Ａの右隣のパネル画素の輝度値は０である。左端のパネル画素８６Ｇの左隣のパネル画素の輝度値は０である。さらに、表示ライン８５を構成するパネル画素８６Ａ～８６Ｇそれぞれが隣接する表示ライン８５外のパネル画素の輝度値は０（消灯状態）である。表示ライン８５は、消灯状態のパネルパ画素で囲まれている。

上述のように、表示ライン８５のライン端の緑副画素８７Ｇの輝度値は０に設定される。図８Ｂは緑副画素８７Ｇが消灯により削除された表示ライン８５を示す。表示ライン８５から突出している緑副画素８７Ｇを消灯することで、表示ライン８５の右端において緑の点がユーザに視認されるのを防ぐことができる。

図５Ａ～８Ｂを参照して説明したように、Ｘ軸に沿って延びる表示ラインの一方のライン端の副画素の数は２であり、他方のライン端の副画素の数は１である。さらに、一方のライン端の副画素は、赤副画素及び青副画素であり、他方のライン端の副画素は緑副画素である。

図５Ａ及び７Ａを参照して説明したように、第１種パネル画素行６１内の点灯パネル画素で構成される表示ラインは、左側ライン端に緑副画素を有する。図６Ａ及び８Ａを参照して説明したように、第２種パネル画素行６２内の点灯パネル画素で構成される表示ラインは、右側ライン端に緑副画素を有する。

図５Ａ～８Ｂを参照した例において、表示ラインに沿って表示ラインに隣接するパネル画素の輝度値は０である。例えば、表示ライン７１の左端パネル画素７２Ａの左側に隣接するパネル画素の輝度値は０である。また、右端パネル画素７２Ｃの右側に隣接するパネル画素の輝度値は０である。他の例において、表示ラインに沿って表示ラインに隣接するパネル画素の輝度値は０より大きい値であって、表示ライン端のパネル画素よりも所定値以上小さい値であってもよい。

ドライバＩＣ１３４は、ライン端の（点灯した）緑副画素を含む表示ラインを特定し、当該緑副画素の輝度値を０に設定する。図５Ａ～８Ｂを参照して説明した例において、表示ラインは黒（非点灯）のパネル画素で囲まれている。ドライバＩＣ１３４は、特定の条件を満たす表示ラインを選択し、選択した表示ラインにおいてライン端の緑副画素の輝度値を０に設定してもよい。または、ドライバＩＣ１３４は、全ての表示ラインにおいてライン端の緑副画素の輝度値を０に設定してもよい。

ドライバＩＣ１３４は、ライン端の緑副画素を含むパネル画素に表示ライン外でＸ軸及びＹ軸に沿って隣接する全てのパネル画素の輝度値が０である表示ラインを選択し、選択した表示ラインにおいてライン端の緑副画素の輝度値を０に設定してもよい。ドライバＩＣ１３４は、例えば、図５Ａ～８Ｂを参照して説明した例のように、黒（非点灯）のパネル画素で囲まれている表示ラインを選択してもよい。

図５Ａ～８Ｂの例と異なり、白と異なる１色又は複数色のパネル画素で構成されている表示ラインにおいても、ドライバＩＣ１３４は、ライン端の緑副画素の輝度値を０に設定してもよい。ドライバＩＣ１３４は、緑の要素を含む特定の１又は複数の色（混色）の表示ラインを選択し、選択した表示ラインにおいてライン端の緑副画素の輝度値を０に設定してもよい。

ドライバＩＣ１３４は、ライン端の緑副画素の輝度値を０以外の値に低下させてもよい。ドライバＩＣ１３４は、例えば、所定割合輝度値を低下させる、又は、表示ラインの外側で隣接するパネル画素の輝度値に応じて、緑副画素の低下量を決定してもよい。例えば、隣接するパネル画素の緑の副画素の輝度値と一致させてもよい。

一般に人間の目は視感度が高い色を輝度の中心点として認識し、それより視感度の低い周辺の色を輝度の中心点に対して混色させやすいという性質がある。このため、パネル画素の中心付近に緑の副画素がある状態で混色させることが望ましい。しかし緑の副画素が表示ラインの端にある場合、周辺に混色させるべき色が無いため、緑の点として目立ちやすくなってしまう。上述のようにライン端の緑副画素を消灯することで、１パネル画素分内側の緑副画素に対して新たな表示ライン端の赤副画素と青副画素がうまく混色される。

Ｘ軸に沿って延びる表示ラインにおいて、ライン端の緑副画素の輝度値を低下させることは、表示ライン周囲の黒部分に影響を与えない。そのため、表示ラインに隣接する図形に影響が無く、正しい図形を表示することができる。本手法は、例えば、繁体字の漢字のような複雑なパターンの補正に適している。

ライン端の緑副画素の輝度値を低下させると、表示ライン全体における緑のトータル輝度が低下する。このため、表示ラインが本来意図した色と異なる色と認識される可能性がある。そこで、一例は、ライン端の緑副画素の輝度値の低下に応じて、表示ライン内の他の副画素の輝度値を補正する。以下においては、緑副画素の輝度値を０に設定する例が説明されるが、０と異なる値に設定される場合も同様に説明が適用できる。

図９は、図５Ｂに示す緑副画素７３Ｇが消灯された表示ライン７１の輝度データにおける補正量を示す。ドライバＩＣ１３４は、表示ライン７１内における赤副画素それぞれの輝度値を元の値の６７％に低下させ（低下率３３％）、青副画素それぞれの輝度値を元の値の６７％に低下させる（低下率３３％）。緑副画素の輝度値は元の値（１００％）に維持される。

表示ライン７１は、三つのパネル画素で構成されており、一つのパネル画素の緑副画素を消灯することで、緑副画素の総輝度値は元の値の２／３（６７％）に低下する（低下率３３％）。したがって、赤及び青それぞれの輝度値を元の値の６７％に低下させることで、表示ライン７１における全ての色の総輝度値の比を一定に維持し、表示ライン７１を白に適切に維持できる。

図１０は、図６Ｂに示す緑副画素７７Ｇが消灯された表示ライン７５の輝度データにおける補正量を示す。ドライバＩＣ１３４は、表示ライン７５内における赤副画素それぞれの輝度値を元の値の７５％に低下させ（低下率２５％）、青副画素それぞれの輝度値を元の値の７５％に低下させる（低下率２５％）。緑副画素の輝度値は元の値（１００％）に維持される。

表示ライン７５は、四つのパネル画素で構成されており、一つのパネル画素の緑副画素を消灯することで、緑副画素の総輝度値は元の値の３／４（７５％）に低下する（低下率２５％）。したがって、赤及び青それぞれの輝度値を元の値の７５％に低下させることで、表示ライン７５における全ての色の総輝度値の比を一定に維持し、表示ライン７５を白に適切に維持できる。

ドライバＩＣ１３４は、白と異なる色を示す表示ラインにおいても、緑副画素の消灯に応じて、残りの副画素の輝度値を補正してよい。ドライバＩＣ１３４は、緑副画素の消灯より低下する表示ラインにおける緑副画素の総輝度値の低下率と同率だけ、赤副画素及び青副画素それぞれの総輝度値を低下させる。これにより、緑副画素消灯前後における総輝度値の比が、赤色、青色及び緑色の間で維持される。

設計によっては、赤及び青の総輝度値の低下率が、緑副画素の消灯による緑の総輝度値の低下率と異なっていてもよい。赤及び青の総輝度値を低下させることで、緑副画素の消灯による表示ラインの色への影響を低減できる。上記例において、赤及び青の総輝度値の低下率は同一であるが、これらが異なっていてもよい。赤及び青の総輝度値の低下率が同一であることで、総輝度値の補正による表示ラインの色の変化を低減できる。

図１１は、図７Ｂに示す緑副画素８３Ｇが消灯された表示ライン８１の輝度データにおける補正量を示す。補正量は０であり、残された全ての副画素の輝度値は元の値（１００％）に維持される。図１２は、図８Ｂに示す緑副画素８７Ｇが消灯された表示ライン８５の輝度データにおける補正量を示す。補正量は０であり、残された全ての副画素の輝度値は元の値（１００％）に維持される。

表示ライン８１及び８５は、それぞれ、七つのパネル画素で構成されている。表示ラインを構成するパネル画素が特定の数を超える場合、ライン端の緑副画素の消灯の表示ラインの色に対する影響は小さい。そのため、規定数を超えるパネル画素で構成される表示ラインにおいて、緑副画素の消灯に応じた残された副画素の輝度値の補正は省略される。設計によっては、表示ラインを構成するパネル画素数によらず、残りの副画素の輝度値を補正してもよく、残りの副画素の輝度値の補正を行わなくてもよい。

例えば、Ｘ軸に沿って連続する暗い（例えば輝度値０）のパネル画素の周囲が明るいパネル画素（例えば白パネル画素）で囲まれている場合、暗いラインが視認される。暗いラインを挟む明るい表示ラインの一方の表示ライン端の緑副画素は目立ちやすい。上述のように暗いパネル画素に隣接する表示ライン端の緑副画素の輝度値を低下させることで、当該緑副画素が目立ちにくくすることができる。

次に、単一表示画素（第１パネル画素の例）のための補正を説明する。図１３Ａは、単一表示画素の例９１を示す。単一表示画素９１は、輝度値が０より大きく、周囲を黒のパネル画素で囲まれている。つまり、単一表示画素９１の周囲を囲む八つのパネル画素の輝度値は０である。八つの隣接パネル画素は、全方位において隣接するパネル画素である。単一表示画素９１の緑副画素９２Ｇは、表示ライン端の緑副画素と同様に他の副画素より目立ち、緑の点として認識され得る。

表示ラインのように緑副画素９２Ｇの輝度値を低下させると、単一表示画素９１の色が大きく変化してしまう。そこで、ドライバＩＣ１３４は、緑副画素９２Ｇに隣接するパネル画素（第２パネル画素）において、赤副画素及び青副画素を点灯する（輝度値を０より大きい値に設定する）。これにより、緑副画素９２Ｇをより目立ちにくくすることができる。

図１３Ｂは、単一表示画素９１及び新たに点灯された赤副画素９３Ｒ及び青副画素９３Ｂを示す。赤副画素９３Ｒ及び青副画素９３Ｂは、緑副画素９２Ｇに隣接するパネル画素の副画素である。緑副画素９２Ｇは赤副画素９３Ｒ及び青副画素９３Ｂと、単一表示画素９１の赤副画素及び青副画素とに挟まれている。

図１４Ａは、単一表示画素９１及び新たに点灯された赤副画素９３Ｒ及び青副画素９３Ｂの輝度値の例を示す。赤副画素９３Ｒ及び青副画素９３Ｂの追加により、赤色及び青色の総輝度値が増加し得る。そこで、ドライバＩＣ１３４は、単一表示画素９１の赤副画素及び青副画素の輝度値を低下させる。また、追加される赤副画素９３Ｒ及び青副画素９３Ｂには、単一表示画素９１の赤副画素及び青副画素と同一の輝度値が与えられる。

図１４Ａが示す例において、単一表示画素９１の赤副画素及び青副画素の輝度値は半分に低下している。上述のように、追加された赤副画素９３Ｒ及び青副画素９３Ｂには、単一表示画素９１の赤副画素及び青副画素と同一の輝度値が与えられる。緑副画素９２Ｇの輝度値は維持されている。これにより、赤色、青色及び緑色の総輝度値が、赤副画素９３Ｒ及び青副画素９３Ｂの追加前後で維持され、表示色を維持できる。

上述のように単一表示画素９１に対して赤副画素９３Ｒ及び青副画素９３Ｂを追加すると、単一表示画素と二つのパネル画素で構成されている表示ラインとの区別が困難となる。そこで、一例において、ドライバＩＣ１３４は、単一表示画素及び追加された赤副画素及び青副画素の総輝度値を低下させる。

具体的には、緑副画素９２Ｇの輝度値を所定率低下させる。ドライバＩＣ１３４は、さらに、単一表示画素９１の赤副画素及び青副画素それぞれの輝度値を同率だけ低下させ、さらに、低下された輝度値を半分にした値を、単一表示画素９１の赤副画素及び青副画素並びに追加された赤副画素９３Ｒ及び青副画素９３Ｂに与える。

図１４Ｂは、低下された輝度値の例を示す。単一表示画素９１及赤副画素９３Ｒ及び青副画素９３Ｂの赤色、青色、及び緑色の総輝度値は、単一表示画素９１の元の総輝度値の７０％である（３０％低下）。二つの赤副画素には同一の輝度値が与えられ、二つの青副画素には同一の輝度値が与えられている。

以上、本発明の実施形態を説明したが、本発明が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。

１０ ＯＬＥＤ表示装置、４１Ｂ 青副画素、４１Ｇ 緑副画素、４１Ｒ 赤副画素、４２ 副画素列、４３ 副画素行、５１ 第１種パネル画素、５２ 第２種パネル画素、６１ 第１種パネル画素行、６２ 第２種パネル画素行、６３ パネル画素列、１００ ＴＦＴ基板、１１４ カソード電極形成領域、１２５ 表示領域、１３１ 走査ドライバ、１３２ エミッションドライバ、１３３ 保護回路、１５１ 絶縁基板、１５２ 表示領域、３４１ ガンマ変換部、３４２ 相対輝度変換部、３４３ 逆ガンマ変換部、３４４ 駆動信号生成部、３４５ データドライバ、３５５ ソースドライバ

Claims (11)

1. 複数のパネル画素ラインを含む表示パネルと、
   前記表示パネルを制御する制御部と、を含み、
   前記複数のパネル画素ラインは、
   それぞれ第１方向に配列された複数の第１種パネル画素からなる、第１種パネル画素ラインと、
   それぞれ前記第１方向に配列された複数の第２種パネル画素からなる、第２種パネル画素ラインと、
   を含み、
   前記第１種パネル画素ラインと前記第２種パネル画素ラインとは、前記第１方向に垂直な第２方向に交互に配列されており、
   前記第１種パネル画素は、前記第２方向に配列された第１赤副画素及び第１青副画素、並びに、前記第１赤副画素及び前記第１青副画素に対して前記第１方向と反対の側に配置され、かつ、前記第２方向において前記第１赤副画素及び前記第１青副画素の間に配置されている第１緑副画素、から構成され、
   前記第２種パネル画素は、前記第２方向に配列された第２赤副画素及び第２青副画素、並びに、前記第２赤副画素及び前記第２青副画素に対して前記第１方向の側に配置され、かつ、前記第２方向において前記第２赤副画素及び前記第２青副画素の間に配置されている第２緑副画素、から構成され、
   前記制御部は、
   映像フレームの画像データを受信し、
   前記画像データから、前記表示パネルの輝度データを生成し、
   前記表示パネルの輝度データにおいて、前記第１方向において連続する輝度が０より大きい複数のパネル画素で構成され、表示ライン端に位置する緑副画素の輝度値が０より大きい第１表示ラインにおいて、前記緑副画素の輝度値を低下させ、
   前記表示パネルの輝度データにおいて、前記第１表示ラインに含まれる赤副画素及び青副画素の輝度値を低下させる、
   表示装置。
2. 複数のパネル画素ラインを含む表示パネルと、
   前記表示パネルを制御する制御部と、を含み、
   前記複数のパネル画素ラインは、
   それぞれ第１方向に配列された複数の第１種パネル画素からなる、第１種パネル画素ラインと、
   それぞれ前記第１方向に配列された複数の第２種パネル画素からなる、第２種パネル画素ラインと、
   を含み、
   前記第１種パネル画素ラインと前記第２種パネル画素ラインとは、前記第１方向に垂直な第２方向に交互に配列されており、
   前記第１種パネル画素は、前記第２方向に配列された第１赤副画素及び第１青副画素、並びに、前記第１赤副画素及び前記第１青副画素に対して前記第１方向と反対の側に配置され、かつ、前記第２方向において前記第１赤副画素及び前記第１青副画素の間に配置されている第１緑副画素、から構成され、
   前記第２種パネル画素は、前記第２方向に配列された第２赤副画素及び第２青副画素、並びに、前記第２赤副画素及び前記第２青副画素に対して前記第１方向の側に配置され、かつ、前記第２方向において前記第２赤副画素及び前記第２青副画素の間に配置されている第２緑副画素、から構成され、
   前記制御部は、
   映像フレームの画像データを受信し、
   前記画像データから、前記表示パネルの輝度データを生成し、
   前記表示パネルの輝度データにおいて、前記第１方向において連続する輝度が０より大きい複数のパネル画素で構成され、表示ライン端に位置する緑副画素の輝度値が０より大きい第１表示ラインにおいて、前記緑副画素の輝度値を低下させ、
   前記第１表示ラインにおいて、前記緑副画素の輝度値を０に設定する、
   表示装置。
3. 請求項１に記載の表示装置であって、
   前記制御部は、
   前記第１表示ラインの全ての赤副画素及び青副画素の輝度値を同率だけ低下させる、
   表示装置。
4. 請求項３に記載の表示装置であって、
   前記同率は、前記緑副画素の輝度値を低下させることによる前記第１表示ラインにおける緑副画素の総輝度値の低下率と等しい、
   表示装置。
5. 請求項１に記載の表示装置であって、
   前記制御部は、
   前記第１表示ラインが予め設定された数未満のパネル画素で構成される場合に、前記第１表示ラインに含まれる赤副画素及び青副画素の輝度値を低下させる、
   表示装置。
6. 複数のパネル画素ラインを含む表示パネルと、
   前記表示パネルを制御する制御部と、を含み、
   前記複数のパネル画素ラインは、
   それぞれ第１方向に配列された複数の第１種パネル画素からなる、第１種パネル画素ラインと、
   それぞれ前記第１方向に配列された複数の第２種パネル画素からなる、第２種パネル画素ラインと、
   を含み、
   前記第１種パネル画素ラインと前記第２種パネル画素ラインとは、前記第１方向に垂直な第２方向に交互に配列されており、
   前記第１種パネル画素は、前記第２方向に配列された第１赤副画素及び第１青副画素、並びに、前記第１赤副画素及び前記第１青副画素に対して前記第１方向と反対の側に配置され、かつ、前記第２方向において前記第１赤副画素及び前記第１青副画素の間に配置されている第１緑副画素、から構成され、
   前記第２種パネル画素は、前記第２方向に配列された第２赤副画素及び第２青副画素、並びに、前記第２赤副画素及び前記第２青副画素に対して前記第１方向の側に配置され、かつ、前記第２方向において前記第２赤副画素及び前記第２青副画素の間に配置されている第２緑副画素、から構成され、
   前記制御部は、
   映像フレームの画像データを受信し、
   前記画像データから、前記表示パネルの輝度データを生成し、
   前記表示パネルの輝度データにおいて、前記第１方向において連続する輝度が０より大きい複数のパネル画素で構成され、表示ライン端に位置する緑副画素の輝度値が０より大きい第１表示ラインにおいて、前記緑副画素の輝度値を低下させ、
   前記パネル画素の輝度データにおいて、周囲を囲む全てのパネル画素の輝度が０である第１パネル画素に前記第１パネル画素の緑副画素の側で隣接する第２パネル画素において、赤副画素及び青副画素の輝度値を０より大きい値に設定する、
   表示装置。
7. 請求項６に記載の表示装置であって、
   前記制御部は、
   前記第１パネル画素の赤副画素及び青副画素の輝度値を低下させ、
   前記第１パネル画素の赤副画素と同一輝度値を前記第２パネル画素の赤副画素に与え、前記第１パネル画素の青副画素と同一輝度値を前記第２パネル画素の青副画素に与える、
   表示装置。
8. 請求項７に記載の表示装置であって、
   前記制御部は、
   前記第１パネル画素の赤副画素及び青副画素の輝度値を半分に低下させる、
   表示装置。
9. 請求項７に記載の表示装置であって、
   前記制御部は、
   前記第１パネル画素の緑副画素の輝度値を所定率だけ低下させ、
   前記第１パネル画素の赤副画素及び青副画素それぞれに、前記第１パネル画素の赤副画素及び青副画素それぞれの輝度値を前記所定率だけ低下させた値の半分の値を与える、
   表示装置。
10. 表示装置の制御方法であって、
    前記表示装置は、複数のパネル画素ラインを含む表示パネルを含み、
    前記複数のパネル画素ラインは、
    それぞれ第１方向に配列された複数の第１種パネル画素からなる、第１種パネル画素ラインと、
    それぞれ前記第１方向に配列された複数の第２種パネル画素からなる、第２種パネル画素ラインと、
    を含み、
    前記第１種パネル画素ラインと前記第２種パネル画素ラインとは、前記第１方向に垂直な第２方向に交互に配列されており、
    前記第１種パネル画素は、前記第２方向に配列された第１赤副画素及び第１青副画素、並びに、前記第１赤副画素及び前記第１青副画素に対して前記第１方向と反対の側に配置され、かつ、前記第２方向において前記第１赤副画素及び前記第１青副画素の間に配置されている第１緑副画素、から構成され、
    前記第２種パネル画素は、前記第２方向に配列された第２赤副画素及び第２青副画素、並びに、前記第２赤副画素及び前記第２青副画素に対して前記第１方向の側に配置され、かつ、前記第２方向において前記第２赤副画素及び前記第２青副画素の間に配置されている第２緑副画素、から構成され、
    前記制御方法は、
    映像フレームの画像データを受信し、
    前記画像データから、前記表示パネルの輝度データを生成し、
    前記表示パネルの輝度データにおいて、前記第１方向において連続する輝度が０より大きい複数のパネル画素で構成され、表示ライン端に位置する緑副画素の輝度値が０より大きい第１表示ラインにおいて、前記緑副画素の輝度値を低下させ、
    前記表示パネルの輝度データにおいて、前記第１表示ラインに含まれる赤副画素及び青副画素の輝度値を低下させる、
    表示装置の制御方法。
11. 表示装置の制御方法であって、
    前記表示装置は、複数のパネル画素ラインを含む表示パネルを含み、
    前記複数のパネル画素ラインは、
    それぞれ第１方向に配列された複数の第１種パネル画素からなる、第１種パネル画素ラインと、
    それぞれ前記第１方向に配列された複数の第２種パネル画素からなる、第２種パネル画素ラインと、
    を含み、
    前記第１種パネル画素ラインと前記第２種パネル画素ラインとは、前記第１方向に垂直な第２方向に交互に配列されており、
    前記第１種パネル画素は、前記第２方向に配列された第１赤副画素及び第１青副画素、並びに、前記第１赤副画素及び前記第１青副画素に対して前記第１方向と反対の側に配置され、かつ、前記第２方向において前記第１赤副画素及び前記第１青副画素の間に配置されている第１緑副画素、から構成され、
    前記第２種パネル画素は、前記第２方向に配列された第２赤副画素及び第２青副画素、並びに、前記第２赤副画素及び前記第２青副画素に対して前記第１方向の側に配置され、かつ、前記第２方向において前記第２赤副画素及び前記第２青副画素の間に配置されている第２緑副画素、から構成され、
    前記制御方法は、
    映像フレームの画像データを受信し、
    前記画像データから、前記表示パネルの輝度データを生成し、
    前記表示パネルの輝度データにおいて、前記第１方向において連続する輝度が０より大きい複数のパネル画素で構成され、表示ライン端に位置する緑副画素の輝度値が０より大きい第１表示ラインにおいて、前記緑副画素の輝度値を低下させ、
    前記第１表示ラインにおいて、前記緑副画素の輝度値を０に設定する、
    表示装置の制御方法。

Images