JP7163603B2 - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
JP7163603B2
JP7163603B2 JP2018053259A JP2018053259A JP7163603B2 JP 7163603 B2 JP7163603 B2 JP 7163603B2 JP 2018053259 A JP2018053259 A JP 2018053259A JP 2018053259 A JP2018053259 A JP 2018053259A JP 7163603 B2 JP7163603 B2 JP 7163603B2
Authority
JP
Japan
Prior art keywords
silicon oxide
oxide film
temperature sensing
film thickness
sensing diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018053259A
Other languages
Japanese (ja)
Other versions
JP2019165174A (en
Inventor
良太 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018053259A priority Critical patent/JP7163603B2/en
Publication of JP2019165174A publication Critical patent/JP2019165174A/en
Application granted granted Critical
Publication of JP7163603B2 publication Critical patent/JP7163603B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

本明細書が開示する技術は、半導体装置の製造方法に関する。 The technology disclosed in this specification relates to a method for manufacturing a semiconductor device.

特許文献１に、半導体装置が開示されている。この半導体装置では、半導体装置の温度を測定するための温度センスダイオードが、半導体基板に隣接して設けられている。 A semiconductor device is disclosed in Japanese Patent Laid-Open No. 2002-200012. In this semiconductor device, a temperature sensing diode for measuring the temperature of the semiconductor device is provided adjacent to the semiconductor substrate.

特開２０１５－２１１０８７号公報JP 2015-211087 A

温度センスダイオードを有する半導体装置では、例えばパッケージングの工程において静電気が印加され、半導体基板と温度センスダイオードとの間で静電破壊が生じるおそれがある。これを防止するためには、シリコン酸化膜の膜厚を大きくすることが考えられるが、シリコン酸化膜の膜厚を安易に大きくしてしまうと、他の工程や半導体装置の特性に意図しない影響を抑えるおそれがある。本明細書は、このような問題を解決又は低減し得る技術を提供する。 In a semiconductor device having a temperature sensing diode, static electricity may be applied during, for example, a packaging process, causing electrostatic breakdown between the semiconductor substrate and the temperature sensing diode. In order to prevent this, it is conceivable to increase the film thickness of the silicon oxide film. is likely to be suppressed. This specification provides techniques that can solve or reduce such problems.

本明細書が開示する技術は、半導体基板上にシリコン酸化膜を介して温度センスダイオードが設けられた半導体装置の製造方法に具現化される。この製造方法は、半導体基板と温度センスダイオードとの間に必要とされる静電耐量を決定する工程と、シリコン酸化膜の破壊電圧がその膜厚の平方根に比例するという関係式を用いて、決定した静電耐量が得られるシリコン酸化膜の必要膜厚を決定する工程と、決定した必要膜厚に基づいて、半導体基板上にシリコン酸化膜を形成する工程とを備える。このとき、温度センスダイオードが設けられる領域では、シリコン酸化膜の膜厚を決定した必要膜厚以上とし、他の領域の少なくとも一部では、シリコン酸化膜の膜厚を決定した必要膜厚未満とし、前記温度センスダイオードが設けられる前記領域で最大とする。 The technology disclosed in this specification is embodied in a method of manufacturing a semiconductor device having a temperature sensing diode provided on a semiconductor substrate via a silicon oxide film. This manufacturing method uses the step of determining the electrostatic resistance required between the semiconductor substrate and the temperature sensing diode, and the relational expression that the breakdown voltage of the silicon oxide film is proportional to the square root of its film thickness. The method includes a step of determining a required film thickness of a silicon oxide film for obtaining the determined electrostatic resistance, and a step of forming a silicon oxide film on a semiconductor substrate based on the determined required film thickness. At this time, in the region where the temperature sensing diode is provided, the thickness of the silicon oxide film is set to be equal to or greater than the determined required thickness, and in at least part of the other regions, the thickness of the silicon oxide film is set to be less than the determined required thickness. and maximum at the region where the temperature sensing diode is located .

シリコン酸化膜の破壊電圧は、シリコン酸化膜の膜厚の平方根に比例することが知られている（山部紀久夫「ＳｉＯ２膜の薄膜化と信頼性」『応用物理第５９巻第１１号（１９９０）』ｐ．１４９１（６５）－１４９５（６９）参照）。その具体的な関係式については、実験（シミュレーションも含む）によって得ることができ、その関係式を用いることで、必要とされる静電耐量が得られるシリコン酸化膜の膜厚を、定量的に決定することができる。また、温度センスダイオードが設けられる領域に限って、シリコン酸化膜を部分的に厚く形成することで、他の工程や半導体装置の特性に与える影響を抑制することができる。 It is known that the breakdown voltage of a silicon oxide film is proportional to the square root of the thickness of the silicon oxide film (Kikuo Yamabe, "Thinning and Reliability of SiO2 Film", Applied Physics, Vol. 59, No. 11 ( 1990)” p.1491(65)-1495(69)). The specific relational expression can be obtained by experiments (including simulations), and by using the relational expression, the film thickness of the silicon oxide film that provides the required electrostatic resistance can be quantitatively determined. can decide. In addition, by partially forming a thick silicon oxide film only in the region where the temperature sensing diode is provided, it is possible to suppress the influence on other processes and the characteristics of the semiconductor device.

実施例の半導体装置１０の要部を模式的に示す断面図。FIG. 2 is a cross-sectional view schematically showing a main part of the semiconductor device 10 of the embodiment; シリコン酸化膜の破壊電圧とその膜厚との関係を示す図。FIG. 4 is a diagram showing the relationship between the breakdown voltage of a silicon oxide film and its film thickness; 半導体装置１０の製造方法の要部を示すフローチャート。4 is a flow chart showing a main part of a method for manufacturing the semiconductor device 10; 一変形例の半導体装置１１０の要部を模式的に示す断面図。Sectional drawing which shows typically the principal part of the semiconductor device 110 of a modification. 他の一変形例の半導体装置２１０の要部を模式的に示す断面図。FIG. 11 is a cross-sectional view schematically showing a main part of a semiconductor device 210 of another modified example; 他の一変形例の半導体装置３１０の要部を模式的に示す断面図。FIG. 11 is a cross-sectional view schematically showing a main part of a semiconductor device 310 of another modified example; 他の一変形例の半導体装置４１０の要部を模式的に示す断面図。FIG. 11 is a cross-sectional view schematically showing a main part of a semiconductor device 410 of another modified example;

図面を参照して、実施例の半導体装置１０について説明をする。本実施例の半導体装置１０は、例えば電動型の自動車において、コンバータやインバータに採用されるパワー半導体装置である。なお、ここでいう電動型の自動車には、例えば、ハイブリッド車、燃料電池車又は再充電式の電気自動車といった、車輪をモータによって駆動する各種の自動車が含まれる。 A semiconductor device 10 of an embodiment will be described with reference to the drawings. The semiconductor device 10 of this embodiment is, for example, a power semiconductor device employed in a converter or an inverter in an electric vehicle. The electric vehicle referred to here includes various types of vehicles whose wheels are driven by motors, such as hybrid vehicles, fuel cell vehicles, and rechargeable electric vehicles.

図１に示すように、半導体装置１０は、半導体基板１２を備える。半導体基板１２は、例えばシリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、又は窒化ガリウム（ＧａＮ）といった半導体材料で構成されている。半導体基板１２の内部には、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）といった素子構造が設けられている。図示省略するが、半導体装置１０は、半導体基板１２の両面に主電極をそれぞれ有しており、それら二つの主電極が半導体基板１２の素子構造を介して互いに接続されている。なお、半導体装置１０は、いわゆる縦型の半導体装置に限定されず、半導体基板１２の一方の表面に二つの主電極が設けられた平面型の半導体装置であってもよい。 As shown in FIG. 1, a semiconductor device 10 has a semiconductor substrate 12 . The semiconductor substrate 12 is made of a semiconductor material such as silicon (Si), silicon carbide (SiC), or gallium nitride (GaN). An element structure such as a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) or an IGBT (Insulated Gate Bipolar Transistor) is provided inside the semiconductor substrate 12 . Although not shown, the semiconductor device 10 has main electrodes on both sides of the semiconductor substrate 12 , and these two main electrodes are connected to each other through the element structure of the semiconductor substrate 12 . The semiconductor device 10 is not limited to a so-called vertical semiconductor device, and may be a planar semiconductor device in which two main electrodes are provided on one surface of the semiconductor substrate 12 .

半導体装置１０は、温度センスダイオード１６をさらに備える。温度センスダイオード１６は、シリコン酸化膜１４を介して、半導体基板１２上に設けられている。温度センスダイオード１６は、ｐｎ接合型のダイオードであり、ｐ型領域１６ｐと、それに隣接するｎ型領域１６ｎとを有する。温度センスダイオード１６は、半導体基板１２の温度に応じて順電圧が変化する。従って、温度センスダイオード１６の電圧降下に基づいて、半導体装置１０の温度を知ることができる。温度センスダイオード１６には、配線１８が接続されている。配線１８は、例えばアルミニウムといった金属又はその他の導体で構成される。また、温度センスダイオード１６は、シリコン酸化膜２０によって覆われている。 Semiconductor device 10 further includes a temperature sensing diode 16 . A temperature sensing diode 16 is provided on the semiconductor substrate 12 with a silicon oxide film 14 interposed therebetween. The temperature sensing diode 16 is a pn junction type diode and has a p-type region 16p and an n-type region 16n adjacent thereto. The forward voltage of the temperature sensing diode 16 changes according to the temperature of the semiconductor substrate 12 . Therefore, the temperature of the semiconductor device 10 can be known based on the voltage drop of the temperature sensing diode 16. FIG. A wiring 18 is connected to the temperature sensing diode 16 . The wiring 18 is composed of a metal such as aluminum or another conductor. Also, the temperature sensing diode 16 is covered with a silicon oxide film 20 .

本実施例における温度センスダイオード１６は、単一のｐｎ接合を有している。しかしながら、他の実施形態として、温度センスダイオード１６は、ｐ型領域１６ｐとｎ型領域１６ｎとが繰り返し形成され、複数のｐｎ接合を有する構成であってもよい。このような構成であると、温度センスダイオード１６の感度が高まるので、半導体装置１０の温度をより正確に測定することができる。また、本実施例における温度センスダイオード１６は、ｐ型領域１６ｐとｎ型領域１６ｎが半導体基板１２に沿って隣接しているが、他の実施形態として、ｐ型領域１６ｐとｎ型領域１６ｎは、半導体基板１２の厚み方向に積層されていてもよい。 The temperature sensing diode 16 in this embodiment has a single pn junction. However, as another embodiment, the temperature sensing diode 16 may have a configuration in which the p-type region 16p and the n-type region 16n are repeatedly formed to have a plurality of pn junctions. With such a configuration, the sensitivity of the temperature sensing diode 16 is increased, so that the temperature of the semiconductor device 10 can be measured more accurately. Also, in the temperature sensing diode 16 of this embodiment, the p-type region 16p and the n-type region 16n are adjacent to each other along the semiconductor substrate 12. However, as another embodiment, the p-type region 16p and the n-type region 16n are , may be stacked in the thickness direction of the semiconductor substrate 12 .

温度センスダイオード１６を有する半導体装置１０では、例えばパッケージングの工程において静電気が印加されると、半導体基板１２と温度センスダイオード１６との間で静電破壊が生じるおそれがある。これを防止するためには、シリコン酸化膜１４の膜厚ｔＯＸを大きくすることが考えられるが、シリコン酸化膜１４の膜厚ｔＯＸを安易に大きくしてしまうと、半導体装置１０の特性に意図しない影響を抑えるおそれがある。この点に関して、本実施例の半導体装置１０では、温度センスダイオード１６が設けられた領域Ａに限って、シリコン酸化膜１４の膜厚ｔＯＸが大きくされている。また、当該領域Ａにおけるシリコン酸化膜１４の膜厚ｔＯＸは、半導体基板１２と温度センスダイオード１６との間に必要とされる静電耐量に基づいて決定されている。このような構成によると、シリコン酸化膜１４を過不足なく厚肉化することができ、半導体装置１０の特性に与える影響を抑制しながら、半導体基板１２と温度センスダイオード１６との間の静電破壊を避けることができる。 In the semiconductor device 10 having the temperature sensing diode 16 , electrostatic breakdown may occur between the semiconductor substrate 12 and the temperature sensing diode 16 when static electricity is applied during the packaging process, for example. In order to prevent this, the film thickness t OX of the silicon oxide film 14 may be increased. There is a risk of suppressing unintended effects. Regarding this point, in the semiconductor device 10 of this embodiment, the film thickness t OX of the silicon oxide film 14 is increased only in the region A where the temperature sensing diode 16 is provided. Also, the film thickness t OX of the silicon oxide film 14 in the region A is determined based on the electrostatic resistance required between the semiconductor substrate 12 and the temperature sensing diode 16 . According to such a configuration, the thickness of the silicon oxide film 14 can be increased just enough, and the static electricity generated between the semiconductor substrate 12 and the temperature sensing diode 16 can be suppressed while suppressing the influence on the characteristics of the semiconductor device 10 . Destruction can be avoided.

ここで、図２に示すように、シリコン酸化膜１４の破壊電圧ＶＢＬは、その膜厚ｔＯＸの平方根に比例することが知られている（山部紀久夫「ＳｉＯ２膜の薄膜化と信頼性」『応用物理 第５９巻第１１号（１９９０）』ｐ．１４９１（６５）－１４９５（６９）参照）。これは、絶縁破壊の起因となる欠陥が、シリコン酸化膜１４のなかを通る一本の抵抗体として、絶縁破壊が、発生したジュール熱による熱破壊と仮定し得るからである。この場合、絶縁破壊は、発生熱量が一定値Γに達したときに発生するので、絶縁破壊寸前においては、Γ＝ＶＢＬ ２／ρ・ｔＯＸの関係が成立する。よって、図２に示す破壊電圧ＶＢＬと膜厚ｔＯＸとの関係式が得られる。具体的な関係式（比例係数）については、実験（シミュレーションも含む）によって得ることができ、発生熱量の一定値Γや抵抗率ρといったパラメータを個別に決定する必要は無い。そして、得られた関係式を用いることで、必要とされる静電耐量が得られように、即ち、破壊電圧ＶＢＬが必要とされる静電耐量以上となるように、シリコン酸化膜１４の膜厚ｔＯＸを定量的に決定することができる。 Here, as shown in FIG. 2, it is known that the breakdown voltage VBL of the silicon oxide film 14 is proportional to the square root of its film thickness tOX (Kikuo Yamabe, "Thinning of SiO2 Film and Reliability "Applied Physics, Vol. 59, No. 11 (1990)", p.1491(65)-1495(69)). This is because the defect that causes the dielectric breakdown can be assumed to be a thermal breakdown due to Joule heat generated as a single resistor passing through the silicon oxide film 14 . In this case, dielectric breakdown occurs when the amount of generated heat reaches a certain value Γ, so the relationship Γ=V BL 2 /ρt OX is established just before the dielectric breakdown. Therefore, the relational expression between the breakdown voltage VBL and the film thickness tOX shown in FIG. 2 is obtained. A specific relational expression (proportionality coefficient) can be obtained by experiments (including simulations), and there is no need to individually determine parameters such as the constant value Γ of the amount of heat generated and the resistivity ρ. Then, by using the obtained relational expression, the silicon oxide film 14 is formed so that the required electrostatic resistance is obtained, that is, the breakdown voltage VBL is equal to or higher than the required electrostatic resistance. The film thickness t OX can be determined quantitatively.

以下では、上記した知見に基づく半導体装置１０の製造方法について説明する。但し、本明細書では、シリコン酸化膜１４に関連する工程のみを説明し、その他の工程については説明を省略する。言い換えると、ここで説明する工程は、公知である様々な半導体装置の製造方法において、シリコン酸化膜１４や温度センスダイオード１６（又はそれらに対応する構成）を形成するために、広く採用することができる。 A method for manufacturing the semiconductor device 10 based on the above knowledge will be described below. However, in this specification, only the steps related to the silicon oxide film 14 will be described, and the description of the other steps will be omitted. In other words, the steps described here can be widely employed to form the silicon oxide film 14 and the temperature sensing diode 16 (or their corresponding structures) in various known semiconductor device manufacturing methods. can.

図３に示すように、先ず、ステップＳ１２において、半導体基板１２と温度センスダイオード１６との間に必要とされる静電耐量を決定する。次に、ステップＳ１４では、予め決定してある関係式（図２参照）を用いて、決定した静電耐量が得られるシリコン酸化膜１４の必要膜厚を決定する。そして、ステップＳ１６では、決定した必要膜厚に基づいて、半導体基板１２上にシリコン酸化膜１４を形成する。このとき、温度センスダイオード１６が設けられる領域Ａでは、シリコン酸化膜１４の膜厚ｔＯＸを、決定した必要膜厚以上とする。それに対して、他の領域の一部又は全部では、膜厚ｔＯＸを決定した必要膜厚未満とする。シリコン酸化膜１４の具体的な形成方法については、特に限定されない。シリコン酸化膜１４は、単層で構成されてもよいし、複数層で構成されてもよい。シリコン酸化膜１４の膜厚ｔＯＸを、全体ではなく、部分的に厚く形成することで、他の工程に与える影響を抑えることができる。その後、ステップＳ１８において、シリコン酸化膜１４上に、温度センスダイオード１６を形成する。なお、上記したステップＳ１２－Ｓ１８の間では、必要に応じて他の工程が適宜実施されてもよく、ステップＳ１２－Ｓ１８が連続して実施される必要はない。 As shown in FIG. 3, first, in step S12, the electrostatic resistance required between the semiconductor substrate 12 and the temperature sensing diode 16 is determined. Next, in step S14, a necessary film thickness of the silicon oxide film 14 for obtaining the determined electrostatic resistance is determined using a predetermined relational expression (see FIG. 2). Then, in step S16, a silicon oxide film 14 is formed on the semiconductor substrate 12 based on the determined necessary film thickness. At this time, in the area A where the temperature sensing diode 16 is provided, the film thickness t OX of the silicon oxide film 14 is made equal to or larger than the determined necessary film thickness. On the other hand, in part or all of the other regions, the film thickness t OX is set to be less than the determined necessary film thickness. A specific method for forming the silicon oxide film 14 is not particularly limited. The silicon oxide film 14 may be composed of a single layer, or may be composed of multiple layers. By forming the film thickness t OX of the silicon oxide film 14 partially rather than entirely, the influence on other processes can be suppressed. After that, the temperature sensing diode 16 is formed on the silicon oxide film 14 in step S18. Between steps S12 to S18 described above, other steps may be performed as appropriate, and steps S12 to S18 need not be performed continuously.

シリコン酸化膜１４の構造については、様々に変更することができる。例えば、図４、５に示す変形例の半導体装置１１０、２１０では、シリコン酸化膜１４の断面プロファイルが変更されている。但し、いずれの変形例においても、温度センスダイオード１６が設けられる領域Ａでは、シリコン酸化膜１４の膜厚ｔＯＸが、決定した必要膜厚以上とされており、他の領域の一部又は全部では、膜厚ｔＯＸが決定した必要膜厚未満とされている。但し、これらの変形例と比較して、図１に示す半導体装置１０では、半導体基板１２とシリコン酸化膜１４との間の境界が曲面となっており、そのような構成によると、電界集中が緩和されやすく、シリコン酸化膜１４の破壊電圧ＶＢＬ（即ち、静電耐量）をより高くすることができる。 The structure of the silicon oxide film 14 can be changed variously. For example, in the modified semiconductor devices 110 and 210 shown in FIGS. 4 and 5, the cross-sectional profile of the silicon oxide film 14 is changed. However, in any of the modified examples, in the region A where the temperature sensing diode 16 is provided, the film thickness t OX of the silicon oxide film 14 is set to be equal to or greater than the determined required film thickness, and part or all of the other regions , the film thickness t OX is less than the determined required film thickness. However, in comparison with these modified examples, in the semiconductor device 10 shown in FIG. 1, the boundary between the semiconductor substrate 12 and the silicon oxide film 14 is a curved surface. It is easily mitigated, and the breakdown voltage V BL (that is, electrostatic resistance) of the silicon oxide film 14 can be made higher.

図６に示す変形例では、シリコン酸化膜１４が、下層１４ａと上層１４ｂとの積層構造を有している。下層１４ａは、半導体基板１２の全体に亘って形成されている。上層１４ｂは、下層１４ａ上に位置するとともに、温度センスダイオード１６が設けられた領域Ａに形成されている。一方、図７に示す変形例では、シリコン酸化膜１４が単層で構成されている。このようなシリコン酸化膜１４は、先ず、静電耐量に基づく必要膜厚以上の膜厚で、シリコン酸化膜１４を半導体基板１２の全体に亘って形成し、次いで、そのシリコン酸化膜１４の一部１５をエッチングすることによって、形成することができる。これらの変形例においても、温度センスダイオード１６が設けられる領域Ａでは、シリコン酸化膜１４の膜厚ｔＯＸが、決定した必要膜厚以上とされており、他の領域の一部又は全部では、膜厚ｔＯＸが決定した必要膜厚未満とされている。 In the modification shown in FIG. 6, the silicon oxide film 14 has a laminated structure of a lower layer 14a and an upper layer 14b. The lower layer 14 a is formed over the entire semiconductor substrate 12 . The upper layer 14b is located on the lower layer 14a and formed in the region A where the temperature sensing diode 16 is provided. On the other hand, in the modification shown in FIG. 7, the silicon oxide film 14 is composed of a single layer. Such a silicon oxide film 14 is formed by first forming the silicon oxide film 14 over the entire semiconductor substrate 12 with a film thickness equal to or larger than the required film thickness based on the electrostatic resistance, and then forming a part of the silicon oxide film 14 . It can be formed by etching the portion 15 . Also in these modified examples, in the area A where the temperature sensing diode 16 is provided, the film thickness t OX of the silicon oxide film 14 is set to be equal to or greater than the determined necessary film thickness, and in part or all of the other areas, The film thickness tOX is less than the determined required film thickness.

以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。 Although several specific examples have been described in detail above, these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or drawings exhibit technical usefulness alone or in various combinations.

１０、１１０、２１０、３１０：半導体装置
１２：半導体基板
１４：シリコン酸化膜
１６：温度センスダイオード
１６ｐ：温度センスダイオードのｐ型領域
１６ｎ：温度センスダイオードのｎ型領域 10, 110, 210, 310: semiconductor device 12: semiconductor substrate 14: silicon oxide film 16: temperature sensing diode 16p: p-type region of temperature sensing diode 16n: n-type region of temperature sensing diode

Claims (1)

半導体基板上にシリコン酸化膜を介して温度センスダイオードが設けられた半導体装置の製造方法であって、
前記半導体基板と前記温度センスダイオードとの間に必要とされる静電耐量を決定する工程と、
前記シリコン酸化膜の破壊電圧がその膜厚の平方根に比例するという関係式を用いて、決定した前記静電耐量が得られる前記シリコン酸化膜の必要膜厚を決定する工程と、
決定した前記必要膜厚に基づいて、前記半導体基板上に前記シリコン酸化膜を形成する工程と、
を備え、
前記シリコン酸化膜の前記膜厚は、前記温度センスダイオードが設けられる領域では前記必要膜厚以上とし、その他の領域の少なくとも一部では前記必要膜厚未満とし、前記温度センスダイオードが設けられる前記領域で最大とする、
製造方法。 A method for manufacturing a semiconductor device in which a temperature sensing diode is provided on a semiconductor substrate via a silicon oxide film,
determining the required electrostatic tolerance between the semiconductor substrate and the temperature sensing diode;
Determining the required film thickness of the silicon oxide film for obtaining the determined electrostatic resistance, using the relational expression that the breakdown voltage of the silicon oxide film is proportional to the square root of the film thickness;
forming the silicon oxide film on the semiconductor substrate based on the determined required film thickness;
with
The film thickness of the silicon oxide film is equal to or greater than the required film thickness in the region where the temperature sensing diode is provided, and is less than the required film thickness in at least a part of other regions, and the film thickness in which the temperature sensing diode is provided is maximum in the area ,
Production method.
JP2018053259A 2018-03-20 2018-03-20 Semiconductor device manufacturing method Active JP7163603B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018053259A JP7163603B2 (en) 2018-03-20 2018-03-20 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018053259A JP7163603B2 (en) 2018-03-20 2018-03-20 Semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2019165174A JP2019165174A (en) 2019-09-26
JP7163603B2 true JP7163603B2 (en) 2022-11-01

Family

ID=68065220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018053259A Active JP7163603B2 (en) 2018-03-20 2018-03-20 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP7163603B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035949A (en) * 2019-12-25 2021-06-25 株洲中车时代半导体有限公司 IGBT chip

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085629A (en) 1999-09-17 2001-03-30 Fuji Electric Co Ltd Semiconductor device
JP2001153011A (en) 1999-11-30 2001-06-05 Hitachi Ltd Ignition device for internal combustion engine
JP2011155289A (en) 2011-03-25 2011-08-11 Renesas Electronics Corp Trench type insulated gate semiconductor device and manufacturing method of the same
JP2013134998A (en) 2011-12-23 2013-07-08 Denso Corp Semiconductor device and manufacturing method thereof
JP2015211087A (en) 2014-04-24 2015-11-24 日立オートモティブシステムズ株式会社 Power semiconductor module
JP2017143136A (en) 2016-02-09 2017-08-17 富士電機株式会社 Semiconductor device and method of manufacturing semiconductor device
JP2017183581A (en) 2016-03-31 2017-10-05 ルネサスエレクトロニクス株式会社 Semiconductor device and semiconductor apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085629A (en) 1999-09-17 2001-03-30 Fuji Electric Co Ltd Semiconductor device
JP2001153011A (en) 1999-11-30 2001-06-05 Hitachi Ltd Ignition device for internal combustion engine
JP2011155289A (en) 2011-03-25 2011-08-11 Renesas Electronics Corp Trench type insulated gate semiconductor device and manufacturing method of the same
JP2013134998A (en) 2011-12-23 2013-07-08 Denso Corp Semiconductor device and manufacturing method thereof
JP2015211087A (en) 2014-04-24 2015-11-24 日立オートモティブシステムズ株式会社 Power semiconductor module
JP2017143136A (en) 2016-02-09 2017-08-17 富士電機株式会社 Semiconductor device and method of manufacturing semiconductor device
JP2017183581A (en) 2016-03-31 2017-10-05 ルネサスエレクトロニクス株式会社 Semiconductor device and semiconductor apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
山部 紀久夫 Kikuo YAMABE， SiO2膜の薄膜化と信頼性，応用物理，第59巻，日本，佐藤 敦 社団法人応用物理学会，1990年08月27日，1491(65)-1495(69)

Also Published As

Publication number Publication date
JP2019165174A (en) 2019-09-26

Similar Documents

Publication Publication Date Title
US10985158B2 (en) Semiconductor device with transistor portion having low injection region on the bottom of a substrate
US20210119042A1 (en) Methods of Reducing the Electrical and Thermal Resistance of SIC Substrates and Device Made Thereby
US6407413B1 (en) Semiconductor device with guard ring and Zener diode layer thereover
TWI532167B (en) Semiconductor device and method of manufacturing the same
JP5842866B2 (en) Semiconductor device and manufacturing method thereof
US10622350B2 (en) Semiconductor device
JP2013183143A (en) Method for manufacturing semiconductor device, and semiconductor device
US9318565B2 (en) Power semiconductor device with dual field plate arrangement and method of making
JP5930130B2 (en) Manufacturing method of semiconductor device
WO2015087483A1 (en) Semiconductor device, and method for producing same
US9947574B2 (en) Semiconductor device
JP2017045839A (en) Semiconductor device
KR20110109847A (en) Power semiconductor device
JP7163603B2 (en) Semiconductor device manufacturing method
JPWO2014148400A1 (en) Semiconductor device
CN104600116B (en) Field-effect semiconductor component and its manufacture method
JP6056299B2 (en) Semiconductor device and wire open defect detection method
TWI446521B (en) Termination structure for power devices
JP6874443B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
JP6627445B2 (en) Semiconductor device
TWI567977B (en) Metal oxide semiconductor field effect transistor and method of fabricating the same
JP6246617B2 (en) Semiconductor chip with surface electrode
US20180350974A1 (en) Semiconductor device
JP6183075B2 (en) Semiconductor device
US9722166B2 (en) Tunnel-effect power converter

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221003

R151 Written notification of patent or utility model registration

Ref document number: 7163603

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151