JP7161432B2 - 電流検出回路、半導体装置、及び、半導体システム - Google Patents

Description

本発明は電流検出回路、半導体装置、及び、半導体システムに関し、例えば電流検出精度を向上させるのに適した電流検出回路、半導体装置、及び、半導体システムに関する。

自動車には、クラッチの開閉を制御するソレノイドバルブに対する電流の供給を制御する電子制御ユニットが搭載されている。電子制御ユニットは、ソレノイドバルブに対する電流の供給を制御してクラッチの開閉を制御することにより、自動車の発進、停止、変速時にエンジンの駆動力をトランスミッションに伝えたり遮断したりしている。ここで、電子制御ユニットは、ソレノイドバルブに対する電流の供給を精度良く制御することにより、クラッチの開閉を正確に行う必要がある。

そのため、電子制御ユニットには、ソレノイドドライバから出力される電流の値が正常値を示しているか否かを検出する電流検出回路が設けられている。当然ながら、この電流検出回路には、高精度に電流を検出することが求められている。

電流検出精度の高い電流検出回路としては、シャント抵抗を用いてドライバに流れる電流を検出する電流検出回路が知られている。しかしながら、シャント抵抗方式の電流検出回路では、回路規模が増大してしまうという問題があった。特に、一つのチップに複数のソレノイドドライバを搭載する必要がある場合、一つのチップに複数のシャント抵抗方式の電流検出回路が設けられることになるため、チップサイズが非常に大きくなってしまうという問題があった。

このような問題に対する解決策が特許文献１に開示されている。特許文献１に開示された電流検出回路は、ドライバ（トランジスタ）に流れる電流に比例する電流が流れるセンストランジスタを用いて、当該ドライバに流れる電流を検出する。それにより、この電流検出回路は、シャント抵抗方式の電流検出回路の場合と比較して、回路規模の増大を抑制することができる。

米国特許第６３７７０３４号明細書

ところで、特許文献１に開示された電流検出回路は、ドライバのソース電圧と、センストランジスタのソース電圧と、を同じ値に揃えるため、アンプ及び電圧制御トランジスタを備えている。アンプは、センストランジスタのソース電圧とグランド電圧との電位差を増幅する。電圧制御トランジスタは、センストランジスタのソースと検出電流出力端子との間に設けられ、アンプの出力電圧に基づいてソース－ドレイン間に流れる電流を制御する。

しかしながら、特許文献１の構成では、センストランジスタがオフ状態の場合、電圧制御トランジスタに流れる電流が０Ａ付近まで低下するため、アンプ及び電圧制御トランジスタからなるループの利得が減少し、当該ループによるフィードバックが効かなくなってしまう。それにより、電圧制御トランジスタが完全にオフされなくなるため、オフ状態のセンストランジスタのソース電圧は、０Ｖとは異なる値を示す。つまり、オフ状態のドライバのソース－ドレイン間電圧と、オフ状態のセンストランジスタのソース－ドレイン間電圧とは、異なる値を示してしまう。

ここで、オフ状態のドライバのソース－ドレイン間電圧と、オフ状態のセンストランジスタのソース－ドレイン間電圧と、が異なる値を示す場合、リーク電流に起因して生じるドライバ及びセンストランジスタのそれぞれの劣化の度合いが異なってしまう。それにより、特許文献１の構成では、オン状態のドライバ及びセンストランジスタのそれぞれに流れる電流の比が変動してしまうため、ドライバに流れる電流を精度良く検出することができない、という問題があった。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、電流検出回路は、第１電源と、負荷が接続された外部出力端子と、の間に設けられた第１ドライブトランジスタと共に前記第１電源の電圧が供給され、当該第１ドライブトランジスタに流れる電流に比例する第１センス電流が流れる、第１センストランジスタと、前記外部出力端子の電圧と、前記第１センス電流を出力する前記第１センストランジスタの出力端子の電圧と、の電位差を増幅する第１アンプと、前記第１センストランジスタの出力端子側において前記第１センストランジスタに直列に設けられ、ゲートに前記第１アンプの出力電圧が印加される第１電圧制御トランジスタと、前記外部出力端子と前記第１センストランジスタの出力端子との間に設けられ、前記第１ドライブトランジスタがオフしている場合にオンし、前記第１ドライブトランジスタがオンしている場合にオフする第１スイッチと、を備え、前記第１センス電流を検出電流として出力する。

また、一実施の形態によれば、電流検出回路は、第１電源と負荷が接続された外部出力端子との間に設けられた第１ドライブトランジスタと、前記外部出力端子と第２電源との間に設けられた第２ドライブトランジスタと、のうち、前記第１ドライブトランジスタと共に前記外部出力端子の電圧が供給され、当該第１ドライブトランジスタに流れる電流に比例する第１センス電流が流れる第１センストランジスタと、前記第１電源の電圧と、前記第１センス電流を出力する前記第１センストランジスタの出力端子の電圧と、の電位差を増幅する第１アンプと、前記第１センストランジスタの出力端子側において前記第１センストランジスタに直列に設けられ、ゲートに前記第１アンプの出力電圧が印加される第１電圧制御トランジスタと、前記第１電源と前記第１センストランジスタの出力端子との間に設けられ、前記第１ドライブトランジスタがオフしている場合にオンし、前記第１ドライブトランジスタがオンしている場合にオフする第１スイッチと、を備え、前記第１センス電流を検出電流として出力する。

また、一実施の形態によれば、電流検出回路は、
第１センストランジスタと、第１アンプと、第１電圧制御トランジスタと、第２センストランジスタと、第２アンプと、第２電圧制御トランジスタと、ミラートランジスタと、選択回路と、複数のスイッチからなるスイッチ群と、を備え、
動作モードがハイサイド駆動モードの場合、
前記スイッチ群のオンオフを切り替えることによって、
前記第１センストランジスタは、第１電源と、負荷が接続された外部出力端子と、の間に設けられた第１ドライブトランジスタと共に前記第１電源の電圧が供給され、当該第１ドライブトランジスタに流れる電流に比例する第１センス電流が流れるように構成され、
前記第１アンプは、前記外部出力端子の電圧と、前記第１センス電流を出力する前記第１センストランジスタの出力端子の電圧と、の電位差を増幅するように構成され、
前記第１電圧制御トランジスタは、前記第１センストランジスタの出力端子側において前記第１センストランジスタに直列に設けられ、ゲートに前記第１アンプの出力電圧が印加されるように構成され、
前記スイッチ群の一部である第１スイッチは、前記外部出力端子と前記第１センストランジスタの出力端子との間に設けられ、前記第１ドライブトランジスタがオフしている場合にオンし、前記第１ドライブトランジスタがオンしている場合にオフするように構成され、
前記第２センストランジスタは、前記外部出力端子と第２電源との間に設けられた、前記第１ドライブトランジスタと相補的にオンオフを切り替える第２ドライブトランジスタ、と共に前記外部出力端子の電圧が供給され、当該第２ドライブトランジスタに流れる電流に比例する第２センス電流が流れるように構成され、
前記第２アンプは、前記第２電源の電圧と、前記第２センス電流を出力する前記第２センストランジスタの出力端子の電圧と、の電位差を増幅するように構成され、
前記第２電圧制御トランジスタは、前記第２センストランジスタの出力端子側において前記第２センストランジスタに直列に設けられ、ゲートに前記第２アンプの出力電圧が印加されるように構成され、
前記スイッチ群の一部である第２スイッチは、前記第２電源と前記第２センストランジスタの出力端子との間に設けられ、前記第２ドライブトランジスタがオフしている場合にオンし、前記第２ドライブトランジスタがオンしている場合にオフするように構成され、
前記ミラートランジスタは、前記第２センストランジスタとともに前記第２電圧制御トランジスタに流れる前記第２センス電流をミラーするように構成され、かつ、
前記選択回路は、前記第１センス電流と、前記ミラートランジスタによってミラーされた前記第２センス電流と、を選択的に検出電流として出力するように構成され、
動作モードがローサイド駆動モードの場合、
前記スイッチ群のオンオフを切り替えることによって、
前記第１センストランジスタは、前記第１ドライブトランジスタと共に前記外部出力端子の電圧が供給され、当該第１ドライブトランジスタに流れる電流に比例する第１センス電流が流れるように構成され、
前記第１アンプは、前記第１電源の電圧と、前記第１センス電流を出力する前記第１センストランジスタの出力端子の電圧と、の電位差を増幅するように構成され、
前記第１電圧制御トランジスタは、前記第１センストランジスタの出力端子側において前記第１センストランジスタに直列に設けられ、ゲートに前記第１アンプの出力電圧が印加されるように構成され、
前記第１スイッチは、前記第１電源と前記第１センストランジスタの出力端子との間に設けられ、前記第１ドライブトランジスタがオフしている場合にオンし、前記第１ドライブトランジスタがオンしている場合にオフするように構成され、
前記第２センストランジスタは、前記第２ドライブトランジスタと共に前記第２電源の電圧が供給され、当該第２ドライブトランジスタに流れる電流に比例する第２センス電流が流れるように構成され、
前記第２アンプは、前記外部出力端子の電圧と、前記第２センス電流を出力する前記第２センストランジスタの出力端子の電圧と、の電位差を増幅するように構成され、
前記第２電圧制御トランジスタは、前記第２センストランジスタの出力端子側において前記第２センストランジスタに直列に設けられ、ゲートに前記第２アンプの出力電圧が印加されるように構成され、
前記第２スイッチは、前記外部出力端子と前記第２センストランジスタの出力端子との間に設けられ、前記第２ドライブトランジスタがオフしている場合にオンし、前記第２ドライブトランジスタがオンしている場合にオフするように構成され、
前記ミラートランジスタは、前記第２センストランジスタとともに前記第２電圧制御トランジスタに流れる前記第２センス電流をミラーするように構成され、かつ、
前記選択回路は、前記第１センス電流と、前記ミラートランジスタによってミラーされた前記第２センス電流と、を選択的に前記検出電流として出力するように構成される。

電流検出精度を向上させるのに適した電流検出回路、半導体装置、及び、半導体システムを提供することができる。

実施の形態１にかかる電子制御ユニットが搭載された自動車の外観図である。 図１に示す電子制御ユニットの構成例を示すブロック図である。 図２に示す電子制御ユニット１の具体的な構成例を示す図である。 実施の形態１にかかる電流検出回路の具体的な構成例を示す図である。 図４に示す電流検出回路の動作を示すタイミングチャートである。 ハイサイドドライバがオンしている場合における、図４に示す電流検出回路の電流の流れを説明するための図である。 ローサイドドライバがオンしている場合における、図４に示す電流検出回路の電流の流れを説明するための図である。 実施の形態１に至る前の構想に係る電流検出回路の具体的な構成を示す図である。 ハイサイドドライバがオンしている場合における、図８に示す電流検出回路の電流の流れを説明するための図である。 ローサイドドライバがオンしている場合における、図８に示す電流検出回路の電流の流れを説明するための図である。 リーク電流に起因して生じるトランジスタの劣化を説明するためのトランジスタの概略断面図である。 Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合でもゲイン劣化が生じないドライブトランジスタ及びセンストランジスタの構成例を示す図である。 Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合にゲイン劣化が生じるドライブトランジスタ及びセンストランジスタの構成例を示す図である。 図１２に示す構成例の入力電流及び電流検出誤差の関係を示す図である。 図１３に示す構成例の入力電流及び電流検出誤差の関係を示す図である。 実施の形態２にかかる電流検出回路の具体的な構成例を示す図である。 図１６に示す電流検出回路の動作を示すタイミングチャートである。 ハイサイドドライバがオンしている場合における、図１６に示す電流検出回路の電流の流れを説明するための図である。 ローサイドドライバがオンしている場合における、図１６に示す電流検出回路の電流の流れを説明するための図である。 ハイサイドドライバがオンしている場合における、実施の形態２に至る前の構想に係る電流検出回路の電流の流れを説明するための図である。 ローサイドドライバがオンしている場合における、実施の形態２に至る前の構想に係る電流検出回路の電流の流れを説明するための図である。 実施の形態３にかかる電流検出回路の具体的な構成例を示す図である。 ハイサイドドライバがオンしている場合における、図２２に示す電流検出回路の電流の流れを説明するための図である。 ローサイドドライバがオンしている場合における、図２２に示す電流検出回路の電流の流れを説明するための図である。 実施の形態４にかかる電流検出回路の具体的な構成例を示す図である。 ハイサイドドライバがオンしている場合における、図２５に示す電流検出回路の電流の流れを説明するための図である。 ローサイドドライバがオンしている場合における、図２５に示す電流検出回路の電流の流れを説明するための図である。 実施の形態５にかかる電流検出回路の具体的な構成例を示す図である。 ハイサイド駆動時においてハイサイドドライバがオンしている場合における、図２８に示す電流検出回路の構成要素の接続関係及び電流の流れを説明するための図である。 ハイサイド駆動時においてローサイドドライバがオンしている場合における、図２８に示す電流検出回路の構成要素の接続関係及び電流の流れを説明するための図である。 ローサイド駆動時においてハイサイドドライバがオンしている場合における、図２８に示す電流検出回路の構成要素の接続関係及び電流の流れを説明するための図である。 ローサイド駆動時においてローサイドドライバがオンしている場合における、図２８に示す電流検出回路の構成要素の接続関係及び電流の流れを説明するための図である。 比較例にかかる電流検出回路の構成例を示す図である。 ハイサイド駆動時においてハイサイドドライバがオンしている場合における、図３３に示す電流検出回路の電流の流れを説明するための図である。 ハイサイド駆動時においてローサイドドライバがオンしている場合における、図３３に示す電流検出回路の電流の流れを説明するための図である。 ローサイド駆動時においてハイサイドドライバがオンしている場合における、図３３に示す電流検出回路の電流の流れを説明するための図である。 ローサイド駆動時においてローサイドドライバがオンしている場合における、図３３に示す電流検出回路の電流の流れを説明するための図である。 実施の形態６にかかる電流検出回路の具体的な構成例を示す図である。 不感帯領域の改善を説明するための図である。 ハイサイド駆動時においてハイサイドドライバがオンしている場合における、図３８に示す電流検出回路の構成要素の接続関係及び電流の流れを説明するための図である。 ハイサイド駆動時においてローサイドドライバがオンしている場合における、図３８に示す電流検出回路の構成要素の接続関係及び電流の流れを説明するための図である。 ローサイド駆動時においてハイサイドドライバがオンしている場合における、図３８に示す電流検出回路の構成要素の接続関係及び電流の流れを説明するための図である。 ローサイド駆動時においてローサイドドライバがオンしている場合における、図３８に示す電流検出回路の構成要素の接続関係及び電流の流れを説明するための図である。

説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ－ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＣＤ－Ｒ、ＣＤ－Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。

＜実施の形態１＞
図１は、実施の形態１にかかる電子制御ユニット（ＥＣＵ；Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）が搭載された自動車の外観図である。

図１に示すように、自動車には、例えば、エンジン２、クラッチ３、トランスミッション４、ディファレンシャルギア５、タイヤ６、ソレノイドバルブ（負荷）７、及び、電子制御ユニット１が搭載されている。

例えば、電子制御ユニット１は、ソレノイドバルブ７に対する電流の供給を制御する。ソレノイドバルブ７は、ソレノイドドライバから供給された電流をインダクタ等によって電磁力に変換した後、その電磁力を用いてクラッチ３の開閉を制御する。それにより、自動車の発進、停止、変速時におけるエンジン２の駆動力のトランスミッション４への伝達が制御される。トランスミッション４は、エンジン２の駆動力を、走行状態に応じた回転数及びトルクに変化させた後、ディファレンシャルギア５に伝達し、タイヤ６を回転させる。

図２は、電子制御ユニット１の構成例を示すブロック図である。
図２に示すように、電子制御ユニット１は、ソレノイドドライバ１１と、電流検出回路１２と、制御部１３と、を備える。

ソレノイドドライバ１１は、ソレノイドバルブ７に対して電流を出力する。電流検出回路１２は、ソレノイドドライバ１１から出力される電流の値を検出する。制御回路１３は、例えばＭＣＵ（Ｍｉｃｒｏ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）であって、電流検出回路１２によって検出された電流の値に基づいてソレノイドドライバ１１の出力電流の値が正常値の範囲内となるように、例えば制御信号であるパルス信号のデューティ比を制御することによりソレノイドドライバ１１の出力電流を制御する。

ここで、電子制御ユニット１は、ソレノイドバルブ７に対する電流の供給を精度良く制御することにより、クラッチ３の開閉を正確に行う必要がある。そのため、電流検出回路１２には、高精度に電流を検出することが求められている。

図３は、図２に示す電子制御ユニット１の具体的な構成例を示す図である。
図３に示すように、電子制御ユニット１では、ソレノイドドライバ１１が、ドライブトランジスタＭＮ１と、ドライブトランジスタＭＮ２と、を有し、電流検出回路１２が、センストランジスタＴｒ１１と、センストランジスタＴｒ２１と、電流モニタ１２１と、を有する。

ドライブトランジスタＭＮ１は、例えば高耐圧のＮチャネルＭＯＳトランジスタであって、ソレノイドドライバ１１のハイサイドドライバとして用いられる。具体的には、ドライブトランジスタＭＮ１は、バッテリ電圧Ｖｂａｔが供給される電圧供給端子（以下、電圧供給端子Ｖｂａｔと称す）と、負荷であるソレノイドバルブ７が接続された外部出力端子ＯＵＴと、の間に設けられ、制御回路１３からの制御信号であるパルス信号Ｓ１に基づいてオンオフを切り替える。

ドライブトランジスタＭＮ２は、例えば高耐圧のＮチャネルＭＯＳトランジスタであって、ソレノイドドライバ１１のローサイドドライバとして用いられる。具体的には、ドライブトランジスタＭＮ２は、外部出力端子ＯＵＴと、接地電圧等の基準電圧ＧＮＤが供給される基準電圧端子（以下、基準電圧端子ＧＮＤと称す）と、の間に設けられ、制御回路１３からの制御信号であるパルス信号Ｓ２に基づいてオンオフを切り替える。

ソレノイドバルブ７は、インダクタＬ１を有し、ソレノイドドライバ１１から供給される電流を、電磁力に変換する。ソレノイドバルブ７は、その電磁力を用いて油圧を制御し、これによりクラッチ３の開閉を制御する。

図３の例では、負荷であるソレノイドバルブ７が、電子制御ユニット１の外部出力端子ＯＵＴと、基準電圧ＧＮＤと、の間に設けられている。そのため、図３の例では、ハイサイドドライバであるドライブトランジスタＭＮ１がソレノイドバルブ７の駆動に用いられ、ローサイドドライバであるドライブトランジスタＭＮ２がソレノイドバルブ７の回生電流の経路として用いられる。以下、ハイサイドドライバ（ドライブトランジスタＭＮ１）が負荷（ソレノイドバルブ７）の駆動に用いられることを、ハイサイド駆動とも称す。

なお、ソレノイドバルブ７は、電子制御ユニット１の外部出力端子ＯＵＴと、バッテリ電圧Ｖｂａｔの電圧源と、の間に設けられても良い。その場合、ローサイドドライバであるドライブトランジスタＭＮ２がソレノイドバルブ７の駆動に用いられ、ハイサイドドライバであるドライブトランジスタＭＮ１がソレノイドバルブ７の回生電流の経路として用いられる。以下、ローサイドドライバ（ドライブトランジスタＭＮ２）が負荷（ソレノイドバルブ７）の駆動に用いられることを、ローサイド駆動とも称す。

例えば、まず、ドライブトランジスタＭＮ１がオンし、ドライブトランジスタＭＮ２がオフする。それにより、電圧供給端子ＶｂａｔからドライブトランジスタＭＮ１を介してソレノイドバルブ７のインダクタＬ１に電流が流れる。このとき、インダクタＬ１には、電流エネルギーが蓄えられる。その後、ドライブトランジスタＭＮ１がオフし、ドライブトランジスタＭＮ２がオンする。それにより、電圧供給端子ＶｂａｔからドライブトランジスタＭＮ１を介してソレノイドバルブ７のインダクタＬ１に流れていた電流が遮断される。インダクタＬ１は、直前に流れていた電流の電流値を維持しようとして、蓄えた電流エネルギーを放出する。それにより、基準電圧端子ＧＮＤからドライブトランジスタＭＮ２を介してソレノイドバルブ７のインダクタＬ１に向けて電流が流れる。このような動作が繰り返される。

センストランジスタＴｒ１１は、ドライブトランジスタＭＮ１と同じく高耐圧のＮチャネルＭＯＳトランジスタによって構成されている。例えば、センストランジスタＴｒ１１のトランジスタサイズは、ドライブトランジスタＭＮ１のトランジスタサイズの１／１０００倍である。

具体的には、センストランジスタＴｒ１１では、ドレインが電圧供給端子Ｖｂａｔに接続され、ソースが電流モニタ１２１に接続され、ゲートにパルス信号Ｓ１が供給されている。そのため、センストランジスタＴｒ１１のソース－ドレイン間には、ドライブトランジスタＭＮ１のソース－ドレイン間に流れる電流に比例する電流（具体的には、１／１０００倍の電流）が流れる。

センストランジスタＴｒ２１は、ドライブトランジスタＭＮ２と同じく高耐圧のＮチャネルＭＯＳトランジスタによって構成されている。例えば、センストランジスタＴｒ２１のトランジスタサイズは、ドライブトランジスタＭＮ２のトランジスタサイズの１／１０００倍である。

具体的には、センストランジスタＴｒ２１では、ドレインが外部出力端子ＯＵＴに接続され、ソースが電流モニタ１２１に接続され、ゲートにパルス信号Ｓ２が供給されている。そのため、センストランジスタＴｒ２１のソース－ドレイン間には、ドライブトランジスタＭＮ２のソース－ドレイン間に流れる電流に比例する電流（具体的には、１／１０００倍の電流）が流れる。

電流モニタ１２１は、センストランジスタＴｒ１１，Ｔｒ２１のそれぞれに流れる電流をモニタする。電流モニタ１２１によるモニタ結果は、電流検出回路１２による検出結果として出力される。

制御回路１３は、パルス信号Ｓ１，Ｓ２を用いてドライブトランジスタＭＮ１，ＭＮ２を交互に駆動する。ここで、制御回路１３は、電流検出回路１２による検出結果に基づいて、パルス信号Ｓ１，Ｓ２のデューティ比を制御する。それにより、ドライブトランジスタＭＮ１，ＭＮ２の駆動期間が精度良く調整される。その結果、例えば、電子制御ユニット１が搭載された自動車は、トランスミッション４においてギアを切り替える際の振動を抑制することができるため、振動の少ない快適な乗り心地を実現することができる。

≪発明者らによる事前検討≫
上述した電子制御ユニット１に搭載された電流検出回路１２について詳細に説明する前に、まず、本発明者らが事前検討した電流検出回路５２について説明する。

≪電流検出回路５２の構成≫
図８は、実施の形態１に至る前の構想に係る電流検出回路５２の構成例を示す図である。なお、図８には、駆動回路であるソレノイドドライバ１１、及び、負荷であるソレノイドバルブ７も示されている。また、図８の例では、ソレノイドドライバ１１によるソレノイドバルブ７のハイサイド駆動が行われている。

電流検出回路５２は、センストランジスタＴｒ１１，Ｔｒ２１と、トランジスタ（電圧制御トランジスタ）Ｔｒ１２，Ｔｒ２２と、トランジスタ（ミラートランジスタ）Ｔｒ２３と、オペアンプＡＭＰ１，ＡＭＰ２と、スイッチＳＷ１，ＳＷ２と、を備える。なお、電流検出回路５２の構成要素のうち、センストランジスタＴｒ１１，Ｔｒ２１以外の構成要素によって、電流モニタ１２１が構成されている。また、スイッチＳＷ１，ＳＷ２によって選択回路が構成されている。

ここでは、トランジスタＴｒ１２，Ｔｒ２２，Ｔｒ２３がＰチャネルＭＯＳトランジスタである場合を例に説明する。なお、トランジスタＴｒ１１，Ｔｒ２１は、既に説明したように、それぞれドライブトランジスタＭＮ１，ＭＮ２と同じく高耐圧のＮチャネルＭＯＳトランジスタである。

センストランジスタＴｒ１１は、電圧供給端子ＶｂａｔとノードＮ１１との間に設けられ、パルス信号Ｓ１に基づいてオンオフを切り替える。オペアンプＡＭＰ１は、ドライブトランジスタＭＮ１のソース電圧（外部出力端子ＯＵＴの電圧）と、センストランジスタＴｒ１１のソース電圧（ノードＮ１１の電圧）と、の電位差を増幅する。トランジスタＴｒ１２は、ノードＮ１１と、スイッチＳＷ１と、の間に設けられ、オペアンプＡＭＰ１の出力電圧に基づいてソース－ドレイン間に流れる電流を制御する。それにより、ドライブトランジスタＭＮ１のソース電圧と、センストランジスタＴｒ１１のソース電圧（ノードＮ１１の電圧）とは、略同一の値に保たれる。ここで、ドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれのドレインには、何れもバッテリ電圧Ｖｂａｔが供給されている。それにより、ドライブトランジスタＭＮ１に流れる電流と、センストランジスタＴｒ１１（及びトランジスタＴｒ１２）に流れる電流と、の比は、一定（例えば１０００：１）に保たれる。

センストランジスタＴｒ２１は、外部出力端子ＯＵＴとノードＮ１２との間に設けられ、パルス信号Ｓ２に基づいてオンオフを切り替える。オペアンプＡＭＰ２は、ドライブトランジスタＭＮ２のソース電圧（基準電圧ＧＮＤ）と、センストランジスタＴｒ２１のソース電圧（ノードＮ１２の電圧）と、の電位差を増幅する。トランジスタＴｒ２２は、電源電圧ＶＤＤが供給される電源電圧端子（以下、電源電圧端子ＶＤＤと称す）と、ノードＮ１２と、の間に設けられ、オペアンプＡＭＰ２の出力電圧に基づいてソース－ドレイン間に流れる電流を制御する。それにより、ドライブトランジスタＭＮ２のソース電圧と、センストランジスタＴｒ２１のソース電圧（ノードＮ１２の電圧）とは、略同一の値に保たれる。ここで、ドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれのドレインには、何れも外部出力端子ＯＵＴの電圧が供給されている。それにより、ドライブトランジスタＭＮ２に流れる電流と、センストランジスタＴｒ２１（及びトランジスタＴｒ２２）に流れる電流と、の比は、一定（例えば１０００：１）に保たれる。

トランジスタＴｒ２３は、電源電圧端子ＶＤＤとスイッチＳＷ２との間に設けられ、トランジスタＴｒ２２とともにオペアンプＡＭＰ２の出力電圧に基づいてソース－ドレイン間に流れる電流を制御する。本例では、トランジスタＴｒ２３には、トランジスタＴｒ２２に流れる電流と同じ値の電流が流れる。つまり、トランジスタＴｒ２３は、トランジスタＴｒ２２に流れる電流をミラーして出力する。

スイッチＳＷ１，ＳＷ２は、選択回路を構成しており、センストランジスタＴｒ１１に流れる電流と、センストランジスタＴｒ２１に流れる電流（より詳細にはセンストランジスタＴｒ２１に流れる電流をミラーした電流）と、を選択的に、電流検出回路５２の検出電流Ｉｉｎとして出力する。スイッチＳＷ１，ＳＷ２は、ドライブトランジスタＭＮ１，ＭＮ２のオンオフの切り替わりに応じて、それぞれ相補的にオンオフを切り替える。

図９は、ハイサイドドライバであるドライブトランジスタＭＮ１がオンしている場合における、電流検出回路５２の電流の流れを説明するための図である。図９に示すように、ドライブトランジスタＭＮ１がオンし、ドライブトランジスタＭＮ２がオフした場合、スイッチＳＷ１はオンし、スイッチＳＷ２はオフする。それにより、ドライブトランジスタＭＮ１に流れる電流に比例してトランジスタＴｒ１１，Ｔｒ１２に流れる電流は、スイッチＳＷ１を介して、電流検出回路５２の検出電流Ｉｉｎとして出力される。

図１０は、ローサイドドライバであるドライブトランジスタＭＮ２がオンしている場合における、電流検出回路５２の電流の流れを説明するための図である。図１０に示すように、ドライブトランジスタＭＮ１がオフし、ドライブトランジスタＭＮ２がオンした場合、スイッチＳＷ１がオフし、スイッチＳＷ２がオンする。それにより、ドライブトランジスタＭＮ２に流れる電流に比例してトランジスタＴｒ２１，Ｔｒ２２に流れる電流は、トランジスタＴｒ２３によってミラーされて、スイッチＳＷ２を介して、電流検出回路５２の検出電流Ｉｉｎとして出力される。

しかしながら、電流検出回路５２の構成では、オフ状態のドライブトランジスタＭＮ２のソース－ドレイン間電圧と、オフ状態のセンストランジスタＴｒ２１のソース－ドレイン間電圧と、が異なるため、リーク電流に起因して生じるドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれの劣化の度合いが異なってしまう。それにより、電流検出回路５２の構成では、オン状態のドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれに流れる電流の比が一定値（例えば１０００：１）から変動してしまうため、ドライブトランジスタＭＮ２に流れる電流を精度良く検出することができない、という問題があった。同様にして、電流検出回路５２の構成では、オン状態のドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれに流れる電流の比が一定値（例えば１０００：１）から変動してしまうため、ドライブトランジスタＭＮ１に流れる電流を精度良く検出することができない、という問題があった。以下、この問題について具体的に説明する。

図１１は、リーク電流に起因して生じるトランジスタの劣化を説明するためのトランジスタの概略断面図である。なお、図１１には、ＮチャネルＭＯＳトランジスタの概略断面図が示されている。

図１１に示すように、オフ状態のＮチャネルＭＯＳトランジスタでは、主に４つのリーク電流が発生する。まず、第１のリーク電流Ｉ１は、ソース電極を構成する一方のＮ型拡散領域からＰウェルにかけて発生する。第２のリーク電流Ｉ２は、Ｐウェルから、ドレイン電極を構成する他方のＮ型拡散領域側に形成されたＮ－領域にかけて発生する。第３のリーク電流Ｉ３は、ゲート電極から、ゲート酸化膜を介して、Ｎ－領域にかけて発生する。第４のリーク電流Ｉ４は、Ｎ－領域から、ドレイン電極を構成する他方のＮ型拡散領域にかけて発生する。

ここで、第４のリーク電流Ｉ４は、ドレイン－ソース間の強い電界によって加速されるため、ホットキャリアを生じさせる。このホットキャリアはＮ－領域とゲート酸化膜との間の界面にトラップされる。それにより、ＮチャネルＭＯＳトランジスタのオン抵抗は増大する。つまり、ＮチャネルＭＯＳトランジスタの特性は劣化する。このような特性劣化は、例えば、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎとも呼ばれる。

図１２は、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合でもゲイン劣化が生じないドライブトランジスタ及びセンストランジスタの構成例を示す図である。図１３は、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合にゲイン劣化が生じるドライブトランジスタ及びセンストランジスタの構成例を示す図である。また、図１４は、図１２に示す構成例の入力電流及び電流検出誤差の関係を示す図である。図１５は、図１３に示す構成例の入力電流及び電流検出誤差の関係を示す図である。

まず、図１２の構成例では、オフ状態のドライブトランジスタ及びセンストランジスタのそれぞれのソース－ドレイン間電圧は同じ値を示す。それにより、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合でも、ドライブトランジスタ及びセンストランジスタのそれぞれの劣化の度合いが同じになるため、オン状態のドライブトランジスタ及びセンストランジスタのそれぞれに流れる電流の比は一定値（例えば１０００：１）に維持される（図１４参照）。その結果、図１２の構成では、ドライブトランジスタに流れる電流を精度良く検出することができる。

それに対し、図１３の構成例では、オフ状態のドライブトランジスタ及びセンストランジスタのそれぞれのソース－ドレイン間電圧が異なる値を示す。それにより、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合、ドライブトランジスタ及びセンストランジスタのそれぞれの劣化の度合いが異なってしまうため、オン状態のドライブトランジスタ及びセンストランジスタのそれぞれに流れる電流の比は一定値から変動してしまう（図１５参照）。その結果、図１３の構成では、ドライブトランジスタに流れる電流を精度良く検出することができない。

ここで、電流検出回路５２の構成では、ドライブトランジスタＭＮ２がオフした場合、センストランジスタＴｒ２１がオフしてトランジスタＴｒ２２に流れる電流が０Ａ付近まで低下するため、トランジスタＴｒ２２及びオペアンプＡＭＰ２からなるループの利得が減少し、当該ループによるフィードバックが効かなくなってしまう。それにより、トランジスタＴｒ２２が完全にオフされなくなるため、オフ状態のセンストランジスタＴｒ２１のソース電圧は、０Ｖより大きな値を示す。つまり、オフ状態のドライブトランジスタＭＮ２のソース－ドレイン間電圧と、オフ状態のセンストランジスタＴｒ２１のソース－ドレイン間電圧とは、異なる値を示してしまう。

また、電流検出回路５２の構成では、ドライブトランジスタＭＮ１がオフした場合、センストランジスタＴｒ１１のソース電圧が０Ｖ付近に低下する前に、トランジスタＴｒ１２及びオペアンプＡＭＰ１からなるフィードバックループが動作しなくなる。そのため、オフ状態のセンストランジスタＴｒ１１のソース電圧は０Ｖより大きな値を示す。つまり、オフ状態のドライブトランジスタＭＮ１のソース－ドレイン間電圧と、オフ状態のセンストランジスタＴｒ１１のソース－ドレイン間電圧とは、異なる値を示してしまう。

そのため、電流検出回路５２の構成では、ドライブトランジスタＭＮ１，ＭＮ２に流れる電流を、センストランジスタＴｒ１１，Ｔｒ２１を用いて精度良く検出することができない、という問題があった。

そこで、発明者らは、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合でも、ドライブトランジスタＭＮ１，ＭＮ２に流れる電流を精度良く検出することが可能な電流検出回路、半導体装置、及び、半導体システムを見出した。

≪実施の形態１にかかる電流検出回路１２の構成例≫
図４は、実施の形態１にかかる電流検出回路１２の構成例を示す図である。なお、図４には、駆動回路であるソレノイドドライバ１１、及び、負荷であるソレノイドバルブ７も示されている。また、図４の例では、ソレノイドドライバ１１によるソレノイドバルブ７のハイサイド駆動が行われている。

図４に示すように、電流検出回路１２は、電流検出回路５２と比較して、スイッチＳＷ３，ＳＷ４をさらに備える。スイッチＳＷ３は、ドライブトランジスタＭＮ１のソース（外部出力端子ＯＵＴ）と、センストランジスタＴｒ１１のソース（ノードＮ１１）と、の間に設けられている。スイッチＳＷ４は、ドライブトランジスタＭＮ２のソース（基準電圧端子ＧＮＤ）と、センストランジスタＴｒ２１のソース（ノードＮ１２）と、の間に設けられている。スイッチＳＷ３，ＳＷ４は、ドライブトランジスタＭＮ１，ＭＮ２のオンオフの切り替わりに応じて、それぞれ相補的にオンオフを切り替える。

電流検出回路１２のその他の構成については、電流検出回路５２の場合と同様であるため、その説明を省略する。

≪タイミングチャート≫
図５は、電流検出回路１２の動作を示すタイミングチャートである。
図５の例では、まず、パルス信号Ｓ１がＬレベルを示し、パルス信号Ｓ２がＨレベルを示しているため、ドライブトランジスタＭＮ１がオフし、ドライブトランジスタＭＮ２がオンしている。それにより、オン状態のドライブトランジスタＭＮ２を経由する電流経路を介して、ソレノイドバルブ７の回生電流が流れる（時刻ｔ１０～ｔ１１）。

このとき、オン状態のドライブトランジスタＭＮ２に流れる電流を検出するため、スイッチＳＷ４はオフに制御されている。それに対し、オフ状態のドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれのソースをショートさせるため、スイッチＳＷ３はオンに制御されている。また、スイッチＳＷ１はオフに制御され、スイッチＳＷ２はオンに制御されている。

その後、パルス信号Ｓ２がＨレベルからＬレベルに切り替わると、それに応じて、ドライブトランジスタＭＮ２がオンからオフに切り替わる（時刻ｔ１１）。このとき、オフ状態になるドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれのソースをショートさせるため、スイッチＳＷ４はオフからオンに切り替わる（時刻ｔ１１）。また、スイッチＳＷ２は、オンからオフに切り替わる（時刻ｔ１１）。

その後、パルス信号Ｓ１がＬレベルからＨレベルに切り替わると、ドライブトランジスタＭＮ１のゲート－ソース間電圧Ｖｇｓが上昇し始める（時刻ｔ１２）。そして、ドライブトランジスタＭＮ１のゲート－ソース間電圧Ｖｇｓが閾値電圧に達すると、当該ドライブトランジスタＭＮ１に電流が流れるため、外部出力端子ＯＵＴの電圧Ｖｏは上昇し始める。なお、電圧Ｖｏが上昇している間は、ドライブトランジスタＭＮ１に流れる電流が一定であるため、当該ドライブトランジスタＭＮ１のゲート－ソース間電圧Ｖｇｓはほぼ一定の値を示す。この期間中のゲート－ソース間電圧Ｖｇｓはプラトー電圧と呼ばれている。ここで、電圧Ｖｏがバッテリ電圧Ｖｂａｔに達するまでは、完全にオンしていないドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれのソースをショートさせておく必要があるため、スイッチＳＷ３はオンに維持される。

その後、電圧Ｖｏがバッテリ電圧Ｖｂａｔに達してドライブトランジスタＭＮ１のゲート－ソース間電圧Ｖｇｓがプラトー電圧よりも高くなったタイミングで、スイッチＳＷ３はオンからオフに切り替わる（時刻ｔ１３）。それにより、オン状態になるドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれのソースのショートが解除される。また、スイッチＳＷ１は、オフからオンに切り替わる（時刻ｔ１３）。

その後、パルス信号Ｓ１がＨレベルからＬレベルに切り替わると、ドライブトランジスタＭＮ１のゲート－ソース間電圧Ｖｇｓが低下し始める（時刻ｔ１４）。それに伴って、電圧Ｖｏも低下し始める。このとき、オフ状態になるドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれのソースをショートさせるため、スイッチＳＷ３はオフからオンに切り替わる（時刻ｔ１４）。また、スイッチＳＷ１は、オンからオフに切り替わる（時刻ｔ１４）。

その後、パルス信号Ｓ２がＬレベルからＨレベルに切り替わると、それに応じて、ドライブトランジスタＭＮ２がオフからオンに切り替わる（時刻ｔ１５）。このとき、スイッチＳＷ４はオンからオフに切り替わる（時刻ｔ１５）。それにより、オン状態になるドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれのソースのショートが解除される。また、スイッチＳＷ２は、オフからオンに切り替わる（時刻ｔ１５）。

続いて、図６及び図７を用いて、各動作モードにおける電流検出回路１２の電流の流れ及びスイッチＳＷ３，ＳＷ４のスイッチング状態について、さらに詳細に説明する。

図６は、ハイサイドドライバであるドライブトランジスタＭＮ１がオンしている場合における、電流検出回路１２の電流の流れを説明するための図である。

図６に示すように、ドライブトランジスタＭＮ１がオンし、ドライブトランジスタＭＮ２がオフしている場合、スイッチＳＷ１はオンし、スイッチＳＷ２はオフする。それにより、ドライブトランジスタＭＮ１に流れる電流に比例してトランジスタＴｒ１１，Ｔｒ１２に流れる電流は、スイッチＳＷ１を介して、電流検出回路１２の検出電流Ｉｉｎとして出力される。

また、このとき、スイッチＳＷ３はオフし、スイッチＳＷ４はオンする。それにより、オフ状態のドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれのソースはショートする。ここで、ドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれのドレインには何れも外部出力端子ＯＵＴの電圧が供給されている。そのため、オフ状態のドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれのソース－ドレイン間電圧は同じ値を示す。それにより、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合でも、ドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれの劣化の度合いが同じになるため、オン状態のドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれに流れる電流の比は一定値（例えば１０００：１）に維持される。そのため、電流検出回路１２は、ドライブトランジスタＭＮ２に流れる電流を、センストランジスタＴｒ２１を用いて精度良く検出することができる。

図７は、ローサイドドライバであるドライブトランジスタＭＮ２がオンしている場合における、電流検出回路１２の電流の流れを説明するための図である。

図７に示すように、ドライブトランジスタＭＮ１がオフし、ドライブトランジスタＭＮ２がオンしている場合、スイッチＳＷ１はオフし、スイッチＳＷ２はオンする。それにより、ドライブトランジスタＭＮ２に流れる電流に比例してトランジスタＴｒ２１，Ｔｒ２２に流れる電流は、トランジスタＴｒ２３によってミラーされて、スイッチＳＷ２を介して、電流検出回路１２の検出電流Ｉｉｎとして出力される。

また、このとき、スイッチＳＷ３はオンし、スイッチＳＷ４はオフする。それにより、オフ状態のドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれのソースはショートする。ここで、ドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれのドレインには何れもバッテリ電圧Ｖｂａｔが供給されている。そのため、オフ状態のドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれのソース－ドレイン間電圧は同じ値を示す。それにより、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合でも、ドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれの劣化の度合いが同じになるため、オン状態のドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれに流れる電流の比は一定値（例えば１０００：１）に維持される。そのため、電流検出回路１２は、ドライブトランジスタＭＮ１に流れる電流を、センストランジスタＴｒ１１を用いて精度良く検出することができる。

なお、例えばソレノイドドライバ１１が動作を停止させている場合には、ドライブトランジスタＭＮ１，ＭＮ２が何れもオフしているため、スイッチＳＷ３，ＳＷ４は何れもオンする。この場合、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合でも、ドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれの劣化の度合いは同じになり、かつ、ドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれの劣化の度合いは同じになる。そのため、電流検出回路１２は、ドライブトランジスタＭＮ１，ＭＮ２に流れる電流の検出精度の劣化を抑制することができる。

このように、本実施の形態にかかる電流検出回路１２は、オフ状態のドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれのソースをショートさせるスイッチＳＷ３と、オフ状態のドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれのソースをショートさせるスイッチＳＷ４と、を備える。それにより、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合でも、ドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれの劣化の度合いが同じになるため、オン状態のドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれに流れる電流の比は一定値に維持される。同様に、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合でも、ドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれの劣化の度合いが同じになるため、オン状態のドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれに流れる電流の比は一定値に維持される。そのため、本実施の形態にかかる電流検出回路１２は、ドライブトランジスタＭＮ１，ＭＮ２に流れる電流を、センストランジスタＴｒ１１，Ｔｒ２１を用いて精度良く検出することができる。

本実施の形態では、電流検出回路１２が、ドライブトランジスタＭＮ１，ＭＮ２のそれぞれに流れる電流を検出する場合を例に説明したが、これに限られない。電流検出回路１２は、ドライブトランジスタＭＮ１，ＭＮ２のうち何れか一方に流れる電流のみを検出する構成に適宜変更可能である。

＜実施の形態２＞
図１６は、実施の形態２にかかる電流検出回路２２の構成例を示す図である。なお、図１６には、駆動回路であるソレノイドドライバ１１、及び、負荷であるソレノイドバルブ７も示されている。また、図１６の例では、ソレノイドドライバ１１によるソレノイドバルブ７のローサイド駆動が行われている。

図１６に示すように、電流検出回路２２は、電流検出回路１２と同様に、センストランジスタＴｒ１１，Ｔｒ２１と、トランジスタ（電圧制御トランジスタ）Ｔｒ１２，Ｔｒ２２と、トランジスタ（ミラートランジスタ）Ｔｒ２３と、オペアンプＡＭＰ１，ＡＭＰ２と、スイッチＳＷ１～ＳＷ４と、を備える。但し、電流検出回路２２と電流検出回路１２とでは回路の接続関係が異なる。以下、具体的に説明する。

センストランジスタＴｒ１１は、外部出力端子ＯＵＴとノードＮ１１との間に設けられ、パルス信号Ｓ１に基づいてオンオフを切り替える。オペアンプＡＭＰ１は、ドライブトランジスタＭＮ１のドレイン電圧（バッテリ電圧Ｖｂａｔ）と、センストランジスタＴｒ１１のドレイン電圧（ノードＮ１１の電圧）と、の電位差を増幅する。トランジスタＴｒ１２は、ノードＮ１１と、スイッチＳＷ１と、の間に設けられ、オペアンプＡＭＰ１の出力電圧に基づいてソース－ドレイン間に流れる電流を制御する。それにより、ドライブトランジスタＭＮ１のドレイン電圧と、センストランジスタＴｒ１１のドレイン電圧（ノードＮ１１の電圧）とは、略同一の値に保たれる。ここで、ドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれのソースには、何れも外部出力端子ＯＵＴの電圧が供給されている。そのため、ドライブトランジスタＭＮ１に流れる電流と、センストランジスタＴｒ１１（及びトランジスタＴｒ１２）に流れる電流と、の比は、一定（例えば１０００：１）に保たれる。

センストランジスタＴｒ２１は、基準電圧端子ＧＮＤとノードＮ１２との間に設けられ、パルス信号Ｓ２に基づいてオンオフを切り替える。オペアンプＡＭＰ２は、ドライブトランジスタＭＮ２のドレイン電圧（外部出力端子ＯＵＴの電圧）と、センストランジスタＴｒ２１のドレイン電圧（ノードＮ１２の電圧）と、の電位差を増幅する。トランジスタＴｒ２２は、電源電圧端子ＶＤＤと、ノードＮ１２と、の間に設けられ、オペアンプＡＭＰ２の出力電圧に基づいてソース－ドレイン間に流れる電流を制御する。それにより、ドライブトランジスタＭＮ２のドレイン電圧と、センストランジスタＴｒ２１のドレイン電圧とは、略同一の値に保たれる。ここで、ドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれのソース電圧には、何れも基準電圧ＧＮＤが供給されている。そのため、ドライブトランジスタＭＮ２に流れる電流と、センストランジスタＴｒ２１（及びトランジスタＴｒ２２）に流れる電流と、の比は、一定（例えば１０００：１）に保たれる。

トランジスタＴｒ２３は、電源電圧端子ＶＤＤとスイッチＳＷ２との間に設けられ、トランジスタＴｒ２２とともにオペアンプＡＭＰ２の出力電圧に基づいてソース－ドレイン間に流れる電流を制御する。本例では、トランジスタＴｒ２３には、トランジスタＴｒ２２に流れる電流と同じ値の電流が流れる。つまり、トランジスタＴｒ２３は、トランジスタＴｒ２２に流れる電流をミラーして出力する。

スイッチＳＷ１，ＳＷ２は、選択回路を構成しており、センストランジスタＴｒ１１に流れる電流と、センストランジスタＴｒ２１に流れる電流（より詳細にはセンストランジスタＴｒ２１に流れる電流をミラーした電流）と、を選択的に、電流検出回路２２の検出電流Ｉｉｎとして出力する。スイッチＳＷ１，ＳＷ２は、ドライブトランジスタＭＮ１，ＭＮ２のオンオフの切り替わりに応じて、それぞれ相補的にオンオフを切り替える。

スイッチＳＷ３は、ドライブトランジスタＭＮ１のドレイン（電圧供給端子Ｖｂａｔ）と、センストランジスタＴｒ１１のドレイン（ノードＮ１１）と、の間に設けられている。スイッチＳＷ４は、ドライブトランジスタＭＮ２のドレイン（外部出力端子ＯＵＴ）と、センストランジスタＴｒ２１のドレイン（ノードＮ１２）と、の間に設けられている。スイッチＳＷ３，ＳＷ４は、ドライブトランジスタＭＮ１，ＭＮ２のオンオフの切り替わりに応じて、それぞれ相補的にオンオフを切り替える。

≪タイミングチャート≫
図１７は、電流検出回路２２の動作を示すタイミングチャートである。
図１７の例では、まず、パルス信号Ｓ１がＨレベルを示し、パルス信号Ｓ２がＬレベルを示しているため、ドライブトランジスタＭＮ１がオンし、ドライブトランジスタＭＮ２がオフしている。それにより、オン状態のドライブトランジスタＭＮ１を経由する電流経路を介して、ソレノイドバルブ７の回生電流が流れる（時刻ｔ２０～ｔ２１）。

このとき、オン状態のドライブトランジスタＭＮ１に流れる電流を検出するため、スイッチＳＷ３はオフに制御されている。それに対し、オフ状態のドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれのドレインをショートさせるため、スイッチＳＷ４はオンに制御されている。また、スイッチＳＷ１はオンに制御され、スイッチＳＷ２はオフに制御されている。

その後、パルス信号Ｓ１がＨレベルからＬレベルに切り替わると、それに応じて、ドライブトランジスタＭＮ１がオンからオフに切り替わる（時刻ｔ２１）。このとき、オフ状態になるドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれのドレインをショートさせるため、スイッチＳＷ３はオフからオンに切り替わる（時刻ｔ２１）。また、スイッチＳＷ１は、オンからオフに切り替わる（時刻ｔ２１）。

その後、パルス信号Ｓ２がＬレベルからＨレベルに切り替わると、ドライブトランジスタＭＮ２のゲート－ソース間電圧Ｖｇｓが上昇し始める（時刻ｔ２２）。そして、ドライブトランジスタＭＮ２のゲート－ソース間電圧Ｖｇｓが閾値電圧に達すると、当該ドライブトランジスタＭＮ２に電流が流れるため、外部出力端子ＯＵＴの電圧Ｖｏは下降し始める。なお、電圧Ｖｏが下降している間は、ドライブトランジスタＭＮ２に流れる電流が一定であるため、当該ドライブトランジスタＭＮ２のゲート－ソース間電圧Ｖｇｓはほぼ一定の値を示す。この期間中のゲート－ソース間電圧Ｖｇｓはプラトー電圧と呼ばれている。ここで、電圧Ｖｏが基準電圧ＧＮＤに達するまでは、完全にオンしていないドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれのドレインをショートさせておく必要があるため、スイッチＳＷ４はオンに維持される。

その後、電圧Ｖｏが基準電圧ＧＮＤに達してドライブトランジスタＭＮ２のゲート－ソース間電圧Ｖｇｓがプラトー電圧よりも高くなったタイミングで、スイッチＳＷ４はオンからオフに切り替わる（時刻ｔ２３）。それにより、オン状態になるドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれのドレインのショートが解除される。また、スイッチＳＷ２は、オフからオンに切り替わる（時刻ｔ２３）。

その後、パルス信号Ｓ２がＨレベルからＬレベルに切り替わると、ドライブトランジスタＭＮ２のゲート－ソース間電圧Ｖｇｓが低下し始める（時刻ｔ２４）。それに伴って、電圧Ｖｏは上昇し始める。このとき、オフ状態になるドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれのドレインをショートさせるため、スイッチＳＷ４はオフからオンに切り替わる（時刻ｔ２４）。また、スイッチＳＷ２は、オンからオフに切り替わる（時刻ｔ２４）。

その後、パルス信号Ｓ１がＬレベルからＨレベルに切り替わると、それに応じて、ドライブトランジスタＭＮ１がオフからオンに切り替わる（時刻ｔ２５）。このとき、スイッチＳＷ３はオンからオフに切り替わる（時刻ｔ２５）。それにより、オン状態になるドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれのドレインのショートが解除される。また、スイッチＳＷ１は、オフからオンに切り替わる（時刻ｔ２５）。

続いて、図１８及び図１９を用いて、各動作モードにおける電流検出回路２２の電流の流れ及びスイッチＳＷ３，ＳＷ４のスイッチング状態について、さらに詳細に説明する。

図１８は、ハイサイドドライバであるドライブトランジスタＭＮ１がオンしている場合における、電流検出回路２２の電流の流れを説明するための図である。

図１８に示すように、ドライブトランジスタＭＮ１がオンし、ドライブトランジスタＭＮ２がオフしている場合、スイッチＳＷ１はオンし、スイッチＳＷ２はオフする。それにより、ドライブトランジスタＭＮ１に流れる電流に比例してトランジスタＴｒ１１，Ｔｒ１２に流れる電流は、スイッチＳＷ１を介して、電流検出回路２２の検出電流Ｉｉｎとして出力される。

また、このとき、スイッチＳＷ３はオフし、スイッチＳＷ４はオンする。それにより、オフ状態のドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれのドレインはショートする。ここで、ドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれのソースには何れも基準電圧ＧＮＤが供給されている。そのため、オフ状態のドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれのソース－ドレイン間電圧は同じ値を示す。それにより、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合でも、ドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれの劣化の度合いが同じになるため、オン状態のドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれに流れる電流の比は一定値（例えば１０００：１）に維持される。そのため、電流検出回路２２は、ドライブトランジスタＭＮ２に流れる電流を、センストランジスタＴｒ２１を用いて精度良く検出することができる。

図１９は、ローサイドドライバであるドライブトランジスタＭＮ２がオンしている場合における、電流検出回路２２の電流の流れを説明するための図である。

図１９に示すように、ドライブトランジスタＭＮ１がオフし、ドライブトランジスタＭＮ２がオンしている場合、スイッチＳＷ１はオフし、スイッチＳＷ２はオンする。それにより、ドライブトランジスタＭＮ２に流れる電流に比例してトランジスタＴｒ２１，Ｔｒ２２に流れる電流は、トランジスタＴｒ２３によってミラーされて、スイッチＳＷ２を介して、電流検出回路２２の検出電流Ｉｉｎとして出力される。

また、このとき、スイッチＳＷ３はオンし、スイッチＳＷ４はオフする。それにより、オフ状態のドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれのドレインはショートする。ここで、ドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれのソースには何れも外部出力端子ＯＵＴの電圧が供給されている。そのため、オフ状態のドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれのソース－ドレイン間電圧は同じ値を示す。それにより、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合でも、ドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれの劣化の度合いが同じになるため、オン状態のドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれに流れる電流の比は一定値（例えば１０００：１）に維持される。そのため、電流検出回路２２は、ドライブトランジスタＭＮ１に流れる電流を、センストランジスタＴｒ１１を用いて精度良く検出することができる。

なお、例えばソレノイドドライバ１１が動作を停止させている場合には、ドライブトランジスタＭＮ１，ＭＮ２が何れもオフしているため、スイッチＳＷ３，ＳＷ４は何れもオンする。この場合、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合でも、ドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれの劣化の度合いは同じになり、かつ、ドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれの劣化の度合いは同じになる。そのため、電流検出回路２２は、ドライブトランジスタＭＮ１，ＭＮ２に流れる電流の検出精度の劣化を抑制することができる。

このように、本実施の形態にかかる電流検出回路２２は、オフ状態のドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれのドレインをショートさせるスイッチＳＷ３と、オフ状態のドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれのドレインをショートさせるスイッチＳＷ４と、を備える。それにより、本実施の形態にかかる電流検出回路２２は、電流検出回路１２の場合と同様に、ドライブトランジスタＭＮ１，ＭＮ２に流れる電流を、センストランジスタＴｒ１１，Ｔｒ２１を用いて精度良く検出することができる。

本実施の形態では、電流検出回路２２が、ドライブトランジスタＭＮ１，ＭＮ２のそれぞれに流れる電流を検出する場合を例に説明したが、これに限られない。電流検出回路２２は、ドライブトランジスタＭＮ１，ＭＮ２のうち何れか一方に流れる電流のみを検出する構成に適宜変更可能である。

≪比較例にかかる電流検出回路６２≫
続いて、図２０及び図２１を用いて、電流検出回路２２の比較例にかかる電流検出回路６２について説明する。電流検出回路６２は、電流検出回路２２と比較してスイッチＳＷ３，ＳＷ４を備えていない。

図２０は、ハイサイドドライバであるドライブトランジスタＭＮ１がオンしている場合における、電流検出回路６２の電流の流れを説明するための図である。図２０に示すように、ドライブトランジスタＭＮ１がオンし、ドライブトランジスタＭＮ２がオフした場合、スイッチＳＷ１はオンし、スイッチＳＷ２はオフする。それにより、ドライブトランジスタＭＮ１に流れる電流に比例してトランジスタＴｒ１１，Ｔｒ１２に流れる電流は、スイッチＳＷ１を介して、電流検出回路５２の検出電流Ｉｉｎとして出力される。

しかしながら、このときの電流検出回路６２の構成では、ドライブトランジスタＭＮ２がオフした場合、センストランジスタＴｒ２１がオフしてトランジスタＴｒ２２に流れる電流が０Ａ付近まで低下するため、トランジスタＴｒ２２及びオペアンプＡＭＰ２からなるループの利得が減少し、当該ループによるフィードバックが効かなくなってしまう。それにより、トランジスタＴｒ２２が完全にオフされなくなるため、オフ状態のセンストランジスタＴｒ２１のドレイン電圧は、電源電圧ＶＤＤ付近まで大きくなる。ここで、電源電圧ＶＤＤがバッテリ電圧Ｖｂａｔと同程度の値を示す場合でも、センストランジスタＴｒ２１のドレイン電圧がバッテリ電圧Ｖｂａｔ付近に達するのに時間がかかるため、その期間中、オフ状態のドライブトランジスタＭＮ２のソース－ドレイン間電圧と、オフ状態のセンストランジスタＴｒ２１のソース－ドレイン間電圧とは、異なる値を示してしまう。

それにより、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合、ドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれの劣化の度合いが異なってしまうため、オン状態のドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１のそれぞれに流れる電流の比は一定値から変動してしまう。

図２１は、ローサイドドライバであるドライブトランジスタＭＮ２がオンしている場合における、電流検出回路６２の電流の流れを説明するための図である。図２１に示すように、ドライブトランジスタＭＮ１がオフし、ドライブトランジスタＭＮ２がオンした場合、スイッチＳＷ１がオフし、スイッチＳＷ２がオンする。それにより、ドライブトランジスタＭＮ２に流れる電流に比例してトランジスタＴｒ２１，Ｔｒ２２に流れる電流は、トランジスタＴｒ２３によってミラーされて、スイッチＳＷ２を介して、電流検出回路５２の検出電流Ｉｉｎとして出力される。

しかしながら、このときの電流検出回路６２の構成では、ドライブトランジスタＭＮ１がオフした場合、センストランジスタＴｒ１１がオフしてトランジスタＴｒ１２に流れる電流が０Ａ付近まで低下するため、トランジスタＴｒ１２及びオペアンプＡＭＰ１からなるループの利得が減少し、当該ループによるフィードバックが効かなくなってしまう。それにより、トランジスタＴｒ１２が完全にオフされなくなるため、オフ状態のセンストランジスタＴｒ１１のドレイン電圧は、バッテリ電圧Ｖｂａｔより小さくなる。つまり、オフ状態のドライブトランジスタＭＮ１のソース－ドレイン間電圧と、オフ状態のセンストランジスタＴｒ１１のソース－ドレイン間電圧とは、異なる値を示してしまう。

それにより、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合、ドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれの劣化の度合いが異なってしまうため、オン状態のドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１のそれぞれに流れる電流の比は一定値から変動してしまう。

そのため、電流検出回路６２は、ドライブトランジスタＭＮ１，ＭＮ２に流れる電流を、センストランジスタＴｒ１１，Ｔｒ２１を用いて精度良く検出することができない。それに対し、本実施の形態にかかる電流検出回路２２は、スイッチＳＷ３，ＳＷ４を備えることにより、電流検出回路６２において発生する課題を解決することができる。

＜実施の形態３＞
図２２は、実施の形態３にかかる電流検出回路１２ａの具体的な構成例を示す図である。なお、図２２には、駆動回路であるソレノイドドライバ１１、及び、負荷であるソレノイドバルブ７も示されている。また、図２２の例では、ソレノイドドライバ１１によるソレノイドバルブ７のハイサイド駆動が行われている。

電流検出回路１２ａは、電流検出回路１２の場合と比較して、切替回路ＳＷ５をさらに備える。切替回路ＳＷ５は、ドライブトランジスタＭＮ１がオフしている場合、オペアンプＡＭＰ１の２つの入力端子から、外部出力端子ＯＵＴ及びセンストランジスタＴｒ１１のソースの接続を切り離すように構成されている。

具体的には、切替回路ＳＷ５は、スイッチＳＷ５１～ＳＷ５６を有する。スイッチＳＷ５１は、オペアンプＡＭＰ１の反転入力端子と、センストランジスタＴｒ１１のソースと、の間に設けられる。スイッチＳＷ５２は、オペアンプＡＭＰ１の非反転入力端子と、ドライブトランジスタＭＮ１のソース（外部出力端子ＯＵＴ）と、の間に設けられる。スイッチＳＷ５３は、オペアンプＡＭＰ１の反転入力端子と、トランジスタＴｒ１２のソースと、の間に設けられる。スイッチＳＷ５４は、トランジスタＴｒ１２のソースと、センストランジスタＴｒ１１のソースと、の間に設けられる。スイッチＳＷ５５は、トランジスタＴｒ１２のソースと、電圧供給端子Ｖｂａｔと、の間に設けられる。スイッチＳＷ５６は、オペアンプＡＭＰ１の非反転入力端子と、電圧供給端子Ｖｂａｔと、の間に設けられる。

図２３は、ハイサイドドライバであるドライブトランジスタＭＮ１がオンしている場合における、電流検出回路１２ａの電流の流れを説明するための図である。

図２３に示すように、ドライブトランジスタＭＮ１がオンし、ドライブトランジスタＭＮ２がオフしている場合、スイッチＳＷ１はオンし、スイッチＳＷ２はオフする。また、このとき、スイッチＳＷ５１，ＳＷ５２，ＳＷ５４はオンし、スイッチＳＷ５３，ＳＷ５５，ＳＷ５６はオフする。そのため、オペアンプＡＭＰ１の非反転入力端子には、ドライブトランジスタＭＮ１のソース（外部出力端子ＯＵＴ）が接続され、オペアンプＡＭＰ１の反転入力端子には、センストランジスタＴｒ１１のソースが接続される。それにより、電流検出回路１２ａでは、電流検出回路１２の場合と同様に、ドライブトランジスタＭＮ１に流れる電流に比例してトランジスタＴｒ１１，Ｔｒ１２に流れる電流が、スイッチＳＷ１を介して、検出電流Ｉｉｎとして出力される。

なお、このときのスイッチＳＷ３，ＳＷ４のオンオフの切り替わり、及び、それによる電流検出回路１２ａの動作については、電流検出回路１２の場合と同様であるため、その説明を省略する。

図２４は、ローサイドドライバであるドライブトランジスタＭＮ２がオンしている場合における、電流検出回路１２ａの電流の流れを説明するための図である。

図２４に示すように、ドライブトランジスタＭＮ１がオフし、ドライブトランジスタＭＮ２がオンしている場合、スイッチＳＷ１はオフし、スイッチＳＷ２はオンする。それにより、電流検出回路１２ａでは、電流検出回路１２の場合と同様に、ドライブトランジスタＭＮ２に流れる電流に比例してトランジスタＴｒ２１，Ｔｒ２２に流れる電流が、トランジスタＴｒ２３によってミラーされて、スイッチＳＷ２を介して、検出電流Ｉｉｎとして出力される。

なお、このときのスイッチＳＷ３，ＳＷ４のオンオフの切り替わり、及び、それによる電流検出回路１２ａの動作については、電流検出回路１２の場合と同様であるため、その説明を省略する。

また、このとき、スイッチＳＷ５１，ＳＷ５２，ＳＷ５４はオフし、スイッチＳＷ５３，ＳＷ５５，ＳＷ５６はオンする。そのため、オペアンプＡＭＰ１の非反転入力端子及び反転入力端子には、何れも電圧供給端子Ｖｂａｔが接続される。それにより、オペアンプＡＭＰ１は、基準電圧ＧＮＤからバッテリ電圧Ｖｂａｔまでの広い範囲で電圧が変化する外部出力端子ＯＵＴから切り離されるため、バッテリ電圧Ｖｂａｔ付近の低電圧の範囲で動作する回路によって構成されることができる。それにより、回路規模の増大が抑制される。

このように、本実施の形態にかかる電流検出回路１２ａは、電流検出回路１２の場合と同等程度の効果を奏することができる。さらに、本実施の形態にかかる電流検出回路１２ａは、ドライブトランジスタＭＮ１がオフしている場合、オペアンプＡＭＰ１の２つの入力端子から、ドライブトランジスタＭＮ１のソース（外部出力端子ＯＵＴ）及びセンストランジスタＴｒ１１のソースの接続を切り離すように構成されている。それにより、オペアンプＡＭＰ１は、基準電圧ＧＮＤからバッテリ電圧Ｖｂａｔまでの広い範囲で電圧が変化する外部出力端子ＯＵＴから切り離されるため、バッテリ電圧Ｖｂａｔ付近の低電圧の範囲で動作する回路によって構成されることができる。それにより、回路規模の増大が抑制される。

＜実施の形態４＞
図２５は、実施の形態４にかかる電流検出回路２２ａの具体的な構成例を示す図である。なお、図２５には、駆動回路であるソレノイドドライバ１１、及び、負荷であるソレノイドバルブ７も示されている。また、図２５の例では、ソレノイドドライバ１１によるソレノイドバルブ７のローサイド駆動が行われている。

電流検出回路２２ａは、電流検出回路２２の場合と比較して、切替回路ＳＷ６をさらに備える。切替回路ＳＷ６は、ドライブトランジスタＭＮ２がオフしている場合、オペアンプＡＭＰ２の２つの入力端子から、外部出力端子ＯＵＴ及びセンストランジスタＴｒ２１のドレインの接続を切り離すように構成されている。

具体的には、切替回路ＳＷ６は、スイッチＳＷ６１～ＳＷ６６を有する。スイッチＳＷ６１は、オペアンプＡＭＰ２の反転入力端子と、センストランジスタＴｒ２１のドレインと、の間に設けられる。スイッチＳＷ６２は、オペアンプＡＭＰ２の非反転入力端子と、ドライブトランジスタＭＮ２のドレイン（外部出力端子ＯＵＴ）と、の間に設けられる。スイッチＳＷ６３は、オペアンプＡＭＰ２の反転入力端子と、トランジスタＴｒ２２のドレインとの間に設けられる。スイッチＳＷ６４は、トランジスタＴｒ２２のドレインと、センストランジスタＴｒ２１のドレインと、の間に設けられる。スイッチＳＷ６５は、オペアンプＡＭＰ２の反転入力端子と、基準電圧端子ＧＮＤと、の間に設けられる。スイッチＳＷ６６は、オペアンプＡＭＰ２の非反転入力端子と、基準電圧端子ＧＮＤと、の間に設けられる。

図２６は、ハイサイドドライバであるドライブトランジスタＭＮ１がオンしている場合における、電流検出回路２２ａの電流の流れを説明するための図である。

図２６に示すように、ドライブトランジスタＭＮ１がオンし、ドライブトランジスタＭＮ２がオフしている場合、スイッチＳＷ１はオンし、スイッチＳＷ２はオフする。それにより、電流検出回路２２ａでは、電流検出回路２２の場合と同様に、ドライブトランジスタＭＮ１に流れる電流に比例してトランジスタＴｒ１１，Ｔｒ１２に流れる電流が、スイッチＳＷ１を介して、検出電流Ｉｉｎとして出力される。

なお、このときのスイッチＳＷ３，ＳＷ４のオンオフの切り替わり、及び、それによる電流検出回路２２ａの動作については、電流検出回路２２の場合と同様であるため、その説明を省略する。

また、このとき、スイッチＳＷ６１，ＳＷ６２，ＳＷ６４はオフし、スイッチＳＷ６３，ＳＷ６５，ＳＷ６６はオンする。そのため、オペアンプＡＭＰ２の非反転入力端子及び反転入力端子には、何れも基準電圧端子ＧＮＤが接続される。それにより、オペアンプＡＭＰ２は、基準電圧ＧＮＤからバッテリ電圧Ｖｂａｔまでの広い範囲で電圧が変化する外部出力端子ＯＵＴから切り離されるため、低電圧の範囲で動作する回路によって構成されることができる。それにより、回路規模の増大が抑制される。

図２７は、ローサイドドライバであるドライブトランジスタＭＮ２がオンしている場合における、電流検出回路２２ａの電流の流れを説明するための図である。

図２７に示すように、ドライブトランジスタＭＮ１がオフし、ドライブトランジスタＭＮ２がオンしている場合、スイッチＳＷ１はオフし、スイッチＳＷ２はオンする。また、このとき、スイッチＳＷ６１，ＳＷ６２，ＳＷ６４はオンし、スイッチＳＷ６３，ＳＷ６５，ＳＷ６６はオフする。そのため、オペアンプＡＭＰ２の非反転入力端子には、ドライブトランジスタＭＮ２のドレイン（外部出力端子ＯＵＴ）が接続され、オペアンプＡＭＰ２の反転入力端子には、センストランジスタＴｒ２１のドレインが接続される。それにより、電流検出回路２２ａでは、電流検出回路２２の場合と同様に、ドライブトランジスタＭＮ２に流れる電流に比例してトランジスタＴｒ２１，Ｔｒ２２に流れる電流が、トランジスタＴｒ２３によってミラーされて、スイッチＳＷ２を介して、検出電流Ｉｉｎとして出力される。

なお、このときのスイッチＳＷ３，ＳＷ４のオンオフの切り替わり、及び、それによる電流検出回路２２ａの動作については、電流検出回路１２の場合と同様であるため、その説明を省略する。

このように、本実施の形態にかかる電流検出回路２２ａは、電流検出回路２２の場合と同等程度の効果を奏することができる。さらに、本実施の形態にかかる電流検出回路２２ａは、ドライブトランジスタＭＮ２がオフしている場合、オペアンプＡＭＰ２の２つの入力端子から、ドライブトランジスタＭＮ２のドレイン（外部出力端子ＯＵＴ）及びセンストランジスタＴｒ２１のドレインの接続を切り離すように構成されている。それにより、オペアンプＡＭＰ２は、基準電圧ＧＮＤからバッテリ電圧Ｖｂａｔまでの広い範囲で電圧が変化する外部出力端子ＯＵＴから切り離されるため、低電圧の範囲で動作する回路によって構成されることができる。それにより、回路規模の増大が抑制される。

＜実施の形態５＞
図２８は、実施の形態５にかかる電流検出回路３２の具体的な構成例を示す図である。
本実施の形態にかかる電流検出回路３２は、構成要素の接続関係を切り替えることによって、ソレノイドドライバ１１によるソレノイドバルブ７の駆動がハイサイド駆動及びローサイド駆動の何れの場合でも、ソレノイドドライバ１１に流れる電流を検出することができる。以下、具体的に説明する。

図２８に示すように、電流検出回路３２は、例えば電流検出回路１２ａ，２２ａ等と同様に、センストランジスタＴｒ１１，Ｔｒ２１と、トランジスタＴｒ１２，Ｔｒ２２と、オペアンプＡＭＰ１，ＡＭＰ２と、トランジスタＴｒ２３と、スイッチＳＷ１～ＳＷ４と、切替回路ＳＷ５，ＳＷ６と、を備える。また、電流検出回路３２は、これらの構成要素の接続関係を切り替えるスイッチ群（以下、スイッチ群ＳＷＧと称す）をさらに備える。以下、スイッチ群ＳＷＧには、スイッチＳＷ１～ＳＷ４、及び、切替回路ＳＷ５，ＳＷ６を構成する複数のスイッチ、が含まれるものとする。

なお、図２８の例では、ハイサイド駆動時に用いられるセンストランジスタＴｒ１１としてセンストランジスタＴｒ１１ａが設けられ、ローサイド駆動時に用いられるセンストランジスタＴｒ１１としてセンストランジスタＴｒ１１ｂが設けられている。また、図２８の例では、ハイサイド駆動時に用いられるトランジスタＴｒ１２としてトランジスタＴｒ１２ａが設けられ、ローサイド駆動時に用いられるトランジスタＴｒ１２としてトランジスタＴｒ１２ｂが設けられている。さらに、図２８の例では、ハイサイド駆動時に用いられるセンストランジスタＴｒ２１としてセンストランジスタＴｒ２１ａが設けられ、ローサイド駆動時に用いられるセンストランジスタＴｒ２１としてセンストランジスタＴｒ２１ｂが設けられている。

図２９は、ハイサイド駆動時においてハイサイドドライバであるドライブトランジスタＭＮ１がオンしている場合における、電流検出回路３２の構成要素の接続関係及び電流の流れを説明するための図である。図２９において、太い点線の矢印は、ソレノイド電流が流れる経路を示し、細い点線の矢印は、検出電流が流れる経路を示している。

このとき、電流検出回路３２は、スイッチ群ＳＷＧのオンオフを切り替えることによって、図２３に示す電流検出回路１２ａの等価回路を構成している。なお、図２９の例では、センストランジスタＴｒ１１として、ハイサイド駆動用のセンストランジスタＴｒ１１ａが用いられ、トランジスタＴｒ１２として、ハイサイド駆動用のトランジスタＴｒ１２ａが用いられている。

また、このとき、スイッチ群ＳＷＧのうちスイッチＳＷ４に相当するスイッチのオンオフを切り替えることによって、オフ状態のドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１ａ，Ｔｒ２１ｂのそれぞれのソースをショートさせるとともに、それぞれのドレインをショートさせる。それにより、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合でも、ドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１ａ，Ｔｒ２１ｂのそれぞれの劣化の度合いが同じになるため、オン状態のドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１ａ，Ｔｒ２１ｂのそれぞれに流れる電流の比は一定値に維持される。そのため、電流検出回路３２は、ドライブトランジスタＭＮ２に流れる電流を、センストランジスタＴｒ２１ａ，Ｔｒ２ｂを用いて精度良く検出することができる。

図３０は、ハイサイド駆動時においてローサイドドライバであるドライブトランジスタＭＮ２がオンしている場合における、電流検出回路３２の構成要素の接続関係及び電流の流れを説明するための図である。図３０において、太い点線の矢印は、ソレノイド電流が流れる経路を示し、細い点線の矢印は、検出電流が流れる経路を示している。

このとき、電流検出回路３２は、スイッチ群ＳＷＧのオンオフを切り替えることによって、図２４に示す電流検出回路１２ａの等価回路を実現している。なお、図３０の例では、センストランジスタＴｒ２１として、ハイサイド駆動用のセンストランジスタＴｒ２１ａが用いられている。

また、このとき、スイッチ群ＳＷＧのうちスイッチＳＷ３に相当するスイッチのオンオフを切り替えることによって、オフ状態のドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１ａ，Ｔｒ１１ｂのそれぞれのソースをショートさせるとともに、それぞれのドレインをショートさせる。それにより、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合でも、ドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１ａ，Ｔｒ１１ｂのそれぞれの劣化の度合いが同じになるため、オン状態のドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１ａ，Ｔｒ１１ｂのそれぞれに流れる電流の比は一定値に維持される。そのため、電流検出回路３２は、ドライブトランジスタＭＮ１に流れる電流を、センストランジスタＴｒ１１ａ，Ｔｒ１１ｂを用いて精度良く検出することができる。

図３１は、ローサイド駆動時においてハイサイドドライバであるドライブトランジスタＭＮ１がオンしている場合における、電流検出回路３２の構成要素の接続関係及び電流の流れを説明するための図である。図３１において、太い点線の矢印は、ソレノイド電流が流れる経路を示し、細い点線の矢印は、検出電流が流れる経路を示している。

このとき、電流検出回路３２は、スイッチ群ＳＷＧのオンオフを切り替えることによって、図２６に示す電流検出回路２２ａの等価回路を実現している。なお、図３１の例では、センストランジスタＴｒ１１として、ローサイド駆動用のセンストランジスタＴｒ１１ｂが用いられ、トランジスタＴｒ１２として、ローサイド駆動用のトランジスタＴｒ１２ｂが用いられている。

また、このとき、スイッチ群ＳＷＧのうちスイッチＳＷ４に相当するスイッチのオンオフを切り替えることによって、オフ状態のドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１ａ，Ｔｒ２１ｂのそれぞれのソースをショートさせるとともに、それぞれのドレインをショートさせる。それにより、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合でも、ドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１ａ，Ｔｒ２１ｂのそれぞれの劣化の度合いが同じになるため、オン状態のドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１ａ，Ｔｒ２１ｂのそれぞれに流れる電流の比は一定値に維持される。そのため、電流検出回路３２は、ドライブトランジスタＭＮ２に流れる電流を、センストランジスタＴｒ２１ａ，Ｔｒ２１ｂを用いて精度良く検出することができる。

図３２は、ローサイド駆動時においてローサイドドライバであるドライブトランジスタＭＮ２がオンしている場合における、電流検出回路３２の構成要素の接続関係及び電流の流れを説明するための図である。図３２において、太い点線の矢印は、ソレノイド電流が流れる経路を示し、細い点線の矢印は、検出電流が流れる経路を示している。

このとき、電流検出回路３２は、スイッチ群ＳＷＧのオンオフを切り替えることによって、図２７に示す電流検出回路２２ａの等価回路を実現している。なお、図３２の例では、センストランジスタＴｒ２１として、ローサイド駆動用のセンストランジスタＴｒ２１ｂが用いられている。

また、このとき、スイッチ群ＳＷＧのうちスイッチＳＷ３に相当するスイッチのオンオフを切り替えることによって、オフ状態のドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１ａ，Ｔｒ１１ｂのそれぞれのソースをショートさせるとともに、それぞれのドレインをショートさせる。それにより、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合でも、ドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１ａ，Ｔｒ１１ｂのそれぞれの劣化の度合いが同じになるため、オン状態のドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１ａ，Ｔｒ１１ｂのそれぞれに流れる電流の比は一定値に維持される。そのため、電流検出回路３２は、ドライブトランジスタＭＮ１に流れる電流を、センストランジスタＴｒ１１ａ，Ｔｒ１１ｂを用いて精度良く検出することができる。

このように、本実施の形態にかかる電流検出回路３２は、スイッチ群ＳＷＧを用いて構成要素の接続関係を切り替えることにより、ソレノイドドライバ１１によるソレノイドバルブ７の駆動がハイサイド駆動及びローサイド駆動の何れの場合でも、ソレノイドドライバ１１に流れる電流を検出することができる。

また、本実施の形態にかかる電流検出回路３２は、スイッチ群ＳＷＧを用いて構成要素の接続を切り替えることにより、オフ状態のドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１ａ，Ｔｒ１１ｂのそれぞれのソースをショートさせ、かつ、それぞれのドレインをショートさせる。それにより、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合でも、ドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１ａ，Ｔｒ１１ｂのそれぞれの劣化の度合いが同じになるため、オン状態のドライブトランジスタＭＮ１及びセンストランジスタＴｒ１１ａ，Ｔｒ１１ｂのそれぞれに流れる電流の比は一定値に維持される。

同様に、本実施の形態にかかる電流検出回路３２は、スイッチ群ＳＷＧを用いて構成要素の接続を切り替えることにより、オフ状態のドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１ａ，Ｔｒ２１ｂのそれぞれのソースをショートさせ、かつ、それぞれのドレインをショートさせる。それにより、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合でも、ドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１ａ，Ｔｒ２１ｂのそれぞれの劣化の度合いが同じになるため、オン状態のドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１ａ，Ｔｒ２１ｂのそれぞれに流れる電流の比は一定値に維持される。

そのため、本実施の形態にかかる電流検出回路３２は、ドライブトランジスタＭＮ１，ＭＮ２に流れる電流を、センストランジスタＴｒ１１ａ，Ｔｒ１１ｂ，Ｔｒ２１ａ，Ｔｒ２１ｂを用いて精度良く検出することができる。

本実施の形態では、電流検出回路３２が、動作モードに応じて、電流検出回路１２ａ及び電流検出回路２２ａの何れかの等価回路を実現する場合を例に説明したが、これに限られない。例えば、電流検出回路３２は、動作モードに応じて、電流検出回路１２及び電流検出回路２２の何れかの等価回路を実現するように構成されていても良い。

≪比較例にかかる電流検出回路７２≫
続いて、電流検出回路３２の比較例にかかる電流検出回路７２について説明する。
図３３は、比較例にかかる電流検出回路７２の構成例を示す図である。電流検出回路７２は、ソレノイドドライバ１１によるソレノイドバルブ７の駆動がハイサイド駆動及びローサイド駆動の何れの場合でも、ソレノイドドライバ１１に流れる電流を検出することができる。

図３３に示すように、電流検出回路７２は、ハイサイド駆動時に用いられるセンストランジスタＴｒ２１ａと、ローサイド駆動時に用いられるセンストランジスタＴｒ２１ｂと、オペアンプＡＭＰ２と、トランジスタＴｒ２２と、トランジスタＴｒ２３と、スイッチＳＷ７１～ＳＷ７３と、を備える。

センストランジスタＴｒ２１ａ，Ｔｒ２１ｂは、外部出力端子ＯＵＴと、基準電圧端子ＧＮＤと、の間に直列に設けられている。スイッチＳＷ７１は、センストランジスタＴｒ２１ａ，Ｔｒ２１ｂ間のノードＮ７１と、基準電圧端子ＧＮＤと、の間に設けられている。スイッチＳＷ７２は、ノードＮ７２と基準電圧端子ＧＮＤとの間に設けられている。スイッチＳＷ７３は、ノードＮ７２と外部出力端子ＯＵＴとの間に設けられている。オペアンプＡＭＰ２は、ノードＮ７１の電圧と、ノードＮ７２の電圧と、の電位差を増幅する。トランジスタＴｒ２２は、電源電圧端子ＶＤＤとノードＮ７１との間に設けられ、オペアンプＡＭＰ２の出力電圧に基づいて、ソース－ドレイン間に流れる電流を制御する。トランジスタＴｒ２３は、電源電圧端子ＶＤＤと検出電流出力端子との間に設けられ、トランジスタＴｒ２２とともにオペアンプＡＭＰ２の出力電圧に基づいてソース－ドレイン間に流れる電流を制御する。本例では、トランジスタＴｒ２３には、トランジスタＴｒ２２に流れる電流と同じ値の電流が流れる。つまり、トランジスタＴｒ２３は、トランジスタＴｒ２２に流れる電流をミラーして、検出電流Ｉｉｎとして出力する。

図３４は、ハイサイド駆動時においてハイサイドドライバであるドライブトランジスタＭＮ１がオンしている場合における、電流検出回路７２の電流の流れを説明するための図である。

このとき、スイッチＳＷ７１，ＳＷ７２はオンし、スイッチＳＷ７３はオフする。しかしながら、このときの電流検出回路７２の構成では、オフ状態のドライブトランジスタＭＮ２のソース－ドレイン間電圧と、オフ状態のセンストランジスタＴｒ２１ａのソース－ドレイン間電圧とは、同じ値（Ｖｂａｔ）を示すのに対し、オフ状態のセンストランジスタＴｒ２１ｂのソース－ドレイン間電圧は、それらと異なる値（０Ｖ）を示してしまう。

それにより、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合、ドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１ｂのそれぞれの劣化の度合いが異なってしまうため、オン状態のドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１ｂのそれぞれに流れる電流の比は一定値から変動してしまう。

図３５は、ハイサイド駆動時においてローサイドドライバであるドライブトランジスタＭＮ２がオンしている場合における、電流検出回路７２の電流の流れを説明するための図である。

このとき、スイッチＳＷ７１はオフし、スイッチＳＷ７２はオンし、スイッチＳＷ７３はオフする。それにより、ドライブトランジスタＭＮ２に流れる電流に比例してトランジスタＴｒ２１ａ，Ｔｒ２２に流れる電流は、トランジスタＴｒ２３によってミラーされて、電流検出回路７２の検出電流Ｉｉｎとして出力される。

図３６は、ローサイド駆動時においてハイサイドドライバであるドライブトランジスタＭＮ１がオンしている場合における、電流検出回路７２の電流の流れを説明するための図である。

このとき、スイッチＳＷ７１，ＳＷ７２はオンし、スイッチＳＷ７３はオフする。しかしながら、このときの電流検出回路７２の構成では、オフ状態のドライブトランジスタＭＮ２のソース－ドレイン間電圧と、オフ状態のセンストランジスタＴｒ２１ａのソース－ドレイン間電圧とは、同じ値（Ｖｂａｔ）を示すのに対し、オフ状態のセンストランジスタＴｒ２１ｂのソース－ドレイン間電圧は、それらと異なる値（０Ｖ）を示してしまう。

それにより、Ｏｆｆ－Ｓｔａｔｅ Ｄｅｇｒａｄａｔｉｏｎが発生した場合、ドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１ｂのそれぞれの劣化の度合いが異なってしまうため、オン状態のドライブトランジスタＭＮ２及びセンストランジスタＴｒ２１ｂのそれぞれに流れる電流の比は一定値から変動してしまう。

図３７は、ローサイド駆動時においてローサイドドライバであるドライブトランジスタＭＮ２がオンしている場合における、電流検出回路７２の電流の流れを説明するための図である。

このとき、スイッチＳＷ７１，スイッチＳＷ７２はオフし、スイッチＳＷ７３はオンする。それにより、ドライブトランジスタＭＮ２に流れる電流に比例してトランジスタＴｒ２１ａ，Ｔｒ２２に流れる電流は、トランジスタＴｒ２３によってミラーされて、電流検出回路７２の検出電流Ｉｉｎとして出力される。

このように、電流検出回路７２は、ドライブトランジスタＭＮ２に流れる電流を、センストランジスタＴｒ２１ｂを用いて精度良く検出することができない。それに対し、本実施の形態にかかる電流検出回路３２は、電流検出回路７２において発生する課題を解決することができる。

＜実施の形態５＞
図３８は、実施の形態６にかかる電流検出回路３２ａの具体的な構成例を示す図である。
電流検出回路３２ａは、電流検出回路３２の場合と比較して、定電流源Ｉ１，Ｉ２をさらに備える。

定電流源Ｉ１は、意図的なオフセット電流である定電流ＩｓｈＨを生成する。この定電流ＩｓｈＨと、センストランジスタＴｒ１１ａ，Ｔｒ１１ｂに流れる電流（第１センス電流）と、を加算した電流は、電流検出回路３２ａの検出電流Ｉｉｎとして出力される。それにより、電流検出回路３２ａは、第１センス電流（入力電流）にオフセットばらつきがある場合でも、不感帯領域を生じさせることなく検出電流Ｉｉｎを出力することができる（図３９参照）。

定電流源Ｉ２は、意図的なオフセット電流である定電流ＩｓｈＬを生成する。この定電流ＩｓｈＬと、センストランジスタＴｒ２１ａ，Ｔｒ２１ｂに流れる電流（第２センス電流）と、を加算した電流は、電流検出回路３２ａの検出電流Ｉｉｎとして出力される。図３８の例では、定電流ＩｓｈＬは、オペアンプＡＭＰ２の非反転入力端子に供給されている。また、それに伴って、その周辺の一部のスイッチがＭＯＳトランジスタに置き換えられている。それにより、電流検出回路３２ａは、第２センス電流（入力電流）にオフセットばらつきがある場合でも、不感帯領域を生じさせることなく検出電流Ｉｉｎを出力することができる（図３９参照）。

図４０は、ハイサイド駆動時においてハイサイドドライバであるドライブトランジスタＭＮ１がオンしている場合における、電流検出回路３２ａの構成要素の接続関係及び電流の流れを説明するための図である。図４０において、太い点線の矢印は、ソレノイド電流が流れる経路を示し、細い点線の矢印は、検出電流が流れる経路を示している。

図４１は、ハイサイド駆動時においてローサイドドライバであるドライブトランジスタＭＮ２がオンしている場合における、電流検出回路３２ａの構成要素の接続関係及び電流の流れを説明するための図である。図４１において、太い点線の矢印は、ソレノイド電流が流れる経路を示し、細い点線の矢印は、検出電流が流れる経路を示している。

図４２は、ローサイド駆動時においてハイサイドドライバであるドライブトランジスタＭＮ１がオンしている場合における、電流検出回路３２ａの構成要素の接続関係及び電流の流れを説明するための図である。図４２において、太い点線の矢印は、ソレノイド電流が流れる経路を示し、細い点線の矢印は、検出電流が流れる経路を示している。

図４３は、ローサイド駆動時においてローサイドドライバであるドライブトランジスタＭＮ２がオンしている場合における、電流検出回路３２ａの構成要素の接続関係及び電流の流れを説明するための図である。図４３において、太い点線の矢印は、ソレノイド電流が流れる経路を示し、細い点線の矢印は、検出電流が流れる経路を示している。

図４０乃至図４３に示す電流検出回路３２ａの構成要素の接続関係及び電流の流れについては、図２９乃至図３２に示す電流検出回路３２の構成要素の接続関係及び電流の流れと同様であるため、その説明を省略する。

このように、本実施の形態にかかる電流検出回路３２ａは、電流検出回路３２の場合と同等程度の効果を奏することができる。さらに、本実施の形態にかかる電流検出回路３２ａは、定電流ＩｓｈＨと第１センス電流とを加算したり、定電流ＩｓｈＬと第２センス電流とを加算したりすることにより、第１及び第２センス電流にオフセットばらつきがある場合でも、不感帯領域を生じさせることなく検出電流Ｉｉｎを出力することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

例えば、上記の実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層（拡散領域）などの導電型（ｐ型もしくはｎ型）を反転させた構成としてもよい。そのため、ｎ型、及びｐ型の一方の導電型を第１の導電型とし、他方の導電型を第２の導電型とした場合、第１の導電型をｐ型、第２の導電型をｎ型とすることもできるし、反対に第１の導電型をｎ型、第２の導電型をｐ型とすることもできる。

上記実施の形態において、各スイッチは、例えばＭＯＳトランジスタによって構成されても良い。例えば、複数のスイッチのうち高電圧が印加されるスイッチにのみ、高耐圧のＭＯＳトランジスタを用いることにより、回路規模の増大が抑制される。

上記の実施の形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。

（付記１）
第１電源と、負荷が接続された外部出力端子と、の間に設けられた第１ドライブトランジスタと共に前記第１電源の電圧が供給され、当該第１ドライブトランジスタに流れる電流に比例する第１センス電流が流れる、第１センストランジスタと、
前記外部出力端子の電圧と、前記第１センス電流を出力する前記第１センストランジスタの出力端子の電圧と、の電位差を増幅する第１アンプと、
前記第１センストランジスタの出力端子側において前記第１センストランジスタに直列に設けられ、ゲートに前記第１アンプの出力電圧が印加される第１電圧制御トランジスタと、
前記外部出力端子と前記第１センストランジスタの出力端子との間に設けられ、前記第１ドライブトランジスタがオフしている場合にオンし、前記第１ドライブトランジスタがオンしている場合にオフする第１スイッチと、
を備え、
前記第１センス電流を検出電流として出力する、電流検出回路。

（付記２）
前記外部出力端子と第２電源との間に設けられた、前記第１ドライブトランジスタと相補的にオンオフを切り替える第２ドライブトランジスタ、と共に前記外部出力端子の電圧が供給され、当該第２ドライブトランジスタに流れる電流に比例する第２センス電流が流れる、第２センストランジスタと、
前記第２電源の電圧と、前記第２センス電流を出力する前記第２センストランジスタの出力端子の電圧と、の電位差を増幅する第２アンプと、
前記第２センストランジスタの出力端子側において前記第２センストランジスタに直列に設けられ、ゲートに前記第２アンプの出力電圧が印加される第２電圧制御トランジスタと、
前記第２電源と前記第２センストランジスタの出力端子との間に設けられ、前記第２ドライブトランジスタがオフしている場合にオンし、前記第２ドライブトランジスタがオンしている場合にオフする第２スイッチと、
前記第１センス電流と前記第２センス電流とを選択的に前記検出電流として出力する選択回路と、
をさらに備えた、付記１に記載の電流検出回路。

（付記３）
前記第１センス電流に第１定電流を追加する第１定電流源をさらに備えた、
付記１に記載の電流検出回路。

（付記４）
前記第１センス電流に第１定電流を追加する第１定電流源と、
前記第２センス電流に第２定電流を追加する第２定電流源と、
をさらに備えた、付記２に記載の電流検出回路。

（付記５）
付記１に記載の電流検出回路と、
前記第１電源と前記外部出力端子との間に設けられた前記第１ドライブトランジスタと、
第２電源と前記外部出力端子との間に設けられ、前記第１ドライブトランジスタと相補的にオンオフを切り替える第２ドライブトランジスタと、
を備えた、半導体装置。

（付記６）
パルス信号に基づいて負荷に流れる電流の供給を制御する第１ドライブトランジスタと、
前記第１ドライブトランジスタに流れる電流を検出する、付記１に記載の電流検出回路と、
前記電流検出回路による検出結果に基づいて、前記パルス信号のデューティ比を制御する制御回路と、
を備えた、半導体システム。

（付記７）
前記負荷は、ソレノイドバルブである、
付記６に記載の半導体システム。

（付記８）
第１電源と負荷が接続された外部出力端子との間に設けられた第１ドライブトランジスタと、前記外部出力端子と第２電源との間に設けられた第２ドライブトランジスタと、のうち、前記第１ドライブトランジスタと共に前記外部出力端子の電圧が供給され、当該第１ドライブトランジスタに流れる電流に比例する第１センス電流が流れる第１センストランジスタと、
前記第１電源の電圧と、前記第１センス電流を出力する前記第１センストランジスタの出力端子の電圧と、の電位差を増幅する第１アンプと、
前記第１センストランジスタの出力端子側において前記第１センストランジスタに直列に設けられ、ゲートに前記第１アンプの出力電圧が印加される第１電圧制御トランジスタと、
前記第１電源と前記第１センストランジスタの出力端子との間に設けられ、前記第１ドライブトランジスタがオフしている場合にオンし、前記第１ドライブトランジスタがオンしている場合にオフする第１スイッチと、
を備え、
前記第１センス電流を検出電流として出力する、電流検出回路。

（付記９）
前記第１電源は、低電位側電源であって、
前記負荷は、前記外部出力端子と低電位側電源との間に設けられ、
前記電流検出回路は、
前記第１センストランジスタとともに前記第１電圧制御トランジスタに流れる前記第１センス電流をミラーするミラートランジスタをさらに備え、
前記ミラートランジスタによってミラーされた前記第１センス電流を前記検出電流として出力する、
付記８に記載の電流検出回路。

（付記１０）
前記第１電源は、高電位側電源であって、
前記負荷は、前記外部出力端子と高電位側電源との間に設けられている、
付記８に記載の電流検出回路。

（付記１１）
付記８に記載の電流検出回路と、
前記第１電源と前記外部出力端子との間に設けられた前記第１ドライブトランジスタと、
第２電源と前記外部出力端子との間に設けられ、前記第１ドライブトランジスタと相補的にオンオフを切り替える第２ドライブトランジスタと、
を備えた、半導体装置。

（付記１２）
パルス信号に基づいて負荷に流れる電流の供給を制御する第１ドライブトランジスタと、
前記第１ドライブトランジスタに流れる電流を検出する、付記８に記載の電流検出回路と、
前記電流検出回路による検出結果に基づいて、前記パルス信号のデューティ比を制御する制御回路と、
を備えた、半導体システム。

（付記１３）
前記負荷は、ソレノイドバルブである、
付記１２に記載の半導体システム。

１ 電子制御ユニット
２ エンジン
３ クラッチ
４ トランスミッション
５ ディファレンシャルギア
６ タイヤ
７ ソレノイドバルブ
１１ ソレノイドドライバ
１２ 電流検出回路
１２ａ 電流検出回路
１３ 制御回路
２２ 電流検出回路
２２ａ 電流検出回路
３２ 電流検出回路
３２ａ 電流検出回路
５２ 電流検出回路
６２ 電流検出回路
７２ 電流検出回路
１２１ 電流モニタ
ＡＭＰ１，ＡＭＰ２ オペアンプ
Ｉ１，Ｉ２ 定電流源
ＭＮ１，ＭＮ２ ドライブトランジスタ
ＳＷ１～ＳＷ４ スイッチ
ＳＷ５ 切替回路
ＳＷ５１～ＳＷ５６ スイッチ
ＳＷ６ 切替回路
ＳＷ６１～ＳＷ６６ スイッチ
ＳＷ７１～ＳＷ７３ スイッチ
ＳＷＧ スイッチ群
Ｔｒ１１，Ｔｒ２１ センストランジスタ
Ｔｒ１１ａ，Ｔｒ１１ｂ センストランジスタ
Ｔｒ２１ａ，Ｔｒ２１ｂ センストランジスタ
Ｔｒ１２，Ｔｒ２２ トランジスタ（電圧制御トランジスタ）
Ｔｒ１２ａ，Ｔｒ１２ｂ トランジスタ
Ｔｒ２３ トランジスタ（ミラートランジスタ）

Claims (11)

1. 第１電源と、負荷が接続された外部出力端子と、の間に設けられた第１ドライブトランジスタと共に前記第１電源の電圧が供給され、当該第１ドライブトランジスタに流れる電流に比例する第１センス電流が流れる、第１センストランジスタと、
   前記外部出力端子の電圧と、前記第１センス電流を出力する前記第１センストランジスタの出力端子の電圧と、の電位差を増幅する第１アンプと、
   前記第１センストランジスタの出力端子側において前記第１センストランジスタに直列に設けられ、ゲートに前記第１アンプの出力電圧が印加される第１電圧制御トランジスタと、
   前記外部出力端子と前記第１センストランジスタの出力端子との間に設けられ、前記第１ドライブトランジスタがオフしている場合にオンし、前記第１ドライブトランジスタがオンしている場合にオフする第１スイッチと、
   を備え、
   前記第１センス電流を検出電流として出力する、電流検出回路であって、
   前記第１ドライブトランジスタがオフしている場合、前記第１アンプの２つの入力端子から、前記外部出力端子及び前記第１センストランジスタの出力端子の接続を切り離す第１切替回路をさらに備えた、
   電流検出回路。
2. 前記第１切替回路は、
   前記第１ドライブトランジスタがオンしている場合、前記第１アンプの一方の入力端子と前記外部出力端子とを接続するとともに、前記第１アンプの他方の入力端子と前記第１センストランジスタの出力端子とを接続し、
   前記第１ドライブトランジスタがオフしている場合、前記第１アンプの２つの入力端子のそれぞれと前記第１電源とを接続する、
   請求項１に記載の電流検出回路。
3. 請求項１又は２に記載の電流検出回路と、
   前記第１電源と前記外部出力端子との間に設けられた前記第１ドライブトランジスタと、
   第２電源と前記外部出力端子との間に設けられ、前記第１ドライブトランジスタと相補的にオンオフを切り替える第２ドライブトランジスタと、
   を備えた、半導体装置。
4. パルス信号に基づいて負荷に流れる電流の供給を制御する第１ドライブトランジスタと、
   前記第１ドライブトランジスタに流れる電流を検出する、請求項１又は２に記載の電流検出回路と、
   前記電流検出回路による検出結果に基づいて、前記パルス信号のデューティ比を制御する制御回路と、
   を備えた、半導体システム。
5. 第１センストランジスタと、
   第１アンプと、
   第１電圧制御トランジスタと、
   第２センストランジスタと、
   第２アンプと、
   第２電圧制御トランジスタと、
   ミラートランジスタと、
   選択回路と、
   複数のスイッチからなるスイッチ群と、
   を備え、
   動作モードがハイサイド駆動モードの場合、
   前記スイッチ群のオンオフを切り替えることによって、
   前記第１センストランジスタは、第１電源と、負荷が接続された外部出力端子と、の間に設けられた第１ドライブトランジスタと共に前記第１電源の電圧が供給され、当該第１ドライブトランジスタに流れる電流に比例する第１センス電流が流れるように構成され、
   前記第１アンプは、前記外部出力端子の電圧と、前記第１センス電流を出力する前記第１センストランジスタの出力端子の電圧と、の電位差を増幅するように構成され、
   前記第１電圧制御トランジスタは、前記第１センストランジスタの出力端子側において前記第１センストランジスタに直列に設けられ、ゲートに前記第１アンプの出力電圧が印加されるように構成され、
   前記スイッチ群の一部である第１スイッチは、前記外部出力端子と前記第１センストランジスタの出力端子との間に設けられ、前記第１ドライブトランジスタがオフしている場合にオンし、前記第１ドライブトランジスタがオンしている場合にオフするように構成され、
   前記第２センストランジスタは、前記外部出力端子と第２電源との間に設けられた、前記第１ドライブトランジスタと相補的にオンオフを切り替える第２ドライブトランジスタ、と共に前記外部出力端子の電圧が供給され、当該第２ドライブトランジスタに流れる電流に比例する第２センス電流が流れるように構成され、
   前記第２アンプは、前記第２電源の電圧と、前記第２センス電流を出力する前記第２センストランジスタの出力端子の電圧と、の電位差を増幅するように構成され、
   前記第２電圧制御トランジスタは、前記第２センストランジスタの出力端子側において前記第２センストランジスタに直列に設けられ、ゲートに前記第２アンプの出力電圧が印加されるように構成され、
   前記スイッチ群の一部である第２スイッチは、前記第２電源と前記第２センストランジスタの出力端子との間に設けられ、前記第２ドライブトランジスタがオフしている場合にオンし、前記第２ドライブトランジスタがオンしている場合にオフするように構成され、
   前記ミラートランジスタは、前記第２センストランジスタとともに前記第２電圧制御トランジスタに流れる前記第２センス電流をミラーするように構成され、かつ、
   前記選択回路は、前記第１センス電流と、前記ミラートランジスタによってミラーされた前記第２センス電流と、を選択的に検出電流として出力するように構成され、
   動作モードがローサイド駆動モードの場合、
   前記スイッチ群のオンオフを切り替えることによって、
   前記第１センストランジスタは、前記第１ドライブトランジスタと共に前記外部出力端子の電圧が供給され、当該第１ドライブトランジスタに流れる電流に比例する第１センス電流が流れるように構成され、
   前記第１アンプは、前記第１電源の電圧と、前記第１センス電流を出力する前記第１センストランジスタの出力端子の電圧と、の電位差を増幅するように構成され、
   前記第１電圧制御トランジスタは、前記第１センストランジスタの出力端子側において前記第１センストランジスタに直列に設けられ、ゲートに前記第１アンプの出力電圧が印加されるように構成され、
   前記第１スイッチは、前記第１電源と前記第１センストランジスタの出力端子との間に設けられ、前記第１ドライブトランジスタがオフしている場合にオンし、前記第１ドライブトランジスタがオンしている場合にオフするように構成され、
   前記第２センストランジスタは、前記第２ドライブトランジスタと共に前記第２電源の電圧が供給され、当該第２ドライブトランジスタに流れる電流に比例する第２センス電流が流れるように構成され、
   前記第２アンプは、前記外部出力端子の電圧と、前記第２センス電流を出力する前記第２センストランジスタの出力端子の電圧と、の電位差を増幅するように構成され、
   前記第２電圧制御トランジスタは、前記第２センストランジスタの出力端子側において前記第２センストランジスタに直列に設けられ、ゲートに前記第２アンプの出力電圧が印加されるように構成され、
   前記第２スイッチは、前記外部出力端子と前記第２センストランジスタの出力端子との間に設けられ、前記第２ドライブトランジスタがオフしている場合にオンし、前記第２ドライブトランジスタがオンしている場合にオフするように構成され、
   前記ミラートランジスタは、前記第２センストランジスタとともに前記第２電圧制御トランジスタに流れる前記第２センス電流をミラーするように構成され、かつ、
   前記選択回路は、前記第１センス電流と、前記ミラートランジスタによってミラーされた前記第２センス電流と、を選択的に前記検出電流として出力するように構成される、
   電流検出回路。
6. 前記第１センストランジスタは、動作モードに応じて相補的にアクティブ及びインアクティブが切り替わる２つのトランジスタによって構成され、
   前記第２センストランジスタは、動作モードに応じて相補的にアクティブ及びインアクティブが切り替わる２つのトランジスタによって構成され、
   前記第１スイッチは、前記第１ドライブトランジスタがオフしている場合、当該第１ドライブトランジスタ及び前記第１センストランジスタを構成する２つのトランジスタのそれぞれのソースをショートさせると共に、それぞれのドレインをショートさせるように構成され、
   前記第２スイッチは、前記第２ドライブトランジスタがオフしている場合、当該第２ドライブトランジスタ及び前記第２センストランジスタを構成する２つのトランジスタのそれぞれのソースをショートさせると共に、それぞれのドレインをショートさせるように構成されている、
   請求項５に記載の電流検出回路。
7. 第１切替回路と、
   第２切替回路と、
   をさらに備え、
   動作モードがハイサイド駆動モードの場合、
   前記スイッチ群のオンオフを切り替えることによって、
   前記第１切替回路は、前記第１ドライブトランジスタがオフしている場合、前記第１アンプの２つの入力端子から、前記外部出力端子及び前記第１センストランジスタの出力端子の接続を切り離すように構成され、
   動作モードがローサイド駆動モードの場合、
   前記スイッチ群のオンオフを切り替えることによって、
   前記第２切替回路は、前記第２ドライブトランジスタがオフしている場合、前記第２アンプの２つの入力端子から、前記外部出力端子及び前記第２センストランジスタの出力端子の接続を切り離すように構成される、
   請求項５に記載の電流検出回路。
8. 動作モードがハイサイド駆動モードの場合、
   前記スイッチ群のオンオフを切り替えることによって、
   前記第１切替回路は、前記第１ドライブトランジスタがオンしている場合、前記第１アンプの一方の入力端子と前記外部出力端子とを接続するとともに、前記第１アンプの他方の入力端子と前記第１センストランジスタの出力端子とを接続し、前記第１ドライブトランジスタがオフしている場合、前記第１アンプの２つの入力端子のそれぞれと前記第１電源とを接続するように構成され、
   動作モードがローサイド駆動モードの場合、
   前記スイッチ群のオンオフを切り替えることによって、
   前記第２切替回路は、前記第２ドライブトランジスタがオンしている場合、前記第２アンプの一方の入力端子と前記外部出力端子とを接続するとともに、前記第２アンプの他方の入力端子と前記第２センストランジスタの出力端子とを接続し、前記第２ドライブトランジスタがオフしている場合、前記第２アンプの２つの入力端子のそれぞれと前記第２電源とを接続するように構成される、
   請求項７に記載の電流検出回路。
9. 前記第１センス電流に第１定電流を追加する第１定電流源と、
   前記第２センス電流に第２定電流を追加する第２定電流源と、
   をさらに備えた、請求項５に記載の電流検出回路。
10. 請求項５に記載の電流検出回路と、
    前記第１電源と前記外部出力端子との間に設けられた前記第１ドライブトランジスタと、
    前記第２電源と前記外部出力端子との間に設けられ、前記第１ドライブトランジスタと相補的にオンオフを切り替える前記第２ドライブトランジスタと、
    を備えた、半導体装置。
11. パルス信号に基づいて負荷に流れる電流の供給を制御する第１ドライブトランジスタと、
    前記第１ドライブトランジスタに流れる電流を検出する、請求項５に記載の電流検出回路と、
    前記電流検出回路による検出結果に基づいて、前記パルス信号のデューティ比を制御する制御回路と、
    を備えた、半導体システム。

Images