JP7152420B2 - 管理装置、及び蓄電システム - Google Patents

Description

本発明は、蓄電モジュールの状態を管理する管理装置、及び蓄電システムに関する。

近年、ハイブリッド車（ＨＶ）、プラグインハイブリッド車（ＰＨＶ）、電気自動車（ＥＶ）が普及してきている。これらの車にはキーデバイスとして二次電池が搭載される。車載用二次電池としては主に、ニッケル水素電池およびリチウムイオン電池が普及している。今後、エネルギー密度が高いリチウムイオン電池の普及が加速すると予想される。

充放電を繰り返して利用される車載用のバッテリシステム（例えば、特許文献１参照）において、電池セルの充電状態(ＳＯＣ:State Of Charge)や劣化状態(ＳＯＨ：State Of Health)等の電池の状態データを正確に検知することは、車両航続距離の確保および電池セルの長期利用の観点から重要である。例えば電気自動車は、電池セルに蓄電された電気エネルギーを動力源として走行しており、残容量を正しく検知できなければ、予定した走行距離を確保できなかったり、急停止するなど、利便性が損なわれることになる。また電池セルの劣化状態を正確に検知することは、電池セルを安全に利用するために重要である。

特開２０１７－３２３１１号公報

セルのＳＯＣやＳＯＨを高精度に検知するには、その算出のもとになる電流値や電圧値を高精度に検知することが重要である。

本発明はこうした状況に鑑みなされたものであり、その目的は、直列接続された複数のセルの状態を示すデータを高精度に推定する技術を提供することにある。

上記課題を解決するために、本発明のある態様の管理装置は、直列接続された複数のセルに流れる電流を検出する電流検出系と、前記複数のセルのそれぞれの電圧を検出する電圧検出系と、前記電流検出系により検出された電流の値と、前記電圧検出系により検出された電圧の値をもとに前記複数のセルの状態を管理するためのデータを算出する演算部と、を備える。前記電流検出系は、それぞれ独立した少なくとも１つのフィルタを含む。前記電圧検出系は、それぞれ独立した少なくとも１つのフィルタを含む。前記電流検出系に含まれる少なくとも１つのフィルタのトータルの特性と、前記電圧検出系に含まれる少なくとも１つのフィルタのトータルの特性とが実質的に一致している。

なお、以上の構成要素の任意の組み合わせ、本発明の表現を方法、装置、システムなどの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、直列接続された複数のセルの状態を示すデータを高精度に推定することができる。

本発明の実施の形態に係る蓄電システムの構成例を示す図である。 図２（ａ）－（ｃ）は、ＳＯＣの算出方法を説明するための図である。 図１の電流検出系と電圧検出系を簡略化した図である。 アナログフィルタの構成例を示す図である。 図５（ａ）－（ｃ）は、複数のフィルタを備える系の構成例を示す図である。 図６（ａ）－（ｃ）は、具体例１における電流検出系および電圧検出系の調整前のフィルタ特性を示す図である。 図７（ａ）－（ｃ）は、具体例１における電流検出系および電圧検出系の調整後のフィルタ特性を示す図である。 図８（ａ）－（ｃ）は、具体例２における電流検出系および電圧検出系の調整前のフィルタ特性を示す図である。 図９（ａ）－（ｃ）は、具体例２における電流検出系および電圧検出系の調整後のフィルタ特性を示す図である。

図１は、本発明の実施の形態に係る蓄電システム１の構成例を示す図である。蓄電システム１は、蓄電モジュール５０及び管理装置１０を備える。蓄電モジュール５０は、直列接続された複数のセルを含む。セルには、リチウムイオン電池セル、ニッケル水素電池セル、鉛電池セル、電気二重層キャパシタセル、リチウムイオンキャパシタセル等を用いることができる。以下、本明細書ではリチウムイオン電池セル（公称電圧：３．６－３．７Ｖ）を使用する例を想定する。図１では、６個のリチウムイオン電池セル（セルＥ１－Ｅ６）を直列接続した組電池を使用する例を描いている。

複数のセルＥ１－Ｅ６と直列に電流検出素子２１が接続される。電流検出素子２１には、シャント抵抗やホール素子を使用することができる。電流検出素子２１は、複数のセルＥ１－Ｅ６に流れる電流を電圧信号で出力する。

管理装置１０は、電流検出系２０のアナログフィルタ２２、電圧検出系３０のアナログフィルタ３２、ＡＳＩＣ（Application Specific Integrated Circuit）３３及びマイクロプロセッサ４０を備える。ＡＳＩＣ３３は、マルチプレクサ３４及びＡＤ変換器３５を含む。マイクロプロセッサ４０は、電流検出系２０のＡＤ変換器２５、電流検出系２０のデジタルフィルタ２６、電圧検出系３０のデジタルフィルタ３６及び演算器４１を含む。

電流検出素子２１、アナログフィルタ２２、ＡＤ変換器２５及びデジタルフィルタ２６は電流検出系２０を構成し、アナログフィルタ３２、マルチプレクサ３４、ＡＤ変換器３５及びデジタルフィルタ３６は電圧検出系３０を構成する。

電流検出素子２１により検出された電流値は、アナログフィルタ２２に入力される。アナログフィルタ２２は、入力された電流値の高周波成分を除去してＡＤ変換器２５に出力する。ＡＤ変換器２５は、アナログフィルタ２２から入力されるアナログ信号をデジタル信号に変換してデジタルフィルタ２６に出力する。デジタルフィルタ２６は、デジタル信号で規定された電流値の高周波成分をさらに除去して、演算器４１に出力する。

ＡＳＩＣ３３は、直列接続された複数のセルＥ１－Ｅ６の各ノードと複数の電圧検出線で接続され、隣接する２本の電圧検出線間の電圧をそれぞれ検出することにより、各セルＥ１－Ｅ６の電圧を検出する。複数のセルＥ１－Ｅ６とＡＳＩＣ３３間の複数の電圧検出線にはアナログフィルタ３２が挿入される。アナログフィルタ３２は、複数のセルＥ１－Ｅ６の各電圧値の高周波成分を除去してＡＳＩＣ３３に出力する。ＡＳＩＣ３３内のマルチプレクサ３４は、複数のセルＥ１－Ｅ６の各電圧値を所定の順番でＡＤ変換器３５に出力する。ＡＤ変換器３５は、マルチプレクサ３４から入力されるアナログ信号をデジタル信号に変換する。

ＡＳＩＣ３３とマイクロプロセッサ４０間は、フォトカプラ等の絶縁回路を介した、デジタル通信により接続される。ＡＳＩＣ３３は、直列接続により高電圧化された複数のセルＥ１－Ｅ６の電圧を検出する必要があるため高電圧化する必要がある。一方、マイクロプロセッサ４０は低電圧で動作する。この電圧差を吸収するために両者は絶縁される必要がある。一方、電流検出系２０は低圧設計が可能であり、アナログフィルタ２２の出力をそのままマイクロプロセッサ４０に入力することができる。

マイクロプロセッサ４０はＡＳＩＣ３３から、デジタル信号で規定された複数のセルＥ１－Ｅ６の各電圧値を受信する。デジタルフィルタ３６は、デジタル信号で規定された各電圧値の高周波成分をさらに除去して演算器４１に出力する。

演算器４１は、複数のセルＥ１－Ｅ６の電流値および複数のセルＥ１－Ｅ６の各電圧値をもとに各セルＥ１－Ｅ６のＳＯＣ及びＳＯＨを算出する。ＳＯＨは、初期の満充電容量に対する現在の満充電容量の比率で規定され、数値が低いほど（０％に近いほど）劣化が進行していることを示す。

なお図示しないが、演算器４１には温度検出系から複数のセルＥ１－Ｅ６の温度も入力され、温度補償に使用される。

演算器４１は例えば、ＣＰＵで構成することができる。電流検出系２０のデジタルフィルタ２６及び電圧検出系３０のデジタルフィルタ３６は、専用のロジック回路で実現されてもよいし、当該ＣＰＵによるデジタル演算処理により実現されてもよい。

なお図１では、電圧検出系３０のデジタルフィルタ３６をマイクロプロセッサ４０内に設けているが、ＡＳＩＣ３３内に設けてもよい。この場合、ＡＳＩＣ３３に設けられたデジタルフィルタ３６の出力は通信でマイクロプロセッサ４０の演算器４１へ入力される。

電池のＳＯＣは下記（式１）に示すように、電池に通電される電流の積算値を用いて推定することが一般的である。

しかしながら、電流センサにはオフセット誤差・ヒステリシス誤差・直線性誤差・温度変動誤差などがある。長期の利用においては、当該誤差が電流積算値に累積されていくことになり、電流積算値だけを用いてＳＯＣを正確に推定し続けることは難しい。以下、一般的なＳＯＣおよびＳＯＨの検知方法について説明する。

図２（ａ）－（ｃ）は、ＳＯＣの算出方法を説明するための図である。図２（ａ）は、セルＥ１の等価回路を示す図である。図２（ｂ）は、セルＥ１の入力電流Ｉｃ、出力電圧Ｖｃの変化の一例を示す図である。図２（ｃ）は、セルＥ１のＳＯＣ－ＯＣＶ特性の一例を示す図である。ただし図２（ａ）－（ｃ）は簡略化されたものであり、電池の化学的特性および詳細な電池の等価回路を必ずしも示すものではない。

図２（ａ）において、ＶｏｃｖはセルＥ１の開放電圧(ＯＣＶ:Open Circuit Voltage)、ＲｉはセルＥ１の内部抵抗、ＩｃはセルＥ１に入力される電流、ＶｃはセルＥ１に電流が入力されるタイミングでセルＥ１の端子間から出力される電圧をそれぞれを示している。

セルＥ１に電流が流れるとセルＥ１に電圧変動が発生する。時刻ｔ１における入力電流をＩｃ（ｔ１）、時刻ｔ１における出力電圧をＶｃ（ｔ１）、時刻ｔ２における入力電流をＩｃ（ｔ２）、時刻ｔ２における出力電圧をＶｃ（ｔ２）とするとき、Ｉｃ（ｔ１）とＩｃ（ｔ２）の差分をΔＩｃ、Ｖｃ（ｔ１）とＶｃ（ｔ２）の差分をΔＶｃとすると、内部抵抗Ｒｉは下記（式２）で表すことができる。また時刻ｔ２におけるＶｏｃｖ（ｔ２）は下記（式３）のように表すことができる。

上記（式２）および（式３）を用いることにより、時刻ｔ２における開放電圧Ｖｏｃｖ（ｔ２）および内部抵抗Ｒｉを算出することができる。セルＥ１のＳＯＣはＯＣＶをもとに推定することが可能である。例えばマイクロプロセッサ４０は、セルＥ１のＳＯＣとＯＣＶの関係を規定したＳＯＣ－ＯＣＶ特性を記述したＬＵＴ（Look Up Table）をメモリ内に保持し、当該ＬＵＴを参照することによりＶｏｃｖからＳＯＣを推定することができる。このように推定されたＳＯＣは、上記（式１）を用いて補正されて使用されてもよい。

セルＥ１のＳＯＨは、セルＥ１の内部抵抗Ｒｉの増大によって推定することができる。つまり、初期状態のＳＯＨと初期状態からの内部抵抗増大分ΔＲｉをもとに現在のＳＯＨを推定することが可能である。

図３は、図１の電流検出系２０と電圧検出系３０を簡略化した図である。
電流検出系２０に具備されるアナログフィルタ２２の特性（伝達関数）を

電流検出系２０に具備されるデジタルフィルタ２６の特性（伝達関数）を

電圧検出系３０に具備されるアナログフィルタ３２の特性（伝達関数）を

電圧検出系３０に具備されるデジタルフィルタ３６の特性（伝達関数）を

とする。

またセルＥ１に電流が入力されるタイミングと、電流値を示す電気信号が演算器４１に入力されるタイミングとの間の遅延をｔｃとし、セルＥ１に電流が入力されることによってセルＥ１の端子間から電圧が出力されるタイミングと、電圧値を示す電気信号が演算器４１に入力されるタイミングとの間の遅延をｔｖとする。

本実施の形態において、電流検出系２０および電圧検出系３０はそれぞれ一つ乃至それぞれが独立した複数のフィルタを備えることができる。図３に示す例では、電流検出系２０および電圧検出系３０はそれぞれ２つのフィルタを備えている。２つのフィルタは、１段目のアナログフィルタ２２／３２と、２段目のデジタルフィルタ２６／３６で構成される。

なおフィルタのタイプは問わない。つまりアナログタイプであってもデジタルタイプであっても構わない。また図３の場合、アナログフィルタ２２／３２とデジタルフィルタ２６／３６は互いに独立しているとみなすことができる。アナログフィルタ２２／３２のフィルタ特性がデジタルフィルタ２６／３６のフィルタ特性に影響しないからである。

なお例えば、２段のＲＣフィルタを直列接続させてアナログフィルタ２２／３２を構成する場合も、２段のＲＣフィルタは互いに独立ではないため一つのアナログフィルタとして扱うことができる。これはアナログフィルタの伝達関数を求めることで分かる。

電流検出素子２１によって通電電流に応じた電圧信号に変換されたアナログ電圧信号は、１段目のアナログフィルタ２２に入力されノイズ成分が除去される。１段目のアナログフィルタ２２を通過したアナログ信号はＡＤ変換器２５によってデジタルデータへ変換され、２段目のデジタルフィルタ２６へ入力される。デジタルフィルタ２６はサンプリング周期Ｔで離散化されたデジタルデータを信号処理することでフィルタ能力を発揮する。デジタルフィルタ２６の出力は演算器４１へ入力される。このようにして演算器４１は、セルＥ１に電流が通電されたタイミングで電流検出素子２１から出力される信号を検知する。セルＥ１に電流が通電されるタイミングと、電流値を示す電気信号が演算器４１に入力されるタイミングとの間の遅延時間をｔｃとする。

セルＥ１の端子間電圧は１段目のアナログフィルタ３２に入力されノイズ成分が除去される。１段目のアナログフィルタ３２を通過したアナログ信号はＡＤ変換器３５によってデジタルデータへ変換され、２段目のデジタルフィルタ３６へ入力される。デジタルフィルタ３６はサンプリング周期Ｔで離散化されたデジタルデータを信号処理することでフィルタ能力を発揮する。デジタルフィルタ３６の出力は演算器４１へ入力される。このようにして演算器４１は、セルＥ１に電流が通電されたタイミングに出力されるセルＥ１の端子間電圧信号を検知する。セルＥ１に電流が通電されることによって端子間電圧が出力されるタイミングと、電圧値を示す電気信号が演算器４１に入力されるタイミングとの間の遅延時間をｔｖとする。

本実施の形態では、電流検出系２０のフィルタ特性と電圧検出系３０のフィルタ特性を実質的に一致させる。実質的に一致しているとみなす範囲は、設計者が要求仕様などに基づき決定することができる。

電流検出系２０のフィルタ特性（伝達関数）を

電圧検出系３０のフィルタ特性（伝達関数）を

またゲインを

位相を

とすると、伝達関数は下記（式４）に示すようにゲインと位相の積で表すことができる。図３の電流検出系２０の伝達関数は下記（式５）で、電圧検出系３０の伝達関数は下記（式６）でそれぞれ表すことができる。

本実施の形態ではフィルタ特性を一致させるために、上記（式５）の伝達関数と上記（式６）の伝達関数を実質的に一致させる。つまり伝達関数において周波数特性を表すゲイン関数を一致させる。周波数特性を表すとき単位は［ｄＢ］が用いられることが多い。そこで、下記（式７）、（式８）を、対数表記の下記（式９）、（式１０）に書き換える。

対数の性質から伝達関数を、互いに独立なフィルタのゲインの和として表すことができ、フィルタ特性を実質的に一致させるために有効で便利な方法である。

上記（式５）と（式６）を実質的に一致させるために、電流検出系２０のアナログフィルタ２２の伝達関数と電圧検出系３０のアナログフィルタ３２の伝達関数を実質的に一致させ、かつ電流検出系２０のデジタルフィルタ２６の伝達関数と電圧検出系３０のデジタルフィルタ３６の伝達関数を実質的に一致させることが考えられる。

しかしながら、電流検出系２０のアナログフィルタ２２と電圧検出系３０のアナログフィルタ３２を実質的に一致させることは基本的に難しい。複数のセルＥ１－Ｅ６に流れる単一の電流を検出する電流検出系２０と、複数のセルＥ１－Ｅ６の各電圧を検出する電圧検出系３０を同一特性の回路構成で実現することは基本的に難しいためである。電圧検出系３０の１つのセルのアナログフィルタ３２は、別のセルの電圧変動などの影響を受ける。

そこで電流検出系２０全体のフィルタ特性と電圧検出系３０全体のフィルタ特性を実質的に一致させるために、電流検出系２０のデジタルフィルタ２６の伝達関数および／または電圧検出系３０のデジタルフィルタ３６の伝達関数を調整する。上記（式９）および（式１０）に示したように対数表記の場合、独立した複数のフィルタを持つ系の周波数特性は、それぞれのフィルタの周波数特性の和として表すことができる。つまり電流検出系２０のアナログフィルタ２２の周波数特性とデジタルフィルタ２６の周波数特性の和と、電圧検出系３０のアナログフィルタ３２の周波数特性とデジタルフィルタ３６の周波数特性の和を、実質的に一致させればよい。

また本実施の形態では、電流検出系２０の上記遅延ｔｃと電圧検出系３０の上記遅延ｔｖとを実質的に一致させる。例えば、電流検出系２０の上記遅延ｔｃと電圧検出系３０の上記遅延ｔｖをそれぞれ見積もり、両者が一致するようにマイクロプロセッサ４０のソフトウェアプログラミングを作成する。

図４は、アナログフィルタ２２／３２の構成例を示す図である。図４は、アナログフィルタ２２／３２を、抵抗ＲおよびコンデンサＣによって構成されるＲＣフィルタ（ローパスフィルタ）で構成する例を示している。以下、ＲＣフィルタの伝達関数を回路方程式から導出する。

ＲＣ回路の回路構成から下記（式１１）が成り立つ。

また系の電流変化は電荷量の変化であるため下記（式１２）が成り立つ。

したがって上記（式１１）は下記（式１３）に書き換えることができる。

上記（式１３）を、入力ｘ（ｔ）、出力ｙ（ｔ）をとる系と考えると、上記（式１３）を下記（式１４）に書き換えることができる。

上記（式１４）をラプラス変換すると下記（式１５）になる。

よって伝達関数Ｇ（ｓ）は下記（式１６）になる。

ｓ＝ｊωとすると、ＬＰＦの伝達関数Ｇ（ｊω）は下記（式１７）になる。

上記（式１７）を書き換えると下記（式１８）が導出される。

図３におけるアナログフィルタ２２／３２の伝達関数は，上記（式４）より下記（式１９）で表すことができる。

したがって上記（式１８）を用いることでアナログフィルタ２２／３２のゲイン関数を求めることができる。具体的には、抵抗ＲとコンデンサＣの定数を調整することで所望のフィルタ特性（周波数特性）を得ることができる。なお上記のフィルタ構成は一例であり、２段のＲＣフィルタや、オペアンプを使ったアクティブフィルタなどフィルタ構成は上記に限定されない。

次にデジタルフィルタについて説明する。以下、デジタルフィルタに、一次遅れ系のＩＩＲ（Infinite Impulse Response）フィルタ（無限インパルス応答フィルタ）を使用する例を説明する。

ｙ［ｎ］を出力信号、ｘ［ｎ］を入力信号としたときの一次遅れ系の差分方程式は、下記（式２０）で表される。ａは前回値と今回値の重みを決定するための定数である。

Ｇ［ｚ］を伝達関数、Ｘ［ｚ］をｘ［ｎ］のＺ変換、Ｙ［ｚ］をｙ［ｎ］のＺ変換とすると、上記（式２０）は下記（式２１）に書き換えられ、伝達関数Ｇ［ｚ］は下記（式２２）で表される。

伝達関数の周波数応答を求めるため、ｚ＝ｅ^ｊωＴとすると、上記（式２２）は下記（式２３）に書き換えられる。

Ｔはサンプリング周期である。

ゲイン｜Ｇ｜を求めるため、下記（式２４）に示すオイラーの公式を使用する。

オイラーの公式により、上記（式２３）は下記（式２５）に書き換えられる。

より、伝達関数の周波数応答は下記（式２６）となり、展開すると下記（式２７）になる。

図３におけるデジタルフィルタ２６／３６の伝達関数は、上記（式４）より下記（式２８）で表すことができる。

したがって上記（式２７）を用いることでデジタルフィルタ２６／３６のゲイン関数を求めることができる。具体的には、定数ａとサンプリング周期Ｔを調整することで所望のフィルタ特性（周波数特性）を得ることができる。なお上記のフィルタ構成は一例であり、二次のＩＩＲフィルタや、ＦＩＲ（Finite Impullse Response）フィルタ（有限インパルス応答フィルタ）などフィルタ構成は上記に限定されない。

次にフィルタの独立性について説明する。
図５（ａ）－（ｃ）は、複数のフィルタを備える系の構成例を示す図である。図５（ａ）は、第１フィルタＦ１と第２フィルタＦ２を縦列接続した系を示す。第１フィルタＦ１は、第１抵抗Ｒ１と第１コンデンサＣ１で構成されたローパスフィルタ（ＬＰＦ）である。第２フィルタＦ２は、第２抵抗Ｒ２と第２コンデンサＣ２で構成されたローパスフィルタ（ＬＰＦ）であり、第１フィルタＦ１と同じ構成である。第１フィルタＦ１と第２フィルタＦ２は独立しておらず、図５（ａ）に示す系の伝達関数は、第１フィルタＦ１のゲインＧ１と第２フィルタＦ２のゲインＧ２の積で表すことができない。

図５（ｂ）は、図５（ａ）の第１フィルタＦ１と第２フィルタＦ２の間に、ボルテージフォロワＯＰ１が挿入される。ボルテージフォロワＯＰ１はオペアンプで構成される。当該オペアンプは理想的に動作するものとする。ボルテージフォロワＯＰ１は、入力インピーダンスがハイインピーダンスでゲインが１の素子であり、第１フィルタＦ１から入力される電流を遮断し、第１フィルタＦ１から入力される電圧を第２フィルタＦ２に出力する。図５（ｂ）に示す系の伝達関数は、第１フィルタＦ１のゲインＧ１と第２フィルタＦ２のゲインＧ２の積で表すことができる。

図５（ｃ）は、図３に示した回路構成と同じである。図５（ｃ）に示す系の伝達関数は、アナログフィルタ２２／３２のゲインＧ１とデジタルフィルタ２６／３６のゲインＧ２の積で表すことができる。

このように２つのフィルタで構成される系を考える場合、入力信号ＩＮが後段のフィルタに直接通電されるとき、前段のフィルタと後段のフィルタは独立していないと言える。反対に入力信号ＩＮが後段のフィルタに直接通電されないとき、前段のフィルタと後段のフィルタは独立していると言える。

以下、電流検出系２０のフィルタ特性と、電圧検出系３０のフィルタ特性を実質的に一致させる具体例を説明する。以下の例では、電流検出系２０および電圧検出系３０のアナログフィルタ２２／３２に１次のＲＣフィルタ（ＬＰＦ）を使用し、電流検出系２０および電圧検出系３０のデジタルフィルタ２６／３６に１次のＩＩＲフィルタを使用する構成を想定する。前段のＲＣフィルタと後段のＩＩＲフィルタはそれぞれ互いに独立しているものとする。具体例１ではアナログフィルタ２２／３２の抵抗ＲとコンデンサＣの定数が異なっている例を示し、具体例２ではデジタルフィルタ２６／３６のサンプリング周期が異なっている場合を示す。

図６（ａ）－（ｃ）は、具体例１における電流検出系２０および電圧検出系３０の調整前のフィルタ特性を示す図である。図６（ａ）はアナログフィルタ２２／３２のフィルタ特性を示し、図６（ｂ）はデジタルフィルタ２６／３６のフィルタ特性を示し、図６（ｃ）は電流検出系２０全体および電圧検出系３０全体のフィルタ特性を示す。

図７（ａ）－（ｃ）は、具体例１における電流検出系２０および電圧検出系３０の調整後のフィルタ特性を示す図である。図７（ａ）はアナログフィルタ２２／３２のフィルタ特性を示し、図７（ｂ）はデジタルフィルタ２６／３６のフィルタ特性を示し、図７（ｃ）は電流検出系２０全体および電圧検出系３０全体のフィルタ特性を示す。

図６（ａ）に示すように電流検出系２０のアナログフィルタ２２のフィルタ特性と、電圧検出系３０のアナログフィルタ３２のフィルタ特性は一致していない。具体例１では、電流検出系２０のアナログフィルタ２２（ＲＣフィルタ）の抵抗Ｒの定数が５６［ｋΩ］、コンデンサＣの定数が０．３３［μＦ］に設定され、電圧検出系３０のアナログフィルタ３２（ＲＣフィルタ）の抵抗Ｒの定数が３３［ｋΩ］、コンデンサＣの定数が０．１０［μＦ］に設定されている。

図６（ｂ）に示すように電流検出系２０のデジタルフィルタ２６のフィルタ特性と、電圧検出系３０のデジタルフィルタ３６のフィルタ特性は実質的に一致している。具体例１では、電流検出系２０のデジタルフィルタ２６（ＩＩＲフィルタ）のサンプリング周期Ｔが１［ｍｓ］に設定され、定数ａが０．７５に設定されている。電圧検出系３０のデジタルフィルタ３６（ＩＩＲフィルタ）も同様に、サンプリング周期Ｔが１［ｍｓ］に設定され、定数ａが０．７５に設定されている。

図６（ｃ）に示すように、図６（ａ）、（ｂ）のフィルタ特性を前提とする電流検出系２０全体のフィルタ特性と、電圧検出系３０全体のフィルタ特性は一致していない。このようなフィルタ特性ではセルの状態を高精度に検知することが困難である。

次に、このように設計された電流検出系２０および電圧検出系３０を備える管理装置１０において、電流検出系２０全体のフィルタ特性と電圧検出系３０全体のフィルタ特性を実質的に一致させる方法を説明する。具体例１では、電圧検出系３０のデジタルフィルタ３６（ＩＩＲフィルタ）の定数ａの値を調整して、電流検出系２０全体のフィルタ特性と電圧検出系３０全体のフィルタ特性を実質的に一致させる。

図７（ａ）に示すように電流検出系２０のアナログフィルタ２２のフィルタ特性と、電圧検出系３０のアナログフィルタ３２のフィルタ特性は、図６（ａ）に示した調整前のフィルタ特性と同じである。

具体例１では、電圧検出系３０のデジタルフィルタ３６（ＩＩＲフィルタ）の定数ａが０．７５から０．９５に変更される。図７（ｂ）に示すように当該定数ａの変更により、電流検出系２０のデジタルフィルタ２６のフィルタ特性と、電圧検出系３０のデジタルフィルタ３６のフィルタ特性は一致しなくなる。

図７（ｃ）に示すように、電圧検出系３０のデジタルフィルタ３６（ＩＩＲフィルタ）の定数ａの変更後は、電流検出系２０全体のフィルタ特性と、電圧検出系３０全体のフィルタ特性が実質的に一致する。このように独立した個々のフィルタ特性は一致していなくとも、それらを組み合わせた系全体のフィルタ特性を一致させることにより、セルの状態を高精度に検知することができるようになる。

図８（ａ）－（ｃ）は、具体例２における電流検出系２０および電圧検出系３０の調整前のフィルタ特性を示す図である。図８（ａ）はアナログフィルタ２２／３２のフィルタ特性を示し、図８（ｂ）はデジタルフィルタ２６／３６のフィルタ特性を示し、図８（ｃ）は電流検出系２０全体および電圧検出系３０全体のフィルタ特性を示す。

図９（ａ）－（ｃ）は、具体例２における電流検出系２０および電圧検出系３０の調整後のフィルタ特性を示す図である。図９（ａ）はアナログフィルタ２２／３２のフィルタ特性を示し、図９（ｂ）はデジタルフィルタ２６／３６のフィルタ特性を示し、図９（ｃ）は電流検出系２０全体および電圧検出系３０全体のフィルタ特性を示す。

図８（ａ）に示すように電流検出系２０のアナログフィルタ２２のフィルタ特性と、電圧検出系３０のアナログフィルタ３２のフィルタ特性は実質的に一致している。具体例２では、電流検出系２０のアナログフィルタ２２（ＲＣフィルタ）の抵抗Ｒの定数が３３［ｋΩ］、コンデンサＣの定数が０．１０［μＦ］に設定されている。電圧検出系３０のアナログフィルタ３２（ＲＣフィルタ）も同様に、抵抗Ｒの定数が３３［ｋΩ］、コンデンサＣの定数が０．１０［μＦ］に設定されている。

図８（ｂ）に示すように電流検出系２０のデジタルフィルタ３６のフィルタ特性と、電圧検出系３０のデジタルフィルタ３６のフィルタ特性は一致していない。具体例２では、電流検出系２０のデジタルフィルタ２６（ＩＩＲフィルタ）のサンプリング周期Ｔが１［ｍｓ］、定数ａが０．７５に設定され、電圧検出系３０のデジタルフィルタ３６（ＩＩＲフィルタ）のサンプリング周期Ｔが１０［ｍｓ］、定数ａが０．７５に設定されている。

図８（ｃ）に示すように、図８（ａ）、（ｂ）のフィルタ特性を前提とする電流検出系２０全体のフィルタ特性と、電圧検出系３０全体のフィルタ特性は一致していない。このようなフィルタ特性ではセルの状態を高精度に検知することが困難である。

次に、このように設計された電流検出系２０および電圧検出系３０を備える管理装置１０において、電流検出系２０全体のフィルタ特性と電圧検出系３０全体のフィルタ特性を実質的に一致させる方法を説明する。具体例２では、電圧検出系３０のアナログフィルタ２２（ＲＣフィルタ）のコンデンサＣの定数を調整して、電流検出系２０全体のフィルタ特性と電圧検出系３０全体のフィルタ特性を実質的に一致させる。

具体例２では、電圧検出系３０のアナログフィルタ３２（ＲＣフィルタ）のコンデンサＣの定数が０．１［μＦ］から０．０１［μＦ］に変更される。図９（ａ）に示すようにコンデンサＣの定数の変更により、電流検出系２０のアナログフィルタ２２のフィルタ特性と、電圧検出系３０のアナログフィルタ３２のフィルタ特性は一致しなくなる。

図９（ｂ）に示すように電流検出系２０のデジタルフィルタ２６のフィルタ特性と、電圧検出系３０のデジタルフィルタ３６のフィルタ特性は、図８（ｂ）に示した調整前のフィルタ特性と同じである。

図９（ｃ）に示すように、電圧検出系３０のデジタルフィルタ３６（ＩＩＲフィルタ）の定数ａの変更後は、電流検出系２０全体のフィルタ特性と、電圧検出系３０全体のフィルタ特性が実質的に一致する。図９（ｃ）では電流検出系２０のサンプリング周波数の１／２以下の周波数でフィルタ特性が実質的に一致し、サンプリング周波数の１／２以上でフィルタ特性が一致していない。サンプリング周波数の１／２以上の範囲は、サンプリングの折り返し特性が表れている範囲であり、サンプリング定理からも考慮しない範囲である。このように独立した個々のフィルタ特性は一致していなくとも、それらを組み合わせた系全体のフィルタ特性を一致させることにより、セルの状態を高精度に検知することができるようになる。

具体例１ではアナログフィルタ２２／３２のコンデンサＣの定数が異なる回路構成において、デジタルフィルタ２６／３６の定数ａの値を調整することにより、電流検出系２０全体のフィルタ特性と電圧検出系３０全体のフィルタ特性を実質的に一致させる例を説明した。具体例２ではデジタルフィルタ２６／３６のサンプリング周期Ｔが異なる設計において、アナログフィルタ２２／３２のコンデンサＣの定数を調整することにより、電流検出系２０全体のフィルタ特性と電圧検出系３０全体のフィルタ特性を実質的に一致させる例を説明した。

本実施の形態はこれらの例に限るものでなく、電流検出系２０全体のフィルタ特性と電圧検出系３０全体のフィルタ特性を実質的に一致させるために、抵抗Ｒの定数、コンデンサＣの定数、サンプリング周期Ｔ、定数ａの少なくとも１つのパラメータを調整することができる。設計者は、電流検出系２０の伝達関数と電圧検出系３０の伝達関数が実質的に一致するように各パラメータを調整する。その際、具体例１、２のように１つのパラメータではなく、複数のパラメータを調整してもよい。なお、各パラメータの取り得る範囲は、ハードウェア資源の制約を受ける。

以上説明したように本実施の形態によれば、直列接続された複数のセルの電流値と各電圧値の検知精度を向上させることができる。したがって各セルのＳＯＣやＳＯＨ等のセルの状態を示すデータを高精度に推定することが可能となる。

充電または放電電流が通電される際に検出される電流信号および電圧信号がノイズ成分を含んだ信号であった場合、セルの状態を正確に把握することは困難になる。ノイズを含んだ信号でセルの状態を検知しようとした場合、演算器４１で間違った演算を行いセルの状態を正確に演算できない可能性があるからである。したがってフィルタによってノイズ成分を除去することにより、セルの状態を正確に検知することができる。その際、電流検出系２０のフィルタ特性と電圧検出系３０のフィルタ特性が実質的に一致していることが、検知精度の向上に大きく寄与する。

従来、電流検出系２０と電圧検出系３０のアナログフィルタ２２／３２同士およびデジタルフィルタ２６／３６同士のフィルタ特性を実質的に一致させる開発が成されていた。これに対して本実施の形態では、電流検出系２０全体のフィルタ特性と電圧検出系３０全体のフィルタ特性を実質的に一致させることで、柔軟で高精度なフィルタ調整を実現できる。本実施の形態では、ある検出系にはアナログフィルタとデジタルフィルタを備え、別の検出系にはデジタルフィルタしか備えないような場合においても、それぞれの検出系のフィルタ特性を実質的に一致させることが可能となる。

例えば、電流検出系２０と電圧検出系３０が独立して開発された場合、それぞれの検出系を構成するアナログフィルタが一致していないことがある。またそれぞれが独立したセンサユニットである場合、異なるサンプリング周期が使用されることがある。このようなセンサを組み合わせてシステム化する場合において、複数の検出系のフィルタ特性を一致させるにはセンサそのものから再開発する必要があり、多大な労力を要することになる。これに対して本実施の形態では、複数の検出系のフィルタ特性を容易に実質的に一致させることができる。

以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

上述の実施の形態では、蓄電システム１を車載用の電源システムとして使用する例を説明したが他の用途にも使用可能である。例えば本実施の形態に係る蓄電システム１は、バックアップ用／ピークシフト用の定置型の蓄電システムに適用可能である。またノートＰＣ、タブレット、スマートフォンなどの携帯型端末装置の電源システムにも適用可能である。

なお、実施の形態は、以下の項目によって特定されてもよい。

［項目１］
直列接続された複数のセル（Ｅ１－Ｅ６）に流れる電流を検出する電流検出系（２０）と、
前記複数のセル（Ｅ１－Ｅ６）のそれぞれの電圧を検出する電圧検出系（３０）と、
前記電流検出系（２０）により検出された電流の値と、前記電圧検出系（３０）により検出された電圧の値をもとに前記複数のセル（Ｅ１－Ｅ６）の状態を管理するためのデータを算出する演算部（４１）と、を備え、
前記電流検出系（２０）は、それぞれ独立した少なくとも１つのフィルタ（２２、２６）を含み、
前記電圧検出系（３０）は、それぞれ独立した少なくとも１つのフィルタ（３２、３６）を含み、
前記電流検出系（２０）に含まれる少なくとも１つのフィルタ（２２、２６）のトータルの特性と、前記電圧検出系（３０）に含まれる少なくとも１つのフィルタ（３２、３６）のトータルの特性とが実質的に一致していることを特徴とする管理装置（１０）。
これによれば、複数のセル（Ｅ１－Ｅ６）の電流値と各電圧値を高精度に検知することができ、複数のセル（Ｅ１－Ｅ６）の状態を管理するためのデータを高精度に推定することができる。
［項目２］
前記電流検出系（２０）は、アナログフィルタ（２２）、Ａ／Ｄ変換器（２５）、及びデジタルフィルタ（２６）を含み、
前記電圧検出系（３０）は、アナログフィルタ（３２）、Ａ／Ｄ変換器（３５）、及びデジタルフィルタ（３６）を含み、
前記電流検出系（２０）に含まれるアナログフィルタ（２２）とデジタルフィルタ（２６）のトータルの特性と、前記電圧検出系（３０）に含まれるアナログフィルタ（３２）とデジタルフィルタ（３６）のトータルの特性とが実質的に一致していることを特徴とする項目１に記載の管理装置（１０）。
これによれば、アナログフィルタ（２２／２６）同士およびデジタルフィルタ（３２／３６）同士でフィルタ特性を実質的に一致させる必要がなく、設計の柔軟性が向上する。
［項目３］
前記電流検出系（２０）に含まれるアナログフィルタ（２２）の特性と、前記電圧検出系（３０）に含まれるアナログフィルタ（３２）の特性が実質的に一致していない場合、前記電流検出系（２０）に含まれるデジタルフィルタ（２６）の特性、及び前記電圧検出系（３０）に含まれるデジタルフィルタ（３６）の特性の少なくとも一方が調整されることにより、前記電流検出系（２０）に含まれるアナログフィルタ（２２）とデジタルフィルタ（２６）のトータルの特性と、前記電圧検出系（３０）に含まれるアナログフィルタ（３２）とデジタルフィルタ（３６）のトータルの特性とが実質的に一致されることを特徴とする項目２に記載の管理装置（１０）。
これによれば、電流検出系（２０）に含まれるアナログフィルタ（２２）と、電圧検出系（３０）に含まれるアナログフィルタ（３２）の素子部品、電圧、環境などの違いによるフィルタ特性の違いを、デジタルフィルタ（３２／３６）で吸収することができる。
［項目４］
前記複数のセル（Ｅ１－Ｅ６）に流れる電流を検出して電流値を前記演算部（４１）に出力する際の前記電流検出系（２０）による遅延時間と、前記複数のセル（Ｅ１－Ｅ６）のそれぞれの電圧を検出して電圧値を前記演算部（４１）に出力する際の前記電圧検出系（３０）による遅延時間とが実質的に一致していることを特徴とする項目１から３のいずれか１項に記載の管理装置（１０）。
これによれば、複数のセル（Ｅ１－Ｅ６）の電流値と各電圧値の検知精度を向上させることができる。
［項目５］
複数のセル（Ｅ１－Ｅ６）が直列接続された蓄電モジュール（５０）と、
前記蓄電モジュール（５０）を管理する項目１から４のいずれか１項に記載の管理装置（１０）と、
を備えることを特徴とする蓄電システム（１）。
これによれば、複数のセル（Ｅ１－Ｅ６）の電流値と各電圧値を高精度に検知することができ、複数のセル（Ｅ１－Ｅ６）の状態を管理するためのデータを高精度に推定することができる。

１ 蓄電システム、 １０ 管理装置、 ２０ 電流検出系、 ２１ 電流検出素子、 ２２ アナログフィルタ、 ２５ ＡＤ変換器、 ２６ デジタルフィルタ、 ３０ 電圧検出系、 ３２ アナログフィルタ、 ３３ ＡＳＩＣ、 ３４ マルチプレクサ、 ３５ ＡＤ変換器、 ３６ デジタルフィルタ、 ４０ マイクロプロセッサ、 ４１ 演算器、 ５０ 蓄電モジュール、 Ｅ１－Ｅ６ セル、 Ｆ１ 第１フィルタ、 Ｆ２ 第２フィルタ、 Ｒ 抵抗、 Ｒ１ 第１抵抗、 Ｒ２ 第２抵抗、 Ｃ コンデンサ、 Ｃ１ 第１コンデンサ、 Ｃ２ 第２コンデンサ、 ＯＰ１ ボルテージフォロワ。

Claims (3)

1. 直列接続された複数のセルに流れる電流を検出する電流検出系と、
   前記複数のセルのそれぞれの電圧を検出する電圧検出系と、
   前記電流検出系により検出された電流の値と、前記電圧検出系により検出された電圧の値をもとに前記複数のセルの状態を管理するためのデータを算出する演算部と、を備え、
   前記電流検出系は、それぞれ独立した少なくとも１つのフィルタを含み、
   前記電圧検出系は、それぞれ独立した少なくとも１つのフィルタを含み、
   前記電流検出系に含まれる少なくとも１つのフィルタのトータルの特性と、前記電圧検出系に含まれる少なくとも１つのフィルタのトータルの特性とが実質的に一致しており、
   前記電流検出系は、アナログフィルタ、Ａ／Ｄ変換器、及びデジタルフィルタを含み、
   前記電圧検出系は、アナログフィルタ、Ａ／Ｄ変換器、及びデジタルフィルタを含み、
   前記電流検出系に含まれるアナログフィルタとデジタルフィルタのトータルの特性と、前記電圧検出系に含まれるアナログフィルタとデジタルフィルタのトータルの特性とが実質的に一致しており、
   前記電流検出系に含まれるアナログフィルタの特性と、前記電圧検出系に含まれるアナログフィルタの特性が実質的に一致していない場合、前記電流検出系に含まれるデジタルフィルタの特性、及び前記電圧検出系に含まれるデジタルフィルタの特性の少なくとも一方が調整されることにより、前記電流検出系に含まれるアナログフィルタとデジタルフィルタのトータルの特性と、前記電圧検出系に含まれるアナログフィルタとデジタルフィルタのトータルの特性とが実質的に一致されることを特徴とする管理装置。
2. 前記複数のセルに流れる電流を検出して電流値を前記演算部に出力する際の前記電流検出系による遅延時間と、前記複数のセルのそれぞれの電圧を検出して電圧値を前記演算部に出力する際の前記電圧検出系による遅延時間とが実質的に一致していることを特徴とする請求項１に記載の管理装置。
3. 複数のセルが直列接続された蓄電モジュールと、
   前記蓄電モジュールを管理する請求項１または２に記載の管理装置と、
   を備えることを特徴とする蓄電システム。

Images