JP7143966B2 - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
JP7143966B2
JP7143966B2 JP2022522066A JP2022522066A JP7143966B2 JP 7143966 B2 JP7143966 B2 JP 7143966B2 JP 2022522066 A JP2022522066 A JP 2022522066A JP 2022522066 A JP2022522066 A JP 2022522066A JP 7143966 B2 JP7143966 B2 JP 7143966B2
Authority
JP
Japan
Prior art keywords
hole
capacitor
hole conductor
anode plate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022522066A
Other languages
English (en)
Other versions
JPWO2021241325A1 (ja
JPWO2021241325A5 (ja
Inventor
慎士 大谷
章友 ▲高▼橋
貴昭 坂井
剛史 古川
達矢 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2021241325A1 publication Critical patent/JPWO2021241325A1/ja
Publication of JPWO2021241325A5 publication Critical patent/JPWO2021241325A5/ja
Priority to JP2022138201A priority Critical patent/JP7384251B2/ja
Application granted granted Critical
Publication of JP7143966B2 publication Critical patent/JP7143966B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H01G9/012—Terminals specially adapted for solid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dc-Dc Converters (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
  • Nitrogen And Oxygen Or Sulfur-Condensed Heterocyclic Ring Systems (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体複合装置に用いられるモジュール、例えば、半導体複合装置に用いられるパッケージ基板に関する。
米国特許出願公開第２０１１／００５０３３４号明細書（特許文献１）は、インダクタあるいはコンデンサのような受動素子（パッシブ素子）の一部または全部が埋め込まれたパッケージ基板、および、スイッチング素子のような能動素子（アクティブ素子）を含む電圧制御装置（以下、「ボルテージレギュレータ」とも称する。）を有する半導体装置を開示する。特許文献１に記載の半導体装置においては、ボルテージレギュレータ、および、電源電圧を供給すべき負荷が、パッケージ基板上に実装されている。電圧調整部で調整された直流電圧は、パッケージ基板内の受動素子で平滑化されて負荷に供給される。
特開２００４－２８１７５０号公報（特許文献２）は、複数のコンデンサ素子からなるコンデンサ素子群と、このコンデンサ素子群の上記コンデンサ素子の１または２以上の陽極導出線のそれぞれに接続されて引き出された１または２以上の陽極端子と、上記コンデンサ素子の陰極層に接続されて引き出された１または２以上の陰極端子と、上記コンデンサ素子を被覆する外装樹脂層と、を備え、上記陽極端子および上記陰極端子を外部端子として構成したことを特徴とする固体電解コンデンサアレイを開示する。
米国特許出願公開第２０１１／００５０３３４号明細書 特開２００４－２８１７５０号公報
特許文献１に記載されているようなボルテージレギュレータを有する半導体装置は、例えば、携帯電話またはスマートフォンなどの電子機器に適用される。近年、電子機器の小型化および薄型化が進められており、それに伴って半導体装置自体の小型化が望まれている。
しかしながら、特許文献１に記載の半導体装置において、ボルテージレギュレータと負荷との間の接続距離が長くなると、配線によるロスが大きくなる。
特に、特許文献２に記載されているような方法を用いて複数のコンデンサをアレイ状にする場合、ボルテージレギュレータおよび負荷と各コンデンサとの間の接続距離を短くすることが困難となる。
本発明は、上記の問題を解決するためになされたものであり、ボルテージレギュレータと負荷との間の接続距離を短くすることで、配線によるロスを低減できるモジュールを提供することを目的とする。
本発明のモジュールは、半導体アクティブ素子を含むボルテージレギュレータによって調整された直流電圧を負荷に供給する半導体複合装置に用いられる。上記モジュールは、コンデンサを形成するコンデンサ部を少なくとも１つ含むコンデンサ層と、上記ボルテージレギュレータおよび上記負荷の少なくとも一方との電気的接続に用いられる接続端子と、上記コンデンサ層の厚さ方向に上記コンデンサ部を貫通するように形成されたスルーホール導体と、を備える。上記コンデンサは、上記スルーホール導体を介して上記負荷および上記ボルテージレギュレータの少なくとも一方と電気的に接続される。
本発明によれば、ボルテージレギュレータと負荷との間の接続距離を短くすることで、配線によるロスを低減できる。
図１は、本発明に用いられる半導体複合装置の一例を示すブロック図である。 図２は、本発明に用いられる半導体複合装置の別の一例を示すブロック図である。 図３は、図１に示す半導体複合装置１０を模式的に示すパッケージ基板２００の実装面から見た平面図である。 図４は、図３に示す半導体複合装置１０のＩＶ－ＩＶ線に沿った断面図である。 図５は、図３に示す半導体複合装置１０のＶ－Ｖ線に沿った断面図である。 図６は、コンデンサＣＰ１を形成するコンデンサ層２１０の部分の平面図である。 図７は、インダクタＬ１を形成するインダクタ層２５０の部分の平面図である。 図８は、図１に示す半導体複合装置１０の第１変形例を模式的に示す断面図である。 図９は、図１に示す半導体複合装置１０の第２変形例を模式的に示す断面図である。 図１０は、図１に示す半導体複合装置１０の製造プロセスの概要を説明するためのフローチャートである。 図１１Ａ、図１１Ｂおよび図１１Ｃは、ステップＳ１００におけるコンデンサ層２１０の形成プロセスを説明するための図である。 図１２Ａ、図１２Ｂ、図１２Ｃおよび図１２Ｄは、ステップＳ１１０におけるインダクタ層２５０の形成プロセスを説明するための図である。 図１３Ａおよび図１３Ｂは、ステップＳ１２０におけるコンデンサ層２１０とインダクタ層２５０との接合プロセスを説明するための図である。 図１４Ａおよび図１４Ｂは、ステップＳ１３０におけるスルーホール導体の形成プロセスを説明するための図である。 図１５は、ステップＳ１４０における電極パターンおよび配線パターンの形成プロセスを説明するための図である。 図１６は、ステップＳ１５０における機器の実装プロセスを説明するための図である。 図１７は、本発明の第１実施形態に係るパッケージ基板の一例について、第１のスルーホール導体およびその周辺を模式的に示す断面図である。 図１８は、図１７のＸＶＩＩＩ－ＸＶＩＩＩ線に沿った投影断面図である。 図１９は、図１７に示すパッケージ基板について、第２のスルーホール導体およびその周辺を模式的に示す断面図である。 図２０は、図１９のＸＸ－ＸＸ線に沿った投影断面図である。 図２１は、複数のコンデンサ部が平面配置されたコンデンサ層の一例を模式的に示す平面図である。 図２２は、本発明の第２実施形態に係るパッケージ基板の一例について、第１のスルーホール導体およびその周辺を模式的に示す断面図である。 図２３は、本発明の第３実施形態に係るパッケージ基板の一例について、第１のスルーホール導体およびその周辺を模式的に示す断面図である。 図２４は、本発明の第４実施形態に係るパッケージ基板の一例について、第１のスルーホール導体およびその周辺を模式的に示す断面図である。 図２５は、本発明の第５実施形態に係るパッケージ基板の一例について、第２のスルーホール導体およびその周辺を模式的に示す断面図である。 図２６は、本発明のモジュールの一例を模式的に示す断面図である。 図２７は、本発明のモジュールの第１変形例を模式的に示す断面図である。 図２８は、本発明のモジュールの第２変形例を模式的に示す断面図である。 図２９は、本発明のモジュールの第３変形例を模式的に示す断面図である。 図３０は、本発明のモジュールの第４変形例を模式的に示す断面図である。
以下、本発明のモジュールについて説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
本発明のモジュールは、半導体アクティブ素子を含むボルテージレギュレータによって調整された直流電圧を負荷に供給する半導体複合装置に用いられる。
本発明のモジュールは、コンデンサを形成するコンデンサ部を少なくとも１つ含むコンデンサ層と、ボルテージレギュレータおよび負荷との電気的接続に用いられる接続端子と、コンデンサ層の厚さ方向にコンデンサ部を貫通するように形成されたスルーホール導体と、を備える。本発明のモジュールでは、コンデンサは、スルーホール導体を介して負荷およびボルテージレギュレータと電気的に接続される。
以下、本発明のモジュールの一実施形態として、パッケージ基板を例にとって説明する。
本発明のモジュールの一実施形態であるパッケージ基板においては、ボルテージレギュレータと負荷との間を、コンデンサ部を貫通するスルーホール導体を介して電気的に接続している。これによって、ボルテージレギュレータと負荷との間の接続距離を短くすることができ、その結果、配線によるロスを低減することができる。
さらに、パッケージ基板上に形成された配線の短縮化により配線部のインダクタ成分を小さくすることで、スイッチングの高速化が可能となり、半導体複合装置の小型化を図ることができる。
また、信号ラインなど、パッケージ基板上に形成された配線と、電圧レギュレーションされた電源ラインとの間隔が広がるため、配線間の容量結合などにより生じるノイズ伝搬を低減でき、システムの安定動作を確保できる。
［半導体複合装置］
図１は、本発明に用いられる半導体複合装置の一例を示すブロック図である。
図１に示す半導体複合装置１０は、ボルテージレギュレータ（Ｖｏｌｔａｇｅ Ｒｅｇｕｌａｔｏｒ：ＶＲ）１００と、パッケージ基板２００と、負荷（Ｌｏａｄ）３００と、を備える。負荷３００は、例えば、論理演算回路あるいは記憶回路などの半導体集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）である。
ボルテージレギュレータ１００は、半導体スイッチング素子のようなアクティブ素子（図示せず）を含んでおり、当該アクティブ素子のデューティを制御することによって、外部から供給される直流電圧を負荷３００に適した電圧レベルに調整する。
パッケージ基板２００は、その表面にボルテージレギュレータ１００および負荷３００を実装し、半導体複合装置１０を１つのパッケージ部品として構成する。図１に示す半導体複合装置１０では、パッケージ基板２００の内部には、インダクタＬ１およびコンデンサＣＰ１が形成される。
図１に示す半導体複合装置１０において、インダクタＬ１は、パッケージ基板２００の入力端子ＩＮと出力端子ＯＵＴとの間に接続される。インダクタＬ１は、入力端子ＩＮにおいてボルテージレギュレータ１００に接続され、出力端子ＯＵＴにおいて負荷３００に接続される。コンデンサＣＰ１は、出力端子ＯＵＴと接地端子ＧＮＤとの間に接続される。ボルテージレギュレータ１００と、パッケージ基板２００内のインダクタＬ１およびコンデンサＣＰ１とで、チョッパ型の降圧スイッチングレギュレータが形成される。インダクタＬ１およびコンデンサＣＰ１は、降圧スイッチングレギュレータのリップルフィルタとして機能する。当該スイッチングレギュレータによって、例えば、外部から入力される５Ｖの直流電圧が１Ｖに降圧されて、負荷３００に供給される。
図２は、本発明に用いられる半導体複合装置の別の一例を示すブロック図である。
図２に示す半導体複合装置１０Ａでは、パッケージ基板２００Ａの内部には、コンデンサＣＰ１が形成される。図２に示されるように、インダクタＬ１がパッケージ部品として構成されず、ボルテージレギュレータ１００とパッケージ部品との間に配置されてもよい。
図２に示す半導体複合装置１０Ａにおいて、インダクタＬ１は、パッケージ基板２００の入力端子ＩＮとボルテージレギュレータ１００との間に配置される。コンデンサＣＰ１は、出力端子ＯＵＴ－入力端子ＩＮ間と接地端子ＧＮＤとの間に接続される。ボルテージレギュレータ１００と、インダクタＬ１と、パッケージ基板２００内のコンデンサＣＰ１とで、チョッパ型の降圧スイッチングレギュレータが形成される。インダクタＬ１およびコンデンサＣＰ１は、降圧スイッチングレギュレータのリップルフィルタとして機能する。当該スイッチングレギュレータによって、例えば、外部から入力される５Ｖの直流電圧が１Ｖに降圧されて、負荷３００に供給される。
なお、パッケージ基板２００または２００Ａには、ボルテージレギュレータ１００および負荷３００に加えて、ノイズ対策のためのデカップリング用コンデンサ、チョークインダクタ、サージ保護用のダイオード素子、および分圧用の抵抗素子などの電子機器が実装されてもよい。
以下、図１に示す半導体複合装置１０の詳細な構成について説明する。
図３は、図１に示す半導体複合装置１０を模式的に示すパッケージ基板２００の実装面から見た平面図である。図４は、図３に示す半導体複合装置１０のＩＶ－ＩＶ線に沿った断面図である。図５は、図３に示す半導体複合装置１０のＶ－Ｖ線に沿った断面図である。図６は、コンデンサＣＰ１を形成するコンデンサ層２１０の部分の平面図である。図７は、インダクタＬ１を形成するインダクタ層２５０の部分の平面図である。
図３に示されるように、パッケージ基板２００の実装面の３つの角には、入力端子ＩＮに対応するスルーホール導体２６０、出力端子ＯＵＴに対応するスルーホール導体２６２、および、接地端子ＧＮＤに対応するスルーホール導体２６４が形成される。
ボルテージレギュレータ１００はスルーホール導体２６０と重なる位置に配置され、負荷３００はスルーホール導体２６２と重なる位置に配置される。すなわち、スルーホール導体２６０はボルテージレギュレータ１００の直下となる位置に形成されており、スルーホール導体２６２は負荷３００の直下となる位置に形成されている。また、上述のように、パッケージ基板２００の実装面には、ボルテージレギュレータ１００および負荷３００以外の他の電子機器３５０が実装される。
図４～図７に示されるように、パッケージ基板２００は、コンデンサＣＰ１を形成するコンデンサ層２１０と、インダクタＬ１を形成するインダクタ層２５０と、樹脂層２２６、２２７および２２８と、を含む。
樹脂層２２６、２２７および２２８は、各層を互いに接合するための接合材料として使用されるとともに、コンデンサ層２１０およびインダクタ層２５０の露出面を絶縁するための絶縁層として用いられる。コンデンサ層２１０とインダクタ層２５０とは、樹脂層２２７によって接合されている。コンデンサ層２１０の表面には樹脂層２２６が形成されており、インダクタ層２５０の底面には樹脂層２２８が形成されている。樹脂層２２６、２２７および２２８は、例えば、エポキシ、ポリイミドまたはフェノールなどの樹脂、あるいは、エポキシ、ポリイミドまたはフェノールなどの樹脂とシリカまたはアルミナなどの無機フィラーとの混合材料のような絶縁材料で形成される。スルーホール導体との密着性を確保するために、樹脂層としてエポキシを主体とする材料を用いることが好ましい。
樹脂層２２６の表面には、ボルテージレギュレータ１００などの機器を実装するためのランドおよびそれらを接続するための配線を含む回路層２０５が形成されている。パッケージ基板２００に実装される機器は、はんだバンプ１２０を介して、回路層２０５のランドあるいは端子と電気的に接続される。
回路層２０５は、銅（Ｃｕ）、金（Ａｕ）または銀（Ａｇ）などの低抵抗の金属材料で形成される。なお、回路層２０５は、樹脂層２２６の表面のみに形成される場合には限られず、例えば樹脂層２２６の内部に複数層にわたって形成されるものであってもよい。なお、回路層２０５の実装面に形成されるランドあるいは端子の表面は、機器の実装を容易にするために、ニッケル／金（Ｎｉ／Ａｕ）めっき、ニッケル／鉛／金（Ｎｉ／Ｐｂ／Ａｕ）めっき、あるいはプリフラックス処理などの表面処理が施されていることが好ましい。また、機器の表面実装時のはんだ流れを防止するために、回路層２０５の最表層部分にソルダーレジスト層が形成されてもよい。
コンデンサ層２１０は、コンデンサＣＰ１を形成するコンデンサ部２３０と、出力端子ＯＵＴのスルーホール導体２６２に電気的に接続される導電部２２０と、接地端子ＧＮＤのスルーホール導体２６４に電気的に接続される導電部２４０と、これらの周囲に設けられた絶縁部２２５と、を含む。
本実施形態では、コンデンサ部２３０は、金属からなる陽極板２３１を含む。例えば、陽極板２３１は、弁作用金属からなる芯部２３２を有する。陽極板２３１は、芯部２３２の少なくとも一方の主面に設けられた多孔質部２３４を有することが好ましい。多孔質部２３４の表面には誘電体層（図示せず）が設けられており、誘電体層の表面に陰極層２３６が設けられている。これにより、本実施形態では、コンデンサ部２３０は、電解コンデンサを形成している。
コンデンサ部２３０が電解コンデンサを形成している場合、陽極板２３１は、いわゆる弁作用を示す弁作用金属からなる。弁作用金属としては、例えば、アルミニウム、タンタル、ニオブ、チタン、ジルコニウムなどの金属単体、または、これらの金属を少なくとも１種含む合金などが挙げられる。これらの中では、アルミニウムまたはアルミニウム合金が好ましい。
陽極板２３１の形状は、平板状であることが好ましく、箔状であることがより好ましい。陽極板２３１は、芯部２３２の少なくとも一方の主面に多孔質部２３４を有していればよく、芯部２３２の両方の主面に多孔質部２３４を有していてもよい。多孔質部２３４は、芯部２３２の表面に形成された多孔質層であることが好ましく、エッチング層であることがより好ましい。
多孔質部２３４の表面に設けられる誘電体層は、多孔質部２３４の表面状態を反映して多孔質になっており、微細な凹凸状の表面形状を有している。誘電体層は、上記弁作用金属の酸化皮膜からなることが好ましい。例えば、陽極板２３１としてアルミニウム箔が用いられる場合、アジピン酸アンモニウムなどを含む水溶液中でアルミニウム箔の表面に対して陽極酸化処理（化成処理ともいう）を行うことにより、酸化皮膜からなる誘電体層を形成することができる。
誘電体層の表面に設けられる陰極層２３６は、例えば、誘電体層の表面に設けられた固体電解質層を含む。陰極層２３６は、さらに、固体電解質層の表面に設けられた導電体層を含むことが好ましい。
固体電解質層を構成する材料としては、例えば、ポリピロール類、ポリチオフェン類、ポリアニリン類などの導電性高分子などが挙げられる。これらの中では、ポリチオフェン類が好ましく、ＰＥＤＯＴと呼ばれるポリ（３，４－エチレンジオキシチオフェン）が特に好ましい。また、上記導電性高分子は、ポリスチレンスルホン酸（ＰＳＳ）などのドーパントを含んでいてもよい。なお、固体電解質層は、誘電体層の細孔（凹部）を充填する内層と、誘電体層を被覆する外層とを含むことが好ましい。
導電体層は、導電性樹脂層および金属層のうち、少なくとも１層を含む。導電体層は、導電性樹脂層のみでもよく、金属層のみでもよい。導電体層は、固体電解質層の全面を被覆することが好ましい。
導電性樹脂層としては、例えば、銀フィラー、銅フィラー、ニッケルフィラーおよびカーボンフィラーからなる群より選択される少なくとも１種の導電性フィラーを含む導電性接着剤層などが挙げられる。
金属層としては、例えば、金属めっき膜、金属箔などが挙げられる。金属層は、ニッケル、銅、銀およびこれらの金属を主成分とする合金からなる群より選択される少なくとも一種の金属からなることが好ましい。なお、「主成分」とは、元素の重量比率が最も大きい元素成分をいう。
導電体層は、例えば、固体電解質層の表面に設けられたカーボン層と、カーボン層の表面に設けられた銅層とを含む。
カーボン層は、固体電解質層と銅層とを電気的および機械的に接続させるために設けられている。カーボン層は、カーボンペーストをスポンジ転写、スクリーン印刷、ディスペンサ、インクジェット印刷などによって固体電解質層上に塗布することにより、所定の領域に形成することができる。
銅層は、銅ペーストをスポンジ転写、スクリーン印刷、スプレー塗布、ディスペンサ、インクジェット印刷などによってカーボン層上に印刷することにより形成することができる。
導電部２２０および２４０は、例えばＡｇ、ＡｕまたはＣｕのような低抵抗の金属を主体として構成される。層間の密着力向上を目的として、上記導電性フィラーと樹脂とを混合した導電性密着材を導電部として設けてもよい。
絶縁部２２５は、エポキシ、フェノールまたはポリイミドなどの樹脂、あるいは、エポキシ、フェノールまたはポリイミドなどの樹脂とシリカまたはアルミナなどの無機フィラーとの混合材料のような絶縁材料で構成される。
図４および図６に示されるように、機器の実装面側の多孔質部２３４は、一部が切欠かれて芯部２３２が露出した切欠部２３５とされている。当該切欠部２３５において、コンデンサ部２３０の陽極である芯部２３２は、ビア導体２２２を介して導電部２２０およびスルーホール導体２６２と電気的に接続されている。なお、コンデンサ部２３０の陽極である芯部２３２は、ビア導体２２２および導電部２２０を介さずに、陽極板２３１の端面において、スルーホール導体２６２と直接接続されていてもよい。
また、図５および図６に示されるように、コンデンサ部２３０の陰極である陰極層２３６は、ビア導体２４２を介して導電部２４０およびスルーホール導体２６４と電気的に接続されている。
なお、コンデンサ部２３０として、チタン酸バリウムを用いたセラミックコンデンサ、あるいは、窒化ケイ素（ＳｉＮ）、二酸化ケイ素（ＳｉＯ２）、フッ化水素（ＨＦ）などを用いた薄膜コンデンサを用いることも可能である。しかしながら、より薄型で比較的大きな面積のコンデンサ部２３０を形成できること、および、パッケージ基板２００の剛性および柔軟性のような機械特性の観点から、コンデンサ部２３０は、アルミニウムなどの金属を基材とするコンデンサであることが好ましく、アルミニウムなどの金属を基材とする電解コンデンサであることがより好ましい。
スルーホール導体２６０、２６２および２６４は、コンデンサ層２１０の厚さ方向にコンデンサ部２３０を貫通するように形成されている。本実施形態では、スルーホール導体２６０、２６２および２６４は、パッケージ基板２００の厚さ方向の表面から底面まで貫通する貫通孔２６１、２６３および２６５の少なくとも内壁面にそれぞれ形成されている。これらの貫通孔の内壁面は、Ｃｕ、ＡｕまたはＡｇなどの低抵抗の金属によってメタライズされる。加工の容易さから、例えば、無電解Ｃｕめっき、電解Ｃｕめっきによりメタライズすることができる。なお、スルーホール導体のメタライズについては、貫通孔の内壁面のみをメタライズする場合に限られず、金属あるいは金属と樹脂との複合材料などを充填してもよい。
ここで、スルーホール導体は、Ａ．コンデンサの陽極用のもの、Ｂ．コンデンサの陰極およびグランド用のもの、Ｃ．Ｉ／Ｏライン用のもの、に分類される。Ａ．コンデンサの陽極用のものはコンデンサ部２３０の陽極に接続されており、Ｂ．コンデンサの陰極およびグランド用のものはコンデンサ部２３０の陰極に接続されており、Ｃ．Ｉ／Ｏライン用のものはコンデンサ部２３０の陽極および陰極のいずれにも接続されていない。
スルーホール導体のうち、Ａ．コンデンサの陽極用のものは、コンデンサ部２３０を貫通する貫通孔とスルーホール導体との間に絶縁材料が充填されていてもよく、充填されていなくてもよい。後者の場合、コンデンサ部２３０の陽極である陽極板２３１の芯部２３２とスルーホール導体とが直接接続される構造となる。Ｂ．コンデンサの陰極およびグランド用のもの、および、Ｃ．Ｉ／Ｏライン用のものは、コンデンサ部２３０を貫通する貫通孔とスルーホール導体との間に絶縁材料が充填されている。
例えば、Ａ．コンデンサの陽極用のものとしてはスルーホール導体２６２が該当し、Ｂ．コンデンサの陰極およびグランド用のものとしてはスルーホール導体２６４が該当し、Ｃ．Ｉ／Ｏライン用のものとしてはスルーホール導体２６０が該当する。また、Ｃ．Ｉ／Ｏライン用のものとしては、例えば、以下のスルーホール導体２６６および２６７も該当する。
図８は、図１に示す半導体複合装置１０の第１変形例を模式的に示す断面図である。図８では、マザー基板４００上に半導体複合装置１０Ｂが実装された状態を示している。
図８に示す半導体複合装置１０Ｂに含まれるパッケージ基板２００Ｂには、負荷３００を基板上に実装した場合に、負荷３００の信号用のグランドラインの端子に接続されるスルーホール導体２６６が設けられる。スルーホール導体２６６は、コンデンサ層２１０に含まれるコンデンサ部２３０およびインダクタ層２５０に含まれるコイル部２５２とは電気的に接続されない状態で、底面の端子層２７０まで貫通している。そして、はんだバンプ３８０を介して、マザー基板４００のグランドラインに接続される端子４１０に電気的に接続される。
なお、図８においては、負荷３００のグランドラインのスルーホール導体について説明したが、他の実装機器のグランドラインについても同様の構成としてもよい。
図９は、図１に示す半導体複合装置１０の第２変形例を模式的に示す断面図である。図９では、マザー基板４００上に半導体複合装置１０Ｃが実装された状態を示している。
図９に示す半導体複合装置１０Ｃに含まれるパッケージ基板２００Ｃには、実装面に配置された負荷３００あるいはボルテージレギュレータ１００の信号ラインの端子にされるスルーホール導体２６７が設けられる。スルーホール導体２６７は、図８に示す信号用のグランドライン用のスルーホール導体２６６と同様に、コンデンサ層２１０に含まれるコンデンサ部２３０およびインダクタ層２５０に含まれるコイル部２５２とは電気的に接続されない状態で、底面の端子層２７０まで貫通している。そして、スルーホール導体２６７は、はんだバンプ３８０および端子４１０を介して、マザー基板４００の実装面に形成された機器（図示せず）のＩ／Ｏ端子に接続するための信号ラインに電気的に接続される。
なお、図９には、信号ライン用のスルーホール導体２６７に加えて、図８で説明したグランドライン用のスルーホール導体２６６も示されているが、スルーホール導体２６６がなく信号ライン用のスルーホール導体２６７のみが設けられる構成であってもよい。
一例として、陽極板２３１の芯部２３２および多孔質部２３４の厚みをそれぞれおよそ５０μｍとし、導電部２２０および２４０の厚みをそれぞれおよそ１５μｍとし、コンデンサ層２１０全体の厚みをおよそ２００μｍとする。
インダクタ層２５０は、図７に示されるように、インダクタＬ１を形成するコイル部２５２と、当該コイル部２５２の周囲を樹脂でモールドした絶縁部２５４とを含む。
コイル部２５２は、電鋳法あるいは圧延法によって１００μｍ程度に形成されたＣｕのコア材（Ｃｕ箔）を、フォトレジストなどでコイル状にパターニングした後にエッチングすることによって形成される金属配線である。コイル部２５２は、その一方端がスルーホール導体２６０に電気的に接続され、他方端がスルーホール導体２６２に電気的に接続される。
絶縁部２５４は、例えば、エポキシ、フェノールまたはポリイミドなどの樹脂、あるいは、エポキシ、フェノールまたはポリイミドなどの樹脂とフェライトもしくは珪素鋼などの無機磁性体フィラーとの混合材料のような絶縁材料で形成される。負荷３００に直流電力を供給するための回路の場合、直流重畳特性の優れた珪素鋼などの金属系磁性材料のフィラーを用いることが好ましい。
無機磁性体フィラーは、磁気特性を向上させるために、異なる平均粒径を有するフィラーを分散配置させたり、磁気飽和防止のために分散濃度に勾配を持たせるように配置させたりしてもよい。また、磁気特性に方向性を持たせるために、扁平状あるいは鱗片状のフィラーを用いてもよい。無機磁性体フィラーとして珪素鋼などの金属系材料を用いる場合には、絶縁性を高めるために、フィラーの周囲を無機系絶縁被膜、有機系絶縁被膜などにより表面絶縁膜を施すようにしてもよい。
なお、コイル部２５２との線膨張係数差の低減、放熱性または絶縁性の向上などの目的のために、磁性材料以外の無機フィラー、有機フィラーが混在されてもよい。
絶縁部２５４の厚みを調整することによってインダクタンスを調整することができる。一例として、１００μｍのコイル部２５２の上下の絶縁部２５４をそれぞれ１００μｍとし、インダクタ層２５０全体の厚みをおよそ３００μｍとする。
インダクタ層２５０の底面に設けられる樹脂層２２８の表面には、当該半導体複合装置１０をマザー基板（図示せず）に実装するための端子層２７０が形成される。端子層２７０には、上述の入力端子ＩＮ、出力端子ＯＵＴ、および接地端子ＧＮＤが含まれる。また、端子層２７０は、コンデンサ層２１０に形成される回路層２０５と同様に、端子の他に回路を構成する配線を含んでもよく、さらに複数の層で構成されてもよい。
パッケージ基板２００は、システムの薄層化、および負荷３００の放熱性などの観点から、一般的には２ｍｍ以下の厚みが要求される。一例として、樹脂層２２６および回路層２０５を含む上部回路層を５０μｍ、コンデンサ層２１０を２００μｍ、樹脂層２２７を２０μｍ、インダクタ層２５０を３００μｍ、樹脂層２２８および端子層２７０を含む底部端子層を５０μｍとして、半導体複合装置１０全体の厚みを０．６ｍｍ程度とする。
以下、図１に示す半導体複合装置１０の製造プロセスについて説明する。
図１０は、図１に示す半導体複合装置１０の製造プロセスの概要を説明するためのフローチャートである。
図１０に示されるように、ステップＳ１００およびステップＳ１１０において、コンデンサ層２１０およびインダクタ層２５０がそれぞれ個別に形成される。その後、ステップＳ１２０にて、形成されたコンデンサ層２１０およびインダクタ層２５０を、樹脂層２２６、２２７および２２８を用いて接合して一体化する。次に、ステップＳ１３０にて、一体化されたコンデンサ層２１０およびインダクタ層２５０にスルーホール導体を形成する。その後、ステップＳ１４０にて、実装面に電極パターンおよび配線パターンを形成し、ステップＳ１５０にて、完成したパッケージ基板２００に、ボルテージレギュレータ１００などの機器を実装する。
図１１Ａ、図１１Ｂおよび図１１Ｃは、ステップＳ１００におけるコンデンサ層２１０の形成プロセスを説明するための図である。
図１１Ａに示されるように、まず、陽極板２３１となるアルミニウム箔の両面をポーラス状に加工して、芯部２３２の表面に多孔質部２３４を形成する。多孔質部２３４の表面に酸化皮膜を施すことによって誘電体層（図示せず）を形成する。その後、誘電体層の表面に陰極層２３６を形成する。
このとき、図４におけるコンデンサ層２１０のように、多孔質部２３４の一部を、例えばダイシングプロセスなどによって、芯部２３２が露出するまで削り出し、露出した芯部２３２にＣｕペーストを焼き付けてもよい。これによって、コンデンサ部２３０が形成される。
その後、スルーホール導体が形成される部分に、ドリル加工あるいはレーザ加工などによって貫通孔を形成する。
次に、図１１Ｂに示されるように、エポキシ、ポリイミドまたはフェノールなどの樹脂、あるいは、エポキシ、ポリイミドまたはフェノールなどの樹脂とシリカまたはアルミナなどの無機フィラーとの混合材料をコンデンサ部２３０にラミネート加工し、さらに熱硬化させることによってコンデンサ部２３０を封止し、絶縁部２２５を形成する。封止処理後、スルーホール導体とコンデンサ部２３０の各電極とを接続するための導電部２２０および２４０を形成するための導電層２１２を、めっき配線加工などによって、絶縁部２２５の表面に形成する。なお、封止処理後に貫通孔を形成してもよい。
その後、図１１Ｃに示されるように、エッチングなどにより導電層２１２を加工して導電部２２０および２４０を形成する。そして、当該導電部２２０および２４０にレーザ加工などによって、陽極板２３１の芯部２３２および陰極層２３６まで到達する孔を開口し、そこにＣｕなどの導電体を充填することによって、陽極板２３１の芯部２３２と導電部２２０とを電気的に接続するとともに、陰極層２３６と導電部２４０とを電気的に接続する。これによって、コンデンサ層２１０が形成される。なお、陽極板２３１の端面において、陽極板２３１の芯部２３２とスルーホール導体２６２とを直接接続させてもよい。この場合、導電部２２０を形成する必要はない。
図１２Ａ、図１２Ｂ、図１２Ｃおよび図１２Ｄは、ステップＳ１１０におけるインダクタ層２５０の形成プロセスを説明するための図である。
図１２Ａに示されるように、まず、コアとなる銅箔２５２＃の両面に、フォトレジストなどによりパターニングを実施するとともに、フォトレジスト開口部をエッチングする。これによって、図１２Ｂに示されるように、コイル部２５２を形成する。
その後、フェライトや珪素鋼などの金属磁性体フィラーが分散されたエポキシコンポジットシートを、真空ラミネータなどを用いてコイル部２５２の表面にラミネート加工し、熱プレス機によって平坦化およびエポキシ層の熱硬化処理を行う。これによって、図１２Ｃに示されるように、絶縁部２５４を形成する。
そして、図１２Ｄに示されるように、スルーホール導体が形成される部分にドリル加工あるいはレーザ加工などによって貫通孔を形成し、当該貫通孔を絶縁性の樹脂２５６を充填する。これによって、インダクタ層２５０が形成される。
図１３Ａおよび図１３Ｂは、ステップＳ１２０におけるコンデンサ層２１０とインダクタ層２５０との接合プロセスを説明するための図である。
図１３Ａに示されるように、ステップＳ１００およびステップＳ１１０で形成されたコンデンサ層２１０およびインダクタ層２５０の上下面および中間面に、エポキシ、ポリイミドまたはフェノールなどの樹脂、あるいは、エポキシ、ポリイミドまたはフェノールなどの樹脂と無機フィラーからなる混合材料をフィルム状にした樹脂層２２６、２２７および２２８を配置する。その後、図１３Ｂに示されるように、積層されたこれらの層を、真空プレスなどによって接合および硬化させることによって一体化させる。
図１４Ａおよび図１４Ｂは、ステップＳ１３０におけるスルーホール導体の形成プロセスを説明するための図である。
図１４Ａに示されるように、各層を一体化した後、ドリル加工あるいはレーザ加工によって、スルーホール導体が形成される部分に貫通孔を形成する。そして、図１４Ｂに示されるように、無電解Ｃｕめっきなどにより、貫通孔の内部の表面をメタライジングしてスルーホール導体を形成するとともに、樹脂層２２６および２２８の表面をメタライジングして金属層２６９を形成する。
このとき、さらに電解Ｃｕめっき処理を施して、樹脂層表面の金属層２６９の厚さを厚くしたり、スルーホール導体が形成された貫通孔内をＣｕで充填したりしてもよい。
図１５は、ステップＳ１４０における電極パターンおよび配線パターンの形成プロセスを説明するための図である。
図１５に示されるように、フォトレジストを用いて、樹脂層表面の金属層２６９をパターニングするとともに、エッチングを施して不要なＣｕを除去することによって、回路層２０５および端子層２７０を形成する配線、ランドおよび端子を樹脂層表面に形成する。このとき、機器の実装を容易にするために、ランドおよび端子などの金属表面には、Ｎｉ／Ａｕめっき、Ｎｉ／Ｐｂ／Ａｕめっき、あるいはプリフラックス処理などの表面処理が施されることが好ましい。また、機器の表面実装時のはんだ流れを防止するために、最表層部分にソルダーレジスト層を形成してもよい。以上により、パッケージ基板２００が形成される。
図１６は、ステップＳ１５０における機器の実装プロセスを説明するための図である。
図１６に示されるように、上記により形成されたパッケージ基板２００において、コンデンサ層２１０表面の回路層２０５に、ボルテージレギュレータ１００（図４参照）、負荷３００および他の電子機器３５０が実装されることによって、図１に示す半導体複合装置１０が形成される。
なお、半導体複合装置１０においては、パッケージ基板２００においてインダクタ層２５０の上部にコンデンサ層２１０が配置された構成であるが、電気的な接続を維持すればインダクタ層２５０とコンデンサ層２１０の順序が反対であってもよい。また、パッケージ基板内にコンデンサ層２１０が２層以上含まれる構成であってもよいし、インダクタ層２５０が２層以上含まれる構成であってもよい。あるいは、パッケージ基板内に複数のコンデンサ層が平面配置される構成であってもよいし、複数のインダクタ層が平面配置される構成であってもよい。さらに、パッケージ基板２００Ａのように、パッケージ基板内にインダクタ層２５０が配置されない構成であってもよい。
また、上記では、チョッパ型の降圧スイッチングレギュレータに適用した例について説明したが、その他の昇降圧回路を含む電力送電ラインをシステム化した半導体複合装置についても適用可能である。
［パッケージ基板］
以下、本発明のモジュールの一実施形態であるパッケージ基板について、実施形態毎に説明する。
本発明のモジュールの一実施形態であるパッケージ基板は、例えば、コンデンサが形成されたコンデンサ層と、ボルテージレギュレータおよび負荷の少なくとも一方との電気的接続に用いられる接続端子と、上記コンデンサ層の厚さ方向に上記コンデンサ層を貫通するように形成されたスルーホール導体と、を備え、上記コンデンサは、上記スルーホール導体を介して上記負荷および上記ボルテージレギュレータの少なくとも一方と電気的に接続される。上記パッケージ基板は、インダクタが形成されたインダクタ層を含んでもよいし、含まなくてもよい。
以下に示す各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。第２実施形態以降では、第１実施形態と共通の事項についての記述は省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については、実施形態毎には逐次言及しない。
（第１実施形態）
本発明の第１実施形態に係るパッケージ基板では、スルーホール導体は、コンデンサ部を厚さ方向に貫通する第１の貫通孔の少なくとも内壁面に形成された第１のスルーホール導体を含み、第１のスルーホール導体は、コンデンサ部の陽極と電気的に接続されている。本発明の第１実施形態では、第１のスルーホール導体をコンデンサ部の陽極と電気的に接続することで、パッケージ基板の小型化を図ることができ、半導体複合装置の更なる小型化が可能となる。
さらに、本発明の第１実施形態に係るパッケージ基板では、コンデンサ部は、金属からなる陽極板を含み、第１のスルーホール導体は、陽極板の端面と接続されている。これにより、第１のスルーホール導体を通じて、コンデンサ層の上下を接続する配線機能と、コンデンサ部の陽極と配線を接続する機能とを同時に実現することができるため、半導体複合装置の小型化を図ることができる。さらに、配線長が短くなることで、コンデンサのＥＳＲを低減でき、配線によるロスを低減できる。
図１７は、本発明の第１実施形態に係るパッケージ基板の一例について、第１のスルーホール導体およびその周辺を模式的に示す断面図である。図１８は、図１７のＸＶＩＩＩ－ＸＶＩＩＩ線に沿った投影断面図である。
図１７に示すパッケージ基板２００Ｄは、コンデンサ層２１０と、第１のスルーホール導体２６２Ａと、を備える。コンデンサ層２１０は、コンデンサ部２３０と、第１のスルーホール導体２６２Ａに電気的に接続される導電部２２０と、コンデンサ部２３０の表面に積層された絶縁部２２５と、を含む。導電部２２０は、第１のスルーホール導体２６２Ａの表面に形成されており、接続端子として機能することができる。絶縁部２２５は、図１７に示されるように、コンデンサ部２３０の表面に積層された第１の絶縁部２２５Ａと、第１の絶縁部２２５Ａの表面に積層された第２の絶縁部２２５Ｂと、を含むことが好ましい。
本実施形態では、コンデンサ部２３０は、金属からなる陽極板２３１を含む。陽極板２３１は、弁作用金属からなる芯部２３２を有する。陽極板２３１は、芯部２３２の少なくとも一方の主面に設けられた多孔質部２３４を有することが好ましい。多孔質部２３４の表面には誘電体層（図示せず）が設けられており、誘電体層の表面に陰極層２３６が設けられている。これにより、本実施形態では、コンデンサ部２３０は、電解コンデンサを形成している。なお、図１７には、陰極層２３６として、導電体層であるカーボン層２３６Ａおよび銅層２３６Ｂが示されている。図１７には示されていないが、陰極層２３６として、誘電体層の表面に固体電解質層が設けられており、固体電解質層の表面に導電体層が設けられている。
第１のスルーホール導体２６２Ａは、コンデンサ層２１０の厚さ方向にコンデンサ部２３０を貫通するように形成されている。具体的には、第１のスルーホール導体２６２Ａは、コンデンサ部２３０を厚さ方向に貫通する第１の貫通孔２６３Ａの少なくとも内壁面に形成されている。
第１のスルーホール導体２６２Ａは、図１７および図１８に示されるように、陽極板２３１の端面と接続されている。すなわち、第１のスルーホール導体２６２Ａは、陽極板２３１の端面において、コンデンサ部２３０の陽極である芯部２３２と接続されている。
第１のスルーホール導体２６２Ａと接続される陽極板２３１の端面には、芯部２３２および多孔質部２３４が露出している。多孔質部２３４に絶縁材料が充填されることで、図１７および図１８に示されるように、第１のスルーホール導体２６２Ａの周囲に第３の絶縁部２２５Ｃが設けられている。
図１７に示されるように、第１のスルーホール導体２６２Ａと接続される陽極板２３１の端面に、芯部２３２および多孔質部２３４が露出していることが好ましい。この場合、第１のスルーホール導体２６２Ａと多孔質部２３４との接触面積が大きくなるため、密着性が高くなり、第１のスルーホール導体２６２Ａの剥がれ等の不具合が生じにくくなる。
第１のスルーホール導体２６２Ａと接続される陽極板２３１の端面に、芯部２３２および多孔質部２３４が露出している場合、多孔質部２３４の空洞部分に絶縁材料が存在していることが好ましい。すなわち、第１のスルーホール導体２６２Ａの周囲に第３の絶縁部２２５Ｃが設けられていることが好ましい。第１のスルーホール導体２６２Ａの一定周囲の多孔質部２３４に絶縁材料を充填することで、陽極板２３１の芯部２３２と陰極層２３６との間の絶縁性を確保でき、短絡を防止することができる。さらに、導電部２２０などを形成するための薬液処理時に生じる陽極板２３１の端面の溶解を抑制できるため、コンデンサ部２３０への薬液の侵入を防止でき、コンデンサの信頼性が向上する。
上述した効果を高める観点から、第３の絶縁部２２５Ｃの厚さは、図１７に示されるように、多孔質部２３４の厚さよりも厚いことが好ましい。
なお、第１のスルーホール導体２６２Ａと接続される陽極板２３１の端面に、芯部２３２および多孔質部２３４が露出している場合、多孔質部２３４の空洞部分に絶縁材料が存在しなくてもよい。この場合、陽極板２３１の端面には、多孔質部２３４の空洞部分が露出する。
図１７および図１８に示されるように、第１のスルーホール導体２６２Ａと陽極板２３１との間に陽極接続層２６８が設けられており、陽極接続層２６８を介して、第１のスルーホール導体２６２Ａが陽極板２３１の端面と接続されていることが好ましい。第１のスルーホール導体２６２Ａと陽極板２３１との間に陽極接続層２６８が設けられていることで、陽極接続層２６８が陽極板２３１の芯部２３２および多孔質部２３４に対するバリア層としての機能を果たす。その結果、導電部２２０などを形成するための薬液処理時に生じる陽極板２３１の溶解を抑制できるため、コンデンサ部２３０への薬液の侵入を防止でき、コンデンサの信頼性が向上する。
第１のスルーホール導体２６２Ａと陽極板２３１との間に陽極接続層２６８が設けられている場合、陽極接続層２６８は、例えば、図１７および図１８に示されるように、陽極板２３１から順に、Ｚｎを主たる材料とする第１の陽極接続層２６８Ａと、ＮｉまたはＣｕを主たる材料とする第２の陽極接続層２６８Ｂと、を含む。例えば、ジンケート処理によりＺｎを置換析出させて陽極板２３１の端面に第１の陽極接続層２６８Ａを形成した後、無電解Ｎｉめっき処理または無電解Ｃｕめっき処理により、第１の陽極接続層２６８Ａ上に第２の陽極接続層２６８Ｂを形成する。なお、第１の陽極接続層２６８Ａは消失する場合もあり、この場合、陽極接続層２６８は、第２の陽極接続層２６８Ｂのみを含んでもよい。
中でも、陽極接続層２６８は、Ｎｉを主たる材料とする層を含むことが好ましい。陽極接続層２６８にＮｉを用いることで、陽極板２３１を構成するＡｌなどへのダメージを低減でき、バリア性を向上できる。
第１のスルーホール導体２６２Ａと陽極板２３１との間に陽極接続層２６８が設けられている場合、図１７に示されるように厚さ方向に直交する方向から断面視したとき、第１のスルーホール導体２６２Ａが延びる方向における陽極接続層２６８の長さは、第１のスルーホール導体２６２Ａが延びる方向における陽極板２３１の長さよりも長いことが好ましい。この場合、陽極板２３１の端面に露出した芯部２３２および多孔質部２３４は、陽極接続層２６８に完全に被覆されるため、上述した陽極板２３１の溶解をさらに抑制できる。
厚さ方向に直交する方向から断面視したとき、第１のスルーホール導体２６２Ａが延びる方向における陽極接続層２６８の長さは、例えば、第１のスルーホール導体２６２Ａが延びる方向における陽極板２３１の長さの１００％以上、２００％以下であることが好ましい。第１のスルーホール導体２６２Ａが延びる方向における陽極接続層２６８の長さは、第１のスルーホール導体２６２Ａが延びる方向における陽極板２３１の長さと同じであってもよく、第１のスルーホール導体２６２Ａが延びる方向における陽極板２３１の長さよりも短くてもよい。
図１８に示されるように厚さ方向から平面視したとき、第１のスルーホール導体２６２Ａは、第１の貫通孔２６３Ａの全周にわたり、陽極板２３１の端面と接続されていることが好ましい。この場合、第１のスルーホール導体２６２Ａと陽極板２３１との接触面積が大きくなるため、第１のスルーホール導体２６２Ａとの接続抵抗が低減し、コンデンサのＥＳＲを低くすることができる。さらに、第１のスルーホール導体２６２Ａと陽極板２３１との密着性が高くなり、熱応力による接続面での剥がれ等の不具合が生じにくくなる。
第１の貫通孔２６３Ａには、樹脂を含む材料が充填されていることが好ましい。すなわち、図１７および図１８に示されるように、第１の貫通孔２６３Ａ内に第１の樹脂充填部２２９Ａが設けられていることが好ましい。第１の貫通孔２６３Ａ内に樹脂材料を充填して空隙を解消することで、第１の貫通孔２６３Ａの内壁面に形成された第１のスルーホール導体２６２Ａのデラミネーションの発生を抑えることができる。
第１の貫通孔２６３Ａに充填される材料は、第１のスルーホール導体２６２Ａを構成する材料（例えば銅）よりも熱膨張率が大きいことが好ましい。この場合、第１の貫通孔２６３Ａに充填された材料が高温環境下で膨張することで、第１のスルーホール導体２６２Ａを第１の貫通孔２６３Ａの内側から外側へと押さえ付け、第１のスルーホール導体２６２Ａのデラミネーションの発生をさらに抑えることができる。
第１の貫通孔２６３Ａに充填される材料の熱膨張率は、第１のスルーホール導体２６２Ａを構成する材料の熱膨張率と同じであってもよく、第１のスルーホール導体２６２Ａを構成する材料の熱膨張率よりも小さくてもよい。
本発明の第１実施形態に係るパッケージ基板では、スルーホール導体は、第１のスルーホール導体が形成されたコンデンサ部を厚さ方向に貫通する第２の貫通孔の少なくとも内壁面に形成された第２のスルーホール導体をさらに含み、第２のスルーホール導体は、コンデンサ部の陰極と電気的に接続されていることが好ましい。この場合、第２のスルーホール導体をコンデンサ部の陰極と電気的に接続することで、パッケージ基板の小型化を図ることができ、半導体複合装置の更なる小型化が可能となる。
図１９は、図１７に示すパッケージ基板について、第２のスルーホール導体およびその周辺を模式的に示す断面図である。図２０は、図１９のＸＸ－ＸＸ線に沿った投影断面図である。
図１９に示すパッケージ基板２００Ｄは、コンデンサ層２１０と、第２のスルーホール導体２６４Ａと、を備える。コンデンサ層２１０は、コンデンサ部２３０と、第２のスルーホール導体２６４Ａに電気的に接続される導電部２４０と、コンデンサ部２３０の表面に積層された絶縁部２２５と、を含む。導電部２４０は、第２のスルーホール導体２６４Ａの表面に形成されており、接続端子として機能することができる。絶縁部２２５は、図１９に示されるように、コンデンサ部２３０の表面に積層された第１の絶縁部２２５Ａと、第１の絶縁部２２５Ａの表面に積層された第２の絶縁部２２５Ｂと、を含むことが好ましい。
図１７において説明したように、コンデンサ部２３０は、金属からなる陽極板２３１を含む。例えば、陽極板２３１は、弁作用金属からなる芯部２３２を有する。陽極板２３１は、芯部２３２の少なくとも一方の主面に設けられた多孔質部２３４を有することが好ましい。多孔質部２３４の表面には誘電体層（図示せず）が設けられており、誘電体層の表面に陰極層２３６が設けられている。これにより、本実施形態では、コンデンサ部２３０は、電解コンデンサを形成している。
第２のスルーホール導体２６４Ａは、コンデンサ層２１０の厚さ方向にコンデンサ部２３０を貫通するように形成されている。具体的には、第２のスルーホール導体２６４Ａは、コンデンサ部２３０を厚さ方向に貫通する第２の貫通孔２６５Ａの少なくとも内壁面に形成されている。
第２のスルーホール導体２６４Ａは、図１９に示されるように、導電部２４０およびビア導体２４２を介して陰極層２３６と電気的に接続されている。
絶縁部２２５が第１の絶縁部２２５Ａと第２の絶縁部２２５Ｂとを含む場合、図１９および図２０に示されるように、第２のスルーホール導体２６４Ａと陽極板２３１との間に、第２の絶縁部２２５Ｂが延在することが好ましい。第２のスルーホール導体２６４Ａと陽極板２３１との間に第２の絶縁部２２５Ｂが存在することで、第２のスルーホール導体２６４Ａと陽極板２３１の芯部２３２との間の絶縁性を確保することができる。
第２の絶縁部２２５Ｂに接する陽極板２３１の端面には、芯部２３２および多孔質部２３４が露出している。多孔質部２３４に絶縁材料が充填されることで、図１９および図２０に示されるように、第２のスルーホール導体２６４Ａの周囲に第４の絶縁部２２５Ｄが設けられている。
第２のスルーホール導体２６４Ａと陽極板２３１との間に第２の絶縁部２２５Ｂが延在する場合、図１９に示されるように、第２の絶縁部２２５Ｂに接する陽極板２３１の端面に、芯部２３２および多孔質部２３４が露出していることが好ましい。この場合、第２の絶縁部２２５Ｂと多孔質部２３４との接触面積が大きくなるため、密着性が高くなり、剥がれ等の不具合が生じにくくなる。
第２の絶縁部２２５Ｂに接する陽極板２３１の端面に、芯部２３２および多孔質部２３４が露出している場合、多孔質部２３４の空洞部分に絶縁材料が存在することが好ましい。すなわち、図１９および図２０に示されるように、第２のスルーホール導体２６４Ａの周囲に第４の絶縁部２２５Ｄが設けられていることが好ましい。第２のスルーホール導体２６４Ａの一定周囲の多孔質部２３４に絶縁材料を充填することで、第２のスルーホール導体２６４Ａと陽極板２３１の芯部２３２との間の絶縁性を確保でき、短絡を防止することができる。
上述した効果を高める観点から、第４の絶縁部２２５Ｄの厚さは、図１９に示されるように、多孔質部２３４の厚さよりも厚いことが好ましい。
なお、第２の絶縁部２２５Ｂに接する陽極板２３１の端面に、芯部２３２および多孔質部２３４が露出している場合、多孔質部２３４の空洞部分に絶縁材料が存在しなくてもよい。この場合、陽極板２３１の端面には、多孔質部２３４の空洞部分が露出する。
第２のスルーホール導体２６４Ａと陽極板２３１との間に第２の絶縁部２２５Ｂが延在する場合、第２の絶縁部２２５Ｂを構成する絶縁材料が多孔質部２３４の空洞部分に入り込んでいることが好ましい。これにより、多孔質部２３４の機械的強度を向上させることができる。また、多孔質部２３４の空隙に起因するデラミネーションの発生を抑えることができる。
第２の絶縁部２２５Ｂを構成する絶縁材料は、第２のスルーホール導体２６４Ａを構成する材料（例えば銅）よりも熱膨張率が大きいことが好ましい。この場合、第２の絶縁部２２５Ｂを構成する絶縁材料が高温環境下で膨張することで、多孔質部２３４および第２のスルーホール導体２６４Ａを押さえ付け、デラミネーションの発生をさらに抑えることができる。
第２の絶縁部２２５Ｂを構成する絶縁材料の熱膨張率は、第２のスルーホール導体２６４Ａを構成する材料の熱膨張率と同じであってもよく、第１のスルーホール導体２６２Ａを構成する材料の熱膨張率よりも小さくてもよい。
第２の貫通孔２６５Ａには、樹脂を含む材料が充填されていることが好ましい。すなわち、図１９および図２０に示されるように、第２の貫通孔２６５Ａ内に第２の樹脂充填部２２９Ｂが設けられていることが好ましい。第２の貫通孔２６５Ａ内に樹脂材料を充填して空隙を解消することで、第２の貫通孔２６５Ａの内壁面に形成された第２のスルーホール導体２６４Ａのデラミネーションの発生を抑えることができる。
第２の貫通孔２６５Ａに充填される材料は、第２のスルーホール導体２６４Ａを構成する材料（例えば銅）よりも熱膨張率が大きいことが好ましい。この場合、第２の貫通孔２６５Ａに充填された材料が高温環境下で膨張することで、第２のスルーホール導体２６４Ａを第２の貫通孔２６５Ａの内側から外側へと押さえ付け、第２のスルーホール導体２６４Ａのデラミネーションの発生をさらに抑えることができる。
第２の貫通孔２６５Ａに充填される材料の熱膨張率は、第２のスルーホール導体２６４Ａを構成する材料の熱膨張率と同じであってもよく、第２のスルーホール導体２６４Ａを構成する材料の熱膨張率よりも小さくてもよい。
本発明の第１実施形態に係るパッケージ基板では、スルーホール導体は、コンデンサ部の陽極および陰極のいずれにも接続されていない第３のスルーホール導体を含んでもよい。第１のスルーホール導体および第２のスルーホール導体に加えて、グランドに接続するラインなどを同じくスルーホール導体を介してパッケージ基板の上下に接続することで、パッケージ基板の設計自由度が向上し、半導体複合装置の更なる小型化を図ることができる。第３のスルーホール導体としては、例えば、図４に示すスルーホール導体２６０、図８に示すスルーホール導体２６６、図９に示すスルーホール導体２６７などが挙げられる。
上述のとおり、スルーホール導体は、Ａ．コンデンサの陽極用のもの、Ｂ．コンデンサの陰極およびグランド用のもの、Ｃ．Ｉ／Ｏライン用のもの、に分類される。Ａ．コンデンサの陽極用のものとしては第１のスルーホール導体が該当し、Ｂ．コンデンサの陰極およびグランド用のものとしては第２のスルーホール導体が該当し、Ｃ．Ｉ／Ｏライン用のものとしては第３のスルーホール導体が該当する。
Ａ．コンデンサの陽極用の第１のスルーホール導体のうち、陽極板の端面と直接接続される第１のスルーホール導体は、例えば、以下の方法により形成することができる。
１．第１のスルーホール導体が形成される部分に、ドリル加工あるいはレーザ加工などによって、貫通孔１を形成する。
２．貫通孔１の内壁面に対して、めっきなどでメタライジングすることで、第１のスルーホール導体を形成する。
Ｂ．コンデンサの陰極およびグランド用の第２のスルーホール導体、および、Ｃ．Ｉ／Ｏライン用の第３のスルーホール導体は、例えば、以下の方法により形成することができる。
１．第２のスルーホール導体または第３のスルーホール導体が形成される部分に、ドリル加工あるいはレーザ加工などによって、貫通孔１を形成する。
２．貫通孔１を樹脂で充填する。
３．貫通孔１に充填された樹脂に対して、ドリル加工あるいはレーザ加工などによって、貫通孔２を形成する。この際、樹脂の直径に対して貫通孔２の直径を小さくすることで、貫通孔１と貫通孔２との間に樹脂が存在する状態にする。
４．貫通孔２の内壁面に対して、めっきなどでメタライジングすることで、第２のスルーホール導体または第３のスルーホール導体を形成する。
本発明の第１実施形態に係るパッケージ基板において、コンデンサ層は、平面配置された複数のコンデンサ部を含んでもよい。複数のコンデンサ部を平面配置した場合においても、各々のコンデンサ部に接続される配線に対して、これまで説明した効果と同じ効果が得られる。
図２１は、複数のコンデンサ部が平面配置されたコンデンサ層の一例を模式的に示す平面図である。
図２１に示すコンデンサ層２１０Ａは、平面配置された複数のコンデンサ部２３０を含む。各々のコンデンサ部２３０において、陽極Ｘは図１７および図１８に示す構造を有し、陰極Ｙは図１９および図２０に示す構造を有する。すなわち、コンデンサ部２３０の陽極Ｘでは、第１のスルーホール導体２６２Ａは、陽極板２３１の端面において、コンデンサ部２３０の陽極である芯部２３２と接続されており、第２のスルーホール導体２６４Ａは、導電部２４０およびビア導体２４２を介して陰極層２３６と電気的に接続されている。
本発明の第１実施形態に係るパッケージ基板において、コンデンサ層は、１枚のコンデンサシートが分割された複数のコンデンサ部を含むことが好ましい。この場合、コンデンサ部の配置に対する自由度が向上するため、半導体複合装置の小型化などにおいて、より高い効果が得られる。
（第２実施形態）
本発明の第２実施形態においては、第１のスルーホール導体の形状が、陽極板の芯部に位置する部分と多孔質部に位置する部分とで異なっている。
図２２は、本発明の第２実施形態に係るパッケージ基板の一例について、第１のスルーホール導体およびその周辺を模式的に示す断面図である。
図２２に示すパッケージ基板２００Ｅにおいては、第１のスルーホール導体２６２Ａが陽極板２３１の端面と接続されており、第１のスルーホール導体２６２Ａと接続される陽極板２３１の端面に、芯部２３２および多孔質部２３４が露出している。さらに、多孔質部２３４に位置する第１のスルーホール導体２６２Ａの外周長が、芯部２３２に位置する第１のスルーホール導体２６２Ａの外周長よりも長い。
多孔質部２３４に位置する第１のスルーホール導体２６２Ａの外周長が、芯部２３２に位置する第１のスルーホール導体２６２Ａの外周長よりも長いと、第１のスルーホール導体２６２Ａと多孔質部２３４との接触面積が大きくなるため、密着性が高くなり、熱応力による第１のスルーホール導体２６２Ａの剥がれ等を抑制することができる。さらに、第１のスルーホール導体２６２Ａとの接続抵抗が低減し、コンデンサのＥＳＲを低くすることができる。
なお、図２２に示される形状には限定されず、多孔質部２３４に位置する第１のスルーホール導体２６２Ａの少なくとも一部に、多孔質部２３４に位置する第１のスルーホール導体２６２Ａの外周長が、芯部２３２に位置する第１のスルーホール導体２６２Ａの外周長よりも長い部分が存在すればよい。また、芯部２３２に位置する第１のスルーホール導体２６２Ａの外周長は、厚さ方向において一定でもよいし、一定でなくてもよい。同様に、多孔質部２３４に位置する第１のスルーホール導体２６２Ａの外周長は、厚さ方向において一定でもよいし、一定でなくてもよい。
多孔質部２３４に位置する第１のスルーホール導体２６２Ａの最大外周長は、例えば、芯部２３２に位置する第１のスルーホール導体２６２Ａの最大外周長の１００％以上、１５０％以下であることが好ましい。
（第３実施形態）
本発明の第３実施形態においては、第１のスルーホール導体の形状が、陽極接続層が存在する部分と陽極接続層が存在しない部分とで異なっている。
図２３は、本発明の第３実施形態に係るパッケージ基板の一例について、第１のスルーホール導体およびその周辺を模式的に示す断面図である。
図２３に示すパッケージ基板２００Ｆにおいては、第１のスルーホール導体２６２Ａと陽極板２３１との間に陽極接続層２６８が設けられており、陽極接続層２６８を介して、第１のスルーホール導体２６２Ａが陽極板２３１の端面と接続されている。図２３に示されるように厚さ方向に直交する方向から断面視したとき、陽極接続層２６８が存在する部分の第１のスルーホール導体２６２Ａは、陽極接続層２６８が存在しない部分の第１のスルーホール導体２６２Ａに比べて、第１の貫通孔２６３Ａの内側に盛り上がっている。
陽極接続層２６８が存在する部分において第１のスルーホール導体２６２Ａが第１の貫通孔２６３Ａの内側に盛り上がることで、第１のスルーホール導体２６２Ａと陽極板２３１との接続抵抗が低減し、コンデンサのＥＳＲを低くすることができる。さらに、第１のスルーホール導体２６２Ａと陽極接続層２６８との密着性が高くなり、熱応力による第１のスルーホール導体２６２Ａの剥がれ等を抑制することができる。
なお、図２３に示される形状には限定されず、陽極接続層２６８が存在する部分の第１のスルーホール導体２６２Ａの全体が第１の貫通孔２６３Ａの内側に盛り上がっていてもよく、陽極接続層２６８が存在する部分の第１のスルーホール導体２６２Ａの一部が第１の貫通孔２６３Ａの内側に盛り上がっていてもよい。また、陽極接続層２６８が存在する部分において第１のスルーホール導体２６２Ａが第１の貫通孔２６３Ａの内側に盛り上がる量は、厚さ方向において一定でもよいし、一定でなくてもよい。
（第４実施形態）
本発明の第４実施形態においては、第１のスルーホール導体が形成される第１の貫通孔の形状が、絶縁部に穿たれた部分とコンデンサ部に穿たれた部分とで異なっている。
図２４は、本発明の第４実施形態に係るパッケージ基板の一例について、第１のスルーホール導体およびその周辺を模式的に示す断面図である。
図２４に示すパッケージ基板２００Ｇは、コンデンサ層２１０と、第１のスルーホール導体２６２Ａと、を備える。コンデンサ層２１０は、コンデンサ部２３０と、導電部２２０と、絶縁部２２５と、を含む。絶縁部２２５は、第１の絶縁部２２５Ａと、第２の絶縁部２２５Ｂと、を含む。
図２４に示すパッケージ基板２００Ｇでは、第２の絶縁部２２５Ｂに穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度（図２４中、θ１２で示す角度）が、９０°以上であり、かつ、陽極板２３１の芯部２３２に穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度（図２４中、θ１０で示す角度）よりも大きい。
これにより、第１の貫通孔２６３Ａ内の第１のスルーホール導体２６２Ａの端部に集中する機械的な応力が分散されるため、第１の貫通孔２６３Ａ内の第１のスルーホール導体２６２Ａなどに生じうるクラックの発生を抑えることができる。さらに、第１のスルーホール導体２６２Ａなどを形成するために用いるめっき薬液が第１の貫通孔２６３Ａに侵入しやすくなるため、めっき薬液と第１の貫通孔２６３Ａとの接触不足に起因するめっき不良の発生を抑えることができる。また、第１の貫通孔２６３Ａ内に第１の樹脂充填部２２９Ａが設けられる場合には、第１の樹脂充填部２２９Ａを形成するために用いる充填材料が第１の貫通孔２６３Ａに侵入しやすくなるため、第１の樹脂充填部２２９Ａにおけるボイドの発生を抑えることができる。
上述した効果を高める観点からは、第１の絶縁部２２５Ａに穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度（図２４中、θ１１で示す角度）が、９０°以上であり、かつ、陽極板２３１の芯部２３２に穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ１０よりも大きく、第２の絶縁部２２５Ｂに穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ１２が、第１の絶縁部２２５Ａに穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ１１の大きさ以上であることが好ましい。
第２の絶縁部２２５Ｂに穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ１２は、例えば、陽極板２３１の芯部２３２に穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ１０の１００％以上、５００％以下であることが好ましい。
第１の絶縁部２２５Ａに穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ１１は、例えば、陽極板２３１の芯部２３２に穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ１０の１００％以上、５００％以下であることが好ましい。第１の絶縁部２２５Ａに穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ１１は、陽極板２３１の芯部２３２に穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ１０と同じであってもよく、陽極板２３１の芯部２３２に穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ１０よりも小さくてもよい。
第２の絶縁部２２５Ｂに穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ１２は、例えば、第１の絶縁部２２５Ａに穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ１１の１００％以上、５００％以下であることが好ましい。第２の絶縁部２２５Ｂに穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ１２は、第１の絶縁部２２５Ａに穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ１１よりも小さくてもよい。
陽極板２３１の芯部２３２に穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ１０は、例えば、３０°以上、１５０°以下の範囲にある。
陽極板２３１の多孔質部２３４に穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度は、陽極板２３１の芯部２３２に穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ１０の大きさ以上であり、かつ、第１の絶縁部２２５Ａに穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ１１よりも小さいことが好ましい。
第１の絶縁部２２５Ａに穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ１１は、例えば、３０°以上、１５０°以下の範囲にある。
第２の絶縁部２２５Ｂに穿たれた第１の貫通孔２６３Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ１２は、例えば、３０°以上、１５０°以下の範囲にある。
（第５実施形態）
本発明の第５実施形態においては、第２のスルーホール導体が形成される第２の貫通孔の形状が、絶縁部に穿たれた部分とコンデンサ部に穿たれた部分とで異なっている。
図２５は、本発明の第５実施形態に係るパッケージ基板の一例について、第２のスルーホール導体およびその周辺を模式的に示す断面図である。
図２５に示すパッケージ基板２００Ｈは、コンデンサ層２１０と、第２のスルーホール導体２６４Ａと、を備える。コンデンサ層２１０は、コンデンサ部２３０と、導電部２４０と、絶縁部２２５と、を含む。絶縁部２２５は、第１の絶縁部２２５Ａと、第２の絶縁部２２５Ｂと、を含む。
図２５に示すパッケージ基板２００Ｈでは、第２の絶縁部２２５Ｂに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度（図２５中、θ２２で示す角度）が、９０°以上であり、かつ、陽極板２３１の芯部２３２に接した第２の絶縁部２２５Ｂに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度（図２５中、θ２０で示す角度）よりも大きい。
これにより、第２の貫通孔２６５Ａ内の第２のスルーホール導体２６４Ａの端部に集中する機械的な応力が分散されるため、第２の貫通孔２６５Ａ内の第２のスルーホール導体２６４Ａなどに生じうるクラックの発生を抑えることができる。さらに、第２のスルーホール導体２６４Ａを形成するために用いるめっき薬液が第２の貫通孔２６５Ａに侵入しやすくなるため、めっき薬液と第２の貫通孔２６５Ａとの接触不足に起因するめっき不良の発生を抑えることができる。また、第２の貫通孔２６５Ａ内に第２の樹脂充填部２２９Ｂが設けられる場合には、第２の樹脂充填部２２９Ｂを形成するために用いる充填材料が第２の貫通孔２６５Ａに侵入しやすくなるため、第２の樹脂充填部２２９Ｂにおけるボイドの発生を抑えることができる。
上述した効果を高める観点からは、第１の絶縁部２２５Ａに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度（図２５中、θ２１で示す角度）が、９０°以上であり、かつ、陽極板２３１の芯部２３２に接した第２の絶縁部２２５Ｂに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ２０よりも大きく、第２の絶縁部２２５Ｂに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ２２が、第１の絶縁部２２５Ａに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ２１の大きさ以上であることが好ましい。
第２の絶縁部２２５Ｂに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ２２は、例えば、陽極板２３１の芯部２３２に接した第２の絶縁部２２５Ｂに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ２０の１００％以上、５００％以下であることが好ましい。
第１の絶縁部２２５Ａに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ２１は、例えば、陽極板２３１の芯部２３２に接した第２の絶縁部２２５Ｂに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ２０の１００％以上、５００％以下であることが好ましい。第１の絶縁部２２５Ａに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ２１は、陽極板２３１の芯部２３２に接した第２の絶縁部２２５Ｂに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ２０と同じであってもよく、陽極板２３１の芯部２３２に接した第２の絶縁部２２５Ｂに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ２０よりも小さくてもよい。
陽極板２３１の芯部２３２に接した第２の絶縁部２２５Ｂに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ２０は、例えば、３０°以上、１５０°以下の範囲にある。
陽極板２３１の多孔質部２３４に接した第２の絶縁部２２５Ｂに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度は、陽極板２３１の芯部２３２に接した第２の絶縁部２２５Ｂに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ２０の大きさ以上であり、かつ、第１の絶縁部２２５Ａに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ２１よりも小さいことが好ましい。
第１の絶縁部２２５Ａに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ２１は、例えば、３０°以上、１５０°以下の範囲にある。
第２の絶縁部２２５Ｂに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ２２は、例えば、３０°以上、１５０°以下の範囲にある。
第２の絶縁部２２５Ｂに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ２２は、例えば、第１の絶縁部２２５Ａに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ２１の１００％以上、５００％以下であることが好ましい。第２の絶縁部２２５Ｂに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ２２は、第１の絶縁部２２５Ａに穿たれた第２の貫通孔２６５Ａの内壁面と陽極板２３１の主面の延長面とが成す角度θ２１よりも小さくてもよい。
（その他の実施形態）
本発明のモジュールの一実施形態であるパッケージ基板は、上記実施形態に限定されるものではなく、パッケージ基板の構成、製造条件などに関し、本発明の範囲内において、種々の応用、変形を加えることが可能である。
第１のスルーホール導体２６２Ａが陽極板２３１の端面と接続されている場合、第１のスルーホール導体２６２Ａと接続される陽極板２３１の端面に、多孔質部２３４が露出していなくてもよい。例えば、第１のスルーホール導体２６２Ａと接続される陽極板２３１の端面において、多孔質部２３４の一部が切欠かれて芯部２３２が露出した状態であってもよい。この場合、多孔質部２３４が切欠かれた部分に絶縁材料が存在することが好ましい。
第１のスルーホール導体２６２Ａと接続される陽極板２３１の端面に多孔質部２３４が露出していない場合においても、第１のスルーホール導体２６２Ａと陽極板２３１との間に陽極接続層２６８が設けられており、陽極接続層２６８を介して、第１のスルーホール導体２６２Ａが陽極板２３１の端面と接続されていることが好ましい。また、厚さ方向に直交する方向から断面視したとき、第１のスルーホール導体２６２Ａが延びる方向における陽極接続層２６８の長さは、第１のスルーホール導体２６２Ａが延びる方向における陽極板２３１の長さよりも長いことが好ましい。
以上、本発明のモジュールの一実施形態として、パッケージ基板について説明したが、本発明のモジュールはパッケージ基板に限定されるものではない。例えば、コンデンサ層と接続端子とスルーホール導体とを備えるモジュールが、スルーホール導体を介してボルテージレギュレータまたは負荷と接続された状態でマザー基板上に搭載された形態などであってもよい。
図２６は、本発明のモジュールの一例を模式的に示す断面図である。
図２６に示すモジュール５００は、スルーホール導体５６０、５６２および５６４を介して負荷３００と電気的に接続された状態で、マザー基板４００の第１主面に実装されている。一方、マザー基板４００の第２主面には、ボルテージレギュレータ１００およびインダクタＬ１が実装されている。
図２７は、本発明のモジュールの第１変形例を模式的に示す断面図である。
図２７に示すモジュール５００Ａは、スルーホール導体５６０、５６２および５６４およびインターポーザ基板５１０を介して負荷３００と電気的に接続された状態で、マザー基板４００の第１主面に実装されている。一方、マザー基板４００の第２主面には、ボルテージレギュレータ１００およびインダクタＬ１が実装されている。
図２８は、本発明のモジュールの第２変形例を模式的に示す断面図である。
図２８に示すモジュール５００Ｂは、スルーホール導体５６０、５６２および５６４を介してボルテージレギュレータ１００と電気的に接続された状態で、マザー基板４００の第２主面に実装されている。マザー基板４００の第２主面には、さらに、インダクタＬ１が実装されている。一方、マザー基板４００の第１主面には、負荷３００が搭載されたパッケージ基板５２０が実装されている。
図２９は、本発明のモジュールの第３変形例を模式的に示す断面図である。
図２９に示すモジュール５００Ｃは、スルーホール導体５６０、５６２および５６４を介して負荷３００と電気的に接続された状態で、マザー基板４００の第１主面に実装されている。マザー基板４００の第１主面には、さらに、ボルテージレギュレータ１００およびインダクタＬ１が実装されている。
図３０は、本発明のモジュールの第４変形例を模式的に示す断面図である。
図３０に示すモジュール５００Ｄは、スルーホール導体５６０、５６２および５６４を介してボルテージレギュレータ１００と電気的に接続された状態で、マザー基板４００の第１主面に実装されている。マザー基板４００の第１主面には、さらに、負荷３００が搭載されたパッケージ基板５２０が実装されている。一方、マザー基板４００の第２主面には、インダクタＬ１が実装されている。
図２６～図３０に示されるように、本発明のモジュールは、スルーホール導体を介して負荷およびボルテージレギュレータのいずれか一方と少なくとも厚さ方向にスルーホール導体を介して接続された状態で、マザー基板上に搭載されていてもよい。マザー基板上に搭載される位置は、マザー基板上のどの位置でもよい。また、インダクタについては、本発明のモジュールに内蔵される形態に限定されず、本発明のモジュールとは別にマザー基板上に搭載されていてもよい。
１０、１０Ａ、１０Ｂ、１０Ｃ 半導体複合装置
１００ ボルテージレギュレータ
１２０、３８０ はんだバンプ
２００、２００Ａ、２００Ｂ、２００Ｃ、２００Ｄ、２００Ｅ、２００Ｆ、２００Ｇ、
２００Ｈ、５２０ パッケージ基板
２０５ 回路層
２１０、２１０Ａ コンデンサ層
２１２ 導電層
２２０、２４０ 導電部
２２２、２４２ ビア導体
２２５ 絶縁部
２２５Ａ 第１の絶縁部
２２５Ｂ 第２の絶縁部
２２５Ｃ 第３の絶縁部
２２５Ｄ 第４の絶縁部
２２６、２２７、２２８ 樹脂層
２２９Ａ 第１の樹脂充填部
２２９Ｂ 第２の樹脂充填部
２３０ コンデンサ部
２３１ 陽極板
２３２ 芯部
２３４ 多孔質部
２３５ 切欠部
２３６ 陰極層
２３６Ａ カーボン層
２３６Ｂ 銅層
２５０ インダクタ層
２５２ コイル部
２５２♯ 銅箔
２５４ 絶縁部
２５６ 樹脂
２６０、２６２、２６４、２６６、２６７、５６０、５６２、５６４ スルーホール導体
２６１、２６３、２６５ 貫通孔
２６２Ａ 第１のスルーホール導体
２６３Ａ 第１の貫通孔
２６４Ａ 第２のスルーホール導体
２６５Ａ 第２の貫通孔
２６８ 陽極接続層
２６８Ａ 第１の陽極接続層
２６８Ｂ 第２の陽極接続層
２６９ 金属層
２７０ 端子層
３００ 負荷
３５０ 電子機器
４００ マザー基板
４１０ 端子
５００、５００Ａ、５００Ｂ、５００Ｃ、５００Ｄ モジュール
５１０ インターポーザ基板
ＣＰ１ コンデンサ
ＧＮＤ 接地端子
ＩＮ 入力端子
Ｌ１ インダクタ
ＯＵＴ 出力端子
Ｘ 陽極
Ｙ 陰極

Claims (21)

  1. 半導体アクティブ素子を含むボルテージレギュレータによって調整された直流電圧を負荷に供給する半導体複合装置に用いられるモジュールであって、
    コンデンサを形成するコンデンサ部を少なくとも１つ含むコンデンサ層と、
    前記ボルテージレギュレータおよび前記負荷の少なくとも一方との電気的接続に用いられる接続端子と、
    前記コンデンサ層の厚さ方向に前記コンデンサ部を貫通するように形成されたスルーホール導体と、を備え、
    前記コンデンサは、前記スルーホール導体を介して前記負荷および前記ボルテージレギュレータの少なくとも一方と電気的に接続され、
    前記スルーホール導体は、前記コンデンサ部を前記厚さ方向に貫通する第１の貫通孔の少なくとも内壁面に形成された第１のスルーホール導体を含み、
    前記第１のスルーホール導体は、前記コンデンサ部の陽極と電気的に接続され、
    前記コンデンサ部は、金属からなる陽極板を含み、
    前記第１のスルーホール導体は、前記陽極板の端面と接続され、
    前記第１のスルーホール導体と前記陽極板の端面との間に設けられた陽極接続層をさらに備え、
    前記陽極接続層を介して、前記第１のスルーホール導体が前記陽極板の端面と接続され、
    前記厚さ方向に直交する方向から断面視したとき、前記陽極接続層が存在する部分の前記第１のスルーホール導体は、前記陽極接続層が存在しない部分の前記第１のスルーホール導体に比べて、前記第１の貫通孔の内側に盛り上がる、モジュール。
  2. 前記厚さ方向から平面視したとき、前記第１のスルーホール導体は、前記第１の貫通孔の全周にわたり、前記陽極板の端面と接続されている、請求項１に記載のモジュール。
  3. 前記陽極板は、芯部と、前記芯部の少なくとも一方の主面に設けられた多孔質部と、を有し、
    前記第１のスルーホール導体と接続される前記陽極板の端面に、前記芯部および前記多孔質部が露出している、請求項１または２に記載のモジュール。
  4. 前記多孔質部に位置する前記第１のスルーホール導体の外周長が、前記芯部に位置する前記第１のスルーホール導体の外周長よりも長い、請求項３に記載のモジュール。
  5. 前記多孔質部の空洞部分に絶縁材料が存在する、請求項３または４に記載のモジュール。
  6. 前記厚さ方向に直交する方向から断面視したとき、前記第１のスルーホール導体が延びる方向における前記陽極接続層の長さは、前記第１のスルーホール導体が延びる方向における前記陽極板の長さよりも長い、請求項１～５のいずれか１項に記載のモジュール。
  7. 前記陽極接続層が、Ｎｉを主たる材料とする層を含む、請求項１～６のいずれか１項に記載のモジュール。
  8. 前記コンデンサ層は、前記コンデンサ部の表面に積層された第１の絶縁部と、前記第１の絶縁部の表面に積層された第２の絶縁部と、をさらに含み、
    前記第２の絶縁部に穿たれた前記第１の貫通孔の内壁面と前記陽極板の主面の延長面とが成す角度が、９０°以上であり、かつ、前記陽極板の芯部に穿たれた前記第１の貫通孔の内壁面と前記陽極板の主面の延長面とが成す角度よりも大きい、請求項１～７のいずれか１項に記載のモジュール。
  9. 前記第１の絶縁部に穿たれた前記第１の貫通孔の内壁面と前記陽極板の主面の延長面とが成す角度が、９０°以上であり、かつ、前記陽極板の芯部に穿たれた前記第１の貫通孔の内壁面と前記陽極板の主面の延長面とが成す角度よりも大きく、
    前記第２の絶縁部に穿たれた前記第１の貫通孔の内壁面と前記陽極板の主面の延長面とが成す角度が、前記第１の絶縁部に穿たれた前記第１の貫通孔の内壁面と前記陽極板の主面の延長面とが成す角度の大きさ以上である、請求項８に記載のモジュール。
  10. 前記第１の貫通孔には樹脂を含む材料が充填されている、請求項１～９のいずれか１項に記載のモジュール。
  11. 前記第１の貫通孔に充填される前記材料は、前記第１のスルーホール導体を構成する材料よりも熱膨張率が大きい、請求項１０に記載のモジュール。
  12. 前記スルーホール導体は、前記第１のスルーホール導体が形成された前記コンデンサ部を前記厚さ方向に貫通する第２の貫通孔の少なくとも内壁面に形成された第２のスルーホール導体をさらに含み、
    前記第２のスルーホール導体は、前記コンデンサ部の陰極と電気的に接続されている、請求項１～１１のいずれか１項に記載のモジュール。
  13. 半導体アクティブ素子を含むボルテージレギュレータによって調整された直流電圧を負荷に供給する半導体複合装置に用いられるモジュールであって、
    コンデンサを形成するコンデンサ部を少なくとも１つ含むコンデンサ層と、
    前記ボルテージレギュレータおよび前記負荷の少なくとも一方との電気的接続に用いられる接続端子と、
    前記コンデンサ層の厚さ方向に前記コンデンサ部を貫通するように形成されたスルーホール導体と、を備え、
    前記コンデンサは、前記スルーホール導体を介して前記負荷および前記ボルテージレギュレータの少なくとも一方と電気的に接続され、
    前記スルーホール導体は、前記コンデンサ部を前記厚さ方向に貫通する第１の貫通孔の少なくとも内壁面に形成された第１のスルーホール導体を含み、
    前記第１のスルーホール導体は、前記コンデンサ部の陽極と電気的に接続され、
    前記スルーホール導体は、前記第１のスルーホール導体が形成された前記コンデンサ部を前記厚さ方向に貫通する第２の貫通孔の少なくとも内壁面に形成された第２のスルーホール導体をさらに含み、
    前記第２のスルーホール導体は、前記コンデンサ部の陰極と電気的に接続され、
    前記コンデンサ層は、前記コンデンサ部の表面に積層された第１の絶縁部と、前記第１の絶縁部の表面に積層された第２の絶縁部と、をさらに含み、
    前記コンデンサ部は、金属からなる陽極板を含み、
    前記第２のスルーホール導体と前記陽極板との間に、前記第２の絶縁部が延在し、
    前記陽極板は、芯部と、前記芯部の少なくとも一方の主面に設けられた多孔質部と、を有し、
    前記第２の絶縁部を構成する絶縁材料が前記多孔質部の空洞部分に入り込んでいる、モジュール。
  14. 第２の絶縁部を構成する絶縁材料は、前記第２のスルーホール導体を構成する材料よりも熱膨張率が大きい、請求項１３に記載のモジュール。
  15. 半導体アクティブ素子を含むボルテージレギュレータによって調整された直流電圧を負荷に供給する半導体複合装置に用いられるモジュールであって、
    コンデンサを形成するコンデンサ部を少なくとも１つ含むコンデンサ層と、
    前記ボルテージレギュレータおよび前記負荷の少なくとも一方との電気的接続に用いられる接続端子と、
    前記コンデンサ層の厚さ方向に前記コンデンサ部を貫通するように形成されたスルーホール導体と、を備え、
    前記コンデンサは、前記スルーホール導体を介して前記負荷および前記ボルテージレギュレータの少なくとも一方と電気的に接続され、
    前記スルーホール導体は、前記コンデンサ部を前記厚さ方向に貫通する第１の貫通孔の少なくとも内壁面に形成された第１のスルーホール導体を含み、
    前記第１のスルーホール導体は、前記コンデンサ部の陽極と電気的に接続され、
    前記スルーホール導体は、前記第１のスルーホール導体が形成された前記コンデンサ部を前記厚さ方向に貫通する第２の貫通孔の少なくとも内壁面に形成された第２のスルーホール導体をさらに含み、
    前記第２のスルーホール導体は、前記コンデンサ部の陰極と電気的に接続され、
    前記コンデンサ層は、前記コンデンサ部の表面に積層された第１の絶縁部と、前記第１の絶縁部の表面に積層された第２の絶縁部と、をさらに含み、
    前記コンデンサ部は、金属からなる陽極板を含み、
    前記第２のスルーホール導体と前記陽極板との間に、前記第２の絶縁部が延在し、
    前記第２の絶縁部に穿たれた前記第２の貫通孔の内壁面と前記陽極板の主面の延長面とが成す角度が、９０°以上であり、かつ、前記陽極板の芯部に接した前記第２の絶縁部に穿たれた前記第２の貫通孔の内壁面と前記陽極板の主面の延長面とが成す角度よりも大きい、モジュール。
  16. 前記第１の絶縁部に穿たれた前記第２の貫通孔の内壁面と前記陽極板の主面の延長面とが成す角度が、９０°以上であり、かつ、前記陽極板の芯部に接した前記第２の絶縁部に穿たれた前記第２の貫通孔の内壁面と前記陽極板の主面の延長面とが成す角度よりも大きく、
    前記第２の絶縁部に穿たれた前記第２の貫通孔の内壁面と前記陽極板の主面の延長面とが成す角度が、前記第１の絶縁部に穿たれた前記第２の貫通孔の内壁面と前記陽極板の主面の延長面とが成す角度の大きさ以上である、請求項１５に記載のモジュール。
  17. 前記第２の貫通孔には樹脂を含む材料が充填されている、請求項１２～１６のいずれか１項に記載のモジュール。
  18. 前記第２の貫通孔に充填される前記材料は、前記第２のスルーホール導体を構成する材料よりも熱膨張率が大きい、請求項１７に記載のモジュール。
  19. 前記スルーホール導体は、前記コンデンサ部の陽極および陰極のいずれにも接続されていない第３のスルーホール導体を含む、請求項１～１８のいずれか１項に記載のモジュール。
  20. 前記コンデンサ層は、平面配置された複数の前記コンデンサ部を含む、請求項１～１９のいずれか１項に記載のモジュール。
  21. 前記コンデンサ層は、１枚のコンデンサシートが分割された複数の前記コンデンサ部を含む、請求項１～１９のいずれか１項に記載のモジュール。
JP2022522066A 2020-05-28 2021-05-18 モジュール Active JP7143966B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022138201A JP7384251B2 (ja) 2020-05-28 2022-08-31 モジュール

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020093536 2020-05-28
JP2020093536 2020-05-28
PCT/JP2021/018772 WO2021241325A1 (ja) 2020-05-28 2021-05-18 モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022138201A Division JP7384251B2 (ja) 2020-05-28 2022-08-31 モジュール

Publications (3)

Publication Number Publication Date
JPWO2021241325A1 JPWO2021241325A1 (ja) 2021-12-02
JPWO2021241325A5 JPWO2021241325A5 (ja) 2022-07-28
JP7143966B2 true JP7143966B2 (ja) 2022-09-29

Family

ID=78744755

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022522066A Active JP7143966B2 (ja) 2020-05-28 2021-05-18 モジュール
JP2022138201A Active JP7384251B2 (ja) 2020-05-28 2022-08-31 モジュール

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022138201A Active JP7384251B2 (ja) 2020-05-28 2022-08-31 モジュール

Country Status (6)

Country Link
US (1) US20220278035A1 (ja)
EP (1) EP4123673A1 (ja)
JP (2) JP7143966B2 (ja)
CN (1) CN114902363A (ja)
TW (1) TWI780668B (ja)
WO (1) WO2021241325A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230170340A1 (en) * 2021-11-30 2023-06-01 Qorvo Us, Inc. Electronic package with interposer between integrated circuit dies
CN114937603A (zh) * 2022-03-25 2022-08-23 珠海越亚半导体股份有限公司 具有滤波功能的导通基板、载板布线结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183548A (ja) 2003-12-17 2005-07-07 Fujikura Ltd 基板及びその製造方法
JP2007173439A (ja) 2005-12-21 2007-07-05 Matsushita Electric Ind Co Ltd コンデンサ内蔵基板
JP2008078301A (ja) 2006-09-20 2008-04-03 Fujitsu Ltd キャパシタ内蔵型配線基板およびその製造方法
WO2019130746A1 (ja) 2017-12-27 2019-07-04 株式会社村田製作所 半導体複合装置およびそれに用いられるパッケージ基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281750A (ja) 2003-03-17 2004-10-07 Nippon Chemicon Corp 固体電解コンデンサアレイ
US8058960B2 (en) * 2007-03-27 2011-11-15 Alpha And Omega Semiconductor Incorporated Chip scale power converter package having an inductor substrate
WO2011021411A1 (ja) * 2009-08-21 2011-02-24 株式会社村田製作所 Ｅｓｄ保護デバイス
US20110050334A1 (en) 2009-09-02 2011-03-03 Qualcomm Incorporated Integrated Voltage Regulator with Embedded Passive Device(s)
CN104685590B (zh) * 2012-09-28 2018-02-09 松下知识产权经营株式会社 固体电解电容器及其制造方法
US9954267B2 (en) * 2015-12-28 2018-04-24 Qualcomm Incorporated Multiplexer design using a 2D passive on glass filter integrated with a 3D through glass via filter
WO2018066253A1 (ja) * 2016-10-06 2018-04-12 株式会社村田製作所 固体電解コンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183548A (ja) 2003-12-17 2005-07-07 Fujikura Ltd 基板及びその製造方法
JP2007173439A (ja) 2005-12-21 2007-07-05 Matsushita Electric Ind Co Ltd コンデンサ内蔵基板
JP2008078301A (ja) 2006-09-20 2008-04-03 Fujitsu Ltd キャパシタ内蔵型配線基板およびその製造方法
WO2019130746A1 (ja) 2017-12-27 2019-07-04 株式会社村田製作所 半導体複合装置およびそれに用いられるパッケージ基板

Also Published As

Publication number Publication date
US20220278035A1 (en) 2022-09-01
JPWO2021241325A1 (ja) 2021-12-02
JP2022172255A (ja) 2022-11-15
WO2021241325A1 (ja) 2021-12-02
EP4123673A1 (en) 2023-01-25
TW202205608A (zh) 2022-02-01
TWI780668B (zh) 2022-10-11
JP7384251B2 (ja) 2023-11-21
CN114902363A (zh) 2022-08-12

Similar Documents

Publication Publication Date Title
TWI694584B (zh) 半導體複合裝置及用於其之封裝基板
JP7384251B2 (ja) モジュール
JP5258045B2 (ja) 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
US9313911B2 (en) Package substrate
US20220165508A1 (en) Capacitor, connection structure, and method for manufacturing capacitor
US20220336381A1 (en) Package board
JP7173418B2 (ja) 半導体複合装置および半導体複合装置の製造方法
WO2023157796A1 (ja) パッケージ基板及びインダクタ部品
WO2023100630A1 (ja) モジュール及び半導体複合装置
WO2023286484A1 (ja) コンデンサ
TW202420909A (zh) 半導體複合裝置及半導體複合裝置之製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220412

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220412

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220829

R150 Certificate of patent or registration of utility model

Ref document number: 7143966

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150