CN114902363A - 模块 - Google Patents

模块 Download PDF

Info

Publication number
CN114902363A
CN114902363A CN202180007730.2A CN202180007730A CN114902363A CN 114902363 A CN114902363 A CN 114902363A CN 202180007730 A CN202180007730 A CN 202180007730A CN 114902363 A CN114902363 A CN 114902363A
Authority
CN
China
Prior art keywords
hole
capacitor
anode plate
conductor
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180007730.2A
Other languages
English (en)
Inventor
大谷慎士
高桥章友
坂井贵昭
古川刚史
北村达矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN114902363A publication Critical patent/CN114902363A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H01G9/012—Terminals specially adapted for solid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
  • Nitrogen And Oxygen Or Sulfur-Condensed Heterocyclic Ring Systems (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明涉及一种模块，上述模块(500)用于半导体复合装置(10)，上述半导体复合装置将由包含半导体主动元件的调压器(100)调整后的直流电压供给到负载(300)。模块(500)具备：电容器层(210)，包括至少一个形成电容器(CP1)的电容器部(230)；连接端子，用于与调压器(100)以及负载(300)的至少一者的电连接；以及通孔导体(262)，形成为在电容器层(210)的厚度方向上贯通电容器部(230)。电容器(CP1)经由通孔导体(262)与负载(300)以及调压器(100)的至少一者电连接。

Description

模块
技术领域
本发明涉及用于半导体复合装置的模块，例如，涉及用于半导体复合装置的封装基板。
背景技术
美国专利申请公开第2011/0050334号说明书(专利文献1)公开了一种半导体装置，该半导体装置具有：埋入有电感器或电容器那样的无源元件(被动元件)的一部分或者全部的封装基板、以及包含开关元件那样的有源元件(主动元件)的电压控制装置(以下，也称为“调压器”)。在专利文献1所记载的半导体装置中，调压器以及应供给电源电压的负载安装于封装基板上。由电压调整部调整后的直流电压被封装基板内的无源元件平滑化并被供给到负载。
日本特开2004-281750号公报(专利文献2)公开了一种固体电解电容器阵列，其特征在于，具备：由多个电容器元件构成的电容器元件组；与该电容器元件组的上述电容器元件的一个或两个以上的阳极导出线分别连接并被引出的一个或两个以上的阳极端子；与上述电容器元件的阴极层连接并被引出的一个或两个以上的阴极端子；以及包覆上述电容器元件的外装树脂层，将上述阳极端子和上述阴极端子构成为外部端子。
专利文献1：美国专利申请公开第2011/0050334号说明书；
专利文献2：日本特开2004-281750号公报。
专利文献1所记载的具有调压器的半导体装置例如应用于移动电话或者智能手机等电子设备。近年来，随着电子设备的小型化以及轻薄化的发展，希望半导体装置本身的小型化。
然而，在专利文献1所记载的半导体装置中，若调压器与负载之间的连接距离变长，则基于布线的损耗变大。
特别是，在使用专利文献2所记载的方法将多个电容器形成为阵列状的情况下，难以缩短调压器及负载与各电容器之间的连接距离。
发明内容
本发明是为了解决上述的问题而完成的，其目的在于提供一种模块，通过缩短调压器与负载之间的连接距离，从而能够减少基于布线的损耗。
本发明的模块用于半导体复合装置，上述半导体复合装置将由包含半导体主动元件的调压器调整后的直流电压供给到负载。上述模块具备：电容器层，包括至少一个形成电容器的电容器部；连接端子，用于与上述调压器及上述负载的至少一者的电连接；以及通孔导体，形成为在上述电容器层的厚度方向上贯通上述电容器部。上述电容器经由上述通孔导体与上述负载及上述调压器的至少一者电连接。
根据本发明，通过缩短调压器与负载之间的连接距离，从而能够减少基于布线的损耗。
附图说明
图1是表示用于本发明的半导体复合装置的一个例子的框图。
图2是表示用于本发明的半导体复合装置的另一个例子的框图。
图3是从示意性示出的封装基板200的安装面观察图1所示的半导体复合装置10的俯视图。
图4是沿着图3所示的半导体复合装置10的IV-IV线的剖视图。
图5是沿着图3所示的半导体复合装置10的V-V线的剖视图。
图6是形成电容器CP1的电容器层210的局部的俯视图。
图7是形成电感器L1的电感器层250的局部的俯视图。
图8是示意性表示图1所示的半导体复合装置10的第一变形例的剖视图。
图9是示意性表示图1所示的半导体复合装置10的第二变形例的剖视图。
图10是用于说明图1所示的半导体复合装置10的制造工艺的概要的流程图。
图11A、图11B以及图11C是用于说明步骤S100中的电容器层210的形成工艺的图。
图12A、图12B、图12C以及图12D是用于说明步骤S110中的电感器层250的形成工艺的图。
图13A和图13B是用于说明步骤S120中的电容器层210与电感器层250的接合工艺的图。
图14A和图14B是用于说明步骤S130中的通孔导体的形成工艺的图。
图15是用于说明步骤S140中的电极图案以及布线图案的形成工艺的图。
图16是用于说明步骤S150中的设备的安装工艺的图。
图17是针对本发明的第一实施方式所涉及的封装基板的一个例子，示意性地表示第一通孔导体及其周边的剖视图。
图18是沿着图17的XVIII-XVIII线的投影剖视图。
图19是针对图17所示的封装基板，示意性地表示第二通孔导体及其周边的剖视图。
图20是沿着图19的XX-XX线的投影剖视图。
图21是示意性地表示将多个电容器部平面配置而成的电容器层的一个例子的俯视图。
图22是针对本发明的第二实施方式所涉及的封装基板的一个例子，示意性地表示第一通孔导体及其周边的剖视图。
图23是针对本发明的第三实施方式所涉及的封装基板的一个例子，示意性地表示第一通孔导体及其周边的剖视图。
图24是针对本发明的第四实施方式所涉及的封装基板的一个例子，示意性地表示第一通孔导体及其周边的剖视图。
图25是针对本发明的第五实施方式所涉及的封装基板的一个例子，示意性地表示第二通孔导体及其周边的剖视图。
图26是示意性地表示本发明的模块的一个例子的剖视图。
图27是示意性地表示本发明的模块的第一变形例的剖视图。
图28是示意性地表示本发明的模块的第二变形例的剖视图。
图29是示意性地表示本发明的模块的第三变形例的剖视图。
图30是示意性地表示本发明的模块的第四变形例的剖视图。
具体实施方式
以下，对本发明的模块进行说明。
然而，本发明并不限定于以下的结构，能够在不变更本发明的主旨的范围内进行适当地变更来应用。此外，将以下所记载的本发明的各个优选的结构组合两个以上而得到的结构也是本发明。
本发明的模块用于半导体复合装置，该半导体复合装置将由包含半导体主动元件的调压器调整的直流电压供给到负载。
本发明的模块具备：电容器层，包括至少一个形成电容器的电容器部；连接端子，用于与调压器及负载的电连接；以及通孔导体，形成为在电容器层的厚度方向上贯通电容器部。在本发明的模块中，电容器经由通孔导体与负载及调压器电连接。
以下，作为本发明的模块的一个实施方式，以封装基板为例进行说明。
在作为本发明的模块的一个实施方式的封装基板中，将调压器与负载之间经由贯通电容器部的通孔导体电连接。由此，能够缩短调压器与负载之间的连接距离，其结果为，能够减少基于布线的损耗。
并且，由于形成在封装基板上的布线的缩短化而减小布线部的电感成分，从而能够实现开关的高速化，并能够实现半导体复合装置的小型化。
另外，信号线等形成在封装基板上的布线与被电压调节后的电源线的间隔扩大，因此能够减少由布线间的电容耦合等产生的噪声传播，能够确保系统的稳定动作。
[半导体复合装置]
图1是表示用于本发明的半导体复合装置的一个例子的框图。
图1所示的半导体复合装置10具备：调压器(Voltage Regulator：VR)100、封装基板200、负载(Load)300。负载300例如是逻辑运算电路或者存储电路等半导体集成电路(Integrated Circuit：IC)。
调压器100包含半导体开关元件那样的主动元件(未图示)，通过控制该主动元件的占空比，将从外部供给的直流电压调整为适合负载300的电压电平。
封装基板200在其表面安装调压器100和负载300，将半导体复合装置10构成为一个封装部件。在图1所示的半导体复合装置10中，在封装基板200的内部形成有电感器L1和电容器CP1。
在图1所示的半导体复合装置10中，电感器L1连接在封装基板200的输入端子IN与输出端子OUT之间。电感器L1在输入端子IN与调压器100连接，在输出端子OUT与负载300连接。电容器CP1连接在输出端子OUT与接地端子GND之间。由调压器100、封装基板200内的电感器L1以及电容器CP1形成斩波型的降压开关调节器。电感器L1以及电容器CP1作为降压开关调节器的波纹滤波器发挥功能。通过该开关调节器，例如，将从外部输入的5V的直流电压降压至1V，并供给到负载300。
图2是表示用于本发明的半导体复合装置的另一个例子的框图。
在图2所示的半导体复合装置10A中，在封装基板200A的内部形成有电容器CP1。如图2所示，电感器L1也可以不构成为封装部件，而配置在调压器100与封装部件之间。
在图2所示的半导体复合装置10A中，电感器L1配置在封装基板200的输入端子IN与调压器100之间。电容器CP1连接在输出端子OUT-输入端子IN间与接地端子GND之间。由调压器100、电感器L1、封装基板200内的电容器CP1形成斩波型的降压开关调节器。电感器L1以及电容器CP1作为降压开关调节器的波纹滤波器发挥功能。通过该开关调节器，例如，将从外部输入的5V的直流电压降压至1V，并供给到负载300。
此外，在封装基板200或者200A上，除了调压器100以及负载300之外，还可以安装有用于对付噪声的去耦用电容器、扼流电感器、电涌保护用的二极管元件、以及分压用的电阻元件等电子设备。
以下，对图1所示的半导体复合装置10的详细结构进行说明。
图3是从示意性示出的封装基板200的安装面观察图1所示的半导体复合装置10的俯视图。图4是沿着图3所示的半导体复合装置10的IV-IV线的剖视图。图5是沿着图3所示的半导体复合装置10的V-V线的剖视图。图6是形成电容器CP1的电容器层210的局部的俯视图。图7是形成电感器L1的电感器层250的局部的俯视图。
如图3所示，在封装基板200的安装面的三个角形成有与输入端子IN对应的通孔导体260、与输出端子OUT对应的通孔导体262、以及与接地端子GND对应的通孔导体264。
调压器100配置在与通孔导体260重叠的位置，负载300配置在与通孔导体262重叠的位置。即，通孔导体260形成在成为调压器100的正下方的位置，通孔导体262形成在成为负载300的正下方的位置。另外，如上述那样，在封装基板200的安装面安装有调压器100以及负载300以外的其它电子设备350。
如图4～图7所示，封装基板200包括：形成电容器CP1的电容器层210、形成电感器L1的电感器层250、树脂层226、227以及228。
树脂层226、227以及228被用作用于相互接合各层的接合材料，并且被用作用于使电容器层210以及电感器层250的露出面绝缘的绝缘层。电容器层210和电感器层250由树脂层227接合。在电容器层210的表面形成有树脂层226，在电感器层250的底面形成有树脂层228。树脂层226、227以及228例如由环氧基、聚酰亚胺或苯等树脂、或者环氧基、聚酰亚胺或苯等树脂与二氧化硅或氧化铝等无机填料的混合材料那样的绝缘材料形成。为了确保与通孔导体的密合性，优选使用以环氧基为主体的材料作为树脂层。
在树脂层226的表面形成有电路层205，该电路层包含用于安装调压器100等设备的焊盘以及用于将它们连接的布线。安装于封装基板200的设备经由焊料凸块120与电路层205的焊盘或者端子电连接。
电路层205由铜(Cu)、金(Au)或者银(Ag)等低电阻的金属材料形成。此外，电路层205不限于仅形成在树脂层226的表面的情况，例如也可以在树脂层226的内部遍及多层地形成。此外，为了容易进行设备的安装，优选形成于电路层205的安装面的焊盘或者端子的表面被实施镀镍/金(Ni/Au)、镀镍/铅/金(Ni/Pb/Au)、或者预焊剂处理等表面处理。另外，为了防止设备的表面安装时的焊料流动，也可以在电路层205的最表层部分形成有阻焊剂层。
电容器层210包括：形成电容器CP1的电容器部230、与输出端子OUT的通孔导体262电连接的导电部220、与接地端子GND的通孔导体264电连接的导电部240、以及设置于这些周围的绝缘部225。
在本实施方式中，电容器部230包含由金属构成的阳极板231。例如，阳极板231具有由阀作用金属构成的芯部232。阳极板231优选具有设置于芯部232的至少一个主面的多孔质部234。在多孔质部234的表面设置有电介质层(未图示)，在电介质层的表面设置有阴极层236。由此，在本实施方式中，电容器部230形成电解电容器。
在电容器部230形成电解电容器的情况下，阳极板231由所谓的表示阀作用的阀作用金属构成。作为阀作用金属，例如，列举出铝、钽、铌、钛、锆等金属单体、或者包含至少一种这些金属的合金等。在这些金属中，优选铝或者铝合金。
阳极板231的形状优选为平板状，更优选为箔状。阳极板231在芯部232的至少一个主面具有多孔质部234即可，也可以在芯部232的两个主面具有多孔质部234。多孔质部234优选为形成于芯部232的表面的多孔质层，更优选为蚀刻层。
设置于多孔质部234的表面的电介质层反映多孔质部234的表面状态而成为多孔质，具有微小的凹凸状的表面形状。电介质层优选由上述阀作用金属的氧化膜构成。例如，在使用铝箔作为阳极板231的情况下，在包含己二酸铵等的水溶液中对铝箔的表面进行阳极氧化处理(也称为化学转化处理)，从而能够形成由氧化膜构成的电介质层。
设置于电介质层的表面的阴极层236例如包含设置于电介质层的表面的固体电解质层。阴极层236优选还包含设置于固体电解质层的表面的导电体层。
作为构成固体电解质层的材料，例如，列举出聚吡咯类、聚噻吩类、聚苯胺类等导电性高分子等。在这些中，优选聚噻吩类，特别优选被称为PEDOT的聚(3，4-乙烯二氧噻吩)。另外，上述导电性高分子也可以包含聚苯乙烯磺酸盐(PSS)等掺杂剂。此外，固体电解质层优选包括：填充电介质层的细孔(凹部)的内层、和包覆电介质层的外层。
导电体层包括导电性树脂层及金属层中的至少一层。导电体层可以仅是导电性树脂层，也可以仅是金属层。导电体层优选包覆固体电解质层的整个面。
作为导电性树脂层，例如，列举出包含从由银填料、铜填料、镍填料以及碳填料构成的组中选择的至少一种导电性填料的导电性粘着剂层等。
作为金属层，例如，列举出金属镀覆膜、金属箔等。金属层优选由从由镍、铜、银以及以这些金属为主成分的合金构成的组中选择的至少一种金属构成。此外，“主成分”是指元素的重量比率最大的元素成分。
导电体层例如包括：设置于固体电解质层的表面的碳层、和设置于碳层的表面的铜层。
为了使固体电解质层和铜层电连接以及机械连接而设置碳层。碳层通过利用海绵转印、网板印刷、分配器、喷墨印刷等将碳糊剂涂覆在固体电解质层上，从而能够形成在规定的区域。
铜层能够通过利用海绵转印、网板印刷、喷涂、分配器、喷墨印刷等将铜糊剂印刷在碳层上而形成。
导电部220和240例如以Ag、Au或者Cu那样的低电阻的金属为主体而构成。为了提高层间的密合力，也可以设置将上述导电性填料和树脂混合后的导电性密接材料作为导电部。
绝缘部225由环氧基、苯或聚酰亚胺等树脂、或者环氧基、苯或聚酰亚胺等树脂与二氧化硅或氧化铝等无机填料的混合材料那样的绝缘材料构成。
如图4和图6所示，设备的安装面侧的多孔质部234的一部分被切口而形成芯部232露出的切口部235。在该切口部235，作为电容器部230的阳极的芯部232经由导通孔导体222与导电部220以及通孔导体262电连接。此外，作为电容器部230的阳极的芯部232也可以不经由导通孔导体222以及导电部220而在阳极板231的端面与通孔导体262直接连接。
另外，如图5和图6所示，作为电容器部230的阴极的阴极层236经由导通孔导体242与导电部240以及通孔导体264电连接。
此外，作为电容器部230，也可以使用利用了钛酸钡的陶瓷电容器、或者利用了氮化硅(SiN)、二氧化硅(SiO2)、氟化氢(HF)等的薄膜电容器。然而，从能够形成更薄且比较大的面积的电容器部230、以及封装基板200的刚度及柔软性那样的机械特性的观点出发，电容器部230优选为以铝等金属为基材的电容器，更优选为以铝等金属为基材的电解电容器。
通孔导体260、262以及264形成为在电容器层210的厚度方向上贯通电容器部230。在本实施方式中，通孔导体260、262以及264分别形成在从封装基板200的厚度方向的表面到底面贯通的贯通孔261、263以及265的至少内壁面。这些贯通孔的内壁面被Cu、Au或者Ag等低电阻的金属金属化。从加工的容易性出发，例如，能够通过无电解镀Cu、电解镀Cu进行金属化。此外，对于通孔导体的金属化，不限于仅对贯通孔的内壁面进行金属化的情况，也可以填充金属或者金属与树脂的复合材料等。
此处，通孔导体被分类为：A.电容器的阳极用的通孔导体，B.电容器的阴极以及接地用的通孔导体，C.I/O线用的通孔导体。A.电容器的阳极用的通孔导体与电容器部230的阳极连接，B.电容器的阴极以及接地用的通孔导体与电容器部230的阴极连接，C.I/O线用的通孔导体不与电容器部230的阳极及阴极的任一个连接。
通孔导体中的A.电容器的阳极用的通孔导体也可以在贯通电容器部230的贯通孔与通孔导体之间填充绝缘材料，也可以不填充绝缘材料。在后者的情况下，成为作为电容器部230的阳极的阳极板231的芯部232和通孔导体被直接连接的构造。B.电容器的阴极以及接地用的通孔导体以及C.I/O线用的通孔导体在贯通电容器部230的贯通孔与通孔导体之间填充绝缘材料。
例如，通孔导体262相当于A.电容器的阳极用的通孔导体，通孔导体264相当于B.电容器的阴极以及接地用的通孔导体，通孔导体260相当于C.I/O线用的通孔导体。另外，例如，以下的通孔导体266及267也相当于C.I/O线用的通孔导体。
图8是示意性地表示图1所示的半导体复合装置10的第一变形例的剖视图。在图8中，示出了在主基板400上安装有半导体复合装置10B的状态。
在图8所示的半导体复合装置10B所包含的封装基板200B上，在将负载300安装于基板上的情况下，设置有与负载300的信号用的接地线的端子连接的通孔导体266。通孔导体266在不与电容器层210所包含的电容器部230以及电感器层250所包含的线圈部252电连接的状态下，贯通至底面的端子层270，而且，经由焊料凸块380，与连接于主基板400的接地线的端子410电连接。
此外，在图8中，对负载300的接地线的通孔导体进行了说明，但对于其它的安装设备的接地线，也可以设为相同的结构。
图9是示意性地表示图1所示的半导体复合装置10的第二变形例的剖视图。在图9中，示出了在主基板400上安装有半导体复合装置10C的状态。
在图9所示的半导体复合装置10C所包含的封装基板200C设置有设为配置于安装面的负载300或者调压器100的信号线的端子的通孔导体267。通孔导体267与图8所示的信号用的接地线用的通孔导体266同样，在不与电容器层210所包含的电容器部230以及电感器层250所包含的线圈部252电连接的状态下，贯通至底面的端子层270。而且，通孔导体267经由焊料凸块380以及端子410，与用于与形成于主基板400的安装面的设备(未图示)的I/O端子连接的信号线电连接。
此外，在图9中，除了信号线用的通孔导体267之外，还示出了在图8中进行说明的接地线用的通孔导体266，但也可以是不设置通孔导体266而仅设置信号线用的通孔导体267的结构。
作为一个例子，将阳极板231的芯部232以及多孔质部234的厚度分别设为大约50μm，将导电部220以及240的厚度分别设为大约15μm，将电容器层210整体的厚度设为大约200μm。
如图7所示，电感器层250包括：形成电感器L1的线圈部252、和用树脂模制该线圈部252的周围的绝缘部254。
线圈部252是将利用电铸法或轧制法形成为100μm左右的Cu的芯材(Cu箔)用光致抗蚀剂等图案化为螺旋状后进行蚀刻而形成的金属布线。线圈部252的一端与通孔导体260电连接，另一端与通孔导体262电连接。
绝缘部254例如由环氧基、苯或聚酰亚胺等树脂、或者环氧基、苯或聚酰亚胺等树脂与铁氧体或硅钢等无机磁性体填料的混合材料那样的绝缘材料形成。在用于向负载300供给直流电力的电路的情况下，优选使用直流叠加特性优异的硅钢等金属系磁性材料的填料。
对于无机磁性体填料而言，为了提高磁特性，可以使具有不同的平均粒径的填料分散配置，或者为了防止磁饱和，可以配置为使分散浓度具有梯度。另外，为了使磁特性具有方向性，也可以使用扁平状或者鳞片状的填料。在使用硅钢等金属系材料作为无机磁性体填料的情况下，为了提高绝缘性，也可以利用无机系绝缘被膜、有机系绝缘被膜等对填料的周围实施表面绝缘膜。
此外，为了与线圈部252的线膨胀系数差的减少、散热性或者绝缘性的提高等的目的，也可以混合存在磁性材料以外的无机填料、有机填料。
能够通过调整绝缘部254的厚度来调整电感。作为一个例子，将100μm的线圈部252的上下的绝缘部254分别设为100μm，将电感器层250整体的厚度设为大约300μm。
在设置于电感器层250的底面的树脂层228的表面形成有用于将该半导体复合装置10安装于主基板(未图示)的端子层270。在端子层270中包含上述的输入端子IN、输出端子OUT以及接地端子GND。另外，端子层270与形成于电容器层210的电路层205同样，除了端子之外，还可以包含构成电路的布线，还可以由多个层构成。
从系统的薄层化、以及负载300的散热性等观点出发，封装基板200一般要求2mm以下的厚度。作为一个例子，将包含树脂层226及电路层205的上部电路层设为50μm，将电容器层210设为200μm，将树脂层227设为20μm，将电感器层250设为300μm，将包含树脂层228及端子层270的底部端子层设为50μm，将半导体复合装置10整体的厚度设为0.6mm左右。
以下，对图1所示的半导体复合装置10的制造工艺进行说明。
图10是用于说明图1所示的半导体复合装置10的制造工艺的概要的流程图。
如图10所示，在步骤S100和步骤S110中，分别独立地形成电容器层210和电感器层250。之后，在步骤S120中，使用树脂层226、227以及228将所形成的电容器层210和电感器层250接合并一体化。接下来，在步骤S130中，在一体化后的电容器层210和电感器层250形成通孔导体。之后，在步骤S140中，在安装面形成电极图案和布线图案，在步骤S150中，在已完成的封装基板200上安装调压器100等设备。
图11A、图11B以及图11C是用于说明步骤S100中的电容器层210的形成工艺的图。
如图11A所示，首先，将成为阳极板231的铝箔的两面加工成多孔状，在芯部232的表面形成多孔质部234。通过对多孔质部234的表面实施氧化膜而形成电介质层(未图示)。之后，在电介质层的表面形成阴极层236。
此时，也可以如图4中的电容器层210那样，例如通过切割工艺等，对多孔质部234的一部分进行切削直到芯部232露出，对露出的芯部232烧结Cu糊剂。由此，形成电容器部230。
之后，在形成通孔导体的部分，通过钻孔加工或者激光加工等形成贯通孔。
接下来，如图11B所示，在电容器部230对环氧基、聚酰亚胺或苯等树脂、或者环氧基、聚酰亚胺或苯等树脂与二氧化硅或氧化铝等无机填料的混合材料进行层压加工，进而热固化而密封电容器部230，形成绝缘部225。在密封处理后，通过镀覆布线加工等，在绝缘部225的表面形成用于形成导电部220及240的导电层212，该导电部220及240用于连接通孔导体和电容器部230的各电极。此外，也可以在密封处理后形成贯通孔。
之后，如图11C所示，通过蚀刻等对导电层212进行加工来形成导电部220及240。然后，在该导电部220及240上通过激光加工等，开设到达至阳极板231的芯部232以及阴极层236的孔，并在该孔填充Cu等导电体，从而将阳极板231的芯部232和导电部220电连接，并且将阴极层236和导电部240电连接。由此，形成电容器层210。此外，也可以在阳极板231的端面，使阳极板231的芯部232和通孔导体262直接连接。该情况下，不需要形成导电部220。
图12A、图12B、图12C以及图12D是用于说明步骤S110中的电感器层250的形成工艺的图。
如图12A所示，首先，在成为芯的铜箔252#的两面通过光致抗蚀剂等实施图案化，并且对光致抗蚀剂开口部进行蚀刻。由此，如图12B所示，形成线圈部252。
之后，使用真空层压装置等在线圈部252的表面对分散有铁氧体、硅钢等金属磁性体填料的环氧基复合片进行层压加工，通过热冲压机进行平坦化以及环氧基层的热固化处理。由此，如图12C所示，形成绝缘部254。
而且，如图12D所示，在形成通孔导体的部分通过钻孔加工或者激光加工等形成贯通孔，对该贯通孔填充绝缘性的树脂256。由此，形成电感器层250。
图13A和图13B是用于说明步骤S120中的电容器层210和电感器层250的接合工艺的图。
如图13A所示，在步骤S100和步骤S110中形成的电容器层210和电感器层250的上下面以及中间面配置树脂层226、227以及228，树脂层226、227以及228通过将环氧基、聚酰亚胺或苯等树脂、或者由环氧基、聚酰亚胺或苯等树脂和无机填料构成的混合材料形成为膜片状而成。之后，如图13B所示，利用真空冲压等使已层叠的这些层接合以及固化从而使其一体化。
图14A和图14B是用于说明步骤S130中的通孔导体的形成工艺的图。
如图14A所示，将各层一体化后，通过钻孔加工或者激光加工，在形成通孔导体的部分形成贯通孔。然后，如图14B所示，通过无电解镀Cu等，对贯通孔的内部的表面进行金属化来形成通孔导体，并且对树脂层226及228的表面进行金属化来形成金属层269。
此时，也可以进而实施电解镀Cu处理，使树脂层表面的金属层269的厚度变厚，或者用Cu填充形成有通孔导体的贯通孔内。
图15是用于说明步骤S140中的电极图案以及布线图案的形成工艺的图。
如图15所示，使用光致抗蚀剂，对树脂层表面的金属层269进行图案化，并且实施蚀刻来除去不需要的Cu，从而将形成电路层205及端子层270的布线、焊盘以及端子形成在树脂层表面。此时，为了容易进行设备的安装，优选在焊盘以及端子等金属表面实施镀Ni/Au、镀Ni/Pb/Au、或者预焊剂处理等表面处理。另外，为了防止设备的表面安装时的焊料流动，也可以在最表层部分形成阻焊剂层。根据以上，形成封装基板200。
图16是用于说明步骤S150中的设备的安装工艺的图。
如图16所示，在由上述形成的封装基板200中，在电容器层210表面的电路层205上安装有调压器100(参照图4)、负载300以及其它的电子设备350，从而形成图1所示的半导体复合装置10。
此外，在半导体复合装置10中，是在封装基板200中在电感器层250的上部配置有电容器层210的结构，但只要维持电连接，电感器层250和电容器层210的顺序也可以颠倒。另外，也可以是在封装基板内包含两层以上电容器层210的结构，也可以是包含两层以上电感器层250的结构。或者，也可以是在封装基板内平面配置有多个电容器层的结构，也可以是平面配置有多个电感器层的结构。并且，也可以是如封装基板200A那样，在封装基板内不配置电感器层250的结构。
另外，在上述内容中，对应用于斩波型的降压开关调节器的例子进行了说明，但也可以应用于将包含其它升降压电路的电力输电线系统化后的半导体复合装置。
[封装基板]
以下，对于作为本发明的模块的一个实施方式的封装基板，针对每个实施方式进行说明。
作为本发明的模块的一个实施方式的封装基板例如具备：电容器层，形成有电容器；连接端子，用于与调压器及负载的至少一者的电连接；以及通孔导体，形成为在上述电容器层的厚度方向上贯通上述电容器层，上述电容器经由上述通孔导体与上述负载及上述调压器的至少一者电连接。上述封装基板可以包括形成有电感器的电感器层，也可以不包括电感器层。
以下所示的各实施方式是例示，当然能够进行不同的实施方式所示的结构的部分的置换或者组合。在第二实施方式以后，省略关于与第一实施方式相同的事项的描述，仅对不同的点进行说明。特别是，不在每个实施方式依次提及相同的结构所带来的相同的作用效果。
(第一实施方式)
在本发明的第一实施方式所涉及的封装基板中，通孔导体包括第一通孔导体，该第一通孔导体形成在沿厚度方向贯通电容器部的第一贯通孔的至少内壁面，第一通孔导体与电容器部的阳极电连接。在本发明的第一实施方式中，将第一通孔导体与电容器部的阳极电连接，从而能够实现封装基板的小型化，能够实现半导体复合装置的更进一步的小型化。
并且，在本发明的第一实施方式所涉及的封装基板中，电容器部包括由金属构成的阳极板，第一通孔导体与阳极板的端面连接。由此，通过第一通孔导体，能够同时实现连接电容器层的上下的布线功能、和连接电容器部的阳极和布线的功能，因此能够实现半导体复合装置的小型化。并且，布线长度变短，从而能够减少电容器的ESR，能够减少基于布线的损耗。
图17是针对本发明的第一实施方式所涉及的封装基板的一个例子，示意性地表示第一通孔导体及其周边的剖视图。图18是沿着图17的XVIII-XVIII线的投影剖视图。
图17所示的封装基板200D具备电容器层210和第一通孔导体262A。电容器层210包括：电容器部230、与第一通孔导体262A电连接的导电部220、层叠于电容器部230的表面的绝缘部225。导电部220形成于第一通孔导体262A的表面，能够作为连接端子发挥功能。如图17所示，优选绝缘部225包括：层叠于电容器部230的表面的第一绝缘部225A、和层叠于第一绝缘部225A的表面的第二绝缘部225B。
在本实施方式中，电容器部230包括由金属构成的阳极板231。阳极板231具有由阀作用金属构成的芯部232。阳极板231优选具有设置于芯部232的至少一个主面的多孔质部234。在多孔质部234的表面设置有电介质层(未图示)，在电介质层的表面设置有阴极层236。由此，在本实施方式中，电容器部230形成电解电容器。此外，在图17中，作为阴极层236，示出了作为导电体层的碳层236A以及铜层236B。虽然在图17中未示出，但作为阴极层236，在电介质层的表面设置有固体电解质层，在固体电解质层的表面设置有导电体层。
第一通孔导体262A形成为在电容器层210的厚度方向上贯通电容器部230。具体而言，第一通孔导体262A形成在沿厚度方向贯通电容器部230的第一贯通孔263A的至少内壁面。
如图17和图18所示，第一通孔导体262A与阳极板231的端面连接。即，第一通孔导体262A在阳极板231的端面，与作为电容器部230的阳极的芯部232连接。
芯部232以及多孔质部234在与第一通孔导体262A连接的阳极板231的端面露出。在多孔质部234填充绝缘材料，从而如图17和图18所示，在第一通孔导体262A的周围设置有第三绝缘部225C。
如图17所示，优选芯部232以及多孔质部234在与第一通孔导体262A连接的阳极板231的端面露出。该情况下，第一通孔导体262A与多孔质部234的接触面积变大，因此密合性变高，不易产生第一通孔导体262A的剥落等不良情况。
在芯部232以及多孔质部234在与第一通孔导体262A连接的阳极板231的端面露出的情况下，优选在多孔质部234的空洞部分存在绝缘材料。即，优选在第一通孔导体262A的周围设置有第三绝缘部225C。在第一通孔导体262A的一定周围的多孔质部234填充绝缘材料，从而能够确保阳极板231的芯部232与阴极层236之间的绝缘性，能够防止短路。并且，能够抑制在用于形成导电部220等的药液处理时产生的阳极板231的端面的溶解，因此能够防止药液向电容器部230的侵入，提高电容器的可靠性。
从提高上述的效果的观点出发，如图17所示，优选第三绝缘部225C的厚度比多孔质部234的厚度厚。
此外，在芯部232以及多孔质部234在与第一通孔导体262A连接的阳极板231的端面露出的情况下，也可以在多孔质部234的空洞部分不存在绝缘材料。该情况下，多孔质部234的空洞部分在阳极板231的端面露出。
如图17和图18所示，优选在第一通孔导体262A与阳极板231之间设置有阳极连接层268，经由阳极连接层268，第一通孔导体262A与阳极板231的端面连接。通过在第一通孔导体262A与阳极板231之间设置有阳极连接层268，从而阳极连接层268起到作为针对阳极板231的芯部232以及多孔质部234的阻挡层的功能。其结果，能够抑制在用于形成导电部220等的药液处理时产生的阳极板231的溶解，因此能够防止药液向电容器部230的侵入，提高电容器的可靠性。
在第一通孔导体262A与阳极板231之间设置有阳极连接层268的情况下，例如，如图17和图18所示，阳极连接层268从阳极板231起依次包含：以Zn为主材料的第一阳极连接层268A、以Ni或Cu为主材料的第二阳极连接层268B。例如，通过锌酸盐处理使Zn置换析出而在阳极板231的端面形成第一阳极连接层268A之后，通过无电解镀Ni处理或者无电解镀Cu处理，在第一阳极连接层268A上形成第二阳极连接层268B。此外，第一阳极连接层268A也有时消失，该情况下，阳极连接层268也可以仅包括第二阳极连接层268B。
其中，阳极连接层268优选包含以Ni为主材料的层。通过在阳极连接层268中使用Ni，从而能够减少对构成阳极板231的Al等的损伤，能够提高阻挡性。
在第一通孔导体262A与阳极板231之间设置有阳极连接层268的情况下，如图17所示，从与厚度方向正交的方向剖面视时，优选阳极连接层268在第一通孔导体262A延伸的方向上的长度比阳极板231在第一通孔导体262A延伸的方向上的长度长。该情况下，在阳极板231的端面露出的芯部232以及多孔质部234被阳极连接层268完全包覆，因此能够进一步抑制上述的阳极板231的溶解。
在从与厚度方向正交的方向剖面视时，优选第一通孔导体262A延伸的方向上的阳极连接层268的长度例如为第一通孔导体262A延伸的方向上的阳极板231的长度的100％以上且200％以下。第一通孔导体262A延伸的方向上的阳极连接层268的长度可以与第一通孔导体262A延伸的方向上的阳极板231的长度相同，也可以比第一通孔导体262A延伸的方向上的阳极板231的长度短。
如图18所示，从厚度方向俯视时，优选第一通孔导体262A遍及第一贯通孔263A的整周地与阳极板231的端面连接。该情况下，第一通孔导体262A与阳极板231的接触面积变大，因此与第一通孔导体262A的连接电阻减少，能够降低电容器的ESR。并且，第一通孔导体262A与阳极板231的密合性变高，不易产生由热应力引起的连接面上的剥落等不良情况。
优选在第一贯通孔263A填充包含树脂的材料。即，如图17和图18所示，优选在第一贯通孔263A内设置有第一树脂填充部229A。在第一贯通孔263A内填充树脂材料来消除空隙，从而能够抑制形成于第一贯通孔263A的内壁面的第一通孔导体262A的脱层的产生。
优选填充于第一贯通孔263A的材料的热膨胀率大于构成第一通孔导体262A的材料(例如铜)的热膨胀率。该情况下，填充于第一贯通孔263A的材料在高温环境下膨胀，从而将第一通孔导体262A从第一贯通孔263A的内侧向外侧按压，能够进一步抑制第一通孔导体262A的脱层的产生。
填充于第一贯通孔263A的材料的热膨胀率可以与构成第一通孔导体262A的材料的热膨胀率相同，也可以比构成第一通孔导体262A的材料的热膨胀率小。
在本发明的第一实施方式所涉及的封装基板中，优选通孔导体还包括第二通孔导体，上述第二通孔导体形成在沿厚度方向贯通形成有第一通孔导体的电容器部的第二贯通孔的至少内壁面，第二通孔导体与电容器部的阴极电连接。该情况下，通过将第二通孔导体与电容器部的阴极电连接，能够实现封装基板的小型化，能够实现半导体复合装置的更进一步的小型化。
图19是针对图17所示的封装基板，示意性地表示第二通孔导体及其周边的剖视图。图20是沿着图19的XX-XX线的投影剖视图。
图19所示的封装基板200D具备电容器层210和第二通孔导体264A。电容器层210包括：电容器部230、与第二通孔导体264A电连接的导电部240、层叠于电容器部230的表面的绝缘部225。导电部240形成在第二通孔导体264A的表面，能够作为连接端子发挥功能。如图19所示，优选绝缘部225包括：层叠于电容器部230的表面的第一绝缘部225A、层叠于第一绝缘部225A的表面的第二绝缘部225B。
如图17中进行说明那样，电容器部230包括由金属构成的阳极板231。例如，阳极板231具有由阀作用金属构成的芯部232。优选阳极板231具有设置于芯部232的至少一个主面的多孔质部234。在多孔质部234的表面设置有电介质层(未图示)，在电介质层的表面设置有阴极层236。由此，在本实施方式中，电容器部230形成电解电容器。
第二通孔导体264A形成为在电容器层210的厚度方向上贯通电容器部230。具体而言，第二通孔导体264A形成在沿厚度方向贯通电容器部230的第二贯通孔265A的至少内壁面。
如图19所示，第二通孔导体264A经由导电部240以及导通孔导体242与阴极层236电连接。
在绝缘部225包括第一绝缘部225A和第二绝缘部225B的情况下，如图19和图20所示，优选第二绝缘部225B延伸在第二通孔导体264A与阳极板231之间。在第二通孔导体264A与阳极板231之间存在第二绝缘部225B，从而能够确保第二通孔导体264A与阳极板231的芯部232之间的绝缘性。
芯部232以及多孔质部234在与第二绝缘部225B接触的阳极板231的端面露出。在多孔质部234中填充绝缘材料，从而如图19和图20所示，在第二通孔导体264A的周围设置有第四绝缘部225D。
在第二绝缘部225B延伸在第二通孔导体264A与阳极板231之间的情况下，如图19所示，优选芯部232以及多孔质部234在与第二绝缘部225B接触的阳极板231的端面露出。该情况下，第二绝缘部225B与多孔质部234的接触面积变大，因此密合性变高，不易产生剥落等不良情况。
在芯部232以及多孔质部234在与第二绝缘部225B接触的阳极板231的端面露出的情况下，优选在多孔质部234的空洞部分存在绝缘材料。即，如图19和图20所示，优选在第二通孔导体264A的周围设置有第四绝缘部225D。通过在第二通孔导体264A的一定周围的多孔质部234填充绝缘材料，从而能够确保第二通孔导体264A与阳极板231的芯部232之间的绝缘性，能够防止短路。
从提高上述的效果的观点出发，如图19所示，优选第四绝缘部225D的厚度比多孔质部234的厚度厚。
此外，在芯部232以及多孔质部234在与第二绝缘部225B接触的阳极板231的端面露出的情况下，也可以在多孔质部234的空洞部分不存在绝缘材料。该情况下，多孔质部234的空洞部分在阳极板231的端面露出。
在第二绝缘部225B延伸在第二通孔导体264A与阳极板231之间的情况下，优选构成第二绝缘部225B的绝缘材料进入多孔质部234的空洞部分。由此，能够提高多孔质部234的机械强度。另外，能够抑制由多孔质部234的空隙引起的脱层的产生。
优选构成第二绝缘部225B的绝缘材料的热膨胀率大于构成第二通孔导体264A的材料(例如铜)的热膨胀率。该情况下，构成第二绝缘部225B的绝缘材料在高温环境下膨胀，从而按压多孔质部234以及第二通孔导体264A，能够进一步抑制脱层的产生。
构成第二绝缘部225B的绝缘材料的热膨胀率可以与构成第二通孔导体264A的材料的热膨胀率相同，也可以比构成第一通孔导体262A的材料的热膨胀率小。
优选在第二贯通孔265A填充包含树脂的材料。即，如图19和图20所示，优选在第二贯通孔265A内设置有第二树脂填充部229B。通过在第二贯通孔265A内填充树脂材料而消除空隙，从而能够抑制形成于第二贯通孔265A的内壁面的第二通孔导体264A的脱层的产生。
优选填充于第二贯通孔265A的材料的热膨胀率大于构成第二通孔导体264A的材料(例如铜)的热膨胀率。该情况下，填充于第二贯通孔265A的材料在高温环境下膨胀，从而将第二通孔导体264A从第二贯通孔265A的内侧向外侧按压，能够进一步抑制第二通孔导体264A的脱层的产生。
填充于第二贯通孔265A的材料的热膨胀率可以与构成第二通孔导体264A的材料的热膨胀率相同，也可以比构成第二通孔导体264A的材料的热膨胀率小。
在本发明的第一实施方式所涉及的封装基板中，通孔导体也可以包括第三通孔导体，该第三通孔导体不与电容器部的阳极及阴极的任一个连接。除了第一通孔导体以及第二通孔导体之外，将连接于接地的线等同样地经由通孔导体与封装基板的上下连接，从而提高封装基板的设计自由度，能够实现半导体复合装置的更进一步的小型化。作为第三通孔导体，例如，列举出图4所示的通孔导体260、图8所示的通孔导体266以及图9所示的通孔导体267等。
如上所述，通孔导体被分类为：A.电容器的阳极用的通孔导体，B.电容器的阴极以及接地用的通孔导体，C.I/O线用的通孔导体。第一通孔导体相当于A.电容器的阳极用的通孔导体，第二通孔导体相当于B.电容器的阴极以及接地用的通孔导体，第三通孔导体相当于C.I/O线用的通孔导体。
A.电容器的阳极用的第一通孔导体中的与阳极板的端面直接连接的第一通孔导体例如能够通过以下的方法来形成。
1.在形成第一通孔导体的部分通过钻孔加工或者激光加工等，形成贯通孔1。
2.通过镀覆等对贯通孔1的内壁面进行金属化，从而形成第一通孔导体。
B.电容器的阴极以及接地用的第二通孔导体、以及C.I/O线用的第三通孔导体例如能够通过以下的方法来形成。
1.在形成第二通孔导体或第三通孔导体的部分通过钻孔加工或者激光加工等，形成贯通孔1。
2.用树脂填充贯通孔1。
3.对于填充于贯通孔1的树脂，通过钻孔加工或者激光加工等，形成贯通孔2。此时，通过使贯通孔2的直径小于树脂的直径，从而形成在贯通孔1与贯通孔2之间存在树脂的状态。
4.通过镀覆等对贯通孔2的内壁面进行金属化，从而形成第二通孔导体或者第三通孔导体。
在本发明的第一实施方式所涉及的封装基板中，电容器层也可以包括被平面配置的多个电容器部。在平面配置多个电容器部的情况下，对于与各个电容器部连接的布线，也能够获得与至此说明的效果相同的效果。
图21是示意性地表示平面配置有多个电容器部的电容器层的一个例子的俯视图。
图21所示的电容器层210A包括被平面配置的多个电容器部230。在各个电容器部230中，阳极X具有图17及图18所示的构造，阴极Y具有图19及图20所示的构造。即，在电容器部230的阳极X中，第一通孔导体262A在阳极板231的端面与作为电容器部230的阳极的芯部232连接，第二通孔导体264A经由导电部240以及导通孔导体242与阴极层236电连接。
在本发明的第一实施方式所涉及的封装基板中，优选电容器层包括分割一个电容器片而成的多个电容器部。该情况下，对电容器部的配置的自由度提高，因此在半导体复合装置的小型化等方面，能够获得更高的效果。
(第二实施方式)
在本发明的第二实施方式中，第一通孔导体的形状在位于阳极板的芯部的部分和位于多孔质部的部分不同。
图22是针对本发明的第二实施方式所涉及的封装基板的一个例子，示意性地表示第一通孔导体及其周边的剖视图。
在图22所示的封装基板200E中，第一通孔导体262A与阳极板231的端面连接，芯部232以及多孔质部234在与第一通孔导体262A连接的阳极板231的端面露出。并且，位于多孔质部234的第一通孔导体262A的外周长比位于芯部232的第一通孔导体262A的外周长长。
若位于多孔质部234的第一通孔导体262A的外周长比位于芯部232的第一通孔导体262A的外周长长，则第一通孔导体262A与多孔质部234的接触面积变大，因此密合性变高，能够抑制由热应力引起的第一通孔导体262A的剥落等。并且，与第一通孔导体262A的连接电阻减少，能够降低电容器的ESR。
此外，并不限定于图22所示的形状，只要在位于多孔质部234的第一通孔导体262A的至少一部分存在位于多孔质部234的第一通孔导体262A的外周长长于位于芯部232的第一通孔导体262A的外周长的部分即可。另外，位于芯部232的第一通孔导体262A的外周长可以在厚度方向上恒定，也可以不恒定。同样地，位于多孔质部234的第一通孔导体262A的外周长可以在厚度方向上恒定，也可以不恒定。
优选位于多孔质部234的第一通孔导体262A的最大外周长例如为位于芯部232的第一通孔导体262A的最大外周长的100％以上且150％以下。
(第三实施方式)
在本发明的第三实施方式中，第一通孔导体的形状在存在阳极连接层的部分和不存在阳极连接层的部分不同。
图23是针对本发明的第三实施方式所涉及的封装基板的一个例子，示意性地表示第一通孔导体及其周边的剖视图。
在图23所示的封装基板200F中，在第一通孔导体262A与阳极板231之间设置有阳极连接层268，经由阳极连接层268，第一通孔导体262A与阳极板231的端面连接。如图23所示，从与厚度方向正交的方向剖面视时，存在阳极连接层268的部分的第一通孔导体262A与不存在阳极连接层268的部分的第一通孔导体262A相比，向第一贯通孔263A的内侧隆起。
在存在阳极连接层268的部分，第一通孔导体262A向第一贯通孔263A的内侧隆起，从而第一通孔导体262A与阳极板231的连接电阻减少，能够降低电容器的ESR。并且，第一通孔导体262A与阳极连接层268的密合性变高，能够抑制由热应力引起的第一通孔导体262A的剥落等。
此外，并不限定于图23所示的形状，存在阳极连接层268的部分的第一通孔导体262A的整体可以向第一贯通孔263A的内侧隆起，也可以存在阳极连接层268的部分的第一通孔导体262A的一部分向第一贯通孔263A的内侧隆起。另外，在存在阳极连接层268的部分，第一通孔导体262A向第一贯通孔263A的内侧隆起的量可以在厚度方向上恒定，也可以不恒定。
(第四实施方式)
在本发明的第四实施方式中，形成第一通孔导体的第一贯通孔的形状在穿设于绝缘部的部分和穿设于电容器部的部分不同。
图24是针对本发明的第四实施方式所涉及的封装基板的一个例子，示意性地表示第一通孔导体及其周边的剖视图。
图24所示的封装基板200G具备电容器层210和第一通孔导体262A。电容器层210包括电容器部230、导电部220以及绝缘部225。绝缘部225包括第一绝缘部225A和第二绝缘部225B。
在图24所示的封装基板200G中，穿设于第二绝缘部225B的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度(在图24中，θ12所示的角度)为90°以上，并且大于穿设于阳极板231的芯部232的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度(在图24中，θ10所示的角度)。
由此，集中于第一贯通孔263A内的第一通孔导体262A的端部的机械应力被分散，因此能够抑制在第一贯通孔263A内的第一通孔导体262A等中可能产生的裂缝的发生。并且，用于形成第一通孔导体262A等的镀覆药液容易侵入第一贯通孔263A，因此能够抑制镀覆药液与第一贯通孔263A的接触不足引起的镀覆不良的产生。另外，在第一贯通孔263A内设置有第一树脂填充部229A的情况下，用于形成第一树脂填充部229A的填充材料容易侵入第一贯通孔263A，因此能够抑制第一树脂填充部229A中的空隙的产生。
从提高上述的效果的观点出发，优选穿设于第一绝缘部225A的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度(在图24中，θ11所示的角度)为90°以上，并且大于穿设于阳极板231的芯部232的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度θ10，穿设于第二绝缘部225B的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度θ12为穿设于第一绝缘部225A的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度θ11的大小以上。
优选穿设于第二绝缘部225B的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度θ12例如为穿设于阳极板231的芯部232的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度θ10的100％以上且500％以下。
优选穿设于第一绝缘部225A的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度θ11例如为穿设于阳极板231的芯部232的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度θ10的100％以上且500％以下。穿设于第一绝缘部225A的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度θ11可以与穿设于阳极板231的芯部232的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度θ10相同，也可以比穿设于阳极板231的芯部232的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度θ10小。
优选穿设于第二绝缘部225B的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度θ12例如为穿设于第一绝缘部225A的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度θ11的100％以上且500％以下。穿设于第二绝缘部225B的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度θ12也可以比穿设于第一绝缘部225A的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度θ11小。
穿设于阳极板231的芯部232的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度θ10例如在30°以上且150°以下的范围内。
优选穿设于阳极板231的多孔质部234的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度为穿设于阳极板231的芯部232的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度θ10的大小以上，并且小于穿设于第一绝缘部225A的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度θ11。
穿设于第一绝缘部225A的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度θ11例如在30°以上且150°以下的范围内。
穿设于第二绝缘部225B的第一贯通孔263A的内壁面与阳极板231的主面的延长面所成的角度θ12例如在30°以上且150°以下的范围内。
(第五实施方式)
在本发明的第五实施方式中，形成有第二通孔导体的第二贯通孔的形状在穿设于绝缘部的部分和穿设于电容器部的部分不同。
图25是针对本发明的第五实施方式所涉及的封装基板的一个例子，示意性地表示第二通孔导体及其周边的剖视图。
图25所示的封装基板200H具备电容器层210和第二通孔导体264A。电容器层210包括电容器部230、导电部240以及绝缘部225。绝缘部225包括第一绝缘部225A和第二绝缘部225B。
在图25所示的封装基板200H中，穿设于第二绝缘部225B的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度(在图25中，θ22所示的角度)为90°以上，并且大于穿设于与阳极板231的芯部232接触的第二绝缘部225B的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度(在图25中，θ20所示的角度)。
由此，集中于第二贯通孔265A内的第二通孔导体264A的端部的机械式的应力被分散，因此能够抑制在第二贯通孔265A内的第二通孔导体264A等中可能产生的裂缝的发生。并且，用于形成第二通孔导体264A的镀覆药液容易侵入第二贯通孔265A，因此能够抑制镀覆药液与第二贯通孔265A的接触不足引起的镀覆不良的产生。另外，在第二贯通孔265A内设置有第二树脂填充部229B的情况下，用于形成第二树脂填充部229B的填充材料容易侵入第二贯通孔265A，因此能够抑制第二树脂填充部229B中的空隙的产生。
从提高上述的效果的观点出发，优选穿设于第一绝缘部225A的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度(在图25中，θ21所示的角度)为90°以上，并且大于穿设于与阳极板231的芯部232接触的第二绝缘部225B的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度θ20，穿设于第二绝缘部225B的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度θ22为穿设于第一绝缘部225A的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度θ21的大小以上。
优选穿设于第二绝缘部225B的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度θ22例如为穿设于与阳极板231的芯部232接触的第二绝缘部225B的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度θ20的100％以上且500％以下。
优选穿设于第一绝缘部225A的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度θ21例如为穿设于与阳极板231的芯部232接触的第二绝缘部225B的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度θ20的100％以上且500％以下。穿设于第一绝缘部225A的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度θ21可以与穿设于与阳极板231的芯部232接触的第二绝缘部225B的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度θ20相同，也可以比穿设于与阳极板231的芯部232接触的第二绝缘部225B的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度θ20小。
穿设于与阳极板231的芯部232接触的第二绝缘部225B的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度θ20例如在30°以上且150°以下的范围内。
优选穿设于与阳极板231的多孔质部234接触的第二绝缘部225B的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度为穿设于与阳极板231的芯部232接触的第二绝缘部225B的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度θ20的大小以上，并且比穿设于第一绝缘部225A的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度θ21小。
穿设于第一绝缘部225A的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度θ21例如在30°以上且150°以下的范围内。
穿设于第二绝缘部225B的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度θ22例如在30°以上且150°以下的范围内。
优选穿设于第二绝缘部225B的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度θ22例如为穿设于第一绝缘部225A的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度θ21的100％以上且500％以下。穿设于第二绝缘部225B的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度θ22也可以比穿设于第一绝缘部225A的第二贯通孔265A的内壁面与阳极板231的主面的延长面所成的角度θ21小。
(其它实施方式)
作为本发明的模块的一个实施方式的封装基板并不限定于上述实施方式，关于封装基板的结构、制造条件等，在本发明的范围内，能够施加各种应用、变形。
在第一通孔导体262A与阳极板231的端面连接的情况下，多孔质部234也可以不在与第一通孔导体262A连接的阳极板231的端面露出。例如，也可以是在与第一通孔导体262A连接的阳极板231的端面，多孔质部234的一部分被切口而使芯部232露出的状态。该情况下，优选在多孔质部234被切口的部分存在绝缘材料。
优选即使在多孔质部234不在与第一通孔导体262A连接的阳极板231的端面露出的情况下，在第一通孔导体262A与阳极板231之间也设置阳极连接层268，经由阳极连接层268，第一通孔导体262A与阳极板231的端面连接。另外，从与厚度方向正交的方向剖面视时，优选第一通孔导体262A延伸的方向上的阳极连接层268的长度比第一通孔导体262A延伸的方向上的阳极板231的长度长。
以上，作为本发明的模块的一个实施方式，对封装基板进行了说明，但本发明的模块并不限定于封装基板。例如，具备电容器层、连接端子以及通孔导体的模块也可以是在经由通孔导体与调压器或者负载连接的状态下搭载于主基板上的方式等。
图26是示意性地表示本发明的模块的一个例子的剖视图。
图26所示的模块500在经由通孔导体560、562以及564与负载300电连接的状态下，安装于主基板400的第一主面。相对地，在主基板400的第二主面安装有调压器100以及电感器L1。
图27是示意性地表示本发明的模块的第一变形例的剖视图。
图27所示的模块500A在经由通孔导体560、562、564以及插入基板510与负载300电连接的状态下，安装于主基板400的第一主面。相对地，在主基板400的第二主面安装有调压器100以及电感器L1。
图28是示意性地表示本发明的模块的第二变形例的剖视图。
图28所示的模块500B在经由通孔导体560、562以及564与调压器100电连接的状态下，安装于主基板400的第二主面。在主基板400的第二主面还安装有电感器L1。相对地，在主基板400的第一主面安装有搭载了负载300的封装基板520。
图29是示意性地表示本发明的模块的第三变形例的剖视图。
图29所示的模块500C在经由通孔导体560、562以及564与负载300电连接的状态下，安装于主基板400的第一主面。在主基板400的第一主面还安装有调压器100以及电感器L1。
图30是示意性地表示本发明的模块的第四变形例的剖视图。
图30所示的模块500D在经由通孔导体560、562以及564与调压器100电连接的状态下，安装于主基板400的第一主面。在主基板400的第一主面还安装有搭载了负载300的封装基板520。相对地，在主基板400的第二主面安装有电感器L1。
如图26～图30所示，本发明的模块也可以在经由通孔导体与负载以及调压器的任一方在至少厚度方向上经由通孔导体连接的状态下，搭载于主基板上。搭载于主基板上的位置也可以是主基板上的任意位置。另外，对于电感器，并不限定于内置于本发明的模块的方式，也可以与本发明的模块分开地搭载于主基板上。
附图标记说明
10、10A、10B、10C…半导体复合装置；100…调压器；120、380…焊料凸块；200、200A、200B、200C、200D、200E、200F、200G、200H、520…封装基板；205…电路层；210、210A…电容器层；212…导电层；220、240…导电部；222、242…导通孔导体；225…绝缘部；225A…第一绝缘部；225B…第二绝缘部；225C…第三绝缘部；225D…第四绝缘部；226、227、228…树脂层；229A…第一树脂填充部；229B…第二树脂填充部；230…电容器部；231…阳极板；232…芯部；234…多孔质部；235…切口部；236…阴极层；236A…碳层；236B…铜层；250…电感器层；252…线圈部；252#…铜箔；254…绝缘部；256…树脂；260、262、264、266、267、560、562、564…通孔导体；261、263、265…贯通孔；262A…第一通孔导体；263A…第一贯通孔；264A…第二通孔导体；265A…第二贯通孔；268…阳极连接层；268A…第一阳极连接层；268B…第二阳极连接层；269…金属层；270…端子层；300…负载；350…电子设备；400…主基板；410…端子；500、500A、500B、500C、500D…模块；510…插入基板；CP1…电容器；GND…接地端子；IN…输入端子；L1…电感器；OUT…输出端子；X…阳极；Y…阴极。

Claims (26)

1.一种模块，用于半导体复合装置，所述半导体复合装置将由包含半导体主动元件的调压器调整后的直流电压供给到负载，其中，
所述模块具备：
电容器层，包括至少一个形成电容器的电容器部；
连接端子，用于与所述调压器以及所述负载的至少一者的电连接；以及
通孔导体，形成为在所述电容器层的厚度方向上贯通所述电容器部，
所述电容器经由所述通孔导体与所述负载以及所述调压器的至少一者电连接。
2.根据权利要求1所述的模块，其中，
所述电容器层包括被平面配置的多个所述电容器部。
3.根据权利要求1所述的模块，其中，
所述电容器层包括分割一个电容器片而得到的多个所述电容器部。
4.根据权利要求1～3中任一项所述的模块，其中，
所述通孔导体包括第一通孔导体，所述第一通孔导体形成在沿所述厚度方向贯通所述电容器部的第一贯通孔的至少内壁面，
所述第一通孔导体与所述电容器部的阳极电连接。
5.根据权利要求4所述的模块，其中，
所述电容器部包括由金属构成的阳极板，
所述第一通孔导体与所述阳极板的端面连接。
6.根据权利要求5所述的模块，其中，
在从所述厚度方向俯视时，所述第一通孔导体遍及所述第一贯通孔的整周地与所述阳极板的端面连接。
7.根据权利要求5或6所述的模块，其中，
所述阳极板具有：芯部、和设置于所述芯部的至少一个主面的多孔质部，
所述芯部以及所述多孔质部在与所述第一通孔导体连接的所述阳极板的端面露出。
8.根据权利要求7所述的模块，其中，
位于所述多孔质部的所述第一通孔导体的外周长比位于所述芯部的所述第一通孔导体的外周长长。
9.根据权利要求7或8所述的模块，其中，
在所述多孔质部的空洞部分存在绝缘材料。
10.根据权利要求5～9中任一项所述的模块，其中，
还具备阳极连接层，所述阳极连接层设置于所述第一通孔导体与所述阳极板的端面之间，
经由所述阳极连接层，所述第一通孔导体与所述阳极板的端面连接。
11.根据权利要求10所述的模块，其中，
在从与所述厚度方向正交的方向剖面视时，所述阳极连接层在所述第一通孔导体延伸的方向上的长度比所述阳极板在所述第一通孔导体延伸的方向上的长度长。
12.根据权利要求10或11所述的模块，其中，
在从与所述厚度方向正交的方向剖面视时，存在所述阳极连接层的部分的所述第一通孔导体与不存在所述阳极连接层的部分的所述第一通孔导体相比，向所述第一贯通孔的内侧隆起。
13.根据权利要求10～12中任一项所述的模块，其中，
所述阳极连接层包括以Ni为主材料的层。
14.根据权利要求5～13中任一项所述的模块，其中，
所述电容器层还包括：层叠于所述电容器部的表面的第一绝缘部、和层叠于所述第一绝缘部的表面的第二绝缘部，
穿设于所述第二绝缘部的所述第一贯通孔的内壁面与所述阳极板的主面的延长面所成的角度为90°以上，并且比穿设于所述阳极板的芯部的所述第一贯通孔的内壁面与所述阳极板的主面的延长面所成的角度大。
15.根据权利要求14所述的模块，其中，
穿设于所述第一绝缘部的所述第一贯通孔的内壁面与所述阳极板的主面的延长面所成的角度为90°以上，并且比穿设于所述阳极板的芯部的所述第一贯通孔的内壁面与所述阳极板的主面的延长面所成的角度大，
穿设于所述第二绝缘部的所述第一贯通孔的内壁面与所述阳极板的主面的延长面所成的角度为穿设于所述第一绝缘部的所述第一贯通孔的内壁面与所述阳极板的主面的延长面所成的角度的大小以上。
16.根据权利要求4～15中任一项所述的模块，其中，
在所述第一贯通孔填充包含树脂的材料。
17.根据权利要求16所述的模块，其中，
填充于所述第一贯通孔的所述材料的热膨胀率比构成所述第一通孔导体的材料的热膨胀率大。
18.根据权利要求4～17中任一项所述的模块，其中，
所述通孔导体还包括第二通孔导体，所述第二通孔导体形成在沿所述厚度方向贯通形成有所述第一通孔导体的所述电容器部的第二贯通孔的至少内壁面，
所述第二通孔导体与所述电容器部的阴极电连接。
19.根据权利要求18所述的模块，其中，
所述电容器层还包括：层叠于所述电容器部的表面的第一绝缘部、和层叠于所述第一绝缘部的表面的第二绝缘部，
所述电容器部包括由金属构成的阳极板，
所述第二绝缘部延伸在所述第二通孔导体与所述阳极板之间。
20.根据权利要求19所述的模块，其中，
所述阳极板具有：芯部、和设置于所述芯部的至少一个主面的多孔质部，
构成所述第二绝缘部的绝缘材料进入所述多孔质部的空洞部分。
21.根据权利要求19或20所述的模块，其中，
构成第二绝缘部的绝缘材料的热膨胀率比构成所述第二通孔导体的材料的热膨胀率大。
22.根据权利要求19～21中任一项所述的模块，其中，
穿设于所述第二绝缘部的所述第二贯通孔的内壁面与所述阳极板的主面的延长面所成的角度为90°以上，并且比穿设于与所述阳极板的芯部接触的所述第二绝缘部的所述第二贯通孔的内壁面与所述阳极板的主面的延长面所成的角度大。
23.根据权利要求22所述的模块，其中，
穿设于所述第一绝缘部的所述第二贯通孔的内壁面与所述阳极板的主面的延长面所成的角度为90°以上，并且比穿设于与所述阳极板的芯部接触的所述第二绝缘部的所述第二贯通孔的内壁面与所述阳极板的主面的延长面所成的角度大，
穿设于所述第二绝缘部的所述第二贯通孔的内壁面与所述阳极板的主面的延长面所成的角度为穿设于所述第一绝缘部的所述第二贯通孔的内壁面与所述阳极板的主面的延长面所成的角度的大小以上。
24.根据权利要求18～23中任一项所述的模块，其中，
在所述第二贯通孔填充包含树脂的材料。
25.根据权利要求24所述的模块，其中，
填充于所述第二贯通孔的所述材料的热膨胀率比构成所述第二通孔导体的材料的热膨胀率大。
26.根据权利要求1～25中任一项所述的模块，其中，
所述通孔导体包括第三通孔导体，所述第三通孔导体不与所述电容器部的阳极以及阴极的任一个连接。
CN202180007730.2A 2020-05-28 2021-05-18 模块 Pending CN114902363A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020093536 2020-05-28
JP2020-093536 2020-05-28
PCT/JP2021/018772 WO2021241325A1 (ja) 2020-05-28 2021-05-18 モジュール

Publications (1)

Publication Number Publication Date
CN114902363A true CN114902363A (zh) 2022-08-12

Family

ID=78744755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180007730.2A Pending CN114902363A (zh) 2020-05-28 2021-05-18 模块

Country Status (6)

Country Link
US (1) US20220278035A1 (zh)
EP (1) EP4123673A4 (zh)
JP (2) JP7143966B2 (zh)
CN (1) CN114902363A (zh)
TW (1) TWI780668B (zh)
WO (1) WO2021241325A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230170340A1 (en) * 2021-11-30 2023-06-01 Qorvo Us, Inc. Electronic package with interposer between integrated circuit dies
CN114937603A (zh) * 2022-03-25 2022-08-23 珠海越亚半导体股份有限公司 具有滤波功能的导通基板、载板布线结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183548A (ja) * 2003-12-17 2005-07-07 Fujikura Ltd 基板及びその製造方法
JP2007173439A (ja) * 2005-12-21 2007-07-05 Matsushita Electric Ind Co Ltd コンデンサ内蔵基板
JP2008078301A (ja) * 2006-09-20 2008-04-03 Fujitsu Ltd キャパシタ内蔵型配線基板およびその製造方法
CN109804446A (zh) * 2016-10-06 2019-05-24 株式会社村田制作所 固体电解电容器
WO2019130746A1 (ja) * 2017-12-27 2019-07-04 株式会社村田製作所 半導体複合装置およびそれに用いられるパッケージ基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281750A (ja) 2003-03-17 2004-10-07 Nippon Chemicon Corp 固体電解コンデンサアレイ
US8058960B2 (en) * 2007-03-27 2011-11-15 Alpha And Omega Semiconductor Incorporated Chip scale power converter package having an inductor substrate
CN102379037B (zh) * 2009-03-30 2015-08-19 高通股份有限公司 使用顶部后钝化技术和底部结构技术的集成电路芯片
WO2011021411A1 (ja) * 2009-08-21 2011-02-24 株式会社村田製作所 Ｅｓｄ保護デバイス
US20110050334A1 (en) 2009-09-02 2011-03-03 Qualcomm Incorporated Integrated Voltage Regulator with Embedded Passive Device(s)
JP6286673B2 (ja) * 2012-09-28 2018-03-07 パナソニックＩｐマネジメント株式会社 固体電解コンデンサ及びその製造方法
US9954267B2 (en) * 2015-12-28 2018-04-24 Qualcomm Incorporated Multiplexer design using a 2D passive on glass filter integrated with a 3D through glass via filter
JP7151764B2 (ja) * 2018-06-11 2022-10-12 株式会社村田製作所 コンデンサアレイ、複合電子部品、コンデンサアレイの製造方法、及び、複合電子部品の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183548A (ja) * 2003-12-17 2005-07-07 Fujikura Ltd 基板及びその製造方法
JP2007173439A (ja) * 2005-12-21 2007-07-05 Matsushita Electric Ind Co Ltd コンデンサ内蔵基板
JP2008078301A (ja) * 2006-09-20 2008-04-03 Fujitsu Ltd キャパシタ内蔵型配線基板およびその製造方法
CN109804446A (zh) * 2016-10-06 2019-05-24 株式会社村田制作所 固体电解电容器
WO2019130746A1 (ja) * 2017-12-27 2019-07-04 株式会社村田製作所 半導体複合装置およびそれに用いられるパッケージ基板

Also Published As

Publication number Publication date
US20220278035A1 (en) 2022-09-01
JP7143966B2 (ja) 2022-09-29
JP7384251B2 (ja) 2023-11-21
EP4123673A1 (en) 2023-01-25
WO2021241325A1 (ja) 2021-12-02
EP4123673A4 (en) 2024-07-03
JPWO2021241325A1 (zh) 2021-12-02
JP2022172255A (ja) 2022-11-15
TW202205608A (zh) 2022-02-01
TWI780668B (zh) 2022-10-11

Similar Documents

Publication Publication Date Title
TWI694584B (zh) 半導體複合裝置及用於其之封裝基板
JP7384251B2 (ja) モジュール
KR100661946B1 (ko) 회로 장치 및 그 제조 방법
JP4508193B2 (ja) 実装基板、実装体とそれを用いた電子機器
JP2018515909A (ja) 容量性構造のための導電性スルーポリマービア
US11972909B2 (en) Capacitor, connection structure, and method for manufacturing capacitor
JP2007266182A (ja) 半導体装置及び半導体装置の製造方法
JP2004221176A (ja) 固体電解コンデンサ内蔵配線基板およびその製造方法
TWI811697B (zh) 半導體複合裝置及半導體複合裝置之製造方法
US20220336381A1 (en) Package board
JP2014086481A (ja) シートキャパシタ一体半導体装置と、その製造方法
WO2023157796A1 (ja) パッケージ基板及びインダクタ部品
TW202420909A (zh) 半導體複合裝置及半導體複合裝置之製造方法
CN118318306A (zh) 模块以及半导体复合装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination