JP7127369B2 - Determination method for quality of multilayer ceramic capacitors - Google Patents
Determination method for quality of multilayer ceramic capacitors Download PDFInfo
- Publication number
- JP7127369B2 JP7127369B2 JP2018109729A JP2018109729A JP7127369B2 JP 7127369 B2 JP7127369 B2 JP 7127369B2 JP 2018109729 A JP2018109729 A JP 2018109729A JP 2018109729 A JP2018109729 A JP 2018109729A JP 7127369 B2 JP7127369 B2 JP 7127369B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic capacitor
- multilayer ceramic
- insulation resistance
- quality
- charging time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、積層セラミックコンデンサの良否判定方法に関し、より詳しくは、絶縁抵抗に基づいて、積層セラミックコンデンサの良否を判定する方法に関する。 TECHNICAL FIELD The present invention relates to a method for judging quality of a laminated ceramic capacitor, and more particularly to a method for judging the quality of a laminated ceramic capacitor based on insulation resistance.
従来、積層セラミックコンデンサの良品と不良品とを判定する方法が種々提案されている。良品と不良品とを判定する方法の一つとして、積層セラミックコンデンサの絶縁抵抗を測定して、良品と不良品とを判定する方法が知られている。 Conventionally, various methods have been proposed for judging non-defective and defective multilayer ceramic capacitors. As one of the methods for judging non-defective products and defective products, there is known a method of measuring the insulation resistance of a multilayer ceramic capacitor to judge non-defective products and defective products.
特許文献1には、積層セラミックコンデンサの一対の外部電極間に交流電圧を印加してから絶縁抵抗を測定することによって、不良品を精度よく検出する方法が記載されている。すなわち、交流電圧を印加することによって、内部電極と外部電極との接続が不完全な箇所が破壊されるため、内部電極と外部電極との接続が不完全な不良品を精度よく検出することができると特許文献1には記載されている。 Patent Literature 1 describes a method for accurately detecting defective products by applying an AC voltage between a pair of external electrodes of a multilayer ceramic capacitor and then measuring the insulation resistance. That is, by applying an AC voltage, the portion where the connection between the internal electrode and the external electrode is incomplete is destroyed, so that it is possible to accurately detect defective products in which the connection between the internal electrode and the external electrode is incomplete. Patent Document 1 describes that it is possible.
しかしながら、特許文献1には、絶縁抵抗を計測する際に、一対の外部電極間に電圧を印加する時間については何ら記載がない。このため、電圧を印加する時間によっては、絶縁抵抗を精度よく測定することができず、良品と判定したものの中に、不良品が含まれてしまう可能性がある。 However, Japanese Patent Laid-Open No. 2002-200001 does not describe the time for which a voltage is applied between a pair of external electrodes when measuring insulation resistance. For this reason, depending on the voltage application time, the insulation resistance cannot be measured with high accuracy, and there is a possibility that defective products may be included in those determined as non-defective products.
本発明は、上記課題を解決するものであり、絶縁抵抗を精度よく測定して、積層セラミックコンデンサの良品と不良品とを精度よく判定する方法を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a method for accurately measuring insulation resistance and determining whether a multilayer ceramic capacitor is good or bad.
本発明の積層セラミックコンデンサの良否判定方法は、
誘電体セラミックからなる素体と、前記素体の第1の端面および第2の端面に交互に引き出される態様で前記素体に埋設された複数の内部電極と、前記素体の前記第1の端面および前記第2の端面に設けられ、前記内部電極と接続された一対の外部電極とを備える積層セラミックコンデンサを準備する工程と、
前記一対の外部電極に、前記積層セラミックコンデンサの誘電率εに基づいて決定される充電時間Tにて所定の電圧を印加する工程と、
前記所定の電圧の印加後に絶縁抵抗を測定する工程と、
測定した前記絶縁抵抗に基づいて、前記積層セラミックコンデンサの良否を判定する工程と、
を備え、
前記充電時間Tは、次式(1)で表されるfaと次式(2)で表されるfbとの関係において、次式(3)の関係を満たすことを特徴とする。
fa=0.95×(6.28×ε-60) …(1)
fb=1.05×(6.28×ε-60) …(2)
1/(2fb)≦T≦1/(2fa) …(3)
The quality judgment method of the multilayer ceramic capacitor of the present invention comprises:
a body made of a dielectric ceramic; a plurality of internal electrodes embedded in the body so as to be alternately led out to first and second end faces of the body; preparing a multilayer ceramic capacitor comprising an end face and a pair of external electrodes provided on the second end face and connected to the internal electrode;
a step of applying a predetermined voltage to the pair of external electrodes for a charging time T determined based on the dielectric constant ε of the multilayer ceramic capacitor;
measuring the insulation resistance after applying the predetermined voltage;
a step of determining whether the multilayer ceramic capacitor is good or bad based on the measured insulation resistance;
with
The charging time T is characterized by satisfying the following formula (3) in the relationship between fa represented by the following formula (1) and fb represented by the following formula (2) .
fa=0.95×(6.28×ε-60) (1)
fb=1.05×(6.28×ε−60) (2)
1/(2fb)≤T≤1/(2fa) (3)
前記所定の電圧は、前記充電時間T毎に正と負の値が入れ替わる、周波数f=1/(2T)の矩形波電圧としてもよい。 The predetermined voltage may be a square-wave voltage with a frequency f=1/(2T) that alternates between positive and negative values every charging time T.
また、前記所定の電圧は、300V以下としてもよい。 Also, the predetermined voltage may be 300 V or less.
前記積層セラミックコンデンサの良否を判定する工程では、測定された複数の前記積層セラミックコンデンサの絶縁抵抗の平均値Kと分散値σとを求め、測定した前記絶縁抵抗が(K-4σ)以下である前記積層セラミックコンデンサを不良品と判定してもよい。 In the step of determining the quality of the laminated ceramic capacitor, the average value K and the variance value σ of the insulation resistance of the plurality of measured laminated ceramic capacitors are obtained, and the measured insulation resistance is (K−4σ) or less. The laminated ceramic capacitor may be determined as a defective product.
本発明の積層セラミックコンデンサの良否判定方法によれば、積層セラミックコンデンサの誘電率εに基づいて決定される充電時間Tにて所定の電圧を印加して絶縁抵抗を測定し、測定した絶縁抵抗に基づいて、良品と不良品とを判定する。充電時間Tは、次式(1)で表されるfaと次式(2)で表されるfbとの関係において、次式(3)の関係を満たす。
fa=0.95×(6.28×ε-60) …(1)
fb=1.05×(6.28×ε-60) …(2)
1/(2fb)≦T≦1/(2fa) …(3)
これにより、絶縁抵抗を精度よく測定し、積層セラミックコンデンサの良否判定を精度よく行うことができるので、良品と判定したものの中に不良品が含まれることを抑制することができる。
According to the method for judging quality of a laminated ceramic capacitor of the present invention, a predetermined voltage is applied for a charging time T determined based on the dielectric constant ε of the laminated ceramic capacitor to measure the insulation resistance. Based on the above, the good product and the defective product are determined . The charging time T satisfies the following formula (3) in the relationship between fa represented by the following formula (1) and fb represented by the following formula (2).
fa=0.95×(6.28×ε-60) (1)
fb=1.05×(6.28×ε−60) (2)
1/(2fb)≤T≤1/(2fa) (3)
As a result , the insulation resistance can be measured with high accuracy, and the quality of the multilayer ceramic capacitor can be determined with high accuracy, so that defective products can be suppressed from being included in the products determined as good products.
以下に本発明の実施形態を示して、本発明の特徴とするところを具体的に説明する。 Embodiments of the present invention will be shown below, and features of the present invention will be specifically described.
まず初めに、良否判定を行う対象である積層セラミックコンデンサの構成について説明する。 First, the configuration of the multilayer ceramic capacitor, which is the target of quality judgment, will be described.
(積層セラミックコンデンサ)
図1は、積層セラミックコンデンサ10の斜視図である。図2は、図1に示す積層セラミックコンデンサ10のII-II線に沿った断面図である。図3は、図1に示す積層セラミックコンデンサ10のIII-III線に沿った断面図である。
(multilayer ceramic capacitor)
FIG. 1 is a perspective view of a laminated
図1~図3に示すように、積層セラミックコンデンサ10は、全体として直方体の形状を有する電子部品であり、セラミック素体11と一対の外部電極14a、14bとを備える。一対の外部電極14a、14bは、図1および図2に示すように、対向するように配置されている。
As shown in FIGS. 1 to 3, the multilayer
ここでは、一対の外部電極14a、14bが対向する方向を積層セラミックコンデンサ10の長さ方向Lと定義し、後述する内部電極13a、13bの積層方向を厚み方向Zと定義し、長さ方向Lおよび厚み方向Zのいずれの方向にも直交する方向を幅方向Wと定義する。
Here, the direction in which the pair of
セラミック素体11は、長さ方向Lに相対する第1の端面15aおよび第2の端面15bと、厚み方向Zに相対する第1の主面16aおよび第2の主面16bと、幅方向Wに相対する第1の側面17aおよび第2の側面17bとを有する。
The
セラミック素体11は、角部および稜線部に丸みを帯びていることが好ましい。ここで、角部は、セラミック素体11の3面が交わる部分であり、稜線部は、セラミック素体11の2面が交わる部分である。
The
図2および図3に示すように、セラミック素体11は、誘電体層12と、第1の内部電極13aおよび第2の内部電極13bとを備える。
As shown in FIGS. 2 and 3, the
誘電体層12は、セラミック素体11の厚み方向外側に位置する外層誘電体層121と、第1の内部電極13aと第2の内部電極13bとの間に位置する内層誘電体層122とを含む。
The
誘電体層12は、例えば、誘電体セラミックを主成分とする材料により構成されている。誘電体セラミックの具体例としては、例えば、BaTiO3、CaTiO3、SrTiO3、CaZrO3などが挙げられる。誘電体層12には、例えば、Mn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物、希土類化合物などの副成分が適宜添加されていてもよい。
The
第1の内部電極13aは、セラミック素体11の第1の端面15aに引き出されている。また、第2の内部電極13bは、セラミック素体11の第2の端面15bに引き出されている。第1の内部電極13aと第2の内部電極13bは、厚み方向Zにおいて、内層誘電体層122を介して交互に配置されている。
The first
第1の内部電極13aは、第2の内部電極13bと対向する部分である対向電極部と、対向電極部からセラミック素体11の第1の端面15aまで引き出された部分である引出電極部とを備えている。また、第2の内部電極13bは、第1の内部電極13aと対向する部分である対向電極部と、対向電極部からセラミック素体11の第2の端面15bまで引き出された部分である引出電極部とを備えている。
The first
第1の内部電極13aの対向電極部と、第2の内部電極13bの対向電極部とが内層誘電体層122を介して対向することにより容量が形成され、これにより、コンデンサとして機能する。
A capacitance is formed by the opposing electrode portion of the first
第1の内部電極13aおよび第2の内部電極13bは、例えば、Ni、Cu、Ag、Pd、およびAuなどの金属、AgとPdの合金などを含有している。第1の内部電極13aおよび第2の内部電極13bは、さらに誘電体層12に含まれるセラミックと同一組成系の誘電体粒子を含んでいてもよい。
The first
第1の外部電極14aは、セラミック素体11の第1の端面15aの全体に形成されているとともに、第1の端面15aから、第1の主面16a、第2の主面16b、第1の側面17a、および第2の側面17bに回り込むように形成されている。第1の外部電極14aは、第1の内部電極13aと電気的に接続されている。
The first
第2の外部電極14bは、セラミック素体11の第2の端面15bの全体に形成されているとともに、第2の端面15bから、第1の主面16a、第2の主面16b、第1の側面17a、および第2の側面17bに回り込むように形成されている。第2の外部電極14bは、第2の内部電極13bと電気的に接続されている。
The second
第1の外部電極14aおよび第2の外部電極14bは、例えば、焼結金属層とめっき層とを備える。
The first
焼結金属層は、ガラスと金属とを含む層であり、1層であってもよいし、複数層であってもよい。焼結金属層に含まれる金属には、例えば、Cu、Ni、Ag、Pd、およびAuなどの金属、AgとPdの合金などのうちの少なくとも1つが含まれる。 The sintered metal layer is a layer containing glass and metal, and may be one layer or multiple layers. Metals included in the sintered metal layer include, for example, at least one of metals such as Cu, Ni, Ag, Pd, and Au, alloys of Ag and Pd, and the like.
焼結金属層は、ガラスおよび金属を含む導電ペーストをセラミック素体に塗布して焼き付けることによって形成される。焼き付けは、セラミック素体11の焼成と同時に行ってもよいし、セラミック素体11の焼成後に行ってもよい。
The sintered metal layer is formed by applying a conductive paste containing glass and metal to the ceramic body and baking the paste. Baking may be performed simultaneously with firing the
焼結金属層上に配置されるめっき層は、例えば、Ni、Cu、Ag、Pd、およびAuなどの金属、AgとPdの合金などのうちの少なくとも1つを含む。めっき層は、1層であってもよいし、複数層であってもよい。ただし、めっき層は、Niめっき層とSnめっき層の2層構造とすることが好ましい。Niめっき層は、焼結金属層が積層セラミックコンデンサ10を実装する際のはんだによって侵食されるのを防止する機能を果たす。また、Snめっき層は、積層セラミックコンデンサ10を実装する際のはんだの濡れ性を向上させる機能を果たす。
The plating layer disposed on the sintered metal layer includes, for example, at least one of metals such as Ni, Cu, Ag, Pd, and Au, alloys of Ag and Pd, and the like. The plated layer may be one layer, or may be multiple layers. However, the plating layer preferably has a two-layer structure of a Ni plating layer and an Sn plating layer. The Ni plating layer functions to prevent the sintered metal layer from being eroded by solder when mounting the multilayer
(積層セラミックコンデンサの製造方法)
上述した積層セラミックコンデンサ10の製造方法について簡単に説明する。
(Manufacturing method of multilayer ceramic capacitor)
A method for manufacturing the multilayer
初めに、誘電体セラミック粉末にバインダと有機溶剤とを配合して分散させたセラミックスラリーを用意する。誘電体セラミック粉末には、例えば、BaTiO3またはCaZrO3が含まれる。 First, a ceramic slurry is prepared by mixing and dispersing a binder and an organic solvent in dielectric ceramic powder. Dielectric ceramic powders include, for example, BaTiO 3 or CaZrO 3 .
続いて、セラミックスラリーを樹脂フィルム上に塗工することによって、セラミックグリーンシートを作製する。 Subsequently, a ceramic green sheet is produced by coating the ceramic slurry on the resin film.
続いて、内部電極用導電性ペーストを用意し、セラミックグリーンシートに内部電極用導電性ペーストを印刷することによって、内部電極パターンを形成する。内部電極用導電性ペーストには、例えばNi粉、有機溶剤、バインダなどが含まれる。内部電極用導電性ペーストの印刷は、例えば、スクリーン印刷やグラビア印刷などの印刷方法を用いることができる。 Subsequently, an internal electrode pattern is formed by preparing an internal electrode conductive paste and printing the internal electrode conductive paste on a ceramic green sheet. The internal electrode conductive paste contains, for example, Ni powder, an organic solvent, a binder, and the like. A printing method such as screen printing or gravure printing can be used for printing the conductive paste for internal electrodes.
続いて、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上に、内部電極パターンが形成されたセラミックグリーンシートを順次積層し、さらにその上に、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層して、マザー積層体を作製する。 Subsequently, a predetermined number of ceramic green sheets on which internal electrode patterns are not formed are stacked, and ceramic green sheets on which internal electrode patterns are formed are successively stacked thereon, and further internal electrode patterns are formed thereon. A predetermined number of ceramic green sheets are laminated to produce a mother laminate.
続いて、マザー積層体を、剛体プレス、静水圧プレスなどの方法によりプレスした後、押切り、ダイシング、レーザなどの切断方法により、所定のサイズにカットする。この後、バレル研磨などにより、角部および稜線部に丸みをつける。上述した工程により、未焼成積層体が得られる。この未焼成積層体では、両端面に、内部電極パターンが露出している。 Subsequently, the mother laminated body is pressed by a method such as a rigid body press or a hydrostatic press, and then cut into a predetermined size by a cutting method such as press cutting, dicing, or laser. After that, the corners and ridges are rounded by barrel polishing or the like. An unfired laminate is obtained through the above-described steps. In this unfired laminate, internal electrode patterns are exposed on both end faces.
続いて、未焼成積層体を焼成することによって、セラミック素体を得る。 Subsequently, by firing the unfired laminate, a ceramic body is obtained.
続いて、セラミック素体の両端面に、外部電極用導電性ペーストを塗工する。外部電極用導電性ペーストには、例えばCuを含む金属粒子とガラスが含まれる。 Subsequently, a conductive paste for external electrodes is applied to both end faces of the ceramic body. The conductive paste for external electrodes contains, for example, metal particles containing Cu and glass.
続いて、セラミック素体の両端面に塗工された外部電極用導電性ペーストを乾燥させた後、所定の温度で焼き付けを行う。これにより、セラミック素体の両端面に、焼結金属層が形成される。 Subsequently, after drying the external electrode conductive paste applied to both end surfaces of the ceramic body, baking is performed at a predetermined temperature. As a result, sintered metal layers are formed on both end faces of the ceramic body.
続いて、焼結金属層の上にめっき層を形成する。例えば、燒結金属層の上にNiめっきを施し、さらにその上にSnめっきを施す。 Subsequently, a plated layer is formed on the sintered metal layer. For example, the sintered metal layer is plated with Ni and then plated with Sn.
(積層セラミックコンデンサの良否判定方法)
本実施形態における積層セラミックコンデンサ10の良否判定方法を、図5に示すフローチャートを参照しながら説明する。
(Method for Determining Quality of Multilayer Ceramic Capacitor)
A method for judging whether the multilayer
初めに、上述した構造を有する積層セラミックコンデンサ10を準備する(ステップS1)。上述した構造を有する積層セラミックコンデンサ10とは、誘電体セラミックからなるセラミック素体11と、セラミック素体11の第1の端面15aおよび第2の端面15bに交互に引き出される態様でセラミック素体11に埋設された複数の内部電極13a、13bと、セラミック素体11の第1の端面15aおよび第2の端面15bに設けられ、内部電極13a、13bと接続された一対の外部電極14a、14bとを備える積層セラミックコンデンサである。
First, a laminated
続いて、積層セラミックコンデンサ10の一対の外部電極14a、14bの間に、積層セラミックコンデンサ10の誘電率εに基づいて決定される充電時間Tにて所定の電圧を印加する(ステップS2)。
Subsequently, a predetermined voltage is applied between the pair of
本実施形態では、充電時間T毎に正と負の値が入れ替わる、周波数f=1/(2T)の矩形波電圧を印加する。すなわち、矩形波電圧の周期は、2Tである。 In the present embodiment, a rectangular wave voltage with a frequency f=1/(2T), in which positive and negative values alternate every charging time T, is applied. That is, the period of the rectangular wave voltage is 2T.
図4は、積層セラミックコンデンサ10の一対の外部電極14a、14bの間に印加する矩形波電圧の波形を示す図である。矩形波電圧の最大値V1は、300V以下であって、例えば、積層セラミックコンデンサ10の静電容量に基づいて適宜決定する。
FIG. 4 is a diagram showing the waveform of the rectangular wave voltage applied between the pair of
充電時間Tは、次式(1)で表されるfaと次式(2)で表されるfbとの関係において、次式(3)の関係を満たす。
fa=0.95×(6.28×ε-60) …(1)
fb=1.05×(6.28×ε-60) …(2)
1/(2fb)≦T≦1/(2fa) …(3)
The charging time T satisfies the following formula (3) in the relationship between fa represented by the following formula (1) and fb represented by the following formula (2).
fa=0.95×(6.28×ε-60) (1)
fb=1.05×(6.28×ε−60) (2)
1/(2fb)≤T≤1/(2fa) (3)
上述した矩形波電圧の周波数fは、式(1)で表されるfa以上であって、かつ、式(2)で表されるfb以下である。すなわち、fa≦f≦fbの関係が成り立つ。 The frequency f of the rectangular wave voltage described above is greater than or equal to fa represented by equation (1) and less than or equal to fb represented by equation (2). That is, the relationship fa≤f≤fb is established.
式(1)で表されるfa、および、式(2)で表されるfbは、積層セラミックコンデンサ10の良品と不良品とを精度よく判別するために、本願の発明者が実験等を行うことによって見出したものである。
The inventors of the present application have conducted experiments and the like for fa represented by the formula (1) and fb represented by the formula (2) in order to accurately discriminate between non-defective and defective multilayer
一対の外部電極14a、14bに、充電時間Tにて所定の電圧を印加した後、既知の方法、例えば、漏れ電流を測定することによって、絶縁抵抗を測定する(ステップS3)。
After applying a predetermined voltage to the pair of
なお、絶縁抵抗の測定は、充電時間T毎に複数回行うようにしてもよい。例えば、絶縁抵抗の測定を複数回行い、その平均値を求めるようにしてもよい。 Note that the measurement of the insulation resistance may be performed a plurality of times for each charging time T. For example, the insulation resistance may be measured a plurality of times and the average value may be obtained.
そして、測定した絶縁抵抗に基づいて、積層セラミックコンデンサ10の良否を判定する(ステップS4)。
Then, the quality of the laminated
ここでは、複数の積層セラミックコンデンサ10に対して絶縁抵抗を測定して平均値Kと分散値σを求め、絶縁抵抗が(K-4σ)以下である積層セラミックコンデンサ10を不良品と判定する。
Here, the insulation resistance is measured for a plurality of laminated
上述した判定方法により、積層セラミックコンデンサ10の良品と不良品とを精度よく判別することができる。特に、良品と判定したものの中に、不良品が含まれることを抑制することができる。
By the determination method described above, it is possible to accurately discriminate between non-defective and defective multilayer
(実施例)
セラミック素体の誘電体層を構成する材料の割合を変更することによって、誘電率が異なる複数種類の積層セラミックコンデンサを作製した。作製した複数種類の積層セラミックコンデンサについて、既知の耐湿試験を行い、構造欠陥が内在している積層セラミックコンデンサの存在を確認した。
(Example)
A plurality of types of laminated ceramic capacitors having different dielectric constants were produced by changing the ratio of the materials constituting the dielectric layers of the ceramic body. A plurality of types of laminated ceramic capacitors thus produced were subjected to a known moisture resistance test to confirm the existence of laminated ceramic capacitors with inherent structural defects.
なお、構造欠陥としては、例えば、積層されている内部電極の近や、内部電極と外部電極との接続不良などが挙げられる。 Structural defects include, for example, the proximity of laminated internal electrodes, poor connection between internal electrodes and external electrodes, and the like.
続いて、真空中かつ高温の環境下で、積層セラミックコンデンサを乾燥させて、IR(絶縁抵抗)劣化を回復させた。 Subsequently, the multilayer ceramic capacitor was dried in a vacuum and high-temperature environment to recover IR (insulation resistance) deterioration.
その後、上述したように、充電時間Tにて、周波数fの矩形波電圧を印加して、絶縁抵抗を測定した。そして、測定した絶縁抵抗に基づいて、積層セラミックコンデンサを良品と、不良品とに区別した。具体的には、複数の積層セラミックコンデンサに対して絶縁抵抗を測定して平均値Kと分散値σを求め、絶縁抵抗が(K-4σ)以下である積層セラミックコンデンサ10を不良品と判定し、それ以外のものを良品と判定した。判定結果を表1に示す。
After that, as described above, the insulation resistance was measured by applying a rectangular wave voltage with a frequency f at the charging time T. Then, based on the measured insulation resistance, the multilayer ceramic capacitors were classified into non-defective products and defective products. Specifically, the insulation resistance is measured for a plurality of laminated ceramic capacitors, the average value K and the variance value σ are obtained, and the laminated
表1では、誘電率εと周波数f(周期2T)との関係が異なる19の判定結果を示しており、左から順に、試料番号、誘電体種、誘電率ε、周波数f(周期2T)、選別結果、構造欠陥含有率をそれぞれ示している。
Table 1 shows 19 determination results with different relationships between the dielectric constant ε and the frequency f (
ここでは、試料番号1~19の積層セラミックコンデンサをそれぞれ5000個用意して、良品/不良品の判別を行った。選別結果は、5000個のうち、良品と判定された割合と、不良品と判定された割合とを示している。 Here, 5,000 multilayer ceramic capacitors of sample numbers 1 to 19 were prepared, and good/defective products were discriminated. The sorting result shows the percentage of 5,000 products that were determined to be non-defective products and the percentage of products that were determined to be defective.
構造欠陥含有率は、良品または不良品と判定されたもののうち、実際に構造欠陥が含まれているものの含有率を表している。例えば、試料番号15の積層セラミックコンデンサについて、良品と判定されたもののうち、実際に構造欠陥が含まれているものの割合は0.3%であり、不良品と判定されたもののうち、実際に構造欠陥が含まれているものの割合は31.9%である。 The structural defect content rate represents the content rate of products that actually contain structural defects among those judged to be non-defective products or defective products. For example, regarding the multilayer ceramic capacitor of sample number 15, the percentage of those judged to be non-defective products that actually contained structural defects was 0.3%. The percentage of those containing defects is 31.9%.
構造欠陥の有無は、以下の方法で調べた。すなわち、積層セラミックコンデンサを研磨して断面を露出させて、その断面を走査型電子顕微鏡(SEM)で観察することによって調べた。ただし、良品と判定されたものについては、無作為に1000個を選んで、構造欠陥の有無を調べ、不良品と判定されたものについては、全個体を対象として、構造欠陥の有無を調べた。 The presence or absence of structural defects was examined by the following method. That is, the multilayer ceramic capacitor was polished to expose the cross section, and the cross section was observed with a scanning electron microscope (SEM). However, 1000 pieces were randomly selected from those judged to be non-defective, and the presence or absence of structural defects was examined. .
表1に示す試料番号1~19の積層セラミックコンデンサの誘電率εは、30、70、125、2500、3500のいずれかである。各誘電率εについて、本発明の条件を満たす周波数fの範囲は下記の通りである。
誘電率ε=30: 121.98≦f≦134.82
誘電率ε=70: 360.62≦f≦398.58
誘電率ε=125: 688.75≦f≦761.25
誘電率ε=2500: 14858≦f≦16422
誘電率ε=3500: 20824≦f≦23016
The dielectric constants ε of the multilayer ceramic capacitors of sample numbers 1 to 19 shown in Table 1 are any of 30, 70, 125, 2500 and 3500. For each dielectric constant ε, the range of frequency f that satisfies the conditions of the present invention is as follows.
Permittivity ε=30: 121.98≦f≦134.82
Permittivity ε=70: 360.62≦f≦398.58
Permittivity ε=125: 688.75≦f≦761.25
Permittivity ε=2500: 14858≦f≦16422
Permittivity ε=3500: 20824≦f≦23016
表1において、試料番号10~19の積層セラミックコンデンサの良否判定で印加した交流電圧の周波数fは、本発明の条件であるfa≦f≦fbの関係を満たしていない。したがって、充電時間Tについても、上式(3)の関係を満たしていない。
In Table 1, the frequency f of the AC voltage applied for quality judgment of the laminated ceramic capacitors of
表1に示すように、試料番号10~19の積層セラミックコンデンサの良否判定では、良品と判定したものの中に、不良品が含まれている。例えば、試料番号10の積層セラミックコンデンサの良否判定では、良品と判定したものの中に、0.1%の不良品が含まれている。また、試料番号19の積層セラミックコンデンサの良否判定では、良品と判定したものの中に、0.5%の不良品が含まれている。
As shown in Table 1, in the pass/fail judgment of the multilayer ceramic capacitors of
一方、試料番号1~9の積層セラミックコンデンサの良否判定で印加した交流電圧の周波数fは、式(1)に示すfaより少し下、または、式(2)に示すfbより少し上の値とした。表1に示すように、試料番号1~9の積層セラミックコンデンサの良否判定では、良品と判定したものの中に、構造欠陥のある不良品は1つも含まれていない。 On the other hand, the frequency f of the AC voltage applied in the quality judgment of the multilayer ceramic capacitors of sample numbers 1 to 9 is slightly lower than fa shown in equation (1) or slightly higher than fb shown in equation (2). did. As shown in Table 1, in the pass/fail judgment of the multilayer ceramic capacitors of sample numbers 1 to 9, none of the non-defective products with structural defects were included.
また、試料番号1~9の積層セラミックコンデンサの良否判定では、試料番号10~19の積層セラミックコンデンサの良否判定の結果のうち、誘電率εが同一のものの判定結果と比較すると、不良品と判定したものの中に、実際に構造欠陥のある不良品が含まれている割合が高いことが分かる。
In addition, in the pass/fail judgment of the multilayer ceramic capacitors of sample numbers 1 to 9, among the pass/fail judgment results of the multilayer ceramic capacitors of
また、表1では示していないが、式(3)の関係を満たす充電時間Tにて、fa≦f≦fbの関係を満たす周波数fの矩形波電圧を印加して良否判定を行った場合にも、良品と判定したものの中に、不良品が1つも含まれていないことを確認した。また、式(3)の関係を満たす充電時間Tにて、周波数fの矩形波電圧を印加して良否判定を行った場合には、式(3)の関係およびfa≦f≦fbの関係を満たさない場合と比べて、不良品と判定したものの中に、実際に構造欠陥のある不良品が含まれている割合が高いことを確認した。 Also, although not shown in Table 1, when a rectangular wave voltage having a frequency f satisfying the relationship fa≦f≦fb was applied at the charging time T satisfying the relationship of formula (3), and the pass/fail judgment was performed. Also, it was confirmed that not even one defective product was included in the products judged to be non-defective products. Further, when the rectangular wave voltage of the frequency f is applied for the charging time T satisfying the relationship of the expression (3) and the pass/fail judgment is performed, the relationship of the expression (3) and the relationship of fa≤f≤fb are satisfied. It was confirmed that defective products with actual structural defects were included in a higher proportion of products determined to be defective compared to cases where the criteria were not met.
すなわち、式(3)の関係を満たす充電時間Tにて、周波数f=1/(2T)の矩形波電圧を印加して積層セラミックコンデンサの良否判定を行うと、良品と判定したものの中に不良品が含まれないことを確認できた。また、周波数fがfaより少し下またはfbより少し上であって、充電時間Tが上式(3)の関係よりわずかに外れる場合でも、良品と判定したものの中に不良品が含まれないことを確認できた。 That is, when a rectangular wave voltage with a frequency f = 1/(2T) is applied at a charging time T that satisfies the relationship of formula (3) to determine whether the multilayer ceramic capacitor is good or bad, defective products are found among the good products. I was able to confirm that there were no non-defective products. Moreover, even if the frequency f is slightly lower than fa or slightly higher than fb and the charging time T slightly deviates from the relationship of the above equation (3), defective products should not be included in the non-defective products. could be confirmed.
これらのことから、本実施形態における積層セラミックコンデンサの良否判定方法のように、式(3)の関係を満たす充電時間Tにて、周波数f=1/(2T)の矩形波電圧を印加して積層セラミックコンデンサの良否判定を行うことにより、良品と判定したものの中に不良品が含まれることを抑制することができる。したがって、不良品にも関わらず、良品と判定された積層セラミックコンデンサが電子機器等に使用されることを抑制することができる。 For these reasons, as in the method for judging quality of a multilayer ceramic capacitor in this embodiment, a rectangular wave voltage with a frequency f = 1/(2T) is applied at a charging time T that satisfies the relationship of expression (3). By judging the quality of the multilayer ceramic capacitor, it is possible to prevent defective products from being included in those judged to be non-defective products. Therefore, it is possible to suppress the use of a multilayer ceramic capacitor that is determined to be a non-defective product in an electronic device or the like in spite of being a defective product.
また、本実施形態における積層セラミックコンデンサの良否判定方法によれば、不良品と判定したものの中に、実際に欠陥構造のある不良品が含まれている割合を高めることができるので、不良品を検出する精度を向上させることができる。 In addition, according to the method for judging quality of a multilayer ceramic capacitor according to the present embodiment, it is possible to increase the ratio of defective products that actually have a defective structure among those judged to be defective. Detection accuracy can be improved.
さらに、本実施形態における積層セラミックコンデンサの良否判定方法によれば、充電時間Tを、上式(3)の関係を満たす範囲の最小値に設定することにより、短い充電時間で精度よく積層セラミックコンデンサの良否判定を行うことができる。これにより、積層セラミックコンデンサの製造効率を向上させることができる。 Furthermore, according to the method for judging quality of a multilayer ceramic capacitor in the present embodiment, by setting the charging time T to the minimum value within the range satisfying the relationship of the above formula (3), the multilayer ceramic capacitor can be accurately charged in a short charging time. It is possible to judge whether the product is good or bad. Thereby, the manufacturing efficiency of the laminated ceramic capacitor can be improved.
本発明は、上記実施形態に限定されるものではなく、本発明の範囲内において、種々の応用、変形を加えることが可能である。 The present invention is not limited to the above embodiments, and various applications and modifications can be made within the scope of the present invention.
10 積層セラミックコンデンサ
11 セラミック素体
12 誘電体層
13a 第1の内部電極
13b 第2の内部電極
14a 第1の外部電極
14b 第2の外部電極
15a 第1の端面
15b 第2の端面
16a 第1の主面
16b 第2の主面
17a 第1の側面
17b 第2の側面
121 外層誘電体層
122 内層誘電体層
10 Multilayer
Claims (4)
前記一対の外部電極に、前記積層セラミックコンデンサの誘電率εに基づいて決定される充電時間Tにて所定の電圧を印加する工程と、
前記所定の電圧の印加後に絶縁抵抗を測定する工程と、
測定した前記絶縁抵抗に基づいて、前記積層セラミックコンデンサの良否を判定する工程と、
を備え、
前記充電時間Tは、次式(1)で表されるfaと次式(2)で表されるfbとの関係において、次式(3)の関係を満たすことを特徴とする積層セラミックコンデンサの良否判定方法。
fa=0.95×(6.28×ε-60) …(1)
fb=1.05×(6.28×ε-60) …(2)
1/(2fb)≦T≦1/(2fa) …(3) a body made of a dielectric ceramic; a plurality of internal electrodes embedded in the body so as to be alternately led out to first and second end faces of the body; preparing a multilayer ceramic capacitor comprising an end face and a pair of external electrodes provided on the second end face and connected to the internal electrode;
a step of applying a predetermined voltage to the pair of external electrodes for a charging time T determined based on the dielectric constant ε of the multilayer ceramic capacitor;
measuring the insulation resistance after applying the predetermined voltage;
a step of determining whether the multilayer ceramic capacitor is good or bad based on the measured insulation resistance;
with
The charging time T satisfies the following formula (3) in the relationship between fa represented by the following formula (1) and fb represented by the following formula (2). Good/bad judgment method.
fa=0.95×(6.28×ε-60) (1)
fb=1.05×(6.28×ε−60) (2)
1/(2fb)≤T≤1/(2fa) (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018109729A JP7127369B2 (en) | 2018-06-07 | 2018-06-07 | Determination method for quality of multilayer ceramic capacitors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018109729A JP7127369B2 (en) | 2018-06-07 | 2018-06-07 | Determination method for quality of multilayer ceramic capacitors |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019212843A JP2019212843A (en) | 2019-12-12 |
JP7127369B2 true JP7127369B2 (en) | 2022-08-30 |
Family
ID=68845579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018109729A Active JP7127369B2 (en) | 2018-06-07 | 2018-06-07 | Determination method for quality of multilayer ceramic capacitors |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7127369B2 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000124088A (en) | 1998-10-13 | 2000-04-28 | Matsushita Electric Ind Co Ltd | Method for sorting stacked ceramic capacitor |
JP2001284197A (en) | 2000-03-30 | 2001-10-12 | Murata Mfg Co Ltd | Screening method of laminated ceramic electronic component |
JP2002296313A (en) | 2001-03-30 | 2002-10-09 | Takamisawa Cybernetics Co Ltd | Capacitor-testing device |
JP2003217990A (en) | 2002-01-28 | 2003-07-31 | Murata Mfg Co Ltd | Method for screening laminated ceramic capacitor |
JP2009295606A (en) | 2008-06-02 | 2009-12-17 | Panasonic Corp | Method for testing multilayer ceramic capacitor and method for manufacturing the multilayer ceramic capacitor |
US20120153966A1 (en) | 2010-12-20 | 2012-06-21 | Yoshihiro Kawamura | Apparatus for detecting fault of flying capacitor of insulated condition detecting unit |
JP2016062781A (en) | 2014-09-18 | 2016-04-25 | トヨタ自動車株式会社 | Method for inspection of electrode paste, and method for manufacturing electrode |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3175674B2 (en) * | 1996-12-05 | 2001-06-11 | 株式会社村田製作所 | How to judge the quality of capacitors |
-
2018
- 2018-06-07 JP JP2018109729A patent/JP7127369B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000124088A (en) | 1998-10-13 | 2000-04-28 | Matsushita Electric Ind Co Ltd | Method for sorting stacked ceramic capacitor |
JP2001284197A (en) | 2000-03-30 | 2001-10-12 | Murata Mfg Co Ltd | Screening method of laminated ceramic electronic component |
JP2002296313A (en) | 2001-03-30 | 2002-10-09 | Takamisawa Cybernetics Co Ltd | Capacitor-testing device |
JP2003217990A (en) | 2002-01-28 | 2003-07-31 | Murata Mfg Co Ltd | Method for screening laminated ceramic capacitor |
JP2009295606A (en) | 2008-06-02 | 2009-12-17 | Panasonic Corp | Method for testing multilayer ceramic capacitor and method for manufacturing the multilayer ceramic capacitor |
US20120153966A1 (en) | 2010-12-20 | 2012-06-21 | Yoshihiro Kawamura | Apparatus for detecting fault of flying capacitor of insulated condition detecting unit |
JP2016062781A (en) | 2014-09-18 | 2016-04-25 | トヨタ自動車株式会社 | Method for inspection of electrode paste, and method for manufacturing electrode |
Also Published As
Publication number | Publication date |
---|---|
JP2019212843A (en) | 2019-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10366838B2 (en) | Laminated ceramic electronic component and method for manufacturing same | |
KR101876621B1 (en) | Multilayer ceramic capacitor | |
JP5711696B2 (en) | Multilayer ceramic electronic components | |
JP6371365B2 (en) | Multilayer ceramic capacitor | |
KR101884392B1 (en) | Multilayer ceramic capacitor | |
US9978524B2 (en) | Multilayer ceramic capacitor and manufacturing method therefor | |
US10170243B2 (en) | Multilayer ceramic capacitor | |
KR101990248B1 (en) | Multilayer ceramic capacitor | |
US20170330690A1 (en) | Conductive paste and manufacturing method therefor | |
JP2023071577A (en) | Capacitor component | |
JP2021185638A (en) | Multilayer ceramic capacitor | |
JP2015053512A (en) | Multilayer ceramic capacitor | |
JP7127369B2 (en) | Determination method for quality of multilayer ceramic capacitors | |
US8885323B2 (en) | Multilayered ceramic electronic component and fabricating method thereof | |
JP2020068222A (en) | Laminated ceramic capacitor | |
JP2009266716A (en) | Conductive paste, and manufacturing method of laminated ceramic capacitor | |
JP2015043423A (en) | Multilayer ceramic capacitor | |
JP2015029152A (en) | Multilayer ceramic capacitor | |
JP2012182416A (en) | Multilayer ceramic capacitor | |
EP4365150A2 (en) | Multilayer electronic ceramic component | |
JP7272881B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
JP2024089629A (en) | Multilayer electronic component | |
JP2024102824A (en) | Multilayer electronic component | |
KR20240105967A (en) | Multilayer electronic component | |
JP2024084103A (en) | Laminated electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220801 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7127369 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |