JP7121128B2 - 表示パネル - Google Patents

表示パネル Download PDF

Info

Publication number
JP7121128B2
JP7121128B2 JP2020535061A JP2020535061A JP7121128B2 JP 7121128 B2 JP7121128 B2 JP 7121128B2 JP 2020535061 A JP2020535061 A JP 2020535061A JP 2020535061 A JP2020535061 A JP 2020535061A JP 7121128 B2 JP7121128 B2 JP 7121128B2
Authority
JP
Japan
Prior art keywords
layer
active layer
light
display panel
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020535061A
Other languages
English (en)
Other versions
JP2021508942A (ja
Inventor
国▲強▼ 唐
映嵩 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2021508942A publication Critical patent/JP2021508942A/ja
Application granted granted Critical
Publication of JP7121128B2 publication Critical patent/JP7121128B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/30Organic light-emitting transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

(関連出願の参照)
本願は、2018年1月15日に出願された中国特許出願CN201810036170.3の権利を主張し、参照によりその内容を全てここに援用する。
本開示の実施例は、表示技術分野に関し、具体的には、表示パネルに関する。
現在のOLED表示パネルにおける画素構成は、OLED発光層及び駆動用薄膜トランジスタ(DTFT)を含む。このような表示パネルが改善される必要がある。
本発明の一面において、本発明の実施例は、表示パネルを提供しており、
ベース基板と、
ベース基板上に位置するゲートと、
前記ゲートとの間にゲート絶縁層によって離隔された活性層と、
前記活性層の前記ゲートから遠い側に積層された発光層と、
電流が前記活性層を介して前記発光層に流すように配置されたソース及びドレインとを含み、
本発明の実施例によれば、前記活性層と前記発光層との間に、エネルギー準位遷移層が設けられている。
本発明の実施例によれば、前記活性層は無機半導体材料からなる。
本発明の実施例によれば、前記無機半導体材料は、多結晶シリコン、単結晶シリコンまたは金属酸化物半導体のうちの少なくとも1つを含む。
本発明の実施例によれば、前記活性層における前記ソースおよび前記ドレインの正投写は、2つの離間された同心非閉ループ状である。
本発明の実施例によれば、前記ソースは前記活性層に電気的に接続され、前記ドレインは前記発光層に電気的に接続される。
本発明の実施例によれば、前記ソースは前記発光層に電気的に接続され、前記ドレインは前記発光層に電気的に接続される。
本発明の実施例によれば、前記表示パネルは、接続電極をさらに含み、前記発光層および前記ドレインは、前記接続電極を介して電気的に接続される。
本発明の実施例によれば、前記活性層における前記接続電極の正投写と、前記活性層における前記発光層の正投写とは、部分的に重なっている。
本発明の実施例によれば、前記ベース基板における前記ドレインの正投写と、前記ベース基板における前記発光層の正投写とは、重なっていない。
本発明の実施例によれば、前記ドレイン及び/又は前記接続電極は透明電極である。
本発明の実施例によれば、前記活性層はp型活性層であり、前記エネルギー準位遷移層の最高占用される分子軌道は、前記p型活性層の仕事関数にエネルギー準位が整合している。
本発明の実施例によれば、前記活性層はn型活性層であり、前記エネルギー準位遷移層の最低非占用分子軌道は、前記n型活性層の仕事関数にエネルギー準位が整合している。
本発明の実施例によれば、ゲート、活性層、ゲート絶縁層、発光層、ソースおよびドレインは、発光電界効果トランジスタを形成しており、前記表示パネルは、複数の発光電界効果トランジスタを含み、前記複数の前記発光電界効果トランジスタは、第1の方向に隣接する2つの発光電界効果トランジスタのソースを一体化して第1の接合体を形成し、前記第1の方向に隣接する2つの発光電界効果トランジスタのドレインを一体化して第2の接合体を形成し、前記第1の接合体と前記第2の接合体とが前記第1の方向に交互に設置されるように配置されている。
本発明の実施例によれば、前記複数の発光電界効果トランジスタは、前記第1の方向に垂直する第2の方向に隣接する前記発光電界効果トランジスタのソースを一体化して前記第1の接合体を形成し、前記第2の方向に隣接する前記発光電界効果トランジスタのドレインを一体化して前記第2の接合体を形成するように配置されており、
前記第1の接合体は、電源線に接続されており、前記第2の接合体は、接地線に接続されている。
本発明の実施例によれば、前記表示パネルは、ソースがデータ線に接続され、ゲートがゲート線に接続され、ドレインが前記発光電界効果トランジスタのゲートに電気的に接続されるスイッチング薄膜トランジスタをさらに含む。
本開示の一実施例における発光電界効果トランジスタの構成概略図である。 本開示の一実施例における発光電界効果トランジスタの等価回路概略図である。 本開示の別の実施例における発光電界効果トランジスタの構成概略図である。 本開示の別の実施例における発光電界効果トランジスタの構成概略図である。 本開示の一実施例における、活性層におけるソース及びドレインの正投写の構成概略図である。 本開示の別の実施例における、活性層におけるソース及びドレインの正投写の構成概略図である。 本開示の一実施例における、活性層における複数の発光電界効果トランジスタのソース及びドレインの正投写の構成概略図である。 本開示の別の実施例における複数の発光電界効果トランジスタのソース及びドレインの構成概略図である。 本開示の一実施例における表示パネルの部分平面構成概略図である。 本開示の別の実施例における表示パネルの部分平面構成概略図である。 本開示の別の実施例における表示パネルの部分断面構成概略図である。 本開示の別の実施例における表示パネルの部分断面構成概略図である。 本開示の別の実施例における表示パネルの部分断面構成概略図である。 本開示の別の実施例における表示パネルの部分断面構成概略図である。 本開示の一実施例において表示パネルを製造する方法のフロー概略図である。 本開示の別の実施例において表示パネルを製造する方法のフロー概略図である。 は、本開示の実施例において表示パネルを製造する方法の各段階に取得される構成を示している。 本開示の実施例において表示パネルを製造する方法の各段階に取得される構成を示している。 本開示の実施例において表示パネルを製造する方法の各段階に取得される構成を示している。 本開示の実施例において表示パネルを製造する方法の各段階に取得される構成を示している。 本開示の実施例において表示パネルを製造する方法の各段階に取得される構成を示している。 本開示の実施例において表示パネルを製造する方法の各段階に取得される構成を示している。 本開示の実施例において表示パネルを製造する方法の各段階に取得される構成を示している。 本開示の実施例において表示パネルを製造する方法の各段階に取得される構成を示している。 本開示の一実施例における発光電界効果トランジスタの構成概略図である。
以下、本開示の実施例を詳細に説明する。以下に説明する実施例は、例示であり、本発明を説明するためのものであり、本発明を制限するものではない。実施例に記載されていない具体的な技術や条件が本分野の文献に記載される技術や条件にしたがって理解される。使用される試薬や機器については、メーカー名が明確に記載されておらず、市販されている通常のものである。
現在のOLED表示パネルにおける画素構成は、OLED発光層及び駆動用薄膜トランジスタ(DTFT)を含み、OLED発光層の発光領域は、カソードによって覆われ、表面プラズモンポラリトン(SPP)または透過率などの要因の影響を受け、光射出率が低く、さらに、現在の画素構成が複雑であり、DTFTの占有面積が大きく、PPIが高い表示パネルの作製に不利である。現在の表示パネルの構成及びその製造工程は、複雑であり、歩留まりが低く、その応用が制限されている。
本開示の実施例は、設計者の以下認知及び発見に基づいてなされるものである。
現在の表示パネルにおいて、独立して配置されたOLED発光層及びDTFTを含み、OLED発光層の発光領域は、カソードの覆いにより、表面プラズモンポラリトン又は透過率の影響を受け、その光射出率を低くし、DTFTの占有面積が大きくて、PPIが高い表示パネルの製造に不利である。そのため、研究者は、有機発光電界効果トランジスタを提出し、OLED及びDTFTを1つの素子に簡単化にし、発光電界効果トランジスタ自身は、DTFTの駆動作用及びOLEDの発光機能を兼備し、両者を組み合わせて画素構成をさらに簡単化にしている。現在の有機発光電界効果トランジスタにおける活性層は、いずれも有機材料であり、移動度及び導電率が低く、膜厚が不均一であり、安定性が悪く、電気的なドリフトが生じやすい。上記問題点に対し、発明者が検討した結果、活性層に無機材料を用いて製造して、移動度及び導電率を向上させることができ、小さい電流によって駆動を実現することができ、消費電力が低く、電気的なドリフトが弱く、安定性に優れ、表示画面の均一性を向上させることができる。
そこで、本開示の実施例は、関連技術における技術課題の1つを少なくとも一定程度に解決することを目的とする。このために、本開示の実施例は、構成が簡単であり、歩留まりが高く、光射出率が高く、消費電力が小さく、又は安定性に優れる発光電界効果トランジスタ、及び当該発光電界効果トランジスタを含む表示パネルを提供することを1つの目的とする。
本開示の一態様において、本開示の実施例は、発光電界効果トランジスタを提供している。本開示の実施例によれば、図1を参照し、前記発光電界効果トランジスタは、ゲート100と、前記ゲート100との間にゲート絶縁層300によって隔てられている活性層200と、前記ゲート100から遠い前記活性層200の側に積層される前記発光層400と、電流が前記活性層200を介して前記発光層400に流れるように配置されるソース510及びドレイン520と、を含み、前記活性層200は、無機半導体材料からなり、前記活性層200と前記発光層400との間にエネルギー準位遷移層600が設けられている。発明者は、上記構成を有する発光電界効果トランジスタが、構成が簡単であり、実現し易く、無機半導体材料によって活性層を形成して活性層の移動度を高くし、厚さが均一であり、安定性に優れ、プロセス適合性に優れ、導電率が高く、より小さい電流によって駆動を実現し、消費電力が低く、電気的なドリフトが弱く、画面の均一性を効果的に改善し、表示品質を向上させ、活性層と発光層との間にエネルギー準位遷移層を設けることにより、発光層材料のエネルギー準位と活性層材料のエネルギー準位と整合性をよりよくなり、発光電界効果トランジスタの使用性能を向上させることができることを発見した。
本開示の実施例によれば、各前記発光電界効果トランジスタの等価回路図については、図2を参照し、発光電界効果トランジスタ全体における電極にソース510、ドレイン520及びゲート100が含まれ、前記ソース510及び前記ドレイン520は、発光層のカソード又はアノードとして、データ信号aによって、ソース510、ドレイン520及び発光層に流れる電流の大きさを制御し、発光層が発光するか否か又はその発光強度をさらに制御するように、ゲート100のオン・オフ又は電流の大きさを制御することができる。
なお、図1には発光電界効果トランジスタの具体的な構成を例示的に説明するものだけであり、本開示に対する制限と理解されるべきではなく、その等価回路図が図2に示すようなものであれば、当業者は、実際な需要に応じて各部分の形状、設置位置などを適宜に調整することができる。
本開示の実施例によれば、活性層を形成する無機半導体材料は、多結晶シリコン、α-シリコン、単結晶シリコンまたは金属酸化物半導体(例えば、インジウムガリウム亜鉛酸化物(IGZO))等を含む。これによれば、活性層の移動度、厚さの均一性及び性能の安定性をさらに向上させ、プロセス適合性をよりよく、小さい電流によって駆動を実現し、消費電力が小さい。本開示の実施例によれば、活性層は、p型活性層であってもよく、n型活性層であってもよい。
本開示の実施例によれば、無機半導体材料からなる活性層のエネルギー準位と発光層のエネルギー準位との差が大きいため、電荷の伝導を効果的に実現するために、本開示の実施例の発光電界効果トランジスタにエネルギー準位遷移層が設けられており、適宜な電圧において電荷が活性層、エネルギー準位遷移層及び発光層の間にスムーズに伝送するように、当該エネルギー準位遷移層と活性層とのエネルギー準位を整合させる。具体的には、本開示のいくつかの実施例において、前記活性層は、p型活性層であり(即ち、活性層を形成する材料はp型無機半導体材料である)、エネルギー準位遷移層の最高占用される分子軌道は、前記p型活性層の仕事関数にエネルギー準位が整合しており、すなわち、前記エネルギー準位遷移層の最高占用される分子軌道と前記p型活性層の電子軌道とは重なっている。これによれば、エネルギー準位遷移層によって、発光層と活性層とのエネルギー準位の整合を実現し、発光層の良好な発光効果をさらに実現することができる。本開示の他のいくつかの実施例において、前記活性層はn型活性層であり(即ち、活性層を形成する材料はn型無機半導体材料である)、エネルギー準位遷移層の最低非占用分子軌道は、前記n型活性層の仕事関数にエネルギー準位が整合しており、すなわち、前記エネルギー準位遷移層の最低非占用分子軌道と前記n型活性層の電子軌道とは重なっている。これによれば、エネルギー準位遷移層によって、発光層と活性層とのエネルギー準位の整合を実現し、発光層の良好な発光効果をさらに実現することができる。なお、本明細書の「エネルギー準位の整合」という用語は、p型活性層を例として説明すれば、エネルギー準位遷移層の最高占用される分子軌道がp型活性層の仕事関数にエネルギー準位が整合される場合、ソースとドレインとの間に適宜な電圧差がある場合、電荷がp型活性層、エネルギー準位遷移層および発光層に伝導することができ、エネルギー準位遷移層の最高占用される分子軌道とp型活性層の仕事関数とのエネルギー準位差がある境界値を超える場合、ソースとドレインとの間に如何にして大きい電圧差を印加しても、電荷がp型活性層、エネルギー準位遷移層及び発光層に伝導することができず、この場合、エネルギー準位遷移層の最高占用される分子軌道がp型活性層の仕事関数にエネルギー準位が整合していない。p型活性層またはエネルギー準位遷移層に異なる材料が選択される場合、エネルギー準位遷移層の最高占用される分子軌道がp型活性層の仕事関数とのエネルギー準位差の境界値が異なり、当業者は、実際な需要に応じて適宜なエネルギー準位整合のエネルギー準位遷移層および活性層を選択することができることが理解される。
本開示の実施例によれば、前記エネルギー準位遷移層を形成する材料が特に制限されておらず、需要を満足すれば、当業者は、実際な需要に応じて自由に選択することができる。本開示のいくつかの実施例において、エネルギー準位遷移層の材料は有機材料であってもよい。例えば、p型導電多結晶シリコンからなる活性層に対して、エネルギー準位遷移層材料とする多結晶シリコン仕事関数5.05eVに整合することができる有機空孔導電材料または空孔注入材料を見つける必要があり、N,N’-ジフェニル-N,N’-ジ-m-トリル-1,1’ジフェニル-4,4’-ジアミン(TPD)(イオンポテンシャル(LUMO)5.1eV)を含むことができるが、これらに限らない。n型導電IGZOからなる活性層に対して、1,3,5-トリス(1-フェニル-1H-ベンズイミダゾール-2-イル)ベンゼン(TPBi)(LUMO2.7eV)を使用して整合し、これによれば、材料のソースが広く、発光層材料のエネルギー準位と活性層材料のエネルギー準位との整合性をよりよくなさせ、表示効果を向上させ、使用性能が良好である。
本開示の実施例によれば、電界効果トランジスタが駆動及び発光機能を兼備するように、ソース510とドレイン520との間の電流が活性層200を介して発光層400を流れることをよりよく保証するために、ソース510が発光層400に電気的に接続されており、ドレイン520が発光層400に電気的に接続されているという図3に示す実施形態を採用してもよく、ソース510が活性層200に電気的に接続されており、ドレイン520が発光層400に電気的に接続されているという図1に示す実施形態を採用してもよい。これによれば、ソースとドレインとの間の電流が前記活性層を介して前記発光層を流れるように有効にさせ、駆動作用を奏するとともに発光機能を奏している。
本開示のいくつかの実施例によれば、電気的な接続を実現するようにソースが発光層又は活性層に直接に接続されることができ(図1および図3を参照)、以下、ソースが発光層に直接に接続されることを詳細に説明し、具体的には、ソースは、発光層の活性層から遠い表面に設けられ、活性層におけるソースの正投写と、活性層における発光層の正投写とは、部分的に重なっており(図3を参照)、発光電界効果トランジスタの透過率を向上するために、ソースが透明電極であってもよく、これによれば、発光電界効果トランジスタの透過率を向上することができる。
本開示のいくつかの具体的な実施例によれば、活性層を形成する半導体材料がN型半導体材料であれば、選択的にソースを透明電極にし、同時に選択的にドレインを非透明電極にすることができ、活性層を形成する半導体材料がp型半導体材料であれば、選択的にドレインを透明電極にし、同時に選択的にソースを非透明電極にすることができる。これによれば、注入効率を向上させ、光電変換効率を向上させることができる。
本開示の実施例によれば、図1又は図3を参照し、ドレイン520が発光層400に直接に接続して電気的に接続してもよく、活性層におけるドレインの正投写と、活性層における発光層の正投写は、部分的に重なっており、ドレインが透明電極であってもよい。これによれば、発光電界効果トランジスタの透過率を効果的に向上させることができる。
本開示の実施例によれば、図4を参照し、ドレイン520が発光層400に間接的に電気的に接続されてもよく、ドレイン520と発光層400との電気的な接続を実現するために、前記発光電界効果トランジスタは、接続電極700をさらに含み、前記発光層400および前記ドレイン520は、前記接続電極700によって電気的に接続されている。これによれば、製造工程を簡単化にし、ドレインと発光層との電気的な接続効果を良好にすることができる。本開示の実施例によれば、前記活性層における前記接続電極の正投写と前記活性層における前記発光層の正投写は、部分的に重なっている。これによれば、構成が簡単であり、実現しやすく、接続電極が発光層を完全に覆っておらず、発光層からの光が接続電極を介さずに出射し、光利用効率がより高くなる。
本開示の実施例によれば、接続電極は透明電極であってもよく、接続電極を形成する材料については、要求を満足すれば特に限定されておらず、当業者は、実際な需要に応じて自由に選択することができる。例えば、接続電極を形成する材料としては、酸化インジウムスズ、酸化亜鉛スズ等の透明導電性酸化物、ナノスケールの金属銀、CsCO等を含むことができるが、これらに限らない。接続電極の形成方法は特に限定されず、要求を満たしていれば当業者が実際な要求に応じて自由に選択することができ、例えば、接続電極の形成方法は、マスクフィルム熱蒸着法等であってもよい。
前記ドレイン及び/又は前記接続電極は透明電極であってもよいことが分かる。これにより、発光面積をさらに増大させ、光利用効率を向上させることができる。
本開示の実施例によれば、ソース、ドレインまたはゲートを形成する材料は、電子注入に適したエネルギー準位を有する限り、特に限定されず、当業者であれば実際な要求に応じて自由に選択することができる。例えば、ソース、ドレインまたはゲートを形成する材料としては、金属、合金、導電性高分子、酸化インジウムスズ、インジウムガリウム亜鉛酸化物等を用いることができる。
本開示の実施例によれば、大きいチャネル電流を取得するために、ソースおよびドレインの形状をアスペクト比が大きくなるように設計することができる。本開示のいくつかの実施例において、図5を参照すると、前記活性層200における前記ソース510および前記ドレイン520の正投写は、2つの離間された同心リングであり、ここで、上記リングについて広意的な理解を採用すべきであり、図5に示されるような正方形のリングのような閉じたリングであってもよいし、円形のリングまたは他の閉じたリングであってもよいし、U字型またはC字型などの閉じていないリングであってもよいし、または、ここで限定されないが、C字型構造は、特に図6を参照することができる。これにより、チャネルアスペクト比を向上させ、チャネル電流をさらに増大させることができるとともに、面発光の効果が得られ、光の均一性を向上させ、表示効果をさらに向上させることができる。なお、活性層におけるソース及びドレインの正投写が2つの離間された同心リングである場合には、隣り合う2つのソース又はドレインを打ち抜き及び引き回しにより一体化することができる。本開示の他の実施例において、図7を参照すると、活性層200における前記ソース510および前記ドレイン520の正投写は櫛形であり、櫛歯は互いに交差して配置されており、アーチ型チャネルを形成する。具体的には、活性層200における前記ソース510及び前記ドレイン520の正投写は、それぞれ、複数の延出した延出部と、延出部の間に位置する凹部とを有する歯形を有し、ソース510の延出部は、ドレイン520の凹部内に入り込んでおり、ドレイン520の延出部は、ソース510の凹部に入り込んでいる。図7では、活性層200における前記ソース510および前記ドレイン520の正投写は、それぞれ「F」字形を形成する。これにより、チャネルアスペクト比(W/L)を向上させ、チャネル電流をさらに増大させることができ、また画素が小さいため、ライン状発光が実質的に面発光として視認され、光の均一性を向上させ、表示装置の表示品質を向上させることができる。
本開示の実施例によれば、発光層は有機エレクトロルミネッセンス層であってもよく、発光層の構造は、発光要件を満たすことができる限り特に限定されず、当業者であれば実際な要求に応じて自由に選択することができる。例えば、発光層は、基本的な有機エレクトロルミネッセンス層の他に、空孔輸送層(GHTL)、空孔注入層、空孔阻止層(HBL)、電子輸送層(ETL)、電子注入層、及び電子阻止層のうち少なくとも一つを含んでもよい。これにより、構造が簡単で実現しやすく、発光効率がよい。本発明の実施例によれば、発光層の各層を形成する材料は、従来の発光層の材料であるため、ここでは贅言しない。
本開示の実施例によれば、ゲート絶縁層を形成する材料は、要求を満たすことができる限り、特に限定されず、当業者は実際な需要に応じて自由に選択することができる。例えば、ゲート絶縁層を構成する材料として、二酸化ケイ素、窒化ケイ素、またはカップリングポリビニルカルバゾールなどを含むことができるが、これらに限定されず、絶縁効果が高く、使用性能がよい。
本開示の他面において、本開示の実施例は、表示パネルを提供している。本開示の実施例によれば、前記表示パネルは、前記した発光電界効果トランジスタを複数含んでいる。本発明者らは、当該表示パネルは、構造が簡単で実現しやすく、表示効果がよく、使用性能が良く、前記した発光電界効果トランジスタの特徴及び利点を全て有することを見出し、ここでは贅言しない。
本開示の実施例によれば、複数の前記発光電界効果トランジスタは、第1の方向に隣接する2つの発光電界効果トランジスタのソースが第1の接合体として一体化され、前記第1の方向に隣接する2つの発光電界効果トランジスタのドレインが第2の接合体として一体化され、前記第1の接合体と前記第2の接合体とが、前記第1の方向において交互に配置される。以下、5つの発光電界効果トランジスタを例にとして、発光電界効果トランジスタのソースとドレインの構造を説明すると、図8を具体的に参照して、5つの発光電界効果トランジスタに、それぞれ符号1,2,3,4,5を付して、発光電界効果トランジスタ1~5を代表し、発光電界効果トランジスタ1と2は第1の方向に隣接し、この2つの発光電界効果トランジスタのソース510が一体化されて第1の接合体511を形成し、発光電界効果トランジスタ2のドレイン520と、これに隣接する発光電界効果トランジスタ3のドレイン520とを一体化して第2の接合体521を形成し、そして、発光電界効果トランジスタ3のソース510と、これに第1の方向に隣接する発光電界効果トランジスタ4のソース510とを一体化して第1の接合体511を形成し、同様に、第1の方向に隣接する発光電界効果トランジスタ4、5のドレイン520を一体化して第2の接合体521を形成している。これにより、画素回路を簡略化でき、かつ線幅を太くし、抵抗を小さくすることができる。なお、上記例は、単に例示的なものであり、本発明を説明するためのものに過ぎず、本発明を限定するものと理解されるべきではなく、当業者は、異なる表示パネルの需要に応じて、適切な数の発光電界効果トランジスタを選択し、発光電界効果トランジスタのソース及びドレインの構造及び接続方式を適応的に設定することができる。本開示の具体的な一例によれば、図9を参照し、複数の発光電界効果トランジスタが間隔をおいてアレイ状に配置され、複数の発光電界効果トランジスタは、前記第1の方向に直交する第2の方向に隣接する全ての発光電界効果トランジスタのソース510を一体化して前記第1の接合体512を形成し、前記第2の方向に隣接する全ての発光電界効果トランジスタのドレイン520を一体化して前記第2の接合体522を形成し、前記第1の接合体512が電源線に接続され、前記第2の接合体522が接地線に接続される。これにより、画素回路をより簡略化し、線幅を太くし、抵抗を小さくすることができる。本発明の他の具体例によれば、前記活性層200におけるソース510および前記ドレイン520の正投写が、2つの離間された同心リングである場合、複数の間隔を置いてアレイ状に配置された発光電界効果トランジスタにおけるソース510およびドレイン520の構造概略図は、図10を参照すると、前記第1の方向に垂直する第2の方向に隣接する全ての発光電界効果トランジスタのソース510を一体化して前記第1の接合体512を形成し、前記第2の方向に隣接する全ての発光電界効果トランジスタのドレイン520を一体化して前記第2の接合体522を形成し、前記第1の接合体512は、電源線に接続され、前記第2の接合体522は、接地線に接続される。これにより、画素回路をより簡略化し、線幅を太くし、抵抗を小さくすることができる。なお、上記ソースとドレインの一体化について広く理解すべきであり、上記ソースとドレインの一体化は、製造工程において、第1の方向又は第2の方向に隣接する2つのソース又はドレインを全体として一体化してもよいし(例えば、1本の配線は、第1の方向又は第2の方向に隣接する2つのソース又はドレインを構成する)、独立したソースとドレインを形成してから、第1の方向又は第2の方向に隣接する2つのソース又はドレインを、打ち抜き及び引き回しによって電気的に接続する方式(例えば、配線によって、別途設けた第1の方向又は第2の方向に隣接する2つのソース又はドレインを電気的に接続する)で一体化してもよく、これにより、構造が簡単で実現しやすく、画素回路を簡略化できる。
本開示の実施例によれば、表示装置の表示機能を実現するために、図11、図13を参照すると、前記表示パネルは、ソース540がデータ線に接続され、ゲート550がゲート線に接続され、ドレイン530が前記発光電界効果トランジスタのゲート100に電気的に接続されたスイッチング薄膜トランジスタを含む。これにより、構成が簡単で実現しやすく、コストを安くでき、この薄膜トランジスタを発光電界効果トランジスタのスイッチングの制御に有効に利用して、表示装置の表示機能を実現することができる。
本発明の実施例によれば、前記表示パネルは、ソース及びドレイン位置によってボトムソース-トップドレイン型表示パネル又はトップソース-トップドレイン型表示パネルに区分される。
本開示の実施例によれば、図11を参照すると、ボトムソース-トップドレイン型表示パネルは、前記した発光電界効果トランジスタ及びスイッチング薄膜トランジスタに加えて、ベース710と、ベース710の一面に配置されたバッファ層720と、ゲート絶縁膜300のベース710から遠い一面に配置され活性層200及びスイッチング薄膜トランジスタの活性層560を覆う層間誘電体層500と、層間誘電体層500のベース710から遠い一面に配置されソース510、ドレイン520、スイッチング薄膜トランジスタのドレイン530、スイッチング薄膜トランジスタのソース540を覆う画素定義膜730と、を含み、発光電界効果トランジスタは、バッファ層720の前記ベース710から遠い面に設けられ、スイッチング薄膜トランジスタは、バッファ層720のベース710から遠い面に設けられ、発光電界効果トランジスタにおけるソース510は、活性層200に電気的に接続され、ドレイン520は、接続電極700を介して発光層400に電気的に接続され、接続電極700とドレイン520はビアホールを介して接続され、ボトムソース-トップドレイン型の表示パネルにおける実際なドレインとなる。このパネルの発光原理は、空孔がソース510から直接に活性層200に注入され、エネルギー準位遷移層600および発光層400におけるエレクトロルミネッセンス層を介してドレイン520に流れ、電子は、ドレイン520からエレクトロルミネッセンス層に注入され、電子空孔がエレクトロルミネッセンス層で収束し、消滅して発光する。ボトムソース-トップドレイン型の表示パネルでは、注入された空孔と電子がチャネルで斜めに対極に流れ、励起子の形成確率が増大し、表示パネルの使用性を向上させる。図12は、ボトムソース-トップドレイン型の表示パネルを含む断面図であり、2つの隣接する発光電界効果トランジスタのドレイン520が配線によって一体化され、前記2つの隣接する発光電界効果トランジスタのうちの1つと、それに隣接する第3番目の発光電界効果トランジスタの2つのソース510も配線によって一体化され、これによって、構造が簡単で回路の簡略化が実現され、コストが節約され、ソースと接続電極とドレインの構造が上下非対称であり、電子と空孔の再結合確率を向上させるに役立ち、発光電界効果トランジスタの光電変換効率が増加している。ソースを発光層のアノードとし、ドレインを発光層のカソードとし、隣接する2つの発光電界効果トランジスタのアノードを1本の配線で共用し、前記隣接する2つの発光電界効果トランジスタのうちの1つそれに隣接する第3番目の発光電界効果トランジスタの2つのカソードとを1本の配線で共用することもでき、これにより、配線面積を大きくして配線抵抗を低減し、かつエッチング工程の公差を低減することができる。
本発明の実施例によれば、図13を参照すると、前記トップソース-トップドレイン型の表示パネルと前記ボトムソース-トップドレイン型の表示パネルの構造が異なる点は、ソース510が前記発光層400の活性層200から遠い表面の一部に接触して、前記ソース510と前記発光層400を電気的に接続することである。ここで、接続電極700とドレイン520は、ビアホールを介して接続され、トップソース-トップドレイン型の表示パネルの実際なドレインとなる。その発光原理は、空孔がソース510から注入された後、発光層400を経て活性層200に流れ、そして、活性層200に沿って接続電極700側に流れ、再び発光層400におけるエレクトロルミネッセンス層を流れてドレイン520に流れ、電子は、ドレイン520からエレクトロルミネッセンス層に注入され、電子空孔が発光層で集まり、消滅して発光する。図14は、トップソース-トップドレイン型の表示パネルを含む断面図であり、2つの隣接する発光電界効果トランジスタのドレイン520は、リード線によって一体化されていてもよく、前記2つの隣接する発光電界効果トランジスタのうちの一方と、それに隣接する第3番目の発光電界効果トランジスタの2つのソース510とが、リード線により一体化されていてもよく、これにより、構造が簡単で画素回路の簡素化を実現し、コストを低減し、製造工程を簡略化し(例えば、ソース及び接続電極を一回の工程で形成できる)、また、ソースを発光層のアノードとし、ドレインを発光層のカソードとし、隣接する2つの発光電界効果トランジスタのアノードが1本の配線で共用し、前記2つの隣接する発光電界効果トランジスタの一方とそれに隣接する第3番目の発光電界効果トランジスタの2つのカソードとが1本の配線で共用し、これにより、配線面積を大きくして配線抵抗を低減し、かつエッチング工程の公差を低減することができる。
なお、隣接する2つの発光電界効果トランジスタのソースまたはドレインを配線で接続する場合に、表示装置の表示要求に合わせるように、ゲートを時分割駆動する。
本開示の実施例によれば、図12及び図14を参照すると、発光層400は、空孔輸送層410と、空孔輸送層410のベース710から遠い面に設けられたエレクトロルミネッセンス層420と、エレクトロルミネッセンス層420のベース710から遠い面に設けられた空孔阻止層430と、空孔阻止層430のベース710から遠い面に設けられた電子輸送層440とをさらに含み、これにより、構造が簡単で実現しやすく、エレクトロルミネッセンスを効果的に実現し、発光効率が高い。本開示の実施例によれば、前記空孔輸送層、エレクトロルミネッセンス層、空孔阻止層、及び電子輸送層は、従来の空孔輸送層、エレクトロルミネッセンス層、空孔阻止層、及び電子輸送層と一致しており、ここでは贅言しない。
本開示の他面において、本開示の実施例は、表示装置を提供している。本開示の実施例によれば、前記表示装置は、前記表示パネルを含んでいる。発明者は、当該表示装置の表示パネルPPIが高く、表示品質が高く、使用性能が良く、当該表示装置が前記表示パネルの特徴及び利点の全てを備えることを発見し、ここでは贅言しない。
本開示の実施例によれば、上記表示パネルは、前記と一致しており、ここでは贅言しない。本開示の実施例によれば、前記表示装置は、上述した表示パネルの他に、例えば、保護カバー、偏光子、タッチ基板、平坦層、または封止構造などのような従来の表示装置が具備すべき構造をさらに含み、ここでは贅言しない。
本発明の他面において、本開示の実施例は、表示パネルを製造する方法を提供している。本開示の実施例によれば、前記方法は、アレイ状に分布される複数の発光電界効果トランジスタを基板の第1の表面に形成するステップを含む。
なお、上記第1の表面とは、使用時にユーザに近接する面を意味し、また、図11および図13には、表示パネルにおける1つの発光電界効果トランジスタおよび1つのスイッチングトランジスタの断面構造模式図が示され、図12および図14には、表示パネルにおける3つのサブ画素の断面構造模式図が示されている。
本開示の実施例によれば、図15を参照すると、前記発光電界効果トランジスタを形成するステップは、以下のステップを含む。
ステップS100:ゲート100、活性層200、ソース510、ドレイン520、発光層400、及びエネルギー準位遷移層600を形成し、その構造模式図は、図1、図3又は図4を参照することができる。
ステップS300:スイッチング薄膜トランジスタを形成する。
本開示の実施例によれば、前記ゲート、活性層、ソース、ドレイン、発光層、及びエネルギー準位遷移層は、上記の説明と一致しており、ここでは贅言しない。
本発明の実施例によれば、ゲートを形成する方式は、エッチングまたは堆積などであってもよく、活性層を形成する方式は、エッチングを先に行った後にエキシマレーザアニールを行ったり、エキシマレーザアニールを先に行った後にエッチングを行ったり、ウェットエッチングを行ったりする方式であってもよく、ソースやドレインを形成する方式は、熱蒸着法やスパッタエッチング法などであってもよく、エネルギー準位の遷移層を形成する方式は、熱蒸着堆積であり、これにより、操作が簡単で実現しやすく、製品の歩留まりが高い。
本開示の実施例によれば、発光層を形成するステップは、空孔輸送層、エレクトロルミネッセンス層、空孔阻止層及び電子輸送層を形成するステップをさらに含み、上記空孔輸送層、エレクトロルミネッセンス層、空孔阻止層及び電子輸送層を形成する方法は、熱蒸着法であってもよく、これによって、構造または工程が簡単であり、形成された発光層の適用性がよい。
本開示のいくつかの実施形態において、図16を参照すると、上記方法は以下のステップを含む。
ステップS200:接続電極700を形成し、その構造模式図は、図4を参照することができる。
本開示の実施例によれば、前記接続電極は、上記の説明と一致しており、ここでは贅言しない。本開示の実施例によれば、接続電極を形成する方式は、熱蒸着などであってもよい。
本開示の実施例によれば、ボトムソース-トップドレイン型の表示パネル又はトップソース-トップドレイン型の表示パネルにおいて、ソース及び接続電極を1回のパターニング工程で形成することにより、製造工程が簡単で便利であり、コストを節減し、歩留まりが高い。本開示の実施例によれば、前記パターニング工程は、マスクフィルム熱蒸着工程などであってもよい。
本開示の実施例によれば、上記スイッチング薄膜トランジスタは、前記と一致しており、ここでは贅言しない。本開示の実施例によれば、上記スイッチング薄膜トランジスタを形成することは、スイッチング薄膜トランジスタのゲート、ソース、ドレインおよび活性層を形成するステップをさらに含む。本開示の実施例によれば、スイッチング薄膜トランジスタのゲートを形成する方式は、エッチングまたは堆積などの方式であってもよく、スイッチング薄膜トランジスタのソース、ドレインを形成する方式は、熱蒸着またはスパッタエッチングなどの方式であってもよく、これにより、製造工程が簡単で便利であり、コストを節約し、サブ画素のスイッチングを制御することに有効に用いて表示装置の表示機能を実現することができる。
本発明者らは、上記方法は、工程が簡単で実現しやすく、コストが低く、得られる表示面の構造が大幅に簡略化され、歩留まりが向上し、光射出率が高く、PPIが高い製品の製造に適していることを見出した。
以下、ボトムソース-トップドレイン型の表示パネルを製造する具体的な工程を例に挙げて、本開示の実施例に係る表示パネルの製造方法を具体的に説明し、図17~図24及び図11を参照し、なお、以下に説明される実施例は、例示的なものであり、本開示を説明するための例示に過ぎず、本開示に対する限定と理解されてはならない。
1、ベース710を洗浄し、ベース710の表面にバッファ層720を一層形成し、構成概略図は、図17を参照することができる;
2、バッファ層720のベース710から遠い面には、ゲート100とスイッチング薄膜トランジスタのゲート550が形成されており、構成概略図は、図18を参照することができる;
3、バッファ層720のベース710から遠い表面にゲート絶縁膜300を一層形成し、前記ゲート100とスイッチング薄膜トランジスタのゲート電極550を覆い、構成概略図は、図19を参照する;
4、前記ゲート絶縁層300のベース710から遠い表面に、初期活性層740が一層形成され、構成概略図は、図20を参照する;
5、初期活性層740をパターニングして活性層200及びスイッチング薄膜トランジスタの活性層560を形成し、構成概略図は、図21を参照する;
6、前記ゲート絶縁膜300のベース710から遠い表面に、層間誘電体層500が一層形成され、前記活性層200及びスイッチング薄膜トランジスタの活性層560を覆い、前記層間誘電体層500に、ソース510、ドレイン520、スイッチング薄膜トランジスタのドレイン530、及びスイッチング薄膜トランジスタのソース540を穿孔し堆積させ、構成概略図は、図22を参照する;
7、前記層間誘電体層500のベース710から遠い表面に、画素定義膜730が一層形成され、前記ソース510、ドレイン520、スイッチング薄膜トランジスタのドレイン530、スイッチング薄膜トランジスタのソース540を覆い、そして、画素定義膜730及び層間誘電体層500をパターニングして、エネルギー準位遷移層、発光層、接続電極の位置を規定し、構成概略図は、図23を参照する;
8、エネルギー準位遷移層600と、エネルギー準位遷移層600のベース710から遠い表面に形成された発光層400とを蒸着法により形成し、構成概略図は、図24を参照する;
9、接続電極700(すなわちカソード)をマスクフィルム蒸着法により形成し、構成概略図は、図11を参照する。
本開示の実施例によれば、一般的な表示パネルにおいて、OLEDとDTFTとが独立して配置され、OLED発光層は、カソードの被覆によって光射出効率が低く、DTFTは、占有空間が大きいことによって高PPI表示パネルの製造に不利であり、そのため、その用途が限定される。本開示の実施例では、OLED発光層およびDTFTの代わりに1つの発光電界効果トランジスタを使用することによって、それ自体がDTFTの駆動機能およびOLED発光層の発光機能を兼備し、表示パネルの構造を簡単にし、製造により得られる表示パネルをより薄くし、プロセスフローを低減し、製品の歩留まりをより高くし、無機活性層を用いて発光層を駆動して発光することによって、より少ない電流で駆動でき、消費電力をより小さくし、移動度が高く、導電率が高く、電気的ドリフトが弱く、安定性に優れ、プロセス互換性がより良好であり、発光層の材料のエネルギー準位と活性層の材料のエネルギー準位との整合性をより良好にするように、無機活性層と発光層との間に遷移層を設けることによって、表示効果を向上させる。また、発光電界効果トランジスタの発光領域の少なくとも一部は、カソードのカバレッジ外であり、表面プラズモンポラリトンや透過率などの因子の影響を受けず、光射出効率が高く、より重要なことは、発光電界効果トランジスタの自身の発光領域がOLED発光層よりも小さく、PPIが高い表示パネルの製造に適していることである。
本開示の実施例において、エネルギー準位遷移層は、無機半導体材料を用いて形成された活性層のエネルギー準位と発光層のエネルギー準位との大きな相違を補うために設けられ、活性層と発光層との間にエネルギー準位遷移層を設けることにより、発光層の材料のエネルギー準位と活性層の材料のエネルギー準位との整合性を良好にし、発光電界効果トランジスタの使用特性を向上させることができる。ただし、なお、エネルギー準位遷移層は必須ではなく、特に活性層と発光層との間のエネルギー準位差が目立たない場合に好適である。図25は、本開示の一実施例に係る発光電界効果トランジスタであり、図1に示す実施例と異なる点は、活性層200と発光層400との間にエネルギー準位遷移層が設けられていない点である。具体的には、前記発光電界効果トランジスタは、ゲート100と、ゲート絶縁層300を介してゲート100から離間して設けられた活性層200と、前記活性層200のゲート電極100から遠い側に積層された発光層400と、電流が前記活性層200を介して前記発光層400に流れるように配置される前記ソース510およびドレイン520とを含み、前記活性層200は無機半導体材料からなる。上記構成を有する発光電界効果トランジスタは、表示パネルとして構成され、表示用途に用い、構成が簡単で実現しやすく、無機半導体材料で活性層を形成することにより、活性層の移動度が高く、厚さが均一で、安定性に優れ、プロセス適合性が良く、導電率が高く、より小さい電流で駆動でき、消費電力が低く、電気的なドリフトが弱く、画面の均一性を効果的に改善し、表示品質を向上することができる。
以上、本発明の実施例を図示及び説明したが、上記実施例は、例示的なものであり、本開示に対する限定と理解されてはならず、本開示の範囲内で上記実施例に多様な変更、修正、置換及び変形を加えることができることは、当業者にとって明らかである。
100 ゲート
200 活性層
300 ゲート絶縁層
400 発光層
410 空孔輸送層
420 エレクトロルミネッセンス層
430 空孔阻止層
440 電子輸送層
500 層間誘電体層
510 ソース
511 第1の接合体
512 第1の接合体
520 ドレイン
521 第2の接合体
522 第2の接合体
530 ドレイン
540 ソース
550 ゲート
560 活性層
600 エネルギー準位遷移層
700 接続電極
710 ベース
720 バッファ層
730 画素定義膜

Claims (13)

  1. 表示パネルであって、
    ベース基板と、
    ベース基板上に位置するゲートと、
    前記ゲートとの間にゲート絶縁層によって離隔された活性層と、
    前記活性層の前記ゲートから遠い側に積層された発光層と、
    電流が前記活性層を介して前記発光層に流れるように配置されたソース及びドレインとを含み、
    前記活性層と前記発光層との間に、エネルギー準位遷移層が設けられており、
    前記ソースは前記発光層に電気的に接続され、前記ドレインは前記発光層に電気的に接続され、
    前記ゲート、前記活性層、前記ゲート絶縁層、前記発光層、前記ソースおよび前記ドレインは、発光電界効果トランジスタを形成しており、前記表示パネルは、複数の発光電界効果トランジスタを含み、前記複数の発光電界効果トランジスタは、第1の方向に隣接する2つの発光電界効果トランジスタのソースを一体化して第1の接合体を形成し、前記第1の方向に隣接する2つの発光電界効果トランジスタのドレインを一体化して第2の接合体を形成し、前記第1の接合体と前記第2の接合体とが前記第1の方向に交互に設置されるように配置されている
    ことを特徴とする表示パネル。
  2. 前記活性層は無機半導体材料からなる
    ことを特徴とする請求項1に記載の表示パネル。
  3. 前記無機半導体材料は、多結晶シリコン、単結晶シリコンまたは金属酸化物半導体のうちの少なくとも1つを含む
    ことを特徴とする請求項2に記載の表示パネル。
  4. 前記活性層における前記ソースおよび前記ドレインの正投写は、それぞれ、2つの離間された同心非閉ループ状である
    ことを特徴とする請求項1に記載の表示パネル。
  5. 前記ソースは前記活性層に電気的に接続され、前記ドレインは前記発光層に電気的に接続される
    ことを特徴とする請求項1に記載の表示パネル。
  6. 接続電極をさらに含み、前記発光層および前記ドレインは、前記接続電極を介して電気的に接続される
    ことを特徴とする請求項5に記載の表示パネル。
  7. 前記活性層における前記接続電極の正投写と、前記活性層における前記発光層の正投写とは、部分的に重なっている
    ことを特徴とする請求項6に記載の表示パネル。
  8. 前記ベース基板における前記ドレインの正投写と、前記ベース基板における前記発光層の正投写とは、重なっていない
    ことを特徴とする請求項7に記載の表示パネル。
  9. 前記ドレイン及び/又は前記接続電極は透明電極である
    ことを特徴とする請求項8に記載の表示パネル。
  10. 前記活性層はp型活性層であり、前記エネルギー準位遷移層の最高占用される分子軌道は、前記p型活性層の仕事関数にエネルギー準位が整合している
    ことを特徴とする請求項1に記載の表示パネル。
  11. 前記活性層はn型活性層であり、前記エネルギー準位遷移層の最低非占用分子軌道は、前記n型活性層の仕事関数にエネルギー準位が整合している
    ことを特徴とする請求項1に記載の表示パネル。
  12. 前記複数の発光電界効果トランジスタは、前記第1の方向に垂直する第2の方向に隣接する前記発光電界効果トランジスタのソースを一体化して前記第1の接合体を形成し、前記第2の方向に隣接する前記発光電界効果トランジスタのドレインを一体化して前記第2の接合体を形成するように配置されており、
    前記第1の接合体は、電源線に接続されており、前記第2の接合体は、接地線に接続されている
    ことを特徴とする請求項11に記載の表示パネル。
  13. 前記ソースがデータ線に接続され、前記ゲートがゲート線に接続され、前記ドレインが前記発光電界効果トランジスタのゲートに電気的に接続されるスイッチング薄膜トランジスタをさらに含む
    ことを特徴とする請求項又は11に記載の表示パネル。
JP2020535061A 2018-01-15 2018-10-30 表示パネル Active JP7121128B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810036170.3 2018-01-15
CN201810036170.3A CN110048010A (zh) 2018-01-15 2018-01-15 发光场效应晶体管以及显示面板
PCT/CN2018/112639 WO2019137072A1 (zh) 2018-01-15 2018-10-30 显示面板

Publications (2)

Publication Number Publication Date
JP2021508942A JP2021508942A (ja) 2021-03-11
JP7121128B2 true JP7121128B2 (ja) 2022-08-17

Family

ID=67218188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020535061A Active JP7121128B2 (ja) 2018-01-15 2018-10-30 表示パネル

Country Status (5)

Country Link
US (1) US10998530B2 (ja)
EP (1) EP3742509B1 (ja)
JP (1) JP7121128B2 (ja)
CN (1) CN110048010A (ja)
WO (1) WO2019137072A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081740A (zh) * 2019-12-06 2020-04-28 深圳市华星光电半导体显示技术有限公司 一种显示面板
CN112467002B (zh) * 2020-11-25 2022-05-10 华南理工大学 一种氧化物发光场效应晶体管
CN116096126A (zh) * 2021-11-02 2023-05-09 中国科学院化学研究所 一种面光源出射的平面构型发光晶体管及其制备方法和应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186319A (ja) 2004-11-10 2006-07-13 Canon Inc 発光装置及び表示装置
JP2010117710A (ja) 2008-10-16 2010-05-27 Semiconductor Energy Lab Co Ltd 発光表示装置
US20140043307A1 (en) 2012-08-07 2014-02-13 Samsung Display Co., Ltd. Organic light-emitting transistor and organic light emitting display apparatus
US20160155980A1 (en) 2014-12-02 2016-06-02 Samsung Display Co., Ltd. Organic light emitting transistor and display device having the same
US20170110691A1 (en) 2015-10-19 2017-04-20 Seoul National University R&Db Foundation Vertical-type organic light-emitting transistors with reduced leakage current and method for fabricating the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110135A (ja) * 1991-10-14 1993-04-30 Nikko Kyodo Co Ltd 多層エピタキシヤル結晶構造
JPH0854837A (ja) * 1994-08-10 1996-02-27 Casio Comput Co Ltd 発光デバイス及びそれを備えた表示パネル
CN102651455B (zh) * 2012-02-28 2015-11-25 京东方科技集团股份有限公司 Oled器件、amoled器件及其制造方法
CN103730587B (zh) * 2013-12-31 2017-09-29 北京维信诺科技有限公司 一种蓝光有机发光器件及有机发光显示器
CN103956433A (zh) * 2014-05-21 2014-07-30 北京交通大学 一种单极型有机发光场效应晶体管
CN104091830A (zh) 2014-06-20 2014-10-08 京东方科技集团股份有限公司 一种薄膜晶体管及其修复方法、goa电路及显示装置
CN104393180A (zh) * 2014-10-17 2015-03-04 京东方科技集团股份有限公司 一种有机发光二极管及其制备方法、显示基板、显示装置
CN104617154A (zh) * 2015-02-25 2015-05-13 友达光电股份有限公司 用于软性电子的薄膜晶体管及其形成方法
CN105140410A (zh) * 2015-06-26 2015-12-09 京东方科技集团股份有限公司 电致发光器件及其制作方法和驱动方法、显示装置
CN105575910B (zh) 2016-03-17 2019-01-22 深圳市华星光电技术有限公司 薄膜晶体管基板的制备方法、薄膜晶体管基板和液晶面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186319A (ja) 2004-11-10 2006-07-13 Canon Inc 発光装置及び表示装置
JP2010117710A (ja) 2008-10-16 2010-05-27 Semiconductor Energy Lab Co Ltd 発光表示装置
US20140043307A1 (en) 2012-08-07 2014-02-13 Samsung Display Co., Ltd. Organic light-emitting transistor and organic light emitting display apparatus
US20160155980A1 (en) 2014-12-02 2016-06-02 Samsung Display Co., Ltd. Organic light emitting transistor and display device having the same
US20170110691A1 (en) 2015-10-19 2017-04-20 Seoul National University R&Db Foundation Vertical-type organic light-emitting transistors with reduced leakage current and method for fabricating the same

Also Published As

Publication number Publication date
EP3742509B1 (en) 2024-05-22
EP3742509A4 (en) 2021-09-29
CN110048010A (zh) 2019-07-23
WO2019137072A1 (zh) 2019-07-18
EP3742509A1 (en) 2020-11-25
US10998530B2 (en) 2021-05-04
US20200274107A1 (en) 2020-08-27
JP2021508942A (ja) 2021-03-11

Similar Documents

Publication Publication Date Title
JP6305095B2 (ja) グラフェン素子及びこれを備える電子機器
KR101788285B1 (ko) 유기 발광 표시 장치
JP7121128B2 (ja) 表示パネル
KR102161600B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
EP2278622A2 (en) Organic light emitting diode display
CN101944537B (zh) 有机发光二极管显示装置及其制造方法
WO2019205741A1 (zh) 有机发光晶体管及其制造方法、显示面板及电子装置
KR20120062789A (ko) 캐스캐이딩된 oled 구조를 가진 amoled
KR20070052914A (ko) 유기 발광 표시 장치
US7049636B2 (en) Device including OLED controlled by n-type transistor
TW200421906A (en) Organic electroluminescence display panel
KR101820786B1 (ko) 일렉트로루미네선트 유기 이중 게이트 트랜지스터
JP4684592B2 (ja) 有機電界発光素子の製造方法
JP6872133B2 (ja) 表示装置、および電子機器
KR102595445B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
CN109638050B (zh) 显示面板及其制作方法
WO2016184265A1 (zh) 显示基板及其制作方法和驱动方法以及显示装置
US9105592B2 (en) Organic electronic light emitting device and method of fabricating the same
KR20150027486A (ko) 유기전계발광 소자, 그 제조 방법 및 유기전계발광 표시장치
KR102320156B1 (ko) 유기 발광 표시 장치
TWI610481B (zh) 有機發光元件和製造有機發光元件的方法
KR101730902B1 (ko) 누설 전류가 저감된 수직형 유기 발광 트랜지스터 및 이의 제조 방법
CN114023894B (zh) 有机发光晶体管及发光面板
US9882171B2 (en) Pixel matrix circuit
KR102198343B1 (ko) 전계 제어 발광 소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220804

R150 Certificate of patent or registration of utility model

Ref document number: 7121128

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150