JP7114647B2 - 光検出装置および光検出システム - Google Patents

Description

本発明は、光電変換を行う光検出装置および光検出システムに関する。

従来、アバランシェ（電子なだれ）倍増を利用し、単一光子レベルの微弱光を検出可能な光検出装置が知られている。

特許文献１では、光電変換部を構成する半導体領域のＰＮ接合領域において、単一光子に起因する光電荷がアバランシェ増幅を起こすＳＰＡＤ（Ｓｉｎｇｌｅ Ｐｈｏｔｏｎ Ａｖａｌａｎｃｈｅ Ｄｉｏｄｅ）を開示している。

また、特許文献１のＳＰＡＤは、半導体基板の表面に高い不純物濃度のＰ型半導体領域が配され、Ｐ型半導体領域の下部にはＮ型半導体領域が配されている。Ｎ型半導体領域はＮ型のエピタキシャル層に含まれるように配される。Ｐ型半導体領域とＮ型半導体領域とはＰＮ接合を構成し、ＰＮ接合には高い逆バイアス電圧が印加されている。

米国特許第９２０９３３６号明細書

特許文献１に記載のＳＰＡＤにおいて、電荷を検出する領域はＰＮ接合領域となる。電荷を検出する領域には、強電界が生じているため、強電界によってＰＮ接合間にトンネル効果が生じるおそれがある。トンネル効果によって生じた電荷は、電荷を検出する領域で偽信号として検出され、ノイズとなるおそれがある。このトンネル効果によって生じる電荷は、電荷を検出する領域の面積に比例して多くなる。

一方で、電荷を検出する領域の面積を小さくした場合には、トンネル効果によって生じる電荷を抑制することが可能である。しかし、電荷を検出する領域の面積を小さくすると、光検出効率が下がってしまうおそれがある。

そこで、本発明はノイズを抑制しつつ、光検出効率の低下を抑制することが可能な光検出装置を提供することを目的とする。

本発明は、第１面と、前記第１面と対向する第２面とを有する半導体基板と、
アバランシェダイオードを含む画素が、前記半導体基板に複数配された画素部と、を有する光検出装置であって、前記アバランシェダイオードは、第１の深さに配された第１導電型の第１半導体領域と、前記第１の深さよりも前記第１面に対して深い第２の深さに配された前記第１導電型と反対導電型である第２導電型の第２半導体領域と、で形成されるアバランシェ増幅領域と、前記第２の深さよりも前記第１面に対して深い第３の深さに配された前記第１導電型の第３半導体領域と、前記第２導電型の第４半導体領域を備え、前記画素部に配された複数の前記画素の各々を分離する分離部と、前記第１面に対して前記第３半導体領域よりも深い第４の深さに配され、前記第３半導体領域と接する前記第２導電型の第５半導体領域と、を有し、前記アバランシェ増幅領域の面積は前記第３半導体領域の面積よりも小さく、前記アバランシェ増幅領域の面積は前記第２半導体領域の面積よりも小さく、前記第４半導体領域は、前記第２半導体領域と電気的に接続し、前記第４半導体領域は、前記第５半導体領域と接していることを特徴とする。

本発明によれば、ノイズを抑制しつつ、光検出効率の低下を抑制することが可能となる。

アバランシェダイオードの断面模式図 アバランシェダイオードの平面模式図 アバランシェダイオードのポテンシャル図 光検出装置のブロック図 等価回路を含む画素のブロック図 アバランシェダイオードの断面模式図 アバランシェダイオードの平面模式図 アバランシェダイオードの製造方法 等価回路図 アバランシェダイオードの断面模式図 アバランシェダイオードの断面模式図 アバランシェダイオードの断面模式図 アバランシェダイオードの平面模式図 アバランシェダイオードの断面模式図 アバランシェダイオードの平面模式図 アバランシェダイオードの断面模式図 光検出システムのブロック図 光検出システムのブロック図 光検出システムのブロック図 アバランシェダイオードの断面模式図

図１～図３を用いて本実施形態における光検出装置について説明する。本実施形態の光検出装置はアバランシェダイオードを含む画素を有する。アバランシェダイオードで生じる電荷対のうち信号電荷として用いられる電荷の導電型を第１導電型と呼ぶ。また、第１導電型と反対導電型を第２導電型と呼ぶ。

図１は、本実施形態におけるアバランシェダイオードの断面模式図である。本実施形態のアバランシェダイオードは、半導体基板１５に配される。半導体基板１５は第１面と、第１面に対向する第２面を有する。例えば、第１面は半導体基板１５の表面であり、第２面は半導体基板１５の裏面である。本実施形態では、第１面から第２面へ向かって深さ方向とする。半導体基板１５の表面側には、トランジスタのゲート電極や多層配線構造が配される。

図１において、分離部１６に挟まれた領域に、第１導電型の第１半導体領域７１、第２半導体領域７６、第３半導体領域７４、第２導電型の第４半導体領域７２、第５半導体領域７５が配される。

第１の深さＸには、第１半導体領域７１および第２半導体領域７６が配される。第１半導体領域７１と第２半導体領域７６は接している。第２半導体領域７６は、第１半導体領域７１と分離部１６との間に配される。ここで、第１半導体領域７１および第２半導体領域７６が第１の深さＸに配されるとは、例えば、インプラされた不純物濃度が最も高い領域（ピーク）が第１の深さＸに配されることをいう。しかし、必ずしも、ピークが第１の深さＸに配されている必要はなく、設計誤差や製造誤差も許容される。

第１面に対して第１の深さＸよりも深い第２の深さＹには、第３半導体領域７４および第４半導体領域７２が配される。第３半導体領域７４と第４半導体領域７２は接している。

第１半導体領域７１は第３半導体領域７４の少なくとも一部と重なり、第２半導体領域７６は第４半導体領域７２の少なくとも一部と重なる。第４半導体領域７２は、第３半導体領域７４と分離部１６との間に配される。

第１面に対して第２の深さＹよりも深い第３の深さＺには、第５半導体領域７５が配される。第３半導体領域７４および第４半導体領域７２は第５半導体領域７５と重なる。

図２は平面模式図であり、図２（ａ）は第１の深さＸにおける平面模式図、図２（ｂ）は第２の深さＹにおける平面模式図を示す。

図２（ａ）に示すように、第１の深さＸにおいて、第１半導体領域７１は第２半導体領域７６に内包される。そして第２半導体領域７６は分離部１６に内包される。

図２（ｂ）に示すように、第２の深さＹにおいて、第３半導体領域７４は第４半導体領域７２に内包される。そして、第４半導体領域７２は分離部１６に内包される。図１、２から明らかなように、平面視において、第１半導体領域７１は第３半導体領域７４の少なくとも一部と重なり、第３半導体領域７４および第４半導体領域７２は第５半導体領域７５と重なる。さらに、第２半導体領域７６は第４半導体領域７２の少なくとも一部と重なる。

図３にアバランシェダイオードのポテンシャル図を示す。図３は、図１に示される断面図の線分ＪＫおよび線分ＧＨのポテンシャル分布の一例を示す。点線２０は、線分ＧＨのポテンシャル分布を示し、実線２１は、線分ＪＫのポテンシャル分布を示す。ここでは、信号電荷である電子からみたポテンシャルを示す。なお、信号電荷が正孔である場合にはポテンシャルの高低の関係が逆になる。

また図３において、深さＸ、Ｙ、Ｚ、Ｗは図１に示した各深さに対応しており、深さＷは深さＹと深さＺとの間の任意の深さである。

ＸＨレベルのポテンシャルの高さは第４半導体領域７２のポテンシャルの高さを示す。Ｈレベルのポテンシャルの高さは第３半導体領域７４のポテンシャルの高さを示す。Ｍレベルのポテンシャルの高さは第２半導体領域７６のポテンシャルの高さである。Ｌレベルのポテンシャルの高さは、第１半導体領域７１のポテンシャルの高さを示す。なお、ここでは第３半導体領域７４のポテンシャルの高さよりも第２半導体領域７６のポテンシャルの高さの方が低いとしたが逆でもよい。

点線２０は、深さＺにおいてＸＨレベルとＨレベルの間のポテンシャルの高さである。深さＺから深さＷに近づくと徐々にポテンシャルが下がる。そして、深さＷから深さＹに近づくと徐々にポテンシャルが上がり、深さＹではＸＨレベルとなる。深さＹから深さＸに近づくと徐々にポテンシャルが下がる。深さＸにおいて、Ｍレベルのポテンシャルとなる。

実線２１は、深さＺにおいてＸＨレベルとＨレベルの間のポテンシャルの高さとなる。深さＺから深さＹに近づくまで徐々にポテンシャルが下がる。深さＹに近づくと、ポテンシャルの高さが、急峻に下がり始め、深さＹのときに、Ｈレベルのポテンシャルの高さとなる。深さＹから深さＸに近づくまで、ポテンシャルの高さは急峻に下がる。そして、深さＸにおいてＬレベルのポテンシャルの高さとなる。

深さＺにおいて、点線２０と実線２１のポテンシャルはほぼ同じ高さとなっており、線分ＧＨおよび線分ＪＫで示す領域において半導体基板１５の第１面の側に向かって緩やかに低くなるポテンシャル勾配をもつ。そのため光検出装置において生じた電荷は、緩やかなポテンシャル勾配によって第１面の側に移動する。

深さＷから深さＹに近づくにつれて、実線２１では、緩やかに低くなるポテンシャル勾配をもち、電荷が第１面の側に移動する。一方で点線２０では、第１面に向かう電荷に対して、ポテンシャル障壁となるポテンシャル勾配が形成されている。このポテンシャル障壁（第４半導体領域７２）が、第５半導体領域７５から第２半導体領域７６に電荷が移動することを抑制する。このポテンシャル障壁に対して、線分ＧＨから線分ＪＫに移動する方向のポテンシャルが低いため、深さＷから深さＹにおいて、線分ＧＨに存在する電荷は、第１面に移動する過程で線分ＪＫの付近に移動しやすくなる。

線分ＪＫで示した領域付近に移動した電荷は、深さＹから深さＸにかけて、急峻なポテンシャル勾配、すなわち強電界によって加速され、加速された電荷が第１半導体領域７１に到達する。深さＹからＸの領域においてアバランシェ増幅が生じる。これに対し、線分ＧＨで示した領域においては、アバランシェ降伏を起こさない、もしくは線分ＪＫで示した領域、特に線分ＪＫの深さＹからＸの領域よりもアバランシェ降伏が起きにくいポテンシャル分布となっている。このような構造を実現する一例としては、第１半導体領域７１のポテンシャルの高さと第３半導体領域７４のポテンシャルの高さの差が、第２半導体領域７６のポテンシャルの高さと第４半導体領域７２のポテンシャルの高さの差よりも大きい構成とするのがよい。

このようなポテンシャル構造とすることにより、従来アバランシェダイオード全体においてアバランシェ降伏が起こる構成に比べて、上述したトンネル効果により生じるノイズ電荷を低減させることが可能となる。加えて本実施形態のアバランシェダイオードによれば感度の低下を招くこともない。それは、第５半導体領域７５のうち第４半導体領域７２に重なる領域に存在する信号電荷が、第３半導体領域７４を介して第１半導体領域に移動しやすいポテンシャル構造となっているためである。

具体的には第３半導体領域７４のポテンシャルの高さが、第４半導体領域７２のポテンシャルの高さよりも低いためである。つまり、第４半導体領域７２が第５半導体領域７５に存在する信号電荷に対するポテンシャルバリアとして機能し、結果として、第３半導体領域７４を介して、第１半導体領域７１に電荷が移動しやすくなるのである。

図３では、第３半導体領域７４がＰ型半導体領域である場合のポテンシャル構造を示したが、第３半導体領域７４がＮ型半導体領域である場合でも、位置Ｙにおけるポテンシャルの高さは、点線２０は実線２１よりも高くなる。また、第２半導体領域７６がＮ型半導体領域である場合のポテンシャル構造を示したが、第２半導体領域７６がＰ型半導体領域である場合でも、位置Ｙにおけるポテンシャルの高さは、点線２０は実線２１よりも高くなる。

なお、平面視において第１半導体領域７１のすべての領域が、第３半導体領域７４に重なる方がよい。このような構成によれば、第１半導体領域７１と第４半導体領域７２とのＰＮ接合が形成されない。そのため、第１半導体領域７１と第４半導体領域７２とのＰＮ接合においてアバランシェ増幅が生じ、トンネル効果によるノイズが生じることを抑制することが可能となる。

以下、本発明の実施形態を具体的な実施例を用いて説明する。各実施例では、信号電荷が電子である構成について説明するが、信号電荷が正孔である場合にも適用可能である。その場合には、各半導体領域およびポテンシャル関係が逆になる。

（実施例１）
図４から図９を用いて、本発明に適用可能な光検出装置の実施例を説明する。また、図１～図３と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略する。

図４は、本実施例の光検出装置１０１０のブロック図である。光検出装置１０１０は、画素部１０６、制御パルス生成部１０９、水平走査回路部１０４、列回路１０５、信号線１０７、垂直走査回路部１０３を有している。

画素部１０６には、画素１００が行列状に複数配されている。一つの画素１００は、光電変換素子１０１および画素信号処理部１０２から構成される。光電変換素子１０１は光を電気信号へ変換する。画素信号処理部１０２は、変換した電気信号を列回路１０５に出力する。

垂直走査回路部１０３は、制御パルス生成部１０９から供給された制御パルスを受け、各画素１００に制御パルスを供給する。垂直走査回路部１０３にはシフトレジスタやアドレスデコーダといった論理回路が用いられる。

信号線１０７は、垂直走査回路部１０３により選択された画素１００から出力された信号を電位信号として画素１００の後段の回路に供給する。

列回路１０５は、信号線１０７を介して各画素１００の信号が入力され、所定の処理を行う。所定の処理とは入力された信号のノイズ除去や増幅などを行い、センサ外部に出力する形に変換する処理である。例えば列回路には、パラレル－シリアル変換回路を有する。

水平走査回路部１０４は、列回路１０５で処理された後の信号を出力回路１０８へ順次出力するための制御パルスを列回路１０５に供給する。

出力回路１０８は、バッファアンプ、差動増幅器などから構成され、列回路１０５から出力された信号を光検出装置１０１０の外部の記録部または信号処理部に出力する。

図４において画素部１０６における画素１００の配列は１次元状に配されていてもよいし、単一画素のみから構成されていてもよい。また、垂直走査回路部１０３、水平走査回路部１０４、列回路１０５は、画素部１０６を複数の画素列をブロックに分けて、ブロック毎に配置してもよい。また、各画素列に配してもよい。

画素信号処理部１０２の機能は、必ずしも全ての画素１００に１つずつ設けられる必要はなく、例えば複数の画素１００によって１つの画素信号処理部１０２が共有され、順次信号処理が行われてもよい。また、画素信号処理部１０２は、光電変換素子１０１の開口率を高めるために、光電変換素子１０１と異なる半導体基板に設けられていてもよい。この場合、光電変換素子１０１と画素信号処理部１０２は、画素毎に設けられた接続配線を介して電気的に接続される。垂直走査回路部１０３、水平走査回路部１０４、信号線１０７および列回路１０５も上記のように異なる半導体基板に設けられていてもよい。

図５に本実施例における等価回路を含む画素１００のブロック図の一例を示す。図５において、一つの画素１００は光電変換素子１０１および画素信号処理部１０２を有する。

光電変換素子１０１は、光電変換部２０１と制御部２０２を有する。

光電変換部２０１は、光電変換により入射光に応じた電荷対を生成する。光電変換部２０１には、アバランシェダイオードが用いられる。

光電変換部２０１のカソードにはアノードに供給される電位ＶＬよりも高い電位ＶＨに基づく電位が供給される。そして光電変換部２０１のアノードとカソードには、光電変換部２０１がアバランシェダイオードとなるような逆バイアスがかかるように電位が供給される。このような逆バイアスの電位を供給した状態で光電変換することで、入射光によって生じた電荷がアバランシェ増幅を起こしアバランシェ電流が発生する。

なお、逆バイアスの電位が供給される場合において、アノードおよびカソードの電位差が降伏電圧より大きいときには、アバランシェダイオードはガイガーモード動作となる。ガイガーモード動作を用いて単一光子レベルの微弱信号を高速検出するフォトダイオードがＳＰＡＤである。

また、光電変換部２０１のアノードおよびカソードの電位差が、光電変換部２０１に生じた電荷がアバランシェ増幅を起こす電位差以上であって降伏電圧以下の電位差である場合には、アバランシェダイオードは線形モードになる。線形モードにおいて光検出を行うアバランシェダイオードをアバランシェフォトダイオード（ＡＰＤ）と呼ぶ。本実施例において、光電変換部２０１はどちらのアバランシェダイオードとして動作してもよい。なお、アバランシェ増幅を起こす電位差については後述する。

制御部２０２は、高い電位ＶＨを供給する電源電圧と光電変換部２０１に接続される。制御部２０２は、光電変換部２０１で生じたアバランシェ電流の変化を電圧信号に置き換える機能を有する。さらに制御部２０２は、アバランシェ増幅による信号増幅時に負荷回路（クエンチ回路）として機能し、光電変換部２０１に供給する電圧を抑制して、アバランシェ増幅を抑制する働きを持つ（クエンチ動作）。制御部２０２としては、例えば抵抗素子や、アバランシェ電流の増加を検出してフィードバック制御を行うことによりアバランシェ増幅を能動的に抑制する能動クエンチ回路を用いる。

画素信号処理部１０２は、波形整形部２０３、カウンタ回路２０９、選択回路２０６を有する。波形整形部２０３は、光子レベルの信号の検出時に得られる電圧変化を整形して、パルス信号を出力する。波形整形部２０３としては、例えばインバータ回路が用いられる。また、波形整形部２０３として、インバータを一つ用いた例を示したが、複数のインバータを直列接続した回路を用いてもよいし、波形整形効果があるその他の回路を用いてもよい。

波形整形部２０３から出力されたパルス信号は、カウンタ回路２０９によってカウントされる。カウンタ回路２０９には、例えばＮ－ｂｉｔカウンタ（Ｎ：正の整数）の場合、単一光子によるパルス信号を最大で約２のＮ乗個までカウントすることが可能である。カウントした信号は、検出した信号として保持される。また、駆動線２０７を介して制御パルスｐＲＥＳが供給されたとき、カウンタ回路２０９に保持された検出した信号がリセットされる。

選択回路２０６には、図４の垂直走査回路部１０３から駆動線２０８を介して制御パルスｐＳＥＬが供給され、カウンタ回路２０９と信号線１０７との電気的な接続、非接続を切り替える。選択回路２０６には、例えばトランジスタや、画素外に信号を出力するためのバッファ回路などを用いる。

なお、制御部２０２と光電変換部２０１との間や、光電変換素子１０１と画素信号処理部１０２との間にトランジスタ等のスイッチを配して、電気的な接続を切り替えてもよい。同様に、制御部２０２に供給される高い電位ＶＨまたは光電変換素子１０１に供給される低い電位ＶＬの電位の供給をトランジスタ等のスイッチを用いて電気的に切り替えてもよい。

複数の画素１００が行列状に配された画素部１０６において、カウンタ回路２０９のカウントを行ごとに順次リセットし、カウンタ回路２０９に保持された検出した信号を行ごとに順次出力するローリングシャッタ動作によって撮像画像を取得してもよい。

または、全画素行のカウンタ回路２０９のカウントを同時にリセットし、カウンタ回路２０９に保持された検出した信号を行ごとに順次出力するグローバル電子シャッタ動作によって撮像画像を取得してもよい。なお、グローバル電子シャッタ動作を行う場合には、カウンタ回路２０９のカウントを行う場合と、行わない場合を切り替える手段を設けたほうがよい。切り替える手段とは、例えば前述したスイッチである。

本実施例では、カウンタ回路２０９を用いて撮像画像を取得する構成を示した。しかし、カウンタ回路２０９の代わりに、時間・デジタル変換回路（Ｔｉｍｅ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ：以下、ＴＤＣ）、メモリを用いて、パルス検出タイミングを取得する光検出装置１０１０としてもよい。

このとき、波形整形部２０３から出力されたパルス信号の発生タイミングは、ＴＤＣによってデジタル信号に変換される。ＴＤＣには、パルス信号のタイミングの測定に、図４の垂直走査回路部１０３から駆動線を介して、制御パルスｐＲＥＦ（参照信号）が供給される。ＴＤＣは、制御パルスｐＲＥＦを基準として、波形整形部２０３を介して各画素から出力された信号の入力タイミングを相対的な時間としたときの信号をデジタル信号として取得する。

ＴＤＣの回路には、例えばバッファ回路を直列接続して遅延をつくるＤｅｌａｙ Ｌｉｎｅ方式、Ｄｅｌａｙ Ｌｉｎｅをループ状につないだＬｏｏｐｅｄ ＴＤＣ方式などを用いる。その他の方式を用いてもよいが、光電変換部２０１の時間分解能と同等以上の時間分解能を達成できる回路方式である方がよい。

ＴＤＣで得られたパルス検出タイミングを表すデジタル信号は、１つまたは複数のメモリに保持される。メモリが複数配された場合には、選択回路２０６に複数の信号を供給することで、メモリにおいて保持したデジタル信号を信号線１０７に出力する際に、メモリ毎に信号線１０７への出力を制御することが可能である。

図６、図７を用いて本実施例のアバランシェダイオードの断面模式図および平面模式図を説明する。なお、図６において、図１の第１半導体領域７１が配される領域には、Ｎ型半導体領域１が配され、図１の第２半導体領域７６が配される領域には、Ｎ型半導体領域６が配される。図６において、図１の第３半導体領域７４が配される領域には、Ｎ型半導体領域４が配され、図１の第４半導体領域７２が配される領域には、Ｐ型半導体領域２が配される。図６において、図１の第５半導体領域７５が配される領域には、Ｎ型半導体領域５が配される。

まず図６を用いて、分離部１６および分離部１６に挟まれた光電変換領域の断面構造について説明する。

複数の画素１００が配された半導体基板１５には、複数の画素１００の各々を分離する分離部１６が配されている。

分離部１６は第１面から深さ方向に向かって配されたＰ型の半導体領域によって構成されている。具体的には、分離部１６として、Ｐ型半導体領域３と、Ｐ型半導体領域７と、が、第１面から深さ方向にこの順に配され、接している。なお、Ｐ型半導体領域３は、Ｐ型半導体領域７と後述のＰ型半導体領域８と後述のＰ型半導体領域２と電気的に接続されている。

Ｐ型半導体領域３の不純物濃度は、Ｐ型半導体領域７とＰ型半導体領域８とＰ型半導体領域２の各々の不純物濃度よりも高い。これにより、例えばＰ型半導体領域７とコンタクトプラグ１７を接続するよりも、Ｐ型半導体領域３とコンタクトプラグ１７を接続する方が接触抵抗を低くすることが可能となる。

Ｎ型半導体領域１は、Ｎ型半導体領域６、Ｎ型半導体領域４、後述のＮ型半導体領域５よりも不純物濃度の高い領域である。このような不純物濃度にすることでＮ型半導体領域１に生じる空乏層の電界を強くすることが可能である。なお、Ｎ型半導体領域１には、分離部１６に対して逆バイアスとなる電位が供給される。

Ｎ型半導体領域４の不純物濃度は、Ｎ型半導体領域１の不純物濃度よりも低くする。これにより、Ｎ型半導体領域４の付近の電荷をＮ型半導体領域１に移動しやすくする。

Ｎ型半導体領域６の不純物濃度は、Ｎ型半導体領域１の不純物濃度よりも低くする。例えば、Ｎ型半導体領域１の不純物濃度は６．０×１０^１８［ａｔｍｓ／ｃｍ^３］以上の時にＮ型半導体領域６の不純物濃度は１．０×１０^１６［ａｔｍｓ／ｃｍ^３］以上、１．０×１０^１８［ａｔｍｓ／ｃｍ^３］以下とする。

なお、図６では、図１の第２半導体領域７６において、不純物濃度勾配を持たないＮ型半導体領域６が配される構成を示したが、図１において第２半導体領域７６が配される領域に配される半導体領域は不純物濃度勾配を有する領域であるほうがよい。Ｎ型半導体領域１とＰ型半導体領域３との間の領域を不純物濃度の勾配を有する構成にすることで、Ｎ型半導体領域６に不純物濃度の勾配を有さない場合に比して、Ｎ型半導体領域１とＰ型半導体領域３との間に生じ得る強電界が緩和される。

不純物濃度の勾配を有する領域について二つの例を説明する。一つ目の例は、Ｎ型半導体領域１から近い領域にＮ型半導体領域１の不純物濃度よりも低いＮ型半導体領域が配され、このＮ型半導体領域の不純物濃度よりも不純物濃度が低いＮ型半導体領域が、分離部１６から近い領域に配される場合である。二つ目の例は、Ｎ型半導体領域１から近い領域にＮ型半導体領域１の不純物濃度よりも低いＮ型半導体領域が配され、分離部１６から近い領域にＰ型半導体領域３よりも不純物濃度の低いＰ型半導体領域が配される場合である。具体的には、図２０に示すように、Ｐ型半導体領域３よりも不純物濃度の低いＰ型半導体領域２０００をＰ型半導体領域３とＮ型半導体領域６との間に設ける。

このように、Ｎ型半導体領域１とＰ型半導体領域３との間の領域を不純物濃度の勾配を有する構成にすることで、Ｎ型半導体領域６に不純物濃度の勾配を有さない場合に比して、Ｎ型半導体領域１とＰ型半導体領域３との間に生じ得る強電界が緩和される。

次に、Ｐ型半導体領域２の不純物濃度は、Ｐ型半導体領域７以下の不純物濃度とする。Ｐ型半導体領域２とＮ型半導体領域４とは、ＰＮ接合を形成する。このＰＮ接合によって、Ｎ型半導体領域４のすべての領域が空乏層領域となる。さらに、この空乏層領域がＮ型半導体領域１の一部の領域まで延在する。延在した空乏層領域に強電界が誘起される。この強電界により、Ｎ型半導体領域１の一部の領域まで延びた空乏層領域においてアバランシェ増幅が生じ、増幅された電荷に基づく電流が配線９から出力される。つまり、本実施例において光検出領域は、Ｎ型半導体領域１の一部の領域における空乏層領域となる。

なお、本実施例において、Ｎ型半導体領域４をＰ型領域ではなく、Ｎ型領域で構成しているのは、空乏層をよりＮ型半導体領域５の深部までより深く広げることにより、より深部からの電荷取得を可能とするためである。

また、仮にＮ型半導体領域６がＰ型半導体領域だとすると、このＰ型半導体領域とＮ型半導体領域１との間で空乏層領域が形成され、Ｐ型半導体領域とＮ型半導体領域１との間でアバランシェ増幅が生じる可能性がある。Ｐ半導体基板１５の第１面に接するほど空乏層領域が広がるとノイズが増加するため、本実施例ではＮ型半導体領域１はＮ型で構成されている。

さらに、Ｎ型半導体領域１、Ｎ型半導体領域４、Ｐ型半導体領域２の不純物濃度は、Ｎ型半導体領域１の一部に生じる空乏層領域においてアバランシェ増幅を起こす電位差を供給した際にＮ型半導体領域１のすべての領域が空乏化しない不純物濃度に設定する。これは、半導体基板１５の第１面に接するほど空乏層領域が広がると、半導体基板１５の第１面にノイズが生じるおそれがあるからである。一方で、Ｎ型半導体領域４のすべての領域は空乏化するような不純物濃度に設定する。

Ｎ型半導体領域４のすべての領域が空乏化する条件を数式１に示す。ここでは、Ｎ型半導体領域４の不純物濃度を不純物濃度Ｎｄとし、Ｐ型半導体領域２の不純物濃度を不純物濃度Ｎａとし、電気素量を電気素量ｑとする。さらに、半導体の誘電率を誘電率εとし、Ｎ型半導体領域４とＰ型半導体領域２のＰＮ接合間の電位差を電位差Ｖとし、Ｐ型半導体領域２に挟まれたＮ型半導体領域４の長さを長さＤとする。

Ｎ型半導体領域１のすべての領域が空乏化しない不純物濃度を例えばＮ型半導体領域１の不純物濃度は６．０×１０^１８［ａｔｍｓ／ｃｍ^３］以上とする。その場合に、これらの空乏化条件を満たすような不純物濃度とは、Ｐ型半導体領域２の不純物濃度は１．０×１０^１６［ａｔｍｓ／ｃｍ^３］以上である。また、Ｎ型半導体領域４の不純物濃度は、１．０×１０^１７［ａｔｍｓ／ｃｍ^３］以下である。ただし、これらの不純物濃度に限られない。

そして、延在した空乏層に誘起される深さ方向の電界が充分大きくなるように、Ｎ型半導体領域１および分離部１６の電位差を設定する。ここで、充分大きくなる電位差とは、電界の影響を受けた電荷がアバランシェ増幅を起こす電位差である。つまり光電変換部２０１がアバランシェダイオード（ＡＰＤまたはＳＰＡＤ）としての動作を実現するＮ型半導体領域１およびＰ型半導体領域３の電位差である。

具体的には、Ｎ型半導体領域１およびＰ型半導体領域２の電位差は６Ｖ以上である。このとき、上述したようにＮ型半導体領域１と電気的に接続されたＮ型半導体領域４のすべての領域が、空乏層領域となり、且つＮ型半導体領域１の一部の領域まで延在した空乏層領域に、アバランシェ増幅が生じるような強電界が生じる。

なお、上述した空乏化条件を満たすような不純物濃度を考慮すると、より好ましくは、Ｎ型半導体領域１およびＰ型半導体領域３の電位差は１０Ｖ以上であり、３０Ｖ以下である。このとき、例えば、Ｎ型半導体領域１には、１０Ｖ以上の電位が供給され、Ｐ型半導体領域３には０Ｖ以下の電位が供給される。ただし、電位差が６Ｖ以上となれば、これらの電位の値には限られない。

また、Ｐ型半導体領域２とＮ型半導体領域６との間に形成された空乏層が、Ｎ型半導体領域１まで広がり、アバランシェ増幅を生じさせる可能性もある。この場合、Ｎ型半導体領域１のすべての領域を空乏化させてしまうと、ノイズを発生させる可能性がある。そのため、Ｎ型半導体領域１のすべての領域を空乏化させないように、Ｎ型半導体領域１の不純物濃度を設定するのがよい。

ところで、本実施例は、電荷をＮ型半導体領域５で発生させ、Ｎ型半導体領域１で収集して読み出す。すなわち、第１導電型の半導体領域で発生した電荷を、第１導電型の半導体領域から読みだしている。

これに対して、米国特許第９２０９３３６号明細書に記載のデバイスは、Ｎ型のエピタキシャル層２で発生した電荷をＮ型のエピタキシャル層２とｐ型のアノード領域１４との界面でアバランシェ増幅させ、ｐ型のアノード領域１４から電荷を読み出している。すなわち、第１導電型の半導体領域で発生した電荷を、第２導電型の半導体領域から読み出している。この点においても、本実施形態は米国特許第９２０９３３６号明細書に記載されたデバイスとは異なる。

図６において、Ｐ型半導体領域２とＮ型半導体領域４を設けずに、不純物濃度が濃いＮ型半導体領域１のすぐ下部に、Ｎ型半導体領域１よりも不純物濃度の低いＮ型半導体領域５を配することを想定する。この場合、Ｎ型半導体領域５で電荷を発生させ、Ｎ型半導体領域１から電荷を読み出すことは可能であるが、本実施例と同等の電圧条件下でアバランシェ増幅させることは難しい。これは、Ｎ型半導体領域１およびＰ型半導体領域３の間に印加した電位差の大部分がＮ型半導体領域５の空乏層領域にかかることにより、Ｎ型半導体領域１近傍のアバランシェ増幅領域にかかる電位差が小さくなってしまうためである。他方、本実施例では、Ｎ型半導体領域５はＮ型半導体領域４と接する箇所を除いた各方位でＰ型半導体領域に囲まれるため、Ｎ型半導体領域５のポテンシャルはＮ型半導体領域１よりも、周囲のＰ型半導体領域に近いレベルとなる。すなわち、Ｐ型半導体領域２で基板深部への空乏層の過度な広がりを抑制することで、上記の印加する電位差の大部分をＮ型半導体領域１近傍のアバランシェ増幅領域に集中させることが可能となる。この結果、より低電圧で光電荷をアバランシェ増幅させることができる。

次に、Ｎ型半導体領域５の不純物濃度は、Ｎ型半導体領域４の不純物濃度以下の不純物濃度である。例えば、Ｎ型半導体領域５の不純物濃度は１．０×１０^１７［ａｔｍｓ／ｃｍ^３］以下である。「以下」であるため、Ｎ型半導体領域５の不純物濃度とＮ型半導体領域４の不純物濃度は同じであってもよい。また、少なくとも、Ｎ型半導体領域５の不純物濃度はＮ型半導体領域１の不純物濃度よりも少なければよい。

図６では、Ｎ型半導体領域５は一例として同一の不純物濃度からなる領域を示した。しかしＮ型半導体領域５は、半導体基板１５の第１面の側に電荷が移動するようなポテンシャル構造になるように不純物濃度の勾配を有していた方がよい。そのような不純物濃度の勾配とすることで、Ｎ型半導体領域１に電荷を移動しやすくすることが可能である。

また、半導体基板１５の第１面の側に電荷が移動するようなポテンシャル構造になるように不純物濃度の勾配を有する場合に、Ｎ型半導体領域５が配された領域において第１面の側がＮ型半導体領域であり、第２面の側がＰ型半導体領域となってもよい。

もしくは、Ｐ型半導体領域２の不純物濃度よりも不純物濃度が低いＰ型半導体領域が、Ｎ型半導体領域５の代わりに配されてもよい。その場合においても半導体基板１５の第１面の側に電荷が移動するようなポテンシャル構造になるように不純物濃度の勾配を有していた方がよい。

例えば、このＰ型半導体領域は、第１領域と、第１面に対して第１領域よりも深い位置に配された第２領域と、第１面に対して第２領域よりも深い位置に配された第３領域とを有する。そして、第１領域を第１不純物濃度、第２領域を第２不純物濃度、第３領域を第３不純物濃度とした時に、第１不純物濃度＜第２不純物濃度＜第３不純物濃度としてもよい。なお、第１不純物濃度は、Ｐ型半導体領域２の不純物濃度よりも低くなる。ここでは、Ｎ型半導体領域５の代わりに配したＰ型半導体領域を３つの領域に分けたが、この限りではない。

Ｐ型半導体領域８は、Ｎ型半導体領域５よりも深い位置に配されており、光電変換領域の深さを定義する。Ｎ型半導体領域５は、Ｐ型半導体領域２とＰ型半導体領域７とＰ型半導体領域８との各々とＰＮ接合を形成する。Ｐ型半導体領域８の不純物濃度は、Ｐ型半導体領域２の不純物濃度よりも高くする。これにより、Ｐ型半導体領域８の付近で生じた電荷は、第１面方向に移動しやすくなる。

Ｎ型半導体領域１にはコンタクトプラグ１８が接続され、コンタクトプラグ１８には配線９が接続される。またＰ型半導体領域３にはコンタクトプラグ１７が接続され、コンタクトプラグ１７には配線１０が接続される。そして、配線９または配線１０は、クエンチ動作を行うための抵抗素子などの制御部２０２に接続される。以下では、制御部２０２が配線９に接続されるものとして説明する。

図６では、コンタクトプラグ１７および配線１０が第１面の側に配されるものとして説明した。しかし、コンタクトプラグ１７および配線１０が第２面の側に配されてもよい。

コンタクトプラグ１７および配線１０が第２面の側に配される場合において、Ｐ型半導体領域８のうちコンタクトプラグ１７が配される領域の不純物濃度は、Ｐ型半導体領域７の不純物濃度よりも高い方がよい。つまりＰ型半導体領域３となる。このとき、第１面側に配されていたＰ型半導体領域３には、コンタクトプラグ１７が接続されなくなるため、不純物濃度をＰ型半導体領域７と同程度としたほうがよい。これにより、Ｐ型半導体領域３とＮ型半導体領域１との間に生じる電界を緩和することが可能となる。

また、分離部１６が第１面側に絶縁分離部を有する場合においても、コンタクトプラグ１７および１０は、第２面側に配される。このとき、分離部１６は、第１面から深さ方向に絶縁分離部、Ｐ型半導体領域７、Ｐ型半導体領域３の順に重なるように接して配される。

次に図７を用いて、図６の断面構造の任意の深さにおける分離部１６および分離部１６に挟まれた光電変換領域の平面構造について説明する。図７では各半導体領域の境界を円形で描いているが、これに限られない。

図７（ａ）は、図６の深さＸにおける線分ＡＢの平面模式図を示す。Ｎ型半導体領域１は、Ｎ型半導体領域６に内包される。Ｎ型半導体領域６は、Ｐ型半導体領域３に内包される。また、Ｎ型半導体領域６の面積は、Ｎ型半導体領域１の面積よりも大きい。

図７（ｂ）は、図６の深さＹにおける線分ＣＤの平面模式図を示す。Ｎ型半導体領域４は、Ｐ型半導体領域２に内包される。Ｐ型半導体領域２は、Ｐ型半導体領域３に内包される。

図７（ｃ）は、図６の深さＺにおける線分ＥＦの平面模式図を示す。Ｎ型半導体領域５は、Ｐ型半導体領域７に内包される。

なお、図７（ｂ）と図７（ｃ）を重ねたとき、平面視においてＮ型半導体領域４およびＰ型半導体領域２は、Ｎ型半導体領域５と重なる。

また、図７（ａ）と図７（ｂ）を重ねたとき、平面視においてＮ型半導体領域１は、Ｎ型半導体領域４の少なくとも一部の領域と重なり、Ｎ型半導体領域６はＰ型半導体領域２の少なくとも一部と重なる。

次に図８を用いて、図６に示した断面模式図における、アバランシェダイオードの製造方法を説明する。特に順番に関して説明のない工程に関しては適宜順序を入れ替えてもよい。また図８にて説明を省略する工程に関しては周知の製造方法を適用することが可能である。

図８（ａ）に示すように、半導体基板１５の第１面に対する法線方向から、Ｎ型半導体領域５となる領域にＰ型の不純物イオン注入（以下、イオン注入）を行う。これにより、半導体基板１５の第１面に対して深い位置にＰ型半導体領域８を形成する。

次に図８（ｂ）に示すように、半導体基板１５の第１面にマスク７７を形成する。マスク７７には、開口部３０を有する。そして、半導体基板１５の第１面に対して法線方向から、Ｐ型のイオン注入を行うことでＰ型半導体領域３およびＰ型半導体領域７を、第１面からこの順に配されるように形成する。このとき、Ｐ型半導体領域７とＰ型半導体領域８の一部が接続する。また、Ｐ型半導体領域７の不純物濃度よりもＰ型半導体領域３の不純物濃度が高くなるようにする。具体的には例えば、異なるイオン注入エネルギーで複数回イオン注入を行うなどの方法がある。

次にマスク７７を除去し、マスク７８を配する。マスク７８は、開口部３２を有する。そして、図８（ｃ）に示すように、半導体基板１５の第１面に対して法線方向に平行な方向から、Ｐ型のイオン注入を行うことでＰ型半導体領域２となる領域を形成する。その後、Ｐ型半導体領域２となる領域を形成するために行ったＰ型のイオン注入を行った位置よりも第１面に対して浅い位置にＮ型のイオン注入を行いＮ型半導体領域６となる領域を形成する。ここでは、Ｐ型半導体領域２となる領域を形成した後に、Ｎ型半導体領域６となる領域を形成したが逆でもよい。

次にマスク７８を除去し、マスク７３を配する。マスク７３は開口部３３を有する。図８（ｄ）に示すように、半導体基板１５の第１面に対する法線方向に平行な方向から、Ｐ型半導体領域２となる領域が配される深さにＮ型のイオン注入を行うことで、Ｐ型半導体領域２となる領域の一部にＮ型半導体領域４を形成する。

この後、半導体基板１５の第１面に対して法線方向に平行な方向から、半導体基板１５の第１面の側にＮ型のイオン注入を行うことでＮ型半導体領域１を形成する。ここでは、Ｎ型半導体領域４を先に形成したが、Ｎ型半導体領域１を先に形成してもよい。

このように、同じ導電型の不純物イオンを用いてイオン注入を行った場合には、入射面である第１面に対して浅い位置へのイオン注入時よりも、第１面に対して深い位置へのイオン注入時の方が、第１面に対する平行な方向への不純物イオンの拡散が大きくなる。つまり、同一マスクを用いてイオン注入を行った場合に、Ｎ型半導体領域１は、平面視でＮ型半導体領域４に内包される。

なお、Ｎ型半導体領域１とＮ型半導体領域４とを形成するために注入する不純物イオンとして、異なる熱拡散係数を有する不純物イオンを用いてもよい。このような構成によれば、Ｎ型半導体領域１およびＮ型半導体領域４が配される領域における、ポテンシャル設計の自由度が向上する。

図８（ｄ）において、Ｎ型半導体領域１およびＮ型半導体領域４を形成する際に、異なるマスクを用いてイオン注入した場合には、位置ズレが生じ、非対称な電界分布が生じることでトンネル効果が生じるおそれがある。一方で本実施例の製造方法によれば、同一マスクを用いてＮ型半導体領域１およびＮ型半導体領域４を形成するため、両半導体領域の位置ズレを抑制することが可能であり、位置ズレにより生じ得るトンネル効果を抑制することが可能となる。

次に図９を用いて、本実施例の制御部２０２について説明する。本実施例において制御部２０２は、二つの構成を有する。一つ目の構成は図９（ａ）に示すように光電変換部２０１の高い電位ＶＨが供給されるカソードの側に制御部２０２が配される構成である。二つ目の構成は、図９（ｂ）に示すように光電変換部２０１の低い電位ＶＬが供給されるアノードの側に制御部２０２が配される構成である。

図９（ａ）および図９（ｂ）の構成において、アバランシェ電流により波形整形部２０３の入力電位が変化してから、制御部２０２による電圧降下によって光電変換部２０１の初期状態のバイアスに復帰するまでには一定の時間が必要である。このように、一度電荷を検出してから、次に電荷を検出することが可能なバイアス状態に戻るまでの期間をＤｅａｄ ｔｉｍｅという。このＤｅａｄ ｔｉｍｅが短いほど、時間あたりにカウントできる電荷の数が増加し、光検出装置としてのダイナミックレンジが大きくなる。

例として、制御部２０２が抵抗素子である場合には、本実施例のアバランシェダイオードのＤｅａｄ ｔｉｍｅ（τｄ［ｓ］）は抵抗（Ｒ［Ω］）と、入力端子の容量（Ｃ［Ｆ］）、の積で決まる。以下の数式で、光電変換部２０１のＰＮ接合容量はＣｐｄ、光電変換部２０１のウエルの容量はＣｗ、配線・拡散層の寄生容量はＣで示す。

図９（ａ）の場合には、Ｄｅａｄ ｔｉｍｅは、数式２で求められる。
τｄ＝Ｒ（Ｃｐｄ＋Ｃ） …（数式２）
図９（ｂ）の場合には、Ｄｅａｄ ｔｉｍｅは、数式３で求められる。
τｄ＝Ｒ（Ｃｐｄ＋Ｃｗ＋Ｃ） …（数式３）

光電変換部２０１のＰＮ接合容量Ｃｐｄは、アバランシェ増幅を生じさせるために強電界を誘起する光検出領域のＰＮ接合容量である。そのため、ＰＮ接合容量Ｃｐｄは、光検出領域の面積に比例して変化する。つまり、光検出効率をあげるために光検出領域の面積が大きくなると、ＰＮ接合容量Ｃｐｄが大きくなり、Ｄｅａｄ ｔｉｍｅが増加する。その結果、ダイナミックレンジが低下してしまう。

すなわち、光検出効率とダイナミックレンジはトレードオフ関係となっている。一方、本実施例の画素構造によれば、光電変換領域の面積を大きく確保しながら、光検出領域の面積を小さくすることができる。そのため、Ｃｐｄを低減し、Ｄｅａｄ ｔｉｍｅを低減することができる。結果として、高い光検出効率と高いダイナミックレンジを両立することが可能である。

本実施例の画素構造によるダイナミックレンジの向上効果は、図９の（ｂ）よりも図９（ａ）の構成の方が顕著にあらわれる。例えば、従来のＳＰＡＤ構造に対する本実施例のＳＰＡＤ構造のＣｐｄの比をＡ（０＜Ａ＜１）とすると、図９（ａ）と図９（ｂ）のそれぞれの回路方式におけるダイナミックレンジの向上率Δはそれぞれ数式４、数式５で表される。
Δ１＝（１－Ａ）Ｃｐｄ／（ＡＣｐｄ＋Ｃ） …（数式４）
Δ２＝（１－Ａ）Ｃｐｄ／（ＡＣｐｄ＋Ｃｗ＋Ｃ） …（数式５）

数式４および数式５において、ダイナミックレンジがＤｅａｄ ｔｉｍｅに反比例することを利用して計算した。上式から、常にΔ１＞Δ２が満たされることがわかる。

以上のことから、本実施例の構成において図９（ａ）、図９（ｂ）を適応した際にダイナミックレンジの向上率は、図９（ａ）の方が図９（ｂ）より原理的に高くなる。

ここまでは制御部２０２を抵抗素子として説明したが、能動クエンチ回路の場合でも、同様である。

以上から、本実施例の画素に対する制御部２０２は、光電変換部２０１のアノードの側に配する場合よりもカソードの側に配する場合の方がダイナミックレンジの向上効果を大きくすることが可能である。

本実施例の構成によれば、電荷が移動する経路を形成することで光検出効率の低下を抑制することが可能となる。つまり、光検出効率の低下を抑制しながら、ノイズを低減することが可能となる。

（実施例２）
図１０は、本実施例におけるアバランシェダイオードの断面模式図である。図４、図５、図８、図９は、実施例１と同様である。また、図１～図９と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略する。図１０は、図６においてＮ型半導体領域４が配された領域にＰ型半導体領域２４が配されている点で異なる。

図１０において、Ｎ型半導体領域１とＰ型半導体領域２４とはＰＮ接合を構成する。また、Ｐ型半導体領域２４には、Ｐ型半導体領域２を介してＰ型半導体領域３に電気的に接続されている。そのため、Ｐ型半導体領域２４の電位は、Ｎ型半導体領域１と逆バイアスの電位となる。そして、Ｎ型半導体領域１とＰ型半導体領域２４とのＰＮ接合領域には強電界誘起される。この強電界によりＰＮ接合領域においてアバランシェ増幅が生じ、増幅した電荷に基づく電流が配線９または１０から出力される。つまり、本実施例において光検出領域は、Ｎ型半導体領域１とＰ型半導体領域２４とのＰＮ接合領域となる。このように構成すれば、実施例１よりも、アバランシェ増幅を生じさせるために必要な電位差を小さくすることができる。すなわち、実施例１におけるＮ型半導体領域１とＰ型半導体領域３との電位差よりも、本実施例におけるＮ型半導体領域１とＰ型半導体領域３との電位差を小さくすることができる。

図１０において、Ｐ型半導体領域２４の不純物濃度は、Ｐ型半導体領域２の不純物濃度およびＰ型半導体領域７の不純物濃度よりも低い。そのため、本実施例においても前述した図３のようなポテンシャル関係が成り立つ。

Ｎ型半導体領域１の不純物濃度は、ＰＮ接合間にアバランシェ増幅を起こす電位を供給した際に、前述したようにＮ型半導体領域１のすべての領域が空乏化しない不純物濃度に設定する。

本実施例において、Ｎ型半導体領域１のすべての領域が空乏化しない不純物濃度とは、例えば、Ｎ型半導体領域１の不純物濃度は６．０×１０^１８［ａｔｍｓ／ｃｍ^３］以上である。そして、Ｐ型半導体領域２４の不純物濃度は１．０×１０^１７［ａｔｍｓ／ｃｍ^３］以下である。これは、半導体基板１５の第１面に接するほど空乏層領域が広がると、半導体基板１５の第１面にノイズが生じるおそれがあるからである。ただし、これらの不純物濃度に限られない。

なお、上述の光電変換部２０１がアバランシェダイオード（ＡＰＤまたはＳＰＡＤ）としての動作を実現する際のＮ型半導体領域１およびＰ型半導体領域２４の電位差は、具体的には、６Ｖ以上である。

上述した不純物濃度関係を考慮すると、より好ましくは、Ｎ型半導体領域１およびＰ型半導体領域２４の電位差が１０Ｖ以上である。このとき、例えば、Ｎ型半導体領域１には、１０Ｖ以上の電位が供給され、Ｐ型半導体領域２４にはＰ型半導体領域２を介して０Ｖ以下の電位が供給される。ただし、電位差が６Ｖ以上であれば、これらの電位には限られない。

なお、本実施例において、図８に示した製造方法を適応する際には、図８（ｄ）において、Ｐ型半導体領域２となる領域の一部の領域の不純物濃度を局所的に低下させる程度のＮ型のイオン注入を行うことで、Ｐ型半導体領域２４を形成する。

本実施例においても、実施例１と同様の効果を有する。

（実施例３）
図１１は、本実施例におけるアバランシェダイオードの断面模式図である。図１～図１０と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略する。

図１１は、第１面に対して平行な方向に、分離部１６から近い領域のポテンシャルの高さよりも、分離部１６から遠い領域のポテンシャルの高さの方が低くなる点で、図６のＮ型半導体領域５が配された領域のポテンシャルと異なる。

図１１において、第１面に対して平行な方向において、分離部１６に近い領域にはＮ型半導体領域２８が配され、分離部１６に遠い領域にはＮ型半導体領域２７が配されている。

本実施例では、Ｎ型半導体領域２８のポテンシャルの高さよりもＮ型半導体領域２７のポテンシャルの高さの方が低くなるような不純物濃度関係にすることで、Ｎ型半導体領域２８からＮ型半導体領域２７に電荷が移動しやすくしている。

つまり、第１面に対して平行な方向において、分離部１６に対して近い領域（Ｎ型半導体領域２８）のポテンシャルの高さよりも、前記分離部に対して遠い領域（Ｎ型半導体領域２７）のポテンシャルの高さの方が低い。

そのため、Ｎ型半導体領域２８の不純物濃度は、Ｎ型半導体領域２７の不純物濃度よりも低いほうがよい。そして、光検出領域へのポテンシャルの勾配を形成するためにＮ型半導体領域２７の不純物濃度は、Ｎ型半導体領域４の不純物濃度よりも低くする。

なお、Ｎ型半導体領域２７の代わりにＰ型半導体領域を配した場合には、代わりに配されたＰ型半導体領域の不純物濃度よりも不純物濃度が高いＰ型半導体領域をＮ型半導体領域２８の代わりに配する。

このような構成によれば、分離部１６が配されている位置からＮ型半導体領域２７が配されている位置へ向かう方向を面内方向とした時に、面内方向に電荷が移動するような不純物分布とすることで、面内方向の電界が誘起される。この電界により、半導体基板１５の深部で生じた電荷が、面内方向に移動する。

このような構成によれば、例えば、半導体基板１５の深い位置で生じた電荷の光検出領域に移動するまでにかかる時間を短くすることが可能となる。

さらに、前述したように半導体基板１５の第１面の深い位置から浅い位置に電荷が移動しやすいポテンシャルにした方がよい。そのようなポテンシャル関係とすることで、さらに光検出領域への電荷の移動にかかる時間を減らすことが可能である。

本実施例は、すべての実施例に適用可能である。

（実施例４）
図１２は、本実施例におけるアバランシェダイオードの断面模式図である。図１～図１１と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略する。

図１２は、深さの異なるＰ型半導体領域２ＢおよびＰ型半導体領域２Ａによって構成されている点で図６のＰ型半導体領域２と異なる。

図１２において、Ｐ型半導体領域２は、Ｐ型半導体領域２ＡとＰ型半導体領域２Ｂを有する。Ｐ型半導体領域２Ａは、第１の深さＸにおいてＮ型半導体領域６と、分離部１６を構成するＰ型半導体領域３との間に配される。Ｐ型半導体領域２Ｂは、第２の深さＹにおいてＮ型半導体領域５とＮ型半導体領域４との間に配される。Ｐ型半導体領域２Ａの一部の領域は、Ｎ型半導体領域５と接し、Ｐ型半導体領域２Ａの他の領域はＰ型半導体領域２Ｂと接する。

次に図１３を用いて、図１２の断面構造の任意の深さにおける分離部１６および分離部１６に挟まれた光電変換領域の平面構造について説明する。図１３では各半導体領域の境界を円形で描いているが、これに限られない。なお、深さＺにおける線分ＥＦの平面模式図は、図７（ｃ）と同様であるため省略する。

図１３（ａ）は、図１２の第１の深さＸにおける線分ＡＢの平面模式図を示す。Ｎ型半導体領域１は、Ｎ型半導体領域６に内包される。Ｎ型半導体領域６は、Ｐ型半導体領域２Ａに内包される。Ｐ型半導体領域２ＡはＰ型半導体領域３に内包される。

図１３（ｂ）は、図１２の第２の深さＹにおける線分ＣＤの平面模式図を示す。Ｎ型半導体領域４は、Ｐ型半導体領域２Ｂに内包される。Ｐ型半導体領域２Ｂは、Ｎ型半導体領域５に内包される。Ｎ型半導体領域５はＰ型半導体領域３に内包される。

図１３（ａ）と図１３（ｂ）とを重ねたとき、Ｐ型半導体領域２Ａは、Ｐ型半導体領域２ＢおよびＮ型半導体領域５と重なる。

本実施例の構成によれば、図６の第２の深さＹにおいてＰ型半導体領域２が配された領域の一部の領域をＮ型半導体領域５にすることが可能である。これにより、特に表面照射型とした時に短波長の光検出効率を高くすることが可能である。

本実施例は、すべての実施例に適用可能である。

（実施例５）
図１４は、本実施例におけるフォトダイオードの断面模式図である。図１～図１３と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略する。図１４は、図６に対してＮ型半導体領域１およびＮ型半導体領域４が複数配されている点で異なる。

図１４では、Ｎ型半導体領域１およびＮ型半導体領域４がそれぞれ二つずつ配される構成を示すが、それぞれ複数配されていれば二つに限られない。

Ｎ型半導体領域１Ａは、Ｎ型半導体領域６に挟まれている。同様にＮ型半導体領域１Ｂは、Ｎ型半導体領域６に挟まれている。

Ｎ型半導体領域４Ａは、Ｐ型半導体領域２に挟まれている。同様にＮ型半導体領域４ＢはＰ型半導体領域２に挟まれている。

次に図１５を用いて、図１４の断面構造の任意の深さにおける分離部１６および分離部１６に挟まれた光電変換領域の平面構造について説明する。図１５では各半導体領域の境界を円形で描いているが、これに限られない。なお、深さＺにおける線分ＥＦの平面模式図は、図７（ｃ）と同様であるため省略する。

図１５（ａ）は、図１４の深さＸにおける線分ＡＢの平面模式図を示す。Ｎ型半導体領域１ＡおよびＮ型半導体領域１Ｂは、それぞれＮ型半導体領域６に内包される。Ｎ型半導体領域６は、Ｐ型半導体領域３に内包される。Ｎ型半導体領域６の面積は、Ｎ型半導体領域１ＡおよびＮ型半導体領域１Ｂの面積よりも大きい。

図１５（ｂ）は、図１４の深さＹにおける線分ＣＤの平面模式図を示す。Ｎ型半導体領域４ＡおよびＮ型半導体領域４Ｂは、それぞれＰ型半導体領域２に内包される。Ｐ型半導体領域２は、Ｐ型半導体領域７に内包される。

なお、図１５（ｂ）と図７（ｃ）を重ねたとき、Ｎ型半導体領域４Ａ、Ｎ型半導体領域４ＢおよびＰ型半導体領域２は、Ｎ型半導体領域５と重なる。

また、図１５（ａ）と図１５（ｂ）を重ねたとき、平面視においてＮ型半導体領域１Ａは、Ｎ型半導体領域４Ａの少なくとも一部の領域と重なる。平面視においてＮ型半導体領域１Ｂは、Ｎ型半導体領域４Ｂの少なくとも一部の領域と重なる。前述したように、平面視において、Ｎ型半導体領域１のすべての領域が、平面視でＮ型半導体領域４に内包されるように重なる方がよい。

なお、図１５（ａ）と図１５（ｂ）を重ねた時、Ｎ型半導体領域６は、Ｐ型半導体領域２の少なくとも一部と重なる。

本実施例の構成によれば、複数の箇所に配されたＮ型半導体領域１とＮ型半導体領域４によって、光電変換領域中で発生した電荷の光検出領域までの平均移動距離を短縮することが可能となる。そのため、光電変換領域の深い位置で生じた電荷の電荷検出までにかかる時間を短縮することが可能となる。

本実施例は、すべての実施例に適用可能である。

（実施例６）
図１６は、本実施例におけるアバランシェダイオードおよび制御部の断面模式図である。図１～図１５と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略する。

図１６では、光電変換部２０１と制御部２０２とが異なる半導体基板に配されている。光電変換部２０１を構成するアバランシェダイオードの構成は実施例１と同様である。半導体基板１５には、光電変換部２０１が複数配され、ここでは例として２つのアバランシェダイオードが配された構成を示す。半導体基板１１０２には、制御部２０２と、制御部２０２に接続された配線１１０７が配される。ここでは、半導体基板１１０２に、制御部２０２および配線１１０７が配される構成を示したが、その他の回路が配されていてもよい。

本実施例のアバランシェダイオードは、裏面照射型の構成である。また、光はＮ型半導体領域５からＮ型半導体領域１に向かう方向に入射される。このとき、光はマイクロレンズ１１０３、カラーフィルタ１１０４を通ってＮ型半導体領域５に入射される。

前述したようにＮ型半導体領域５で光電変換され、生じた電荷は、Ｎ型半導体領域４を通り、Ｎ型半導体領域１に移動する。Ｎ型半導体領域１と、Ｐ型半導体領域２とＮ型半導体領域４との間に生じる空乏層と、の間の電界によって、アバランシェ増幅が生じ、配線９に電流が流れる。

配線９は、接続部１１０５を介して、別途作成した半導体基板１１０２に設けられた制御部２０２に接続される。

アバランシェダイオードごとに検出した信号は、半導体基板１１０２の画素領域の周辺に設けられた走査回路などによって信号の処理が行われる。なお、走査回路は、半導体基板１５および半導体基板１１０２と異なる半導体基板に配されてもよい。

本実施例の構成によれば、アバランシェダイオードが配された半導体基板１５に対して異なる半導体基板１１０２を積層している。そして積層した半導体基板１１０２に、制御部２０２などの処理回路を配することによって、アバランシェダイオードの開口率を高め、光検出効率を向上することが可能となる。

なお、本実施例において、各アバランシェダイオードにマイクロレンズ１１０３を配する場合、マイクロレンズ１１０３の光軸が、平面視でＮ型半導体領域４に内包されるような位置関係とするほうがよい。例えば光電変換素子１０１の中央部において垂直光が入射する場合、Ｎ型半導体領域５の内部での信号電荷の発生確率の分布は、マイクロレンズ１１０３の光軸付近で最大となる。ここで、マイクロレンズの光軸とは、平面視でマイクロレンズの中心を通る、半導体基板１５に垂直な軸である。

本実施例の構成にように、マイクロレンズ１１０３の光軸がＮ型半導体領域４に平面的に内包されていれば、Ｎ型半導体領域５において、平面視でＮ型半導体領域４に近い位置で電荷が生じやすくなる。そして、平面的に遠い位置で生じる電荷の発生確率を低減することが可能となり、半導体基板１５の第１面に対して浅い位置で生じた電荷と、深い位置で生じた電荷とで、光検出領域で電荷検出するまでの時間分解能の低下を抑制することが可能となる。

なお、本実施例では裏面照射型のフォトダイオード構成をとるが、表面照射型であっても本実施例による効果、すなわち高光検出効率と低ＤＣＲの両立を実現することができる。ただし、本実施例では、光電変換部を裏面の側に形成する構成をとるため、表面照射型の場合と比べ裏面照射型の場合の方が、基板の最表面付近（光入射の側）で発生した電荷を高効率で検出できる。すなわち、短波長から長波長までブロードな波長帯で高い光検出効率を実現できるという点から、本実施例の光電変換部２０１は裏面照射型とする方が好ましい。

本実施例は、すべての実施例に適用可能である。

（実施例７）
本実施例では、各実施例の光検出装置１０１０を用いた光検出システムの一例を説明する。図１７を用いて光検出システムの一例である不可視光検出システムおよびＰＥＴ等の医療診断システムについて説明する。図１～図１６と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略する。なお、本実施例の画素１００は、図５のカウンタ回路２０９の代わりにＴＤＣとメモリを有する。ここでは、ＴＤＣをＴＤＣ２０４とし、メモリをメモリ２０５として説明する。

図１７は、不可視光検出システムの構成を説明するブロック図である。不可視光検出システムは、波長変換部１２０１、データ処理部１２０７を有し、光検出装置１０１０を複数有する。

照射物１２００は、不可視光となる波長帯の光を照射する。波長変換部１２０１は、照射物１２００から照射された不可視光となる波長帯の光を受光し、可視光を照射する。

波長変換部１２０１から照射された可視光が入射された光電変換部２０１は光電変換し、制御部２０２、波形整形部２０３、ＴＤＣ２０４を介して、光検出装置１０１０は光電変換した電荷に基づく信号に基づくデジタル信号をメモリ２０５に保持する。複数の光検出装置１０１０は、一つの装置として形成されていてもよいし複数の装置が配列することで形成されてもよい。

複数の光検出装置１０１０のメモリ２０５で保持された複数のデジタル信号は、データ処理部１２０７によって信号処理が行われる。ここでは、信号処理手段として複数のデジタル信号から得られる複数の画像の合成処理を行う。

次に不可視光検出システムの具体的な例としてＰＥＴ等の医療診断システムの構成について説明する。

照射物１２００である被験者は、生体内から放射線対を放出する。波長変換部１２０１は、シンチレータを構成し、シンチレータは、被験者から放出された放射線対が入射すると可視光を照射する。

シンチレータから照射された可視光が入射された光電変換部２０１は光電変換し、制御部２０２、波形整形部２０３、ＴＤＣ２０４を介して、光検出装置１０１０は光電変換した電荷に基づく信号に基づくデジタル信号をメモリ２０５に保持する。つまり、光検出装置１０１０は、被験者から放出された放射線対の到達時間を検出するために配され、シンチレータから照射された可視光を検出し、デジタル信号をメモリ２０５に保持する。

複数の光検出装置１０１０のメモリ２０５で保持されたデジタル信号は、データ処理部１２０７において信号処理される。ここでは、信号処理手段として複数のデジタル信号から得られる複数の画像を用いて画像再構成などの合成処理を行い、被験者の生体内の画像の形成を行う。

（実施例８）
本実施例では、各実施例の光検出装置１０１０を用いた光検出システムの一例を説明する。図１～図１６と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略する。

図１８では、光検出システムの一例である距離検出システムついて説明する。なお、本実施例の画素１００は、図５のカウンタ回路２０９の代わりにＴＤＣとメモリを有する。ここでは、ＴＤＣをＴＤＣ２０４とし、メモリをメモリ２０５として説明する。

図１８を用いて、本実施例の距離検出システムのブロック図の一例を説明する。距離検出システムは、光源制御部１３０１、発光部１３０２、光学部材１３０３、光検出装置１０１０、距離算出部１３０９を有している。

光源制御部１３０１は発光部１３０２の駆動を制御する。発光部１３０２は、光源制御部１３０１から信号を受けた際に、撮影方向に対して短パルス（列）の光を照射する。

発光部１３０２から照射された光は、被写体１３０４に反射する。反射光は光学部材１３０３を通して、光検出装置１０１０の光電変換部２０１で受光し、光電変換された電荷に基づく信号が波形整形部２０３を介してＴＤＣ２０４に入力される。

ＴＤＣ２０４は、光源制御部１３０１から得られる信号と、波形整形部２０３から入力された信号とを比較する。そして、発光部１３０２がパルス光を発光してから被写体１３０４を反射した反射光を受光するまでの時間を高精度にデジタル変換する。ＴＤＣ２０４から出力されたデジタル信号は、メモリ２０５に保持される。

距離算出部１３０９は、メモリ２０５に保持された複数回測定分のデジタル信号を元に、光検出装置から被写体までの距離を算出する。この距離検出システムは例えば車載に適用することができる。

次に、図５のカウンタ回路２０９を用いた場合の光検出システムの一例を図１９に示す。図１９では、光検出システムの一例である車載カメラに関する光検出システムについて説明する。

光検出システム１０００は、本発明に係る測距画素および撮像画素を含む光検出システムである。光検出システム１０００は、光検出装置１０１０により取得した複数のデジタル信号に対し、画像処理を行う画像処理部１０３０を有する。さらに、光検出システム１０００は、画像処理部１０３０により取得した複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部１０４０を有する。

また、光検出システム１０００は、算出された視差に基づいて対象物までの距離を算出する距離計測部１０５０と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部１０６０と、を有する。ここで、視差算出部１０４０や距離計測部１０５０は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。

衝突判定部１０６０はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などによって実現されてもよい。さらに、これらの組合せによって実現されてもよい。

光検出システム１０００は車両情報取得装置１３１０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光検出システム１０００は、衝突判定部１０６０での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ１４１０と接続されている。

また、光検出システム１０００は、衝突判定部１０６０での判定結果に基づいて、ドライバーへ警報を発する警報装置１４２０とも接続されている。例えば、衝突判定部１０６０の判定結果として衝突可能性が高い場合、制御ＥＣＵ１４１０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置１４２０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施例では車両の周囲、例えば前方または後方を光検出システム１０００で撮像する。図１９（Ｂ）に、車両前方を撮像する場合の光検出システムを示した。また、上記では、他の車両と衝突しない制御を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、光検出システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

１ Ｎ型半導体領域（第１半導体領域）
２ Ｐ型半導体領域（第７半導体領域）
３ Ｐ型半導体領域（第６半導体領域）
４ Ｎ型半導体領域
５ Ｎ型半導体領域（第３半導体領域）
６ Ｎ型半導体領域
７ Ｐ型半導体領域（第４半導体領域）
８ Ｐ型半導体領域（第５半導体領域）
１５ 半導体基板
１６ 分離部
２４ Ｐ型半導体領域（第２半導体領域）

Claims (15)

1. 第１面と、前記第１面と対向する第２面とを有する半導体基板と、
   アバランシェダイオードを含む画素が、前記半導体基板に複数配された画素部と、を有する光検出装置であって、
   前記アバランシェダイオードは、
   第１の深さに配された第１導電型の第１半導体領域と、前記第１の深さよりも前記第１面に対して深い第２の深さに配された前記第１導電型と反対導電型である第２導電型の第２半導体領域と、で形成されるアバランシェ増幅領域と、
   前記第２の深さよりも前記第１面に対して深い第３の深さに配された前記第１導電型の第３半導体領域と、
   前記第２導電型の第４半導体領域を備え、前記画素部に配された複数の前記画素の各々を分離する分離部と、
   前記第１面に対して前記第３半導体領域よりも深い第４の深さに配され、前記第３半導体領域と接する前記第２導電型の第５半導体領域と、を有し、
   前記アバランシェ増幅領域の面積は前記第３半導体領域の面積よりも小さく、
   前記アバランシェ増幅領域の面積は前記第２半導体領域の面積よりも小さく、
   前記第４半導体領域は、前記第２半導体領域と電気的に接続し、
   前記第４半導体領域は、前記第５半導体領域と接していることを特徴とする光検出装置。
2. 前記第３半導体領域で生成された電荷は前記アバランシェ増幅領域へと収集されることを特徴とする請求項１に記載の光検出装置。
3. 平面視において、前記第１半導体領域のすべての領域が、前記第２半導体領域に重なることを特徴とする請求項１または２に記載の光検出装置。
4. 前記第１半導体領域の不純物濃度は、６．０×１０ ^１８ ［ａｔｍｓ／ｃｍ ^３ ］以上であり、
   前記第２半導体領域の不純物濃度は、１．０×１０ ^１７ ［ａｔｍｓ／ｃｍ ^３ ］以下であることを特徴とする請求項１乃至３のいずれか１項に記載の光検出装置。
5. 前記第３半導体領域は、前記第１半導体領域よりも不純物濃度が低いことを特徴とする請求項１乃至４のいずれか１項に記載の光検出装置。
6. 前記第３半導体領域は、前記第１面に対して深い位置よりも前記第１面に対して浅い位置の方が、前記第１導電型の電荷に対するポテンシャルの高さが低いことを特徴とする請求項１乃至５のいずれか１項に記載の光検出装置。
7. 前記第３半導体領域は、前記第１面に対して平行な方向において、前記分離部から近い領域のポテンシャルの高さよりも、前記分離部から遠い領域のポテンシャルの高さの方が低いことを特徴とする請求項１乃至６のいずれか１項に記載の光検出装置。
8. 前記分離部は、
   前記第１面の側に配された、前記第２半導体領域よりも不純物濃度の高い前記第２導電型の第６半導体領域と、
   前記第２半導体領域よりも不純物濃度が高く、前記第６半導体領域よりも不純物濃度の低い前記第４半導体領域と、
   前記第２半導体領域と前記第４半導体領域との間に配された、前記第２導電型の第７半導体領域と、
   を含み、
   前記第２半導体領域と前記第６半導体領域と前記第４半導体領域と前記第５半導体領域と前記第７半導体領域が、電気的に接続されることを特徴とする請求項１乃至７のいずれか１項に記載の光検出装置。
9. 前記分離部は、絶縁分離部を有し、コンタクトプラグが前記第２面に接続されることを特徴とする請求項１乃至７のいずれか１項に記載の光検出装置。
10. 前記第１導電型はＮ型であり、前記第２導電型はＰ型であることを特徴とする請求項１乃至９のいずれか１項に記載の光検出装置。
11. 前記半導体基板と異なる半導体基板を有し、
    前記異なる半導体基板には、前記第１半導体領域に供給される電位を制御する制御部が配され、
    前記半導体基板と、前記異なる半導体基板とが積層され、
    前記第１半導体領域と、前記制御部とが、配線を介して電気的に接続されていることを特徴とする請求項１乃至１０のいずれか１項に記載の光検出装置。
12. マイクロレンズを有し、
    平面視で、前記マイクロレンズの光軸が、前記第２半導体領域と重なるように前記マイクロレンズが配されることを特徴とする請求項１乃至１１のいずれか１項に記載の光検出装置。
13. 請求項１乃至１２のいずれか１項に記載の光検出装置を有する光検出システムであって、
    第１波長帯の光を前記第１波長帯と異なる第２波長帯の光に変換する波長変換部と、
    前記波長変換部から出力された前記第２波長帯の光が入射する前記光検出装置と、
    前記光検出装置に保持された、前記第２波長帯の光に対応する複数のデジタル信号から得られる複数の画像の合成処理を行う信号処理手段と、を有することを特徴とする光検出システム。
14. 請求項１乃至１２のいずれか１項に記載の光検出装置を有する光検出システムであって、
    前記光検出装置によって検出される光を発光する発光部と、
    前記光検出装置に保持された、前記検出される光に対応するデジタル信号を用いて距離算出を行う距離算出手段と、を有することを特徴とする光検出システム。
15. 移動体であって、
    請求項１乃至１２のいずれか１項に記載の光検出装置と、
    前記光検出装置からの信号に基づき、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する制御手段と、を有することを特徴とする移動体。

Images