JP7113182B2 - inverter power supply - Google Patents
inverter power supply Download PDFInfo
- Publication number
- JP7113182B2 JP7113182B2 JP2019512400A JP2019512400A JP7113182B2 JP 7113182 B2 JP7113182 B2 JP 7113182B2 JP 2019512400 A JP2019512400 A JP 2019512400A JP 2019512400 A JP2019512400 A JP 2019512400A JP 7113182 B2 JP7113182 B2 JP 7113182B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- inverter unit
- inverter
- power conversion
- conversion transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/493—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0043—Converters switched with a phase shift, i.e. interleaved
Description
本開示は、インバータユニットが並列接続されたインバータ回路を有するアーク溶接機のインバータ電源装置に関する。 The present disclosure relates to an inverter power supply device for an arc welder having an inverter circuit in which inverter units are connected in parallel.
近年、半導体素子の発展に伴い、高電流出力を可能とするアーク溶接機の需要が高まっている。あるアーク溶接機では、複数のインバータ回路を並列に接続することで、さらなる高電流出力を実現している。 In recent years, with the development of semiconductor devices, the demand for arc welders capable of high current output is increasing. Some arc welders achieve even higher current output by connecting multiple inverter circuits in parallel.
しかしながら、並列接続された各インバータ回路のスイッチングのタイミングにずれが生じることで、各インバータ回路に流れる電流に不平衡が生じることがある。このタイミングのずれは、例えば、インバータ回路を駆動させるためのドライブ回路内における各素子の特性のばらつきや配線インダクタンスによって生じる。 However, a shift in the switching timing of each inverter circuit connected in parallel may cause an imbalance in the current flowing through each inverter circuit. This timing deviation is caused by, for example, variations in the characteristics of each element in the drive circuit for driving the inverter circuit and wiring inductance.
ある従来技術では、不平衡を解消するため、各インバータ回路の後段に接続された主変圧器の２次側の出力電圧を検出し、検出された各出力電圧から各インバータ回路の平均出力電圧を求める。そして、平均電圧と各出力電圧が同一となるように、それぞれのインバータ回路を制御するパルス幅変調信号のパルス幅を補正する。これにより、各インバータ回路のＯＮ期間のばらつきが抑制され、並列に接続された各インバータ回路の出力電流が平衡となる（例えば特許文献１）。 In one conventional technique, in order to eliminate imbalance, the output voltage on the secondary side of the main transformer connected to the subsequent stage of each inverter circuit is detected, and the average output voltage of each inverter circuit is calculated from each detected output voltage. Ask. Then, the pulse width of the pulse width modulated signal for controlling each inverter circuit is corrected so that the average voltage and each output voltage are the same. As a result, variation in the ON period of each inverter circuit is suppressed, and the output currents of each inverter circuit connected in parallel are balanced (for example, Patent Document 1).
従来技術は、それぞれのインバータ回路に流れる電流を平衡にするため、出力電圧検知センサと出力を演算する制御回路を要する。従って、従来技術は、コストの増加、回路構成の複雑化という課題を有していた。 The prior art requires an output voltage detection sensor and a control circuit for calculating the output in order to balance the currents flowing through the respective inverter circuits. Therefore, the prior art has the problems of increased cost and complicated circuit configuration.
本開示は、回路の簡易化および低コスト化を可能とするインバータ電源装置を提供する。 The present disclosure provides an inverter power supply device that enables circuit simplification and cost reduction.
本開示の一態様に係るインバータ電源装置は、並列接続された第１および第２のインバータユニットを含み、第１および第２のインバータユニットが、それぞれ、直列接続された第１のスイッチング素子と第２のスイッチング素子とを有する第１組と、直列接続された第３のスイッチング素子と第４のスイッチング素子を有し第１組と並列接続された第２組とを含む、インバータ回路と、第１のインバータユニット内のそれぞれのスイッチング素子に対してドライブ信号を入力し、第１のインバータユニットをスイッチング動作させる第１のドライブ回路と、第２のインバータユニット内のそれぞれのスイッチング素子に対してドライブ信号を入力し、第２のインバータユニットをスイッチング動作させる第２のドライブ回路と、第１の電力変換トランスと、第２の電力変換トランスと、を備える。 An inverter power supply device according to an aspect of the present disclosure includes parallel-connected first and second inverter units, wherein the first and second inverter units each include a series-connected first switching element and a first switching element. a first set having two switching elements and a second set having a third switching element and a fourth switching element connected in series and connected in parallel with the first set; A first drive circuit for inputting a drive signal to each switching element in one inverter unit and switching the first inverter unit, and driving each switching element in the second inverter unit. A second drive circuit for inputting a signal and switching operation of the second inverter unit, a first power conversion transformer, and a second power conversion transformer are provided.
第１のインバータユニット内の第１のスイッチング素子の低電位側端子は、第１の電力変換トランスの１次側を介して第２のインバータユニット内の第４のスイッチング素子の高電位側端子に接続され、かつ、第１のインバータユニット内の第４のスイッチング素子の高電位側端子は、第２の電力変換トランスの１次側を介して第２のインバータユニット内の第１のスイッチング素子の低電位側端子に接続される。 The low potential side terminal of the first switching element in the first inverter unit is connected to the high potential side terminal of the fourth switching element in the second inverter unit via the primary side of the first power conversion transformer. and the high potential side terminal of the fourth switching element in the first inverter unit is connected to the first switching element in the second inverter unit via the primary side of the second power conversion transformer. Connected to the low potential side terminal.
本開示の一態様に係るインバータ電源装置は、配線方式の工夫によって、並列接続された各インバータユニットに流れる電流の不平衡状態を平衡へと改善する。これにより各スイッチング素子や各トランス等への発熱の偏りを抑えることが可能である。そのため、インバータ電源装置の高寿命化、信頼性向上へ寄与できる。さらには、各トランスの２次側の出力電圧の検知に基づいて各インバータユニットに流れる電流を平衡化するバランス用の制御回路を要しない。そのため、インバータ電源装置の回路の簡易化かつ低コスト化が可能である。 An inverter power supply device according to an aspect of the present disclosure improves an unbalanced state of currents flowing through parallel-connected inverter units to a balanced state by devising a wiring system. As a result, it is possible to suppress uneven heat generation in each switching element, each transformer, and the like. Therefore, it can contribute to extending the life and improving the reliability of the inverter power supply device. Furthermore, there is no need for a balancing control circuit that balances the current flowing through each inverter unit based on detection of the output voltage on the secondary side of each transformer. Therefore, the circuit of the inverter power supply can be simplified and the cost can be reduced.
本開示の実施の形態による一例を図１から図４に基づいて説明する。 An example according to the embodiment of the present disclosure will be described based on FIGS. 1 to 4. FIG.
図１は本開示の実施の形態によるアーク溶接機におけるインバータ電源装置の一部を示している。このインバータ電源装置は、第１および第２のインバータユニットＩＵ１，ＩＵ２と、第１および第２のインバータユニットＩＵ１，ＩＵ２をそれぞれ駆動させるための第１および第２のドライブ回路Ｄｒ１，Ｄｒ２と、アーク溶接に適した電流と電圧を得るために電力変換を行う第１および第２の電力変換トランスＭＴｒ１，ＭＴｒ２とを備える。 FIG. 1 shows part of an inverter power supply device in an arc welder according to an embodiment of the present disclosure. This inverter power supply includes first and second inverter units IU1 and IU2, first and second drive circuits Dr1 and Dr2 for respectively driving the first and second inverter units IU1 and IU2, and an arc circuit. It includes first and second power conversion transformers MTr1 and MTr2 that perform power conversion to obtain current and voltage suitable for welding.
第１のインバータユニットＩＵ１は、直列接続された第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２とを有する第１組と、直列接続された第３のスイッチング素子Ｑ３と第４のスイッチング素子Ｑ４とを有し第１組と並列接続された第２組とを含む。第２のインバータユニットＩＵ２は、直列接続された第１のスイッチング素子Ｑ２１と第２のスイッチング素子Ｑ２２とを有する第１組と、直列接続された第３のスイッチング素子Ｑ２３と第４のスイッチング素子Ｑ２４とを有し第１組と並列接続された第２組とを含む。第１および第２のインバータユニットは並列に接続される。第１および第２のインバータユニットＩＵ１，ＩＵ２がインバータ回路３を構成する。
The first inverter unit IU1 includes a first set including a first switching element Q1 and a second switching element Q2 connected in series, and a third switching element Q3 and a fourth switching element Q4 connected in series. and a first set and a second set connected in parallel. The second inverter unit IU2 includes a first set including a first switching element Q21 and a second switching element Q22 connected in series, and a third switching element Q23 and a fourth switching element Q24 connected in series. and a first set and a second set connected in parallel. The first and second inverter units are connected in parallel. First and second inverter units IU1 and IU2
各スイッチング素子Ｑ１～Ｑ４，Ｑ２１～Ｑ２４は、制御端子としてのベースＢ、高電位側端子としてのコレクタＣ、低電位側端子としてのエミッタＥの３つの電極を有する。スイッチング素子はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等であってもよい。ＩＧＢＴは、ゲート、コレクタ、エミッタの３つの電極を有する。ＩＧＢＴのゲート、コレクタおよびエミッタは、それぞれ、スイッチング素子のベースＢ、コレクタＣおよびエミッタＥに対応する。ＭＯＳＦＥＴは、ゲート、ソース、ドレインの３つの電極を有する。ＭＯＳＦＥＴのゲート、ソースおよびドレインは、それぞれ、スイッチング素子のベースＢ、コレクタＣおよびエミッタＥに対応する。 Each of the switching elements Q1-Q4 and Q21-Q24 has three electrodes: a base B as a control terminal, a collector C as a high potential side terminal, and an emitter E as a low potential side terminal. The switching element may be an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), or the like. An IGBT has three electrodes: a gate, a collector, and an emitter. The gate, collector and emitter of the IGBT correspond to the base B, collector C and emitter E of the switching element respectively. A MOSFET has three electrodes, a gate, a source, and a drain. The gate, source and drain of the MOSFET correspond to the base B, collector C and emitter E of the switching element respectively.
本実施の形態のインバータ電源装置は、第１および第２のインバータユニットＩＵ１，ＩＵ２にそれぞれ流れるインバータ電流を平衡にするため、第１のインバータユニットＩＵ１と第２のインバータユニットＩＵ２を図１のように接続させることを特徴とするものである。 In the inverter power supply device of the present embodiment, the first inverter unit IU1 and the second inverter unit IU2 are arranged as shown in FIG. It is characterized by connecting to
具体的には、第１のインバータユニットＩＵ１は、直列接続された第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２とを有する第１組と、直列接続された第３のスイッチング素子Ｑ３と第４のスイッチング素子Ｑ４とを有する第２組とを含む。第１組と第２組が並列接続されることにより、第１～第４のスイッチング素子Ｑ１～Ｑ４がブリッジ接続される。 Specifically, the first inverter unit IU1 includes a first set including a first switching element Q1 and a second switching element Q2 connected in series, and a third switching element Q3 and a third switching element Q3 connected in series. and a second set having four switching elements Q4. By connecting the first set and the second set in parallel, the first to fourth switching elements Q1 to Q4 are bridge-connected.
また、第２のインバータユニットＩＵ２は、直列接続された第１のスイッチング素子Ｑ２１と第２のスイッチング素子Ｑ２２とを有する第１組と、直列接続された第３のスイッチング素子Ｑ２３と第４のスイッチング素子Ｑ２４とを有する第２組とを含む。第１組と第２組が並列接続されることにより、第１～第４のスイッチング素子Ｑ２１～Ｑ２４がブリッジ接続される。 The second inverter unit IU2 includes a first set including a first switching element Q21 and a second switching element Q22 connected in series, and a third switching element Q23 and a fourth switching element Q23 connected in series. and a second set having element Q24. By connecting the first set and the second set in parallel, the first to fourth switching elements Q21 to Q24 are bridge-connected.
そして、第１のインバータユニットＩＵ１と第２のインバータユニットＩＵ２とが並列接続されている。 The first inverter unit IU1 and the second inverter unit IU2 are connected in parallel.
さらに、インバータ電源装置は、第１のインバータユニットＩＵ１内の第１～第４のスイッチング素子Ｑ１～Ｑ４にドライブ信号を入力し、第１のインバータユニットＩＵ１をスイッチング動作させる第１のドライブ回路Ｄｒ１を備える。加えて、インバータ電源装置は、第２のインバータユニットＩＵ２内の第１～第４のスイッチング素子Ｑ２１～Ｑ２４にドライブ信号を入力し、第２のインバータユニットＩＵ２をスイッチング動作させる第２のドライブ回路Ｄｒ２を備える。 Further, the inverter power supply device includes a first drive circuit Dr1 that inputs a drive signal to the first to fourth switching elements Q1 to Q4 in the first inverter unit IU1 and causes the first inverter unit IU1 to switch. Prepare. In addition, the inverter power supply device includes a second drive circuit Dr2 that inputs a drive signal to the first to fourth switching elements Q21 to Q24 in the second inverter unit IU2 to switch the second inverter unit IU2. Prepare.
インバータ電源装置は、さらに、第１の電力変換トランスＭＴｒ１と第２の電力変換トランスＭＴｒ２を備える。 The inverter power supply device further includes a first power conversion transformer MTr1 and a second power conversion transformer MTr2.
第１のインバータユニットＩＵ１内の第１のスイッチング素子Ｑ１のエミッタＥ側は、第１の電力変換トランスＭＴｒ１の１次側を介して第２のインバータユニットＩＵ２内の第４のスイッチング素子Ｑ２４のコレクタＣ側へ配線（Ｈ１、Ｈ２）にて接続される。また、これと共に、第１のインバータユニットＩＵ１内の第４のスイッチング素子Ｑ４のコレクタＣ側は、第２の電力変換トランスＭＴｒ２の１次側を介して第２のインバータユニットＩＵ２内の第１のスイッチング素子Ｑ２１のエミッタＥ側へ配線（Ｈ３、Ｈ４）にて接続される。 The emitter E side of the first switching element Q1 in the first inverter unit IU1 is connected to the collector of the fourth switching element Q24 in the second inverter unit IU2 via the primary side of the first power conversion transformer MTr1. It is connected to the C side by wiring (H1, H2). Along with this, the collector C side of the fourth switching element Q4 in the first inverter unit IU1 is connected to the first switching element in the second inverter unit IU2 via the primary side of the second power conversion transformer MTr2. The wiring (H3, H4) is connected to the emitter E side of the switching element Q21.
なお、第１および第２の各インバータユニットＩＵ１，ＩＵ２に流れるインバータ電流を平衡にするため、配線Ｈ１と、配線Ｈ２と、配線Ｈ３と、配線Ｈ４の各配線長が等しいことが好ましい。 In order to balance the inverter currents flowing through the first and second inverter units IU1 and IU2, it is preferable that the wiring lengths of the wiring H1, the wiring H2, the wiring H3, and the wiring H4 are equal.
配線Ｈ１は、第１のスイッチング素子Ｑ１のエミッタＥ側から第１の電力変換トランスＭＴｒ１の１次側（１次巻線）の一端側へ接続される配線である。 The wiring H1 is a wiring connected from the emitter E side of the first switching element Q1 to one end side of the primary side (primary winding) of the first power conversion transformer MTr1.
配線Ｈ２は、第１の電力変換トランスＭＴｒ１の１次側（１次巻線）の他端側から第４のスイッチング素子Ｑ２４のコレクタＣ側へ接続される配線である。 The wiring H2 is a wiring connected from the other end side of the primary side (primary winding) of the first power conversion transformer MTr1 to the collector C side of the fourth switching element Q24.
配線Ｈ３は、第１のスイッチング素子Ｑ２１のエミッタＥ側から第２の電力変換トランスＭＴｒ２の１次側（１次巻線）の一端側へ接続される配線である。 A wiring H3 is a wiring that is connected from the emitter E side of the first switching element Q21 to one end side of the primary side (primary winding) of the second power conversion transformer MTr2.
配線Ｈ４は、第２の電力変換トランスＭＴｒ２の１次側（１次巻線）の他端側から第４のスイッチング素子Ｑ４のコレクタＣ側へ接続される配線である。 A wiring H4 is a wiring connected from the other end side of the primary side (primary winding) of the second power conversion transformer MTr2 to the collector C side of the fourth switching element Q4.
第１のインバータユニットＩＵ１と第２のインバータユニットＩＵ２はＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）駆動によって動作する。第１および第２のドライブ回路Ｄｒ１，Ｄｒ２は、それぞれドライブ信号を生成する。各ドライブ信号は、第１の指令値の信号（信号１）および第２の指令値の信号（信号２）を有する。第１の指令値の信号（信号１）と第２の指令値の信号（信号２）は互いにＯＮとＯＦＦの動作タイミングが反転した関係を持つ。第１のドライブ回路Ｄｒ１からの第１の指令値の信号（信号１）は、理想的には第２のドライブ回路Ｄｒ２からの第１の指令値の信号（信号１）と同じである。ただし、後述の通り、これらは現実的には多少のタイミングのずれを有し得る。第１のドライブ回路Ｄｒ１からの第２の指令値の信号（信号２）と第２のドライブ回路Ｄｒ２からの第２の指令値の信号（信号２）についても、同様である。 The first inverter unit IU1 and the second inverter unit IU2 operate by PWM (Pulse Width Modulation) driving. The first and second drive circuits Dr1 and Dr2 generate drive signals, respectively. Each drive signal has a first command value signal (signal 1) and a second command value signal (signal 2). The signal of the first command value (signal 1) and the signal of the second command value (signal 2) have a relationship in which the ON and OFF operation timings are reversed. The first command value signal (signal 1) from the first drive circuit Dr1 is ideally the same as the first command value signal (signal 1) from the second drive circuit Dr2. However, as will be described later, these may actually have some timing deviation. The same applies to the second command value signal (signal 2) from the first drive circuit Dr1 and the second command value signal (signal 2) from the second drive circuit Dr2.
第１のドライブ回路Ｄｒ１から、第１のインバータユニットＩＵ１における、第１のスイッチング素子Ｑ１、第２のスイッチング素子Ｑ２、第３のスイッチング素子Ｑ３、および、第４のスイッチング素子Ｑ４の少なくとも１つへドライブ信号が入力される。また、第２のドライブ回路Ｄｒ２から、第２のインバータユニットＩＵ２における、第１のスイッチング素子Ｑ２１、第２のスイッチング素子Ｑ２２、第３のスイッチング素子Ｑ２３、および、第４のスイッチング素子Ｑ２４の少なくとも１つへドライブ信号が入力される。 From the first drive circuit Dr1 to at least one of the first switching element Q1, the second switching element Q2, the third switching element Q3, and the fourth switching element Q4 in the first inverter unit IU1 A drive signal is input. At least one of the first switching element Q21, the second switching element Q22, the third switching element Q23, and the fourth switching element Q24 in the second inverter unit IU2 is supplied from the second drive circuit Dr2. A drive signal is input to one.
第１のスイッチング素子Ｑ１と第４のスイッチング素子Ｑ４と第１のスイッチング素子Ｑ２１と第４のスイッチング素子Ｑ２４には、それぞれ、第１の指令値の信号（信号１）が入力される。第２のスイッチング素子Ｑ２と第３のスイッチング素子Ｑ３と第２のスイッチング素子Ｑ２２と第３のスイッチング素子Ｑ２３には、それぞれ、第２の指令値の信号（信号２）が入力される。 A first command value signal (signal 1) is input to each of the first switching element Q1, the fourth switching element Q4, the first switching element Q21, and the fourth switching element Q24. A second command value signal (signal 2) is input to each of the second switching element Q2, the third switching element Q3, the second switching element Q22, and the third switching element Q23.
このように、第１のインバータユニットＩＵ１内の第１のスイッチング素子Ｑ１と第４のスイッチング素子Ｑ４と、第２のインバータユニットＩＵ２内の第１のスイッチング素子Ｑ２１と第４のスイッチング素子Ｑ２４とにはそれぞれ第１の指令値（信号１）の信号が入力される。また、第１のインバータユニットＩＵ１内の第２のスイッチング素子Ｑ２と第３のスイッチング素子Ｑ３と、第２のインバータユニットＩＵ２内の第２のスイッチング素子Ｑ２２と第３のスイッチング素子Ｑ２３とには第１の指令値の信号（信号１）のタイミングとはＯＮおよびＯＦＦの動作タイミングが反転した第２の指令値の信号（信号２）が入力される。 Thus, the first switching element Q1 and the fourth switching element Q4 in the first inverter unit IU1 and the first switching element Q21 and the fourth switching element Q24 in the second inverter unit IU2 are input with the signal of the first command value (signal 1). In addition, the second switching element Q2 and the third switching element Q3 in the first inverter unit IU1 and the second switching element Q22 and the third switching element Q23 in the second inverter unit IU2 have a second switching element Q2 and a third switching element Q23. A signal (signal 2) of a second command value is input, in which the ON and OFF operation timings of the signal (signal 1) of the command value of 1 are reversed.
配線（Ｈ１、Ｈ２）により、第１のインバータユニットＩＵ１の第１のスイッチング素子Ｑ１のエミッタＥ側は、第１の電力変換トランスＭＴｒ１の一次側を介して、第２のインバータユニットＩＵ２の第４のスイッチング素子Ｑ２４のコレクタＣ側へ接続される。また、配線（Ｈ３、Ｈ４）により、第１のインバータユニットＩＵ１の第４のスイッチング素子Ｑ４のコレクタＣ側は、第２の電力変換トランスＭＴｒ２の一次側を介して、第２のインバータユニットＩＵ２の第１のスイッチング素子Ｑ２１のエミッタＥ側へ接続される。第１の電力変換トランスＭＴｒ１と第２の電力変換トランスＭＴｒ２の巻線の巻方向による極性の向きを互いに等しくする必要がある。 Wiring (H1, H2) connects the emitter E side of the first switching element Q1 of the first inverter unit IU1 to the fourth power supply of the second inverter unit IU2 via the primary side of the first power conversion transformer MTr1. is connected to the collector C side of the switching element Q24. Further, the wiring (H3, H4) connects the collector C side of the fourth switching element Q4 of the first inverter unit IU1 to the second inverter unit IU2 via the primary side of the second power conversion transformer MTr2. It is connected to the emitter E side of the first switching element Q21. It is necessary to make the polar directions of the windings of the first power conversion transformer MTr1 and the second power conversion transformer MTr2 equal to each other.
本実施の形態のインバータ電源装置は、第１の電力変換トランスＭＴｒ１と第２の電力変換トランスＭＴｒ２の巻線の巻方向による極性の向きが互いに等しくなるよう配線されている。 The inverter power supply device of the present embodiment is wired so that the polarities of the winding directions of the windings of the first power conversion transformer MTr1 and the second power conversion transformer MTr2 are equal to each other.
次に図２を用いて回路動作を説明する。 Next, circuit operation will be described with reference to FIG.
図２に示すのは、各スイッチング素子Ｑ１～Ｑ４，Ｑ２１～Ｑ２４における動作状況と、第１のインバータユニットＩＵ１と第２のインバータユニットＩＵ２からなるインバータ回路３の導通動作状況を期間Ｔ１から期間Ｔ８によって表したものである。
FIG. 2 shows the operating conditions of the switching elements Q1 to Q4 and Q21 to Q24 and the conductive operating conditions of the
ここで、期間Ｔ１、期間Ｔ５は第１のインバータユニットＩＵ１内のスイッチング素子Ｑ１～Ｑ４と第２のインバータユニットＩＵ２内のスイッチング素子Ｑ２１～Ｑ２４とのＯＮするタイミングのずれの期間を示す。このずれは、第１および第２のドライブ回路Ｄｒ１，Ｄｒ２内の素子の特性のばらつきや、配線の寄生インダクタンス等によって発生する、設計者の意図しないずれである。 Here, a period T1 and a period T5 indicate periods of deviation in the ON timing of the switching elements Q1 to Q4 in the first inverter unit IU1 and the switching elements Q21 to Q24 in the second inverter unit IU2. This deviation is unintended by the designer and is caused by variations in the characteristics of elements in the first and second drive circuits Dr1 and Dr2, parasitic inductance of wiring, and the like.
具体的には、期間Ｔ１は、第１のドライブ回路Ｄｒ１のドライブ信号（信号１）により、第１のインバータユニットＩＵ１内の第１のスイッチング素子Ｑ１および第４のスイッチング素子Ｑ４がＯＮするタイミングと、第２のドライブ回路Ｄｒ２のドライブ信号（信号１）により、第２のインバータユニットＩＵ２内の第１のスイッチング素子Ｑ２１および第４のスイッチング素子Ｑ２４がＯＮするタイミングとのずれである。 Specifically, the period T1 is the timing when the first switching element Q1 and the fourth switching element Q4 in the first inverter unit IU1 are turned on by the drive signal (signal 1) of the first drive circuit Dr1. , and the timing at which the first switching element Q21 and the fourth switching element Q24 in the second inverter unit IU2 are turned on by the drive signal (signal 1) of the second drive circuit Dr2.
また、期間Ｔ５は、第１のドライブ回路Ｄｒ１のドライブ信号（信号２）により、第１のインバータユニットＩＵ１内の第２のスイッチング素子Ｑ２および第３のスイッチング素子Ｑ３がＯＮするタイミングと、第２のドライブ回路Ｄｒ２のドライブ信号（信号２）により、第２のインバータユニットＩＵ２内の第２のスイッチング素子Ｑ２２および第３のスイッチング素子Ｑ２３がＯＮするタイミングとのずれである。 Also, the period T5 is the timing at which the second switching element Q2 and the third switching element Q3 in the first inverter unit IU1 are turned ON by the drive signal (signal 2) of the first drive circuit Dr1, and the second switching element Q3 in the first inverter unit IU1. This is the difference from the timing when the second switching element Q22 and the third switching element Q23 in the second inverter unit IU2 are turned on by the drive signal (signal 2) of the drive circuit Dr2.
期間Ｔ２、期間Ｔ６は、第１のインバータユニットＩＵ１と第２のインバータユニットＩＵ２が共にＯＮすることによりインバータ回路３が導通して、このインバータ回路３が電力を出力する導通期間を示す。
A period T2 and a period T6 indicate conduction periods in which the
期間Ｔ３、期間Ｔ７は、第１のインバータユニットＩＵ１内のスイッチング素子Ｑ１～Ｑ４と第２のインバータユニットＩＵ２内のスイッチング素子Ｑ２１～Ｑ２４とのＯＦＦするタイミングのずれの期間を示し、期間Ｔ１、期間Ｔ５と同様に設計者の意図しないずれの期間を示す。このずれは、第1および第２のドライブ回路Ｄｒ１，Ｄｒ２内の素子の特性のばらつきや、配線の寄生インダクタンス等によって発生する。 A period T3 and a period T7 indicate a period of time lag between switching elements Q1 to Q4 in the first inverter unit IU1 and switching elements Q21 to Q24 in the second inverter unit IU2. Similar to T5, it indicates a period not intended by the designer. This deviation occurs due to variations in the characteristics of elements in the first and second drive circuits Dr1 and Dr2, parasitic inductance of wiring, and the like.
期間Ｔ４、期間Ｔ８は第１のインバータユニットＩＵ１と第２のインバータユニットＩＵ２とからなるインバータ回路３内の全てのスイッチング素子がＯＦＦであるデッドタイムの期間を示している。
A period T4 and a period T8 indicate dead time periods in which all the switching elements in the
なお図２に示す例では、第１のスイッチング素子Ｑ１と第４のスイッチング素子Ｑ４からＯＮし始め、期間Ｔ１を経てから、第１のスイッチング素子Ｑ２１と第４のスイッチング素子Ｑ２４がＯＮしているが、ＯＮするタイミングの順番は逆であってもよい。第２のスイッチング素子Ｑ２と第３のスイッチング素子Ｑ３と第２のスイッチング素子Ｑ２２と第３のスイッチング素子Ｑ２３についても同様である。 In the example shown in FIG. 2, the first switching element Q1 and the fourth switching element Q4 are turned ON, and after the period T1, the first switching element Q21 and the fourth switching element Q24 are turned ON. However, the turn-on timing order may be reversed. The same applies to the second switching element Q2, the third switching element Q3, the second switching element Q22, and the third switching element Q23.
期間Ｔ１から期間Ｔ４では、第１のスイッチング素子Ｑ１と第４のスイッチング素子Ｑ４と第１のスイッチング素子Ｑ２１と第４のスイッチング素子Ｑ２４が動作し、第２のスイッチング素子Ｑ２と第３のスイッチング素子Ｑ３と第２のスイッチング素子Ｑ２２と第３のスイッチング素子Ｑ２３は常にＯＦＦ状態となる。 From period T1 to period T4, the first switching element Q1, the fourth switching element Q4, the first switching element Q21, and the fourth switching element Q24 operate, and the second switching element Q2 and the third switching element Q2 operate. Q3, the second switching element Q22 and the third switching element Q23 are always in an OFF state.
期間Ｔ１では第１のスイッチング素子Ｑ１と第４のスイッチング素子Ｑ４が先行してＯＮ状態となり、第１のスイッチング素子Ｑ２１と第４のスイッチング素子Ｑ２４がＯＦＦ状態のままである。第２のインバータユニットＩＵ２がＯＦＦであるため、インバータ回路３は導通せず、電力を出力しない。
In the period T1, the first switching element Q1 and the fourth switching element Q4 are turned ON first, and the first switching element Q21 and the fourth switching element Q24 remain OFF. Since the second inverter unit IU2 is OFF, the
期間Ｔ２では第１のスイッチング素子Ｑ１と第４のスイッチング素子Ｑ４と第１のスイッチング素子Ｑ２１と第４のスイッチング素子Ｑ２４が共にＯＮ状態となる。すなわち、第１のインバータユニットＩＵ１と第２のインバータユニットＩＵ２が共にＯＮとなる。これにより、図３に示した電流経路１が形成される。インバータ電流ｉ１とインバータ電流ｉ２が電流経路１を流れることで、第１の電力変換トランスＭＴｒ１と第２の電力変換トランスＭＴｒ２へと電力が供給される。 During the period T2, the first switching element Q1, the fourth switching element Q4, the first switching element Q21, and the fourth switching element Q24 are all turned on. That is, both the first inverter unit IU1 and the second inverter unit IU2 are turned ON. Thereby, the current path 1 shown in FIG. 3 is formed. As the inverter current i1 and the inverter current i2 flow through the current path 1, power is supplied to the first power conversion transformer MTr1 and the second power conversion transformer MTr2.
具体的には、インバータ電流ｉ１は第１のインバータユニットＩＵ１内の第１のスイッチング素子Ｑ１を通り、第１の電力変換トランスＭＴｒ１の１次側を介して、第２のインバータユニットＩＵ２内の第４のスイッチング素子Ｑ２４を通る。インバータ電流ｉ２は第２のインバータユニットＩＵ２内の第１のスイッチング素子Ｑ２１を通り、第２の電力変換トランスＭＴｒ２の１次側を介して、第１のインバータユニットＩＵ１内の第４のスイッチング素子Ｑ４を通る。 Specifically, the inverter current i1 passes through the first switching element Q1 in the first inverter unit IU1, passes through the primary side of the first power conversion transformer MTr1, and passes through the first switching element Q1 in the second inverter unit IU2. 4 switching element Q24. The inverter current i2 passes through the first switching element Q21 in the second inverter unit IU2, passes through the primary side of the second power conversion transformer MTr2, and reaches the fourth switching element Q4 in the first inverter unit IU1. pass through
このように、第１のインバータユニットＩＵ１内の第１のスイッチング素子Ｑ１と第４のスイッチング素子Ｑ４は第１のドライブ回路Ｄｒ１からのドライブ信号（信号１）によりＯＮする。第２のインバータユニットＩＵ２内の第１のスイッチング素子Ｑ２１と第４のスイッチング素子Ｑ２４は第２のドライブ回路Ｄｒ２からのドライブ信号（信号１）によりＯＮする。 Thus, the first switching element Q1 and the fourth switching element Q4 in the first inverter unit IU1 are turned on by the drive signal (signal 1) from the first drive circuit Dr1. The first switching element Q21 and the fourth switching element Q24 in the second inverter unit IU2 are turned ON by a drive signal (signal 1) from the second drive circuit Dr2.
また、第１のインバータユニットＩＵ１に入力される第１のインバータ電流ｉ１は第１のインバータユニットＩＵ１内の第１のスイッチング素子Ｑ１を通り、第１の電力変換トランスＭＴｒ１の１次側を介して第２のインバータユニットＩＵ２内の第４のスイッチング素子Ｑ２４を通る。 Also, the first inverter current i1 input to the first inverter unit IU1 passes through the first switching element Q1 in the first inverter unit IU1, and passes through the primary side of the first power conversion transformer MTr1. It passes through the fourth switching element Q24 in the second inverter unit IU2.
また、これと共に、第２のインバータユニットＩＵ２に入力される第２のインバータ電流ｉ２は第２のインバータユニットＩＵ２内の第１のスイッチング素子Ｑ２１を通り、第２の電力変換トランスＭＴｒ２の１次側を介して、第１のインバータユニットＩＵ１内の第４のスイッチング素子Ｑ４を通る。 Along with this, the second inverter current i2 input to the second inverter unit IU2 passes through the first switching element Q21 in the second inverter unit IU2, and flows through the primary side of the second power conversion transformer MTr2. through the fourth switching element Q4 in the first inverter unit IU1.
第１のドライブ回路Ｄｒ１と第２のドライブ回路Ｄｒ２からの各ドライブ信号（信号１）が共にＯＮを示す場合に、第１のインバータユニットＩＵ１と第２のインバータユニットＩＵ２からそれぞれ第１の電力変換トランスＭＴｒ１と第２の電力変換トランスＭＴｒ２へ電力が同時に出力される。 When each drive signal (signal 1) from the first drive circuit Dr1 and the second drive circuit Dr2 both indicates ON, the first power conversion is performed from the first inverter unit IU1 and the second inverter unit IU2, respectively. Power is simultaneously output to the transformer MTr1 and the second power conversion transformer MTr2.
期間Ｔ３では第１のスイッチング素子Ｑ１と第４のスイッチング素子Ｑ４が先行してＯＦＦ状態となり、第１のスイッチング素子Ｑ２１と第４のスイッチング素子Ｑ２４がＯＮ状態のままである。第１のインバータユニットＩＵ１がＯＦＦであるため、インバータ回路３は導通せず電力を出力しない。
In the period T3, the first switching element Q1 and the fourth switching element Q4 are turned off first, and the first switching element Q21 and the fourth switching element Q24 remain on. Since the first inverter unit IU1 is OFF, the
期間Ｔ４では第１のスイッチング素子Ｑ１と第４のスイッチング素子Ｑ４と第１のスイッチング素子Ｑ２１と第４のスイッチング素子Ｑ２４が共にＯＦＦ状態である。期間Ｔ４は、設計者によって設定されたデッドタイムであり、第１のインバータユニットＩＵ１と第２のインバータユニットＩＵ２内でブリッジを貫通する短絡電流が流れることを防止するための期間である。デッドタイムが設けられていることにより、各スイッチング素子が破壊することを防止できる。 In the period T4, the first switching element Q1, the fourth switching element Q4, the first switching element Q21, and the fourth switching element Q24 are all in the OFF state. A period T4 is a dead time set by the designer, and is a period for preventing a short-circuit current from flowing through the bridge in the first inverter unit IU1 and the second inverter unit IU2. By providing the dead time, each switching element can be prevented from breaking down.
期間Ｔ５から期間Ｔ８は、第２のスイッチング素子Ｑ２と第３のスイッチング素子Ｑ３と第２のスイッチング素子Ｑ２２と第３のスイッチング素子Ｑ２３が動作し、第１のスイッチング素子Ｑ１と第４のスイッチング素子Ｑ４と第１のスイッチング素子Ｑ２１と第４のスイッチング素子Ｑ２４は常にＯＦＦ状態となる。 From period T5 to period T8, the second switching element Q2, the third switching element Q3, the second switching element Q22, and the third switching element Q23 operate, and the first switching element Q1 and the fourth switching element Q2 operate. Q4, the first switching element Q21 and the fourth switching element Q24 are always in an OFF state.
期間Ｔ５では第２のスイッチング素子Ｑ２と第３のスイッチング素子Ｑ３が先行してＯＮ状態となり、第２のスイッチング素子Ｑ２２と第３のスイッチング素子Ｑ２３がＯＦＦ状態のままである。第２のインバータユニットＩＵ２がＯＦＦであるため、インバータ回路３は導通せず電力を出力しない。
In the period T5, the second switching element Q2 and the third switching element Q3 are turned ON first, and the second switching element Q22 and the third switching element Q23 remain OFF. Since the second inverter unit IU2 is OFF, the
期間Ｔ６では第２のスイッチング素子Ｑ２と第３のスイッチング素子Ｑ３と第２のスイッチング素子Ｑ２２と第３のスイッチング素子Ｑ２３が共にＯＮ状態となる。すなわち、第１のインバータユニットＩＵ１と第２のインバータユニットＩＵ２とが共にＯＮとなる。これにより、図４に示した電流経路２が形成される。インバータ電流ｉ３とインバータ電流ｉ４が電流経路２を流れることで、第１の電力変換トランスＭＴｒ１と第２の電力変換トランスＭＴｒ２へと電力が供給される。 In the period T6, the second switching element Q2, the third switching element Q3, the second switching element Q22, and the third switching element Q23 are all turned on. That is, both the first inverter unit IU1 and the second inverter unit IU2 are turned ON. Thereby, the current path 2 shown in FIG. 4 is formed. As the inverter current i3 and the inverter current i4 flow through the current path 2, power is supplied to the first power conversion transformer MTr1 and the second power conversion transformer MTr2.
インバータ電流ｉ３は第１のインバータユニットＩＵ１内の第３のスイッチング素子Ｑ３を通り、第２の電力変換トランスＭＴｒ２の１次側を介して、第２のインバータユニットＩＵ２内の第２のスイッチング素子Ｑ２２を通る。インバータ電流ｉ４は第２のインバータユニットＩＵ２内の第３のスイッチング素子Ｑ２３を通り、第１の電力変換トランスＭＴｒ１の１次側を介して、第１のインバータユニットＩＵ１内の第２のスイッチング素子Ｑ２を通る。 The inverter current i3 passes through the third switching element Q3 in the first inverter unit IU1, passes through the primary side of the second power conversion transformer MTr2, and reaches the second switching element Q22 in the second inverter unit IU2. pass through The inverter current i4 passes through the third switching element Q23 in the second inverter unit IU2, passes through the primary side of the first power conversion transformer MTr1, and reaches the second switching element Q2 in the first inverter unit IU1. pass through
このように、第１のインバータユニットＩＵ１内の第２のスイッチング素子Ｑ２と第３のスイッチング素子Ｑ３は第１のドライブ回路Ｄｒ１からのドライブ信号（信号２）によりＯＮする。第２のインバータユニットＩＵ２内の第２のスイッチング素子Ｑ２２と第３のスイッチング素子Ｑ２３は第２のドライブ回路Ｄｒ２からのドライブ信号（信号２）によりＯＮする。 Thus, the second switching element Q2 and the third switching element Q3 in the first inverter unit IU1 are turned on by the drive signal (signal 2) from the first drive circuit Dr1. The second switching element Q22 and the third switching element Q23 in the second inverter unit IU2 are turned on by the drive signal (signal 2) from the second drive circuit Dr2.
また、第１のインバータユニットＩＵ１に入力される第３のインバータ電流ｉ３は第１のインバータユニットＩＵ１内の第３のスイッチング素子Ｑ３を通り、第２の電力変換トランスＭＴｒ２の１次側を介して第２のインバータユニットＩＵ２内の第２のスイッチング素子Ｑ２２を通る。 Also, the third inverter current i3 input to the first inverter unit IU1 passes through the third switching element Q3 in the first inverter unit IU1, and passes through the primary side of the second power conversion transformer MTr2. It passes through the second switching element Q22 in the second inverter unit IU2.
また、これと共に第２のインバータユニットＩＵ２に入力される第４のインバータ電流ｉ４は第２のインバータユニットＩＵ２内の第３のスイッチング素子Ｑ２３を通り、第１の電力変換トランスＭＴｒ１の１次側を介して、第１のインバータユニットＩＵ１内の第２のスイッチング素子Ｑ２を通る。 In addition, the fourth inverter current i4 input to the second inverter unit IU2 along with this passes through the third switching element Q23 in the second inverter unit IU2, and flows through the primary side of the first power conversion transformer MTr1. through the second switching element Q2 in the first inverter unit IU1.
第１のドライブ回路Ｄｒ１と第２のドライブ回路Ｄｒ２からのドライブ信号（信号２）が共にＯＮを示す場合に、第１のインバータユニットＩＵ１と第２のインバータユニットＩＵ２からそれぞれ第１の電力変換トランスＭＴｒ１と第２の電力変換トランスＭＴｒ２へ電力が同時に出力される。 When the drive signals (signal 2) from the first drive circuit Dr1 and the second drive circuit Dr2 both indicate ON, the first inverter unit IU1 and the second inverter unit IU2 are respectively connected to the first power conversion transformers. Power is simultaneously output to MTr1 and second power conversion transformer MTr2.
期間Ｔ７では第２のスイッチング素子Ｑ２と第３のスイッチング素子Ｑ３が先行してＯＦＦ状態となり、第２のスイッチング素子Ｑ２２と第３のスイッチング素子Ｑ２３がＯＮ状態のままである。第１のインバータユニットＩＵ１がＯＦＦであるため、インバータ回路３は導通せず電力を出力しない。
In the period T7, the second switching element Q2 and the third switching element Q3 are turned off first, and the second switching element Q22 and the third switching element Q23 remain on. Since the first inverter unit IU1 is OFF, the
期間Ｔ８では第２のスイッチング素子Ｑ２と第３のスイッチング素子Ｑ３と第２のスイッチング素子Ｑ２２と第３のスイッチング素子Ｑ２３が共にＯＦＦ状態である。期間Ｔ８は、期間Ｔ４と同様、設計者によって設定されたデッドタイムであり、第１のインバータユニットＩＵ１と第２のインバータユニットＩＵ２内でブリッジを貫通する短絡電流が流れることを防止するための期間である。デッドタイムが設けられていることにより、各スイッチング素子が破壊することを防止できる。 During the period T8, the second switching element Q2, the third switching element Q3, the second switching element Q22, and the third switching element Q23 are all in the OFF state. A period T8 is a dead time set by the designer, similarly to the period T4, and is a period for preventing a short-circuit current from flowing through the bridge in the first inverter unit IU1 and the second inverter unit IU2. is. By providing the dead time, each switching element can be prevented from breaking down.
以上のように、図２および図３を用いて説明した上記の電流経路１，２は、ドライブ回路の異なるスイッチング素子を交互に取り入れる。言い換えると、インバータ電流が流れる経路を形成する２つのスイッチング素子は、異なるドライブ回路からのドライブ信号により駆動される。例えば、インバータ電流ｉ１の流路は、第１のスイッチング素子Ｑ１と第４のスイッチング素子Ｑ２４とで形成される。第１のスイッチング素子Ｑ１は、第１のドライブ回路Ｄｒ１からのドライブ信号（信号１）により駆動される。第４のスイッチング素子Ｑ２４は、第２のドライブ回路Ｄｒ２からのドライブ信号（信号１）により駆動される。これにより、第１および第２のドライブ回路Ｄｒ１，Ｄｒ２内の素子の特性のばらつきにより、意図しないＯＮまたはＯＦＦのタイミングのずれが生じたとしても、各インバータユニットＩＵ１，ＩＵ２が電力変換を行う期間は等しくなる。また、先行でＯＮ状態となる任意のスイッチング素子が存在したとしても、対となるスイッチング素子がＯＮ状態とならないためインバータ回路３が導通しない。これは第１および第２のドライブ回路Ｄｒ１，Ｄｒ２同士の特性がずれたことを考慮した配線方式であるためである。
As described above, the current paths 1 and 2 described above with reference to FIGS. 2 and 3 alternately incorporate different switching elements of the drive circuit. In other words, the two switching elements forming the path through which the inverter current flows are driven by drive signals from different drive circuits. For example, the flow path of the inverter current i1 is formed by the first switching element Q1 and the fourth switching element Q24. The first switching element Q1 is driven by a drive signal (signal 1) from the first drive circuit Dr1. The fourth switching element Q24 is driven by a drive signal (signal 1) from the second drive circuit Dr2. As a result, even if an unintended shift in ON or OFF timing occurs due to variations in the characteristics of the elements in the first and second drive circuits Dr1 and Dr2, the period during which each inverter unit IU1 and IU2 performs power conversion is maintained. are equal. Also, even if there is an arbitrary switching element that is turned ON first, the
また、第１および第２のドライブ回路Ｄｒ１，Ｄｒ２からのドライブ信号に意図しないＯＮタイミングのずれが生じた場合、またはＯＦＦタイミングのずれが生じた場合、またはＯＮタイミングとＯＦＦタイミング両方のずれが生じた場合においても、第１のインバータユニットＩＵ１と第２のインバータユニットＩＵ２の導通期間は等しくなり、各インバータ電流ｉ１～ｉ４は均等に流れる。 In addition, if the drive signals from the first and second drive circuits Dr1 and Dr2 unintentionally deviate in ON timing, or deviate in OFF timing, or deviate in both ON timing and OFF timing. Even in this case, the conduction periods of the first inverter unit IU1 and the second inverter unit IU2 are the same, and the inverter currents i1 to i4 flow equally.
このように、本実施の形態のインバータ電源装置では、第１のインバータユニットＩＵ１内の第１のスイッチング素子Ｑ１のエミッタＥ側が、第１の電力変換トランスＭＴｒ１の１次側を介して第２のインバータユニットＩＵ２内の第４のスイッチング素子Ｑ２４のコレクタＣ側へ接続される。また、第１のインバータユニットＩＵ１内の第４のスイッチング素子Ｑ４のコレクタＣ側は、第２の電力変換トランスＭＴｒ２の１次側を介して第２のインバータユニットＩＵ２内の第１のスイッチング素子Ｑ２１のエミッタＥ側へ接続される。 As described above, in the inverter power supply device of the present embodiment, the emitter E side of the first switching element Q1 in the first inverter unit IU1 is connected to the second power conversion transformer MTr1 via the primary side of the first power conversion transformer MTr1. It is connected to the collector C side of the fourth switching element Q24 in the inverter unit IU2. Further, the collector C side of the fourth switching element Q4 in the first inverter unit IU1 is connected to the first switching element Q21 in the second inverter unit IU2 via the primary side of the second power conversion transformer MTr2. is connected to the emitter E side of the .
第１、第２のインバータユニット（ＩＵ１、ＩＵ２）に対して、それぞれ第１、第２のドライブ回路（Ｄｒ１、Ｄｒ２）からドライブ信号が供給される。各ドライブ信号は、スイッチングのＯＮおよびＯＦＦの動作タイミングが反転した信号（信号１，信号２）を含む。上述の通り、第１のドライブ回路Ｄｒ１からのドライブ信号と第２のドライブ回路Ｄｒ２からのドライブ信号との間で、意図しないＯＮタイミングのずれ、またはＯＦＦタイミングのずれ、またはＯＮタイミングとＯＦＦタイミング両方のずれが生じる場合がある。このような場合であっても、第１のドライブ回路Ｄｒ１と第２のドライブ回路Ｄｒ２からのドライブ信号が共にＯＮを示す場合に、第１のインバータユニットＩＵ１と第２のインバータユニットＩＵ２からそれぞれ第１の電力変換トランスＭＴｒ１と第２の電力変換トランスＭＴｒ２へ電力が同時に出力される。すなわち、第１のインバータユニットＩＵ１と第２のインバータユニットＩＵ２とから成るインバータ回路３は、導通して電力を出力することが出来る。一方、第１のドライブ回路Ｄｒ１からのドライブ信号と第２のドライブ回路Ｄｒ２からのドライブ信号のいずれかがＯＦＦを示す場合、インバータ回路３は導通せず、電力を出力しない。
Drive signals are supplied from first and second drive circuits (Dr1, Dr2) to the first and second inverter units (IU1, IU2), respectively. Each drive signal includes a signal (signal 1, signal 2) in which switching ON and OFF operation timings are inverted. As described above, between the drive signal from the first drive circuit Dr1 and the drive signal from the second drive circuit Dr2, there is an unintended shift in the ON timing, the OFF timing, or both the ON timing and the OFF timing. deviation may occur. Even in such a case, when the drive signals from the first drive circuit Dr1 and the second drive circuit Dr2 both indicate ON, the first inverter unit IU1 and the second inverter unit IU2 respectively output the first inverter unit IU1 and the second inverter unit IU2. Power is simultaneously output to one power conversion transformer MTr1 and a second power conversion transformer MTr2. That is, the
したがって、第１のインバータユニットＩＵ１と第２のインバータユニットＩＵ２の導通期間、言い換えると導通タイミングは等しくなり、インダクタンス等の抵抗成分が平均化されて不平衡が解消される。そのため、第１のインバータユニットＩＵ１と第２のインバータユニットＩＵ２を流れる各インバータ電流ｉ１～ｉ４は、平衡化され均等に流れることになる。 Therefore, the conduction periods of the first inverter unit IU1 and the second inverter unit IU2, in other words, the conduction timings become the same, and resistance components such as inductance are averaged to eliminate unbalance. Therefore, the inverter currents i1 to i4 flowing through the first inverter unit IU1 and the second inverter unit IU2 are balanced and flow equally.
本開示の技術は、並列接続されたインバータにおいて電流バランスを保つ簡易かつ安価な方法として産業上有用である。 The technology of the present disclosure is industrially useful as a simple and inexpensive method for maintaining current balance in parallel-connected inverters.
Ｑ１、Ｑ２１ 第１のスイッチング素子
Ｑ２、Ｑ２２ 第２のスイッチング素子
Ｑ３、Ｑ２３ 第３のスイッチング素子
Ｑ４、Ｑ２４ 第４のスイッチング素子
ＩＵ１ 第１のインバータユニット
ＩＵ２ 第２のインバータユニット
ＭＴｒ１ 第１の電力変換トランス
ＭＴｒ２ 第２の電力変換トランス
Ｄｒ１ 第１のドライブ回路
Ｄｒ２ 第２のドライブ回路
Ｈ１、Ｈ２、Ｈ３、Ｈ４ 配線
ｉ１、ｉ２、ｉ３、ｉ４ インバータ電流
３ インバータ回路Q1, Q21 First switching element Q2, Q22 Second switching element Q3, Q23 Third switching element Q4, Q24 Fourth switching element IU1 First inverter unit IU2 Second inverter unit MTr1 First power conversion Transformer MTr2 Second power conversion transformer Dr1 First drive circuit Dr2 Second drive circuit H1, H2, H3, H4 Wiring i1, i2, i3, i4 Inverter current 3 Inverter circuit
Claims (4)
前記第１のインバータユニット内のそれぞれのスイッチング素子に対してドライブ信号を入力し、前記第１のインバータユニットをスイッチング動作させる第１のドライブ回路と、
前記第２のインバータユニット内のそれぞれのスイッチング素子に対してドライブ信号を入力し、前記第２のインバータユニットをスイッチング動作させる第２のドライブ回路と、
第１の電力変換トランスと、
第２の電力変換トランスと、を備え、
前記第１のインバータユニット内の前記第１のスイッチング素子の低電位側端子は、前記第１の電力変換トランスの１次側のコイルを介して前記第２のインバータユニット内の前記第４のスイッチング素子の高電位側端子に接続され、かつ、前記第１のインバータユニット内の前記第４のスイッチング素子の高電位側端子は、前記第２の電力変換トランスの１次側のコイルを介して前記第２のインバータユニット内の前記第１のスイッチング素子の低電位側端子に接続され、
前記第１のインバータユニット内の前記第１のスイッチング素子と前記第４のスイッチング素子は前記第１のドライブ回路からの前記ドライブ信号によりＯＮし、前記第２のインバータユニット内の前記第１のスイッチング素子と前記第４のスイッチング素子は前記第２のドライブ回路からの前記ドライブ信号によりＯＮし、
前記第１のインバータユニットに入力される第１のインバータ電流は前記第１のインバータユニット内の前記第１のスイッチング素子を通り、前記第１の電力変換トランスの１次側のコイルを介して前記第２のインバータユニット内の前記第４のスイッチング素子を通り、かつ前記第２のインバータユニットに入力される第２のインバータ電流は前記第２のインバータユニット内の前記第１のスイッチング素子から前記第２の電力変換トランスの１次側のコイルを介して、前記第１のインバータユニット内の前記第４のスイッチング素子を通り、
前記第１のドライブ回路と前記第２のドライブ回路からの前記ドライブ信号が共にＯＮを示す場合に、前記第１のインバータユニットと前記第２のインバータユニットからそれぞれ前記第１の電力変換トランスと前記第２の電力変換トランスへ電力が同時に出力されるインバータ電源装置。 a first set comprising first and second inverter units connected in parallel, each of said first and second inverter units having a first switching element and a second switching element connected in series; , an inverter circuit having a third switching element and a fourth switching element connected in series and a second set connected in parallel with the first set;
a first drive circuit that inputs a drive signal to each switching element in the first inverter unit and causes the first inverter unit to perform a switching operation;
a second drive circuit that inputs a drive signal to each switching element in the second inverter unit to switch the second inverter unit;
a first power conversion transformer;
a second power conversion transformer;
The low-potential-side terminal of the first switching element in the first inverter unit is connected to the fourth switching element in the second inverter unit via the primary-side coil of the first power conversion transformer. The high potential side terminal of the fourth switching element in the first inverter unit is connected to the high potential side terminal of the switching element through the primary side coil of the second power conversion transformer. connected to the low potential side terminal of the first switching element in the second inverter unit ;
The first switching element and the fourth switching element in the first inverter unit are turned on by the drive signal from the first drive circuit, and the first switching element in the second inverter unit is turned on. the element and the fourth switching element are turned on by the drive signal from the second drive circuit;
A first inverter current input to the first inverter unit passes through the first switching element in the first inverter unit and passes through the primary side coil of the first power conversion transformer. A second inverter current that passes through the fourth switching element in the second inverter unit and is input to the second inverter unit flows from the first switching element in the second inverter unit to the first switching element. Via the coil on the primary side of the power conversion transformer No. 2, through the fourth switching element in the first inverter unit,
When the drive signals from the first drive circuit and the second drive circuit both indicate ON, the first inverter unit and the second inverter unit are respectively connected to the first power conversion transformer and the power conversion transformer. An inverter power supply device in which power is simultaneously output to a second power conversion transformer .
前記第１のインバータユニットに入力される第３のインバータ電流は前記第１のインバータユニット内の前記第３のスイッチング素子を通り、第２の電力変換トランスの１次側を介して前記第２のインバータユニット内の前記第２のスイッチング素子を通り、かつ前記第２のインバータユニットに入力される第４のインバータ電流は前記第２のインバータユニット内の前記第３のスイッチング素子から前記第１の電力変換トランスの１次側を介して、前記第１のインバータユニット内の前記第２のスイッチング素子を通り、前記第１のドライブ回路と前記第２のドライブ回路からの前記ドライブ信号が共にＯＮを示す場合に、前記第１のインバータユニットと前記第２のインバータユニットからそれぞれ前記第１の電力変換トランスと前記第２の電力変換トランスへ電力が同時に出力される請求項１記載のインバータ電源装置 。 The second switching element and the third switching element in the first inverter unit are turned on by the drive signal from the first drive circuit, and the second switching element in the second inverter unit is turned on. the element and the third switching element are turned on by the drive signal from the second drive circuit;
A third inverter current input to the first inverter unit passes through the third switching element in the first inverter unit, and passes through the primary side of a second power conversion transformer to the second inverter unit. A fourth inverter current that passes through the second switching element in the inverter unit and is input to the second inverter unit receives the first electric power from the third switching element in the second inverter unit. Both of the drive signals from the first drive circuit and the second drive circuit indicate ON through the second switching element in the first inverter unit via the primary side of the conversion transformer. 2. The inverter power supply according to claim 1, wherein power is simultaneously output from said first inverter unit and said second inverter unit to said first power conversion transformer and said second power conversion transformer, respectively.
前記第１のインバータユニット内の前記第１のスイッチング素子と前記第４のスイッチング素子と、前記第２のインバータユニット内の前記第１のスイッチング素子と前記第４のスイッチング素子とには前記第１の指令値の信号が入力され、前記第１のインバータユニット内の前記第２のスイッチング素子と前記第３のスイッチング素子と、前記第２のインバータユニット内の前記第２のスイッチング素子と前記第３のスイッチング素子とには前記第２の指令値の信号が入力された請求項１または２に記載のインバータ電源装置。 Each of the drive signals from the first and second drive circuits is a signal of a first command value and a second command in which the timing of ON and OFF operation timings of the signal of the first command value is reversed. a value signal and
The first switching element and the fourth switching element in the first inverter unit and the first switching element and the fourth switching element in the second inverter unit have the first switching element and the fourth switching element. is inputted, the second switching element and the third switching element in the first inverter unit, and the second switching element and the third switching element in the second inverter unit. 3. The inverter power supply device according to claim 1 , wherein a signal of said second command value is input to said switching element.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017079335 | 2017-04-13 | ||
| JP2017079335 | 2017-04-13 | ||
| PCT/JP2018/011252 WO2018190093A1 (en) | 2017-04-13 | 2018-03-22 | Inverter power supply device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2018190093A1 JPWO2018190093A1 (en) | 2020-02-27 |
| JP7113182B2 true JP7113182B2 (en) | 2022-08-05 |
Family
ID=63792486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019512400A Active JP7113182B2 (en) | 2017-04-13 | 2018-03-22 | inverter power supply |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP7113182B2 (en) |
| CN (1) | CN110495088B (en) |
| WO (1) | WO2018190093A1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008079487A (en) | 2006-09-25 | 2008-04-03 | Nippon Reliance Kk | Ac power supply |
| US20160156291A1 (en) | 2014-12-02 | 2016-06-02 | Princeton Power Systems, Inc. | Bidirectional High Frequency Variable Speed Drive for CHP (Combined Heating and Power) and Flywheel Applications |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03189079A (en) * | 1989-12-18 | 1991-08-19 | Honda Motor Co Ltd | Dc resistance welding equipment |
| US5408404A (en) * | 1993-03-25 | 1995-04-18 | Rockwell International Corp. | High frequency interleaved DC-to-AC power converter apparatus |
| ES2201937B1 (en) * | 2003-11-03 | 2005-02-01 | Bsh Electrodomesticos España, S.A. | PROCEDURE FOR THE OPERATION OF A CONVERTER CIRCUIT. |
| JP5506590B2 (en) * | 2010-08-03 | 2014-05-28 | 株式会社ダイヘン | Arc welding machine |
| CN102437765B (en) * | 2011-10-17 | 2015-09-23 | 华为技术有限公司 | A kind of inverter topology circuit, inverse method and a kind of inverter |
| CN102857134B (en) * | 2012-10-09 | 2014-11-26 | 中国科学院电工研究所 | High-frequency inverter power supply of wireless power transmission device and frequency doubling control method for inverter power supply |
| CN104638969A (en) * | 2013-11-15 | 2015-05-20 | 通用电气公司 | Half-bridge inverter, electronic ballast using half-bridge inverter, and lamp |
| CN104124882A (en) * | 2014-06-10 | 2014-10-29 | 周细文 | Variable-frequency and variable-voltage multi-level high-power voltage source |
| JP6442275B2 (en) * | 2014-12-25 | 2018-12-19 | 日立オートモティブシステムズ株式会社 | Power converter |
-
2018
- 2018-03-22 WO PCT/JP2018/011252 patent/WO2018190093A1/en active Application Filing
- 2018-03-22 CN CN201880023690.9A patent/CN110495088B/en active Active
- 2018-03-22 JP JP2019512400A patent/JP7113182B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008079487A (en) | 2006-09-25 | 2008-04-03 | Nippon Reliance Kk | Ac power supply |
| US20160156291A1 (en) | 2014-12-02 | 2016-06-02 | Princeton Power Systems, Inc. | Bidirectional High Frequency Variable Speed Drive for CHP (Combined Heating and Power) and Flywheel Applications |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2018190093A1 (en) | 2020-02-27 |
| WO2018190093A1 (en) | 2018-10-18 |
| CN110495088A (en) | 2019-11-22 |
| CN110495088B (en) | 2021-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5457449B2 (en) | Power converter | |
| WO2012153836A1 (en) | Switching circuit and semiconductor module | |
| WO2010137278A1 (en) | Inverter control device and inverter control method | |
| JP4492613B2 (en) | Welding machine | |
| KR102117719B1 (en) | Power semiconductor circuit | |
| US9780675B2 (en) | System and method for controlling current in a power converter | |
| JP7113182B2 (en) | inverter power supply | |
| WO2013145792A1 (en) | Electric power conversion device | |
| JP2022520864A (en) | How to turn off power semiconductor switches in a bridge circuit, a bridge circuit, and an inverter that includes a bridge circuit | |
| JP6630196B2 (en) | Welding power supply | |
| JPH0767320A (en) | Driving circuit for power element | |
| JP4631409B2 (en) | Semiconductor switch circuit | |
| US20180309386A1 (en) | Power semiconductor device and power semiconductor drive system | |
| JP6430345B2 (en) | Semiconductor power converter | |
| JP2016507907A (en) | Load tap changer with semiconductor switch element and method of operating load tap changer | |
| JP6881399B2 (en) | Power semiconductor devices and power conversion devices | |
| JP2019187172A (en) | Drive circuit of switch | |
| JP4715346B2 (en) | Driving device for voltage-driven semiconductor elements connected in series | |
| JP4665561B2 (en) | Series connection of voltage-driven semiconductor elements | |
| JP7169742B2 (en) | power converter | |
| JP7145435B2 (en) | Breaking circuit diagnostic device, motor control device, and breaking circuit diagnostic method | |
| KR102195774B1 (en) | Circuit for driving switching module of inveter and apparatus for driving swtiching module of inveter | |
| JP6503977B2 (en) | Control method of power conversion circuit and power conversion module | |
| US20220140748A1 (en) | Semiconductor device and inverter device | |
| JP6686917B2 (en) | Switching element control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220418 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7113182 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |