JP7106299B2 - 電子ビーム検査装置及び電子ビーム走査のスキャン順序取得方法 - Google Patents

Description

本発明は、電子ビーム検査装置及び電子ビーム検査方法に関する。例えば、マルチビームを用いて検査用の画像を取得する手法に関する。

近年、大規模集積回路（ＬＳＩ）の高集積化及び大容量化に伴い、半導体素子に要求される回路線幅はますます狭くなってきている。これらの半導体素子は、回路パターンが形成された原画パターン（マスク或いはレチクルともいう。以下、マスクと総称する）を用いて、いわゆるステッパと呼ばれる縮小投影露光装置でウェハ上にパターンを露光転写して回路形成することにより製造される。

そして、多大な製造コストのかかるＬＳＩの製造にとって、歩留まりの向上は欠かせない。しかし、１ギガビット級のＤＲＡＭ（ランダムアクセスメモリ）に代表されるように、ＬＳＩを構成するパターンは、サブミクロンからナノメータのオーダーになっている。近年、半導体ウェハ上に形成されるＬＳＩパターン寸法の微細化に伴って、パターン欠陥として検出しなければならない寸法も極めて小さいものとなっている。よって、半導体ウェハ上に転写された超微細パターンの欠陥を検査するパターン検査装置の高精度化が必要とされている。その他、歩留まりを低下させる大きな要因の一つとして、半導体ウェハ上に超微細パターンをフォトリソグラフィ技術で露光、転写する際に使用されるマスクのパターン欠陥があげられる。そのため、ＬＳＩ製造に使用される転写用マスクの欠陥を検査するパターン検査装置の高精度化が必要とされている。

検査手法としては、半導体ウェハやリソグラフィマスク等の基板上に形成されているパターンを撮像した測定画像と、設計データ、あるいは基板上の同一パターンを撮像した測定画像と比較することにより検査を行う方法が知られている。例えば、パターン検査方法として、同一基板上の異なる場所の同一パターンを撮像した測定画像データ同士を比較する「ｄｉｅ ｔｏ ｄｉｅ（ダイ－ダイ）検査」や、パターン設計された設計データをベースに設計画像データ（参照画像）を生成して、それとパターンを撮像した測定データとなる測定画像とを比較する「ｄｉｅ ｔｏ ｄａｔａｂａｓｅ（ダイ－データベース）検査」がある。かかる検査装置における検査方法では、検査対象基板はステージ上に載置され、ステージが動くことによって光束が試料上を走査し、検査が行われる。検査対象基板には、光源及び照明光学系によって光束が照射される。検査対象基板を透過あるいは反射した光は光学系を介して、センサ上に結像される。センサで撮像された画像は測定データとして比較回路へ送られる。比較回路では、画像同士の位置合わせの後、測定データと参照データとを適切なアルゴリズムに従って比較し、一致しない場合には、パターン欠陥有りと判定する。

上述したパターン検査装置では、レーザ光を検査対象基板に照射して、その透過像或いは反射像を撮像することにより、光学画像を取得する。これに対して、検査対象基板上を電子ビームで走査（スキャン）して、電子ビームの照射に伴い検査対象基板から放出される２次電子を検出して、パターン像を取得する検査装置の開発も進んでいる。電子ビームを用いた検査装置では、さらに、マルチビームを用いた装置の開発も進んでいる（例えば、特許文献１参照）。かかる電子ビームの照射により基板面を撮像すると、帯電効果により歪んだ画像が取得されてしまうといった問題があった。帯電の状況は照射する電子線の加速電圧や過去の帯電からの放電経過時間により変化する。基板の検査では、被検査領域を短冊状に仮想分割した検査ストライプを順次連続移動してスキャンしていく手法を行うとスキャン動作の効率が良いが、ひとつ前の隣接する検査ストライプによる帯電が、直後のストライプの撮像に影響する恐れがあるといった問題があった。

特開２００９－００９８８２号公報

そこで、本発明の一態様は、電子ビームを照射したことに起因する基板の帯電の影響を低減若しくは解消した歪の少ない画像で検査可能な装置及び方法を提供する。

本発明の一態様の電子ビーム検査装置は、
パターンが形成された基板を載置するステージと、
基板の表面の材質の情報と電子ビームの加速電圧の値とを取得する取得部と、
基板の表面の材質と加速電圧の値とに基づいて、基板の検査領域を短冊状に仮想分割した複数のストライプ領域のスキャン順序を決定する順序決定部と、
を備えたことを特徴とする。

また、基板の表面の材質と加速電圧の値とに基づいて、電子ビームの照射に伴う帯電量の減衰時間を演算する減衰時間演算部と、
減衰時間が経過するまでにスキャン可能なストライプ数を演算するストライプ数演算部と、
をさらに備え、
順序決定部は、順序を決定するための対象ストライプ領域と対象ストライプ領域に隣接する隣接ストライプ領域との間に、演算されたストライプ数のストライプ領域が挟まれるようにスキャン順序を決定すると好適である。

また、基板の表面の材質と加速電圧の値とに基づいて、電子ビームの照射に伴う帯電影響範囲を演算する影響範囲演算部をさらに備え、
順序決定部は、影響範囲内のストライプ領域同士が連続しないようにスキャン順序を決定すると好適である。

また、決定されたスキャン順序で基板の複数のストライプ領域をスキャンして、基板の２次電子画像を取得する２次電子画像取得機構と、
２次電子画像と、対応する参照画像とを比較する比較部と、
をさらに備える。
また、２次電子画像取得機構は、マルチビームを用いて複数のストライプ領域をスキャンすることによって、２次電子画像を取得すると好適である。

本発明の一態様の電子ビーム走査のスキャン順序取得方法は、
パターンが形成された基板の表面の材質の情報と電子ビームの加速電圧の値とを取得する工程と、
基板の表面の材質と加速電圧の値とに基づいて、基板の検査領域を短冊状に仮想分割した複数のストライプ領域のスキャン順序を決定し、出力する工程と、
前記基板の表面の材質と前記加速電圧の値とに基づいて、電子ビームの照射に伴う帯電量の減衰時間を演算する工程と、
前記減衰時間が経過するまでにスキャン可能なストライプ数を演算する工程と、
を備え、
順序を決定するための対象ストライプ領域と前記対象ストライプ領域に隣接する隣接ストライプ領域との間に、演算された前記ストライプ数のストライプ領域が挟まれるように前記スキャン順序を決定することを特徴とする。
本発明の他の態様の電子ビーム走査のスキャン順序取得方法は、
パターンが形成された基板の表面の材質の情報と電子ビームの加速電圧の値とを取得する工程と、
前記基板の表面の材質と前記加速電圧の値とに基づいて、前記基板の検査領域を短冊状に仮想分割した複数のストライプ領域のスキャン順序を決定し、出力する工程と、
前記基板の表面の材質と前記加速電圧の値とに基づいて、電子ビームの照射に伴う帯電影響範囲を演算する工程と、
を備え、
前記影響範囲内のストライプ領域同士が連続しないように前記スキャン順序を決定することを特徴とする。

本発明の一態様によれば、電子ビームを照射したことに起因する基板の帯電の影響を低減若しくは解消できる。よって、帯電の影響を低減若しくは解消した歪の少ない画像を取得できる。そのため、帯電の影響を低減若しくは解消した歪の少ない画像で検査できる。

実施の形態１におけるパターン検査装置の構成を示す構成図である。 実施の形態１における成形アパーチャアレイ基板の構成を示す概念図である。 実施の形態１における半導体基板に形成される複数のチップ領域の一例を示す図である。 実施の形態１におけるマルチビームの照射領域と測定用画素との一例を示す図である。 実施の形態１における検査方法の要部工程を示すフローチャート図である。 実施の形態１における基板材質算定回路の内部構成の一例を示すブロック図である。 実施の形態１における基板表面のパターンの一例を示す図である。 実施の形態１における帯電減衰時間演算回路の内部構成の一例を示すブロック図である。 実施の形態１における帯電電荷量と加速電圧との関係を示す図である。 実施の形態１における帯電エネルギーと減衰時間との関係を示す図である。 実施の形態１における帯電影響範囲演算回路の内部構成の一例を示すブロック図である。 実施の形態１における帯電影響範囲の一例を示す図である。 実施の形態１におけるスキャン順序制御回路の内部構成の一例を示すブロック図である。 実施の形態１におけるストライプ領域のスキャン順序の一例を示す図である。 実施の形態１における比較回路の内部構成の一例を示す構成図である。

以下、実施の形態において、被検査基板上に形成されたパターンを撮像する（被検査画像を取得する）手法の一例として、電子ビームによるマルチビームを被検査基板に照射して２次電子像を撮像する場合について説明する。但し、マルチビームに限るものではなく、シングルビームを被検査基板に照射して２次電子像を撮像する場合であっても構わない。

実施の形態１．
図１は、実施の形態１におけるパターン検査装置の構成を示す構成図である。図１において、基板に形成されたパターンを検査する検査装置１００は、電子ビーム検査装置の一例である。また、検査装置１００は、マルチビーム検査装置の一例である。また、検査装置１００は、電子ビーム画像取得装置の一例である。また、検査装置１００は、マルチビーム画像取得装置の一例である。検査装置１００は、画像取得機構１５０、及び制御系回路１６０（制御部）を備えている。画像取得機構１５０は、主電子ビームカラム１０２、副電子ビームカラム１０４、検査室１０３、検出回路１０６、チップパターンメモリ１２３、ステージ駆動機構１４２、及びレーザ測長システム１２２を備えている。主電子ビームカラム１０２内には、電子銃２０１、照明レンズ２０２、成形アパーチャアレイ基板２０３、縮小レンズ２０５、制限アパーチャ基板２０６、対物レンズ２０７、主偏向器２０８、副偏向器２０９、一括ブランキング偏向器２１２、及びビームセパレーター２１４が配置されている。副電子ビームカラム１０４内には、投影レンズ２２４，２２６、偏向器２２８、及びマルチ検出器２２２が配置されている。縮小レンズ２０５、制限アパーチャ基板２０６、対物レンズ２０７、主偏向器２０８、副偏向器２０９、及び一括ブランキング偏向器２１２により、１次電子光学系が構成される。但し、１次電子光学系の構成は、これに限るものではない。その他の光学素子等が配置されても構わない。ビームセパレーター２１４、投影レンズ２２４，２２６、及び偏向器２２８により、２次電子光学系が構成される。但し、２次電子光学系の構成は、これに限るものではない。その他の光学素子等が配置されても構わない。

検査室１０３内には、少なくともＸＹ平面上を移動可能なＸＹステージ１０５が配置される。ＸＹステージ１０５上には、検査対象となる基板１０１が配置される。基板１０１には、露光用マスク基板、及びシリコンウェハ等の半導体基板が含まれる。基板１０１が半導体基板である場合、半導体基板には複数のチップパターン（ウェハダイ）が形成されている。基板１０１が露光用マスク基板である場合、露光用マスク基板には、チップパターンが形成されている。チップパターンは、複数の図形パターンによって構成される。かかる露光用マスク基板に形成されたチップパターンが半導体基板上に複数回露光転写されることで、半導体基板には複数のチップパターン（ウェハダイ）が形成されることになる。以下、基板１０１が半導体基板である場合を主として説明する。基板１０１は、例えば、パターン形成面を上側に向けてＸＹステージ１０５に配置される。また、ＸＹステージ１０５上には、検査室１０３の外部に配置されたレーザ測長システム１２２から照射されるレーザ測長用のレーザ光を反射するミラー２１６が配置されている。マルチ検出器２２２は、副電子ビームカラム１０４の外部で検出回路１０６に接続される。検出回路１０６は、チップパターンメモリ１２３に接続される。

制御系回路１６０では、検査装置１００全体を制御する制御計算機１１０が、バス１２０を介して、位置回路１０７、比較回路１０８、参照画像作成回路１１２、ステージ制御回路１１４、レンズ制御回路１２４、ブランキング制御回路１２６、偏向制御回路１２８、基板材質算定回路１３０、帯電減衰時間演算回路１３２、帯電影響範囲演算回路１３４、スキャン順序制御回路１３６、磁気ディスク装置等の記憶装置１０９、モニタ１１７、メモリ１１８、及びプリンタ１１９に接続されている。また、偏向制御回路１２８は、ＤＡＣ（デジタルアナログ変換）アンプ１４４，１４６に接続される。ＤＡＣアンプ１４４は、主偏向器２０８に接続され、ＤＡＣアンプ１４６は、副偏向器２０９に接続される。

また、チップパターンメモリ１２３は、比較回路１０８に接続されている。また、ＸＹステージ１０５は、ステージ制御回路１１４の制御の下に駆動機構１４２により駆動される。駆動機構１４２では、例えば、Ｘ方向、Ｙ方向、θ方向に駆動する３軸（Ｘ－Ｙ－θ）モータの様な駆動系が構成され、ＸＹステージ１０５が移動可能となっている。これらの、図示しないＸモータ、Ｙモータ、θモータは、例えばステップモータを用いることができる。ＸＹステージ１０５は、ＸＹθ各軸のモータによって水平方向及び回転方向に移動可能である。そして、ＸＹステージ１０５の移動位置はレーザ測長システム１２２により測定され、位置回路１０７に供給される。レーザ測長システム１２２は、ミラー２１６からの反射光を受光することによって、レーザ干渉法の原理でＸＹステージ１０５の位置を測長する。

電子銃２０１には、図示しない高圧電源回路が接続され、電子銃２０１内の図示しないフィラメントと引出電極間への高圧電源回路からの加速電圧の印加と共に、所定の引出電極（ウェネルト）の電圧の印加と所定の温度のカソードの加熱によって、カソードから放出された電子群が加速させられ、電子ビーム２００となって放出される。照明レンズ２０２、縮小レンズ２０５、対物レンズ２０７、及び投影レンズ２２４，２２６は、例えば電磁レンズが用いられ、共にレンズ制御回路１２４によって制御される。また、ビームセパレーター２１４もレンズ制御回路１２４によって制御される。一括ブランキング偏向器２１２、及び偏向器２２８は、それぞれ少なくとも２極の電極群により構成され、ブランキング制御回路１２６によって制御される。主偏向器２０８、及び副偏向器２０９は、少なくとも４極の電極群により構成され、主偏向器２０８は、電極毎に配置されるＤＡＣアンプ１４４を介して、偏向制御回路１２８によって制御される。同様に、副偏向器２０９は、少なくとも４極の電極群により構成され、電極毎に配置されるＤＡＣアンプ１４６を介して、偏向制御回路１２８によって制御される。

ここで、図１では、実施の形態１を説明する上で必要な構成を記載している。検査装置１００にとって、通常、必要なその他の構成を備えていても構わない。

図２は、実施の形態１における成形アパーチャアレイ基板の構成を示す概念図である。図２において、成形アパーチャアレイ基板２０３には、２次元状の横（ｘ方向）ｍ_１列×縦（ｙ方向）ｎ_１段（ｍ_１，ｎ_１は２以上の整数）の穴（開口部）２２がマルチビーム形成領域２０４内にｘ，ｙ方向に所定の配列ピッチで形成されている。図２の例では、２３×２３の穴（開口部）２２が形成されている場合を示している。各穴２２は、共に同じ寸法形状の矩形で形成される。或いは、同じ外径の円形であっても構わない。これらの複数の穴２２を電子ビーム２００の一部がそれぞれ通過することで、マルチビーム２０（マルチ１次電子ビーム）が形成されることになる。ここでは、横縦（ｘ，ｙ方向）が共に２列以上の穴２２が配置された例を示したが、これに限るものではない。例えば、横縦（ｘ，ｙ方向）どちらか一方が複数列で他方は１列だけであっても構わない。また、穴２２の配列の仕方は、図２のように、横縦が格子状に配置される場合に限るものではない。例えば、縦方向（ｙ方向）ｋ段目の列と、ｋ＋１段目の列の穴同士が、横方向（ｘ方向）に寸法ａだけずれて配置されてもよい。同様に、縦方向（ｙ方向）ｋ＋１段目の列と、ｋ＋２段目の列の穴同士が、横方向（ｘ方向）に寸法ｂだけずれて配置されてもよい。複数のビームが１度に形成されれば、その他の配置関係で形成されても構わない。

画像取得機構１５０は、電子ビームによるマルチビーム２０を用いて、図形パターンが形成された基板１０１から図形パターンの被検査画像を取得する。以下、検査装置１００における画像取得機構１５０の動作について説明する。

電子銃２０１（放出源）から放出された電子ビーム２００は、照明レンズ２０２によりほぼ垂直に成形アパーチャアレイ基板２０３全体を照明する。成形アパーチャアレイ基板２０３には、図２に示すように、矩形の複数の穴２２（開口部）が形成され、電子ビーム２００は、すべての複数の穴２２が含まれる領域を照明する。複数の穴２２の位置に照射された電子ビーム２００の各一部が、かかる成形アパーチャアレイ基板２０３の複数の穴２２をそれぞれ通過することによって、例えば矩形の複数の１次電子ビーム（マルチビーム）２０ａ～２０ｄ（図１の実線）が形成される。形成されたマルチビーム２０ａ～２０ｄは、１次電子光学系によって、一括して基板１０１（試料）面上に照射される。具体的には、以下のように動作する。

形成されたマルチビーム２０ａ～２０ｄは、その後、クロスオーバー（Ｃ．Ｏ．）を形成し、マルチビーム２０の各ビームのクロスオーバー位置に配置されたビームセパレーター２１４を通過した後、縮小レンズ２０５によって、縮小され、制限アパーチャ基板２０６に形成された中心の穴に向かって進む。ここで、成形アパーチャアレイ基板２０３と縮小レンズ２０５との間に配置された一括ブランキング偏向器２１２によって、マルチビーム２０ａ～２０ｄ全体が一括して偏向された場合には、制限アパーチャ基板２０６の中心の穴から位置がはずれ、制限アパーチャ基板２０６によって遮蔽される。一方、一括ブランキング偏向器２１２によって偏向されなかったマルチビーム２０ａ～２０ｄは、図１に示すように制限アパーチャ基板２０６の中心の穴を通過する。かかる一括ブランキング偏向器２１２のＯＮ／ＯＦＦによって、ブランキング制御が行われ、ビームのＯＮ／ＯＦＦが一括制御される。このように、制限アパーチャ基板２０６は、一括ブランキング偏向器２１２によってビームＯＦＦの状態になるように偏向されたマルチビーム２０ａ～２０ｄを遮蔽する。そして、ビームＯＮになってからビームＯＦＦになるまでに形成された、制限アパーチャ基板２０６を通過したビーム群により、検査用のマルチビーム２０ａ～２０ｄが形成される。制限アパーチャ基板２０６を通過したマルチビーム２０ａ～２０ｄは、対物レンズ２０７により基板１０１面上に焦点が合わされ、所望の縮小率のパターン像（ビーム径）となり、主偏向器２０８及び副偏向器２０９によって、制限アパーチャ基板２０６を通過したマルチビーム２０全体が同方向に一括して偏向され、各ビームの基板１０１上のそれぞれの照射位置に照射される。かかる場合に、主偏向器２０８によって、マルチビーム２０が走査するマスクダイの基準位置にマルチビーム２０全体を一括偏向する。実施の形態１では、例えばＸＹステージ１０５を連続移動させながらスキャンを行う。そのため、主偏向器２０８は、さらにＸＹステージ１０５の移動に追従するように、トラッキング偏向を行う。そして、副偏向器２０９によって、各ビームがそれぞれ対応する領域内を走査するようにマルチビーム２０全体を一括偏向する。一度に照射されるマルチビーム２０は、理想的には成形アパーチャアレイ基板２０３の複数の穴２２の配列ピッチに上述した所望の縮小率（１／ａ）を乗じたピッチで並ぶことになる。このように、主電子ビームカラム１０２は、一度に２次元状のｍ_１×ｎ_１本のマルチビーム２０を基板１０１に照射する。基板１０１の所望する位置にマルチビーム２０が照射されたことに起因して基板１０１からマルチビーム２０の各ビームに対応する、反射電子を含む２次電子の束（マルチ２次電子ビーム３００）（図１の点線）が放出される。

基板１０１から放出されたマルチ２次電子ビーム３００は、対物レンズ２０７によって、マルチ２次電子ビーム３００の中心側に屈折させられ、制限アパーチャ基板２０６に形成された中心の穴に向かって進む。制限アパーチャ基板２０６を通過したマルチ２次電子ビーム３００は、縮小レンズ２０５によって光軸とほぼ平行に屈折させられ、ビームセパレーター２１４に進む。

ここで、ビームセパレーター２１４はマルチビーム２０が進む方向（光軸）に直交する面上において電界と磁界を直交する方向に発生させる。電界は電子の進行方向に関わりなく同じ方向に力を及ぼす。これに対して、磁界はフレミング左手の法則に従って力を及ぼす。そのため電子の侵入方向によって電子に作用する力の向きを変化させることができる。ビームセパレーター２１４に上側から侵入してくるマルチビーム２０（１次電子ビーム）には、電界による力と磁界による力が打ち消し合い、マルチビーム２０は下方に直進する。これに対して、ビームセパレーター２１４に下側から侵入してくるマルチ２次電子ビーム３００には、電界による力と磁界による力がどちらも同じ方向に働き、マルチ２次電子ビーム３００は斜め上方に曲げられる。

マルチ２次電子ビーム３００は、２次電子光学系によって一括して誘導される。具体的には、以下のように動作する。斜め上方に曲げられたマルチ２次電子ビーム３００は、投影レンズ２２４，２２６によって、屈折させられながら、マルチ検出器２２２側に誘導される。誘導されたマルチ２次電子ビーム３００は、マルチ検出器２２２に投影される。マルチ検出器２２２は、投影されたマルチ２次電子ビーム３００を検出する。

図３は、実施の形態１における半導体基板に形成される複数のチップ領域の一例を示す図である。図３において、基板１０１が半導体基板（ウェハ）である場合、半導体基板（ウェハ）には、複数のチップ（ウェハダイ）３３２が２次元のアレイ状に形成されている。各チップ３３２には、露光用マスク基板に形成された１チップ分のマスクパターンが図示しない露光装置（ステッパ）によって例えば１／４に縮小されて転写されている。各チップ３３２のチップ領域を、例えばマルチビーム２０の照射で照射可能な照射領域３４と同サイズでｙ方向に短冊状に複数のストライプ領域２１に分割する。１回のマルチビーム２０の照射で照射可能な照射領域３４は、（基板１０１面上におけるマルチビーム２０のｘ方向のビーム間ピッチにｘ方向のビーム数を乗じたｘ方向サイズ）×（基板１０１面上におけるマルチビーム２０のｙ方向のビーム間ピッチにｙ方向のビーム数を乗じたｙ方向サイズ）で定義される。図３の例では、ストライプ領域２１の幅（ｙ方向サイズ）が照射領域３４のｙ方向サイズと同じサイズの場合を示している。但し、これに限るものではない。ストライプ領域２１の幅（ｙ方向サイズ）が照射領域３４のｙ方向サイズよりも大きくても構わない。例えば、ストライプ領域２１の幅（ｙ方向サイズ）が照射領域３４のｙ方向サイズの自然数倍に設定されると好適である。実施の形態１では、ストライプ領域２１毎に、走査（スキャン動作）し、各ストライプ画像を取得していく。なお、各ストライプ領域２１は、画像の取得漏れを防ぐために互いに一部が重なり合うように分割されても構わない。

また、各ストライプ領域２１は、例えば照射領域３４と同サイズでｘ方向に分割される。そのため、各チップ３３２内は、例えば、２次元状の横（ｘ方向）ｍ_２列×縦（ｙ方向）ｎ_２段（ｍ_２，ｎ_２は２以上の整数）個の複数の画像採取領域３３に分割される。実施の形態１では、かかる画像採取領域３３が単位検査領域となる。

図４は、実施の形態１におけるマルチビームの照射領域と測定用画素との一例を示す図である。図４において、各画像採取領域３３は、例えば、マルチビームのビームサイズでメッシュ状の複数のメッシュ領域に分割される。かかる各メッシュ領域が、測定用画素３６（単位照射領域）となる。図４の例では、９×９列のマルチビームの場合を示している。図４の例では、照射領域３４が画像採取領域３３と同じサイズの場合を示している。但し、これに限るものではない。照射領域３４が画像採取領域３３よりも小さくても良い。或いは大きくても構わない。そして、照射領域３４内に、１回のマルチビーム２０の照射で照射可能な複数の測定用画素２８（１ショット時のビームの照射位置）が示されている。言い換えれば、隣り合う測定用画素２８間のピッチがマルチビームの各ビーム間のピッチとなる。図６の例では、隣り合う４つの測定用画素２８で囲まれると共に、４つの測定用画素２８のうちの１つの測定用画素２８を含む正方形の領域で１つのサブ照射領域２９を構成する。図６の例では、各サブ照射領域２９は、４×４画素３６で構成される場合を示している。

実施の形態１におけるスキャン動作では、ストライプ領域２１毎にスキャン（走査）される。図４の例では、あるストライプ領域２１内の１つの画像採取領域３３を走査する場合の一例を示している。マルチビーム２０がすべて使用される場合には、１つの照射領域３４内には、ｘ，ｙ方向に（２次元状に）ｍ_１×ｎ_１個のサブ照射領域２９が配列されることになる。１つ目の画像採取領域３３にマルチビーム２０が照射可能な位置にＸＹステージ１０５を移動させる。そして、主偏向器２０８によって、ＸＹステージ１０５の移動に追従するように、トラッキング偏向を行いながら、トラッキング偏向されている状態で、副偏向器２０９によって、当該画像採取領域３３を照射領域３４として当該画像採取領域３３内を走査（スキャン動作）する。マルチビーム２０を構成する各ビームは、互いに異なるいずれかのサブ照射領域２９を担当することになる。そして、各ショット時に、各ビームは、担当サブ照射領域２９内の同じ位置に相当する１つの測定用画素２８を照射することになる。図４の例では、副偏向器２０９によって、各ビームは、１ショット目に担当サブ照射領域２９内の最下段の右から１番目の測定用画素３６を照射するように偏向される。そして、１ショット目の照射が行われる。続いて、副偏向器２０９によってマルチビーム２０全体を一括してｙ方向に１測定用画素３６分だけビーム偏向位置をシフトさせ、２ショット目に担当サブ照射領域２９内の下から２段目の右から１番目の測定用画素３６を照射する。同様に、３ショット目に担当サブ照射領域２９内の下から３段目の右から１番目の測定用画素３６を照射する。４ショット目に担当サブ照射領域２９内の下から４段目の右から１番目の測定用画素３６を照射する。次に、副偏向器２０９によってマルチビーム２０全体を一括して最下段の右から２番目の測定用画素３６の位置にビーム偏向位置をシフトさせ、同様に、ｙ方向に向かって、測定用画素３６を順に照射していく。かかる動作を繰り返し、１つのビームで１つのサブ照射領域２９内のすべての測定用画素３６を順に照射していく。１回のショットでは、成形アパーチャアレイ基板２０３の各穴２２を通過することによって形成されたマルチビームによって、最大で各穴２２と同数の複数のビームショットに応じたマルチ２次電子ビーム３００が一度に検出される。

以上のように、マルチビーム２０全体では、画像採取領域３３を照射領域３４として走査（スキャン）することになるが、各ビームは、それぞれ対応する１つのサブ照射領域２９を走査することになる。そして、１つの画像採取領域３３の走査（スキャン）が終了すると、例えばｘ方向に隣接する次の画像採取領域３３が照射領域３４になるように移動して、かかる隣接する次の画像採取領域３３の走査（スキャン）を行う。かかる動作を繰り返し、各ストライプ領域２１の走査を進めていく。マルチビーム２０のショットにより、その都度、照射された測定用画素３６から２次電子ビームが放出され、マルチ検出器２２２にて検出される。実施の形態１では、マルチ検出器２２２の単位検出領域サイズは、各測定用画素３６から上方に放出された２次電子ビームを測定用画素３６毎（或いはサブ照射領域２９毎）に検出する。

以上のようにマルチビーム２０を用いて走査することで、シングルビームで走査する場合よりも高速にスキャン動作（測定）ができる。なお、ステップアンドリピート動作で各ストライプ領域２１のスキャンを行っても良いし、ＸＹステージ１０５を連続移動させながら各ストライプ領域２１のスキャンを行う場合であってもよい。照射領域３４が画像採取領域３３よりも小さい場合には、当該画像採取領域３３中で照射領域３４を移動させながらスキャン動作を行えばよい。

基板１０１が露光用マスク基板である場合には、露光用マスク基板に形成された１チップ分のチップ領域を例えば上述した画像採取領域３３のサイズで短冊状に複数のストライプ領域に分割する。そして、ストライプ領域毎に、上述した動作と同様の走査で各画像採取領域３３を走査すればよい。露光用マスク基板における画像採取領域３３のサイズは、転写前のサイズなので半導体基板の画像採取領域３３の４倍のサイズとなる。そのため、照射領域３４が露光用マスク基板における画像採取領域３３よりも小さい場合には、１チップ分のスキャン動作が増加する（例えば４倍）ことになる。しかし、露光用マスク基板に要求される精度は縮小倍率分軽減されるので、主電子ビームカラム/副電子カラムの縮小/拡大倍率を4倍変化させることにより、測定用画素のサイズを4倍に拡大する。これにより照射領域３４のサイズが拡大され、同じスキャン回数で4倍の領域を検査することが可能となる。

以上のように、画像取得機構１５０は、マルチビーム２０を用いて、ストライプ領域２１毎に、図形パターンが形成された被検査基板１０１上を走査し、マルチビーム２０が照射されたことに起因して被検査基板１０１から放出される、マルチ２次電子ビーム３００を検出する。

ここで、上述したように、かかる電子ビームの照射により基板１０１面を撮像すると、帯電効果により歪んだ画像が取得されてしまうといった問題があった。帯電の状況は照射する電子線の加速電圧や過去の帯電からの放電経過時間により変化する。基板１０１の検査では、上述したようにストライプ領域２１を順次連続移動してスキャンしていく手法を行うとスキャン動作の効率が良いが、ひとつ前の隣接するストライプ領域２１による帯電が、直後のストライプ領域２１の撮像に影響する恐れがあるといった問題があった。そこで、実施の形態１では、各ストライプ領域２１のスキャン動作を、周辺のストライプ領域２１に生じた帯電の影響を受けないように実施する。そのために、以下のように、動作する。

図５は、実施の形態１における検査方法の要部工程を示すフローチャート図である。図５において、実施の形態１における検査方法は、基板表面材質情報取得工程（Ｓ１０２）と、加速電圧値取得工程（Ｓ１０４）と、パターン密度演算工程（Ｓ１０６）と、基板表面材質判定工程（Ｓ１０８）と、帯電減衰時間演算工程（Ｓ１１０）と、帯電影響範囲演算工程（Ｓ１１２）と、ストライプ数演算工程（Ｓ１１４）と、スキャン順序決定工程（Ｓ１２０）と、スキャン工程（Ｓ１３０）と、参照画像作成工程（Ｓ１３２）と、分割工程（Ｓ１３４）と、位置合わせ工程（Ｓ１３６）と、比較工程（Ｓ１３８）と、いう一連の工程を実施する。

図６は、実施の形態１における基板材質算定回路の内部構成の一例を示すブロック図である。図６において、基板材質算定回路１３０内には、磁気ディスク装置等の記憶装置６２，６４，６６、取得部６０、パターン密度演算部６８、及び材質判定部６９が配置される。取得部６０、パターン密度演算部６８、及び材質判定部６９といった各「～部」は、処理回路を有する。かかる処理回路は、例えば、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置を含む。各「～部」は、共通する処理回路（同じ処理回路）を用いても良いし、或いは異なる処理回路（別々の処理回路）を用いても良い。取得部６０、パターン密度演算部６８、及び材質判定部６９に入出力される情報および演算中の情報は図示しないメモリ、或いはメモリ１１８にその都度格納される。

図７は、実施の形態１における基板表面のパターンの一例を示す図である。図７の例では、検査対象の基板１０１の表面に形成された、シリコン酸化膜（ＳｉＯ_２）と、銅（Ｃｕ）とにより形成されるパターンの一例を示している。よって、図７の例では、基板１０１の表面の材質として、Ｃｕ材と、ＳｉＯ_２材が挙げられる。基板１０１の表面の材質の情報は、予め、検査装置１００の外部から入力され、例えば、記憶装置１０９に格納しておけばよい。記憶装置１０９には、基板１０１にパターンを形成する基になった設計データ、或いは基板１０１に形成されたパターンの露光イメージデータに定義された設計パターンデータが格納される。そして、かかる設計データ、或いは設計パターンデータは、制御計算機１１０による制御のもと、基板材質算定回路１３０に出力され、記憶装置６６に格納される。

基板表面材質情報取得工程（Ｓ１０２）として、取得部６０は、ストライプ領域２１毎に、記憶装置１０９に格納された基板１０１の表面の材質の情報を読み出し、取得する。取得された基板１０１の表面の材質の情報は、記憶装置６２に格納される。よって、図７の例では、基板１０１の表面の材質として、Ｃｕ材と、ＳｉＯ_２材といった情報が取得部６０によって取得される。

加速電圧値取得工程（Ｓ１０４）として、取得部６０は、さらに、ストライプ領域２１毎に、電子ビーム２００の加速電圧の値を読み出し、取得する。取得された加速電圧の値は、記憶装置６４に格納される。画像取得に実際に使用する電子ビーム２００の加速電圧値Ｖ’は、図示しない電子銃２０１用の高圧電源回路から入力し、例えば、記憶装置１０９に格納しておけばよい。なお、加速電圧の値は、通常、ストライプ領域２１毎に変更しないので、一度取得すれば、他のストライプ領域２１用に流用できる。また、取得された加速電圧値Ｖ’は、帯電減衰時間演算回路１３２及び帯電影響範囲演算回路１３４に出力される。

パターン密度演算工程（Ｓ１０６）として、パターン密度演算部６８は、ストライプ領域２１毎に、記憶装置６６から基板１０１にパターンを形成する基になった設計データ、或いは基板１０１に形成されたパターンの露光イメージデータに定義された設計パターンデータを読み出し、設計データ、或いは設計パターンデータに基づいて、基板１０１に形成されたパターンのパターン密度を演算する。

基板表面材質判定工程（Ｓ１０８）として、材質判定部６９は、ストライプ領域２１毎に、演算された基板１０１に形成されたパターンのパターン密度と、取得された基板１０１の表面の材質の情報とを用いて、当該ストライプ領域２１の基板表面材質を判定する。図７の例では、Ｃｕにより形成された配線パターンの割合が３０％、ＳｉＯ_２により形成された絶縁膜パターンの割合が７０％の場合を示している。よって、図７の例では、基板１０１の表面の材質として、Ｃｕ材が３０％、ＳｉＯ_２材が７０％と判定される。判定結果は、帯電減衰時間演算回路１３２及び帯電影響範囲演算回路１３４に出力される。

図８は、実施の形態１における帯電減衰時間演算回路の内部構成の一例を示すブロック図である。図８において、帯電減衰時間演算回路１３２内には、磁気ディスク装置等の記憶装置７０，７１，７２、帯電電位演算部７６、及び減衰時間演算部７８が配置される。帯電電位演算部７６、及び減衰時間演算部７８といった各「～部」は、処理回路を有する。かかる処理回路は、例えば、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置を含む。各「～部」は、共通する処理回路（同じ処理回路）を用いても良いし、或いは異なる処理回路（別々の処理回路）を用いても良い。帯電電位演算部７６、及び減衰時間演算部７８に入出力される情報および演算中の情報は図示しないメモリ、或いはメモリ１１８にその都度格納される。

帯電減衰時間演算回路１３２内では、入力された当該ストライプ領域２１における基板１０１の表面の材質が記憶装置７１に格納される。また、入力された加速電圧値Ｖ’が記憶装置７２に格納される。

帯電減衰時間演算工程（Ｓ１１０）として、帯電減衰時間演算回路１３２は、基板１０１の表面の材質と電子ビーム（ここではマルチビーム２０）の加速電圧の値とに基づいて、電子ビーム２００の照射に伴う帯電量の減衰時間ｔを演算する。以下、具体的な動作について説明する。

図９は、実施の形態１における２次電子放出効率と加速電圧との関係を示す図である。図９において、縦軸に２次電子放出効率（Ｓｅｃｏｎｄａｒｙ ｅｌｅｃｔｒｏｎ ｅｍｉｓｓｉｏｎ ｃｏｅｆｆｉｃｉｅｎｔ， ＳＥＥＣ）を示し、横軸に加速電圧Ｖを示す。基板１０１に照射される電子数と基板１０１から放出される電子数との差によって、基板１０１上面が正或いは負に帯電することになる。二次電子放出効率は、入射電子１個あたり放出される二次電子の数で定義される。よって、１のときは帯電量がゼロとなる。１より大きい場合は正帯電、１未満の場合は負帯電となる。
基板１０１に照射される電子ビーム（ここでは、マルチビーム２０）の加速電圧Ｖに依存して、基板１０１の照射位置での２次電子放出効率が変化する。加速電圧が大きくなるのに伴い、当初は正に帯電する。そして、ピークを迎え、さらに加速電圧が大きくなると２次電子放出効率は徐々に低下し、無帯電の状態（値１）となる。さらに加速電圧が大きくなると今後は負に帯電し、さらに加速電圧を大きくすると負の帯電状態で収束する。かかる関係は、電子ビームが照射される材料によって値が異なるが、概ね同様の傾向を示す。基板１０１の表面に使用され得る材料の種類は、検査対象基板１０１が半導体ウェハなのか、或いは露光マスク基板なのか等によって、予め把握できるので、実施の形態１では、基板１０１の表面に使用され得る複数の材料について、材料毎の、２次電子放出効率Ｓと加速電圧Ｖとの関係データ（Ｓ－Ｖデータ）を予め実験或いはシミュレーション等により求めておき、かかるＳ－Ｖデータを検査装置１００の外部から入力し、記憶装置７０に格納しておく。

帯電電位演算部７６は、ストライプ領域２１毎に、当該ストライプ領域２１における帯電量に基づく電位Ｖｃｓ（或いはＶｃ）を演算する。具体的には以下のように演算する。帯電電位演算部７６は、まず、記憶装置７２から画像取得に実際に使用する加速電圧値Ｖ’を読み出す。そして、帯電電位演算部７６は、対象となる材質毎の２次電子放出効率Ｓと加速電圧Ｖとの関係データ（Ｓ－Ｖデータ）を参照し、当該ストライプ領域２１における基板１０１の表面の材質毎に、実際に使用する加速電圧値Ｖ’での２次電子放出効率Ｓａを演算する。そして、帯電電位演算部７６は、当該ストライプ領域２１における基板１０１の表面の各材質の面積割合と２次電子放出効率Ｓａとを用いて帯電量に基づく電位Ｖｃｓ（或いはＶｃ）を演算する。なお、ストライプ領域２１全体が同時に帯電するわけではなく、スキャン動作に沿って順に帯電していくので、ストライプ領域２１を複数の小領域（例えば、画像採取領域３３）に分割して、小領域毎に帯電量に基づく電位Ｖｃを演算すると好適である。以下、具体的な演算手法の一例について説明する。

帯電による採取画像への影響は、基板１０１表面に帯電により生じた電位と無帯電の状態との電位差ΔＶが、基板１０１に入射する電子の軌道に影響を及ぼして採取画像に歪みを生じさせる現象と考えられる。帯電エネルギーＵは基板１０１の静電容量Ｃと帯電量Ｑを用いて、次の式（１）で定義できる。
（１） Ｕ＝（１／２）・（Ｑ＾２／Ｃ）

しかし、電子の軌道に直接影響を及ぼすのは、帯電により生じる電位差ΔＶと考えられるので、ΔＶを指標にすることが好適である。

そのため、まず、図９の関係データを参照して、実際の加速電圧Ｖ’のときの基板１０１の表面に使用されるある材料１についての二次電子放出効率（ＳＥＥＣ）Ｓａを演算する。簡単のため、１本のビームで画像採取領域をスキャンして画像を採取する場合を説明する。そのとき、
・入射ビーム電流：Ｉｂ
・画像採取領域スキャン時間：ｔｓ
・基板の単位面積当たりの静電容量：Ｃｓ
・画像採取領域の面積：Ｓｓ
・電荷素量：ｑｅｃ
とすると、画像採取領域を単一ビームでスキャンしたとき、スキャン時間内に基板に注入される電子数ｅｉは、次の式（２）で定義できる。
（２） ｅｉ＝（Ｉｂ・ｔｓ／ｑｅｃ）
そして、帯電に寄与する電子数ｅｅは、次の式（３）で定義できる。なお、実際の加速電圧Ｖ’における二次電子放出効率Ｓａの符合は帯電方向（正負）を示す。
（３） ｅｅ＝（１－Ｓａ）・ｅｉ

更に、基板１０１上に異なる材料２でパターンが形成されている場合、かかる材料２での２次電子放出効率と加速電圧との関係データを参照して、実際の加速電圧Ｖ’における二次電子放出効率Ｓａ２を演算する。かかる場合に、対象となる画像採取領域に含まれる材料１によるパターンの面積割合をｐｓとすれば、帯電寄与する電子数ｅｅｅは、次の式（４）で定義できる。
（４） ｅｅｅ＝ｅｉ・ｐｓ・（１－Ｓａ）＋ｅｉ・（１－ｐｓ）・（１－Ｓａ２）

よって、対象となる画像採取領域に蓄積される帯電量（帯電エネルギー）に基づき生じる電位Ｖｃは、以上のパラメータに基づき、次の式（５）で定義できる。
（５） Ｖｃ＝ｆ（Ｉｂ，ｔｓ，Ｃｓ，Ｓｓ，Ｓａ，Ｓａ２，ｐｓ）

次に、ＸＹステージ上に置載され一方向（Ｘ）にスキャンされることにより、ストライプ領域の画像を採取するときの帯電量に基づく電位Ｖｃｓは、１つのストライプ領域２１をスキャンする時間ｔｓｓを用いて、次の式（６）で定義できる。なお、ここでは簡単のため、スキャンに伴う１つのストライプ領域２１中の電位は一様としている。
（６） Ｖｃｓ ＝ ｇ（Ｖｃ，ｔｓｓ）

次に、減衰時間演算部７８は、ストライプ領域２１毎に、当該ストライプ領域２１に帯電した帯電量に基づく電位Ｖｃｓが減衰するまでの減衰時間ｔを演算する。

図１０は、実施の形態１における帯電により生じる電位と減衰時間との関係を示す図である。図１０において、縦軸に帯電により生じる電位Ｖｃを示し、横軸に減衰時間ｔを示す。ある領域に帯電した帯電エネルギーは放電により時間の経過と共に減衰し、０（無帯電）に向かって収束する。かかる関係は、電子ビームが照射される材料によって値が異なる。例えば、材料の誘電率が高い方が帯電エネルギーの減衰が遅くなる。しかし、各材料共に概ね同様の傾向を示す。そこで、実施の形態１では、基板１０１の表面に使用され得る複数の材料について、材料毎の、帯電により生じる電位Ｖｃと減衰時間ｔとの関係データ（Ｖｃ－ｔデータ）を予め実験或いはシミュレーション等により求めておき、かかるＶｃ－ｔデータを検査装置１００の外部から入力し、記憶装置７０に格納しておく。

減衰時間演算部７８は、対象となる材料毎のＶｃ－ｔデータを参照し、材料毎に、演算された電位Ｖｃｓの位置（時刻ｔ０）から、電位Ｖｃｓと無帯電との電位差が画像歪みに影響を及ぼさない電位（例えばＶｃ／ｅ）まで収束する位置（時刻ｔ１）までにかかる減衰時間ｔを演算する。また、上述したように、材料によってＶｃ－ｔデータが異なるので、演算される減衰時間ｔが異なる。そこで、減衰時間演算部７８は、当該ストライプ領域２１における基板１０１の表面の各材質の割合に応じて補間した値を当該ストライプ領域２１における減衰時間ｔとして演算すればよい。なお、ストライプ領域２１全体が同時に帯電するわけではなく、スキャン動作に沿って順に帯電していくので、ストライプ領域２１を複数の小領域（例えば、画像採取領域３３）に分割して、減衰時間ｔは、小領域毎に演算されると好適である。そして、減衰時間演算部７８は、小領域毎に演算された各減衰時間を使って、例えば、当該ストライプ領域２１へのマルチビーム２０の照射が終了した時点から当該ストライプ領域２１全体での帯電の減衰が終了するまでの時間を当該ストライプ領域２１の減衰時間ｔとして演算すると好適である。これにより、当該ストライプ領域２１のスキャンが終了後に減衰時間ｔが経過するまで、後述する帯電影響範囲内の他のストライプ領域２１のスキャンを行わない方がよいことがわかる。ストライプ領域２１毎に演算された減衰時間ｔは、スキャン順序制御回路１３６に出力される。

帯電影響範囲演算工程（Ｓ１１２）として、帯電影響範囲演算回路１３４（影響範囲演算部）は、基板１０１の表面の材質と加速電圧値Ｖ１とに基づいて、電子ビーム（ここではマルチビーム２０）の照射に伴う帯電影響範囲を演算する。

図１１は、実施の形態１における帯電影響範囲演算回路の内部構成の一例を示すブロック図である。図１１において、帯電影響範囲演算回路１３４内には、磁気ディスク装置等の記憶装置８０，８１，８２、帯電影響半径演算部８４が配置される。帯電影響半径演算部８４は、処理回路を有する。かかる処理回路は、例えば、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置を含む。帯電影響半径演算部８４に入出力される情報および演算中の情報は図示しないメモリ、或いはメモリ１１８にその都度格納される。

帯電影響範囲演算回路１３４内では、入力された当該ストライプ領域２１における基板１０１の表面の材質が記憶装置８０に格納される。また、入力された加速電圧値Ｖ’が記憶装置８１に格納される。また、基板１０１の表面の材質と加速電圧値Ｖ’とに対応する帯電影響半径ｒを予めシミュレーション等により求めておき、対応テーブルを作成しておく。かかる対応テーブルは、検査装置１００の外部から入力され、記憶装置８２に格納しておく。

帯電影響半径演算部８４は、記憶装置８０から当該ストライプ領域２１における基板１０１の表面の材質情報を読み出し、記憶装置８１から加速電圧値Ｖ’を読み出し、記憶装置８２に格納された対応テーブルを参照して、当該ストライプ領域２１における基板１０１の表面の材質と加速電圧値Ｖ’とに対応する帯電影響半径ｒを演算する。

図１２は、実施の形態１における帯電影響範囲の一例を示す図である。図１２において、チップ３３２が複数のストライプ領域２１に分割された状態を示している。そして、あるストライプ領域２１ａにおいてマルチビーム２０が照射された場合のストライプ領域２１ａに生じた帯電が画像取得に影響する半径ｒを示している。図１２の例では、ストライプ領域２１ａの帯電が、連続して隣接する３つのストライプ領域２１ｂ，ｃ，ｄに影響を与えることが示されている。よって、ストライプ領域２１ａの帯電が減衰終了するまでは、連続して隣接する３つのストライプ領域２１ｂ，ｃ，ｄのスキャンを行わない方が良いことがわかる。ストライプ領域２１毎に演算された帯電影響半径ｒは、スキャン順序制御回路１３６に出力される。

図１３は、実施の形態１におけるスキャン順序制御回路の内部構成の一例を示すブロック図である。図１３において、スキャン順序制御回路１３６内には、磁気ディスク装置等の記憶装置９０，９１，９６、ストライプ数演算部９２、及び順序決定部９４が配置される。ストライプ数演算部９２、及び順序決定部９４といった各「～部」は、処理回路を有する。かかる処理回路は、例えば、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置を含む。各「～部」は、共通する処理回路（同じ処理回路）を用いても良いし、或いは異なる処理回路（別々の処理回路）を用いても良い。ストライプ数演算部９２、及び順序決定部９４に入出力される情報および演算中の情報は図示しないメモリ、或いはメモリ１１８にその都度格納される。

スキャン順序制御回路１３６内では、入力された各ストライプ領域２１における帯電影響半径ｒが記憶装置９０に格納される。また、入力された各ストライプ領域２１における減衰時間ｔが記憶装置９１に格納される。

ストライプ数演算工程（Ｓ１１４）として、ストライプ数演算部９２は、ストライプ領域２１毎に、当該ストライプ領域２１の減衰時間ｔが経過するまでにスキャン可能なストライプ数を演算する。ここでは、ストライプ領域２１毎に、記憶装置９１から減衰時間ｔを読み出し、当該ストライプ領域２１のスキャン動作が終了した時点から当該ストライプ領域２１の減衰時間ｔが経過するまでにスキャン可能なストライプ数を演算する。例えば、減衰時間ｔが経過するまでにｎ個のストライプ領域２１のスキャン動作ができるのであれば、ストライプ数がｎと演算する。なお、１つのストライプ領域２１のスキャン動作にかかる時間は、ＸＹステージ１０５の移動速度に応じて求めればよい。よって、例えばストライプ領域２１ａのスキャン動作が終了後、ｎ個以上の他のストライプ領域２１のスキャン動作を行えば、その間に当該当該ストライプ領域２１の帯電が減衰終了していることになる。また、例えばストライプ領域２１ａのスキャン動作が終了後、帯電が減衰終了するまでにｎ個の他のストライプ領域２１のスキャン動作を行うようにスキャンシーケンスを設定すると無駄な時間を抑制した効率的な画像取得ができることがわかる。

スキャン順序決定工程（Ｓ１２０）として、順序決定部９４は、基板１０１の表面の材質と加速電圧の値Ｖ１とに基づいて、基板１０１の検査領域を短冊状に仮想分割した複数のストライプ領域２１のスキャン順序を決定する。順序決定部９４は、順序を決定するための対象ストライプ領域と対象ストライプ領域に隣接する隣接ストライプ領域との間に、演算されたストライプ数の他のストライプ領域が挟まれるようにスキャン順序を決定する。また、順序決定部９４は、帯電影響範囲内のストライプ領域同士が連続しないようにスキャン順序を決定する。

図１４は、実施の形態１におけるストライプ領域のスキャン順序の一例を示す図である。図１４の例では、チップ３３２内の複数のストライプ領域２１のうちストライプ領域２１ａ～ｍを示している。また、図１４の例では、当該ストライプ領域２１の減衰時間ｔが経過するまでにスキャン可能なストライプ数が３個の場合を示している。また、図１４の例では、当該ストライプ領域２１の帯電影響範囲が連続して隣接する３つのストライプ領域である場合を示している。かかる場合、スキャン順序１番として、最下段のストライプ領域２１ａを＋ｘ方向にスキャンする。ストライプ領域２１ａから４つ以上離れたストライプ領域を選択する必要があるので、次に、スキャン順序２番として、下から５段目のストライプ領域２１ｅを－ｘ方向にスキャンする。同様にストライプ領域２１ｅから４つ以上離れたストライプ領域を選択する必要があるので、次に、スキャン順序３番として、下から９段目のストライプ領域２１ｉを＋ｘ方向にスキャンする。かかるスキャン動作の間にスキャン順序１番のストライプ領域２１ａの帯電が減衰終了する。よって、ストライプ領域２１ａの隣接ストライプ領域がスキャン可能となる。そこで、次に、スキャン順序４番として、下から２段目のストライプ領域２１ｂを－ｘ方向にスキャンする。次に、スキャン順序５番として、下から６段目のストライプ領域２１ｆを＋ｘ方向にスキャンする。次に、スキャン順序６番として、下から１０段目のストライプ領域２１ｊを－ｘ方向にスキャンする。かかるスキャン動作の間にスキャン順序４番のストライプ領域２１ｂの帯電が減衰終了する。そこで、次に、スキャン順序７番として、下から３段目のストライプ領域２１ｃを＋ｘ方向にスキャンする。次に、スキャン順序８番として、下から７段目のストライプ領域２１ｇを－ｘ方向にスキャンする。次に、スキャン順序９番として、下から１１段目のストライプ領域２１ｋを＋ｘ方向にスキャンする。かかるスキャン動作の間にスキャン順序７番のストライプ領域２１ｃの帯電が減衰終了する。そこで、次に、スキャン順序１０番として、下から４段目のストライプ領域２１ｄを－ｘ方向にスキャンする。次に、スキャン順序１１番として、下から８段目のストライプ領域２１ｈを＋ｘ方向にスキャンする。次に、スキャン順序１２番として、下から１２段目のストライプ領域２１ｍを＋ｘ方向にスキャンする。図１４の例では、以上のようにスキャン順序を決定すれば、帯電の影響を受けずに１２個の連続するストライプ領域２１のスキャンを行うことができる。以降は、同様に繰り返せばよい。決定されたスキャン順序のデータは記憶装置９６に格納される。

スキャン工程（Ｓ１３０）として、画像取得機構１５０（２次電子画像取得機構）は、決定されたスキャン順序で基板１０１の複数のストライプ領域２１をスキャンして、基板１０１の２次電子画像を取得する。具体的には、画像取得機構１５０は、上述したように、マルチビーム２０を用いて、決定されたスキャン順序で、ストライプ領域２１毎に、図形パターンが形成された被検査基板１０１上を走査し、マルチビーム２０が照射されたことに起因して被検査基板１０１から放出される、マルチ２次電子ビーム３００を検出する。マルチ検出器２２２によって検出された各測定用画素３６からの２次電子の検出データ（測定画像：２次電子画像：被検査画像）は、測定順に検出回路１０６に出力される。検出回路１０６内では、図示しないＡ／Ｄ変換器によって、アナログの検出データがデジタルデータに変換され、チップパターンメモリ１２３に格納される。このようにして、画像取得機構１５０は、基板１０１上に形成されたパターンの測定画像を取得する。そして、例えば、１つのチップ３３２分（若しくは１つのストライプ領域２１分）の検出データが蓄積された段階で、チップパターンデータ（若しくはストライプデータ）として、位置回路１０７からの各位置を示す情報と共に、比較回路１０８に転送される。

参照画像作成工程（Ｓ１３２）として、参照画像作成回路１１２は、基板１０１にパターンを形成する基になった設計データ、或いは基板１０１に形成されたパターンの露光イメージデータに定義された設計パターンデータに基づいて、マスクダイ毎に、参照画像を作成する。具体的には、以下のように動作する。まず、記憶装置１０９から制御計算機１１０を通して設計パターンデータを読み出し、読み出された設計パターンデータに定義された各図形パターンを２値ないしは多値のイメージデータに変換する。

ここで、設計パターンデータに定義される図形は、例えば長方形や三角形を基本図形としたもので、例えば、図形の基準位置における座標（ｘ、ｙ）、辺の長さ、長方形や三角形等の図形種を区別する識別子となる図形コードといった情報で各パターン図形の形、大きさ、位置等を定義した図形データが格納されている。

かかる図形データとなる設計パターンデータが参照画像作成回路１１２に入力されると図形ごとのデータにまで展開し、その図形データの図形形状を示す図形コード、図形寸法などを解釈する。そして、所定の量子化寸法のグリッドを単位とするマス目内に配置されるパターンとして２値ないしは多値の設計パターン画像データに展開し、出力する。言い換えれば、設計データを読み込み、検査領域を所定の寸法を単位とするマス目として仮想分割してできたマス目毎に設計パターンにおける図形が占める占有率を演算し、ｎビットの占有率データを出力する。例えば、１つのマス目を１画素として設定すると好適である。そして、１画素に１／２^８（＝１／２５６）の分解能を持たせるとすると、画素内に配置されている図形の領域分だけ１／２５６の小領域を割り付けて画素内の占有率を演算する。そして、８ビットの占有率データとして参照回路１１２に出力する。かかるマス目（検査画素）は、測定データの画素に合わせればよい。

次に、参照画像作成回路１１２は、図形のイメージデータである設計パターンの設計画像データに適切なフィルタ処理を施す。測定画像としての光学画像データは、光学系によってフィルタが作用した状態、言い換えれば連続変化するアナログ状態にあるため、画像強度（濃淡値）がデジタル値の設計側のイメージデータである設計画像データにもフィルタ処理を施すことにより、測定データに合わせることができる。作成された参照画像の画像データは比較回路１０８に出力される。

図１５は、実施の形態１における比較回路の内部構成の一例を示す構成図である。図１５において、比較回路１０８内には、磁気ディスク装置等の記憶装置５０，５２，５６、分割部５４、位置合わせ部５７、及び比較部５８が配置される。分割部５４、位置合わせ部５７、及び比較部５８といった各「～部」は、処理回路を有する。かかる処理回路は、例えば、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置を含む。各「～部」は、共通する処理回路（同じ処理回路）を用いても良いし、或いは異なる処理回路（別々の処理回路）を用いても良い。分割部５４、位置合わせ部５７、及び比較部５８に入出力される情報および演算中の情報は図示しないメモリ、或いはメモリ１１８にその都度格納される。

測定されたチップパターンデータは記憶装置５０に格納される。また、作成された参照画像の画像データは記憶装置５２に格納される。

分割工程（Ｓ１３４）として、分割部５４は、チップパターンデータが示すチップパターンの画像を検査単位となる複数の画像採取領域３３の画像に分割する。分割された画像採取領域３３の画像（２次電子画像、測定画像）は、記憶装置５６に格納される。

位置合わせ工程（Ｓ１３６）として、位置合わせ部５７は、被検査画像となるマスクダイ画像と参照画像となるマスクダイ画像との位置合わせを行う。例えば、最小２乗法を用いて位置合わせを行う。

比較工程（Ｓ１３８）として、比較部５８は、基板１０１から測定された測定画像と、対応する参照画像とを比較する。具体的には、位置合わせされた被検査画像と参照画像とを、画素毎に比較する。所定の判定閾値を用いて所定の判定条件に従って画素毎に両者を比較し、例えば形状欠陥といった欠陥の有無を判定する。例えば、画素毎の階調値差が判定閾値Ｔｈよりも大きければ欠陥候補と判定する。そして、比較結果が出力される。比較結果は、記憶装置１０９、モニタ１１７、若しくはメモリ１１８に出力される、或いはプリンタ１１９より出力されればよい。

上述したダイ－データベース検査の他に、ダイ－ダイ検査を行っても良い。ダイ－ダイ検査を行う場合、同一基板１０１上の異なる場所の同一パターンを撮像した測定画像データ同士を比較する。そのため、画像取得機構１５０は、マルチビーム２０（電子ビーム）を用いて、同じ図形パターン同士（第１と第２の図形パターン）が異なる位置に形成された基板１０１から一方の図形パターン（第１の図形パターン）と他方の図形パターン（第２の図形パターン）のそれぞれの２次電子画像である測定画像を取得する。かかる場合、取得される一方の図形パターンの測定画像が参照画像となり、他方の図形パターンの測定画像が被検査画像となる。取得される一方の図形パターン（第１の図形パターン）と他方の図形パターン（第２の図形パターン）の画像は、同じチップパターンデータ内にあっても良いし、異なるチップパターンデータに分かれていてもよい。検査の仕方は、ダイ－データベース検査と同様で構わない。

以上のように、実施の形態１によれば、電子ビームを照射したことに起因する基板の帯電の影響を低減若しくは解消できる。よって、帯電の影響を低減若しくは解消した歪の少ない画像を取得できる。そのため、帯電の影響を低減若しくは解消した歪の少ない画像で検査できる。

以上の説明において、一連の「～回路」は、処理回路を含み、その処理回路には、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置等が含まれる。また、各「～回路」は、共通する処理回路（同じ処理回路）を用いてもよい。或いは、異なる処理回路（別々の処理回路）を用いても良い。プロセッサ等を実行させるプログラムは、磁気ディスク装置、磁気テープ装置、ＦＤ、或いはＲＯＭ（リードオンリメモリ）等の記録媒体に記録されればよい。例えば、位置回路１０７、比較回路１０８、参照画像作成回路１１２、基板材質算定回路１３０、帯電減衰時間演算回路１３２、帯電影響範囲演算回路１３４、及びスキャン順序制御回路１３６等は、上述した少なくとも１つの処理回路で構成されても良い。

以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。

また、装置構成や制御手法等、本発明の説明に直接必要しない部分等については記載を省略したが、必要とされる装置構成や制御手法を適宜選択して用いることができる。

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのマルチビーム画像取得装置、マルチビーム画像取得方法、電子ビーム検査装置及び電子ビーム検査方法は、本発明の範囲に包含される。

２０ マルチビーム
２１ ストライプ領域
２２ 穴
２８ 画素
２９ サブ照射領域
３３ 画像採取領域
３４ 照射領域
３６ 画素
５０，５２，５６ 記憶装置
５４ 分割部
５７ 位置合わせ部
５８ 比較部
６０ 取得部
６２，６４，６６ 記憶装置
６８ パターン密度演算部
６９ 材質判定部
７０，７１，７２ 記憶装置
７６ 帯電エネルギー演算部
７８ 減衰時間演算部
８０，８１，８２ 記憶装置
８４ 帯電影響半径演算部
９０，９１，９６ 記憶装置
９２ ストライプ数演算部
９４ 順序決定部
１００ 検査装置
１０１ 基板
１０２ 主電子ビームカラム
１０３ 検査室
１０４ 副電子ビームカラム
１０６ 検出回路
１０７ 位置回路
１０８ 比較回路
１０９ 記憶装置
１１０ 制御計算機
１１２ 参照画像作成回路
１１４ ステージ制御回路
１１７ モニタ
１１８ メモリ
１１９ プリンタ
１２０ バス
１２２ レーザ測長システム
１２３ チップパターンメモリ
１２４ レンズ制御回路
１２６ ブランキング制御回路
１２８ 偏向制御回路
１３０ 基板材質算定回路
１３２ 帯電減衰時間演算回路
１３４ 帯電影響範囲演算回路
１３６ スキャン順序制御回路
１４２ ステージ駆動機構
１４４，１４６ ＤＡＣアンプ
１５０ 画像取得機構
１６０ 制御系回路
２００ 電子ビーム
２０１ 電子銃
２０２ 照明レンズ
２０３ 成形アパーチャアレイ基板
２０５ 縮小レンズ
２０６ 制限アパーチャ基板
２０７ 対物レンズ
２０８ 主偏向器
２０９ 副偏向器
２１２ 一括ブランキング偏向器
２１４ ビームセパレーター
２１６ ミラー
２２２ マルチ検出器
２２４，２２６ 投影レンズ
２２８ 偏向器
３００ マルチ２次電子ビーム
３３２ チップ

Claims (5)

1. パターンが形成された基板を載置するステージと、
   前記基板の表面の材質の情報と電子ビームの加速電圧の値とを取得する取得部と、
   前記基板の表面の材質と前記加速電圧の値とに基づいて、前記基板の検査領域を短冊状に仮想分割した複数のストライプ領域のスキャン順序を決定する順序決定部と、
   前記基板の表面の材質と前記加速電圧の値とに基づいて、電子ビームの照射に伴う帯電量の減衰時間を演算する減衰時間演算部と、
   前記減衰時間が経過するまでにスキャン可能なストライプ数を演算するストライプ数演算部と、
   を備え、
   前記順序決定部は、順序を決定するための対象ストライプ領域と前記対象ストライプ領域に隣接する隣接ストライプ領域との間に、演算された前記ストライプ数のストライプ領域が挟まれるように前記スキャン順序を決定することを特徴とする電子ビーム検査装置。
2. パターンが形成された基板を載置するステージと、
   前記基板の表面の材質の情報と電子ビームの加速電圧の値とを取得する取得部と、
   前記基板の表面の材質と前記加速電圧の値とに基づいて、前記基板の検査領域を短冊状に仮想分割した複数のストライプ領域のスキャン順序を決定する順序決定部と、
   前記基板の表面の材質と前記加速電圧の値とに基づいて、電子ビームの照射に伴う帯電影響範囲を演算する影響範囲演算部と、
   を備え、
   前記順序決定部は、前記影響範囲内のストライプ領域同士が連続しないように前記スキャン順序を決定することを特徴とする電子ビーム検査装置。
3. 決定されたスキャン順序で前記基板の前記複数のストライプ領域をスキャンして、前記基板の２次電子画像を取得する２次電子画像取得機構と、
   前記２次電子画像と、対応する参照画像とを比較する比較部と、
   をさらに備えたことを特徴とする請求項１又は２に記載の電子ビーム検査装置。
4. パターンが形成された基板の表面の材質の情報と電子ビームの加速電圧の値とを取得する工程と、
   前記基板の表面の材質と前記加速電圧の値とに基づいて、前記基板の検査領域を短冊状に仮想分割した複数のストライプ領域のスキャン順序を決定し、出力する工程と、
   前記基板の表面の材質と前記加速電圧の値とに基づいて、電子ビームの照射に伴う帯電量の減衰時間を演算する工程と、
   前記減衰時間が経過するまでにスキャン可能なストライプ数を演算する工程と、
   を備え、
   順序を決定するための対象ストライプ領域と前記対象ストライプ領域に隣接する隣接ストライプ領域との間に、演算された前記ストライプ数のストライプ領域が挟まれるように前記スキャン順序を決定することを特徴とする電子ビーム走査のスキャン順序取得方法。
5. パターンが形成された基板の表面の材質の情報と電子ビームの加速電圧の値とを取得する工程と、
   前記基板の表面の材質と前記加速電圧の値とに基づいて、前記基板の検査領域を短冊状に仮想分割した複数のストライプ領域のスキャン順序を決定し、出力する工程と、
   前記基板の表面の材質と前記加速電圧の値とに基づいて、電子ビームの照射に伴う帯電影響範囲を演算する工程と、
   を備え、
   前記影響範囲内のストライプ領域同士が連続しないように前記スキャン順序を決定することを特徴とする電子ビーム走査のスキャン順序取得方法。

Images