JP7100888B2 - 電子部品の実装方法 - Google Patents

電子部品の実装方法 Download PDF

Info

Publication number
JP7100888B2
JP7100888B2 JP2018189492A JP2018189492A JP7100888B2 JP 7100888 B2 JP7100888 B2 JP 7100888B2 JP 2018189492 A JP2018189492 A JP 2018189492A JP 2018189492 A JP2018189492 A JP 2018189492A JP 7100888 B2 JP7100888 B2 JP 7100888B2
Authority
JP
Japan
Prior art keywords
chip
printing
mounting
wiring
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018189492A
Other languages
English (en)
Other versions
JP2020061393A (ja
Inventor
健一 野村
裕介 竹井
俊弘 竹下
健 小林
洋史 牛島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2018189492A priority Critical patent/JP7100888B2/ja
Publication of JP2020061393A publication Critical patent/JP2020061393A/ja
Application granted granted Critical
Publication of JP7100888B2 publication Critical patent/JP7100888B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、基板上への電子部品の実装方法に関し、特に、基板上への電子部品のチップの電極に印刷技術を用いた配線を施す電子部品の実装方法に関する。
電子部品のチップは、典型的には、略直方体の平板であり、その2つの主面のどちらか一方の長手両端部にストライプ状の電極が互いに平行に一対に与えられている。かかるチップの電極を上向きにして基板上に配置した場合、金属細線を用いたワイヤーボンディング法などで配線(結線)を与えて実装され得る(フェイスアップ実装)。他方、チップの電極を下側に向けて基板上に配置した場合には、フリップチップ法や、異方性導電フィルムを用いたボンディング法などで配線を与えて実装され得る(フェイスダウン実装)。
ところで、印刷技術を用いて電子部品のチップと基板上の配線との間を導電性インクや導電ペーストなどで結線する実装方法も提案されている。
例えば、特許文献1では、電子部品のチップ(半導体チップ)のフェイスアップ実装の方法として、基板(ダイパッド)に形成した配線(リードフレーム)と、チップに形成した電極(ボンディングパッド)との間にインクジェット印刷装置で導電性液状材料を吐出して薄膜状の配線パターンを形成する実装方法を開示している。なお、インクジェット印刷装置により配線パターンを形成するには、電極を有するチップの上側表面と基板の表面との間の段差を解消するよう、基板にパターン形成用平坦面を形成し、その上に配線を印刷するとしている。
一方、特許文献2では、電子部品のチップ(IC基板)のフェイスダウン実装の方法として、チップの電極パッドの上にバンプを設けこの上に印刷で導電性接着剤を与えるとともに、これを基板に対向させつつ接触させて、導電性接着剤を硬化させる実装方法を開示している。かかる方法は、チップに印刷をするため、比較的大型のチップの実装に適している。
特開2005-50911号公報 特開平9-36119号公報
基板上への電子部品のチップの電極に印刷技術を用いることで、該電極が微細でも簡便に配線を与え得る。一方で、小型のチップにあっては、細かい配線を確実に与えることは難しくなる。
また、単一の基板上にフェイスアップ実装及びフェイスダウン実装の双方を施そうとする場合、それぞれに異なる装置が用いられるため、作業工程が複雑となり易い。また、製造タクトタイムが長くなってしまう。これらはいずれもコスト上昇の要因となり得る。
本発明は、かかる状況に鑑みてなされたものであって、その目的とするところは、基板上への電子部品のチップの配線に印刷技術を用いて該配線を簡便且つ確実に与える電子部品の実装方法を提供することにある。
本発明による電子部品の実装方法は、電子部品のチップをその電極を上向きにしてシリコーンゴムの上に配置していくチップ配置ステップと、前記シリコーンゴムの上に前記電極を横切るように導電ペーストで配線を印刷する印刷ステップと、粘着剤を表面に与えられた基材上に前記チップ及び前記配線を転写させる転写ステップと、を含むことを特徴とする。
かかる発明によれば、印刷技術を用いて、基板上への電子部品のチップの配線を簡便且つ確実に与えることができる。
上記した発明において、前記チップ配置ステップは、第2のチップをその電極を下向きにしてこれを前記シリコーンゴムの上に配置していく第2チップ配置ステップを更に含み、前記転写ステップは、前記基材上に転写された前記第2のチップの電極を横切るように導電ペーストで配線を印刷する第2の印刷ステップを更に含むことを特徴としてもよい。かかる発明によれば、単一の基板上にフェイスアップ実装及びフェイスダウン実装の双方を簡便に施すことができる。
上記した発明において、前記印刷ステップはスクリーンオフセット印刷するステップであることを特徴としてもよい。かかる発明によれば、印刷技術としてスクリーンオフセット印刷を用い、簡便に配線を与えることができる。
上記した発明において、前記シリコーンゴムはPDMSからなることを特徴としてもよい。かかる発明によれば、PDMSを用いることで簡便に配線を与えることができる。
上記した発明において、前記導電ペーストは前記チップの厚さよりも大なる厚さで与えられることを特徴としてもよい。かかる発明によれば、チップの厚さによる段差を導電ペーストによる配線の厚さで吸収することができる。
上記した発明において、前記印刷ステップ及び/又は転写ステップ後に前記導電ペーストを焼成する焼成ステップを含むことを特徴としてもよい。かかる発明によれば、簡便に与えた配線を強固に焼成することができる。
本発明の実施例による電子部品の実装方法を示すフロー図である。 電子部品の実装方法の工程の一部を示す斜視図である。 電子部品の実装方法の工程の一部を示す斜視図である。 電子部品の実装方法の工程の一部を示す斜視図である。 電子部品の実装方法の工程の一部を示す斜視図である。 電子部品を実装した粘着層付ポリイミドシートの写真である。
以下、本発明の1つの実施例である電子部品の実装方法について、図1を参照しつつ、図2乃至図4に沿ってその詳細を説明する。
図1に図2を併せて参照すると、まず、シリコーンゴムによるシリコーンシート1の上に第1の電子部品のチップ10を配置する(S1:チップ配置ステップ)。チップ10は、略直方体の平板であり、その2つの主面のうちの一方の主面において長手方向の両端部に一対の電極11及び電極12を備える。電極11及び12は、互いに平行となるようストライプ状に形成されている。ここで、チップ10は、電極11及び電極12を上向きにしてシリコーンシート1の上面に配置される。シリコーンシート1に用いるシリコーンゴムとしては、例えば、PDMS(ポリジメチルシロキサン)が好適である。なお、第2の電子部品のチップ20については、後述する。
さらに図3を参照すると、電極11及び12を横切るようにシリコーンシート1の上に導電ペーストによる配線13及び14がそれぞれ印刷される(S2:印刷ステップ)。導電ペーストとしては、例えば、ストレッチャブルAgインク(東洋紡株式会社製/サンプル名:SSP2801)を用い得る。チップ10はその厚さによって、配線13及び14に段差を生じさせる。そこで、かかる段差を吸収できるよう、配線13及び14はチップ10の厚さよりも厚く印刷されるようにしてもよい。また、配線13及び14を形成する導電ペーストは高い伸縮性を有するいわゆるストレッチャブル導電ペーストとすることが好ましい。
さらに図4を参照すると、シリコーンシート1上のチップ10及び配線13、14が粘着剤を表面に有する基材2の上に転写される(S3:転写ステップ)。すなわち、チップ10はその上下を反転させて、基材2の上で電極11及び12を下側に向けたフェイスダウン実装とされて、基材2とチップ10との間に配線13及び14を挟んだ状態で固定される。
以上のように、印刷技術を用いることで、細かい配線であっても、基板などの基材の上にチップ10及びその配線13、14を簡便且つ確実に配置、形成させることができる。ここで、基材2上の配線を全て印刷によって形成させる場合、チップの位置に対して印刷の位置を合わせるため、転写においては厳密な位置合わせを必要としなくなる。
なお、印刷にはスクリーン印刷を用いると、上記したようにチップ10の厚さを吸収できるよう配線の厚さを厚くし得て好ましい。また、スクリーンオフセット印刷も用いることができ、凹凸面を含めた曲面への電子部品の実装を簡便に施すことができる。
ところで、上記した方法を用いて、さらにフェイスアップ実装されたチップ及びその配線もフェイスダウン実装されたチップ及びその配線に併せて単一の基材2の上に形成させることができる。
詳細には、再び図1に図2を併せて参照すると、配置ステップS1では、第2の電子部品であるチップ20をシリコーンシート1の上に配置する第2チップ配置ステップS1-aを更に含む。チップ20は、チップ10と同様に略直方体の平板であり、その2つの主面のうちの一方の主面において長手方向の両端部に一対の電極21及び電極22を備える(図4参照)。ここで、チップ20は、電極21及び電極22を下向きにしてシリコーンシート1の上面に配置される。
さらに図3を参照すると、印刷ステップS2については上記と同様にチップ10についての配線13及び14が印刷されるが、チップ20についてはなにもしない。
さらに図4を参照すると、転写ステップS3では、基材2の上にチップ10及び配線13、14がシリコーンシート1から転写されるとともに、チップ20も併せて転写される。すなわち、チップ20はその上下を反転させて、基材2の上で電極21及び22を上側に向けたフェイスアップ実装とされる。
ここで、さらに図5を参照すると、さらに電極21及び22を横切るように、基材2の上に導電ペーストによる配線23及び24が印刷される(S3-a:第2の印刷ステップ)。これにより、単一の基材2上にフェイスアップ実装及びフェイスダウン実装の双方を簡便に施すことができる。
図6に示すように、単一の基材にフェイスアップ実装及びフェイスダウン実装の双方を施した。すなわち、上記した方法を用いて、粘着層付ポリイミドシートからなる基材2の粘着層上に、電極を下(粘着層付ポリイミドシート側)に向けたひずみセンサからなるチップ10と電極を上に向けたひずみセンサからなるチップ20とを配置するとともに、チップ10及び20の電極に対してそれぞれ配線13、14と配線23、24とを接続させた。これによって、チップ10によるフェイスダウン実装とチップ20によるフェイスアップ実装の双方を簡便に施すことができた。また、テスターにて抵抗値を測定したところ、これらのチップに対する配線の導通も確認できた。なお、図6に示した配線13、14、23、24の材料としては、上記のストレッチャブルAgインク(東洋紡株式会社製/サンプル名:SSP2801)を用いた。
また、これらの他に、フェイスアップ実装を単独で施すこともできる。すなわち、シリコーンシート1の上に電極を下向きにして電子部品のチップを配置し、これを基材2に転写後、印刷によって電極を横切るように導電ペーストによる配線を印刷するのである。
なお、印刷された導電ペーストは、印刷後の適宜の工程で焼成されると配線を強固に固定できて好ましい。焼成は、印刷後であれば転写の前や転写の後であっても可能である。典型的には、150℃で30分間保持などによって焼成できる。
以上、本発明による実施例及びこれに基づく変形例を説明したが、本発明は必ずしもこれに限定されるものではなく、当業者であれば、本発明の主旨又は添付した特許請求の範囲を逸脱することなく、様々な代替実施例及び改変例を見出すことができるであろう。
1 シリコーンシート
2 基材
10、20 チップ
11、12、21、22 電極
13、14、23、24 配線

Claims (6)

  1. 電子部品のチップをその電極を上向きにしてシリコーンゴムの上に配置していくチップ配置ステップと、
    前記シリコーンゴムの上に前記電極を横切るように導電ペーストで配線を印刷する印刷ステップと、
    粘着剤を表面に与えられた基材上に前記チップ及び前記配線を転写させる転写ステップと、を含むことを特徴とする電子部品の実装方法。
  2. 前記チップ配置ステップは、第2のチップをその電極を下向きにしてこれを前記シリコーンゴムの上に配置していく第2チップ配置ステップを更に含み、
    前記転写ステップは、前記基材上に転写された前記第2のチップの電極を横切るように導電ペーストで配線を印刷する第2の印刷ステップを更に含むことを特徴とする請求項1記載の電子部品の実装方法。
  3. 前記印刷ステップはスクリーンオフセット印刷するステップであることを特徴とする請求項1又は2に記載の電子部品の実装方法。
  4. 前記シリコーンゴムはPDMSからなることを特徴とする請求項3記載の電子部品の実装方法。
  5. 前記導電ペーストは前記チップの厚さよりも大なる厚さで与えられることを特徴とする請求項4記載の電子部品の実装方法。
  6. 前記印刷ステップ及び/又は転写ステップ後に前記導電ペーストを焼成する焼成ステップを含むことを特徴とする請求項1乃至5のうちの1つに記載の電子部品の実装方法。
JP2018189492A 2018-10-04 2018-10-04 電子部品の実装方法 Active JP7100888B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018189492A JP7100888B2 (ja) 2018-10-04 2018-10-04 電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018189492A JP7100888B2 (ja) 2018-10-04 2018-10-04 電子部品の実装方法

Publications (2)

Publication Number Publication Date
JP2020061393A JP2020061393A (ja) 2020-04-16
JP7100888B2 true JP7100888B2 (ja) 2022-07-14

Family

ID=70220261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018189492A Active JP7100888B2 (ja) 2018-10-04 2018-10-04 電子部品の実装方法

Country Status (1)

Country Link
JP (1) JP7100888B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014050560A1 (ja) 2012-09-25 2014-04-03 独立行政法人産業技術総合研究所 パターンの形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677628A (ja) * 1992-08-26 1994-03-18 Mitsubishi Electric Corp プリント配線板およびその製造方法
JP2015084388A (ja) * 2013-10-25 2015-04-30 シャープ株式会社 搭載部品収納治具、マルチ部品実装装置およびマルチ部品実装方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014050560A1 (ja) 2012-09-25 2014-04-03 独立行政法人産業技術総合研究所 パターンの形成方法

Also Published As

Publication number Publication date
JP2020061393A (ja) 2020-04-16

Similar Documents

Publication Publication Date Title
US6723629B2 (en) Method and apparatus for attaching solder members to a substrate
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
TWI654912B (zh) Clamping head, mounting device and mounting method using same
TWI390646B (zh) 電氣元件之安裝方法及安裝裝置
JP5310864B2 (ja) スクリーン印刷用のマスクとそれを用いたスクリーン印刷装置およびスクリーン印刷方法
KR102528016B1 (ko) 솔더 부재 실장 방법 및 시스템
WO2021177409A1 (ja) 素子アレイの加圧装置、製造装置および製造方法
JP7100888B2 (ja) 電子部品の実装方法
US20190275600A1 (en) Flux transfer tool and flux transfer method
JP2008218758A (ja) 電子回路実装構造体
JP3618060B2 (ja) 半導体素子搭載用配線基板およびこれを用いた半導体装置
JP5100715B2 (ja) 半導体装置及び半導体装置の製造方法
JP2002299809A (ja) 電子部品の実装方法および実装装置
JP2000235062A5 (ja) 半導体装置の製造方法
JP5361134B2 (ja) 加圧ヘッドおよび部品圧着装置
TWI239057B (en) Wafer-scale packaging method for image sensing device
JPH0677283A (ja) 配線基板へのic素子の実装方法
JP4184838B2 (ja) 半導体装置の製造方法および電子機器の製造方法
JP4325816B2 (ja) Icチップの接続方法
US20130120014A1 (en) Test carrier
JP2003133371A (ja) 半導体装置の製造方法及び製造装置
JP3604250B2 (ja) 半導体装置実装体
JP2003220721A (ja) サーマルヘッド
JP2004235522A (ja) 半導体装置およびその製造方法
Chang et al. GGI technology for the application of low profile image sensor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220627

R150 Certificate of patent or registration of utility model

Ref document number: 7100888

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150