JP7091027B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP7091027B2
JP7091027B2 JP2017119484A JP2017119484A JP7091027B2 JP 7091027 B2 JP7091027 B2 JP 7091027B2 JP 2017119484 A JP2017119484 A JP 2017119484A JP 2017119484 A JP2017119484 A JP 2017119484A JP 7091027 B2 JP7091027 B2 JP 7091027B2
Authority
JP
Japan
Prior art keywords
video signal
liquid crystal
signal line
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017119484A
Other languages
English (en)
Other versions
JP2019003127A (ja
Inventor
秀樹 椎名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017119484A priority Critical patent/JP7091027B2/ja
Priority to US15/955,724 priority patent/US10495934B2/en
Publication of JP2019003127A publication Critical patent/JP2019003127A/ja
Application granted granted Critical
Publication of JP7091027B2 publication Critical patent/JP7091027B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は表示装置に係り、特に、液晶表示装置に関する。
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。ＴＦＴ基板上の画素電極およびＴＦＴは、走査信号線や映像信号線に囲まれ、複数の画素を形成する。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
各画素への信号の書き込み速度を確保するには、ＴＦＴ基板上に形成された映像信号線の電気抵抗を小さく抑える必要がある。一方、映像信号線の幅を大きくすることは、画素の開口率を確保するために、限度がある。そこで、映像信号線の厚さを大きくすることが行われている。
しかし、映像信号線の厚さを大きくすると、映像信号線の側面によって反射する光が増えてしまう。すなわち、バックライトからの光は、色々な方向から映像信号線に入射するので、ＴＦＴ基板面に対して斜め方向から入射したバックライトからの光が映像信号線の側面で反射して、表示画面側に漏れてしまい、その部分が明るい線状の村として認識される場合がある。このような場合、表示画面全体としてはコントラストが低下してしまう。
特許文献１には、コモン電極の抵抗を小さくするために、コモン電極と重畳して形成されるコモン金属配線の幅を映像信号線よりも大きくして、映像信号線の側面で反射した光をコモン電極配線で遮断することによってコントラストの低下を防止する構成が記載されている（例えば、図１０）。
特開２０１６－１４８８０７号公報
特許文献１に記載された映像信号線の側面からのバックライトの反射を防止する構成は、映像信号線の上方に、映像信号線に沿って形成されるコモン金属配線の幅を十分に大きくするものである。しかし、画面が高精細になると、コモン金属配線の幅を大きくすることが難しくなる。
高精細画面では、画素ピッチが水平方向で３０μｍ以下になるものもあり、コモン金属配線の幅を十分に大きくすることができない。なお、本明細書において、画素ピッチという場合は、例えば赤画素、緑画素、青画素等のセットとしてピッチではなく、個々の副画素のピッチをいう。
本発明の課題は、コモン金属配線の幅を映像信号線の幅に対して極端に大きくしなくとも、映像信号線の側面からの反射を抑え、コントラストの低下を抑制する構成を実現することである。
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
（１）複数の走査線と、複数の映像信号線が形成されたＴＦＴ基板と、前記ＴＦＴ基板と対向して配置された対向基板と、前記ＴＦＴ基板と対向基板との間に液晶層が挟持された液晶表示装置であって、前記走査線が形成された層と前記映像信号線が形成された層間に、層間絶縁膜が形成され、前記層間絶縁膜には、前記映像信号線と重複する位置に凹状溝部が形成されることを特徴とする液晶表示装置。
（２）前記凹状溝部は断面に傾斜部を有し、前記凹状溝部の傾斜部に前記映像信号線の端部が配置していることを特徴とする（１）に記載の液晶表示装置。
（３）前記映像信号線の前記端部は側面を有し、前記側面は、前記ＴＦＴ基板の法線方向に対し、前記側面が前記液晶層側を向くように、第１の角度傾いていることを特徴とする（１）に記載の液晶表示装置。
本発明が適用される液晶表示装置の平面図である。 液晶表示装置の斜視図である。 液晶表示装置の表示領域の平面図である。 図３のＡ－Ａ断面図である。 図３のＢ－Ｂ断面図である。 映像信号線の層構成を示す断面図である。 本発明による液晶表示装置の表示領域の平面図である。 図７のＣ－Ｃ断面図である。 図７における映像信号線部分の詳細断面図である。 図７における映像信号線部分の他の詳細断面図である。 図７における映像信号線部分のさらに他の詳細断面図である。
以下に本発明の内容を、実施例を用いて説明する。
図１は本発明が適用される液晶表示装置の平面図である。図１において、ＴＦＴ基板１００と対向基板２００がシール材１５０によって接着し、ＴＦＴ基板１００と対向基板２００の間に液晶が挟持されている。ＴＦＴ基板１００は対向基板２００よりも大きく形成されており、ＴＦＴ基板１００と対向基板２００が重なっていない部分は端子部１７０となっている。端子部１７０には、液晶表示パネルを駆動するＩＣドライバ１６０が搭載され、また、液晶表示パネルに電源、映像信号、走査信号等を供給するためのフレキシブル配線基板を接続するための端子等が形成されている。本明細書では、液晶表示装置は液晶表示パネルとバックライトを含んだものを言うが、液晶表示装置と液晶表示パネルを区別なく使用する場合もある。
図１において、表示領域５００には走査線１が横方向に延在し、縦方向に配列している。また、映像信号線２が縦方向に延在し、横方向に配列している。走査線１と映像信号線２とで囲まれた領域が画素３となっている。各画素３には画素電極が形成されている。高精細画面においては、走査線１方向の画素ピッチは、３０μｍ程度まで小さくなっている。ＴＦＴ基板１００の背面にはバックライトが配置している。
図２は図１に示す液晶表示装置の斜視図である。ＴＦＴ基板１００と対向基板２００で構成される液晶表示パネルの背面にバックライト１０００が配置している。液晶表示パネルにおいて、画素毎にバックライト１０００からの光を制御することによって画像が形成される。バックライト１０００からの光は、コリメートされているわけではないので、液晶表示パネルに対して様々な角度から光が入射する。
図２においては、映像信号線はＴＦＴ基板の長辺方向に平行に延在している。高精細画面になると、画素の開口率を確保し、かつ、映像信号線の抵抗を小さく保つためには、映像信号線の厚さが厚くなる。そうすると、バックライト１０００から光が映像信号線の側面から反射しやすくなる。
映像信号線の側面から反射した光は、表示画面側に漏れてしまうと、漏れ光となり、画面全体としてコントラストを低下させる。さらに、映像信号線の側面からの反射光は、映像信号に沿った位置に現れることから、図２の符号４に示すように、映像信号線と平行方向に線状の明暗としてムラ４が生ずる。図２では、線状のムラ４が４本生じた例である。このような線状のムラ４は画面の印象を悪くする。本発明は、映像信号線からの反射光を防止するとともに、図２に示すような線状のムラ４の発生を抑えるものである。
図３は本発明に対する比較例としての画素の平面図である。図３はＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置の例である。図３において、走査線１が横方向に延在し、縦方向に配列している。また、映像信号線２が縦方向に延在して横方向に配列している。走査線１と映像信号線２に囲まれた領域に画素電極１１１が形成されている。半導体層１０２は映像信号線２とスルーホール１２１で接続し、映像信号線２の下を延在して走査線１の下を通過する。この時、半導体層１０２が走査線１と重畳する領域に第１のＴＦＴが形成される。半導体層１０２は屈曲して、再び走査線１の下を通過して、画素電極１１１側に向かう。この時、半導体層１０２が走査線１と重畳する領域に第２のＴＦＴが形成される。
半導体層１０２はスルーホール１２２を介してソース電極１０７と接続する。ソース電極１０７はスルーホール１３０を介して画素電極１１１と接続する。スルーホール１３０は厚く形成された有機パッシベーション膜に形成されるので、スルーホール１３０の径は大きい。
図３において、画素電極１１１は、後で説明する容量絶縁膜を介して重畳する平面状に形成されたコモン電極との間に形成される電界によって液晶分子を回転させて、画素におけるバックライトからの光を制御する。図３では走査線１の延在方向の画素ピッチが３０μｍ程度の小さな画素を想定しているので、画素電極１１１は１本の棒状であるが、画素のサイズがもっと大きい場合は、画素電極１１１は内側にスリットを有する櫛歯状の電極となることもある。
画素ピッチが小さいので、画素の透過率を確保するために、映像信号線２の幅を大きくできない。しかし、映像信号線２の書き込み速度を速くするために、映像信号線２の抵抗は小さく保たなければならない。したがって、映像信号線２の厚さを大きくする必要がある。そうすると、後で説明するように、映像信号線２の側面におけるバックライトからの光の反射が問題になる。
図４は図３のＡ－Ａ断面図である。図４において、例えばガラスで形成されたＴＦＴ基板１００の上に下地膜１０１が形成されている。液晶表示装置を湾曲可能とするためには、ガラス基板を０．２ｍｍ以下に薄くするか、ＴＦＴ基板１００をポリイミド等の樹脂で形成することが出来る。
下地膜１０１は、ガラスからの不純物が後で形成される半導体層１０２を汚染することを防止する役割を有する。下地膜１０１は一般には、窒化シリコン膜（以後ＳｉＮ膜という）と酸化シリコン膜（以下ＳｉＯ膜という）の２層膜から形成される。下地膜１０１の上に半導体層１０２が形成される。半導体層１０２は、まずＣＶＤによってａ－Ｓｉを形成し、その後、エキシマレーザを照射することによってＰｏｌｙ－Ｓｉに変換したものである。なお、下地膜１０１を構成するＳｉＮ、ＳｉＯ、半導体層となるａ－Ｓｉは、ＣＶＤによって連続して形成される。
半導体層１０２をパターニングした後、これを覆ってゲート絶縁膜１０３を形成する。ゲート絶縁膜１０３はＴＥＯＳ（テトラエトキシシラン）を原料としたＳｉＯ膜である。ゲート絶縁膜１０３の上にゲート電極１０４が形成される。ゲート電極１０４は例えば、ＭｏＷ（モリブデンタングステン）合金で形成され、ＭｏＷ合金をスパッタリング等で成膜した後、パターニングして形成する。図３の構成では、走査線１がゲート電極１０４を兼用しており、半導体層１０２が走査線１の下を２回通過することによって、２個のＴＦＴが形成されるので、図４においては、ゲート電極１０４が２個形成されている。
ゲート電極１０４をパターニングした後、Ｐ（リン）、Ｂ（ボロン）等のイオンインプランテーションを行い、ゲート電極１０４で覆われた領域以外の半導体層１０２に導電性を付与する。これによって、半導体層１０２にドレイン領域１０２１及びソース領域１０２２を形成する。
その後、ゲート電極を覆ってＳｉＮあるいはＳｉＯ、または、ＳｉＮとＳｉＯの積層膜によって層間絶縁膜１０５を形成する。層間絶縁膜１０５はＣＶＤによって形成することが出来る。層間絶縁膜１０５およびゲート絶縁膜１０３にスルーホール１２１を形成して、半導体層のドレイン領域１０２１と映像信号線２を接続する。この場合、映像信号線２がドレイン電極１０６となる。一方、半導体層１０２のソース領域１０２２は層間絶縁膜１０５及びゲート絶縁膜１０３に形成されたスルーホール１２２を介してソース電極１０７と接続する。
ドレイン電極１０６およびソース電極１０７を覆ってアクリル樹脂等によって、有機パッシベーション膜１０８を形成する。有機パッシベーション膜１０８は平坦化膜の役割を有しているので、２乃至４μｍと、厚く形成される。有機パッシベーション膜１０８は感光性の樹脂で形成されるので、スルーホール１３０の形成に、別途レジストを形成する必要はない。有機パッシベーション膜材料はポジ型の感光性樹脂であり、光が照射された部分にスルーホール１３０が形成される。なお、有機パッシベーション膜１０８はアクリルの他、シリコン樹脂あるいはポリイミド等で形成することも出来る。
有機パッシベーション膜１０８の上に、平面状にコモン電極１０９がＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の酸化物透明導電膜によって形成される。コモン電極１０９は複数の画素に跨って連続的に形成されるが、スルーホール１３０内には形成されない。コモン電極１０９をパターニング後、コモン電極１０９を覆って容量絶縁膜１１０がＳｉＮによって形成される。容量絶縁膜１１０はＣＶＤによって形成される。容量絶縁膜１１０は有機パッシベーション膜１０８を形成した後に形成されるので、高温で形成することが出来ず、２００℃程度の低温ＣＶＤによって形成される。
容量絶縁膜１１０の上に、櫛歯状、あるいは棒状に画素電極１１１がＩＴＯ等の酸化物透明導電膜によって形成される。コモン電極１０９と画素電極１１１との間の絶縁膜１１０は画素電極とコモン電極との間の保持容量を形成するものであるから、容量絶縁膜１１０と呼ばれる。
容量絶縁膜１１０には、有機パッシベーション膜１０８に形成されたスルーホール１３０内において、スルーホールが形成され、画素電極１１１とソース電極１０７が接続される。
画素電極１１１及び容量絶縁膜１１０を覆って配向膜１１２が形成される。配向膜１１２は液晶の初期配向を決めるものであり、配向処理はラビング処理か光配向処理によって行われる。ＩＰＳ方式では、光配向による配向処理が適している。画素電極１１１に映像信号が印加されると、コモン電極１０９との間に矢印のような電気力線が発生し、液晶分子３０１を回転し、画素毎に液晶層３００の透過率を制御して画像を形成する。
図４において、液晶層３００を挟んで対向基板２００が配置している。フレキシブル表示装置としたい場合は、対向基板２００をポリイミド等の樹脂で形成することが出来る。対向基板２００の内側にカラーフィルタ２０１とブラックマトリクス２０２が形成される。バックライトからの光を制御して画像を形成したい部分にはカラーフィルタ２０１を配置し、カラー表示を可能にする。一方、バックライトからの光を制御することが難しい箇所、例えば、スルーホール１３０等が形成された部分等に重畳する位置にはブラックマトリクス２０２を形成し、光漏れを防止する。
カラーフィルタ２０１及びブラックマトリクス２０２を覆ってアクリル等の透明有機材料によってオーバーコート膜２０３が形成される。オーバーコート膜の上に配向膜２０４が形成される。配向膜２０４の配向処理はラビング処理か光配向処理によって行われることは配向膜１１２と同様である。
図５は図３のＢ－Ｂ断面図である。図５において、ＴＦＴ基板１００の上に下地膜１０１、ゲート絶縁膜１０３、層間絶縁膜１０５が形成されている。層間絶縁膜１０５の上に映像信号線２が形成されている。映像信号線２は抵抗を小さくするために、厚く形成されている。映像信号線２は厚さｔｓが例えば６８３ｎｍ、幅ｗｓが１．７５μｍである。映像信号線２を覆って有機パッシベーション膜１０８が形成されている。
有機パッシベーション膜１０８の上にＩＴＯによってコモン電極１０９が平面状に形成されている。そして、映像信号線２の上方で、コモン電極１０９の上に、コモン金属配線１０９１が形成される。ＩＴＯからなるコモン電極１０９は抵抗値が大きいため、コモン金属配線１０９１は、コモン電極１０９の抵抗を小さくするために配置されている。コモン金属配線１０９１の幅ｗｍは、例えば４．５μｍ、厚さは、例えば７８μｍである。コモン金属配線１０９１の厚さは、必要に応じて、２０ｎｍ乃至１３０ｎｍで形成される。コモン電極１０９及びコモン金属配線１０９１を覆って容量絶縁膜１１０が形成され、その上に配向膜１１２が形成される。
図５において、液晶層３００を挟んで、対向基板２００が配置している。対向基板２００の内側にはカラーフィルタ２０１とブラックマトリクス２０２が形成され、その上にオーバーコート膜２０３が形成され、その上に配向膜２０４が形成されている。ブラックマトリクス２０２の幅ｗｂはコモン金属配線１０９１の幅ｗｍと同程度か、やや大きい。図５ではブラックマトリクス２０２の幅ｗｂは、例えば５μｍである。
図６は映像信号線２の構成を示す断面図である。映像信号線は４層から構成されている。最下層はベースメタル２１であり、例えばチタン（Ｔｉ）層で形成され、厚さｔ１は１３０ｎｍである。その上に、アルミニウム（Ａｌ）層２２が形成されている。Ａｌ層２２は、例えば、シリコン（Ｓｉ）等を微量含む合金であることが多い。Ａｌ層２２の厚さｔ２は例えば５００ｎｍである。Ａｌ層２２の上にキャップメタル層２３が例えばＴｉによって厚さｔ３で形成されている。厚さｔ３は例えば４５ｎｍである。キャップメタル層２３の上に反射防止膜２４が例えば、窒化チタン（ＴｉＮ）によって形成されている。ＴｉＮは外光の反射を防止するものであり、厚さｔ４は例えば８ｎｍである。
図５に戻り、液晶表示パネルの背面に配置されたバックライトからの光は、完全にコリメートされているわけではないので、色々な角度の光が液晶表示パネルに入射する。図５の矢印は、バックライトからの光が液晶表示パネルに対して斜め方向から入射した場合である。このように、斜めから入射した光は、映像信号線２の側面において反射し、画面側に向かう。
この矢印で示す光は画面のコントラストを低下させる。また、図２において説明したように、反射光が干渉して、縞状の明暗のむらが画面に生ずる場合がある。このような反射光がコモン電極１０９の上に形成されたコモン金属配線１０９１によって遮光されれば、反射光の影響を防止することが出来る。しかし、コモン金属配線１０９１の幅を大きくすると、画素の開口率を低下させる。
図７は本発明における画素構成を示す平面図である。図７が図３と異なる点は、映像信号線２の下層において、層間絶縁膜１０５に溝状のスルーホール１０５１が形成されていることである。また更には、溝状のスルーホール１０５１とほぼ同じ幅で、ゲート電極と同層で形成されたエッチングストッパー層１１が形成されていることである。
図７では、溝状のスルーホール１０５１およびエッチングストッパー層１１は、半導体層１０２とは重複しない位置に形成される。これは、エッチングストッパー層１１は走査線１と同時に形成される金属層を使用するため、走査線１と絶縁を保つために、エッチングストッパー１１と走査線１とは分離しておく必要があるためである。しがって、この分離した部分においては、エッチングストッパー１１が形成できないため、走査線１の付近では、溝状のスルーホール１０５１を形成することが出来ない。しかし、図７のように、溝状のスルーホール１０５１が走査線１と重複しない場合であっても、対向基板２００側には、平面で視て走査線１と重複してブラックマトリクスが形成されているので、映像信号線２の側面からの反射の影響は問題ない。
図８は図７のＣ－Ｃ断面図である。また図９は、図８に示す映像信号線２付近の拡大図である。図８および図９が図５と異なる点は、映像信号線２が配置されている層間絶縁膜１０５には溝状のスルーホール１０５１が形成されている点である。層間絶縁膜１０５は、厚さが６５０ｎｍ程度であり、例えば、ＳｉＮ（厚さ２５０ｎｍ）とＳｉＯ（厚さ４００ｎｍ）の積層構造で形成されている。
溝状のスルーホール１０５１は、傾斜を有する側壁と底部が存在し、映像信号線２の端部は、溝状のスルーホール１０５１の側壁に存在している。溝状のスルーホール１０５１の上側の幅ｗｄ１は、映像信号線２の幅ｗｓよりも若干大きく形成され、例えば２μｍである。また、溝状のスルーホール１０５１の底部において、走査線１と同層で形成されたエッチングストッパー１１層が存在して、映像信号線２とエッチングストッパー層１１とが電気的に接続している。
エッチングストッパー層１１の役割は、層間絶縁膜１０５に溝状のスルーホール１０５１を形成する際、この溝状のスルーホール１０５１が下層のゲート絶縁膜１０３まで形成されないようにエッチングをストップすることである。エッチングストッパー層２２は走査線１と同時に形成されるので、走査線と同じ材料、例えばモリブデン―タングステン（ＭｏＷ）で形成され、厚さｔｅｓは例えば２５０ｎｍである。
図８および図９では、エッチングストッパー層１１の幅ｗｅｓは溝状のスルーホール１０５１の上側の幅ｗｄ１とほぼ同じになっている。しかし、エッチングストッパー層１１の役割は層間絶縁膜１０５のエッチングがゲート絶縁膜１０３に及ばないようにすることであるから、エッチングストッパー層１１の幅ｗｅｓは、溝状のスルーホール１０５１の下側の幅ｗｄ２までは小さくできる。また、エッチングストッパー層１１の幅ｗｅｓは、あまり広いと開口率を低下させる要因にもなるため、溝状のスルーホール１０５１の上側の幅ｗｄ１以下であることが望ましい。
本実施例の特徴は、映像信号線２の幅方向の端部が溝状のスルーホール１０５１の側壁に存在していることによって、映像信号線２の端部がＴＦＴ基板１００の主面に対して、傾いていることである。例えば、溝状のスルーホール１０５１の側面のＴＦＴ基板１００の主面に対する傾斜がθ１であるとすると、映像信号線２の側面もＴＦＴ基板１００の法線方向に対する角度θ２も、θ１と同じだけ傾くことになる。
映像信号線２の側面がＴＦＴ基板１００の法線方向となす角θ２は、ゼロよりも大きければ効果があると言えるが、より明確な効果を得るためには、θ２は例えば１５度以上であることが望ましい。この場合、図９のような構成であれば、溝状のスルーホール１０５１の壁面の傾斜角θ１も１５度以上になる。ただし、映像信号線２の側面がＴＦＴ基板１００の法線方向となす角θ２があまり大きくなると、液晶層３００側から入射する光に対する反射の影響が大きくなる。これを考慮すると、θ２は４５度以下であることが望ましい。
また、溝状のスルーホール１０５１の壁面上に映像信号線２の端部を配置する場合、溝状のスルーホール１０５１の壁面の傾斜角θ１が大きいと加工が難しくなる。したがって、溝状のスルーホール１０５１の壁面の傾斜角θ１は４５度以下であることが望ましい。すなわち、溝状のスルーホール１０５１の壁面の傾斜角θ１は、１５度以上、４５度以下であることが望ましい。
図９において、映像信号線２の上方に有機パッシベーション膜１０８が形成され、その上にコモン電極１０９が形成され、その上にコモン電極１０９の電気抵抗を小さくするためのコモン金属配線１０９１が形成されている。コモン金属配線１０９１の幅ｗｍは映像信号線２の幅ｗｓよりも大きく、例えば４．５μｍである。コモン金属配線１０９１の厚さが大きいと、映像信号線２の場合と同様に側面での反射が問題になるが、コモン金属配線１０９１の厚さｔｍは例えば７８ｎｍであり、映像信号線２の厚さに比べてはるかに小さいので、側面反射の影響も小さい。
コモン金属配線１０９１をタッチパネルの一方の電極として使用する場合は、コモン金属配線１０９１の厚さは１３０ｎｍ程度に厚くすることもあるが、それでも、映像信号線２の厚さの１／５程度なので、影響は小さい。また、この場合でも、図９に示すように、コモン金属配線１０９１に対して若干テーパエッチングをすることによって影響をさらに低減することが出来る。
このような構成において、バックライトから矢印のような向きの光が液晶表示パネルに入射し、映像信号線２の側面で反射するとする。図５の場合であれば、反射光は上側にあるコモン金属配線１０９１によってストップされず、画面側に向かう。しかし、図８および図９の構成においては、映像信号線２の側面が傾斜しているので、反射光の進路はＴＦＴ基板１００の法線方向により近づき、その結果、反射光はコモン金属配線１０９１またはブラックマトリクス２０２によって止められ、表示面側には向かわない。したがって、反射光による縞状明暗のムラの発生を防止することができ、またこれにより、コントラストの低下防止にも寄与する。なお、コモン金属配線１０９１は、図８では、コモン電極１０９の液晶層３００側に形成されているが、コモン電極１０９の下側（有機絶縁膜１０８側）に形成されている場合であっても、本発明は同様に適用することが出来る。
図１０は映像信号線２の端部に対して、順傾斜でエッチングできた場合の断面図である。図１０の構成は、映像信号線２の端部形状を除いては、図９の構成と同じである。すなわち、図１０では、映像信号線２の側面に対して、テーパエッチングを出来た分、映像信号線２の側面がＴＦＴ基板１００の法線方向となす角θ２は、層間絶縁膜１０５に形成された溝状のスルーホール１０５１の壁面の傾斜角θ１よりも大きくなる。これによって、バックライトからの光の反射の影響は、図９の場合よりもさらに小さくすることが出来る。
図１１は、図１０とは逆に、映像信号線２の端部が、逆傾斜でエッチングされた場合の断面図である。図１１の構成は、映像信号線２の端部形状を除いては、図９の構成と同じである。すなわち、図１１では、映像信号線２の側面が逆テーパエッチングされた結果、映像信号線２の側面がＴＦＴ基板１００の法線方向となす角θ３は、層間絶縁膜１０５に形成された溝状スルーホール１０５１の壁面の傾斜角θ１よりも小さくなる。
このような場合であっても、θ３がゼロよりも大きければ、同様の効果を上げることが出来ると言える。具体的には、θ３を１５度以上にできれば、図９、図１０等と同様な効果を上げることが出来る。また、映像信号線２の端部を溝状のスルーホール１０５１の側面に配置する場合のエッチングは、図１１のような断面形状のほうが、図９あるいは図１０の断面形状よりも容易である場合もある。
また、映像信号線２は、図３、図７等に示すように、走査線１に対して直角方向に延在しているとして説明したが、映像信号線２はこれに限らず、映像信号線２が走査線１に対して直角方向から所定の角度傾いている場合にも本発明を適用することが出来る。
以上の場合は、コモン金属配線１０９１が存在していることを前提として説明した。しかし、コモン金属配線１０９１が無い場合であっても、対向基板２００に形成されたブラックマトリクス２０２がコモン金属配線１０９１の役割をすることが出来る。したがって、本発明はコモン金属配線１０９１が存在しない場合であっても適用することが出来る。
１…走査線、 ２…映像信号線、 ３…画素、 ４…むら、 １１…エッチングストッパー層、 ２１…ベースメタル層、 ２２…Ａｌ層、 ２３…キャップメタル、 ２４…反射防止層、 １００…ＴＦＴ基板、 １０１…下地膜、 １０２…半導体層、 １０３…ゲート絶縁膜、 １０４…ゲート電極、 １０５…層間絶縁膜、 １０６…ドレイン電極、 １０６…ドレイン電極、 １０７…ソース電極、 １０８…有機パッシベーション膜、 １０９…コモン電極、 １１０…容量絶縁膜、 １１１…画素電極、 １１２…配向膜、 １２１…スルーホール、 １２２…スルーホール、 １３０…スルーホール、 １５０…シール材、 １６０…ＩＣドライバ、１７０…端子部、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、 ２０４…配向膜、 ３００…液晶層、 ３０１…液晶分子、 ５００…表示領域、 １０００…バックライト、 １０５１…スルーホール、 １０９１…コモン金属配線、 １０２１…ドレイン部、 １０２２…ソース部

Claims (14)

  1. 複数の走査線と、複数の映像信号線が形成されたＴＦＴ基板と、前記ＴＦＴ基板と対向して配置された対向基板と、前記ＴＦＴ基板と対向基板との間に液晶層が挟持された液晶表示装置であって、
    前記走査線が形成された層と前記映像信号線が形成された層間に、層間絶縁膜が形成され、
    前記層間絶縁膜には、前記映像信号線と重複して延在し、前記走査線の延在方向に凹状断面を有する凹状溝部が形成され、
    前記映像信号線及び前記層間絶縁膜を覆う有機パッシベーション膜が形成され、
    前記有機パッシベーション膜と前記液晶層との間であって、前記凹状溝部と重なる位置に金属配線が設けられ、
    前記凹状溝部は断面に傾斜部を有し、前記凹状溝部の傾斜部に前記映像信号線の端部が配置し、
    前記映像信号線の前記端部は側面を有し、前記側面は、前記ＴＦＴ基板の法線方向に対し、前記側面が前記液晶層側を向くように、第１の角度で傾いており、
    前記金属配線は、平面で視て、前記映像信号線と重複しており、前記金属配線の前記走査線延在方向の幅は、前記映像信号線の前記走査線延在方向の幅よりも大きく、
    前記金属配線の厚さは、前記映像信号線の厚さの１／５以下であり、
    前記金属配線の端部は側面を有し、前記金属配線の前記側面は、前記液晶層を向くように、傾いている、
    ことを特徴とする液晶表示装置。
  2. 前記映像信号線は、前記凹状溝部に接する下層メタルと、前記下層メタルに積層された中層メタルと、前記中層メタルに積層された上層メタルを有し、
    前記映像信号線の前記側面は、前記下層メタルの側面、前記中層メタルの側面、前記上層メタルの側面であり、
    前記下層メタルの前記側面、前記中層メタルの前記側面、及び前記上層メタルの前記側面のそれぞれは、前記第１の角度で傾いている、
    ことを特徴とする請求項１に記載の液晶表示装置。
  3. 前記映像信号線は、さらに前記上層メタルに積層される反射防止膜を有し、
    前記映像信号線の前記側面は、さらに前記反射防止膜の側面を含み、
    前記反射防止膜の前記側面は、前記第１の角度で傾いていることを特徴とする請求項２に記載の液晶表示装置。
  4. 前記第１の角度は、１５度以上であることを特徴とする請求項３に記載の液晶表示装置。
  5. 前記第１の角度は、４５度以下であることを特徴とする請求項４に記載の液晶表示装置。
  6. 前記凹状溝部の前記傾斜部の前記ＴＦＴ基板の主面に対する角度は１５度以上であることを特徴とする請求項２に記載の液晶表示装置。
  7. 前記凹状溝部の前記傾斜部の前記ＴＦＴ基板の主面に対する角度は４５度以下であることを特徴とする請求項６に記載の液晶表示装置。
  8. 前記凹状溝部は、前記走査線とは重複しないことを特徴とする請求項１に記載の液晶表示装置。
  9. 前記有機パッシベーション膜上に形成され、前記金属配線が積層されるコモン電極を有することを特徴とする請求項５に記載の液晶表示装置。
  10. 前記対向基板には、平面で視て、前記映像信号線及び前記金属配線と重複してブラックマトリクスが形成され、前記ブラックマトリクスの前記走査線延在方向の幅は前記金属配線の前記走査線延在方向の前記幅よりも大きいことを特徴とする請求項５に記載の液晶表示装置。
  11. 前記走査線と同じ層であって、前記凹状溝部と重複する位置に金属層が形成されていることを特徴とする請求項１に記載の映像信号線。
  12. 前記金属層は、前記走査線と同じ材料で形成され、前記走査線において分断していることを特徴とする請求項１１に記載の映像信号線。
  13. 前記金属層の前記走査線延在方向の幅は、前記凹状溝部の前記走査線延在方向の断面において、前記傾斜部を除く部分の幅以上であることを特徴とする請求項１２に記載の液晶表示装置。
  14. 前記液晶表示装置はＩＰＳ方式の液晶表示装置であることを特徴とする請求項１乃至１３のいずれか１項に記載の液晶表示装置。
JP2017119484A 2017-06-19 2017-06-19 液晶表示装置 Active JP7091027B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017119484A JP7091027B2 (ja) 2017-06-19 2017-06-19 液晶表示装置
US15/955,724 US10495934B2 (en) 2017-06-19 2018-04-18 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017119484A JP7091027B2 (ja) 2017-06-19 2017-06-19 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2019003127A JP2019003127A (ja) 2019-01-10
JP7091027B2 true JP7091027B2 (ja) 2022-06-27

Family

ID=64656159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017119484A Active JP7091027B2 (ja) 2017-06-19 2017-06-19 液晶表示装置

Country Status (2)

Country Link
US (1) US10495934B2 (ja)
JP (1) JP7091027B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020140181A (ja) * 2019-03-01 2020-09-03 凸版印刷株式会社 液晶表示装置
JP7434005B2 (ja) 2020-03-18 2024-02-20 株式会社ジャパンディスプレイ 半導体基板及び表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007241237A (ja) 2006-03-07 2007-09-20 Ind Technol Res Inst 二層金属ラインを有する薄膜トランジスタディスプレイアレイを製造するための方法
JP2009216967A (ja) 2008-03-11 2009-09-24 Toshiba Mobile Display Co Ltd 液晶表示装置
JP2010060588A (ja) 2008-09-01 2010-03-18 Toshiba Mobile Display Co Ltd 液晶表示装置
JP2010122379A (ja) 2008-11-18 2010-06-03 Toshiba Mobile Display Co Ltd 液晶表示装置及び有機ｅｌ表示装置
JP2011013450A (ja) 2009-07-02 2011-01-20 Hitachi Displays Ltd 液晶表示装置及びその製造方法
US20140139770A1 (en) 2012-11-20 2014-05-22 Hyun Jae AHN Liquid crystal display device and method of manufacturing the same
JP2016148807A (ja) 2015-02-13 2016-08-18 株式会社ジャパンディスプレイ 液晶表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3763728B2 (ja) * 1999-09-30 2006-04-05 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
JP4045226B2 (ja) * 2002-10-31 2008-02-13 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5428911B2 (ja) * 2010-02-05 2014-02-26 富士通株式会社 携帯端末装置、電話帳検索方法及び電話帳検索プログラム
KR102169034B1 (ko) * 2014-07-25 2020-10-23 엘지디스플레이 주식회사 표시장치 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007241237A (ja) 2006-03-07 2007-09-20 Ind Technol Res Inst 二層金属ラインを有する薄膜トランジスタディスプレイアレイを製造するための方法
JP2009216967A (ja) 2008-03-11 2009-09-24 Toshiba Mobile Display Co Ltd 液晶表示装置
JP2010060588A (ja) 2008-09-01 2010-03-18 Toshiba Mobile Display Co Ltd 液晶表示装置
JP2010122379A (ja) 2008-11-18 2010-06-03 Toshiba Mobile Display Co Ltd 液晶表示装置及び有機ｅｌ表示装置
JP2011013450A (ja) 2009-07-02 2011-01-20 Hitachi Displays Ltd 液晶表示装置及びその製造方法
US20140139770A1 (en) 2012-11-20 2014-05-22 Hyun Jae AHN Liquid crystal display device and method of manufacturing the same
JP2016148807A (ja) 2015-02-13 2016-08-18 株式会社ジャパンディスプレイ 液晶表示装置

Also Published As

Publication number Publication date
US20180364535A1 (en) 2018-12-20
JP2019003127A (ja) 2019-01-10
US10495934B2 (en) 2019-12-03

Similar Documents

Publication Publication Date Title
US10761364B2 (en) Liquid crystal display device
US11762244B2 (en) Liquid crystal display device
US11500252B2 (en) Liquid crystal display device
JP6250408B2 (ja) 液晶表示装置
US11543722B2 (en) Display device
JP7091027B2 (ja) 液晶表示装置
WO2012124662A1 (ja) 液晶表示装置
US20170315413A1 (en) Liquid crystal display device
US10578936B2 (en) Liquid crystal display device
JPWO2012124699A1 (ja) 液晶表示装置
JP6960002B2 (ja) 液晶表示装置
JP2016148760A (ja) 液晶表示装置
US11892733B2 (en) Liquid crystal display device
JP6918090B2 (ja) 液晶表示装置
JP6980730B2 (ja) 液晶表示装置
JP6452789B2 (ja) 液晶表示装置
WO2019159552A1 (ja) 液晶表示装置
JP2024008438A (ja) 表示装置
JP2022000717A (ja) 液晶表示装置
JP2022020802A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220615

R150 Certificate of patent or registration of utility model

Ref document number: 7091027

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150