JP7087325B2 - 電子デバイス - Google Patents

電子デバイス Download PDF

Info

Publication number
JP7087325B2
JP7087325B2 JP2017192154A JP2017192154A JP7087325B2 JP 7087325 B2 JP7087325 B2 JP 7087325B2 JP 2017192154 A JP2017192154 A JP 2017192154A JP 2017192154 A JP2017192154 A JP 2017192154A JP 7087325 B2 JP7087325 B2 JP 7087325B2
Authority
JP
Japan
Prior art keywords
wiring
bump
drive
connection bumps
bump portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017192154A
Other languages
English (en)
Other versions
JP2019064162A (ja
Inventor
啓太 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2017192154A priority Critical patent/JP7087325B2/ja
Priority to US15/996,754 priority patent/US10847484B2/en
Publication of JP2019064162A publication Critical patent/JP2019064162A/ja
Priority to US17/078,787 priority patent/US11430755B2/en
Priority to JP2022092113A priority patent/JP7411166B2/ja
Application granted granted Critical
Publication of JP7087325B2 publication Critical patent/JP7087325B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/14Structure thereof only for on-demand ink jet heads
    • B41J2/14201Structure of print heads with piezoelectric elements
    • B41J2/14233Structure of print heads with piezoelectric elements of film type, deformed by bending and disposed on a diaphragm
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/20Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047Membrane type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/802Drive or control circuitry or methods for piezoelectric or electrostrictive devices not otherwise provided for
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/015Ink jet characterised by the jet generation process
    • B41J2/04Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04541Specific driving circuit
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/015Ink jet characterised by the jet generation process
    • B41J2/04Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04586Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads of a type not covered by groups B41J2/04575 - B41J2/04585, or of an undefined type
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/14Structure thereof only for on-demand ink jet heads
    • B41J2002/14491Electrical connection
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01Embodiments of or processes related to ink-jet heads
    • B41J2202/18Electrical connection established using vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/1357Single coating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171Disposition
    • H01L2224/1712Layout
    • H01L2224/17177Combinations of arrays with different layouts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/1426Driver
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8548Lead based oxides
    • H10N30/8554Lead zirconium titanate based
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/88Mounts; Supports; Enclosures; Casings

Description

本発明は、電子デバイスに関する。
従来より、電子デバイスが様々な分野で広く用いられている。このような電子デバイスとしては、液体噴射ヘッドなどに代表されるMEMS(Micro Electro Mechanical Systems)デバイスが知られている(例えば、特許文献1)。
特許文献1に記載のMEMSデバイスは、複数の駆動素子(圧電素子)が設けられた流路形成基板と、当該複数の駆動素子を駆動するための信号を出力する駆動回路(駆動IC)と、流路形成基板と駆動回路との間の電気的接続を中継する配線が形成された駆動回路基板と、駆動回路基板をその厚み方向に貫通するとともに複数の駆動素子に共通な共通電極に接続された複数の貫通配線とを備えている。
特開2017-124540号公報
しかしながら、上述の特許文献1に開示されたMEMSデバイスにおいては、貫通配線の駆動回路基板の厚み方向に直交する断面の面積が小さいため、複数の駆動素子に共通な共通電極に接続される電路の抵抗が大きい。このため、複数の駆動素子間における駆動特性にバラつきが生じる虞があった。
そこで、本発明は、複数の駆動素子間における駆動特性のバラつきを抑制することができる電子デバイスを提供することを目的としている。
上記課題を解決するために本発明は、第1面と前記第1面とは反対側の第2面とを有する第1基板と、前記第1面に対向する第2基板と、前記第2基板に設けられ前記第1基板の厚み方向と直交する第1方向に並ぶ複数の駆動素子と、前記第2面に対向し前記複数の駆動素子を駆動するための駆動信号を出力可能な駆動回路と、前記第1面に形成され前記第1方向に延びる第1配線と、前記第2面に形成され前記第1方向に延びるとともに第1外部端子と接続された第2配線と、前記第1基板を前記厚み方向に貫通し前記第1配線と前記第2配線とを接続する貫通配線部と、前記第1配線と前記複数の駆動素子のそれぞれとを接続する第1バンプ部と、前記第2配線と前記駆動回路とを接続する第2バンプ部と、を備え、前記貫通配線部によって提供される前記第1配線と前記第2配線とを接続する電路の電気抵抗は、前記第2バンプ部によって提供される前記第2配線と前記駆動回路とを接続する電路の電気抵抗よりも小さいことを特徴とする電子デバイスを提供する。
本発明によれば、複数の駆動素子間における駆動特性のバラつきを抑制可能な電子デバイスを提供することができる。
本発明の実施の形態によるインクジェットヘッドを備えるインクジェットプリンタの概略平面図である。 本発明の実施の形態によるインクジェットヘッドの斜視図である。 本発明の実施の形態によるインクジェットヘッドの平面図である。 図3のIV-IV断面図である。 本発明の実施の形態によるインクジェットヘッドの流路形成基板の底面図である。 本発明の実施の形態によるインクジェットヘッドの駆動配線基板部の底面図である。 図6から中央バンプ部のコア接続部を捨象した図である。 本発明の実施の形態によるインクジェットヘッドの中央接続バンプ及びコア接続部を示す斜視図である。 本発明の本実施形態によるインクジェットヘッドの駆動配線基板の平面図である。 本発明の本実施形態によるインクジェットヘッドの駆動ICの底面図である。 本発明の本実施形態によるインクジェットヘッドの共通貫通配線部、個別貫通配線部、供給配線部、個別配線部、中央バンプ電極、及び個別バンプ電極の互いの位置関係を示す図である。 本発明の本実施形態によるインクジェットヘッドにおける第1電路及び第2電路を模式的に示した図である。 本発明の本実施形態の第1の変形例を示す図である。 本発明の本実施形態の第2の変形例を示す図である。
本発明の実施の形態による電子デバイスについて添付の図面を参照しながら説明する。
最初に、図1を参照しながら、本発明の実施形態による電子デバイスの一例であるインクジェットヘッド1を備えるインクジェットプリンタ10について説明する。図1は、インクジェットプリンタ10の概略平面図である。なお、以下の説明において、図1の紙面奥から紙面手前に向かう方向を上方向、上方向とは反対の方向を下方向と定義し、図1の紙面右側から紙面左側に向かう方向を左方向、左方向とは反対の方向を右方向と定義する。また、図1の紙面上側から紙面下側に向かう方向を前方向、前方向とは反対の方向を後方向と定義する。また、適宜、「上」、「下」、「左」、「右」、「前」、及び「後」等の方向に関する用語を使用して説明する。
図1に示されているように、インクジェットプリンタ10は、MEMSデバイスであるインクジェットヘッド1と、プラテン11と、キャリッジ12と、搬送機構13等を備えている。
プラテン11の上面には、被記録媒体である記録用紙Pが載置される。また、プラテン11の上方には、走査方向(本実施の形態においては、左右方向)に平行に延びる2本のガイドレール10A、10Bが設けられている。キャリッジ12は、2本のガイドレール10A、10Bに沿って走査方向に往復移動可能に構成されている。また、キャリッジ12には、2つのプーリ12A、12B間に巻き掛けられた無端ベルト12Cが連結されている。キャリッジ12は、キャリッジ駆動モータ12Dによって無端ベルト12Cが走行駆動された場合に、無端ベルト12Cの走行に伴って走査方向に移動する。
インクジェットヘッド1は、キャリッジ12に取付けられており、キャリッジ12とともに走査方向に移動する。インクジェットヘッド1は、インクジェットプリンタ10に装着されたインクカートリッジ(図示省略)と、チューブによって接続されている。また、インクジェットヘッド1の下面には、後述の複数のノズル211が形成されている。インクジェットヘッド1は、インクカートリッジから供給されたインクを、複数のノズル211からプラテン11に載置された記録用紙Pに対して噴射する。インクジェットヘッド1の詳細については後述する。
搬送機構13は、前後方向においてプラテン11を挟むように配置された2つの搬送ローラ13A、13Bを有し、これら2つの搬送ローラ13A、13Bは、図示しないモータによって回転駆動される。搬送機構13は、2つの搬送ローラ13A、13Bによって、プラテン11に載置された記録用紙Pを搬送方向(本実施の形態においては、前方向)に搬送する。
インクジェットプリンタ10は、プラテン11上に載置された記録用紙Pに対して、キャリッジ12とともに走査方向に往復移動するインクジェットヘッド1からインクを噴射させる。これとともに、2つの搬送ローラ13A、13Bによって記録用紙Pを搬送方向に搬送する。以上の動作によって記録用紙Pに画像や文字等が記録される。
次に、図2乃至図12を参照しながらインクジェットヘッド1について詳細に説明する。 図2乃至図4に示すように、インクジェットヘッド1は、流路形成基板部2と、流路形成基板部2の上面に接合された駆動配線基板部3と、駆動配線基板部3の上面に接合されたドライバ回路部4とを備えており、インクジェットプリンタ10内に設けられたフレキシブルケーブル14が駆動配線基板部3の前端部に接続されている(図3)。図2は、インクジェットヘッド1の斜視図である。図3は、インクジェットヘッド1の平面図である。図4は、図3のIV-IV線断面図である。なお、図3においては、インクジェットヘッド1の長手方向(前後方向)の一部が省略されており、図4においては、インク流路内に充填されているインクを符号“I”で示している。
図4に示すように、流路形成基板部2は、流路形成基板21と、流路形成基板21に設けられた圧電アクチュエータ22とを有している。
流路形成基板21は、ノズルプレート21A、第1プレート21B、第2プレート21C、第3プレート21D、及び振動板21Eの5枚のプレートとを備えている。ノズルプレート21A、第1プレート21B、第2プレート21C、第3プレート21D、及び振動板21Eは、下方からこの順に積層されている。ノズルプレート21A、第1プレート21B、第2プレート21C、及び第3プレート21Dのそれぞれには、複数の流路形成孔が形成されている。上記の5枚のプレート21A~21Eが積層された状態で複数の流路形成孔が連通し、以下で述べるインク流路が流路形成基板21に形成されている。本実施形態において、5枚のプレート21A~21Eはシリコン単結晶基板である。なお、5枚のプレート21A~21Eの材質は特に限定はされるものではなく、例えば、ステンレス鋼やニッケル合金鋼等の金属プレートであってもよい。
図2及び図3に示すように、流路形成基板21の上面には、図示せぬインクカートリッジと接続されるインク供給孔21aが形成されている。図5に示されているように、流路形成基板部2の内部には、2本のマニホールド213が形成されている。2本のマニホールド213はそれぞれ前後方向に延びており、それらの後部は1つのインク供給孔21aに接続されている。インクカートリッジ内のインクは、インク供給孔21aを介して2本のマニホールド213のそれぞれに供給される。図5は、流路形成基板21の底面図である。
また、図4及び図5に示されているように、流路形成基板部2には、複数のノズル211と、複数のノズル211にそれぞれ連通した複数の圧力室212とが形成されている。複数のノズル211は、最下層のノズルプレート21Aに形成されており、ノズルプレート21Aの下面(すなわち、流路形成基板21の下面)において開口している。なお、本実施の形態においては、ノズルプレート21Aにノズル211が400個形成されている。
より詳細には、複数のノズル211は、その半数が流路形成基板21の左部において前後方向に一定の間隔で形成されており、残りの半数が流路形成基板21の右部において前後方向に一定の間隔で形成されている。すなわち、ノズルプレート21Aには、前後方向に延びるノズル列が左右方向に2列並んで形成されており、左側のノズル列に複数のノズル211のうちの半数が属しており、右側のノズル列に複数のノズル211のうちの残りの半数が属している。本実施形態においては、左側のノズル列及び右側のノズル列のそれぞれに200個のノズル211が属している。
また、複数のノズル211の配置は、左右方向に並ぶ2列のノズル列の間でノズル211の位置が前後方向に互いにずれた、いわゆる、千鳥状の配置となっている。なお、以下の説明においては、流路形成基板21の左部に形成されたノズル列に属する複数のノズル211を複数の左側ノズル211Aと称し、流路形成基板21の右部に形成されたノズル列に属する複数のノズル211を複数の右側ノズル211Bと称する場合がある。
複数の圧力室212のそれぞれは、平面視において左右方向に延びる略楕円形状を有しており、振動板21Eによって上方から覆われている。複数の圧力室212は、複数のノズル211にそれぞれ対応して形成されている。本実施の形態においては、圧力室212は、400個形成されている。
より詳細には、複数の圧力室212は、その半数が流路形成基板21の左部において複数の左側ノズル211Aにそれぞれ対応して前後方向に一定の間隔で形成されており、残りの半数が、流路形成基板21の右部において複数の右側ノズル211Bにそれぞれ対応して前後方向に一定の間隔で形成されている。すなわち、ノズルプレート21Aには、前後方向に延びる圧力室列が左右方向に2列並んで形成されており、左側の圧力室列に複数の圧力室212のうちの半数が属しており、右側の圧力室列に複数の圧力室212のうちの残りの半数が属している。また、複数の圧力室212の配置は、左右方向に並ぶ2列の圧力室列の間で圧力室212の位置が前後方向に互いにずれた、いわゆる、千鳥状の配置となっている。なお、以下の説明においては、流路形成基板21の左部に形成された圧力室列に属する複数の圧力室212を複数の左側圧力室212Aと称し、流路形成基板21の右部に形成された圧力室列に属する複数の圧力室212を複数の右側圧力室212Bと称する場合がある。
各圧力室212は、左右方向における内側端部において対応するノズル211と連通している。すなわち、各左側圧力室212Aの右端部には、対応する左側ノズル211Aが連通しており、各右側圧力室212Bの左端部には、対応する右側ノズル211Bが連通している。
各左側圧力室212Aは、左側のマニホールド213と平面視において重なる位置に配置され、各右側圧力室212Bは、右側のマニホールド213と平面視において重なる位置に配置されている。各圧力室212は、その直下に位置するマニホールド213に連通しており、流路形成基板21にはマニホールド213から分岐し圧力室212を経てノズル211に至る個別インク流路214が複数形成されている。
次に、圧電アクチュエータ22について説明する。図4に示されるように、圧電アクチュエータ22は、振動板21Eの上面に配置されている。圧電アクチュエータ22は、圧電体221と、ドライバ回路部4から後述の駆動電圧が印加される複数の駆動電極222と、フレキシブルケーブル14から後述のバイアス電圧が印加される共通電極223とを有する。
図4に示されているように、振動板21Eの上面には、合成樹脂材料等の絶縁材料からなる絶縁膜23がほぼ全面に形成されている。この絶縁膜23で覆われた振動板21Eの上面に、前後方向に延びる矩形状に形成された2つの圧電体221すなわち左側圧電体221A及び右側圧電体221Bが配置されている。
左側圧電体221Aは左側の圧力室列を覆うように、右側圧電体221Bは右側の圧力室列を覆うように互いに平行に配置されている。左側圧電体221A及び右側圧電体221Bは、チタン酸鉛とジルコン酸鉛との固溶体である強誘電性のチタン酸ジルコン酸鉛(PZT)を主成分とする圧電材料からなる。なお、左側圧電体221A及び右側圧電体221Bは、スパッタ法やゾルゲル法等の公知の成膜技術によって、絶縁膜23で覆われた振動板21Eの上面に直接形成することができる。また、これに替えて、未焼成の薄いグリーンシートを焼成してから振動板21Eに貼り付けることによって形成することも可能である。
複数の駆動電極222は、圧電体221の下面と絶縁膜23の上面との間において、複数の圧力室212にそれぞれ対応するように形成されている。本実施の形態においては、駆動電極222は、400個形成されている。
詳細には、複数の駆動電極222は、その半数が流路形成基板21の左部において複数の左側圧力室212Aにそれぞれ対応して前後方向に一定の間隔で設けられ、残りの半数が流路形成基板21の右部において複数の右側圧力室212Bにそれぞれ対応して前後方向に一定の間隔で設けられている。各駆動電極222は、平面視において圧力室212よりも小さい略楕円形状を有し、対応する圧力室212の略中央部と対向するように配置されている。各駆動電極222は、絶縁膜23によって振動板21Eとは電気的に絶縁されている。なお、以下の説明においては、複数の左側圧力室212Aに対応して設けられた複数の駆動電極222を複数の左側駆動電極222Aと称し、複数の右側圧力室212Bに対応して設けられた複数の駆動電極222を複数の右側駆動電極222Bと称する場合がある。
各駆動電極222には、左右方向に延びる1つの駆動用端子24が接続されている。すなわち、本実施の形態においては、駆動用端子24は400個設けられている。各駆動用端子24は、絶縁膜23上において、対応する一の駆動電極222からノズル211とは反対側(外側)へ向けて、圧力室212と対向しない領域まで引き出され、図4に示すように圧電体221から露出している。
より詳細には、複数の駆動用端子24は、その半数が左側圧電体221Aの左方において複数の左側駆動電極222Aにそれぞれ対応して前後方向に一定の間隔で配置され、残りの半数が右側圧電体221Bの右方において複数の右側駆動電極222Bにそれぞれ対応して前後方向に一定の間隔で配置されている。なお、以下の説明においては、複数の左側駆動電極222Aに対応して配置された複数の駆動用端子24を複数の左側駆動用端子24Aと称し、複数の右側駆動電極222Bに対応して配置された複数の駆動用端子24を複数の右側駆動用端子24Bと称する場合がある。
共通電極223は、2つの圧電体221に跨ってそれら圧電体221の上面全域を覆うように形成されている。詳細には、共通電極223は、左側電極部223Aと、右側電極部223Bと、接続部223Cとを有している。左側電極部223Aは、左側圧電体221Aの上面全域に形成され、右側電極部223Bは、右側圧電体221Bの上面全域に形成されている。
接続部223Cは、2つの圧電体221の間の領域に形成されている。言い換えると、接続部223Cは、振動板21Eの上面における圧力室212と対向しない領域に配置されている。より詳細には、接続部223Cは、流路形成基板部2の隔壁部21Fと対向している。なお、隔壁部21Fは、左側の圧力室列と右側の圧力室列とを隔てる壁部である。
また、接続部223Cは、前後方向に延びる矩形状の2つの圧電体221の長辺に沿って前後方向に延在しており、絶縁膜23によって振動板21Eとは電気的に絶縁されている。さらに、接続部223Cは、振動板21Eの上面に形成されており、圧電体221の上面に形成された左側電極部223A及び右側電極部223Bよりも低い位置にある。図4に示されているように、共通電極223は、接続部223Cにおいて局所的に窪んだ形状となっている。
図4及び図5に示すように、圧電体221のうち、1つの駆動電極222と共通電極223とに挟まれる部分(以下、「圧電素子221C」ともいう)は、駆動電極222に駆動電圧が印加されたときに変形して、1つの圧力室212内のインクに噴射エネルギーを付与する部分となる。本実施形態では、1つの圧電体221が1列の圧力室列に属する複数の圧力室212に跨って配置されることで、1列の圧力室列に属する複数の圧力室212に対応する複数の圧電素子221Cが一体化された構成となっている。また、複数の圧電素子221Cの各々は、その厚み方向に分極されている。本実施の形態においては、圧電素子221Cは、400個形成されている。
ドライバ回路部4から駆動電極222に駆動電圧が印加されると、駆動電極222と、バイアス電圧が印加される共通電極223との間に電位差が生じ、駆動電極222と共通電極223との間の圧電体221の部分(すなわち、圧電素子221C)に厚み方向の電界が作用する。この電界の方向は、圧電素子221Cの分極方向と平行であるため、圧電素子221Cは厚み方向に伸長するとともに面方向に収縮する。この圧電素子221Cの収縮によって、圧力室212を覆っている振動板21Eが圧力室212側に凸となるように撓み、圧力室212の容積が減少する。その際に圧力室212内のインクに圧力(噴射エネルギー)が付与され、ノズル211からインクの液滴が噴射される。
次に、駆動配線基板部3について説明する。駆動配線基板部3は、駆動配線基板31と、埋設共通配線32と、共通貫通配線部33と、個別貫通配線部34と、中央バンプ部35と、個別バンプ部36と、供給配線部37と、個別配線部38とを有している。
駆動配線基板31は、上述の5枚のプレート21A~21Eと同一の材料からなる前後方向に長尺な基板であり、駆動配線基板31の厚み方向(すなわち、上下方向)においてドライバ回路部4と流路形成基板部2との間に位置している。図4に示されているように、駆動配線基板31は、中央バンプ部35及び個別バンプ部36を介在させた状態で熱硬化性及び感光性の両方の特性を有する感光性接着剤31Cにより流路形成基板21に接合されている。なお、本実施形態においては、駆動配線基板31はシリコン単結晶基板からなる。
駆動配線基板31は、流路形成基板部2の流路形成基板21と対向する下面31Aとドライバ回路部4と対向する上面31Bとを有している。また、駆動配線基板31には、凹部31aと、複数の中央貫通孔31bと、複数の左側貫通孔31cと、複数の右側貫通孔31dとが形成されている。
図4及び図6に示されているように、凹部31aは、駆動配線基板31の下面31Aの左右方向中央に形成されており、上方に窪むとともに前後方向に延びている。また、凹部31aの前後方向に直交する断面は、左右方向に長尺な矩形状をなしている。図6は、駆動配線基板部3の底面図である。
図4及び図7に示されているように、各中央貫通孔31bは、駆動配線基板31を駆動配線基板31の厚み方向(本実施形態においては、上下方向)に貫通する平面視略円形状の孔である。各中央貫通孔31bの上側の開口端は駆動配線基板31の上面において開口し、その下側の開口端は凹部31aにおいて開口している。また、複数の中央貫通孔31bは、駆動配線基板31の左右方向中央において、前後方向に一定の間隔で形成されている。なお、本実施の形態においては、中央貫通孔31bは300個形成されている。図7は、図6から中央バンプ部35の後述のコア接続部352を捨象した図であり、図中において、複数の中央貫通孔31b、複数の左側貫通孔31c、及び複数の右側貫通孔31dが破線で示されている。
各左側貫通孔31cは、駆動配線基板31を駆動配線基板31の厚み方向に貫通する平面視略円形状の孔である。複数の左側貫通孔31cは、複数の左側駆動用端子24Aにそれぞれ対応して形成されている。
詳細には、複数の左側貫通孔31cは、駆動配線基板31の左部において、前後方向に一定の間隔で複数の左側駆動用端子24Aと同数形成されており、各左側貫通孔31cは対応する左側駆動用端子24Aと前後方向における位置が一致している。なお、複数の右側貫通孔31dと複数の右側駆動用端子24Bとの対応関係及び位置関係は、複数の左側貫通孔31cと複数の左側駆動用端子24Aとの対応関係及び位置関係と同一である。このため、複数の右側貫通孔31dの詳細な説明は省略する。本実施の形態においては、左側貫通孔31c及び右側貫通孔31dはそれぞれ200個形成されている。
埋設共通配線32は、凹部31a内に埋設された配線であり、前後方向に延びている。埋設共通配線32の前後方向の長さは、圧力室列よりも長く構成されており、埋設共通配線32の前端は圧力列室の前端よりも前方に位置し、埋設共通配線32の後端は、圧力列室の後端よりも後方に位置している。埋設共通配線32は、銅(Cu)等の金属の導電材料を凹部31a内に充填することで形成されており、例えば、電解めっき、無電界めっき、導電性ペーストの印刷などの方法によって形成することが可能である。
共通貫通配線部33は、駆動配線基板31を駆動配線基板31の厚み方向(本実施形態においては、上下方向)に貫通するとともに埋設共通配線32と供給配線部37とを電気的に接続する配線部である。より詳細には、共通貫通配線部33は、埋設共通配線32と供給配線部37の第3供給配線373(後述)とを電気的に接続しており、複数の共通貫通配線33Aを有している。
複数の共通貫通配線33Aは、銅(Cu)等の金属の導電材料を複数の中央貫通孔31bに充填することで形成されており、駆動配線基板31の左右方向中央において前後方向に一定の間隔で複数の中央貫通孔31bと同数設けられている。各共通貫通配線33Aは、駆動配線基板31を駆動配線基板31の厚み方向に貫通しており、各共通貫通配線33Aの下端は埋設共通配線32に接触且つ電気的に接続され、上端は供給配線部37に接触且つ電気的に接続されている。より詳細には、各共通貫通配線33Aの上端は、供給配線部37の第3供給配線373(後述)に接触し且つ電気的に接続されている。複数の共通貫通配線33Aは、上述の埋設共通配線32と同様に電界めっき、無電界めっき等によって形成することができる。なお、複数の共通貫通配線33A及び埋設共通配線32は同時に一体的に形成することも可能であり、このように形成することで製造工程を簡略化してコストを低減することができる。本実施の形態においては、共通貫通配線33Aは300個設けられている。
個別貫通配線部34は、個別バンプ部36と個別配線部38とを電気的に接続する配線部であり、複数の左側貫通配線34Aと複数の右側貫通配線34Bとを有している。複数の左側貫通配線34Aは、駆動配線基板31の左部において、複数の左側駆動用端子24Aにそれぞれ対応して前後方向に一定の間隔で複数の左側貫通孔31cと同数設けられている。複数の左側貫通配線34Aは、銅(Cu)等の金属の導電材料を複数の左側貫通孔31cに充填することで形成されている。各左側貫通配線34Aは、駆動配線基板31を駆動配線基板31の厚み方向に貫通している。なお、複数の右側貫通配線34Bと複数の右側貫通孔31d及び複数の右側駆動用端子24Bとの対応関係及び位置関係は、複数の左側貫通配線34Aと複数の左側貫通孔31c及び複数の左側駆動用端子24Aとの対応関係及び位置関係と同一である。このため、複数の右側貫通孔31dの詳細な説明は省略する。本実施の形態においては、左側貫通配線34A及び右側貫通配線34Bはそれぞれ200個設けられている。
図4、図6、及び図7に示されているように、中央バンプ部35は、埋設共通配線32と圧電アクチュエータ22の複数の圧電素子221Cとを電気的に接続する部分であり、駆動配線基板31の下面31Aに設けられている。中央バンプ部35は、複数の中央接続バンプ351と、複数のコア接続部352とを有している。
図6及び図7に示されているように、複数の中央接続バンプ351は、駆動配線基板31の下面31Aの左右方向中央において前後方向に一定の間隔で並んで設けられている。本実施の形態においては、中央接続バンプ351は200個設けられている。各中央接続バンプ351は、埋設共通配線32と圧電アクチュエータ22の共通電極223の接続部223Cとを電気的に接続している。すなわち、各中央接続バンプ351は、埋設共通配線32と複数の圧電素子221Cとを電気的に接続している。なお、本実施の形態において、複数の中央接続バンプ351の数は、左側貫通配線34Aの数及び右側貫通配線34Bの数と同数に構成されている。
ここで、図8を参照しながら中央接続バンプ351の詳細について説明する。図8は、中央接続バンプ351及びコア接続部352を示す斜視図である。図8に示されているように、各中央接続バンプ351は、コア部351Aと、被覆部351Bと、2つの延出部351Cとを有している。
コア部351Aは、正面視において下方に凸となる半円形状又は半楕円形状をなしており、前後方向において所定の寸法を有している。より詳細には、コア部351Aは、埋設共通配線32に接触する上面と、下方に凸となるように湾曲するとともに上面の左端縁と右端縁とを接続する外面とを有している。コア部351Aは、弾性を有する樹脂材料、例えば、ポリイミド樹脂、アクリル樹脂、フェノール樹脂、シリコーン樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂などの感光性絶縁樹脂や熱硬化性絶縁樹脂で形成されている。
被覆部351Bは、導電性の部材であり、コア部351Aの外面に沿って下方に凸となるように湾曲してコア部351Aの外面を覆っている。被覆部351Bの下端部は、共通電極223の接続部223Cと接触且つ電気的に接続されており、被覆部351Bの左右それぞれの上端部は、埋設共通配線32に接触且つ電気的に接続されている。なお、被覆部351B及びコア部351Aは、駆動配線基板31と流路形成基板21とが接合時に相対的に近接するように押圧されることで、その先端形状が共通電極223の接続部223Cの表面形状に倣うように弾性変形している。
2つの延出部351Cは、導電性の部材であり、被覆部351Bと一体に形成されている。2つの延出部351Cのうちの一方は、被覆部351Bの左側の上端部から左方に延出しており、2つの延出部351Cのうちの他方は、被覆部351Bの右側の上端部から右方に延出している。各延出部351Cは、その一部が埋設共通配線32に接触且つ電気的に接続されている。
各コア接続部352は、前後方向において互いに隣合う2つのコア部351Aを互いに接続する部分であり、前後方向に延びるとともに当該互いに隣合う2つのコア部351Aの間に設けられている。本実施の形態においては、複数のコア接続部352は、複数のコア部351Aと同一の樹脂材料によって複数のコア部351Aと一体に形成されている。すなわち、前後方向において互いに隣合う2つのコア部351Aは、一のコア接続部352によって互いに一体に形成されている。
図4に示されているように、個別バンプ部36は、複数の左側貫通配線34Aと複数の左側駆動用端子24Aとを電気的に接続する複数の左側接続バンプ361と、複数の右側貫通配線34Bと複数の右側駆動用端子24Bとを電気的に接続する複数の右側接続バンプ362とを有している。
図6及び図7に示されているように、複数の左側接続バンプ361は、複数の左側貫通配線34Aの左方且つ複数の左側駆動用端子24Aの直上において、複数の左側駆動用端子24Aに対応して前後方向に一定の間隔で並んで設けられている。各左側接続バンプ361は、対応する一の左側駆動用端子24Aと対応する一の左側貫通配線34Aとを電気的に接続している。
詳細には、各左側接続バンプ361は、コア部361Aと、被覆部361Bと、延出部361Cとを有している。コア部361A、被覆部361B、及び延出部361Cは、中央接続バンプ351のコア部351A、被覆部351B、及び延出部351Cとそれぞれ同一形状で且つ同材料で形成されている。被覆部361Bの下端部は、対応する一の左側駆動用端子24Aと接触且つ電気的に接続されており、延出部361Cは、対応する一の左側貫通配線34Aの下端に接触且つ電気的に接続されている。なお、被覆部361B及びコア部361Aは、駆動配線基板31と流路形成基板21とが接合時に相対的に近接するように押圧されることで、その先端形状が共通電極223の左側駆動用端子24Aの表面形状に倣うように弾性変形している。
複数の右側接続バンプ362は、複数の右側貫通配線34Bの右方且つ複数の右側駆動用端子24Bの直上において、複数の右側駆動用端子24Bに対応して前後方向に一定の間隔で並んで設けられている。各右側接続バンプ362は、対応する一の右側駆動用端子24Bと対応する一の右側貫通配線34Bとを電気的に接続している。なお、右側接続バンプ362は、左側接続バンプ361と同一部材であるため、右側接続バンプ362の詳細な説明は省略する。本実施の形態においては、左側接続バンプ361及び右側接続バンプ362はそれぞれ200個設けられている。
供給配線部37は、フレキシブルケーブル14から出力される各種電圧(又は信号)をドライバ回路部4及び圧電アクチュエータ22の共通電極223に供給するための配線部であり、第1供給配線371、第2供給配線372、第3供給配線373、第4供給配線374、及び第5供給配線375とを有している。なお、フレキシブルケーブル14は、特に図示していないがインクジェットプリンタ10の内部に設けられた制御回路等の制御素子に接続されている。
図9に示されているように、第1供給配線371、第2供給配線372、第3供給配線373、第4供給配線374、及び第5供給配線375は、駆動配線基板31の上面31B上において、左方から右方に向かってこの順に設けられており、前後方向に延びている。図9は、駆動配線基板31の平面図である。
図3に示されているように、第1供給配線371、第2供給配線372、第3供給配線373、第4供給配線374、及び第5供給配線375は、それらの前端部において、フレキシブルケーブル14の端子14A、14B、14C、14D、及び14Eにそれぞれ接続されている。なお、本実施形態においては、ドライバ回路部4の電源となる電源電圧が端子14Aから第1供給配線371に供給され、圧電素子221Cを駆動させるための駆動電圧(駆動信号)が端子14Bから第2供給配線372に供給され、共通電極223の接続部223Cに印加されるバイアス電圧(vbs)が端子14Cから第3供給配線373に供給され、ドライバ回路部4を制御するための制御信号が端子14Dから第4供給配線374に供給され、GND電圧が端子14Eから第5供給配線375に供給される。
また、図4及び図9に示されているように、5本の供給配線371~375のうちのバイアス電圧(vbs)が供給される第3供給配線373の下面は、共通貫通配線部33に接触しており、第3供給配線373と共通貫通配線部33とが電気的に接続されている。より詳細には、第3供給配線373の下面は、各共通貫通配線33Aの上端に接触しており、第3供給配線373と共通貫通配線部33とが電気的に接続されている。上述したバイアス電圧は、第3供給配線373、複数の共通貫通配線33A、及び複数の中央接続バンプ351を介して、フレキシブルケーブル14の端子14Cから圧電アクチュエータ22の共通電極223に印加される。
個別配線部38は、図9に示されているように、個別貫通配線部34と接続された配線部であり、複数の左側個別配線38Aと複数の右側個別配線38Bとを有している。複数の左側個別配線38Aは、駆動配線基板31の上面31Bの左部において、複数の左側貫通配線34Aにそれぞれ対応して前後方向に一定の間隔で設けられている。各左側個別配線38Aは左右方向に延びており、各左側個別配線38Aの右端部は対応する一の左側貫通配線34Aに接続されている。複数の右側個別配線38Bは、複数の右側貫通配線34Bにそれぞれ対応して前後方向に一定の間隔で設けられている。各右側個別配線38Bは、左右方向に延びており、各右側個別配線38Bの左端部は対応する一の右側貫通配線34Bに接続されている。本実施の形態においては、左側個別配線38A及び右側個別配線38Bは、それぞれ200個設けられている。
図4、及び図10に示されているように、ドライバ回路部4は、ドライバIC41と、中央バンプ電極部42と、個別バンプ電極部43とを有している。ドライバIC41は、圧電素子221Cを駆動するための駆動信号を出力するICチップであり、異方性導電フィルム(ACF)等の接着剤4Aを介して駆動配線基板31の上面31Bに接合されている。図10は、ドライバIC41の底面図である。
中央バンプ電極部42は、供給配線部37とドライバIC41とを電気的に接続する部分であり、第1バンプ電極部421、第2バンプ電極部422、第3バンプ電極部423、第4バンプ電極部424、及び第5バンプ電極部425を有している。バンプ電極部421~425のそれぞれは、複数のバンプ電極426を有している。各バンプ電極426は、ドライバIC41の下面から下方に延びる円柱形状をなしており、導電性材料によって形成されている。本実施の形態においては、バンプ電極部421~425はそれぞれ、バンプ電極426を200個有している。
図11に示されているように、第1バンプ電極部421が有するバンプ電極426は、ドライバIC41の左部において、前後方向において一定の間隔で並んで設けられている。第1バンプ電極部421が有するバンプ電極426のそれぞれの下端は、第1供給配線371に接着剤4Aによって電気的に接合されている。これにより、電源電圧が第1供給配線371を介して端子14AからドライバIC41に供給される。図11は、共通貫通配線部33、個別貫通配線部34、供給配線部37、個別配線部38、中央バンプ電極部42、及び個別バンプ電極部43の互いの位置関係を示す図である。
第2バンプ電極部422が有するバンプ電極426は、ドライバIC41の左部且つ第1バンプ電極部421の右方において、前後方向に一定の間隔で並んで設けられている。第2バンプ電極部422が有するバンプ電極426のそれぞれの下端は、第2供給配線372に接着剤4Aによって電気的に接合されている。これにより、駆動電圧(駆動信号)が第2供給配線372を介して端子14BからドライバIC41に印加される。
第3バンプ電極部423が有するバンプ電極426は、ドライバIC41の左右方向中央において、前後方向に一定の間隔で並んで設けられている。第3バンプ電極部423が有するバンプ電極426のそれぞれの下端は、第3供給配線373に接着剤4Aによって電気的に接合されている。これにより、バイアス電圧が第3供給配線373を介して端子14CからドライバIC41に印加される。すなわち、バイアス電圧は、第3供給配線373を介して端子14CからドライバIC41及び圧電アクチュエータ22の共通電極223に印加される。
第4バンプ電極部424が有するバンプ電極426は、ドライバIC41の右部且つ第3バンプ電極部423の右方において、前後方向に一定の間隔で並んで設けられている。第4バンプ電極部424が有するバンプ電極426のそれぞれの下端は、第4供給配線374に接着剤4Aによって電気的に接合されている。これにより、制御信号が第4供給配線374を介して端子14DからドライバIC41に出力される。
第5バンプ電極部425が有するバンプ電極426は、ドライバIC41の右部且つ第4バンプ電極部424の右方において、前後方向に一定の間隔で並んで設けられている。第5バンプ電極部425が有するバンプ電極426のそれぞれの下端は、第5供給配線375に接着剤4Aによって電気的に接合されている。これにより、GND電圧が第5供給配線375を介して端子14EからドライバIC41に供給される。
図4及び図11に示されているように、バンプ電極部421~425のそれぞれは、互いに同数のバンプ電極426を有しており、バンプ電極部421~425のそれぞれにおける前後方向に隣合う2つのバンプ電極426の中心間距離(すなわち、ピッチ)は互いに同一である。
個別バンプ電極部43は、個別配線部38とドライバIC41とを電気的に接続する部分であり、左側個別バンプ電極部431と右側個別バンプ電極部432とを有している。左側個別バンプ電極部431及び各右側個別バンプ電極部432のそれぞれは、複数の個別バンプ電極433を有している。個別バンプ電極433は、ドライバIC41の下面から下方に延びる円柱形状をなしている。本実施の形態においては、個別バンプ電極433は、バンプ電極426と同一の形状をなすとともに同一の導電材料によって形成されている。本実施の形態においては、左側個別バンプ電極部431及び右側個別バンプ電極部432はそれぞれ、個別バンプ電極433を200個有している。
左側個別バンプ電極部431が有する複数の個別バンプ電極433は、ドライバIC41の左部において、複数の左側個別配線38Aにそれぞれ対応して設けられている。詳細には、左側個別バンプ電極部431が有する各個別バンプ電極433は、対応する1つの左側個別配線38Aの左端部の上方に設けられている。左側個別バンプ電極部431が有する各個別バンプ電極433の下端は、対応する1つの左側個別配線38Aに接着剤4Aによって電気的に接合されている。これにより、左側個別バンプ電極部431が有する各個別バンプ電極433と1つの圧電素子221Cとが、左側個別配線38A、左側貫通配線34A、左側接続バンプ361、及び左側駆動用端子24A、及び左側駆動電極222Aを介して一対一の関係で電気的に接続されている。
左側個別バンプ電極部431及び右側個別バンプ電極部432のそれぞれにおける前後方向に隣合う2つの個別バンプ電極433の中心間距離(すなわち、ピッチ)は、互いに同一であり、且つバンプ電極部421~425のそれぞれにおける前後方向に隣合う2つのバンプ電極426の中心間距離とも同一である。
右側個別バンプ電極部432が有する複数の個別バンプ電極433は、ドライバIC41の右部において、複数の右側個別配線38Bにそれぞれ対応して設けられている。詳細には、右側個別バンプ電極部432が有する各個別バンプ電極433は、対応する1つの右側個別配線38Bの右端部の上方に設けられている。右側個別バンプ電極部432が有する各個別バンプ電極433の下端は、対応する1つの右側個別配線38Bに接着剤4Aによって電気的に接合されている。これにより、右側個別バンプ電極部432が有する各個別バンプ電極433と1つの圧電素子221Cとが、右側個別配線38B、右側貫通配線34B、右側接続バンプ362、及び右側駆動用端子24B、及び右側駆動電極222Bを介して一対一の関係で電気的に接続されている。
上記のように構成されたインクジェットヘッド1においては、ドライバIC41に制御信号が入力されると、当該制御信号に基づいてドライバIC41が個別バンプ電極部43のうちの1又は複数の個別バンプ電極433から駆動信号を出力する。駆動電圧が出力されると、当該駆動信号が出力された1又は複数の個別バンプ電極433に対応する1又は複数の圧電素子221Cが駆動し、当該1又は複数の圧電素子221Cに対応する1又は複数の圧力室212に圧力変動を生じさせる。この圧力変動によって、当該1又は複数の圧力室212に対応する1又は複数のノズル211からインク滴が噴射される。
ここで、本実施形態における共通貫通配線部33の駆動配線基板31の厚み方向(上下方向)と直交する断面の面積と、第3バンプ電極部423と第3供給配線373との電気的接触面について説明する。以下においては、一の共通貫通配線33Aの駆動配線基板31の厚み方向と直交する断面を単に「一の共通貫通配線33Aの断面」と称し、第3バンプ電極部423の有する複数のバンプ電極426のうちの一のバンプ電極426と第3供給配線373との電気的接触面を単に、「一のバンプ電極426の電気的接触面」と称する。また、電気的接触面とは、物と物との接触面のうちの電気的に接続されている部分(導通している部分)をいう。例えば、導電性の物同士が接触している場合には、接触面全てが電気的接触面であり、絶縁性の物と導電性の物とが接触している場合には接触面は存在するが電気的接触面は存在しない。なお、図11において、右上がりのハッチングが施された部分が一の共通貫通配線33Aの断面であり、右下がりのハッチングが施された部分が一のバンプ電極426の電気的接触面である。
図11に示されているように、一の共通貫通配線33Aの断面の面積は、一のバンプ電極426の電気的接触面の面積よりも大きい。また、上述したように共通貫通配線部33に属する共通貫通配線33Aの数(本実施の形態においては、300個)は、第3バンプ電極部423に属するバンプ電極426の数(本実施の形態においては、200個)よりも多い。このため、共通貫通配線部33の駆動配線基板31の厚み方向(上下方向)と直交する断面の面積(すなわち、一の共通貫通配線33Aの断面の面積に共通貫通配線33Aの数を乗じたもの)は、第3バンプ電極部423と第3供給配線373との電気的接触面の面積(すなわち、一のバンプ電極426の電気的接触面の面積に第3バンプ電極部423に属するバンプ電極426の数を乗じたもの)よりも大きい。
このように構成された本実施の形態におけるインクジェットヘッド1においては、共通貫通配線部33によって提供される埋設共通配線32と第3供給配線373とを接続する電路(以下、第1電路と呼ぶ)の電気抵抗は、第3バンプ電極部423によって提供される第3供給配線373とドライバIC41とを接続する電路(以下、第2電路と呼ぶ)の電気抵抗よりも小さい。
なお、図12に示されているように、第1電路の電気抵抗は、複数の共通貫通配線33Aの並列合成抵抗(本実施の形態においては、300個の共通貫通配線33Aの並列合成抵抗)となり、第2電路の電気抵抗は、第3バンプ電極部423が有する複数のバンプ電極426の並列合成抵抗(本実施の形態においては、200個のバンプ電極426の並列合成抵抗)となる。図12は、第1電路及び第2電路を模式的に示した図である。
このように、本実施の形態においては、下面31A(第1面の一例)と下面31Aとは反対側の上面31B(第2面の一例)とを有する駆動配線基板31(第1基板の一例)と、下面31Aに対向する流路形成基板21(第2基板の一例)と、流路形成基板21に設けられ駆動配線基板31の厚み方向と直交する前後方向(第1方向の一例)に並ぶ複数の圧電素子221C(複数の駆動素子の一例)と、上面31Bに対向し複数の圧電素子221Cを駆動するための駆動信号を出力可能なドライバIC41(駆動回路の一例)と、下面31Aに形成され前後方向に延びる埋設共通配線32(第1配線の一例)と、上面31Bに形成され前後方向に延びるとともに端子14C(第1外部端子の一例)と接続された第3供給配線373(第2配線の一例)と、駆動配線基板31を上記厚み方向に貫通し埋設共通配線32と第3供給配線373とを接続する共通貫通配線部33(貫通配線部の一例)と、埋設共通配線32と複数の圧電素子221Cのそれぞれとを接続する中央バンプ部35(第1バンプ部の一例)と、第3供給配線373とドライバIC41とを接続する第3バンプ電極部423(第2バンプ部の一例)と、を備えており、第1電路の電気抵抗は第2電路の電気抵抗よりも小さい。
このような構成によると、共通貫通配線部33によって提供される第3供給配線373と埋設共通配線32とを電気的に接続する電路(第1電路)の電気抵抗が第3バンプ電極部423によって提供される第3供給配線373とドライバIC41とを接続する電路(第2電路)の電気抵抗よりも小さいため、複数の圧電素子221Cに共通な共通電極223に接続される電路の電気抵抗を小さくすることができる。このため、複数の圧電素子221C間における供給電力の差、すなわち、左側電極部223A(又は右側電極部223B)と対応する駆動電極222との間に印加される電圧の差を小さくすることができ、複数の圧電素子221C間における駆動特性のバラつきを抑制することができる。これにより、記録用紙Pに画像や文字等を良好に記録することができる。
また、本実施の形態においては、共通貫通配線部33の上記厚み方向に直交する断面の面積は、第3供給配線373と第3バンプ電極部423との電気的接触面の面積よりも大きい。これにより、複数の圧電素子221Cに共通な共通電極223に接続される電路の電気抵抗を小さくすることができる。
また、本実施の形態においては、共通貫通配線部33は複数の共通貫通配線33A(複数の貫通配線の一例)を有しており、複数の共通貫通配線33Aは、駆動配線基板31を上記厚み方向に貫通するとともに埋設共通配線32と第3供給配線373とを接続し、前後方向に並んでいる。
また、本実施の形態においては、中央バンプ部35は複数の中央接続バンプ351(複数の接続バンプの一例)を有し、複数の中央接続バンプ351は、埋設共通配線32と前記複数の圧電素子221Cとを接続しており、図7に示されているように、中央バンプ部35の中央接続バンプ351の少なくとも一の中央接続バンプ351は、上記厚み方向において複数の共通貫通配線33Aのうちの一の共通貫通配線33Aと一部が重なっている。
また、本実施の形態においては、複数の共通貫通配線33Aのうちの少なくとも一の共通貫通配線33Aは、上記厚み方向視において埋設共通配線32及び第3供給配線373の両方と重なる部分を有している。これにより、当該少なくとも一の共通貫通配線33Aは、埋設共通配線32と第3供給配線373とを最短距離で電気的に接続することができるため、第1電路の電気抵抗をより低減することができる。
また、本実施の形態においては、第3バンプ電極部423は、複数のバンプ電極426(複数の接続バンプの一例)を有し、複数のバンプ電極426は、第3供給配線373とドライバIC41とを接続するとともに前後方向に並んでいる。
また、本実施の形態においては、複数の共通貫通配線33Aのうちの少なくとも一の共通貫通配線33Aの上記厚み方向と直交する断面の面積は、第3バンプ電極部423の複数のバンプ電極426のうちの一のバンプ電極426と第3供給配線373との電気的接触面の面積よりも大きい。複数の圧電素子221Cに共通な共通電極223に接続される電路の電気抵抗を小さくすることができる。
また、本実施の形態においては、複数の共通貫通配線33Aの数は、第3バンプ電極部423の複数のバンプ電極426の数以上であるため、複数の圧電素子221Cに共通な共通電極223に接続される電路の電気抵抗を小さくすることができる。
また、本実施の形態においては、ドライバIC41に接続され駆動信号を圧電素子221Cに出力するための左側個別バンプ電極部431(第3バンプ部の一例)を備えている。
また、本実施の形態においては、左側個別バンプ電極部431は複数の個別バンプ電極433(複数の接続バンプの一例)を有しており、左側個別バンプ電極部431の複数の個別バンプ電極433はドライバIC41に接続されるとともに前後方向に並んでいる。さらに、第3バンプ電極部423の複数のバンプ電極426の数は、左側個別バンプ電極部431の複数の個別バンプ電極433の数以上である。このため、ドライバIC41と駆動配線基板31との接合歩留まりを向上させることができる。
特に、本実施の形態のように、第3バンプ電極部423の複数のバンプ電極426の数と左側個別バンプ電極部431の複数の個別バンプ電極433の数とが同一であり、且つ隣合う2つのバンプ電極426の中心間距離と隣合う2つの個別バンプ電極433の中心間距離とが同一である場合には、ACF等の導電性粒子を含む接着剤を用いたドライバIC41と駆動配線基板31を接合時に複数のバンプ電極間における導電性粒子の移動パターンの差が大幅に小さくなる。このため、ドライバIC41と駆動配線基板31との接合歩留まりを大幅に向上させることができる。
また、本実施の形態においては、上面31Bに形成され、前後方向に延びるとともに端子14A(第2外部端子の一例)と接続された第1供給配線371(第3配線の一例)を備え、且つ第1供給配線371とドライバIC41とを接続する第1バンプ電極部421(第4バンプ部の一例)を備えている。
また、本実施の形態においては、第1バンプ電極部421は複数のバンプ電極426を有し、第1バンプ電極部421の複数のバンプ電極426は、第1供給配線371とドライバIC41とを接続するとともに前後方向に延びている。さらに、第3バンプ電極部423の複数のバンプ電極426の数は、第1バンプ電極部421の複数のバンプ電極426の数以上である。このため、ドライバIC41と駆動配線基板31との接合歩留まりを大幅に向上させることができる。
以上、本発明の実施の形態について詳細に説明したが、本発明は上記実施形態に限定されるものではなくの種々の変更が可能である。
例えば、図13に示されているように、本発明の実施の形態の第1変形例におけるインクジェットヘッド501の駆動配線基板31には、複数の中央貫通孔31bに替えて、単一のスリット531bが形成されている。また、インクジェットヘッド501の共通貫通配線部33は、複数の共通貫通配線33Aに替えて、単一の貫通配線533Aを有している。スリット531bは、駆動配線基板31をその厚み方向に貫通すると共に前後方向に延びている。貫通配線533Aは、スリット531b内に設けられている。より詳細には、貫通配線533Aは、スリット531b内に導電材料が充填されて形成されている。貫通配線533Aは、駆動配線基板31をその厚み方向に貫通するとともに前後方向に延びている。図13は、本実施の形態の第1変形例を示す図である。なお、インクジェットヘッド501においても第1電路の電気抵抗は第2電路の電気抵抗よりも小さく、インクジェットヘッド1と同様の作用効果を奏する。
また、図14に示されているように、本発明の実施の形態の第2変形例におけるインクジェットヘッド601のおける第1バンプ電極部421、第2バンプ電極部422、第3バンプ電極部423、第4バンプ電極部424、第5バンプ電極部425、左側個別バンプ電極部431、及び右側個別バンプ電極部432は、複数のバンプ電極426及び複数の個別バンプ電極433に替えて、複数の接続バンプ626及びコア接続部を有している。当該コア接続部は、インクジェットヘッド1におけるコア接続部352と同一形状であり且つ同一の材料からなる。また、各接続バンプ626は、インクジェットヘッド1におけるコア部351A及び被覆部351Bと同一形状且つ同一材料からなるコア部626A及び被覆部626Bを有している。図14は、本実施の形態の第2変形例を示す図である。
本変形例においては、第3バンプ電極部423の複数の接続バンプ626のそれぞれは、ドライバIC41から駆動配線基板31に向けて突出する樹脂製であるコア部626Aと、第3供給配線373とドライバIC41とを接続するとともにコア部626Aを覆う導電性の被覆部626Bとを有している。このような構成によると、コア部626Aによって接続バンプ626に弾性を与えることができ、当該接続バンプ626によるドライバIC41と駆動配線基板31との間の導通をより確実に得ることができる。
また、本変形例における第3バンプ電極部423は、前後方向に延びる樹脂製の複数のコア接続部を有し、前後方向において互いに隣合う2つのコア部626Aは、当該コア接続部によって互いに一体に形成されている。なお、インクジェットヘッド601においても第1電路の電気抵抗は第2電路の電気抵抗よりも小さく、インクジェットヘッド1と同様の作用効果を奏する。
以上説明した実施形態及びその変形例は、インクジェットヘッドに本発明を適用した一例であるが、本発明の電子デバイスは、液体に圧力を付与する用途で使用されるものには限られない。基板上に複数の圧電素子が配置され、ドライバICによって複数の圧電素子をそれぞれ駆動して基板を変形させることによって、複数の固体の駆動対象物にそれぞれ変位や振動等を生じさせるといった、別の用途に使用するものであってもよい。
さらに、本発明は、広くヘッド全般を対象としたものであり、例えば、プリンター等の画像記録装置に用いられる各種のインクジェット式記録ヘッド等の記録ヘッド、液晶ディスプレイ等のカラーフィルターの製造に用いられる色材噴射ヘッド、有機ELディスプレイ、FED(電界放出ディスプレイ)等の電極形成に用いられる電極材料噴射ヘッド、バイオchip製造に用いられる生体有機物噴射ヘッド等にも適用することができる。
また、本発明は、広くMEMSデバイスを対象としたものであり、記録ヘッド以外のMEMSデバイスにも適用することができる。MEMSデバイスとしては、外部からの信号を検知し、検知前後において電流値が変化するものが挙げられる。このようなMEMSデバイスの一例としては、超音波デバイス、モーター、圧力センサー、焦電素子、強誘電体素子などが挙げられる。また、これらのMEMSデバイスを利用した完成体、たとえば、上記ヘッドを利用した液体等噴射装置、上記超音波デバイスを利用した超音波センサー、上記モーターを駆動源として利用したロボット、上記焦電素子を利用したIRセンサー、強誘電体素子を利用した強誘電体メモリーなども、MEMSデバイスに含まれる。そして、このようなMEMSデバイスに本発明を適用することで、微少電流を検出することが可能となる。
さらに、本発明は、広く配線基板を対象としたものであり、MEMSデバイス以外の配線基板にも適用することができる。
1、501、601…インクジェットヘッド 21…流路形成基板21 221C…圧電素子 31…駆動配線基板 32…埋設共通配線 33…共通貫通配線部 35…中央バンプ部 373…第3供給配線 41…ドライバIC 423…第3バンプ電極部423

Claims (9)

  1. 第1面と前記第1面とは反対側の第2面とを有する第1基板と、
    前記第1面に対向する第2基板と、
    前記第2基板に設けられ、前記第1基板の厚み方向と直交する第1方向に並ぶ複数の駆動素子と、
    前記第1面に形成され、前記第1方向に延びる第1配線と、
    前記第2面に形成され、前記第1方向に延びるとともに第1外部端子と接続された第2配線と、
    前記第1基板を前記厚み方向に貫通し、前記第1配線と前記第2配線とを接続する貫通配線部と、
    前記第1配線と前記複数の駆動素子のそれぞれとを接続する第1バンプ部と、
    前記第2配線に接続された第2バンプ部と、を備え、
    前記貫通配線部によって提供される前記第1配線と前記第2配線とを接続する電路の電気抵抗は、前記第2バンプ部によって提供される前記第2配線に接続された電路の電気抵抗よりも小さく、
    前記貫通配線部の前記厚み方向に直交する断面の面積は、前記第2配線と前記第2バンプ部との電気的接触面の面積よりも大きいことを特徴とする電子デバイス。
  2. 前記貫通配線部は、単一の貫通配線であり、
    前記貫通配線は、前記第1基板を前記厚み方向に貫通するとともに前記第1方向に延びていることを特徴とする請求項1に記載の電子デバイス。
  3. 前記貫通配線部は、複数の貫通配線を有し、
    前記複数の貫通配線は、前記第1基板を前記厚み方向に貫通するとともに前記第1配線と前記第2配線とを接続し、前記第1方向に並んでいることを特徴とする請求項1に記載の電子デバイス。
  4. 駆動信号を前記駆動素子に出力するための第3バンプ部をさらに備え、
    前記第2バンプ部は、複数の接続バンプを有し、
    前記第2バンプ部の前記複数の接続バンプは、前記第2配線に接続されるとともに前記第1方向に並んでいることを特徴とする請求項に記載の電子デバイス。
  5. 前記第3バンプ部は、複数の接続バンプを有し、
    前記第3バンプ部の前記複数の接続バンプは、前記第1方向に並び、
    前記第2バンプ部の前記複数の接続バンプの数は、前記第3バンプ部の前記複数の接続バンプの数以上であることを特徴とする請求項項に記載の電子デバイス。
  6. 前記第2面に形成され、前記第1方向に延びるとともに第2外部端子と接続された第3配線
    前記第3配線に接続された第4バンプ部と、をさらに備え
    前記第2バンプ部は、複数の接続バンプを有し、
    前記第2バンプ部の前記複数の接続バンプは、前記第2配線に接続されるとともに前記第1方向に並んでいることを特徴とする請求項に記載の電子デバイス。
  7. 前記第4バンプ部は、複数の接続バンプを有し、
    前記第4バンプ部の前記複数の接続バンプは、前記第3配線に接続されるとともに前記第1方向に並び、
    前記第2バンプ部の前記複数の接続バンプの数は、前記第4バンプ部の前記複数の接続バンプの数以上であることを特徴とする請求項に記載の電子デバイス。
  8. 前記第2バンプ部は、複数の接続バンプを有し、
    前記第2バンプ部の前記複数の接続バンプは、前記第2配線に接続されるとともに前記第1方向に並び、
    前記第2バンプ部の前記複数の接続バンプのそれぞれは、前記第1基板に向けて突出する樹脂製のコア部と、前記第2配線に接続されるとともに前記コア部を覆う導電性の被覆部と、を有していることを特徴とする請求項に記載の電子デバイス。
  9. 前記第2バンプ部は、前記第1方向に延びる樹脂製の複数のコア接続部を有し、
    前記第1方向において互いに隣合う2つの前記コア部は、前記コア接続部によって互いに一体に形成されていることを特徴する請求項に記載の電子デバイス。
JP2017192154A 2017-09-29 2017-09-29 電子デバイス Active JP7087325B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017192154A JP7087325B2 (ja) 2017-09-29 2017-09-29 電子デバイス
US15/996,754 US10847484B2 (en) 2017-09-29 2018-06-04 Electronic device including first substrate having first and second surfaces opposite from each other, second substrate facing first surface, and drive circuit facing second surface
US17/078,787 US11430755B2 (en) 2017-09-29 2020-10-23 Electronic device including first substrate having first and second surfaces opposite from each other, second substrate facing first surface, and drive circuit facing second surface
JP2022092113A JP7411166B2 (ja) 2017-09-29 2022-06-07 電子デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017192154A JP7087325B2 (ja) 2017-09-29 2017-09-29 電子デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022092113A Division JP7411166B2 (ja) 2017-09-29 2022-06-07 電子デバイス

Publications (2)

Publication Number Publication Date
JP2019064162A JP2019064162A (ja) 2019-04-25
JP7087325B2 true JP7087325B2 (ja) 2022-06-21

Family

ID=65898044

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017192154A Active JP7087325B2 (ja) 2017-09-29 2017-09-29 電子デバイス
JP2022092113A Active JP7411166B2 (ja) 2017-09-29 2022-06-07 電子デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022092113A Active JP7411166B2 (ja) 2017-09-29 2022-06-07 電子デバイス

Country Status (2)

Country Link
US (2) US10847484B2 (ja)
JP (2) JP7087325B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7087325B2 (ja) * 2017-09-29 2022-06-21 ブラザー工業株式会社 電子デバイス
US11163151B2 (en) * 2019-05-17 2021-11-02 Microsoft Technology Licensing, Llc Anisotropic conductive adhesive bond in a piezoelectric micro-electro-mechanical system scanning mirror system
US11404337B2 (en) * 2019-12-27 2022-08-02 Apple Inc. Scalable extreme large size substrate integration

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238897A (ja) 2008-03-26 2009-10-15 Renesas Technology Corp 半導体装置およびその製造方法
US20120167823A1 (en) 2010-12-29 2012-07-05 Gardner Deane A Electrode configurations for piezoelectric actuators
WO2014175133A1 (ja) 2013-04-23 2014-10-30 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP2015216169A (ja) 2014-05-08 2015-12-03 富士通株式会社 光デバイス及び光モジュール
JP2017052134A (ja) 2015-09-08 2017-03-16 セイコーエプソン株式会社 Memsデバイス、液体噴射ヘッド、液体噴射装置、及びmemsデバイスの製造方法
JP2017113918A (ja) 2015-12-22 2017-06-29 セイコーエプソン株式会社 貫通配線、memsデバイス、液体噴射ヘッド、貫通配線の製造方法、memsデバイスの製造方法及び液体噴射ヘッドの製造方法
JP2017164944A (ja) 2016-03-15 2017-09-21 セイコーエプソン株式会社 液体吐出ヘッドおよび液体吐出装置
JP2017204619A (ja) 2016-05-13 2017-11-16 キヤノン株式会社 モジュール、その製造方法および電子機器
JP2018195766A (ja) 2017-05-19 2018-12-06 大日本印刷株式会社 配線基板及び実装基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148482A (ja) * 1995-11-24 1997-06-06 Nec Corp 半導体装置
JP3045121B2 (ja) * 1997-11-06 2000-05-29 日本電気株式会社 半導体装置および半導体装置の製造方法
US9252130B2 (en) 2013-03-29 2016-02-02 Stats Chippac, Ltd. Methods of manufacturing flip chip semiconductor packages using double-sided thermal compression bonding
JP6589301B2 (ja) 2015-03-10 2019-10-16 セイコーエプソン株式会社 液体噴射ヘッド、及び液体噴射ヘッドの製造方法
JP6565238B2 (ja) 2015-03-17 2019-08-28 セイコーエプソン株式会社 液体噴射ヘッド
JP2017052135A (ja) 2015-09-08 2017-03-16 セイコーエプソン株式会社 Memsデバイス、液体噴射ヘッド、液体噴射装置、memsデバイスの製造方法、及び液体噴射ヘッドの製造方法
JP2017124540A (ja) 2016-01-14 2017-07-20 セイコーエプソン株式会社 配線基板、memsデバイス及び液体噴射ヘッド
JP2017136711A (ja) * 2016-02-02 2017-08-10 セイコーエプソン株式会社 配線基板、memsデバイス、液体噴射ヘッド及び液体噴射装置
JP6711047B2 (ja) 2016-03-17 2020-06-17 セイコーエプソン株式会社 圧電デバイス、液体噴射ヘッド及び液体噴射装置
JP7087325B2 (ja) * 2017-09-29 2022-06-21 ブラザー工業株式会社 電子デバイス
JP7056059B2 (ja) * 2017-09-29 2022-04-19 ブラザー工業株式会社 複合基板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238897A (ja) 2008-03-26 2009-10-15 Renesas Technology Corp 半導体装置およびその製造方法
US20120167823A1 (en) 2010-12-29 2012-07-05 Gardner Deane A Electrode configurations for piezoelectric actuators
WO2014175133A1 (ja) 2013-04-23 2014-10-30 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP2015216169A (ja) 2014-05-08 2015-12-03 富士通株式会社 光デバイス及び光モジュール
JP2017052134A (ja) 2015-09-08 2017-03-16 セイコーエプソン株式会社 Memsデバイス、液体噴射ヘッド、液体噴射装置、及びmemsデバイスの製造方法
JP2017113918A (ja) 2015-12-22 2017-06-29 セイコーエプソン株式会社 貫通配線、memsデバイス、液体噴射ヘッド、貫通配線の製造方法、memsデバイスの製造方法及び液体噴射ヘッドの製造方法
JP2017164944A (ja) 2016-03-15 2017-09-21 セイコーエプソン株式会社 液体吐出ヘッドおよび液体吐出装置
JP2017204619A (ja) 2016-05-13 2017-11-16 キヤノン株式会社 モジュール、その製造方法および電子機器
JP2018195766A (ja) 2017-05-19 2018-12-06 大日本印刷株式会社 配線基板及び実装基板

Also Published As

Publication number Publication date
JP2022111223A (ja) 2022-07-29
US11430755B2 (en) 2022-08-30
JP2019064162A (ja) 2019-04-25
US10847484B2 (en) 2020-11-24
US20190103373A1 (en) 2019-04-04
JP7411166B2 (ja) 2024-01-11
US20210043595A1 (en) 2021-02-11

Similar Documents

Publication Publication Date Title
JP7411166B2 (ja) 電子デバイス
JP6565238B2 (ja) 液体噴射ヘッド
JP7074232B2 (ja) アクチュエータ装置、及び、液体吐出装置
JP6707974B2 (ja) Memsデバイス、液体噴射ヘッド、及び、液体噴射装置
CN107042693B (zh) 压电器件、液体喷射头以及液体喷射装置
JP2017124540A (ja) 配線基板、memsデバイス及び液体噴射ヘッド
JP6551010B2 (ja) 圧電デバイス、液体噴射ヘッド、及び圧電デバイスの製造方法
US20170144438A1 (en) Wiring structure, mems device, liquid ejecting head, liquid ejecting apparatus, method for manufacturing mems device, method for manufacturing liquid ejecting head and method for manufacturing liquid ejecting apparatus
US9908331B2 (en) MEMS device and liquid ejecting head
JP2014188814A (ja) 液体噴射ヘッド、および液体噴射装置
JP6175798B2 (ja) 液体吐出装置及びフレキシブル配線基板の接続方法
US9293682B2 (en) Liquid jetting apparatus
JP2019067933A (ja) 複合基板
JP6167715B2 (ja) 液体噴射ヘッド
JP3772886B2 (ja) プリント基板及びインクジェットヘッド
JP6604035B2 (ja) 液体吐出装置、及び液体吐出装置の製造方法
JP6962119B2 (ja) 複合基板
JP6424935B2 (ja) 液体噴射ヘッド、および液体噴射装置
JP4687083B2 (ja) 液体移送装置
JP7201116B2 (ja) アクチュエータ装置、及び、液体吐出装置
JP2019018398A (ja) 液体噴射ヘッド及び液体噴射装置
JP7087511B2 (ja) 液体噴射ヘッド、液体噴射装置、及び、電子デバイス
CN107856415B (zh) Mems器件、液体喷射头以及液体喷射装置
JP2014069448A (ja) 液体噴射装置
JP2019166649A (ja) 液体噴射ヘッド、液体噴射装置、電子デバイス、及び、液体噴射ヘッドの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220523

R150 Certificate of patent or registration of utility model

Ref document number: 7087325

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150