JP7066455B2 - 表示装置の製造方法及び製造装置 - Google Patents

Description

本発明は酸化物半導体による薄膜トランジスタを用いた表示装置に関する。

有機ＥＬ表示装置は画素毎にスイッチング素子としての第１のＴＦＴ（薄膜トランジスタ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ 以後ＴＦＴという）を配置してデータ信号の取り込みを制御し、駆動素子としての第２のＴＦＴによって発光素子への電流の制御をおこなっている。また、駆動回路をＴＦＴによって構成する場合もある。

液晶表示装置では画素毎にスイッチング素子としてＴＦＴを配置し、データ信号の取り込みを制御している。また、駆動回路をＴＦＴによって構成する場合もある。

酸化物半導体は３００℃乃至３５０℃程度の比較的低温プロセスで形成することが出来るので、ポリイミド等の樹脂基板を用いて形成することが出来る。有機ＥＬ表示装置や液晶表示装置では、1個ずつ製造したのでは効率が悪いので、大きなマザー基板に多数のセルを配置して形成し、セルが完成した後、マザー基板から分離する。

マザー基板は、ガラス基板で形成され、マザー基板の上に多くの層が形成され、多くのベーキングプロセスを経る。したがって、マザー基板のベーキングプロセスは、表示装置の特性変動の要因になる。特許文献１には、ガラス基板の加熱方法が記載されている。

特開平１０－２８７４３６号公報

ＴＦＴを構成する酸化物半導体は、スパッタリングによって基板上に形成した後、大気中にて、例えば３００℃乃至３５０℃でアニールして、特性を安定化する。アニール条件が異なると、ＴＦＴの特性が変化する。例えば、スレッショルド電圧Ｖｔｈや移動度が影響を受ける。

特に有機ＥＬ表示装置では、駆動ＴＦＴのスレッショルド電圧は重要であり、スレッショルド電圧がばらつくと、画像の再現性が困難になる。また、酸化物半導体の移動度がばらつくと、ＴＦＴの応答スピードがばらつくため、画像の再現性に影響を与える。

本発明の課題は、マザー基板におけるベーキング時の温度分布の影響によるＴＦＴ特性のばらつきを軽減して、マザー基板においてＴＦＴ特性が均一である表示装置を形成することができる製造方法を実現することである。

ＴＦＴの特性は、ベーキング条件のみでなく、エッチング条件に起因するＴＦＴのサイズのばらつき等によっても影響を受ける。このような変動は、プロセスが固定されると、マザー基板上で、一定の場所に生ずる。

本発明の他の課題は、ベーキング以外の要因によるＴＦＴ特性の変動を、アニール条件によって補正することが出来る製造方法を実現することである。

本発明は上記課題を克服するものであり、主な具体的な手段は次のとおりである。
（１）基板に酸化物半導体を形成し、前記酸化物半導体をアニールし、
その後酸化物半導体をパターニングする工程を含む、表示装置の製造方法であって、前記アニールの昇温時は、第１の間隔を持って配置された複数の第１のピンによって前記基板を支持し、前記アニールの降温時は、第２の間隔を持って配置された複数の第２のピンによって前記基板を支持し、平面で視た場合、前記第２にピンは、複数の前記第１のピンの中点から、前記複数の第１のピン間距離の１０％以内に位置していることを特徴とする表示装置の製造方法。

（２）基板に酸化物半導体を形成し、前記酸化物半導体をアニールし、
その後酸化物半導体をパターニングする工程を含む、表示装置の製造方法であって、前記アニールにおいて、前記基板は、複数のピンによって支持され、前記複数のピンは金属で形成されており、前記複数のピンの各々の径をφとした場合、平面で視た場合の、前記複数のピンのピッチは２φ以下であることを特徴とする表示装置の製造方法。

（３）基板に酸化物半導体を形成し、前記酸化物半導体をアニールし、
その後酸化物半導体をパターニングする工程を含む、表示装置の製造方法であって、前記アニールは、基板内における温度の領域制御が可能であり、前記アニールにおいて、前記基板は、複数のピンによって支持され、
前記複数のピンは金属で形成されており、前記複数のピンの各々の径をφとした場合、平面で視た場合の、前記複数のピンのピッチは２φ以下であることを特徴とする表示装置の製造方法。

有機ＥＬ表示装置の平面図である。 有機ＥＬ表示装置の表示領域の断面図である。 有機ＥＬ表示装置の画素部の等価回路である。 ＴＦＴの伝達特性の例である。 マザー基板の例を示す平面図である。 アニールの温度プロファイルの例である。 昇温時におけるアニール炉の例を示す断面図である。 図７の問題点を示す平面図である。 降温時におけるアニール炉の例を示す断面図である。 実施例１の降温時アニール炉を示す断面図である。 実施例１の降温時の基板におけるピンの位置を示す平面図である。 実施例２のアニール炉の断面図である。 実施例２のピンの断面図である。 実施例２の他の形態によるピンの断面図である。 実施例２におけるピンの配置の例を示す平面図である。 実施例２の他の形態によるアニール炉の断面図である。 実施例２のさらに他の形態によるアニール炉の断面図である。 実施例２のさらに他の形態によるアニール炉の断面図である。 実施例３のアニール炉の断面図である。 実施例３におけるノズル配置を示す平面図である。 実施例４を示すアニール炉の断面図である。 実施例５を示すアニール炉の断面図である。 実施例５によるピン配置の例を示す斜視図である。 実施例５によるピン配置の例を示す平面図である。 図２４のＡ－Ａ断面図である。 図２４のＢ－Ｂ断面図である。 実施例５によるピン配置の他の例を示す平面図である。 実施例５によるピン配置のさらに他の例を示す平面図である。

本発明を、酸化物半導体を用いたＴＦＴを有する有機ＥＬ表示装置の製造方法について説明するが、本発明は液晶表示装置についても適用することが出来る。

図１は本発明が適用される有機ＥＬ表示装置の平面図である。図１の有機ＥＬ表示装置には、表示領域１０と端子領域３０が存在している。表示領域１０には横方向（ｘ方向）に走査線１１が延在し、縦方向（ｙ方向）に配列している。また、映像信号線１２が縦方向に延在して横方向に配列している。そして、電源線１３が縦方向に延在し、横方向に配列している。走査線１１と、映像信号線１２または電源線１３で囲まれた領域に画素１４が形成されている。

図１において、表示領域１０以外の部分に端子領域３０が形成され、端子領域３０にはドライバＩＣ３１が搭載されている。映像信号はドライバＩＣ３１においてアレンジされ、表示領域１０に供給される。また、端子領域３０には、有機ＥＬ表示装置に電源や信号を供給するためのフレキシブル配線基板３２が接続している。

図１において、表示領域１０の両側には走査線駆動回路２０が形成されている。また、表示領域１０の上側（ｙ方向上側）には、電流供給領域２１が形成されている。電流は端子領域３０に接続しているフレキシブル配線基板３１から電流バスラインに供給され、電流バスラインは、表示領域１０の上側（ｙ方向の上側）の電流供給領域２１に配線される。そして、電流は、電流供給領域２１から電源線１３によって各画素１４に供給される。表示領域１０の下側に配線が集中することを回避するためである。

図２は、有機ＥＬ表示装置の表示領域の断面図である。図２において、ＴＦＴ基板１００は、ガラスで形成される場合もあるし、ポリイミド等の樹脂で形成される場合もある。樹脂基板とする場合でも、当初は、ガラス基板上に樹脂によるＴＦＴ基板を形成し、その上にＴＦＴや有機ＥＬ層を形成する。そして、有機ＥＬ表示装置が完成した後、ガラス基板がレーザアブレーション等によって、樹脂で形成されたＴＦＴ基板から分離される。したがって、製造プロセスにおいては、いずれの場合もガラス基板の上に各要素が形成される。

樹脂基板の場合は、ＴＦＴ基板１００の厚さを１０μｍ乃至２０μｍとすることが出来るので、フレキシブル表示装置とすることが出来る。また、ガラス基板の場合も、厚さが０．２ｍｍ以下とすると、フレキシブルに湾曲させることが出来る。

ＴＦＴ基板１００の上に下地膜１０１が形成されている。下地膜１０１は酸化シリコン（以後ＳｉＯという）膜と、窒化シリコン（以後ＳｉＮという）膜等の積層膜で形成され、ＴＦＴ基板１００からの不純物が半導体層１０２を汚染することを防止する。なお、水分等に対するバリア特性をより確実にするために、さらにＡｌＯｘ膜が下地膜として形成される場合もある。

下地膜の最上層は酸化物半導体と接するが、酸化物半導体は、ＳｉＮ膜と接すると還元され、特性が不安定になるので、最上層はＳｉＯ膜で形成される。下地膜１０１の上に形成される半導体層１０２は、酸化物半導体で形成される。酸化物半導体１０２は、ポリイミドの耐熱温度である３５０℃程度の温度で形成することが可能である。

酸化物半導体のうち光学的に透明でかつ結晶質でないものをＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ＴＡＯＳには、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）等がある。本発明では、酸化物半導体１０２にＩＧＺＯを用いた例で説明する。

酸化物半導体１０２はスパッタリングによって形成される。酸化物半導体１０２をパターニングする前に、３００℃乃至３５０℃でアニールして、酸化物半導体１０２の特性を安定化させる。この時のアニールにおいて、マザー基板内で温度がばらつくと、酸化物半導体１０２を用いたＴＦＴにおいてスレッショルド電圧Ｖｈがばらつき、また、酸化物半導体の移動度等がばらつく。その結果、有機ＥＬ表示装置の表示特性がばらつくことになる。本発明は、この酸化物半導体１０２のアニールにおける温度分布を制御することによって、マザー基板内において、特性の均一な有機ＥＬ表示装置を形成するものである。

酸化物半導体１０２をアニールした後、パターニングを行う。半導体層１０２には後で説明するように、イオンドーピング等によって、ドレイン１０２１、ソース１０２２が形成されている。半導体層１０２を覆ってゲート絶縁膜１０３が形成され、ゲート絶縁膜１０３の上にゲート電極１０４が形成される。ゲート電極１０４は、例えば、ＭｏＷ等で形成されるが、抵抗を小さくしたい場合は、ＡｌをＴｉ等でサンドイッチした構成が用いられる。その後、ゲート電極１０４をマスクにして、Ａｒ原子等のイオンインプランテーションを行い、半導体層１０２に、ドレイン領域１０２１とソース領域１０２２を形成する。半導体層１０２の内、ゲート電極１０４の直下がチャネルとなる。

ゲート絶縁膜１０３は酸化物半導体１０２に酸素を供給する役割を有しており、ＳｉＯで形成されている。ゲート電極１０４を覆って層間絶縁膜１０５が形成される。層間絶縁膜１０５の上にドレイン電極１２１とソース電極１２２が形成される。層間絶縁膜１０５およびゲート絶縁膜１０３にスルーホール１２１を形成し、ドレイン電極１２１とドレイン領域１０２１を接続し、スルーホール１２２を形成してソース電極１２２とソース領域１０２２を接続している。

ドレイン電極１２１、ソース電極１２２、層間絶縁膜１０５を覆って有機パッシベーション膜１０８が形成される。有機パッシベーション膜１０８は、アクリル等の透明樹脂で形成される。有機パッシベーション膜１０８は平坦化膜を兼ねているので、２μｍ乃至４μｍと、厚く形成される。

有機パッシベーション膜１０８の上に、反射膜１０９とアノード１１０が積層して形成される。反射膜１０９とアノード１１０の積層体を下部電極と呼ぶ。反射膜１０９は例えば反射率の高い銀で形成され、アノード１１０はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）で形成される。なお、有機パッシベーション膜１０８にスルーホール１３０を形成して、ソース電極１２２と反射電極１０９を接続している。

下部電極を覆って、バンク１１１が形成される。バンク１１１は、アクリル等の透明樹脂で形成される。バンク１１１の役割は、下部電極の上に形成される有機ＥＬ層１１２が下部電極の端部によって段切れを生ずることを防止することと、各画素を区画することである。

バンク１１１に形成されたホールに有機ＥＬ層１１２を形成する。有機ＥＬ層１１２は、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層等の複数の層で形成され、各層は数ｎｍ～１００ｎｍ程度の非常に薄い膜である。

有機ＥＬ層１１２を覆って上部電極（カソード）１１３が形成される。カソード１１３は表示領域全面に共通に形成される。カソード１１３は、透明導電膜であるＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等によって形成されるほか、銀等の金属の薄膜で形成される場合もある。

その後、カソード１１３側からの水分の侵入を防止するために、カソード１１３を覆って保護膜１１４を、ＣＶＤを用いてＳｉＮによって形成する。有機ＥＬ層１１２は熱に弱いために保護膜１１４を形成するためのＣＶＤは１００℃程度の低温ＣＶＤによって形成される。保護膜１１４には、この他、機械的な保護のために、アクリル等の透明樹脂膜が積層されることが多い。

トップエミッション型の有機ＥＬ表示装置は、反射電極１０９が存在しているために、画面は、外光を反射する。これを防止するために、表面に偏光板１１６を配置して、外光による反射を防止している。偏光板１１６は、一方の面に粘着材１１５を有しており、保護膜１１４に圧着することによって、有機ＥＬ表示装置に接着させている。粘着材１１４の厚さは１０μｍ程度であり、偏光板１１５の厚さは１００μｍ程度である。

このようにしてガラス基板上にフレキシブル表示装置を形成した後、ＴＦＴ基板１００がポリイミド等の樹脂で形成されていた場合、樹脂によるＴＦＴ基板１００とガラス基板の界面にレーザを照射してＴＦＴ基板１００からガラス基板を除去する。これによって、樹脂基板を有するフレキシブル表示装置が完成する。

図３は画素の構成を示す等価回路である。図３において、走査線１１、映像信号線１２、電源線１３で囲まれた領域に画素１４が形成されている。図３において、カソード線１５が横方向に延在しているが、これは等価回路上の表現であって、実際の製品では、カソードは表示領域全面に平面状に存在している。画素内には、有機ＥＬ層で形成される有機ＥＬ素子ＥＬと、これを駆動する駆動ＴＦＴ（Ｔ２）が直列に接続している。駆動ＴＦＴ（Ｔ２）のゲートとドレインの間には蓄積容量Ｃｓが配置している。蓄積容量Ｃｓの電位にしたがって、駆動ＴＦＴ（Ｔ２）から有機ＥＬ素子（ＥＬ）に電流が供給される。

図３において、選択ＴＦＴ（Ｔ１）のゲートに走査線１１が接続し、走査線１１のＯＮ、ＯＦＦ信号にしたがって、Ｔ１が開閉される。Ｔ１がＯＮになると、映像信号線１２から映像信号が供給され、映像信号によって蓄積容量Ｃｓに電荷が蓄積され、蓄積容量Ｃｓの電位によって、駆動ＴＦＴ（Ｔ２）が駆動され、有機ＥＬ素子（ＥＬ）に電流が流れる。

図３において、駆動ＴＦＴ（Ｔ２）のスレッショルド電圧Ｖｔｈが変化すると、同じ電荷が蓄積容量に蓄積されても、駆動ＴＦＴ（Ｔ２）から有機ＥＬ素子ＥＬに流れる電流が変化することになり、画像の再現性が損なわれる。図４は、酸化物半導体を用いたＴＦＴの伝達特性の例である。図４において、横軸はゲート電圧（Ｖｇ）、縦軸はドレイン電流Ｉｄである。電流及び電圧の定義は、図４のグラフの下の等価回路に示すとおりである。ドレイン電流はドレイン電圧Ｖｄによって変化するが、図４では、ドレイン電圧が０．１Ｖの場合を例にとって比較している。

スレッショルド電圧Ｖｔｈはドレイン電圧を固定した場合において、ゲート電圧がどの程度の時にドレイン電流が流れだすかを評価したものである。理想的には、Ｖｇがゼロを超えたときからドレインＩｄが流れ出すのが良いが、実際にはプロセス条件を考慮して、０Ｖ乃至１．０Ｖの範囲内、より好ましくは、０Ｖ乃至０．５Ｖの範囲内で固定出来ればよい。

しかし、スレッショルド電圧はプロセス条件によってばらつく。さらに、基板内においても、場所によって、プロセス条件が異なるために、基板内においてスレッショルド電圧Ｖｔｈが変化する。これをΔＶｔｈと定義する。図４におけるΔＶｔｈはこのスレッショルド電圧のばらつきをいう。

現実のマザー基板では同じ基板内において、スレッショルドは例えば、０．４Ｖ乃至１．６Ｖの範囲でばらつく。すなわち、スレッショルド電圧を１．０Ｖに設定した場合、ΔＶｔｈは±０．６Ｖ程度存在しているということである。このばらつきは有機ＥＬ素子を流れる電流、すなわち、画像特性に対して大きな影響を与える。

ところで、有機ＥＬ表示装置は、大きなマザー基板４００に多数の表示装置セル１を形成し、表示装置セル１が完成した後、個々のセル１をマザー基板４００から分離する製造方法が採られる。図５は、マザー基板４００の例である。図５において、マザー基板４００にセル１が２４０個形成されている例である。マザー基板４００の大きさは、横径ＸＸが例えば１５００ｍｍ、縦径ＹＹが１８５０ｍｍというように非常に大きい。

マザー基板４００内に多数のセル１が形成されるので、セル間において、ＴＦＴの特性に差が出やすい。特に、スレッショルド電圧Ｖｔｈの差は深刻な問題を生ずる。個々のセルは、有機ＥＬ表示装置に組み立てられるが、この時に画像の調整が行われる。しかし、有機ＥＬ表示装置間において、スレッショルド電圧Ｖｔｈの差が大きいと、有機ＥＬ表示装置の画質調整が不可能になる場合が生ずる。

酸化物半導体１０２をスパッタリング等によって、マザー基板４００に形成された下地膜１０１の上に形成した後、パターニングする前に、酸化物半導体１０２の特性を安定化するために、３００℃乃至３５０℃でアニールをおこなう。マザー基板４００のサイズは大きいので、このベーキングの際に、マザー基板４００の場所によって温度差が生じやすい。

発明者は、このベーキング時の温度差が酸化物半導体１０２を用いたＴＦＴのスレッショルド電圧Ｖｔｈに対して大きな影響を与えていることを発見し、これを対策することによって、マザー基板４００内のセル間において、スレッショルド電圧Ｖｔｈのばらつきを抑制できることを見出した。つまり、酸化物半導体１０２は、アニール時に高温になっている時間が長いほど酸化が進み、スレッショルド電圧Ｖｔｈが上昇する。そして、マザー基板４００の場所によって、酸化物半導体１０２が高温になっている時間が異なるために、場所によってスレッショルド電圧Ｖｔｈが異なることになる。

なお、酸化物半導体１０２を用いた他の重要な特性として、酸化物半導体１０２中の移動度が挙げられる。酸化物半導体１０２の移動度も、酸化物半導体１０２のアニール中に酸化物半導体１０２が高温になっている時間が長いほど低下する。つまり、マザー基板４００の場所によって、セル１毎に移動度が異なることになる。したがって、スレッショルド電圧Ｖｔｈのばらつきを対策すると同時に移動度のばらつきに対する対策も行うことが出来る。

図６は、酸化物半導体のアニール条件の例である。アニールは酸素雰囲気中、すなわち、大気中で行うことが出来る。アニールは昇温期間ｔｒ、保持期間ｔｈ、降温時間ｔｄの３つの期間に分けられる。図６では、３５０℃までの昇温時間が３０分、３５０℃に保持する時間が３０分、降温時間を３０分とした例である。図６は例であって、アニールの条件は、酸化物半導体の特性からの要請によって種々変化させることが出来る。例えば、３５０℃の保持時間は、必要に応じて３０分から１８０分程度まであり得る。また、昇温時間も降温時間も必要に応じて変化させることが出来る。さらに、アニール温度も３００℃から４００℃程度までの範囲で変化させることが出来る。なお、ＴＦＴ基板がガラスの場合であれば、アニール温度を４４０℃としても問題はない。

このように、アニール条件は、酸化物半導体の必要に応じて変化させることが出来るが、問題は、同一マザー基板４００内において、場所によって、アニール時の温度条件が変化することである。酸化物半導体１０２のアニール条件が異なると、酸化物半導体１０２の特性が異なる。すなわち、マザー基板４００の場所によって、製造される有機ＥＬ表示装置のＴＦＴにおけるスレッショルド電圧Ｖｔｈや移動度が異なってくる。そうすると、有機ＥＬ表示装置によっては、同じドライバＩＣ等を用いても、画像調整が出来ないような事態が発生する。したがって、特に酸化物半導体１０２を成膜した後のアニールは、マザー基板４００内において、出来るだけ温度を均一化する必要がある。

図７はアニール炉５００においてマザー基板４００が加熱されている状態を示す模式断面図である。マザー基板４００は、アニール炉５００の下側に配置されたピン５２０によって支持されている。ピン５２０のピッチは、例えば３００ｍｍ程度であり、ピンの径は例えば１０ｍｍφである。ピン５２０の先端は、例えば、半径５ｍｍの球形である。そして、ピンには、例えば、セラミックスであるジルコニアが用いられている。

アニール炉５００の炉壁内にはヒータ５１０が埋め込まれており、アニール炉５００の内壁を加熱することによって、炉壁からの輻射熱５１１、及び、炉内の空気によってマザー基板４００は加熱される。炉５００の側壁には、降温する時に、冷却用空気を送りこむための孔が形成されているが、この孔は加熱時には、シャッター５０５によって閉じられている。

図７において、マザー基板４００を支えるピンはセラミックスであるジルコニアによって形成されている。ジルコニアは熱伝導率が４Ｗ/ｍＫであり、非常に小さい。したがって、加熱されたマザー基板４００から、ピン５２０を通して熱が逃げることは抑制することが出来る。一方、ピン５２０の方が、温度が高くなっている場合は、ピンから熱が移動する。すなわち、ジルコニアは、比熱が０．４６（Ｊ/ｇＫ）、密度が６（ｇ/ｃｍ^３）であるから熱容量は比較的大きい。また、ジルコニアの反射率は表面の粗度にもよるが、表面粗度がＪＩＳ規格で、Ｒａが０．８程度の時は、波長が２４０ｎｍ乃至２６００ｎｍの範囲で、３０％乃至７０％である。すなわち炉壁の上壁５０２からの放射熱５１１はジルコニアによって反射され、これは、ガラス基板４００を加熱する要因になる。

このように、ガラス基板４００において、ピン５２０が存在している部分は、他の部分に比較して温度条件が異なっている。以上で説明した要因を総合すると、図７の炉では、ガラス基板４００を加熱している時は、ピン５２０が接触している部分の近辺４１０が他の部分よりも、早く温度が上昇する。

図８は、温度上昇時において、ガラス基板４００にピン５２０が接触している部分の近辺の領域４１０の温度が高くなっていることを示す模式図である。図８において、ピン５２０の径φは１０ｍｍ、ピンのピッチｐｘは３００ｍｍ、ｐｙは３００ｍｍである。つまり、ガラス基板４００のピン５２０の周りの斜線で示す領域４１０には早く温度が上昇する。

図９は同様な炉においてガラス基板４００を降温させる場合の模式断面図である。図９の炉は昇温時の炉である図７と同様な構成であるが、必ずしも昇温時と同一の炉を使うわけではない。炉壁５０２、５０３に埋め込まれたヒータ５１０はマザー基板４００の加熱のためではなく、徐冷のためである。あるいは、ヒータ５１０は使用されない場合もある。したがって、図９において、炉壁からの輻射は無視する。図９において自然冷却をする場合、熱容量の差が問題になる。ガラスの比熱は０．６７（Ｊ/ｇＫ）、密度は２．５（ｇ/ｃｍ^３）であり、ジルコニアの比熱は０．４６（Ｊ/ｇＫ）、密度は６（ｇ/ｃｍ^３）であるから、ジルコニアのほうがガラスよりも熱容量は大きい。すなわち、自然冷却であれば、ピン５２０付近のガラス基板４００のほうが、他の場所よりも温度が降下しにくい。逆に言えば、ピン５２０付近のガラス基板４００のほうが、他の領域のガラスよりも高温に維持されている時間が長い。

さらに、図９に示すように、炉壁５０３に形成されたホールから冷却風５０６をおくって、降温スピードを速めるような場合、ピン５２０付近では、ピン５２０の影になる部分は、冷却風の影響と受けにくい。したがって、ガラス基板において、図９における斜線の部分の領域４１０が、他の部分よりも温度が降下しにくい。

つまり、図８に示すような、ピン５２０付近のガラス基板４００は、昇温時も降温時も他の部分よりも、比較的高い温度となっている。つまり、この部分は、他の部分よりも、よりアニール時間が長くなるという効果がある。アニール時間が長くなると、スレッショルドＶｔｈが上昇し、移動度が低下する。すなわち、同じマザー基板４００内において、ピン５２０付近に配置されたセル１のＴＦＴの特性とそれ以外の位置に配置されたセル１のＴＦＴの特性とが異なることになる。本発明はこのマザー基板４００内におけるばらつきを対策するものである。

本発明の第１の実施例は、ガラス基板４００を支持するピン５２０の位置を昇温時と降温時で異ならせ、かつ、降温時のピン５２０の位置を昇温時のピンの位置のほぼ中間に配置することである。例えば、マザー基板４００を昇温するときのピン５２０の位置は図８に示すような位置にする。すなわち、昇温時は、図８の斜線に示す部分において、他の部分よりも温度が高い時間が長くなる。

一方、降温時には、昇温時とは、ピン５２０の位置をずらせる。具体的には、昇温時におけるピン５２０とピン５２０の位置の中間に降温時のピン５２０を配置する。ピン５２０が接触している付近のマザー基板４００の温度は下がりにくい。したがって、昇温時に温度が上がりにくい部分が、降温時には温度が下がりにくくなるので、アニールプロセス全体としては、マザー基板４００の全領域において、アニールの温度条件を均一にすることが出来る。

図１１は、本実施例における、降温時のガラス基板を支えるピンの位置である。図１１において、斜線で示すような、降温時のピン５２０の位置付近は、温度が下がりにくい部分である。つまり、斜線で示す部分４１０は、降温時において、他の部分よりも温度が高い時間が長くなる。

図１１において、点線で示す円は、昇温時のピン５２０の位置である。すなわち、降温時のピン５２０の位置は、昇温時のピン５２０の位置の中間に位置している。したがって、昇温時と降温時のピン位置が同じである従来例に比して、本実施例によれば、昇温時と降温時において温度が高い領域が異なっているので、昇温時の影響と降温時の影響が別な場所に現れるため、アニール温度のばらつきの影響を半減することが出来る。なお、降温時のピン５２０の位置は、昇温時のピンの位置の中間に位置しているとは、昇温時のピン間の中点から、昇温時のピン間距離の１０％以内の位置に配置していることを言う。

さらに、図１１によれば、昇温時にピン５２０の影響を最も受けにくい部分が、降温時において、ピン５２０の影響を最も受けやすい部分になるので、全アニール期間を取った場合、マザー基板４００に形成された酸化物半導体１０２が受ける温度の影響はより均一になる。

図１１において、降温時におけるピン５２０とピン５２０の間隔ｐｘ、ｐｙは、昇温時におけるピン５２０とピン５２０の間隔ｐｘ、ｐｙと同様３００ｍｍである。一般に、本実施例においては、昇温時のピン５２０とピン５２０の間隔ｐｘ、ｐｙはピン径φの１０倍以上であり、降温時のピン５２０とピン５２０の間隔ｐｘ、ｐｙはピン径φの１０倍以上である。

実施例２の特徴は、マザー基板４００を支えるピン５２０を、マザー基板４００を加熱するための手段として積極的に利用することである。図１２は本発明の実施例２によるアニール炉５００の断面図である。図１２が図７と大きく異なる点は、マザー基板４００を支えるピン５２０の数である。図１２におけるピン５２０の数は図７におけるよりもはるかに多い。ピン５２０は炉壁内にあるヒータ５１０によって加熱され、この熱がピン５２０を通してマザー基板４００に供給される。

図１３は、図１２におけるピン５２０の断面図である。ピン５２０の径はφである。先端は、大きな曲率半径Ｒを有している。曲率半径Ｒは好ましくはφ以上、より好ましくは１０φ以上である。ピン５２０の先端を大きな曲率半径とすることによって、ピン５２０からマザー基板４００に熱が伝わりやすくしている。

図１３において、ピン５２０のピッチｐｔは、ピン５２０の径φの２倍以下であることが望ましい。これによって、ピン５２０によるマザー基板４００の加熱をより均一に行うことが出来る。本実施例では、ピン５２０を通して、炉壁５０１に埋め込まれたヒータ５１０からの熱をマザー基板４００に伝えるので、ピン５２０の熱伝導度は高いほうが良い。したがって、ピン５２０は銅等の金属で形成される。

金属が直接ガラスに触れた場合、大きな温度変化の影響による不具合が生ずる場合がある。この場合、ピン５２０の尖端５２１のみを、セラミックス、例えば、ジルコニア等で形成し、他の部分は銅等の金属で形成すればよい。この場合の尖端の曲率半径Ｒも、図１３で説明したように、φ以上、より好ましくは１０φ以上である。

図１２に戻り、炉壁５０１内において、ピン５２０とピン５２０の間にはヒータ５１０が埋め込まれている。このヒータ５１０で発生した熱を金属ピン５２０によってマザー基板４００に送り込み、マザー基板４００を加熱する。ピン５２０の数は多い方がマザー基板４００を均一に加熱することが出来る。また、ピン５２０は、平面で視て、均一に配置することによって、マザー基板４００の、より均一な加熱が可能になる。

図１５はピン５２０の配置を示す平面図である。図１５はピン５２０を細密充填した配置であり、各ピン５２０は、正３角形の頂点に配置している。図１５のθは６０度である。このような配置によって、マザー基板４００をより均一に加熱することが出来るとともに、ピン５２０とピン５２０の間に配置されるヒータ５１０のためのスペースも確保しやすくなる。

図１５に示すように、ピン配置を平面で視て、細密充填になるように配置しても、マザー基板４００内において、温度分布が生ずる場合がある。この場合は、例えば、マザー基板４００における温度が高い領域に接触するピン５２０に対応するヒータ５１０のパワーを制御することによって、均一な基板温度とすることが出来る。

一方、本実施例である図１２の構成においても、炉壁５０２等からの輻射熱５１１による加熱も併用している。しかし、図１２の構成は、ピン５２０を通しての加熱の割合が従来に比してはるかに大きい。マザー基板４００を加熱する熱量は、ピン５２０を通しての熱量の方が、炉壁からの輻射熱５１１よりも大きいほうが、本発明の効果をより発揮することが出来る。

図１６は、実施例２における第２の態様を示すアニール炉５００の断面図である。図１６が図１２と異なる点は、ピン５２０とピン５２０の間に配置されているヒータ５１０において、ピン５２０を導線の一部として使用する例である。ピン５２０とピン５２０の間のスペースが小さくなると、ヒータ５１０を配置するためのスペースの確保が困難になる。本実施例では、ピン５２０は金属等の導電体で形成されているので、ヒータのための導線として使用することが出来る。本実施態様によって、ピン５２０の配置密度をより大きくすることが出来る。

図１６のような構成において、図１５に示すように、ピン配置を平面で視て、細密充填になるように配置しても、マザー基板４００内において、温度分布が生ずる場合がある。この場合は、例えば、温度が高い領域に接触するピン５２０に対応するヒータ５１０のパワーを制御することによって、均一な基板温度とすることが出来る。

図１７は、実施例２の第３の態様を示すアニール炉の断面図である。図１７が図１２と異なる点は、ピン５２０のピッチをマザー基板４００の中央部と周辺部で変えていることである。すなわち、マザー基板４００の中心部におけるピン５２０のピッチｐｃをマザー基板４００の周辺部分におけるピン５２０のピッチｐｐよりも大きくしている。

本実施例の第１の形態のように、ピン５２０によってマザー基板４００を加熱する際、ピン５２０を均一なピッチで高密度に配置すると、マザー基板４００の中央部において基板の温度が高くなる。図１７では、マザー基板４００の中央部におけるピン５２０のピッチをマザー基板４００の周辺におけるよりも大きくすることによって、マザー基板４００の加熱をより均一に行うことが出来る。

図１８は、実施例２の第４の態様を示すアニール炉の断面図である。図１８が図１７と異なる点は、マザー基板４００の上側に赤外線ヒータ６００を配置していることである。図１８において、赤外線ヒータ６００は３ケ使用している。なお、炉５００を平面で視た場合、赤外線ヒータ６００の数は、もっと多くなる。

赤外線ヒータ６００による加熱は、加熱温度の制御が容易である。また、ヒータ６００の平面形状の大きさも必要に応じて対応することが出来る。したがって、赤外線ヒータ６００をマザー基板４００の加熱の補助として使用することによって、マザー基板４００のより均一な加熱が可能になる。図１８において、赤外線ヒータ６００は、上炉壁５０２内の吊り下げ部材６１０によって、上炉壁５０２とマザー基板４００の間に配置されている。この吊り下げ部材６１０は赤外線ヒータ６００をそれぞれマザー基板４００に対して水平方向、垂直方向に移動させる機能を有する。上炉壁５０２内のヒータ５１０は、必要に応じて使用すればよい。例えば、上炉壁５０２内のヒータ５１０は、炉内の空気を加熱するために使用することも出来る。

図１９は、実施例３を示すアニール炉５００の断面図である。実施例３が実施例１及び２と異なる点は、マザー基板はピンによって支持されているのではなく、アニール炉５００の下炉壁５１０に配置した空気噴射ノズル５４０から噴射される高温空気５４１によって支持されていることである。図１９において、ノズル５４０から噴射される空気５４１は、例えば、炉壁５０１内に埋め込まれたヒータ５１０によって加熱する。あるいは、炉壁外から加熱した空気をノズル５４０に送りこんでも良い。

図１９において、炉壁５０１に埋め込まれたヒータ５１０からの輻射熱によって、マザー基板４００を加熱するが、同時に、ノズル５４０から噴射される高温空気５４１によっても加熱される。図１９の例では、炉５００内における高温空気が撹拌されるために、より、均一にマザー基板４００を加熱することが出来る。

図１９の構成で、安定してマザー基板４００を支持するためには、ノズル５４０の数は多い方がよい。また、平面的にも均一に配置していたほうが良い。図２０は、図１９におけるノズル５４０の配置を示す平面図である。基本的には、実施例２で説明した細密充填配置となっている。

図２０において、ノズル５４０の尖端には噴射孔５４２が形成されている。ノズル５４０の径はφ１、噴射孔５４２の径はφ２である。図２０において、噴射孔５４２は、３角形の頂点に配置している。図２０においては、ノズル５４０のピッチｎｔは２φ１である。しかし、ノズル５４０は実施例２とは異なり、マザー基板の加熱が第１目的ではないので、ノズル５４０のピッチは、２φ１よりも大きくてもよい。マザー基板４００を安定して保持できるピッチとすればよい。

酸化物半導体におけるスレッショルド電圧Ｖｔｈ、移動度等は、アニール条件のみによって影響を受けるわけではない。例えば、マザー基板４００において、ＴＦＴを構成するための、酸化物半導体１０２のパターニング、ゲート電極１０４のパターニング、ゲート絶縁膜１０３や下地膜１０１の成膜条件等の影響も受ける。このように、アニール以外のプロセス条件によるスレッショルド電圧Ｖｔｈあるいは移動度等のばらつきが生ずる位置が、マザー基板４００において固定されていれば、アニール条件を制御することによって、アニール以外のプロセスで発生したスレッショルド電圧Ｖｔｈ、移動度への影響を補償するこが可能である。

図２１は、このような効果を得ることを可能にする本発明の実施例４の構成を示す断面図である。図２１において、マザー基板４００において、領域４２０は、アニール以外のプロセス条件によって、スレッショルドＶｔｈが他の領域よりも高く形成される領域である。図２１では、この領域４２０に対応するピン５２０をマザー基板４００から所定の距離ｄだけ離し、この部分のピン５２０からマザー基板４００に熱を供給しないようにしている。

これによって、マザー基板４００の領域４２０は、アニールにおいては、他の領域よりも温度が低くなる。アニール温度が低ければ、スレッショルドＶｔｈは低くなるので、領域４２０におけるスレッショルド電圧Ｖｔｈを他の領域のスレッショルド電圧Ｖｔｈに近づけることが出来る。

図２１における平面的なピン５２０の配置は、本発明における実施例２の構成と同じである。また、ピン５２０の断面形状も実施例２で説明したのと同じである。平面で視た場合のピン５２０のピッチが小さいので、スレッショルド電圧Ｖｔｈの、マザー基板４００の場所による変動に細かく対処することが出来る。本実施例による効果は、輻射熱や雰囲気の対流による加熱では対応することが出来ない。ピン５２０からの熱伝導によるマザー基板４００の加熱を行う、本発明の構成によってはじめて可能になるものである。

マザー基板４００において、アニール以外のプロセス条件によって、スレッショルドＶｔｈが他の領域よりも高く形成される領域４２０が生じた場合、これを補償する構成は、例えば、図１２及び図１６のような構成によっても実現することが出来る。すなわち、図１２、図１６では、各ピン５２０に対応してヒータ５１０が配置している。したがって、アニール時に、アニール温度を変化させたい領域に対応するヒータへの入力パワーを制御することによって、領域毎のアニール条件の制御が可能になる。

図２２は本発明の実施例５のアニール炉の断面図である。図２２が実施例２の図１２等と異なる点は、平面で視てピン５２０が隙間なく配置し、そのピンの上にマザー基板４００が配置している点である。マザー基板４００は、ピン５２０からの熱伝導によって加熱される。ピン５２０が隙間なく配置しているので、ピン５２０を加熱するヒータ５１０は、各ピン５２０の内部に配置している。各ピン５２０は、ばね状の部材７００で支えられ、容易に上下動できるので、マザー基板４００は全てのピンと接触可能である。炉壁内にはヒータ５１０が配置し、輻射熱による加熱も可能である。

図２３は、ピン５２０の配置を示す斜視図である。図２３において、平面で視て、ピン５２０の断面は正方形であり、ピン５２０は互いに隙間なく配列することが出来る。マザー基板４００と接するピンの尖端５２５は曲率半径の大きな球面で形成されており、マザー基板４００と接触した際、ガラスを傷つけないような構成にしている。

本実施例におけるピン５２０もヒータ５１０からの熱をマザー基板４００に伝える役割を持っているので、銅等の金属によって形成されている。しかし、金属とガラス基板が直接接触することを防止するために、ピンの尖端５２５をジルコニア等のセラミックで形成することも可能である。これらの場合のピンの基本的な形状は、実施例２における図１３あるいは図１４と同じである。

図２４は、ピン５２０の配置を示す平面図である。図２４において、断面が正方形のピン５２０が隙間なく配置している。ピン５２０の尖端５２５には曲率半径の大きな球面が形成されている。図２５は、図２４のＡ－Ａ断面図である。図２５では、ピン先端５２５の、曲率半径Ｒの球面部分が連続して形成されている。

図２６は、図２４のＢ－Ｂ断面図である。断面Ｂ－Ｂの方向は細密充填となっていないので、球面と球面の間に平坦領域ｄｂが存在している。したがって、この方向では、ピンからの熱の伝導は、図２４のＡ－Ａ方向よりも小さい。本実施例の以上の形態では、ピンの平面形状が正方形であるとして説明したが、ピンの形状が長方形等を含む矩形である場合も、基本的には同様である。

図２７はピン５２０の平面形状を正６角形とした場合のピンの配置を示す平面図である。図２７においては、断面Ｃ－Ｃの場合も断面Ｄ－Ｄの場合も、図２５のような形状になる。つまり、いずれの方向も細密充填になる。したがって、図２４の場合の配置よりも、マザー基板４００への熱伝導効率を向上させることが出来る。

図２８は、ピン５２０の平面形状が円の場合において細密充填した場合の平面図である。図２８において、ピン５２０とピン５２０の間には隙間が存在している。しかし、断面Ｅ－Ｅは図２８の断面Ｃ－Ｃと同じであり、断面Ｆ－Ｆは図２７の断面Ｄ－Ｄと同じである。つまり、ガラス基板への熱伝導は、図２７におけるように、ピン５２０を隙間無く配置する場合と同じである。図２８の利点は、ピンの平面が円形なので、ピンの加工がしやすいという点である。

本実施例の場合も、実施例４で説明したような、アニール工程以外で発生した、ＴＦＴのスレッショルド電圧Ｖｔｈのばらつき、あるいは酸化物半導体の移動度のばらつきを、アニール温度条件を場所ごとに変化させることによって対策することが可能である。この場合は、図２２あるいは図２３におけるばね条部材７００を、シリンダ等で置換え、制御をより正確におこなうようにすればよい。

本実施例では、ピン５２０内にヒータ５１０を配置する。したがって、個々のピンの温度を制御することが可能である。実施例４で説明したような、アニール工程以外で発生した、ＴＦＴのスレッショルド電圧Ｖｔｈのばらつき、あるいは酸化物半導体の移動度のばらつきを、アニール温度条件を場所ごとに変化させることによって対策する構成は、本実施例によれば、より効率的に行うことが出来る。つまり、ピン５２０内に存在するヒータ５１０に入力させるパワーを制御することによって、各ピン５２０の温度を制御し、その結果ピン５２０からガラス基板４００に伝導する熱量を直接制御することが出来る。

なお、以上で説明した、アニール工程以外で発生した、ＴＦＴのスレッショルド電圧Ｖｔｈのばらつき、あるいは酸化物半導体の移動度のばらつきを、アニール温度条件を場所ごとに変化させる構成は、ＴＦＴのスレッショルド電圧Ｖｔｈを上げるかまたは酸化物半導体の移動度を下げる場合と、ＴＦＴのスレッショルド電圧Ｖｔｈを下げるかまたは酸化物半導体の移動度を上げる場合とがある。

以上の実施例は有機ＥＬ表示装置の製造方法について本発明を説明した。本発明は、液晶表示装置にも適用することが出来る。液晶表示装置においても、各画素にスイッチングＴＦＴが存在し、このＴＦＴを酸化物半導体で形成することが可能だからである。また、走査線駆動回路等の周辺回路に、酸化物半導体を用いる場合にも本発明を適用することが出来る。

１…表示パネルセル、 １０…表示領域、 １１…走査線、 １２…映像信号線、 １３…電源線、 １４…画素、 １５…カソード線、 ２０…走査線駆動回路、 ２１…電流供給領域、 ３０…端子領域、 ３１…ドライバＩＣ、 ３２…フレキシブル配線基板、 ４０…シール材、 １００…ＴＦＴ基板、 １０１…下地膜、 １０２…半導体層、 １０３…ゲート絶縁膜、 １０４…ゲート電極、 １０５…層間絶縁膜、 １０６…ドレイン電極、 １０７…ソース電極、 １０８…有機パッシベーション膜、 １０９…反射電極、 １１０…アノード、 １１１…バンク、 １１２…有機ＥＬ層、 １１３…カソード、 １１４…保護膜、 １１５…粘着材、 １１６…円偏光板、 １２１…スルーホール、 １２２…スルーホール、 １２３…スルーホール、 １３０…スルーホール、 ４００…マザー基板、 ４１０…高温度領域、 ４２０…Ｖｔｈが異なる領域、 ５００…アニール炉、 ５０１…下炉壁、 ５０２…上炉壁、 ５０３…側炉壁、 ５０５…シャッター、 ５１０…ヒータ、 ５１１…輻射熱、 ５２０…ピン、 ５２１…セラミックス、 ５２２…金属、 ５２５…ピン先端、 ５３０…電源、 ５４０…ノズル、 ５４１…高温ガス、 ５４２…噴射孔、 ６００…赤外線ヒータ、 ６１０…吊り下げ部材、 ７００…バネ、シリンダ、 Ｔ１…スイッチングＴＦＴ、 Ｔ２…駆動ＴＦＴ、 Ｃｓ…蓄積容量、 ＥＬ…有機ＥＬ素子

Claims (20)

1. 基板に酸化物半導体を形成し、
   前記酸化物半導体をアニールし、
   その後酸化物半導体をパターニングする工程を含む、表示装置の製造方法であって、
   前記アニールの昇温時は、第１の方向に第１の間隔を、第２の方向に第２の間隔をそれぞれ持って配置された複数の第１のピンによって前記基板を支持し、
   前記アニールの降温時は、前記第１の方向に第３の間隔を、前記第２の方向に第４の間隔をそれぞれ持って配置された複数の第２のピンによって前記基板を支持し、
   平面で視た場合、前記第２のピンは、前記第１の方向に配列した隣接する複数の前記第１のピンの中点と、前記第２の方向に配列した隣接する複数の前記第１のピンの中点とから規定される座標位置から、隣接する複数の前記第１のピンの座標位置間距離の１０％以内に位置していることを特徴とする表示装置の製造方法。
2. 酸化物半導体を形成した基板に対し、
   前記酸化物半導体をアニールする工程を含む表示装置の製造装置であって、
   前記アニールの昇温時は、第１の方向に第１の間隔を、第２の方向に第２の間隔をそれぞれ持って配置された複数の第１のピンによって前記基板を支持し、
   前記アニールの降温時は、前記第１の方向に第３の間隔を、前記第２の方向に第４の間隔をそれぞれ持って配置された複数の第２のピンによって前記基板を支持し、
   平面で視た場合、前記第２のピンは、前記第１の方向に配列した隣接する複数の前記第１のピンの中点と、前記第２の方向に配列した隣接する複数の前記第１のピンの中点とから規定される座標位置から、隣接する複数の前記第１のピンの座標位置間距離の１０％以内に位置していることを特徴とする表示装置の製造装置。
3. 前記ピンはセラミックスで形成されていることを特徴とする請求項２に記載の表示装置の製造装置。
4. 酸化物半導体を形成した基板に対し、
   前記酸化物半導体をアニールする工程を含む、表示装置の製造装置であって、
   前記アニールにおいて、前記基板は、複数のピンによって支持され、
   前記複数のピンは金属で形成されており、
   前記複数のピンの各々の径をφとした場合、
   平面で視た場合の、前記複数のピンのピッチは２φ以下であることを特徴とする表示装置の製造装置。
5. 平面で視て、前記ピンの中心は正３角形の頂点に位置していることを特徴とする請求項４に記載の表示装置の製造装置。
6. 前記ピンはばね状の構成によって支持され、前記基板の形状に沿って、前記ピンは上下することが可能であることを特徴とする請求項４に記載の表示装置の製造装置。
7. 前記ピンはシリンダ状の構成によって支持され、前記基板の形状に沿って、前記ピンは上下することが可能であることを特徴とする請求項４に記載の表示装置の製造装置。
8. 平面で視て、前記ピンは互いに接触しており、前記ピンは平面で視て矩形であることを特徴とする請求項４に記載の表示装置の製造装置。
9. 平面で視て、前記ピンは互いに接触しており、前記ピンは平面で視て円形であることを特徴とする請求項４に記載の表示装置の製造装置。
10. 平面で視て、前記ピンは互いに接触しており、前記ピンは平面で視て６角形であることを特徴とする請求項４に記載の表示装置の製造装置。
11. 前記ピンの前記基板と接する先端は、セラミックスで形成されていることを特徴とする請求項４に記載の表示装置の製造装置。
12. 前記アニールは、炉壁からの輻射熱を併用して基板を加熱することを特徴とする請求項４に記載の表示装置の製造装置。
13. 前記アニールは、赤外線による加熱を併用していることを特徴とする請求項４に記載の表示装置の製造装置。
14. 酸化物半導体を形成した基板に対し、
    前記酸化物半導体をアニールする工程を含む、表示装置の製造装置であって、
    前記アニールは、基板内における温度の領域制御が可能であり、
    前記アニールにおいて、前記基板は、複数のピンによって支持され、
    前記複数のピンは金属で形成されており、
    前記複数のピンの各々の径をφとした場合、
    平面で視た場合の、前記複数のピンのピッチは２φ以下であることを特徴とする表示装置の製造装置。
15. 前記アニールにおいて、前記複数のピンの内の特定のピンを前記基板から離すことによって、基板温度の領域制御を行うことを特徴とする請求項１４に記載の表示装置の製造装置。
16. 前記複数のピンの各々には、ヒータが対応し、前記複数のピンの各々に対応するヒータのパワーを異ならせることを特徴とする請求項１４に記載の表示装置の製造装置。
17. 平面で視て、前記複数のピンは接触し、前記複数のピンの各々の内部にヒータが存在し、前記複数のヒータの各々に加えられるパワーは各々異なることを特徴とする請求項１４に記載の表示装置の製造装置。
18. 平面で視て、前記複数のピンは接触し、前記複数のピンの１部は前記基板と接触しないようにして、アニールの領域制御を行うことを特徴とする請求項１４に記載の表示装置の製造装置。
19. 前記アニールにおける前記領域制御は、前記表示装置の製造工程において、前記アニール以外の工程で発生した、前記領域における前記酸化物半導体を用いたＴＦＴのスレッショルド電圧を上げるか、または、前記酸化物半導体の移動度を低下させるように温度の領域制御を行うことを特徴とする請求項１４に記載の表示装置の製造装置。
20. 前記アニールにおける前記領域制御は、前記表示装置の製造工程において、前記アニール以外の工程で発生した、前記領域における前記酸化物半導体を用いたＴＦＴのスレッショルド電圧を下げるか、または、前記酸化物半導体の移動度を上昇させるように温度の領
    域制御を行うことを特徴とする請求項１４に記載の表示装置の製造装置。

Images