CN103383924A - 阵列基板及其制造方法 - Google Patents

阵列基板及其制造方法 Download PDF

Info

Publication number
CN103383924A
CN103383924A CN2013101606546A CN201310160654A CN103383924A CN 103383924 A CN103383924 A CN 103383924A CN 2013101606546 A CN2013101606546 A CN 2013101606546A CN 201310160654 A CN201310160654 A CN 201310160654A CN 103383924 A CN103383924 A CN 103383924A
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
electrode
grid
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101606546A
Other languages
English (en)
Other versions
CN103383924B (zh
Inventor
曺基述
全镇埰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN103383924A publication Critical patent/CN103383924A/zh
Application granted granted Critical
Publication of CN103383924B publication Critical patent/CN103383924B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一种阵列基板和制造阵列基板的方法，所述方法包括以下步骤：在基板上按顺序地形成第一金属层、栅极绝缘材料层和氧化物半导体材料层；在约300摄氏度至约500摄氏度的温度下热处理具有氧化物半导体材料层的基板；图案化氧化物半导体材料层、栅极绝缘材料层和第一金属层，从而形成栅极、栅极绝缘层和氧化物半导体层；形成连接至栅极的栅线，并且所述栅线由低电阻金属材料制成；形成源极与漏极、数据线和像素电极，源极与漏极和数据线具有透明导电材料层和低电阻金属材料层的双层结构，像素电极由透明导电材料层制成。

Description

阵列基板及其制造方法
本发明要求享有于2012年5月4日提交的韩国专利申请No.10-2012-0047383的权益，为所有目的，通过援引将该申请结合在此，如同该申请在此被全部公开一样。
技术领域
本发明涉及一种阵列基板，更特别地，涉及一种阵列基板及其制造方法。
背景技术
近来，随着信息化社会的到来，配置为处理和显示大量信息的显示装置的领域快速发展。尤其是，液晶显示器（LCD）或有机发光二极管（OLED）最近已经被开发为具有诸如厚度小、重量轻和功耗低之类的出色性能的平板显示器（FPD），并且已取代传统的阴极射线管（CRT）。
在LCD中，包括具有用作（能够控制每个像素的开/关电压的）开关元件的TFT的阵列基板的有源矩阵（AM）型LCD可具有出色的分辨率和实现活动图像的能力。
此外，因为OLED是具有高亮度(luminance)和低操作电压特性的发射型显示器，所以OLED具有高对比度并且可被做得非常薄。此外，OLED由于几微妙（μs）的响应时间的缘故而可以容易地能够实现活动图像，并且OLED可以具有无限制(unlimited)的视角，在低温下稳定，并且可以在约5V至15V的低直流（DC）电压下操作，由此方便制造和设计驱动电路。由于上述原因，OLED作为FPD最近吸引很多关注。
LCD和OLED通常需要包括薄膜晶体管（TFT）的阵列基板，所述TFT用作开关元件以打开和关闭各像素区域。
图1是表示根据现有技术的在LCD或OLED的阵列基板中包括薄膜晶体管的像素区域的截面图。
如图1所示，多条栅线（未示出）和多条数据线33在阵列基板11上彼此交叉，以限定多个像素区域P。栅极15形成在每一像素区域P的开关区域TrA中。栅极绝缘层18整个地形成在栅极15上，并且，半导体层28形成在栅极绝缘层18上，所述半导体层28包括本征非晶硅的有源层22和掺杂非晶硅的欧姆接触层26。
源极36与漏极38对应于栅极15形成在欧姆接触层26上，并且彼此间隔开。按顺序层叠在开关区域TrA处的栅极15、栅极绝缘层18、半导体层28、和源极36与漏极38形成薄膜晶体管Tr。
此外，包括漏极接触孔45并且暴露漏极38的钝化层42整个地形成在源极36与漏极38上。像素电极50形成在每个像素区域P中并且在钝化层42上，并且通过漏极接触孔45接触漏极38。半导体图案29形成在数据线33之下，并且具有第一图案27和第二图案23的双层结构，所述第一图案27和第二图案23分别由与欧姆接触层26和有源层22相同的材料制成。
在形成在开关区域TrA中的薄膜晶体管Tr的半导体层28中，有源层22具有第一厚度t1（这里去除欧姆接触层26并暴露有源层22）和第二厚度t2（这里形成欧姆接触层26）。这个厚度上的差异是由制造方法引起的，而且，因为厚度在源极36与漏极38之间暴露的部分处减小，所以薄膜晶体管Tr的性能降低。
为解决这个问题，开发出图2中所示的薄膜晶体管，该薄膜晶体管不需要欧姆接触层并具有单层氧化物半导体层77。
图2是表示根据现有技术的包括薄膜晶体管的阵列基板的像素区域的截面图，该薄膜晶体管具有氧化物半导体层。
参照图2，薄膜晶体管Tr包括基板71上的栅极73、栅极绝缘层75、氧化物半导体层77、源极81、漏极83和蚀刻阻止部(etch stopper)79。钝化层85在晶体管Tr上，并且具有暴露漏极83的漏极接触孔87。像素电极89在钝化层85上，并且通过漏极接触孔87接触漏极83。
因为欧姆接触层不需要，所以不需要将氧化物半导体层77暴露在干法刻蚀(dry-etching)中，能够防止薄膜晶体管Tr的性能降低，所述干法刻蚀被执行以形成彼此间隔开的掺杂非晶硅的欧姆接触层。
此外，氧化物半导体层77的载流子迁移率是使用非晶硅的半导体层的载流子迁移率的几倍至十倍，这对驱动晶体管是有利的。
然而，氧化物半导体层当在高于300摄氏度的高温下在一定时间内被热处理时可具有良好的迁移率和可靠性。
近来，随着大尺寸显示装置的信号线变长，由于信号线的内阻的缘故导致的信号延迟成为问题。为解决此问题，使用例如铜（Cu）、铝（Al）、铝合金（AlNd）或类似物之类的低电阻金属材料。
然而，当使用低电阻金属材料形成的信号线或电极暴露于高于300摄氏度的高温时，信号线或电极变形并且与后形成的部件不对准(misalign)。因此，缺陷率升高并且生产率降低。
发明内容
因此，本发明涉及一种基本上消除由于现有技术的限制和缺陷而导致的一个或多个问题的阵列基板及其制造方法。
本发明的一个优点是提供一种能够提高生产率的阵列基板及其制造方法。
本发明的其它特点和优点将在下面的描述中列出，其中的一些根据描述将是显而易见的，或者可通过对本发明的实践而学会。本发明的这些和其它优点可以通过书面描述、权利要求书以及附图中特别指出的结构来实现和获得。
为实现这些和其它的优点，并根据本发明的目的，如这里具体和概括地描述的，一种制造阵列基板的方法包括以下步骤：在包括具有开关区域的像素区域的基板上按顺序地形成第一金属层、栅极绝缘材料层和氧化物半导体材料层；在约300摄氏度至约500摄氏度的温度下热处理具有所述氧化物半导体材料层的所述基板；图案化(pattern)所述氧化物半导体材料层、所述栅极绝缘材料层和所述第一金属层，从而形成具有岛形状的开关区域中的栅极、形成所述栅极上的栅极绝缘层和氧化物半导体层，所述栅极绝缘层和氧化物半导体层暴露所述栅极的端部并且具有岛形状；形成栅线，所述栅线与所述栅极的所述端部重叠、在所述像素区域的边界处、并且由低电阻金属材料制成；在所述栅线上形成层间绝缘膜，所述层间绝缘膜具有第一开口，所述第一开口暴露所述氧化物半导体层的中心部分；形成源极与漏极、数据线和像素电极，所述数据线连接至所述源极并且与所述栅线交叉，所述像素电极在所述像素区域中并且在所述层间绝缘膜上，其中所述源极与漏极具有双层结构、接触所述氧化物半导体层、并且彼此间隔开，所述双层结构的下层由透明导电材料制成，并且所述双层结构的上层由低电阻金属材料制成，其中所述像素电极连接至所述漏极并且由透明导电材料制成；和在所述像素电极上形成钝化层，所述钝化层具有暴露所述像素电极的第二开口。
在另一方面，一种阵列基板包括：在基板上的像素区域的开关区域中的栅极，所述栅极具有岛形状；按顺序地位于所述栅极上、暴露所述栅极的端部、并且具有相同平面区域的栅极绝缘层和氧化物半导体层；接触暴露在所述氧化物半导体层的外部的栅极的栅线，并且所述栅线形成在所述基板上；在所述栅线上的层间绝缘膜，所述层间绝缘膜具有第一开口，所述第一开口暴露所述氧化物半导体层的中心部分；在所述层间绝缘膜上的源极与漏极和数据线，所述源极与漏极和数据线具有双层结构，所述双层结构的下层由透明导电材料制成，并且所述双层结构的上层由低电阻金属材料制成，其中所述数据线与所述栅线交叉，其中所述源极与漏极接触所述氧化物半导体层并且彼此间隔开；在所述像素区域中的并且在所述层间绝缘膜上的像素电极，并且所述像素电极从所述漏极的所述下层延伸；和在所述像素电极上的钝化层，所述钝化层具有暴露所述像素电极的第二开口。
应该理解的是，前面的概括描述和下面的详细描述都是示例性和解释性的，意在提供对要求保护的本发明的进一步说明。
附图说明
被包括来提供对本发明的进一步理解且并入并构成本申请文件的一部分的附图图解了本发明的实施方式，并连同说明书一起用于解释本发明的原理。
在附图中：
图1是表示根据现有技术的在LCD或OLED的阵列基板中包括薄膜晶体管的像素区域的截面图；
图2是表示根据现有技术的包括薄膜晶体管的阵列基板的像素区域的截面图，所述薄膜晶体管具有氧化物半导体层；和
图3A至图3Q是表示根据本发明实施方式的制造包括薄膜晶体管的阵列基板的方法的截面图，所述薄膜晶体管使用氧化物半导体层。
具体实施方式
现在将详细描述所示出的本发明的实施方式，这些实施方式在附图中示出。
图3A至图3Q是表示根据本发明实施方式的制造包括薄膜晶体管的阵列基板的方法的截面图，所述薄膜晶体管使用氧化物半导体层。在像素区域P中形成薄膜晶体管Tr的区域定义为开关区域TrA。
参照图3A，将金属材料沉积在由玻璃或塑料制成的透明基板101上以形成第一金属层104，所述金属材料具有高于低电阻材料的熔化温度(meltingtemperature)并且在300摄氏度至500摄氏度的温度下几乎不变形，例如是钼（Mo）、钛（Ti）或钼钛（MoTi）。
在形成第一金属层104之前，可将例如是氧化硅（SiO2）或氮化硅（SiNx）的无机绝缘材料沉积在基板101上以形成缓冲层103。
缓冲层103用于提高与栅线的附着力，所述栅线形成在之后的工艺中并且由低电阻金属材料制成。尤其是，当栅线由铜（Cu）或铜合金制成时，优选形成缓冲层103以提高附着力。当栅线由铝或铝合金而不是铜或铜合金制成时，铝或铝合金具有与基板101良好的附着力，因而可去掉缓冲层103。
将例如是氧化硅（SiO2）或氮化硅（SiNx）的无机绝缘材料沉积在第一金属层104上以形成栅极绝缘材料层110，然后沉积例如是铟镓锌氧化物（IGZO）、氧化锌锡（ZTO）或氧化锌铟（ZIO）的氧化物半导体材料以在栅极绝缘材料层110上形成氧化物半导体层118。
参照图3B，把具有氧化物半导体层118的基板101放置在加热设备200中，并且在约300摄氏度至约500摄氏度的温度下热处理约10分钟至约90分钟，所述加热设备200例如是烤箱或炉子。
因为热处理，所以提高了氧化物半导体层118的迁移率。此外，即使当氧化物半导体层118被图案化时，也不会发生在基板101的显示区域中各位置处的被图案化的氧化物半导体的特性差异，并且能够获得高可靠性。
尽管第一金属层104被暴露至高温环境条件下，但第一金属层104由具有高熔点的钼（Mo）、钛（Ti）或钼钛（MoTi）制成，在热处理步骤中不被图案化并整个地形成在基板101上。因此，不会发生第一金属层104因高温而导致变形。
在现有技术的阵列基板的情况下，形成低电阻金属材料的第一金属层，然后以第一掩模工艺图案化所述第一金属层以形成栅线和栅极，然后形成栅极绝缘材料层，然后形成氧化物半导体层，然后在高温下执行热处理。因此，栅线和栅极变形非常严重并且与后形成的部件不对准。然而，根据本实施方式的方法，形成不是由低电阻金属材料而是由具有高熔点的金属材料制成的第一金属层104，并且在第一金属层104上形成栅极绝缘材料层110和氧化物半导体层118，然后在图案化氧化物半导体层118、栅极绝缘材料层110和第一金属层104之前在高温下执行热处理。因此，能够防止现有技术中的因栅线和栅极的变形而导致的生产率的降低。
参照图3C，热处理后的基板101的氧化物半导体层118上被涂覆光刻胶，以形成第一光刻胶层191。
然后，使包括透射区域(transmissive region)TA、阻挡区域(blockingregion)BA和半透射区域HTA的光掩模198位于第一光刻胶层191之上，并且使用光掩模198执行曝光。半透射区域HTA位于与氧化物半导体层（图3G的112）不重叠的部分（在之后形成栅极（图3E的105）的区域中）对应的地方，和与栅极焊盘部GPA对应的地方。透射区域TA位于与氧化物半导体层（图3G的112）重叠的部分（在形成栅极（图3E的105）的区域中）对应的地方。阻挡区域BA位于与除了与透射区域TA和半透射区域HTA对应的区域之外的区域对应的地方。
在这种情况下，第一光刻胶层191是负型(negative type)光刻胶层，该光刻胶层的暴露给光的一部分在显影之后留下。可替代地，可使用具有与负型光刻胶层特性相反的正型(positive type)光刻胶层。在使用正型光刻胶层的情况下，使用其中阻挡区域BA和透射区域TA改变位置的光掩模。
参照图3D，显影第一光刻胶层191，以形成具有第一厚度的第一光刻胶图案191a和具有第二厚度的第二光刻胶图案191b，所述第二厚度大于所述第一厚度。
第一光刻胶图案191a形成为与氧化物半导体层（图3G的112）不重叠的部分（在形成栅极（图3E的105）的区域中）对应，并且与栅极焊盘部GPA对应。第二光刻胶图案191b形成为与氧化物半导体层（图3G的112）重叠的部分（在形成栅极（图3E的105）的区域中）对应。去除在其它区域处的光刻胶层191，以暴露氧化物半导体层118。
参照图3E，刻蚀暴露在第一光刻胶图案191a与第二光刻胶图案191b之间的氧化物半导体层118、栅极绝缘材料层110和第一金属层104，以在开关区域TrA中形成具有相同平面形状并按顺序地层叠的栅极105、栅极绝缘图案111a和半导体图案119a。
在同一工艺中，将栅极焊盘电极108形成在栅极焊盘部GPA。在栅极焊盘电极108上，形成由无机绝缘材料制成的第一图案111b和由氧化物半导体材料制成的第二图案119b。
参照图3F，执行灰化以去除具有第一厚度的第一光刻胶图案191a，并且暴露出在开关区域TrA中的氧化物半导体图案119a的一部分和栅极焊盘部GPA中的第二图案119b。第二光刻胶图案通过灰化工艺在厚度上减小，并且保留在氧化物半导体图案119a上。
参照图3G，在开关区域TrA中，通过第一光刻胶图案191a的去除所暴露的氧化物半导体图案119a和其下面的栅极绝缘图案111a被刻蚀，以暴露其下方的栅极105的一部分。在同一工艺中，在栅极焊盘部GPA中去除第一图案111b和第二图案119b，以暴露栅极焊盘电极108。
在第二光刻胶图案191b下方的氧化物半导体图案119a和栅极绝缘图案111a成为岛形氧化物半导体层120和具有与氧化物半导体层120的形状相同的平面形状的栅极绝缘层112。
然后，在开关区域TrA中执行剥离，以去除第二光刻胶图案191b，从而暴露氧化物半导体层120。
参照图3H，将例如是铝（Al）、铝合金（例如，AlNd）、铜（Cu）或铜合金的低电阻金属材料沉积在氧化物半导体层120上，以形成第二金属层122。
然后，第二金属层122被涂覆光刻胶，以形成第二光刻胶层（未示出）。执行曝光和显影，以形成第三光刻胶图案192，所述第三光刻胶图案192对应于像素区域P的边界（形成栅线（图3J的123）的地方），所述边界包括暴露于氧化物半导体层120的外部的栅极105的一部分。
参照图3I，使用第三光刻胶图案192来刻蚀第二金属层122，以形成栅线123，所述栅线123沿着像素区域P的边界延伸并且接触开关区域TrA中的栅极105。栅线123在其一端接触栅极焊盘电极108。
因为栅线123由例如是铝（Al）、铝合金（例如，AlNd）、铜（Cu）或铜合金的低电阻金属材料制成，所以即使当基板101较大时也能防止信号延迟。此外，因为栅线123在氧化物半导体层120形成之后形成，所以栅线123没有暴露于用于氧化物半导体层120的特性提高的热处理，能够防止栅线123的变形。
因此，能够防止与后形成的部件的不对准问题。
参照图3J，通过剥离工艺去除留在栅线123上的第三光刻胶图案192，由此暴露栅线123。
参照图3K，在栅线123上整个地沉积例如是氧化硅（SiO2）的无机绝缘材料，以形成层间绝缘膜128。
然后，层间绝缘膜128被涂覆光刻胶以形成第三光刻胶层（未示出），并且执行曝光和显影以形成第四光刻胶图案193，所述第四光刻胶图案193暴露氧化物半导体层120的中心部分之上的层间绝缘膜128。
然后，参照图3L，使用第四光刻胶图案193刻蚀层间绝缘膜128，以形成第一开口op1，所述第一开口op1暴露氧化物半导体层120的中心部分。
然后，通过剥离去除第四光刻胶图案193，由此暴露层间绝缘膜128。
参照图3M，将例如是氧化铟锡（ITO）或氧化铟锌（IZO）的透明导电材料沉积在层间绝缘膜128上，以形成透明导电层130。然后，将例如是铜（Cu）、铜合金、铝（Al）或铝合金（例如，AlNd）的低电阻金属材料沉积在透明导电层130上，以形成第三金属层131。
第三金属层被涂覆光刻胶，以形成第四光刻胶层（未示出）。使用光掩模199执行曝光，所述光掩模199包括透射区域TA、阻挡区域BA和半透射区域HTA，并且执行显影。因此，形成具有第三厚度的第五光胶图案195a和具有第四厚度的第六光刻胶图案195b，所述第四厚度大于所述第三厚度。
第五光刻胶图案195a形成为对应于形成有像素电极（图3Q的150）的部分，并且对应于数据焊盘部DPA。第六光刻胶图案195b形成为对应于形成有源极与漏极（图3P的133和136）的部分，并且对应于像素区域P的与栅线123交叉的边界（形成数据线（未示出）的地方）。
参照图3N，使用第五和第六光刻胶图案195a和195b刻蚀第三金属层131，然后刻蚀通过去除第三金属层暴露的透明导电层130。因此，形成彼此间隔开的源极133与漏极136，所述源极133与漏极136具有双层结构，该双层结构的下层133a和136a由透明导电材料制成，而该双层结构的上层133b和136b由低电阻金属材料制成，并且所述源极133与漏极136接触经由第一开口op1暴露的氧化物半导体层。在同一工艺中，在像素区域的与栅线123交叉的边界处形成具有双层结构并且连接至源极133的数据线。
在数据焊盘部DPA处，形成具有下层139a和上层139b的双层结构的焊盘图案139，该双层结构的下层139a由透明导电材料制成，而该双层结构的上层139b由低电阻金属材料制成。在像素区域P中，形成具有下层138a和上层138b的双层结构的像素图案138，该双层结构的下层138a由透明导电材料制成，而该双层结构的上层138b由低电阻金属材料制成。
参照图3O，执行灰化以去除具有第三厚度的第五光刻胶图案195a，暴露像素图案138的上层138b和焊盘图案139的上图案139b。
通过灰化，第六光刻胶图案195b在厚度上减小，并且保留在源极133与漏极136和数据线上。
参照图3P，刻蚀像素图案138的上层138b和焊盘图案139的上图案139b，以形成像素电极150和数据焊盘电极153，所述像素电极150从漏极136延伸并且由透明导电材料制成，所述数据焊盘电极153连接至数据线并且由透明导电材料制成。
栅极105、栅极绝缘层112、氧化物半导体层120、层间绝缘膜128、和源极133与漏极136按顺序层叠在开关区域TrA中，形成开关薄膜晶体管Tr。
虽然未显示在附图中，但当阵列基板用于OLED时，电源线可在形成数据线的工艺中与数据线平行地形成。
此外，可进一步限定驱动区域，并且驱动薄膜晶体管可形成在所述驱动区域中，所述驱动薄膜晶体管连接至开关薄膜晶体管Tr并且具有与开关薄膜晶体管Tr相同的结构。驱动薄膜晶体管可在形成开关薄膜晶体管的同一工艺中形成。在这种情况下，像素电极150可连接至驱动薄膜晶体管的漏极并用作有机发光二极管的电极，并且漏极136可连接至驱动薄膜晶体管的栅极。
参照图3Q，执行剥离以去除第六光刻胶图案195，暴露数据线和源极133与漏极136。
然后，将例如是氧化硅（SiO2）或氮化硅（SiOx）的无机绝缘材料整个地沉积在像素电极150上，以形成钝化层140。
然后，在掩模工艺中图案化钝化层140，以形成暴露像素电极150的第二开口op2和暴露数据焊盘电极153的数据焊盘孔144。此外，在这个工艺中，图案化钝化层140和层间绝缘层128以形成暴露栅极焊盘电极108的栅极焊盘孔143。
根据本实施方式的方法，由具有高熔点的金属材料制成的金属层即使当暴露至约300摄氏度或更高的高温时也几乎不变形，并且，在金属层上形成氧化物半导体材料层，然后执行热处理，然后在同一掩模工艺中图案化金属层和氧化物半导体层以形成栅极和氧化物半导体层，然后形成由低电阻金属材料制成的并且连接至栅极的栅线。因此，栅线不变形，而且能防止由于变形导致的不对准和生产率的降低。因此，也能形成具有高迁移率和高可靠性的氧化物半导体层和具有低电阻的栅线，即使大尺寸阵列基板也能防止信号延迟。
此外，使用5个掩模工艺制造阵列基板，比使用6个掩模工艺的现有技术减少一个掩模工艺。因此，制造简化，而且生产成本和时间能够得以减少。
在不脱离本发明精神和范围的情况下，对本发明可进行各种修改和变型，这对本领域的技术人员来说是显而易见的。因此，意在使本发明涵盖落入所附权利要求书及其等同物的范围内的对本发明的各种修改和变型。

Claims (13)

1.一种制造阵列基板的方法，所述方法包括以下步骤：
在基板上按顺序地形成第一金属层、栅极绝缘材料层和氧化物半导体材料层，所述基板包括像素区域，所述像素区域具有开关区域；
在约300摄氏度至约500摄氏度的温度下热处理具有所述氧化物半导体材料层的所述基板；
图案化所述氧化物半导体材料层、所述栅极绝缘材料层和所述第一金属层，从而形成具有岛形状的开关区域中的栅极、和形成所述栅极上的栅极绝缘层和氧化物半导体层，所述栅极绝缘层和所述氧化物半导体层暴露所述栅极的端部并且具有岛形状；
形成栅线，所述栅线与所述栅极的所述端部重叠、在所述像素区域的边界处、并且由低电阻金属材料制成；
在所述栅线上形成层间绝缘膜，所述层间绝缘膜具有第一开口，所述第一开口暴露所述氧化物半导体层的中心部分；
形成源极与漏极、数据线和像素电极，所述数据线连接至所述源极并且与所述栅线交叉，所述像素电极在所述像素区域中并且在所述层间绝缘膜上，其中所述源极与漏极具有双层结构、接触所述氧化物半导体层、并且彼此间隔开，所述双层结构的下层由透明导电材料制成，并且所述双层结构的上层由低电阻金属材料制成，其中所述像素电极连接至所述漏极并且由透明导电材料制成；和
在所述像素电极上形成钝化层，所述钝化层具有暴露所述像素电极的第二开口。
2.根据权利要求1所述的方法，其中所述第一金属层由是钼（Mo）、钛（Ti）或钼钛（MoTi）制成。
3.根据权利要求1所述的方法，其中所述低电阻金属材料是铜（Cu）、铜合金、铝（Al）或铝合金。
4.根据权利要求1所述的方法，进一步包括以下步骤：在形成所述第一金属层之前形成由无机绝缘材料制成的缓冲层。
5.根据权利要求1所述的方法，其中形成所述栅极包括：形成连接至所述栅线的一端的栅极焊盘电极。
6.根据权利要求1所述的方法，其中形成所述数据线和所述像素电极包括：形成数据焊盘电极，所述数据焊盘电极连接至所述数据线的一端并且由与所述像素电极相同的材料制成。
7.根据权利要求1所述的方法，其中形成所述栅极、所述栅极绝缘层和所述氧化物半导体层包括以下步骤：
在所述氧化物半导体材料层上形成光刻胶层；
对所述光刻胶层使用光掩模进行曝光，并且对所述光刻胶层进行显影，以形成具有第一厚度的第一光刻胶图案和具有第二厚度的第二光刻胶图案，所述第二厚度大于所述第一厚度，其中所述光掩模包括透射区域、阻挡区域和半透射区域；
使用所述第一光刻胶图案和所述第二光刻胶图案刻蚀所述氧化物半导体材料层、所述栅极绝缘材料层、和所述第一金属层，以形成具有在平面上相同的岛形状的所述栅极、栅极绝缘图案和氧化物半导体图案；
执行灰化，以去除所述第一光刻胶图案并且暴露所述氧化物半导体图案的第一部分；
刻蚀所述氧化物半导体图案的所述第一部分和所述氧化物半导体图案下方的所述栅极绝缘图案，以形成所述栅极绝缘层和所述氧化物半导体层；和
去除所述第二光刻胶图案。
8.根据权利要求1所述的方法，其中形成所述源极与所述漏极、所述数据线和所述像素电极包括以下步骤：
在所述层间绝缘膜上按顺序地形成透明导电材料层和低电阻材料的金属材料层；
在所述金属材料层上形成光刻胶层；
对所述光刻胶层使用光掩模进行曝光，并且对所述光刻胶层进行显影，以形成具有第一厚度的第一光刻胶图案和具有第二厚度的第二光刻胶图案，所述第二厚度大于所述第一厚度，其中所述光掩模包括透射区域、阻挡区域和半透射区域；
使用所述第一光刻胶图案和所述第二光刻胶图案刻蚀所述透明导电材料层和所述金属材料层，以形成所述像素区域中的具有双层结构的像素图案、所述数据线、和所述源极与所述漏极；
执行灰化，以去除所述第一光刻胶图案并且暴露所述像素图案；
去除所述像素图案的所述金属材料层，以形成所述像素电极；和
去除所述第二光刻胶图案。
9.一种阵列基板，所述阵列基板包括：
栅极，所述栅极在基板上的像素区域的开关区域中，并且所述栅极具有岛形状；
栅极绝缘层和氧化物半导体层，所述栅极绝缘层和所述氧化物半导体层按顺序地位于所述栅极上、暴露所述栅极的端部、并且具有相同平面区域；
栅线，所述栅线接触暴露在所述氧化物半导体层的外部的栅极，并且所述栅线形成在所述基板上；
层间绝缘膜，所述层间绝缘膜在所述栅线上，并且所述层间绝缘膜具有第一开口，所述第一开口暴露所述氧化物半导体层的中心部分；
源极与漏极和数据线，所述源极与漏极和所述数据线在所述层间绝缘膜上，所述源极与漏极和所述数据线具有双层结构，所述双层结构的下层由透明导电材料制成，并且所述双层结构的上层由低电阻金属材料制成，其中所述数据线与所述栅线交叉，其中所述源极与漏极接触所述氧化物半导体层并且彼此间隔开；
像素电极，所述像素电极在所述像素区域中并且在所述层间绝缘膜上，并且所述像素电极从所述漏极的所述下层延伸；和
钝化层，所述钝化层在所述像素电极上，并且所述钝化层具有暴露所述像素电极的第二开口。
10.根据权利要求9所述的基板，其中所述栅极由钼（Mo）、钛（Ti）或钼钛（MoTi）制成。
11.根据权利要求9所述的基板，其中所述低电阻金属材料是铜（Cu）、铜合金、铝（Al）或铝合金，并且所述透明导电材料是氧化铟锡（ITO）或氧化铟锌（IZO）。
12.根据权利要求9所述的基板，进一步包括缓冲层，所述缓冲层在所述栅极与所述基板之间由无机绝缘材料制成。
13.根据权利要求9所述的基板，进一步包括：
栅极焊盘电极，所述栅极焊盘电极与所述栅极形成在相同层并由与所述栅极的材料相同的材料形成，并且所述栅极焊盘电极连接至所述栅线的一端；和
数据焊盘电极，所述数据焊盘电极与所述像素电极形成在相同层并由与所述像素电极的材料相同的材料形成，并且所述数据焊盘电极连接至所述数据线的一端。
CN201310160654.6A 2012-05-04 2013-05-03 阵列基板及其制造方法 Expired - Fee Related CN103383924B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0047383 2012-05-04
KR1020120047383A KR101324240B1 (ko) 2012-05-04 2012-05-04 어레이 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
CN103383924A true CN103383924A (zh) 2013-11-06
CN103383924B CN103383924B (zh) 2015-07-08

Family

ID=49491684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310160654.6A Expired - Fee Related CN103383924B (zh) 2012-05-04 2013-05-03 阵列基板及其制造方法

Country Status (3)

Country Link
US (1) US9508828B2 (zh)
KR (1) KR101324240B1 (zh)
CN (1) CN103383924B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017088272A1 (zh) * 2015-11-27 2017-06-01 深圳市华星光电技术有限公司 像素结构、阵列基板、液晶显示面板及像素结构制造方法
US10088724B2 (en) 2014-12-29 2018-10-02 Shanghai Tianma Micro-electronics Co., Ltd. Display panel and displaying device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010923B (zh) * 2017-11-30 2020-01-03 深圳市华星光电半导体显示技术有限公司 Tft基板制作方法
US10497724B2 (en) 2017-12-28 2019-12-03 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of a thin film transistor and manufacturing method of an array substrate
CN108231553B (zh) * 2017-12-28 2020-08-28 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制作方法及阵列基板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079429A (zh) * 2006-05-24 2007-11-28 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
CN101349844A (zh) * 2007-07-20 2009-01-21 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法
CN101887868A (zh) * 2009-05-15 2010-11-17 乐金显示有限公司 制造阵列基板的方法
CN101908537A (zh) * 2009-06-03 2010-12-08 乐金显示有限公司 用于显示设备的阵列基板及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905053B1 (ko) * 2003-02-05 2009-06-30 엘지디스플레이 주식회사 구리배선을 포함하는 액정표시장치용 어레이기판 제조방법
KR20080001181A (ko) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101593443B1 (ko) * 2009-02-19 2016-02-12 엘지디스플레이 주식회사 어레이 기판의 제조방법
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8329523B2 (en) * 2009-05-15 2012-12-11 Lg Display Co., Ltd. Array substrate for dislay device and method of fabricating the same
KR101790176B1 (ko) * 2010-11-02 2017-10-25 엘지디스플레이 주식회사 어레이 기판의 제조방법
KR20120060664A (ko) * 2010-12-02 2012-06-12 삼성전자주식회사 표시 장치 및 표시 장치 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079429A (zh) * 2006-05-24 2007-11-28 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
CN101349844A (zh) * 2007-07-20 2009-01-21 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法
CN101887868A (zh) * 2009-05-15 2010-11-17 乐金显示有限公司 制造阵列基板的方法
CN101908537A (zh) * 2009-06-03 2010-12-08 乐金显示有限公司 用于显示设备的阵列基板及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10088724B2 (en) 2014-12-29 2018-10-02 Shanghai Tianma Micro-electronics Co., Ltd. Display panel and displaying device
WO2017088272A1 (zh) * 2015-11-27 2017-06-01 深圳市华星光电技术有限公司 像素结构、阵列基板、液晶显示面板及像素结构制造方法
US10665720B2 (en) 2015-11-27 2020-05-26 Shenzhen China Star Optoelectronics Technology Co., Ltd. Pixel structure, array substrate, liquid crystal display panel and pixel structure manufacture method

Also Published As

Publication number Publication date
US20130292768A1 (en) 2013-11-07
US9508828B2 (en) 2016-11-29
KR101324240B1 (ko) 2013-11-01
CN103383924B (zh) 2015-07-08

Similar Documents

Publication Publication Date Title
CN101908537B (zh) 用于显示设备的阵列基板及其制造方法
TWI385760B (zh) 製造陣列基板的方法
US9991295B2 (en) Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus
CN102456624B (zh) 有机电致发光显示器的阵列基板及其制造方法
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
KR101128333B1 (ko) 어레이 기판 및 이의 제조방법
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
TWI519881B (zh) 陣列基板及其製造方法
JP2013225645A (ja) アレイ基板及びその製造方法
CN104637438A (zh) 柔性显示器及其制造方法
CN103872061A (zh) 阵列基板及其制造方法
KR102281848B1 (ko) 박막 트랜지스터 제조 방법과 박막 트랜지스터
KR20120046555A (ko) 어레이 기판의 제조방법
CN103383924B (zh) 阵列基板及其制造方法
KR101134989B1 (ko) 어레이 기판의 제조방법
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
CN104752437A (zh) 制造薄膜晶体管阵列基板的方法
KR20110053721A (ko) 어레이 기판 및 이의 제조방법
KR20100123535A (ko) 어레이 기판의 제조방법
KR102132412B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20110113042A (ko) 어레이 기판 및 이의 제조방법
KR101475313B1 (ko) 어레이 기판의 제조방법
EP3196938B1 (en) Unit pixel, array substrate, display device and manufacturing method thereof
KR20110058355A (ko) 어레이 기판 및 이의 제조방법
KR102677700B1 (ko) 표시 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150708

Termination date: 20210503

CF01 Termination of patent right due to non-payment of annual fee