JP7041776B1 - 基板処理装置のプロセス判定装置、基板処理システム、基板処理装置のプロセス判定方法、学習モデルの生成方法及びプログラム - Google Patents
基板処理装置のプロセス判定装置、基板処理システム、基板処理装置のプロセス判定方法、学習モデルの生成方法及びプログラム Download PDFInfo
- Publication number
- JP7041776B1 JP7041776B1 JP2021108893A JP2021108893A JP7041776B1 JP 7041776 B1 JP7041776 B1 JP 7041776B1 JP 2021108893 A JP2021108893 A JP 2021108893A JP 2021108893 A JP2021108893 A JP 2021108893A JP 7041776 B1 JP7041776 B1 JP 7041776B1
- Authority
- JP
- Japan
- Prior art keywords
- board
- determination
- substrate
- learning
- learning model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 721
- 230000008569 process Effects 0.000 title claims abstract description 695
- 238000012545 processing Methods 0.000 title claims abstract description 188
- 239000000758 substrate Substances 0.000 claims abstract description 354
- 238000010801 machine learning Methods 0.000 claims abstract description 53
- 238000010586 diagram Methods 0.000 abstract description 22
- 230000005856 abnormality Effects 0.000 description 45
- 230000002159 abnormal effect Effects 0.000 description 38
- 238000004519 manufacturing process Methods 0.000 description 32
- 238000010606 normalization Methods 0.000 description 15
- 239000007789 gas Substances 0.000 description 14
- 238000004364 calculation method Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 238000010494 dissociation reaction Methods 0.000 description 8
- 230000005593 dissociations Effects 0.000 description 8
- 238000012549 training Methods 0.000 description 8
- 238000012360 testing method Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 238000012706 support-vector machine Methods 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 3
- 238000013528 artificial neural network Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 1
- 230000004397 blinking Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007619 statistical method Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
Description
基板処理装置のプロセスの成否を判定する際には、プロセスログを構成する各パラメータに対する閾(しきい)値を、レシピと称されるプロセスの条件毎に予め設定しておき、判定対象とするプロセス(判定対象プロセス)のプロセスログを構成する各パラメータが、このレシピに応じて設定された閾値を超えるか否かで、このプロセスの成否を判定している。
特許文献1には、上記のように、判定対象基板の属する製造ロットと、基準基板の属する製造ロットとが異なることに起因した判定精度の低下を解決する手段について、何ら提案されていない。
また、特許文献1には、同一の製造ロットに属する基板群についてのプロセスのばらつきを判定する手段について、何ら提案されていない。
すなわち、判定対象プロセスの出力と基準プロセスの出力とが同等の値である場合には、判定対象プロセスの実際の成否が基準プロセスの実際の成否と同じであると判定でき、判定対象プロセスの出力と基準プロセスの出力との差が大きい場合には、判定対象プロセスの実際の成否が基準プロセスの実際の成否と異なると判定できる。
また、例えば、基準プロセスの実際の成否が、仮定したものと異なり異常であり、判定対象プロセスの出力と基準プロセスの出力とが同等の値である場合には、判定対象プロセスの実際の成否は異常であると考えられる。この場合は、判定対象プロセスの出力と基準プロセスの出力とが同等の値であって、判定対象プロセス及び基準プロセスの実際の成否が異常であると考えられるケースである。
また、例えば、基準プロセスの実際の成否が、仮定したものと同じく正常であり、判定対象プロセスの出力と基準プロセスの出力との差が大きい場合には、判定対象プロセスの実際の成否は異常であると考えられる。この場合は、判定対象プロセスの出力と基準プロセスの出力との差が大きく、判定対象プロセスの実際の成否が異常であると考えられるケースである。
さらに、例えば、基準プロセスの実際の成否が、仮定したものと異なり異常であり、判定対象プロセスの出力と基準プロセスの出力との差が大きい場合には、判定対象プロセスの実際の成否は異常である場合も考えられるし、正常である場合も考えられる。この場合は、判定対象プロセスの出力と基準プロセスの出力との差が大きく、少なくとも基準プロセスの実際の成否が異常であると考えられるケースである。
したがって、判定対象プロセスの出力と基準プロセスの出力とを比較することで、両者の差が大きくなれば、基準プロセスの実際の成否が不明であっても、判定対象プロセス及び基準プロセスの少なくとも何れか一方は異常であると正しく判定可能である。このため、判定対象プロセスの出力と、基準プロセスの出力とを比較することで、基板群についてのプロセスの成否(基板群を構成する全ての基板のうち、少なくとも何れか1つの基板についてのプロセスに異常が発生したか否か)を判定することが可能である。
なお、判定部は、基板処理装置のプロセスログを用いて、学習モデルに入力する入力データを作成するが、この入力データは、プロセスログを構成する全てのパラメータを用いて作成されたものである必要はなく、一部のパラメータを用いて作成されたものでもよい。例えば、プロセスの成否を判定する上で有用なパラメータを事前に試験して決定しておけばよい。
また、基準基板の選択(基準プロセスの選択)については、例えば、順次処理される複数の基板のうち何番目に処理される基板を基準基板とするかを予め決めておき、その順番を判定部に記憶させておくことで、判定部が自動的に選択するように構成することも可能であるし、例えば、基板群の処理が開始する前に、オペレータが手動で判定部への基準基板の選択指示を行うことも可能である。
プロセスログの取得は、本発明に係る第1の手段のプロセス判定装置とは別の装置(例えば、基板処理装置の稼働を制御するために一般的に用いられる制御装置)で行ない、取得したプロセスログを本発明に係る第1の手段のプロセス判定装置の判定部に自動的に又は手動で入力してもよい。
しかしながら、上記の好ましい構成によれば、本発明に係る第1の手段のプロセス判定装置自体がプロセスログ取得部を備えてプロセスログを取得するため、別の装置が取得する場合に比べて、プロセスログの取得に要する時間、ひいては、基板群についてのプロセスの成否の判定に要する時間が短縮されることが期待できる。
上記の好ましい構成によれば、より可能性が高いと考えられる基準プロセスが正常であると仮定した教師データを用いて、学習モデルの機械学習を行うため、基準プロセスが異常であると仮定した教師データを用いて機械学習を行う場合に比べて、基板群についてのプロセスの成否の判定精度が高まることが期待できる。また、基準プロセスが仮定通りに実際に正常であった場合には、基板群についてのプロセスの成否(基板群を構成する全ての基板のうち、少なくとも何れか1つの基板についてのプロセスに異常が発生したか否か)を判定できるだけではなく、判定対象基板の判定対象プロセスの個別の成否も精度良く判定できることが期待できる。
しかしながら、判定精度の信頼性を高める上では、互いに異なる教師データを用いて機械学習を行うことで生成される複数個の学習モデルを具備する構成とし、これら複数個の学習モデルを用いてプロセスの成否を判定することが好ましい。
したがって、単一の学習モデルから出力される判定対象プロセスの出力と判定対象プロセスの出力とを比較する場合に比べて、判定精度の信頼性を高めることが可能である。
なお、互いに異なる教師データについては、例えば、複数個の学習モデルのうち、一の学習モデルには、プロセスログを構成する一部のパラメータから作成された入力データを入力とする教師データを用い、他の学習モデルには、プロセスログを構成する他の一部のパラメータから作成された入力データを入力とする教師データを用いることが考えられる。
なお、上記のプラグラムを記憶させた、コンピュータ(CPU)で読み取り可能な記憶媒体として提供することも可能である。
また、本発明に係る第2の手段によっても、学習工程において、基準基板として、例えば、基板群のうち最初に処理された1枚目の基板が選択され、この基準基板の基準プロセスのプロセスログから作成された入力データを教師データの入力として用いて、学習モデルの機械学習を行う。具体的には、例えば、基準プロセスのプロセスログから作成された入力データを学習モデルへの入力とし、出力を0又は0に近い小さな値とする(すなわち、基準プロセスについての学習モデルの出力を所定の基準として、この基準からの乖離度を0又は0に近い小さな値とする)教師データを用いて、学習モデルの機械学習を行う。
これにより、判定工程において、判定対象基板の判定対象プロセスのプロセスログから作成された入力データを学習工程後の学習モデルに入力した場合の出力(乖離度)は、判定対象プロセスが基準プロセスと同等の状態である場合(例えば、基準プロセスが正常であり、判定対象プロセスも正常である場合)には、同等の値(例えば、0)となる。すなわち、ばらつきが無い又は小さいと判定できる。一方、判定対象プロセスが基準プロセスと異なる状態である場合(例えば、基準プロセスが正常であり、判定対象プロセスが異常である場合)には、異なる値(例えば、1)となる。すなわち、ばらつきが大きいと判定できる。したがって、判定部は、判定対象プロセスのプロセスログから作成された入力データを学習工程後の学習モデルに入力した場合の出力(乖離度)に基づき(出力の大小に基づき)、基板群についてのプロセスのばらつきを判定することが可能である。
すなわち、前記課題を解決するため、本発明は、第3の手段として、基板処理装置によって同一のレシピで複数の基板からなる基板群を順次処理する際の前記基板処理装置のプロセスの成否を判定する装置であって、前記基板処理装置のプロセスログに基づき判定用データを作成し、前記判定用データに基づき、前記プロセスの成否を判定する判定部を備え、前記判定部は、前記基板群のうち、一の基板を基準基板とし、前記基準基板についてのプロセスであり、そのプロセスの実際の成否は不明である基準プロセスのプロセスログから作成された判定用データを基準データとし、前記基板群のうち、前記基準基板以外の基板を判定対象基板とし、前記判定対象基板についてのプロセスである判定対象プロセスのプロセスログから作成された判定用データを判定対象データとして、前記判定対象データと前記基準データとを比較することで、前記基板群についてのプロセスの成否を判定する、ことを特徴とする基板処理装置のプロセス判定装置としても提供される。
なお、判定対象データと基準データとの比較としては、例えば、判定対象データの平均値と基準データの平均値とを比較したり、判定対象データの分散と基準データの分散とを比較する等、各判定用データの統計値を比較することが考えられる。
本明細書において、同一のレシピで順次処理される「複数の基板からなる基板群」とは、必ずしも一の製造ロットに含まれる基板全体を意味することに限られず、一の製造ロットに含まれる一部の基板も含む概念である。例えば、一の製造ロットが25枚の基板から構成されている場合に、1枚目の基板から5枚目までの基板を除いた残り20枚の基板を、本発明によってプロセスの成否を判定する基板群とすることも可能である。
本明細書において、「基板処理装置のプロセス」とは、基板処理装置の製造プロセス(基板処理装置における基板の製造プロセス)を意味する。そして、「基板処理装置のプロセスの成否を判定する」とは、基板処理装置の製造プロセスが正常であるか異常であるかを判定することを意味する。基板処理装置の製造プロセスとは、基板処理装置内で、基板を処理する間及び処理の前後に行われるプロセスを意味する。第1~第3及び第5実施形態に係るプロセス判定装置は、基板処理装置のプロセスの成否を判定するため、その判定結果が、基板処理装置で処理した後の基板の性能向上や良品率向上などに直接寄与し得る。
また、本明細書において、「基板処理装置のプロセスログ」とは、基板処理装置における基板の処理に関わる各種の測定値の履歴や、処理の経過時間(プロセス時間)を意味し、基板処理装置の稼働時に逐次得られるものが一般的である。ただし、プロセスログには、処理後の基板の検査(基板処理装置外に搬出された基板の検査)に関わる測定値が含まれてもよい。基板の処理の良否に応じて基板の検査結果も変わり得るため、処理後の基板の検査に関わる測定値も、基板処理装置における基板の処理に関わる測定値といえるからである。
また、本明細書において、「学習モデル」としては、サポートベクタマシンやニューラルネットワークや、マハラノビス距離を用いた分類器など、機械学習を用いて生成できる限りにおいて種々の構成を採用可能である。
また、本明細書において、「教師データ」とは、学習モデルへの既知の入出力の組み合わせを意味する。
さらに、本明細書において、「基板群についてのプロセスの成否を判定する」とは、基板群を構成する全ての基板のうち、少なくとも何れか1つの基板についての製造プロセスに異常が発生したか否かを判定することを意味する。
第1実施形態は、本発明の第1の手段に相当する構成である。
図1は、第1実施形態に係る基板処理システムの概略構成を模式的に示す図である。図1(a)は、基板処理システムの全体構成図である。図1(b)は、プロセス判定装置の概略構成を示すブロック図である。図1(c)は、プロセス判定装置を構成するコンピュータのモニタ画面の表示例を模式的に示す図である。なお、図1(a)では、プロセスログとして測定されるパラメータを破線の矩形で囲って図示している。図2は、測定されるパラメータであるVpp及びVDCを説明する説明図である。
図1(a)に示すように、第1実施形態に係る基板処理システム100は、基板処理装置10と、プロセス判定装置20と、を備えている。
また、載置台2に印加される高周波電力の電圧が、電圧計18によって測定される。そして、図2に示すように、その電圧の大きさ(peak to peak)がVppとして測定され、載置台2がプラズマ中の電子を引き込むことで載置台2に生じる帯電が生み出す電圧成分(直流成分)の大きさがVDCとして測定される。
具体的には、プロセス判定装置20は、同一のレシピで順次処理される複数の基板Wからなる基板群についてのプロセスの成否を判定する装置である。
プロセス判定装置20が、基板処理装置10の稼働を制御するために一般的に用いられる制御装置としての機能も有する場合(制御装置がプロセス判定装置20としても兼用される場合)、プロセスログ取得部21は、図1(a)を参照して前述した各測定値を測定する測定器(例えば、マスフローコントローラ11)と有線又は無線で電気的に接続されており(図1(a)では、便宜上、圧力・流量計9、マスフローコントローラ11及び真空計12だけに有線で接続されている状態を図示している)、各測定器から逐次入力された測定データを所定のサンプリング周期(例えば、1秒)で取得(A/D変換)し、プロセスログとして記憶する機能を有する。
動作をCPUに実行させるプログラムは、プロセス判定装置20が備える記憶媒体であるハードディスク29に記憶され、ハードディスク29からRAMに読み込む態様であってもよい。また、ハードディスク29がプロセスログ取得部21の一部を構成し、プロセスログをハードディスク29に記憶させる態様であってもよい。図1(a)では、ハードディスク29が外付けである場合を図示しているが、コンピュータに内蔵されたハードディスクでもよい。以上のようにして取得されたプロセスログは、判定部22に入力される。
なお、プロセス判定装置20が上記の制御装置と別体である場合には、測定器と電気的に接続された制御装置によってプロセスログが取得され、制御装置に記憶される。そして、制御装置に記憶されたプロセスログが、制御装置と電気的に接続されたプロセス判定装置20のプロセスログ取得部21に送信されることになる。
判定部22は、プロセスログから入力データを作成するが、入力データは、プロセスログを構成する全てのパラメータを用いて作成されたものである必要はなく、一部のパラメータを用いて作成されたものでもよい。第1実施形態の判定部22は、プロセスログを構成するパラメータのうち、Vpp及びVDCの計2個のパラメータの測定値を用いて、入力データを作成する。
判定部22は、正規化部23、学習モデル24及び比較部25を具備する。
図3の左図は、プロセスログ取得部21によって取得したプロセスログを模式的に示す図である。図3に示すパラメータ1~Nは、例えば、パラメータ1が図1(a)に示す電圧計18で測定したVppであり、パラメータNが図1(a)に示す電圧計18で測定したVDCである等、プロセスログの種類を意味する。図3の左図に示すXij(i=1~N、j=1~M)は、パラメータiについてプロセス時間(エッチング開始からの経過時間)がj[sec]のときに取得されたプロセスログの値を意味する。例えば、X11は、パラメータ1についてプロセス時間が1[sec]のときに取得されたプロセスログの値であり、XNMは、パラメータNについてプロセス時間がM[sec]のときに取得されたプロセスログの値である。
具体的には、以下の式(1)に基づき、図3の右図に示すように、正規化後のプロセスログYijを算出する。
Yij=(Xij-MINi)/(MAXi-MINi) ・・・(1)
上記の式(1)において、i=1~Nであり、j=1~Mである。
上記の式(1)から、Xij=MAXiのとき、Yij=1となり、Xij=MINiのとき、Yij=0となるように正規化されることは明らかである。
図4は、判定部22が実行する学習工程を概略的に示すフロー図である。図5は、判定部22が実行する判定工程を概略的に示すフロー図である。なお、図4及び図5では、基板処理装置10及びプロセスログ取得部21の動作も含めて図示しており、図4及び図5の破線で囲った領域が判定部22の動作である。
以下、判定部22が実行する各工程について説明する。
図4に示すように、学習工程S1を実行する前には、基板群のうち、一の基板Wを基準基板として選択し、この基準基板についてのプロセスである基準プロセスを開始する。
基準基板の選択は、判定部22が自動的に行うように構成してもよいし、オペレータが手動で判定部22への選択指示を行ってもよい。
第1実施形態では、プロセス判定装置20を構成するコンピュータのモニタ画面に、選択された基準基板が表示されるように構成されている。具体的には、オペレータが手動で判定部22への選択指示を行う場合には、例えば、図1(c)に示すように、基板群を構成する全ての基板Wの選択ボタン20bがそれぞれモニタ画面に表示される。図1(c)に示す例では、基板群が8枚の基板Wから構成されており、「基板1枚目」~「基板8枚目」の各表示欄20a内に選択ボタン20bが表示されている。そして、キーボードやマウスを使って何れかの選択ボタン20bを選んだり、モニタがタッチパネル式の場合には指で何れかの選択ボタン20bを選ぶことで、基準基板として選択された基板Wが他の基板Wと識別可能に表示される態様を採用可能である。例えば、図1(c)に示す例では、選択された「基板1枚目」の表示欄20aがモニタ画面に点灯表示されている。点灯表示に限らず、点滅表示やカラー表示など、選択された基板Wを識別可能な限り、種々の態様を採用可能である。
また、判定結果を解析する上で、選択された基準基板と、これに対応する基準プロセスのプロセスログや判定結果とを紐付けて、例えば、ハードディスク29に記憶させることも有効である。
以上のようにして、基準基板を選択し、基準プロセスを開始することで、プロセスログ取得部21が逐次基準プロセスのプロセスログを取得する。そして、基準プロセス終了後に、判定部22が学習工程S1を実行する。
第1実施形態の学習モデル24としては、サポートベクタマシンの一種である、1classSVMが用いられている。1classSVMの構成は公知の内容と同様であるため、その詳細な説明は省略する。
このため、第1実施形態では、学習工程S1において、基準プロセスが正常であると仮定した教師データを用いて、学習モデル24の機械学習を行う。具体的には、判定部22が、教師データとして、基準プロセスの開始から終了(基準基板のエッチングの開始から終了)までの間の適宜の時間帯に逐次得られた(例えば、1秒毎に得られた)正規化後のプロセスログから作成された基準プロセス用入力データを入力とし、異常度が0又は0に近い小さな値を出力としたデータを生成し、判定部22において、この教師データを用いた学習モデル24の機械学習を行うことで、学習モデル24(機械学習後の学習モデル)を生成する。
図5に示すように、判定工程S2を実行する前には、基板群のうち、基準基板以外の基板Wを判定対象基板とし、この判定対象基板についてのプロセスである判定対象プロセスを開始する。
判定対象プロセスを開始することで、プロセスログ取得部21が逐次判定対象プロセスのプロセスログを取得する。そして、判定対象プロセス終了後に、判定部22が判定工程S2を実行する。
同様に、判定部22は、基準プロセス用入力データを学習工程S1後の学習モデル24に入力する。これにより、概念的に、学習モデル24において、基準プロセス用入力データを構成するVpp及びVDCが、学習工程S1で生成された座標空間にプロットされる。学習モデル24は、プロットされた各点が座標空間に描かれた正常領域内にあるか否かを判定する。そして、学習モデル24は、全ての点の個数に対する正常領域外にある点の個数の割合を異常度として算出し、比較部25に出力する。
具体的には、第1実施形態では、比較部25に予め閾値Th(例えば、Th=0.5)が設定されている。そして、比較部25は、判定対象プロセス用入力データを学習モデル24に入力した場合に出力される異常度が閾値Th未満であれば、判定対象プロセスは正常であると判定し、異常度が閾値Th以上であれば、判定対象プロセスは異常であると判定する。同様に、比較部25は、基準プロセス用入力データを学習モデル24に入力した場合に出力される異常度が閾値Th未満であれば、基準プロセスは正常であると判定し、異常度が閾値Th以上であれば、基準プロセスは異常であると判定する。なお、前述のように、第1実施形態では、基準プロセスが正常であると仮定した教師データを用いて、学習モデル24の機械学習を行うため、機械学習が適切に行われれば、基準プロセス用入力データを学習モデル24に入力した場合に出力される異常度は閾値Th未満となり、基準プロセスは正常であると判定される。
なお、第1実施形態では、何れかの判定対象プロセス用入力データを学習モデル24に入力した場合に出力される異常度が閾値Th以上であれば、未だ判定していない次の基板Wがあったとしても、その時点で判定工程S2を終了するが、本発明はこれに限るものではなく、全ての判定対象プロセス用入力データについて判定工程S2を実行することも可能である。全ての判定対象プロセス用入力データについて判定工程S2を実行する態様を採用すれば、基準プロセスが仮定通りに実際に正常であった場合には、基板群についてのプロセスの成否を判定できるだけではなく、判定対象基板の判定対象プロセスの個別の成否も精度良く判定できることが期待できる。
そして、判定部22の比較部25が、判定対象プロセスの出力と基準プロセスの出力とを比較することで、両者の差が大きくなれば、基準プロセスの実際の成否が不明であっても、判定対象プロセス及び基準プロセスの少なくとも何れか一方は異常であると正しく判定可能である。このため、判定対象プロセスの出力と、基準プロセスの出力とを比較することで、基板群についてのプロセスの成否(基板群を構成する全ての基板Wのうち、少なくとも何れか1つの基板Wについてのプロセスに異常が発生したか否か)を判定することが可能である。判定対象基板と基準基板とが同じ基板群に属するため、従来のように、判定対象基板の属する基板群と基準基板の属する基板群とが異なることに起因した判定精度の低下が生じることなく、基板群についてのプロセスの成否を高い判定精度で判定することが可能である。
第2実施形態も、本発明の第1の手段に相当する構成である。
第2実施形態に係る基板処理システムは、プロセス判定装置が具備する判定部の構成のみが第1実施形態と異なり、その他の構成は第1実施形態と同様である。
したがって、以下の説明では、第2実施形態に係る基板処理システムが備えるプロセス判定装置について、第1実施形態と異なる点を説明し、同様の構成については同じ符号を付して説明を省略する。
図6に示すように、第2実施形態のプロセス判定装置20Aの判定部22Aは、学習モデル24として、複数個の学習モデルを具備する。図6に示す例では、判定部22Aは、3個の学習モデル24(学習モデル24a、学習モデル24b、学習モデル24c)を具備する。すなわち、第1実施形態では、生成される学習モデル24が単一の学習モデルであったのに対し、第2実施形態では、複数個の学習モデル24が生成されている(図4に示す学習工程S1において、「複数個の学習モデル24の生成」のケースに相当)。各学習モデル24は、学習工程S1において、互いに異なる教師データを用いた機械学習によって生成されたものである。互いに異なる教師データについては、例えば、複数個の学習モデル24のうち、一の学習モデル24には、プロセスログを構成する一部のパラメータから作成された基準プロセス用入力データを入力とする教師データを用い、他の学習モデル24には、プロセスログを構成する他の一部のパラメータから作成された基準プロセス用入力データを入力とする教師データを用いることが考えられる。
なお、図6に示す例では、判定部22Aは、3個の学習モデル24を具備するが、これに限るものではなく、2個又は4個以上の学習モデル24を具備することも可能である。
また、判定部22Aは、論理和演算部26を具備する。
図6に示す例では、論理和演算部26は、判定対象プロセス用入力データを学習モデル24a~学習モデル24cのそれぞれに入力した場合の出力値の論理和を演算して、判定対象プロセス用入力データの判定結果とし、比較部25に出力する。また、論理和演算部26は、基準プロセス用入力データを学習モデル24a~学習モデル24cのそれぞれに入力した場合の出力値の論理和を演算して、基準プロセス用入力データの判定結果とし、比較部25に出力する。
一方、比較部25は、何れかの判定対象プロセス用入力データの判定結果が基準プロセス用入力データの判定結果と同等(同一)でなければ、基板群についてのプロセスに異常があった(基板群を構成する全ての基板Wのうち、少なくとも何れか1つの基板Wについてのプロセスに異常が発生した)と判定する。そして、比較部25は、最終的な判定結果が異常であるとして、出力値=1を出力し、判定工程S2を終了する。
特に、第2実施形態では、論理和演算部26によって、少なくとも1つの学習モデル24の判定結果が異常であれば、残りの学習モデル24の判定結果が正常であったとしても、比較部25に出力される判定結果が異常となるため、異常を見逃す可能性が低減するという利点を有する。
第3実施形態も、本発明の第1の手段に相当する構成である。
第3実施形態に係る基板処理システムは、プロセス判定装置が具備する判定部の構成のみが第2実施形態と異なり、その他の構成は第2実施形態と同様である。
したがって、以下の説明では、第3実施形態に係る基板処理システムが備えるプロセス判定装置について、第2実施形態と異なる点を説明し、同様の構成については同じ符号を付して説明を省略する。
図7に示すように、第3実施形態のプロセス判定装置20Bの判定部22Bも、第2実施形態のプロセス判定装置20Aの判定部22Aと同様に、学習モデル24として、複数個の学習モデルを具備する。
しかしながら、第3実施形態の判定部22Bは、第2実施形態の判定部22Aが具備する論理和演算部26に代えて、多数決決定部27を具備する点が相違する。
なお、複数個の学習モデル24が偶数個の学習モデル24である場合、同じ判定結果を出力する学習モデル24の個数が同数になる可能性がある。同数になった場合には、予め決めた判定結果を比較部25に出力することが考えられる。例えば、判定部22Bが4個の学習モデル24を具備し、何れか2個の学習モデル24が正常であると判定し、残りの2個の学習モデル24が異常であると判定した場合には、同数であるため、比較部25に出力する判定結果を異常とすることを予め決めておけばよい。
特に、第3実施形態では、多数決決定部27によって、複数個の学習モデル24の判定結果の多数決を比較部25に出力する判定結果とするため、複数個の学習モデル24の中に、仮に判定精度の低い学習モデル24が含まれていたとしても、比較部25に出力する判定結果、ひいては比較部25が出力する最終的な判定結果の判定精度に信頼性をもたせることが可能である。
第4実施形態は、本発明の第2の手段に相当する構成である。
第4実施形態に係る基板処理システムは、プロセス判定装置が具備する判定部の構成のみが第1実施形態と異なり、その他の構成は第1実施形態と同様である。
したがって、以下の説明では、第4実施形態に係る基板処理システムが備えるプロセス判定装置について、第1実施形態と異なる点を説明し、同様の構成については同じ符号を付して説明を省略する。
図8(a)に示すように、第4実施形態のプロセス判定装置20Cの判定部22Cは、学習モデル24の出力に基づき、基板群についてのプロセスのばらつきを判定するばらつき判定部28を具備する。
判定工程S2’では、第1実施形態と同様に、判定部22Cが、判定対象プロセスのプロセスログから学習モデル24への入力データ(判定対象プロセス用入力データ)を作成する。
そして、判定部22Cは、作成した判定対象プロセス用入力データを学習工程後の学習モデル24に入力する。これにより、学習モデル24は、基準プロセスに対する判定対象プロセスの乖離度(0~1の値であり、判定対象プロセスが基準プロセスと完全に同一の状態である場合には学習工程で用いた教師データと同じ値(例えば、0)、完全に異なる状態である場合には1である)をばらつき判定部28に出力することになる。
ばらつき判定部28の出力(判定結果)としては、種々の態様が考えられる。
例えば、各判定対象プロセスについての学習モデル24の出力(乖離度)をそのまま判定結果として出力する態様が考えられる。この態様の場合、何れかの判定対象プロセスについての学習モデル24の出力に大きな値(1に近い値)が存在していれば、これを見たオペレータは、基板群についてのプロセスにばらつきがあると判定することができる。
また、ばらつき判定部28に予め閾値Th(例えば、Th=0.5)を設定しておき、図8(b)に示すように、ばらつき判定部28が、何れかの判定対象プロセス用入力データを学習モデル24に入力した場合に出力される乖離度が閾値Th以上であれば、基板群についてのプロセスにばらつきがあり、判定対象プロセス用入力データを学習モデル24に入力した場合に出力される乖離度が全て閾値Th未満であれば、基板群についてのプロセスにばらつきが無いと判定することも可能である。
また、ばらつき判定部28が、各判定対象プロセスについての学習モデル24の出力(乖離度)に基づき、これらの最大値、平均値、分散等を演算し、その演算結果を判定結果として出力する態様も考えられる。このような演算結果を判定結果として出力することで、基板群についてのプロセスのばらつきを定量的に把握することができる。
そして、基板群についてのプロセスにばらつきがあれば、基板群を構成する全ての基板(基準基板及び判定対象基板)のうち、少なくとも何れか1つの基板についてのプロセスに異常が発生していると判定することも可能である。
第5実施形態は、本発明の第3の手段に相当する構成である。
第5実施形態に係る基板処理システムは、プロセス判定装置が具備する判定部の構成のみが第1実施形態と異なり、その他の構成は第1実施形態と同様である。
したがって、以下の説明では、第5実施形態に係る基板処理システムが備えるプロセス判定装置について、第1実施形態と異なる点を説明し、同様の構成については同じ符号を付して説明を省略する。
図9に示すように、第5実施形態のプロセス判定装置20Dの判定部22Dは、第1実施形態と異なり学習モデル24を具備せず、プロセスログ取得部21で取得したプロセスログを正規化部23で正規化した後、判定用データ(第1実施形態の入力データに対応)を作成し、これを比較部25に直接入力する。具体的には、判定部22Dは、基板群のうち、基準基板についてのプロセスである基準プロセスのプロセスログから作成された判定用データを基準データとし、判定対象基板についてのプロセスである判定対象プロセスのプロセスログから作成された判定用データを判定対象データとして、それぞれ比較部25に入力する。
比較部25では、判定対象データと基準データとを比較することで、基板群についてのプロセスの成否を判定する。すなわち、両者の差が大きくなれば、判定対象プロセス及び基準プロセスの少なくとも何れか一方は異常であると判定可能である。このため、判定対象データと基準データとを比較することで、基板群についてのプロセスの成否(基板群を構成する全ての基板のうち、少なくとも何れか1つの基板についてのプロセスに異常が発生したか否か)を判定することが可能である。
なお、判定対象データと基準データとの比較としては、例えば、判定対象データの平均値と基準データの平均値とを比較したり、判定対象データの分散と基準データの分散とを比較する等、各判定用データの統計値を比較することが考えられる。
本試験では、図10(a)に示すレシピR1によって基板Wをエッチングし、正常又は異常であることをオペレータが確認した製造ロットPL1(計8枚の基板W)を用いた。そして、学習工程において、1枚目の基板Wを基準基板とし、この基準基板の基準プロセスのプロセスログから作成された基準プロセス用入力データを教師データの入力として用いて学習モデル24の機械学習を行った。具体的には、基準プロセスのプロセスログを構成するパラメータのうち、Vpp及びVDCの計2個のパラメータの測定値を正規化したデータを入力とし、乖離度=0.05を出力とする教師データを作成し、学習モデル24の機械学習を行った。
図10(d)に示すように、8枚目の基板W(異常)についての学習モデル24の出力は、学習モデル24に概念的に生成される座標空間にプロットされた全ての点(「×」で示す点)が、破線で示す不乖離領域外にあるため、乖離度=1である。前述の閾値Th=0.5とすると、閾値以上であるため、基準基板に対して乖離している(すなわち、8枚目の基板Wについての判定対象プロセスの状態(異常)が、基準基板についての基準プロセスの状態(正常)と乖離している)と正しく判定されることが分かった。
なお、図示を省略するが、製造ロットPL1を構成する全ての判定対象基板(2枚目~8枚目の基板W)について、正しく判定されることが確認できた。
2・・・載置台
10・・・基板処理装置
20、20A、20B、20C、20D・・・プロセス判定装置
21・・・プロセスログ取得部
22、22A、22B、22C、22D・・・判定部
23・・・正規化部
24・・・学習モデル
25・・・比較部
26・・・論理和演算部
27・・・多数決決定部
28・・・ばらつき判定部
100・・・基板処理システム
W・・・基板
Claims (13)
- 基板処理装置によって同一のレシピで複数の基板からなる基板群を順次処理する際の前記基板処理装置のプロセスの成否を判定する装置であって、
前記基板処理装置のプロセスログに基づき入力データを作成し、前記入力データに基づき、前記プロセスの成否を判定する判定部を備え、
前記判定部は、前記入力データが入力され、前記基板処理装置のプロセスの成否を出力する、学習モデルを具備し、
前記判定部は、
前記基板群のうち、一の基板を基準基板とし、前記基準基板についてのプロセスであり、そのプロセスの実際の成否は不明である基準プロセスのプロセスログから作成された入力データを教師データの入力として用いて、前記学習モデルの機械学習を行う学習工程と、
前記基板群のうち、前記基準基板以外の基板を判定対象基板とし、前記判定対象基板についてのプロセスである判定対象プロセスのプロセスログから作成された入力データを前記学習工程後の学習モデルに入力した場合の出力と、前記基準プロセスのプロセスログから作成された入力データを前記学習工程後の学習モデルに入力した場合の出力とを比較することで、前記基板群についてのプロセスの成否を判定する判定工程と、を実行する、
ことを特徴とする基板処理装置のプロセス判定装置。 - 前記基板処理装置のプロセスログを取得するプロセスログ取得部を更に備える、
ことを特徴とする請求項1に記載の基板処理装置のプロセス判定装置。 - 前記判定部は、前記学習工程において、前記基準プロセスが正常であると仮定した教師データを用いて、前記学習モデルの機械学習を行う、
ことを特徴とする請求項1又は2に記載の基板処理装置のプロセス判定装置。 - 前記判定部は、前記学習モデルを複数個具備し、
前記判定部は、
前記学習工程において、互いに異なる教師データを用いて、前記複数個の学習モデルの機械学習を行い、
前記判定工程において、前記判定対象プロセスのプロセスログから作成された入力データを前記学習工程後の複数個の学習モデルに入力した場合の出力から得られる判定結果と、前記基準プロセスのプロセスログから作成された入力データを前記学習工程後の複数個の学習モデルに入力した場合の出力から得られる判定結果とを比較することで、前記基板群についてのプロセスの成否を判定する、
ことを特徴とする請求項1から3の何れかに記載の基板処理装置のプロセス判定装置。 - 基板処理装置によって同一のレシピで複数の基板からなる基板群を順次処理する際の前記基板処理装置のプロセスの成否を、学習モデルを用いて判定する方法であって、
前記基板処理装置のプロセスログを取得するプロセスログ取得工程と、
前記基板群のうち、一の基板を基準基板とし、前記基準基板についてのプロセスであり、そのプロセスの実際の成否は不明である基準プロセスのプロセスログから作成された入力データを教師データの入力として用いて、前記学習モデルの機械学習を行う学習工程と、
前記基板群のうち、前記基準基板以外の基板を判定対象基板とし、前記判定対象基板についてのプロセスである判定対象プロセスのプロセスログから作成された入力データを前記学習工程後の学習モデルに入力した場合の出力と、前記基準プロセスのプロセスログから作成された入力データを前記学習工程後の学習モデルに入力した場合の出力とを比較することで、前記基板群についてのプロセスの成否を判定する判定工程と、を含む、
ことを特徴とする基板処理装置のプロセス判定方法。 - 基板処理装置によって同一のレシピで複数の基板からなる基板群を順次処理する際の前記基板処理装置のプロセスログに基づき作成された入力データが入力され、前記基板処理装置のプロセスの成否を出力する、学習モデルを生成する方法であって、
前記基板群のうち、一の基板を基準基板とし、前記基準基板についてのプロセスであり、そのプロセスの実際の成否は不明である基準プロセスのプロセスログから作成された入力データを教師データの入力として用いて機械学習を行うことで、前記学習モデルを生成する、
ことを特徴とする学習モデルの生成方法。 - 基板処理装置によって同一のレシピで複数の基板からなる基板群を順次処理する際の前記基板処理装置のプロセスのばらつきを判定する装置であって、
前記基板処理装置のプロセスログに基づき入力データを作成し、前記入力データに基づき、前記基板群についてのプロセスのばらつきを判定する判定部を備え、
前記判定部は、前記入力データが入力され、所定の基準からの乖離度を出力する、学習モデルを具備し、
前記判定部は、
前記基板群のうち、一の基板を基準基板とし、前記基準基板についてのプロセスであり、そのプロセスの実際の成否は不明である基準プロセスのプロセスログから作成された入力データを教師データの入力として用いて、前記学習モデルの機械学習を行う学習工程と、
前記基板群のうち、前記基準基板以外の基板を判定対象基板とし、前記判定対象基板についてのプロセスである判定対象プロセスのプロセスログから作成された入力データを前記学習工程後の学習モデルに入力した場合の出力に基づき、前記基板群についてのプロセスのばらつきを判定する判定工程と、を実行する、
ことを特徴とする基板処理装置のプロセス判定装置。 - 基板処理装置によって同一のレシピで複数の基板からなる基板群を順次処理する際の前記基板処理装置のプロセスのばらつきを、所定の基準からの乖離度を出力する学習モデルを用いて判定する方法であって、
前記基板処理装置のプロセスログを取得するプロセスログ取得工程と、
前記基板群のうち、一の基板を基準基板とし、前記基準基板についてのプロセスであり、そのプロセスの実際の成否は不明である基準プロセスのプロセスログから作成された入力データを教師データの入力として用いて、前記学習モデルの機械学習を行う学習工程と、
前記基板群のうち、前記基準基板以外の基板を判定対象基板とし、前記判定対象基板についてのプロセスである判定対象プロセスのプロセスログから作成された入力データを前記学習工程後の学習モデルに入力した場合の出力に基づき、前記基板群についてのプロセスのばらつきを判定する判定工程と、を含む、
ことを特徴とする基板処理装置のプロセス判定方法。 - 基板処理装置によって同一のレシピで複数の基板からなる基板群を順次処理する際の前記基板処理装置のプロセスログに基づき作成された入力データが入力され、所定の基準からの乖離度を出力する、学習モデルを生成する方法であって、
前記基板群のうち、一の基板を基準基板とし、前記基準基板についてのプロセスであり、そのプロセスの実際の成否は不明である基準プロセスのプロセスログから作成された入力データを教師データの入力として用いて機械学習を行うことで、前記学習モデルを生成する、
ことを特徴とする学習モデルの生成方法。 - 基板処理装置と、請求項1から4又は7の何れかに記載のプロセス判定装置と、
を備えることを特徴とする基板処理システム。 - 請求項5又は8に記載の基板処理装置のプロセス判定方法が含む前記プロセスログ取得工程、前記学習工程及び前記判定工程をコンピュータに実行させるためのプログラム。
- 請求項6又は9に記載の学習モデルの生成方法をコンピュータに実行させるためのプログラム。
- 基板処理装置によって同一のレシピで複数の基板からなる基板群を順次処理する際の前記基板処理装置のプロセスの成否を判定する装置であって、
前記基板処理装置のプロセスログに基づき判定用データを作成し、前記判定用データに基づき、前記プロセスの成否を判定する判定部を備え、
前記判定部は、前記基板群のうち、一の基板を基準基板とし、前記基準基板についてのプロセスであり、そのプロセスの実際の成否は不明である基準プロセスのプロセスログから作成された判定用データを基準データとし、前記基板群のうち、前記基準基板以外の基板を判定対象基板とし、前記判定対象基板についてのプロセスである判定対象プロセスのプロセスログから作成された判定用データを判定対象データとして、前記判定対象データと前記基準データとを比較することで、前記基板群についてのプロセスの成否を判定する、
ことを特徴とする基板処理装置のプロセス判定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021108893A JP7041776B1 (ja) | 2021-06-30 | 2021-06-30 | 基板処理装置のプロセス判定装置、基板処理システム、基板処理装置のプロセス判定方法、学習モデルの生成方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021108893A JP7041776B1 (ja) | 2021-06-30 | 2021-06-30 | 基板処理装置のプロセス判定装置、基板処理システム、基板処理装置のプロセス判定方法、学習モデルの生成方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP7041776B1 true JP7041776B1 (ja) | 2022-03-24 |
JP2023006341A JP2023006341A (ja) | 2023-01-18 |
Family
ID=81214357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021108893A Active JP7041776B1 (ja) | 2021-06-30 | 2021-06-30 | 基板処理装置のプロセス判定装置、基板処理システム、基板処理装置のプロセス判定方法、学習モデルの生成方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7041776B1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009514191A (ja) | 2003-07-14 | 2009-04-02 | ヴィステック セミコンダクタ システムス ゲーエムベーハー | 撮像されたウェハの画像の評価方法 |
JP2019061995A (ja) | 2017-09-25 | 2019-04-18 | 株式会社Screenホールディングス | 異常検知装置、及び異常検知方法 |
JP2020047078A (ja) | 2018-09-20 | 2020-03-26 | 株式会社Screenホールディングス | データ処理方法、データ処理装置、およびデータ処理プログラム |
WO2020144823A1 (ja) | 2019-01-10 | 2020-07-16 | Sppテクノロジーズ株式会社 | エッチング終点検出装置、基板処理システム、エッチング終点検出方法及び分類器 |
WO2020166295A1 (ja) | 2019-02-12 | 2020-08-20 | Sppテクノロジーズ株式会社 | 基板昇降異常検出装置 |
WO2020179729A1 (ja) | 2019-03-04 | 2020-09-10 | Sppテクノロジーズ株式会社 | 基板処理装置の製造プロセス判定装置、基板処理システム、基板処理装置の製造プロセス判定方法、学習モデル群、学習モデル群の生成方法及びプログラム |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07235617A (ja) * | 1994-02-23 | 1995-09-05 | Hitachi Ltd | 半導体装置 |
-
2021
- 2021-06-30 JP JP2021108893A patent/JP7041776B1/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009514191A (ja) | 2003-07-14 | 2009-04-02 | ヴィステック セミコンダクタ システムス ゲーエムベーハー | 撮像されたウェハの画像の評価方法 |
JP2019061995A (ja) | 2017-09-25 | 2019-04-18 | 株式会社Screenホールディングス | 異常検知装置、及び異常検知方法 |
JP2020047078A (ja) | 2018-09-20 | 2020-03-26 | 株式会社Screenホールディングス | データ処理方法、データ処理装置、およびデータ処理プログラム |
WO2020144823A1 (ja) | 2019-01-10 | 2020-07-16 | Sppテクノロジーズ株式会社 | エッチング終点検出装置、基板処理システム、エッチング終点検出方法及び分類器 |
WO2020166295A1 (ja) | 2019-02-12 | 2020-08-20 | Sppテクノロジーズ株式会社 | 基板昇降異常検出装置 |
WO2020179729A1 (ja) | 2019-03-04 | 2020-09-10 | Sppテクノロジーズ株式会社 | 基板処理装置の製造プロセス判定装置、基板処理システム、基板処理装置の製造プロセス判定方法、学習モデル群、学習モデル群の生成方法及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP2023006341A (ja) | 2023-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6680714B2 (ja) | ワイヤ放電加工機の制御装置及び機械学習装置 | |
US8992721B2 (en) | Plasma processing apparatus | |
KR101066973B1 (ko) | 플라즈마처리장치 | |
WO2020179729A1 (ja) | 基板処理装置の製造プロセス判定装置、基板処理システム、基板処理装置の製造プロセス判定方法、学習モデル群、学習モデル群の生成方法及びプログラム | |
US6590179B2 (en) | Plasma processing apparatus and method | |
US6826489B2 (en) | Fault classification in a plasma process chamber | |
US10510519B2 (en) | Plasma processing apparatus and data analysis apparatus | |
CN111999090A (zh) | 一种车用空调下线检测装置和方法 | |
JP7041776B1 (ja) | 基板処理装置のプロセス判定装置、基板処理システム、基板処理装置のプロセス判定方法、学習モデルの生成方法及びプログラム | |
KR20100113852A (ko) | 반도체 소자 제조 공정의 최적 센서 선정 방법 | |
WO2022004419A1 (ja) | 情報処理方法および情報処理装置 | |
JP7041773B1 (ja) | 基板処理装置のプロセス判定装置、基板処理システム、基板処理装置のプロセス判定方法、学習モデルの生成方法及びプログラム | |
JP7176143B2 (ja) | 基板処理装置のプロセス判定装置、基板処理システム、基板処理装置のプロセス判定方法、学習モデル群、学習モデル群の生成方法及びプログラム | |
US11289313B2 (en) | Plasma processing apparatus | |
JP6761910B1 (ja) | エッチング終点検出装置、基板処理システム、エッチング終点検出方法及び分類器 | |
JP2009010370A (ja) | 半導体処理装置 | |
KR100524472B1 (ko) | 반도체공정장치 및 공정진단방법 | |
JP2005051269A (ja) | 半導体処理装置 | |
JP5096919B2 (ja) | プラズマ加工システムのコンピュータ用データ表示技術 | |
JP7331750B2 (ja) | 製造装置監視システムおよびそれを用いた半導体装置の製造方法 | |
JP7290484B2 (ja) | 異常検知装置、異常検知システム、及び異常検知方法 | |
TW202142978A (zh) | 基板處理裝置之製造程序判定裝置、基板處理系統、基板處理裝置之製造程序判定方法、學習模型群、學習模型群之生成方法及程式 | |
US20100063610A1 (en) | Method of process modules performance matching | |
KR20170130674A (ko) | 공정 평가 방법 및 그를 포함하는 기판 제조 장치의 제어 방법 | |
IE20020107A1 (en) | Fault classification in a plasma process chamber |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210630 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220111 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220311 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7041776 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |