JP7034723B2

JP7034723B2 - 化合物半導体基板の製造方法

Info

Publication number: JP7034723B2
Application number: JP2018004747A
Authority: JP
Inventors: 典子大森; 浩司大石; 芳久阿部; 純小宮山
Original assignee: Coorstek KK
Current assignee: Coorstek KK
Priority date: 2018-01-16
Filing date: 2018-01-16
Publication date: 2022-03-14
Anticipated expiration: 2038-01-16
Also published as: JP2019125672A

Description

本発明は、特に、転位の密度分布を最適化することで、より効果的にリーク電流の抑制効果を向上させることのできる化合物半導体基板に関する。

化合物半導体、一例として窒化ガリウム（ＧａＮ）を、例えば、シリコン（Ｓｉ）からなる異種基板上に積層させた窒化物半導体基板では、ＳｉとＧａＮとの格子定数の違いにより転位が窒化物半導体層中に発生する。

特に、窒化物半導体基板を用いたパワーデバイス（高移動度電界効果トランジスタ（ＨＥＭＴ）等）においては、積年の技術課題である縦方向のリーク電流の抑制（縦耐圧の向上）があり、この効果的な対策として、転位を減らす、あるいは、転位の形態を制御する技術も知られている。

特許文献１には、化合物半導体をエピタキシャル成長させることが可能な基板を用意する工程と、前記基板の表面上に化合物半導体をエピタキシャル成長させて転位を含む可能性を有するバッファ領域を得る工程と、前記バッファ領域の表面上に前記バッファ領域と異なる化合物半導体をエピタキシャル成長させ、前記バッファ領域の表面よりも平坦性の悪い表面を有し且つその表面に転位の延びる方向を屈折させることができる多数の突出部を有している転位屈折領域を得る工程と、前記転位屈折領域の表面上に前記転位屈折領域と異なる化合物半導体をエピタキシャル成長させ、前記転位屈折領域の表面よりも平坦性が良く且つ前記転位屈折領域よりも転位密度が小さい表面部分を有している平坦化領域を得る工程とを備えている半導体基体の製造方法が開示されている。

特許文献２には、Ｓｉ単結晶基板の一主面上に窒化物からなる複数のバッファ層を介して窒化物半導体の活性層が形成されており、前記バッファ層は少なくとも前記活性層と接する層の炭素濃度が１Ｅ＋１８ａｔｏｍｓ／ｃｍ³以上１Ｅ＋２０ａｔｏｍｓ／ｃｍ³以下であること、前記バッファ層と前記活性層の界面領域において全転位密度に対するらせん転位密度の比が０．１５以上０．３以下であること、さらに前記バッファ層と前記活性層の界面領域における前記全転位密度が１５Ｅ＋９ｃｍ^-2以下であること、好ましくは、バッファ層と活性層の界面領域における全転位密度が、１．２Ｅ＋９ｃｍ^-2以上１５Ｅ＋９ｃｍ^-2以下である窒化物半導体基板が開示されている。

特開２００４－３４９３８７号公報特開２０１３－８０７７６号公報

特許文献１記載の技術では、転位屈折領域を設ける必要があり、製造コストの増加や、積層構造の設計自由度が制限される、といった不都合が生じていた。

特許文献２記載の技術は、らせん転位密度の含有率を適切化して、各種電気特性向上または基板の反り低減を図るものであるが、縦方向のリーク電流の抑制に関しては、その効果は必ずしも十分といえるものではなかった。

本発明は、上記に鑑み、縦方向のリーク電流の抑制効果を簡易かつ効果的に発揮できる化合物半導体基板の提供を目的とする。

本発明の化合物半導体基板の製造方法は、下地基板上にいずれも化合物半導体からなるバッファー層および動作層が順次積層された化合物半導体基板であって、
前記バッファー層は、前記下地基板と接して単層の第一初期層と単層の第二初期層とがこの順で積層された初期バッファー層と、前記初期バッファー層上に、層厚が２ｎｍ以上４０ｎｍ以下で互いに組成の異なる少なくとも２種類の単層からなる複層が３回以上繰り返して積層された多層バッファー層とを含んだものであり、前記第二初期層に接して形成された前記多層バッファー層を第一多層バッファー層、前記第一多層バッファー層上に層厚５０ｎｍ以上の単層の中間層を介して形成された前記多層バッファー層を第二多層バッファー層、前記第二初期層と前記第一多層バッファー層との界面を第一界面、および、前記中間層と前記第二多層バッファー層との界面を第二界面、としたときに、前記第一界面に対する前記第二界面のらせん転位密度の減少率が５０％以上であり、前記第一多層バッファー層を前記第二多層バッファー層の成膜温度より高い温度で成膜することを特徴とする。

かかる構成を有することで、縦方向のリーク電流の抑制効果を簡易かつ効果的に発揮できる。この効果は、下地基板がシリコン単結晶、バッファー層および動作層がガリウム系窒化物半導体で構成される化合物半導体基板において、より効果的である。

本発明によれば、縦方向のリーク電流の抑制効果を簡易かつ効果的に発揮できる化合物半導体基板の提供が可能となる。

本発明に係る化合物半導体基板の一態様を示す断面概略図。実施例１で転位をカウントした際に用いた断面ＴＥＭ像。

以下、図面を参照しながら、本発明を詳細に説明する。本発明に係る化合物半導体基板は、下地基板上にいずれも化合物半導体からなるバッファー層および動作層が順次積層された化合物半導体基板であって、前記バッファー層は、前記下地基板と接して単層の第一初期層と単層の第二初期層とがこの順で積層された初期バッファー層と、前記初期バッファー層上に、層厚が２ｎｍ以上４０ｎｍ以下で互いに組成の異なる少なくとも２種類の単層からなる複層が３回以上繰り返して積層された多層バッファー層とを含んだものであり、前記第二初期層に接して形成された前記多層バッファー層を第一多層バッファー層、前記第一多層バッファー層上に層厚５０ｎｍ以上の単層の中間層を介して形成された前記多層バッファー層を第二多層バッファー層、前記第二初期層と前記第一多層バッファー層の界面を第一界面、および、前記中間層と前記第二多層バッファー層の界面を第二界面としたときに、前記第一界面と前記第二界面のらせん転位密度の減少率が５０％以上である。

図１は、本発明に係る化合物半導体基板の一態様を示す断面概略図である。ここでは、ＨＥＭＴ構造を用いて説明する。すなわち、化合物半導体基板Ｚとして、下地基板Ｓの一主面上に、バッファー層Ｂが積層され、その上に、動作層Ｇ（ここでは電子走行層１０、電子供給層１１、キャップ層１２からなる積層構造）が形成されている。

なお、本発明で示す概略図は、説明のために形状を模式的に簡素化かつ強調したものであり、細部の形状、寸法、および比率は実際と異なる。また、同一の構成については符号を省略、さらに、説明に不要なその他の構成は記載していない。

下地基板Ｓは、Ｓｉの他に、炭化ケイ素（ＳｉＣ）、サファイア（Ａｌ₂Ｏ₃）、窒化アルミニウム（ＡｌＮ）、ＧａＮ等が挙げられる。また、単一材料で構成されたもの、異種材料で構成されたもの、のいずれでもよく、面方位やドーパント濃度、オフ角等の構成も任意に設定できる。

化合物半導体としては、Ｇａ、アルミニウム（Ａｌ）、インジウム（Ｉｎ）等の１３族元素と、窒素（Ｎ）またはヒ素（Ａｓ）等の１５族元素との組み合わせからなる化合物、または、炭化ケイ素（ＳｉＣ）などの公知の材料を広く適用でき、特に制限されない。

バッファー層Ｂは、化合物半導体層が複数積層された構造であり、用途や目的に応じて、その構造は公知の手法を適用できるが、例えば、特許文献２に記載されるような、最初に適切な初期層を形成した後、１層以上で組成や不純物濃度が互いに異なる化合物半導体層を積層するものが好適といえる。

動作層Ｇは、デバイスとして機能する層、およびこの層の上に付帯する各種の層を総称したものである。図１に示すＨＥＭＴでは、電子走行層１０、電子供給層１１、キャップ層１２が動作層Ｇに相当する。

化合物半導体基板Ｚは、下地基板Ｓ上にバッファー層Ｂと、動作層Ｇとが形成されたものであれば、特に構造や用途に制限はないが、高周波化、高耐圧化が可能なパワーデバイス用として特に好適といえる。

らせん転位密度の算出は、以下の要領で行う。すなわち、化合物半導体基板の主面中央部において、ＦＩＢ（Focused Ion Beam）法で作製した断面ＴＥＭ観察用試料を用いて、透過型電子顕微鏡（Transmission Electron Microscope;ＴＥＭ）のウィークビーム法で観察して断面画像を取得する。そして、当該画像から、厚さ方向における任意の箇所で画像幅の線分（好適には、各層の界面）上に存在するらせん転位をカウントして、これを断面ＴＥＭ試料の厚さから面積換算する。

本発明では、図１に示すようなバッファー層構造を用いる。なお、下地基板Ｓと化合物半導体からなるバッファー層との界面近傍で、らせん転位密度が急激に減少する効果が得られるのであれば、図１のようにバッファー層を複数層からなる構造にする必要はないが、らせん転位密度の減少効果を有意差が出るレベルで確認できること、効果の出る製造条件を比較的把握しやすいこと、等の理由で、図１の構造が好ましい。

まず、初期バッファー層１０は、下地基板Ｓと接して単層の第一初期層１１と単層の第二初期層１２がこの順で積層されたものである。なお、初期バッファー層１０の構造自体は公知である。

らせん転位密度の減少率を判断する場合、成長初期の転位カウントは、下地基板Ｓと第一初期層の界面で発生したらせん転位を観察するのが良い。しかし、当該界面のらせん転位のみを観察してらせん転位密度を正確に求めることは、実用上困難であるので、本発明では、観察がしやすく、かつ、転位発生初期の高いらせん転位密度が適切に表現されていると判断される、初期バッファー層１０が形成された時点でのらせん転位を対象とする。

初期バッファー層１０が第一初期層１１だけで構成されている場合、所望の耐圧や平坦性を得るためにはかなり厚いものにする必要があり、そうすると、クラックの発生が懸念される。

初期バッファー層１０上に、層厚が２ｎｍ以上４０ｎｍ以下で互いに組成の異なる少なくとも２種類の単層からなる複層が３回以上繰り返して積層された多層バッファー層が形成されている。図１では、第一多層バッファー層ｍ１、第二多層バッファー層ｍ２がこれに相当する。

多層バッファー層自体も、公知の態様が適用できる。ここでは、一層当たりの層厚を２ｎｍ以上４０ｎｍ以下とすることで、らせん転位低減効果を効果的に得る。２ｎｍ未満では層の平坦性に難が生じ、４０ｎｍ超ではらせん転位低減効果が十分に得られない。

互いに組成の異なる少なくとも２種類の単層からなる複層が３回以上繰り返して積層されることで、らせん転位密度の低減や表面の平面化が効果的になされた多層バッファー層の構造が得られる。ここで、複層とは、互いに組成の異なる２層を交互に繰り返したものだけでなく、互いに組成の異なる３層以上の層を積層したものも含む。

また、上記の繰り返し回数も、公知の技術が適用できるが、らせん転位密度の低減効果の点で、最低でも複層が３回以上繰り返して積層される。繰り返し回数の上限は、基板全体の反り、化合物半導体の層厚の制限や、製造コスト等を勘案して決定され、特に制限はないが、通常は４～５０回、好適には８～２０回である。

そして、第二初期層１２に接して形成された多層バッファー層を第一多層バッファー層ｍ１、第一多層バッファー層ｍ１上に層厚５０ｎｍ以上の単層の中間層２０を介して形成されたものが第二多層バッファー層ｍ２である。

本発明では、下地基板Ｓから最も近い距離にある多層バッファー層を第一多層バッファー層ｍ１としている。この第一多層バッファー層ｍ１で、まず、らせん転位密度が大幅に低減されるが、ここでらせん転位密度をどれだけ減少させられるかで、本発明の効果が得られるか否かが決定される。

ところで、バッファー層に多層構造を用いるとき、繰り返し回数をあまり多くすること、言い換えると、多層構造の厚さをあまり厚くすると、前述のような不具合（特に基板全体の反り増大）が懸念されるので、図１に示すように、多層バッファー層をある程度積層したら、一旦厚い中間層２０を介して、再度新たな多層バッファー層を形成するとよい。

中間層２０は、単層の化合物半導体で構成され、その層厚は、多層構造で用いられる各層の中で最も厚いものよりさらに厚くする。このようにすることで、基板全体の反り制御性を向上させる。そのため、中間層２０の層厚は５０ｎｍ以上とする。なお、上限は格別制限されないが、前述の、基板全体の反り、化合物半導体の層厚の制限や、製造コスト等を勘案して決定され、おおむね３００ｎｍとする。

なお、本発明では、第一多層バッファー層ｍ１、中間層２０、第二多層バッファー層ｍ２を最低でも一組有していればよい。そして、第二多層バッファー層ｍ２の上に、更に、単層の中間層２０を介した第三、第四、更にはこれ以上の多層バッファー層が繰り返し形成されたものであってもよい。

前記第二初期層と前記第一多層バッファー層との界面を第一界面、前記中間層と前記第二多層バッファー層の界面を第二界面、としたときに、前記第一界面と前記第二界面のらせん転位密度の減少率は５０％以上である。

図２に、実施例１でらせん転位をカウントした際に用いた断面ＴＥＭ像を示す。ここで、図中のｘ１が第一界面、ｘ２が第二界面である。

らせん転位密度は画像からカウントするので、下地基板Ｓの界面、多層バッファー層ｍ１，ｍ２の界面は、非常に画像が見づらく、カウントしにくい。そのため、当該界面から、所定の厚さを有する単層を介した一つ上に位置する界面を、らせん転位カウント箇所として選択する。

本発明の特徴は、上記の通り、下地基板とバッファー層の界面からさほど離れていない領域で、らせん転位密度を急激に低下させることにある。

図１に示す形態において、下地基板Ｓに導電性のものを用いた場合における化合物半導体層の厚さ方向の耐圧としては、下地基板Ｓを接地して動作層Ｇ側に正の電圧を印加する電界方向の耐圧が、デバイス応用的には重要となる。この際のリーク電流を抑制するための主要因は、下地基板と化合物半導体層との仕事関数差によって界面に生じるショットキーバリアである。界面付近の電界強度が等しい場合、ショットキーバリアの高さが高いほど、リーク電流の抑制を図ることができる。従来技術のバッファー層の高抵抗化がもたらすリーク低減は、ショットキーバリア部分にかかる電界強度を弱め、結果としてリーク電流を減らす効果を生み出している。一方、本発明においては、ショットキーバリア高さをより高く保つことを念頭に検討を行った。

ショットキーバリア高さは種々の要因により、物性で決まるべき理想値から低下するのが一般的である。特に下地基板と化合物半導体層との界面に欠陥が存在すると、欠陥がキャリアをトラップし、フェルミレベルのピニング効果により化合物半導体層側の空乏化を妨げると同時に実効的なショットキーバリア高さが下がり、結果、リーク電流が増加することが知られている。

ヘテロエピタキシャル成長においては界面には高密度のミスフィット転位が発生し、上記界面欠陥によるショットキーバリア高さの低下は避けられない。そこで本発明においては、界面近傍の欠陥密度をできるだけ低くすること、すなわち界面で発生したミスフィット転位をできるだけ速やかに減少させることに着目した結果、縦方向のリーク電流が抑制できることを見出した。この抑制のメカニズムは、ショットキーバリア高さの低下を最小限にとどめられたためと推定する。

本発明は、下地基板Ｓがシリコン単結晶、バッファー層Ｂおよび動作層Ｇがガリウム系窒化物半導体で構成されると、よりその効果が発揮される。Ｓｉの格子定数は０．５４３ｎｍ、ＧａＮの格子定数は０．３１８９ｎｍ（ａ軸）であり、Ｓｉ基板上にＧａＮ層を積層する場合、下地基板ＳにＳｉＣ、Ａｌ₂Ｏ₃を用いた場合よりも格子定数の差は大きいので、転位の多発は不可避である。

この転位密度を低減する技術も多数存在するが、これらを駆使したとしても、下地基板Ｓと動作層Ｇの間に介在するバッファー層Ｂには、どうしても所定の密度で転位が残る。これに対して、本発明では、化合物半導体層の全体的な転位密度を低減する従来のアプローチとは異なる着眼点、すなわち、界面付近の転位密度のプロファイルを制御することのみで、縦方向のリーク電流を、顕著とまでは言えないものの、有意に低減できる。

本発明では、らせん転位密度が５０％以上減少したときにリーク電流がより低減した、とする。下地基板Ｓと化合物半導体層との格子定数差の大小が、この閾値に影響する可能性はあるが、おおむね界面で発生したらせん転位密度の半分以下であれば、本発明の効果は発揮されるといえる。より好ましくは、５６％以上減少である。

本発明の化合物半導体基板を得るための、好適な一製造方法としては、バッファー層Ｂを気相成長法で成膜する際に、少なくとも第一多層バッファー層ｍ１の成膜温度を第２多層バッファー層ｍ２の成膜温度より高くするというものである。

成膜温度の絶対値に明確な意義があるかまでは、十分な解析が進んでいないが、成膜温度を上げると結晶品質が向上し、電気的にドナーライクの働きをするらせん転位が減少する。しかし同時にドナーを補償する不純物炭素の濃度も減少するため、結晶品質と不純物炭素濃度とのバランスが重要となる。このバランスを考え、結晶品質の向上の方がリーク電流低減に大きく寄与する温度条件であればよい。成膜温度を上げると結晶品質が向上し、らせん転位が減少する理由としては、高い成膜温度では、横方向成長が促進され、それに伴い転位が曲がることによって、転位同士が対消滅するためと考えられる。

以上の通り、本発明によれば、縦方向のリーク電流の抑制効果を簡易かつ効果的に発揮できる。

以下、本発明を実施例に基づいて具体的に説明するが、本発明は、下記実施例により制限されるものではない。

［実施例１］
下地基板Ｓとして、ｐタイプで、結晶面方位（１１１）、６インチＳｉ単結晶基板を公知の基板洗浄方法で清浄化した後、ＭＯＣＶＤ装置内にセットして、装置内をキャリアガスで置換後昇温し、１０００℃×１５分間、水素１００％雰囲気で保持する熱処理を行い、シリコン単結晶表面の自然酸化膜を除去した。

次に、初期バッファー層１０として、原料ガスにトリメチルアルミニウム（ＴＭＡ）、アンモニア（ＮＨ₃）を用い、厚さ７０ｎｍのＡｌＮからなる第一初期層１１を、成長温度１０００℃で気相成長させた。前記第一初期層１１の上に、第二初期層１２として、原料ガスにトリメチルガリウム（ＴＭＧ）、ＴＭＡ、ＮＨ₃を用い、第一初期層１１と同程度の炭素濃度を有し、厚さ３３０ｎｍのＡｌ_0.1Ｇａ_0.9Ｎ層を成長温度１１７０℃、成膜圧力６０ｈＰａで気相成長させて積層した。

次に、第一多層バッファー層ｍ１として、ＴＭＧ、ＴＭＡ、ＮＨ₃を用い、層厚５ｎｍのＡｌＮ層と層厚３０ｎｍのＧａＮ層とを交互に８回形成した。この時の成膜温度は１１７０℃、成膜圧力６０ｈＰａとした。さらに、中間層２０として、２５０ｎｍのＧａＮ層を２５０ｎｍ積層した。

第二多層バッファー層ｍ２は前記第一多層バッファー層ｍ１と同様にして積層し、前記中間層２０と同じ層をさらにその上に形成した。このようにして、計六つの化合物の組成からなる多層バッファー層＋中間層の組み合わせを形成した。以上、初期バッファー層１０も含めて、バッファー層Ｂとした。

その後、動作層Ｇとして、厚さ１４００ｎｍのＧａＮ単結晶からなる電子走行層１０１と、その上に、厚さ２０ｎｍのＡｌ_0.2Ｇａ_0.8Ｎ単結晶からなる電子供給層１０２と、更に、厚さ２ｎｍのＧａＮ単結晶からなるキャップ層１０３を成膜した。以上の様にして、実施例１の評価用窒化物半導体基板を作製した。

［比較例１］
第一多層バッファー層ｍ１を、成長温度１１４０℃、成膜圧力６０ｈＰａで気相成長させて積層したこと以外は、実施例１と同等の条件にて、比較例１の評価用窒化物半導体基板を作製した。

［実施例２］

第一多層バッファー層ｍ１として、ＴＭＧ、ＴＭＡ、ＮＨ₃を用い、層厚５ｎｍのＡｌＮ層と層厚３０ｎｍのＡｌ_0.15Ｇａ_0.85Ｎ層を交互に８回形成した。さらに、中間層２０として、Ａｌ_0.15Ｇａ_0.85Ｎ層を２５０ｎｍ積層した。なお、第二多層バッファー層ｍ２は前記ｍ１と同様にした。

第一多層バッファー層ｍ１を、成長温度１１８０℃、成膜圧力６０ｈＰａで気相成長させて積層したこと以外は、実施例１と同等の条件にて、実施例２の評価用窒化物半導体基板を作製した。

［比較例２］
第一多層バッファー層ｍ１を、成長温度１１５５℃、成膜圧力６０ｈＰａで気相成長させて積層したこと以外は、実施例２と同等の条件にて、比較例２の評価用窒化物半導体基板を作製した。

［評価１～らせん転位密度］
汎用のＴＥＭを用いたウィークビーム法により、らせん転位密度を求めた。評価用窒化物半導体基板の主面中央部において、ＦＩＢ法で断面ＴＥＭ観察用試料を作製し、下地基板Ｓとバッファー層Ｂの界面から動作層Ｇにかけて径方向約３０００ｎｍ×厚さ方向約５０００ｎｍの範囲を観察した画像を取得し、前記界面から厚さ方向にほぼ等間隔で１０ポイントを選択し、各ポイントにおける画像幅のライン上に存在するらせん転位の本数をカウントし、面積換算することでらせん転位密度（本／ｃｍ²）とした。

なお、らせん転位密度は各ポイントで面積換算するので、断面ＴＥＭ試料の厚さを知る必要がある。そのため、任意の厚さの断面ＴＥＭ試料を作製することができるＦＩＢ法で作製することが望ましいといえる。

［評価２～縦方向のリーク電流］
各評価用窒化物半導体基板から、基板主面の中央部から基板端部にかけて幅２ｍｍの短冊状の試験片をそれぞれ劈開して切り出した。次に、この試験片のキャップ層１０３および電子供給層１０２、および電子走行層１０１の一部を、ドライエッチングにより除去した。この状態で、ドライエッチングで露出した面に１０ｍｍ²のＡｕ電極を真空蒸着してショットキー電極として形成し、市販のカーブトレーサを用いて、Ｓｉ単結晶基板側と通電してＩ－Ｖ特性を測定して、６００Ｖでの電流値を比較した。

以上、実施例１，２、および、比較例１，２の評価結果を、表１にまとめて示す。

実施例１と比較例１との対比では、らせん転位密度の減少率については、実施例１が６０％、比較例１が４８％、実施例１と比較例１の減少率の差は１２％であった。

実施例２と比較例２との対比では、らせん転位密度の減少率については、実施例２が５６％、比較例２が４４％であった。実施例２と比較例２の減少率の差は１２％であった。

すなわち、同一構造同士で比較した場合、バッファー層Ｂの成膜温度が高く、らせん転位密度の減少率が５０％以上と大きい実施例１および実施例２の方が、バッファー層Ｂの成膜温度が低く、らせん転位密度の減少率が５０％未満と小さい比較例１および比較例２よりも、リーク電流が抑制されていることがわかった。

また、実施例２は、らせん転位密度の減少率が実施例１より小さいが、リーク電流は実施例２の方が実施例１よりも小さい。これは多層バッファー層および中間層がＡｌＧａＮである実施例２の方が、多層バッファー層および中間層がＧａＮである実施例１よりもリーク電流の抑制効果が高いためと考えられる。

同様に比較例２と比較例１とを比べると、らせん転位密度の減少率は比較例２の方が比較例１よりも小さいが、多層バッファー層および中間層がＡｌＧａＮである比較例２の方が、多層バッファー層および中間層がＧａＮである比較例１よりもリーク電流が小さい。

このことから、多層バッファー層および中間層がＡｌＧａＮの場合は、ＧａＮの場合よりもリーク電流は抑えられ、これに加えて、第一界面から第二界面にかけてのバッファー層初期でのらせん転位密度の減少率が５０％以上と大きいことで、リーク電流の抑制効果がより高くなることがわかった。

Ｚ化合物半導体基板
Ｓ下地基板
Ｂバッファー層
１０初期バッファー層
１１第一初期バッファー層
１２第二初期バッファー層
ｍ１第一多層バッファー層
ｍ２第二多層バッファー層
２０中間層
ｘ１第一界面
ｘ２第二界面
Ｇ動作層
１０１電子走行層
１０２電子供給層
１０３キャップ層

Claims

下地基板上にいずれも化合物半導体からなるバッファー層および動作層が順次積層された化合物半導体基板であって、
前記バッファー層は、前記下地基板と接して単層の第一初期層と単層の第二初期層とがこの順で積層された初期バッファー層と、前記初期バッファー層上に、層厚が２ｎｍ以上４０ｎｍ以下で互いに組成の異なる少なくとも２種類の単層からなる複層が３回以上繰り返して積層された多層バッファー層とを含んだものであり、
前記第二初期層に接して形成された前記多層バッファー層を第一多層バッファー層、
前記第一多層バッファー層上に層厚５０ｎｍ以上の単層の中間層を介して形成された前記多層バッファー層を第二多層バッファー層、前記第二初期層と前記第一多層バッファー層との界面を第一界面、および、前記中間層と前記第二多層バッファー層との界面を第二界面、としたときに、前記第一界面に対する前記第二界面のらせん転位密度の減少率が５０％以上であり、
前記第一多層バッファー層を前記第二多層バッファー層の成膜温度より高い温度で成膜することを特徴とする化合物半導体基板の製造方法。
前記下地基板がシリコン単結晶、前記バッファー層および前記動作層がガリウム系窒化物半導体で構成されることを特徴とする請求項１記載の化合物半導体基板の製造方法。