JP7034203B2 - フレーム同期システム、フレーム同期回路及びフレーム同期方法 - Google Patents

フレーム同期システム、フレーム同期回路及びフレーム同期方法 Download PDF

Info

Publication number
JP7034203B2
JP7034203B2 JP2020074614A JP2020074614A JP7034203B2 JP 7034203 B2 JP7034203 B2 JP 7034203B2 JP 2020074614 A JP2020074614 A JP 2020074614A JP 2020074614 A JP2020074614 A JP 2020074614A JP 7034203 B2 JP7034203 B2 JP 7034203B2
Authority
JP
Japan
Prior art keywords
signal
frame
frame synchronization
symbol
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020074614A
Other languages
English (en)
Other versions
JP2021175005A (ja
Inventor
靖行 遠藤
公昭 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Original Assignee
NTT Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp filed Critical NTT Electronics Corp
Priority to JP2020074614A priority Critical patent/JP7034203B2/ja
Priority to PCT/JP2021/015135 priority patent/WO2021215286A1/ja
Priority to US17/996,275 priority patent/US12113888B2/en
Priority to CN202180029580.5A priority patent/CN115516816A/zh
Publication of JP2021175005A publication Critical patent/JP2021175005A/ja
Application granted granted Critical
Publication of JP7034203B2 publication Critical patent/JP7034203B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal
    • H04J3/0608Detectors therefor, e.g. correlators, state machines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/06Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0614Systems characterised by the synchronising information used the synchronising signal being characterised by the amplitude, duration or polarity
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • H04J3/1652Optical Transport Network [OTN]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0075Arrangements for synchronising receiver with transmitter with photonic or optical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、データ通信におけるフレーム同期システム、フレーム同期回路及びフレーム同期方法に関する。
コヒーレント光通信では、受信側において、タイミングの正確な同期により伝送特性の補償を行い大容量化を図っており、現状では、100Gbps以上の伝送を可能としている。タイミング同期においては、受信信号のフレーム毎に予め挿入されたフレーム同期パターンが使用され、この同期パターンを正確にかつ高速に検出できるかが大容量化の性能を左右する。
また、光通信では、波長分散、偏波分散、並びに信号対雑音比の劣化等でシンボル誤り率が高くなり伝送特性が劣化するので、このような状態においても正確に同期パターンを検出することが重要である。特に、更なる大容量化が進むシステム(例えば、1Tbps以上)では、誤り率が大きい状態においても、確実に同期パターンを検出し、より高速にかつ高精度にフレーム同期を確立することが重要である。
光通信においては、一般的には、信号が受信された場合、時間軸上で、受信側で用意した固定パターンとその受信信号との相関をとることで、フレーム同期が行われる。信号パターンが一致すると相関値は最大となる。なお、光通信のように、2つの偏波が利用される場合は、それぞれに独立して相関が取られる。
このような同期方法では、誤り率が増加した状態では、誤って同期を検出する確率が多い。検出した同期が誤りと判定されると、再度同期を確立する処理を行う。そのため、誤り率が高い程、再度同期を確立し直す回数は増える。このような状態では、最終的に正しい同期が確立されるまでに時間を要することとなる。従って、誤り率が高い状態においても、高速に確実な同期が確立できる同期方法が望まれている。
特許文献1には、時間領域で少なくとも1ビットの光信号を送信しないことでフレームパタンを生成し、受信側で分割されたフレームと同じビット位置のデータを積算することでヒストグラムを生成し、そのヒストグラムからフレームパタンの位置を検出する方法が開示されている。この方法は、コヒーレント光通信が行われる以前の光通信システムに関連し、光信号のオン/オフにより通信を行う光パルス伝送に対するものである。積算は、光信号のオン/オフを0/1データとして判定した後に行われる。この方法では、誤り率が低い状態では、データの判定結果の信頼性が高くなるため、比較的確実に同期を確立することができる。しかし、誤り率が増加した状態では、誤って同期を検出する確率が高くなるという問題がある。
特許文献2には、ペイロード領域の平均光強度より小さく設定されている同期用信号パターンを用いてフレーム同期を行う光通信システムが開示されている。このフレーム同期の方法では、受信ビット列から同期用信号パターンを検出しフレームの頭出しを行う。この場合、同期用信号パターンの平均光強度をペイロード領域のそれよりも小さく設定しているので、同期用信号パターンの非線形歪を小さくでき、正しいフレームの頭出しが可能となる。しかし、同期用信号パターンは、S/Nが大きく劣化することがない状態で検出可能であることが必要である。
特許文献3のフレーム同期装置では、受信信号と同期パターンのシンボル毎のIQ平面上の距離の平均値が最小となるパターンを検出することにより同期パターンを検出している。コヒーレント光通信において、受信シンボル誤り率が高い場合においても、正しく同期状態を判定することができる。
特開2009-218744号公報 特開2016-019030号公報 特開2019-213218号公報
しかしながら、上述した従来のフレーム同期の方法では、以下のような課題がある。特許文献1は、誤り率が劣化した状態では、誤同期確率が高くなり、1Tbps以上の伝送レートの高速化における同期方法として使用することはできない。特許文献2のフレーム同期方法では、S/Nが大きく劣化した状態では同期用信号パターンの検出が難しくなり、同様にして、1Tbps以上の高速化における同期方法としては使用できない。また、特許文献3のフレーム同期方法では、より誤り率が高い状態では誤同期が増え、1Tbps以上の高速化での使用は難しい。ここで、上述した1Tbpsは、高速な伝送レートの度合いを示す指標の一例である。例えば、500Gbps以上という条件も高速な伝送レートに含まれる。
このように、従来のフレーム同期の方法では、伝送レートが高速になると、誤り率が大きい状態では誤って同期を検出してしまう誤同期確率が増える。誤同期確率が高くなると、正しい検出が行われるまで同期処理を繰り返すため、同期までに多くの時間を要するという問題があった。
本発明は、上記課題を解決するためになされたものであり、伝送レートが高速の場合においても、誤同期確率を少なくしてフレーム同期までの時間を短縮するフレーム同期システムを提供することにある。
上述したような課題を解決するために、本発明のフレーム同期システムは、第1のフレーム同期信号と第1のペイロード信号を含む第1のフレーム信号を複数含むフレーム信号を生成するフレーム信号生成回路であって、前記第1のフレーム同期信号は、少なくとも1つのシンボルから成り、前記第1のペイロード信号よりも平均振幅が低く設定され、IQ平面上の任意のパターンを構成するフレーム信号生成回路と、前記フレーム信号生成回路で生成された前記フレーム信号を光伝送路を介して前記IQ平面上の座標値として受信し、受信信号から前記第1のフレーム同期信号を検出するフレーム同期回路であって、前記受信信号を前記第1のフレーム信号のシンボル長さのフレームに分割し、分割された複数の前記フレームの同じシンボル位置の信号の前記IQ平面上のI座標及びQ座標の座標値の絶対値を、複数の前記フレームに渡って加算し、その加算結果に基づいて前記フレームにおける特定のシンボルを前記第1のフレーム同期信号と判定するフレーム同期回路とを備える。
上述したような課題を解決するために、本発明のフレーム同期方法は、フレーム信号生成回路とフレーム同期回路を備えたフレーム同期システムにおけるフレーム同期方法であって、第1のフレーム同期信号と第1のペイロード信号を含む第1のフレーム信号を複数含むフレーム信号を生成するフレーム信号生成ステップであって、前記第1のフレーム同期信号は、少なくとも1つのシンボルから成り、前記第1のペイロード信号よりも平均振幅が低く設定され、IQ平面上の任意のパターンを構成するフレーム信号生成ステップと、前記フレーム信号生成回路で生成された前記フレーム信号を光伝送路を介して前記IQ平面上の座標値として受信し、受信信号から前記第1のフレーム同期信号を検出するフレーム同期ステップであって、前記受信信号を前記第1のフレーム信号のシンボル長さのフレームに分割し、分割された複数の前記フレームの同じシンボル位置の信号の前記IQ平面上のI座標及びQ座標の座標値の絶対値を、複数の前記フレームに渡って加算し、その加算結果に基づいて前記フレームにおける特定のシンボル位置のシンボルを前記第1のフレーム同期信号と判定するフレーム同期ステップとを含む。
本発明によれば、伝送レートが高速の場合においても、誤同期確率を少なくしてフレーム同期までの時間を短縮するフレーム同期システムを提供することが可能となる。
図1は、本発明の実施の形態に係るフレーム同期システムの構成例を示す図である。 図2は、本発明の実施の形態に係るフレーム信号生成回路の動作を説明するための図である。 図3は、本発明の実施の形態に係る短フレーム同期信号とペイロード信号の信号点を示す図である。 図4は、本発明の実施の形態に係るフレーム同期回路の構成例を示す図である。 図5は、本発明の実施の形態に係るフレーム同期方法のフローチャートを示す図である。 図6は、本発明の実施の形態に係る短フレーム同期信号の検出方法を説明するための図である。 図7は、本発明の実施の形態に係る累積加算回路の出力を示す図である。 図8は、本発明の実施の形態に係る短フレーム同期検出における誤同期確率の測定結果である。 図9は、本発明の長フレーム同期信号を検出する方法を説明するための図である。
以下、本発明の実施の形態を図面を参照して説明する。但し、本発明は、多くの異なる態様で実施することが可能であり、以下に説明する本願発明の実施の形態に限定して解釈すべきではない。
<本発明の概要>
本発明では、フレーム同期を短フレーム同期と長フレーム同期の2段階で行う。短フレーム信号は、短フレーム同期信号(第1のフレーム同期信号)とペイロード信号(第1のペイロード信号)を含む短いフレーム(第1のフレーム信号)を複数含んで構成される。一方、長フレーム信号(第2のフレーム信号)は、複数の短フレーム信号で構成され、短フレームの所定のシンボルに長フレームの位置を示す長フレーム同期信号(第2のフレーム同期信号)を設定する。
本発明では、短フレーム同期信号は、少なくとも1シンボルで構成し、ペイロード信号と識別するために、ペイロード信号よりも平均振幅が低くなるように設定する。短フレーム同期信号のシンボルの信号点は、予めペイロード信号にランダムなデータを設定して複数のフレームに渡って累積加算を行い、短フレーム同期信号が取りうるシンボルの振幅の累積加算値と比較することにより、ペイロード信号よりも平均振幅が低い信号点を設定することができる。シンボルの振幅を累積加算することは、平均化することと等価であるので、ペイロード信号よりも平均振幅が低い短フレーム同期信号を設定することができる。
受信側では、まず短フレーム同期を確立し、その後長フレーム同期を確立する。まず、短フレーム同期では、受信信号を短フレームのシンボル長の複数のフレームに分割し、分割されたフレームのシンボル毎に各シンボルの振幅の絶対値を複数フレームに渡って累積的に加算する。短フレーム同期信号は、ペイロード信号よりも平均振幅が低くなるように設定されているので、この累積加算した結果に基づいて、短フレームの幅の中で特定のシンボルを短フレーム同期信号と判定することができる。
例えば、短フレームが1シンボルの場合、累積加算した結果が最小値となるシンボルが短フレーム同期信号となる。各シンボルの振幅を複数のフレームに渡って累積加算することは、平均化することと等価であるので、各シンボルの振幅を累積加算した結果を比較することで、ペイロード信号よりも平均振幅が低い短フレーム同期信号を検出することができる。
ここで、累積加算を行う振幅は、IQ平面のI座標及びQ座標の値の絶対値である。これらの値は、「0」や「1」のデータとして判定する前のデータであり、信頼性を示す情報(尤度情報)が付加された状態での値である。次に、長フレーム同期では、短フレーム毎に、長フレーム同期パターンと照合(相互相関同期)することで、長フレーム同期信号を検出して長フレーム同期を確立する。
短フレーム同期では、ペイロード信号よりも平均振幅が低くなるように設定されたIQ平面のI座標及びQ座標を用いる。I座標及びQ座標の値を累積加算するという簡易な方法で平均的な振幅値を観測できるので、確実にかつ安定した同期パターンの検出を行うことができる。また、「0」や「1」のデータとして判定する前の信頼性が付加された状態のIQ平面の座標値を用いることで、誤り率が劣化した状態においても、高い信頼性で短フレーム同期信号を検出できる。
さらに、長フレーム同期は、長フレームを構成する複数の短フレーム単位で同期信号の検出を行うため、従来のように、全てのシンボルにおいて1シンボルずつシフトして相関をとる場合に比べて、同期確立までの時間を大幅に短縮することができる。
<フレーム同期システム>
図1は、本発明の実施の形態に係るフレーム同期システムの構成例を示す図である。フレーム同期システム1の送信側は、送信信号処理回路10、フレーム信号生成回路20、及び光送信回路30を備えている。フレーム同期システム1の受信側は、光受信回路40、受信信号処理回路50、及びフレーム同期回路60を備えている。受信側の光受信回路40では、光ファイバ70等の光伝送路を介して送信側で生成されたフレーム信号を受信する。
送信データは、送信信号処理回路10において、水平偏波信号(XI、XQ)及び垂直偏波信号(YI、YQ)に分けられ、それぞれ誤り訂正用符号化やその他の処理が行われる。フレーム信号生成回路20では、水平偏波信号(XI、XQ)及び垂直偏波信号(YI、YQ)それぞれにおいて、送信データに基づいてフレーム信号が生成される。フレーム信号には、フレーム同期を行うためのフレーム同期信号が付加される。フレーム信号は、光送信回路30において光信号に変換されて、水平偏波信号と垂直偏波信号が合成されて光ファイバ70へ供給される。本実施の形態における送信データの伝送速度としては、例えば、数百Gbps~1Tbps以上が想定される。
光ファイバ70を介して受信された受信信号は、光受信回路40に供給される。光受信回路40では、光信号は、水平偏波信号(XI、XQ)と垂直偏波信号(YI、YQ)に分離され、それぞれ光信号から電気信号に変換されて、受信信号処理回路50へ供給される。
ここで、水平偏波信号(XI、XQ)及び垂直偏波信号(YI、YQ)は、それぞれIQ平面上のI成分とQ成分で表される。XIは、水平偏波信号のI成分、XQは、そのQ成分、YIは、垂直偏波信号のI成分、YQは、そのQ成分である。即ち、I成分とQ成分は、受信信号を複素数表現した場合のI座標とQ座標に相当する。
受信信号処理回路50では、伝送中に受信信号に生じた歪に対する補償処理や、復号処理が行われる。補償処理としては、例えば、波長分散補償、偏波分散補償、周波数オフセット補償等を含むことができる。復号処理には、例えば、誤り訂正処理等を含むことができる。
各信号成分、XI、XQ、YI、YQは、フレーム同期回路60に供給され、フレーム同期の確立処理が行われる。このフレーム同期の結果は、受信信号処理回路50における種々の補償処理や復号処理に利用される。
尚、本実施の形態における説明では、光信号は、水平偏波と垂直偏波に分けて伝送する場合について説明しているが、これに限定されず、水平偏波と垂直偏波の何れか片方の偏波の信号だけを伝送する場合にも適用できる。
<フレーム生成回路の動作>
図2は、本発明の実施の形態に係るフレーム信号生成回路20の動作を説明するための図である。図2の例では、水平偏波信号Xと垂直偏波信号Yに対して共通のフレーム同期信号を設定する場合を説明するが、それぞれ異なる態様でフレーム同期信号を設定することも可能である。
また、本実施の形態で記載する「シンボル」とは、コヒーレント光通信の変調方式におけるIQ平面上の信号点(コンステレーション)の変化タイミングを示す。例えば、64QAMでは、6ビット分ごとに信号点を遷移し、この遷移のタイミングがシンボルとなる。即ち、6ビットが1シンボルの周期となる。
図2の例では、短い周期の短フレームと、複数の短フレームからなる長い周期の長フレームが定義されている。短フレームは、1シンボルの短フレーム同期信号(以下、SFS信号という。)と、128シンボルのペイロード信号で構成される。長フレームは、複数の短フレーム、例えば、数百の短フレームで構成される。長フレームの長フレーム同期信号(以下、LFS信号という。)は、例えば、図2に示すように、先頭の短フレームのペイロード信号の一部のデータで構成することができる。
ここで、SFS信号は、ペイロード信号よりも平均振幅が低くなる値に設定される。本実施の形態では、SFS信号として、IQ平面上の信号点のうち、振幅が小さい信号点を使用する。例えば、64QAM信号では、SFS信号として16信号点を使用し、16QAM信号では、SFS信号として4信号点を使用する。フレーム長を短くし、さらに同期信号とペイロード信号との識別を簡易化したことにより、高い誤り率の状況においても、短フレーム同期を確実に行うことができる。
SFS信号は、1シンボルに限定されず、複数のシンボルで構成することもできる。データ伝送の効率化の観点からは、1シンボルの方が好ましいが、SFS信号の複数化によって、同期の確実性を高めることができる。また、SFS信号のシンボル数を適宜選択することにより、同期の確実性と伝送効率の両方を考慮したSFS信号を構成することも可能である。SFS信号を複数のシンボルで構成する場合には、累積加算した結果が他のSFS信号を構成しないシンボルよりも相対的に低い複数の連続したシンボルを検出し、それらのシンボル群をSFS信号と判定すればよい。
LFS信号は、1つの短フレームや複数の短フレームの所定のシンボルで構成することができる。SFS信号と同様に、LFS信号のシンボル数が多い方が同期の確実性を高めることができるが、1つの短フレーム全てをLFS信号として使用することが同期処理上効率的である。
LFS信号を、短フレームのペイロード信号ではなく、複数のSFS信号で構成することも可能である。SFS信号は、単一の信号点ではなく、IQ平面上の複数の信号点を遷移させることができるので、LFS信号を構成しないSFS信号から信号点を遷移させることにより、複数のSFS信号を用いてLFS信号の同期パターンを構成することができる。LFS信号を複数のSFS信号で構成することで、LFS信号を短フレームのペイロード信号として設定する必要がないため、データの伝送効率をさらに向上させることができる。
SFS信号は、従来の位相補償用のパイロット信号(PS)と共用することもできる。レーン識別や伝送路変動補正にも使用可能である。また、LFS信号は、従来の長フレーム同期信号(TS)を設定することも可能である。従来、ペイロード中に、変調方式の異なる位相補償用パイロット信号(PS)や長フレーム同期信号(TS)を挿入していたが、SFS信号により確実な短フレーム同期が確立できるため、異なる変調方式のPSやTSを用いる必要がない。
<短フレーム同期信号の信号点>
図3は、本発明の実施の形態に係る短フレーム同期信号とペイロード信号の信号点を示す図である。図3では、例として64QAMの場合について説明する。64QAMは、IQ平面上に、64個の信号点を有する。図3の例では、SFS信号として、中心の16信号点のみを使用する。一方、ペイロード信号は、全64信号点を使用するので、SFS信号の平均的な振幅は、ペイロード信号の平均的な振幅に比べて低くすることができる。
上述したように、LFS信号を複数のSFS信号で構成することも可能である。図3の例では、SFS信号の振幅は、I軸方向及びQ軸方向にそれぞれ4レベル変化できる。これを利用して、IQ平面における座標値を遷移させて同期パターンを構成し、それをLFS信号として用いることで、短フレームを構成する複数のSFS信号のうち、所定のSFS信号をLFS信号として用いることも可能である。
尚、低振幅の信号点は、図3に示す16点に限定されない。平均的な振幅がペイロードの振幅よりも低くなることが検出できれば、どの信号点を用いてもよい。また、X偏波とY偏波で、SFS信号の信号点やLFS信号は、同じである必要はない。さらに、SFS信号の信号点は、IQ平面上で対称である必要もない。平均的な振幅が低いシンボルを検出できれば十分である。
<フレーム同期回路>
図4は、本発明の実施の形態に係るフレーム同期回路の構成例を示す図である。図4に示す構成例では、光受信回路40から水平偏波信号XのI成分である受信信号XI、Q成分である受信信号XQ、及び垂直偏波信号YのI成分である受信信号YI、Q成分である受信信号YQが、受信信号処理回路50に供給される。
受信信号XI、XQ、YI、YQは、それぞれフレーム同期回路XI、XQ、YI、YQに供給され、それぞれの回路において独立して短フレーム同期及び長フレーム同期の処理が行われる。フレーム同期回路XI、XQ、YI、YQのそれぞれは、累積加算回路61、短フレーム同期信号検出回路62、及び長フレーム同期信号検出回路63を含んでいる。
累積加算回路61は、供給された受信信号XI、XQ、YI、YQをそれぞれ短フレームの長さ(図1の例では、129シンボルごと)に分割し、分割された複数フレームの同じシンボル位置のシンボルにおけるIQ平面上の座標値の絶対値を複数フレームに渡り累積的に加算する。ここで、累積加算回路61において加算されるのは、IQ平面上の値(I座標、Q座標)の絶対値であり、「0」や「1」に判定される前の値である。
短フレーム同期信号検出回路62は、累積加算回路61における累積結果に基づいて、SFS信号を検出する。短フレームの幅のシンボル毎に各シンボルの振幅の絶対値を複数フレームに渡って累積的に加算し、累積結果に基づいて、フレームにおける特定のシンボルをSFS信号と判定する。例えば、SFS信号が1シンボルの場合は、累積した結果が最小値となるシンボルをSFS信号として検出する。
長フレーム同期信号検出回路63は、短フレーム同期信号検出回路62におけるSFS信号の検出結果を利用して受信信号XI、XQ、YI、YQから、それぞれLFS信号を検出する。長フレーム同期では、SFS信号によって区切られた短フレーム毎に、受信信号と参照用長フレーム同期信号との相関を取ることにより、LFS信号を検出する。参照用長フレーム同期信号と相関をとる短フレーム同期後の受信信号としては、IQ平面上の座標値をそのまま使用することができるが、次に示すデータも使用できる。
受信信号XI、XQ、YI、YQは、IQ平面上の値として長フレーム同期信号検出回路63にも供給されるが、それらを「0」か「1」に判定した後のデータを供給することも可能である。その「0」か「1」に判定後のデータを用いて、参照用長フレーム同期信号と比較して相関をとるように構成することもできる。LFS信号の検出は、短フレーム同期の確立後に行うので、「0」か「1」に判定後のデータを参照用信号と比較してLFS信号を検出する方が、IQ平面上での座標値を用いた処理よりも効率よく行うことができる場合もある。例えば、LFS信号が長くなれば、「0」か「1」のデータを比較するほうが、比較する際の演算処理を効率化できる。
尚、上述した短フレーム同期処理及び長フレーム同期処理は、受信信号のXI、XQ、YI、YQでそれぞれ独立して実行することができるが、XIとXQ、YIとYQをそれぞれ複素数としてまとめて扱うことで、水平偏波信号Xと垂直偏波信号Yとの2つの信号に対して同期処理を行うことも可能である。
<フレーム同期方法>
図5~図9を用いて、本発明の実施の形態に係るフレーム同期方法を説明する。本発明の実施の形態に係るフレーム同期方法は、SFS信号とペイロード信号を含む短フレーム信号を複数含むフレーム信号を生成するフレーム信号生成ステップと、受信したフレーム信号からSFS信号を検出するフレーム同期ステップとを含み、SFS信号を検出することにより短フレーム同期を確立する。フレーム信号生成ステップでは、さらにLFS信号を短フレームの信号の所定のシンボルに設定し、フレーム同期ステップでは、さらにLFS信号を検出することにより、長フレーム同期を確立する。
図5は、本発明の実施の形態に係るフレーム同期方法のフローチャートを示す図である。図5では、上述したフレーム同期方法のフレーム同期ステップについて説明する。
累積加算処理(ステップS1)では、累積加算回路61において、供給された受信信号XI、XQ、YI、YQをそれぞれ短フレームの長さ(図1の例では、129シンボルごと)に分割し、分割された複数フレームの同じシンボル位置の信号のIQ平面上の値の絶対値を複数フレームに渡り累積的に加算する。
短フレーム同期処理(ステップS2)では、短フレーム同期信号検出回路62において、ステップ1における累積加算処理の結果に基づいて、SFS信号を検出する。短フレームの幅のシンボル毎に各シンボルの振幅の絶対値を複数フレームに渡って累積的に加算し、その加算結果に基づいて、フレームにおける特定のシンボルをSFS信号と判定する。例えば、SFS信号が1シンボルの場合は、累積した結果が最小値となるシンボルをSFS信号として検出する。
長フレーム同期処理(ステップS3)では、長フレーム同期信号検出回路63において、ステップS2の短フレーム同期処理におけるSFS信号の検出による短フレームの同期処理結果を利用して受信信号XI、XQ、YI、YQから、それぞれLFS信号を検出する。
このように、本実施の形態のフレーム同期方法では、短フレーム同期信号を検出して短フレーム同期を確立し、短フレーム同期が確立された受信信号に対して、長フレーム同期信号を検出して長フレーム同期処理を行う。
<短フレーム同期>
図6は、本発明の実施の形態に係る短フレーム同期信号の検出方法を説明するための図である。図5のステップS1で説明したように、短フレーム同期信号の検出では、累積加算回路61に供給された受信信号XI、XQ、YI、YQをそれぞれ短フレームの長さに分割し、分割された複数のフレームにおける同じシンボル位置の信号の値の絶対値を複数フレームに渡り加算する。
図6の例では、短フレームの幅は、129シンボルで構成されているので、受信信号XI、XQ、YI、YQのそれぞれを、図の最上段に示すように、129シンボル毎に分割する。その分割した129シンボルの先頭のシンボル(シンボルA)から129シンボル目まで、各シンボルの振幅の絶対値を複数のフレームに渡ってシンボル毎に累積的に加算し、各シンボルにおける加算結果を、それぞれ振幅加算値1、振幅加算値2、・・・振幅加算値129とする。SFS信号が1シンボルで構成されているので、振幅加算値1、振幅加算値2、・・・振幅加算値129の中から最小値となるシンボルをSFS信号と判定する。
ここで、加算するフレーム数は、例えば、30フレーム程度の加算は可能であるが、それに限定されない。加算するフレーム数は、伝送路の状況等に応じて適宜定めることができる。
ここで、本実施の形態の短フレーム同期検出において、加算する値は、受信信号XI、XQ、YI、YQのそれぞれのIQ平面における座標値の絶対値である。これらの値は、IQ平面上の座標を示す値であり、「0」や「1」に判定される前の値である。IQ平面は複素平面とも称される。
一般的に、IQ平面上の座標値を「0」や「1」に判定する場合、複雑な誤り訂正回路を必要とする。しかし、本実施の形態における短フレーム同期検出においては、IQ平面上の座標を示す値を用いるので、そのような複雑な誤り訂正回路は不要である。また、「0」や「1」に判定された値は、「1」に近い「0」なのか、「0」に近い「1」なのか、それらの信頼性を示す情報(尤度情報ともいう)は失われている。この尤度情報が残るIQ平面上の座標値を用いることで、誤り率が劣化している状態でも信頼性の高い同期信号検出結果を得ることができる。
図7は、本発明の実施の形態に係る累積加算回路の出力を示す図である。横軸は、分割した際のシンボルの順番を示す。縦軸は、累積加算値であり、図6で説明した振幅加算値1~振幅加算値129がプロットされている。図7において、累積加算するフレーム数は、32フレームとしている。なお、縦軸の累積加算値は、規格化した値である。
図7において、SFS信号は1シンボルで構成されているので、振幅加算値1~振幅加算値129のうち最小となるシンボルを検出する。図7に示すように、126シンボル目の累積加算値が最小値を示しているので、分割したフレームにおいて126番目のシンボルが、SFS信号であると推定することができる。
図6、7の例では、SFS信号を1シンボルで構成する場合を説明したが、SFS信号を複数のシンボルで構成する場合には、累積加算した結果が他のSFS信号を構成しないシンボルよりも相対的に低い複数の連続したシンボルを検出し、それらのシンボル群をSFS信号と判定すればよい。例えば、累積加算値が最小値を示すシンボルが複数ある場合には、それらのシンボル群をSFS信号と判定してもよいし、あるいは、最小値近傍の所定の値の範囲に含まれる複数のシンボルをSFS信号と判定してもよい。SFS信号の判定条件についても、伝送路の状況等に応じて適宜定めることができる。
さらに、上述した32フレーム分の累積加算及び最小値検出の処理を1回のSFS信号推定処理とし、これを複数回繰り返す。その結果、N回(例えば、2回)連続して同じ結果が得られた場合に、正式に同期が確立したと判断しそのシンボルを最終的なSFS信号のシンボルとし、これを短フレームの境界と判定する。
一方、その後も常時上記のSFS信号推定処理を繰り返し、M回(例えば、5回)連続して異なる結果が得られた場合に、同期外れと判定する。例えば、123シンボル、96シンボル、56シンボル、3シンボル、45シンボルというように、連続して異なるシンボルが推定された場合は、同期外れと判定する。同期外れを検出した後は、例えば、受信信号処理回路からの指示により再度同期確立処理が実行される。
なお、累積加算値の最小値の検出処理において、64QAMの場合、64信号点の座標の最大値以上は取りえないので、それ以上の値はその最大値に留めたり、検出条件に閾値を設定するなどして、誤り率が高い状態においても検出の信頼性をできる限り高める工夫を施すことも可能である。
図8は、本発明の実施の形態に係る短フレーム同期検出における誤同期確率の測定結果である。横軸は、累積加算するフレーム数で、縦軸は、誤同期確率である。誤同期確率は、ある誤り率の状態の時に、短フレーム同期の処理を複数回行い、そのうち、同期が確立した(例えば、連続してN回同じ結果の場合)と最終的に判定した結果が誤っている回数の比率である。例えば、100回検出処理を行い、同期が検出できない回数10回、正しく同期が検出できた回数が10回、誤って同期が検出された回数が80回の場合、誤同期確率は、0.8となる。
測定は、誤り率(BER)=4.5e-1、誤り率=4.5e-2、誤り率=4.5e-3の3つの誤り率に対して行った。誤り率=4.5e-1とは、100シンボル中平均的に45シンボルが誤りである劣悪な状態である。
図8に示すように、短フレーム同期検出を使用した場合、誤り率=4.5e-1という誤り率が劣化している状態においても、累積加算するフレーム数を32以上にすれば、誤同期確率を低く抑えることができる。本実施の形態の短フレームの同期によれば、誤り率が劣化した状態においても安定に同期が検出できる。これにより、同期処理を再試行する回数を減らすことができ、同期が確立するまでの時間を低減することができる。例えば、同期時間を従来の1/100程度に低減することが可能となる。
<長フレーム同期>
図9を用いて、LFS信号を検出する方法について説明する。本実施の形態では、SFS信号の検出により同期が確立された短フレームに基づいて、長フレームの同期確立を行う。図9では、短フレームの同期が確立したのち、短フレームのペイロードに挿入したLFS信号を検出し、長フレーム同期確立を行う。図9の例では、LFS信号が、複数の短フレームからなる長フレームの先頭の短フレームのペイロードに設定されている。
長フレーム同期では、同期方法としては、SFS信号によって区切られた短フレーム毎に、LFS信号を設定したペイロード信号と参照用長フレーム同期信号との相関を取ることにより、LFS信号を検出する。参照用長フレーム同期信号と相関をとる短フレーム同期後の受信信号としては、IQ平面上の座標値を使用して、IQ平面上の座標値を参照用長フレーム同期信号と比較することができる。
また、IQ平面上の座標値を用いて、受信信号を一度「0」か「1」のデータへの判定を行い、「0」か「1」のデータとした後で参照用長フレーム同期信号と比較するように構成することもできる。長フレーム同期処理においては、短フレーム確立後に、短フレーム毎に参照用信号との比較を行うので、「0」か「1」のデータを参照用信号と比較する方法の方が相関検出を効率良く行うことができる場合もある。例えば、LFS信号が長くなれば、「0」か「1」のデータを比較するほうが、比較する際の演算処理を効率化できる。
本実施の形態における長フレーム同期では、従来のフレーム同期のように、全てのシンボルにおいて1シンボルずつシフトながら相関を取る必要がなく、短フレーム毎に照合を行えばよいので、フレーム同期確立までの時間を大幅に低減することができる。例えば、短フレームが129シンボルの場合、長フレームに関する同期処理回数を従来よりも事実上1/129とすることができる。
尚、図9では、短フレームのペイロードに挿入したLFS信号を検出し、長フレーム同期確立を行う場合を説明したが、上述したように、LFS信号を複数のSFS信号で構成することも可能である。LFS信号を構成しないSFS信号からIQ平面における座標値を遷移させて同期パターンを構成し、それをLFS信号として用いることで、短フレームを構成する複数のSFS信号をLFS信号として用いることも可能である。
以上述べたように、本実施の形態のフレーム同期システムでは、短フレーム同期において、簡易な同期信号を用いて信頼性を伴うIQ平面での処理を行うように構成したので、誤り率が大きい状況でも誤同期検出を少なくでき、確実かつ安定に短フレーム同期を行うことができる。
さらに、短フレーム同期と長フレーム同期の2段階に分けて、短フレーム同期を確立した上で、短フレーム毎に長フレーム同期を行うため、従来の直接長フレーム同期を行う方法と比較して、非常に短時間で長フレーム同期を確立することができる。
また、本実施の形態の短フレーム同期信号は、ペイロード信号よりも平均振幅が低く設定されるので、周期的に低振幅のシンボルが挿入され、平均の振幅値が下がるので、電力削減効果が得られる。IQ平面上の信号点の振幅値の生起確率を正規分布に近づけ雑音耐力を高めることができる確率的整形(Probabilistic shaping)という符号化によっても類似の効果が得られている。
本発明は、コヒーレント光通信の光通信装置において、フレーム同期の状態を判定するフレーム同期装置として利用することができる。
1…フレーム同期システム、10…送信信号処理回路、20…フレーム信号生成回路、30…光送信回路、40…光受信回路、50…受信信号処理回路、60フレーム同期回路、70…光ファイバ。

Claims (8)

  1. 第1のフレーム同期信号と第1のペイロード信号を含む第1のフレーム信号を複数含むフレーム信号を生成するフレーム信号生成回路であって、
    前記第1のフレーム同期信号は、少なくとも1つのシンボルから成り、前記第1のペイロード信号よりも平均振幅が低く設定され、IQ平面上の任意のパターンを構成するフレーム信号生成回路と、
    前記フレーム信号生成回路で生成された前記フレーム信号を光伝送路を介して、前記IQ平面上の座標値として受信し、受信信号から前記第1のフレーム同期信号を検出するフレーム同期回路であって、
    前記受信信号を前記第1のフレーム信号のシンボル長さのフレームに分割し、分割された複数の前記フレームの同じシンボル位置の信号の前記IQ平面上のI座標及びQ座標の座標値の絶対値を、複数の前記フレームに渡って加算し、その加算結果に基づいて前記フレームにおける特定のシンボルを前記第1のフレーム同期信号と判定するフレーム同期回路と
    を備えるフレーム同期システム。
  2. 前記第1のフレーム同期信号は、1シンボルであり、前記加算結果が最小値となる前記フレームにおける特定のシンボルを前記第1のフレーム同期信号と判定する
    請求項1記載のフレーム同期システム。
  3. 前記フレーム信号生成回路は、生成する前記第1のフレーム信号の所定のシンボルに、前記第1のフレーム信号よりも長い周期の第2のフレーム信号の位置を示す第2のフレーム同期信号を設定し、
    前記フレーム同期回路は、前記第2のフレーム信号の少なくとも1周期の間、前記第1のフレーム同期信号の前記座標値の加算を利用した判定を行い、該判定によって得られた前記第1のフレーム信号毎に、前記第2のフレーム同期信号の検出を前記所定のシンボルにおいて参照用フレーム同期信号と相関を取ることにより行う
    請求項1または2記載のフレーム同期システム。
  4. 前記第2のフレーム同期信号は、前記第1のペイロード信号のシンボルの少なくとも一部に設定されている
    請求項3記載のフレーム同期システム。
  5. 前記第2のフレーム同期信号は、複数の前記第1のフレーム同期信号のシンボルに設定されている
    請求項3記載のフレーム同期システム。
  6. 前記第1のフレーム同期信号からIQ平面上の座標値を遷移させることにより前記第2のフレーム同期信号の同期パターンを構成する
    請求項5記載のフレーム同期システム。
  7. 請求項1から6の何れか1項に記載のフレーム同期システムのフレーム同期回路。
  8. フレーム信号生成回路とフレーム同期回路を備えたフレーム同期システムにおけるフレーム同期方法であって、
    第1のフレーム同期信号と第1のペイロード信号を含む第1のフレーム信号を複数含むフレーム信号を生成するフレーム信号生成ステップであって、
    前記第1のフレーム同期信号は、少なくとも1つのシンボルから成り、前記第1のペイロード信号よりも平均振幅が低く設定され、IQ平面上の任意のパターンを構成するフレーム信号生成ステップと、
    前記フレーム信号生成回路で生成された前記フレーム信号を光伝送路を介して前記IQ平面上の座標値として受信し、受信信号から前記第1のフレーム同期信号を検出するフレーム同期ステップであって、
    前記受信信号を前記第1のフレーム信号のシンボル長さのフレームに分割し、分割された複数の前記フレームの同じシンボル位置の信号の前記IQ平面上のI座標及びQ座標の座標値の絶対値を、複数の前記フレームに渡って加算し、その加算結果に基づいて前記フレームにおける特定のシンボル位置のシンボルを前記第1のフレーム同期信号と判定するフレーム同期ステップと
    を含むフレーム同期方法。
JP2020074614A 2020-04-20 2020-04-20 フレーム同期システム、フレーム同期回路及びフレーム同期方法 Active JP7034203B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020074614A JP7034203B2 (ja) 2020-04-20 2020-04-20 フレーム同期システム、フレーム同期回路及びフレーム同期方法
PCT/JP2021/015135 WO2021215286A1 (ja) 2020-04-20 2021-04-12 フレーム同期システム、フレーム同期回路及びフレーム同期方法
US17/996,275 US12113888B2 (en) 2020-04-20 2021-04-12 Frame synchronization system, frame synchronization circuit, and frame synchronization method
CN202180029580.5A CN115516816A (zh) 2020-04-20 2021-04-12 帧同步系统、帧同步电路和帧同步方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020074614A JP7034203B2 (ja) 2020-04-20 2020-04-20 フレーム同期システム、フレーム同期回路及びフレーム同期方法

Publications (2)

Publication Number Publication Date
JP2021175005A JP2021175005A (ja) 2021-11-01
JP7034203B2 true JP7034203B2 (ja) 2022-03-11

Family

ID=78269182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020074614A Active JP7034203B2 (ja) 2020-04-20 2020-04-20 フレーム同期システム、フレーム同期回路及びフレーム同期方法

Country Status (4)

Country Link
US (1) US12113888B2 (ja)
JP (1) JP7034203B2 (ja)
CN (1) CN115516816A (ja)
WO (1) WO2021215286A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7034203B2 (ja) * 2020-04-20 2022-03-11 Nttエレクトロニクス株式会社 フレーム同期システム、フレーム同期回路及びフレーム同期方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218744A (ja) 2008-03-07 2009-09-24 Nec Corp 微弱光通信のフレーム同期方法およびシステム
WO2011125964A1 (ja) 2010-04-06 2011-10-13 日本電気株式会社 光送受信システムおよび光送受信システムにおけるタイミング抽出方法
JP2016072942A (ja) 2014-10-02 2016-05-09 富士通株式会社 光送信器および波形歪みを補正する方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261939A (ja) * 1988-04-13 1989-10-18 Fujitsu Ltd マルチフレーム同期装置
JP3233603B2 (ja) * 1997-12-16 2001-11-26 松下電器産業株式会社 フレーム同期シンボル再生装置
JP3840027B2 (ja) * 1999-02-26 2006-11-01 キヤノン株式会社 画像表示装置及び表示制御方法
US20100183060A1 (en) * 2009-01-19 2010-07-22 Electronics And Telecommunications Research Institute Method and apparatus of frequency offset-free frame synchronization for high order qam signals in modem apparatus
JP6291990B2 (ja) * 2014-04-15 2018-03-14 富士通株式会社 通信システム、受信装置および半導体装置
JP2016019030A (ja) 2014-07-04 2016-02-01 日本電気株式会社 光通信システム、光通信方法および装置
JP6743603B2 (ja) * 2016-09-09 2020-08-19 富士通株式会社 受信装置及び位相誤差補償方法
JP6921912B2 (ja) 2018-06-07 2021-08-18 Nttエレクトロニクス株式会社 フレーム同期装置、光通信装置およびフレーム同期方法
JP6592558B1 (ja) * 2018-06-07 2019-10-16 Nttエレクトロニクス株式会社 フレーム同期装置、光通信装置およびフレーム同期方法
JP7034203B2 (ja) * 2020-04-20 2022-03-11 Nttエレクトロニクス株式会社 フレーム同期システム、フレーム同期回路及びフレーム同期方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218744A (ja) 2008-03-07 2009-09-24 Nec Corp 微弱光通信のフレーム同期方法およびシステム
WO2011125964A1 (ja) 2010-04-06 2011-10-13 日本電気株式会社 光送受信システムおよび光送受信システムにおけるタイミング抽出方法
JP2016072942A (ja) 2014-10-02 2016-05-09 富士通株式会社 光送信器および波形歪みを補正する方法

Also Published As

Publication number Publication date
JP2021175005A (ja) 2021-11-01
US20230198737A1 (en) 2023-06-22
CN115516816A (zh) 2022-12-23
US12113888B2 (en) 2024-10-08
WO2021215286A1 (ja) 2021-10-28

Similar Documents

Publication Publication Date Title
JP5352679B2 (ja) 光通信システムにおけるサイクルスリップの影響を修正する方法、及びコヒーレント受信機
US12063138B2 (en) Probabilistic shaping QAM dynamic equalization and digital signal processing method
JP7034203B2 (ja) フレーム同期システム、フレーム同期回路及びフレーム同期方法
EP3163825B1 (en) Method and apparatus for detecting multipath frame header
US11201721B2 (en) Frame synchronization apparatus, optical communication apparatus, and frame synchronization method
WO2024198605A1 (zh) 多路异步波长标签信号判决阈值确定方法和系统
US8514987B2 (en) Compensation for data deviation caused by frequency offset using timing correlation value
JP6921912B2 (ja) フレーム同期装置、光通信装置およびフレーム同期方法
JP4082460B2 (ja) フレーム同期装置及びフレーム同期方法
JPWO2010116477A1 (ja) 光通信装置及び分散補償方法
KR100513275B1 (ko) 데이터의 위치 정보 탐색을 통한 데이터 복원 방법 및상기 알고리즘을 적용한 직렬 데이터 수신기
US8959406B2 (en) Method for data packet processing at very high data rates and extremely poor transmission conditions
US20100287450A1 (en) Optical receiving apparatus and optical receiving method
US20090161735A1 (en) Direct sequence spread spectrum device and method for communication therewith
US11481217B2 (en) Data transmitting and receiving system including clock and data recovery device and operating method of the data transmitting and receiving system
US20240048235A1 (en) Messaging channel in a coherent optical DSP frame
JP5116567B2 (ja) 光受信装置
JP7425165B1 (ja) 適応等化回路、適応等化方法及び受信装置
WO2024109014A1 (zh) 误码检测方法以及相关设备
US7616724B2 (en) Method and apparatus for multi-modulation frame synchronization in a digital communication system
Christen et al. DPSK error correction using multi-bit detection for enhanced sensitivity and compensation of impairments
JP5146118B2 (ja) 光信号解析装置
JP2008278136A (ja) フレーム同期回路
JP2014165723A (ja) フレーム同期装置、フレーム同期方法及びフレーム同期装置の制御プログラム
KR20100077530A (ko) 결정 궤환 구조를 가진 차동 위상 검출기의 고속 데이터 처리 구조

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220301

R150 Certificate of patent or registration of utility model

Ref document number: 7034203

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350