WO2021215286A1 - フレーム同期システム、フレーム同期回路及びフレーム同期方法 - Google Patents

フレーム同期システム、フレーム同期回路及びフレーム同期方法 Download PDF

Info

Publication number
WO2021215286A1
WO2021215286A1 PCT/JP2021/015135 JP2021015135W WO2021215286A1 WO 2021215286 A1 WO2021215286 A1 WO 2021215286A1 JP 2021015135 W JP2021015135 W JP 2021015135W WO 2021215286 A1 WO2021215286 A1 WO 2021215286A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
frame
frame synchronization
synchronization
symbol
Prior art date
Application number
PCT/JP2021/015135
Other languages
English (en)
French (fr)
Inventor
靖行 遠藤
公昭 飯塚
Original Assignee
Nttエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nttエレクトロニクス株式会社 filed Critical Nttエレクトロニクス株式会社
Priority to US17/996,275 priority Critical patent/US20230198737A1/en
Priority to CN202180029580.5A priority patent/CN115516816A/zh
Publication of WO2021215286A1 publication Critical patent/WO2021215286A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal
    • H04J3/0608Detectors therefor, e.g. correlators, state machines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/06Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0614Systems characterised by the synchronising information used the synchronising signal being characterised by the amplitude, duration or polarity
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • H04J3/1652Optical Transport Network [OTN]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0075Arrangements for synchronising receiver with transmitter with photonic or optical means

Definitions

  • the present invention relates to a frame synchronization system, a frame synchronization circuit, and a frame synchronization method in data communication.
  • the receiving side compensates for transmission characteristics by accurately synchronizing the timing to increase the capacity, and at present, transmission of 100 Gbps or more is possible.
  • timing synchronization a frame synchronization pattern inserted in advance for each frame of the received signal is used, and the ability to detect this synchronization pattern accurately and at high speed determines the performance of increasing the capacity.
  • the symbol error rate becomes high due to wavelength dispersion, polarization dispersion, deterioration of signal-to-noise ratio, etc., and transmission characteristics deteriorate. Therefore, it is possible to accurately detect a synchronization pattern even in such a state. is important.
  • the capacity is further increased (for example, 1 Tbps or more)
  • optical communication in general, when a signal is received, frame synchronization is performed by correlating a fixed pattern prepared on the receiving side with the received signal on the time axis. When the signal patterns match, the correlation value becomes maximum. When two polarized waves are used as in optical communication, correlations are taken independently for each.
  • a frame pattern is generated by not transmitting an optical signal of at least 1 bit in the time domain, and a histogram is generated by integrating the data at the same bit position as the frame divided on the receiving side.
  • a method of detecting the position of a frame pattern from a histogram is disclosed. This method is related to an optical communication system before coherent optical communication is performed, and is for optical pulse transmission in which communication is performed by turning on / off an optical signal. The integration is performed after determining the on / off of the optical signal as 0/1 data.
  • the error rate when the error rate is low, the reliability of the data determination result is high, so that synchronization can be established relatively reliably.
  • the error rate increases, there is a problem that the probability of erroneously detecting synchronization increases.
  • Patent Document 2 discloses an optical communication system that performs frame synchronization using a synchronization signal pattern set to be smaller than the average light intensity of the payload region.
  • the synchronization signal pattern is detected from the received bit string and the frame is cueed.
  • the average light intensity of the synchronization signal pattern is set to be smaller than that of the payload region, the non-linear distortion of the synchronization signal pattern can be reduced, and the correct frame can be cueed.
  • the synchronization signal pattern needs to be detectable in a state where the S / N does not deteriorate significantly.
  • the frame synchronization device of Patent Document 3 detects the synchronization pattern by detecting the pattern in which the average value of the distances on the IQ plane for each symbol of the reception signal and the synchronization pattern is minimized.
  • the synchronization state can be correctly determined even when the received symbol error rate is high.
  • Patent Document 1 cannot be used as a synchronization method in increasing the transmission rate of 1 Tbps or more because the error synchronization probability becomes high in a state where the error rate is deteriorated.
  • the frame synchronization method of Patent Document 2 it becomes difficult to detect the synchronization signal pattern in a state where the S / N is significantly deteriorated, and similarly, it cannot be used as a synchronization method at a high speed of 1 Tbps or more.
  • the frame synchronization method of Patent Document 3 erroneous synchronization increases in a state where the error rate is higher, and it is difficult to use the frame synchronization method at a high speed of 1 Tbps or more.
  • 1 Tbps described above is an example of an index indicating the degree of high-speed transmission rate. For example, the condition of 500 Gbps or more is also included in the high-speed transmission rate.
  • the present invention has been made to solve the above problems, and an object of the present invention is to provide a frame synchronization system that reduces the probability of erroneous synchronization and shortens the time until frame synchronization even when the transmission rate is high. ..
  • the frame synchronization system of the present invention is a frame signal generation circuit that generates a frame signal including a plurality of first frame signals including a first frame synchronization signal and a first payload signal.
  • the first frame synchronization signal is generated by the frame signal generation circuit and the frame signal generation circuit, which are composed of at least one symbol and have an average amplitude set lower than that of the first payload signal.
  • a frame synchronization circuit that receives the frame signal via an optical transmission path and detects the first frame synchronization signal from the received signal, wherein the received signal is a frame having a symbol length of the first frame signal.
  • a frame synchronization circuit for determining a symbol identified by comparison as the first frame synchronization signal is provided.
  • the frame synchronization method of the present invention is a frame synchronization method in a frame synchronization system including a frame signal generation circuit and a frame synchronization circuit, and is a first frame synchronization signal and a first frame synchronization method.
  • the frame signal generation step of generating a frame signal including a plurality of first frame signals including the payload signal of the above the first frame synchronization signal is composed of at least one symbol and is more than the first payload signal.
  • a frame in which the frame signal generation step in which the average amplitude is set to be low and the frame signal generated by the frame signal generation circuit are received via the optical transmission path and the first frame synchronization signal is detected from the received signal.
  • the received signal is divided into frames having the symbol length of the first frame signal, and the absolute values of the coordinate values of the signals at the same symbol positions of the divided plurality of frames on the IQ plane are calculated.
  • the frame synchronization step of adding over a plurality of the frames and determining the symbol specified by the size comparison in the frame based on the addition result as the first frame synchronization signal.
  • the present invention it is possible to provide a frame synchronization system that reduces the probability of erroneous synchronization and shortens the time until frame synchronization even when the transmission rate is high.
  • FIG. 1 is a diagram showing a configuration example of a frame synchronization system according to an embodiment of the present invention.
  • FIG. 2 is a diagram for explaining the operation of the frame signal generation circuit according to the embodiment of the present invention.
  • FIG. 3 is a diagram showing signal points of a short frame synchronization signal and a payload signal according to an embodiment of the present invention.
  • FIG. 4 is a diagram showing a configuration example of a frame synchronization circuit according to an embodiment of the present invention.
  • FIG. 5 is a diagram showing a flowchart of a frame synchronization method according to an embodiment of the present invention.
  • FIG. 6 is a diagram for explaining a method for detecting a short frame synchronization signal according to an embodiment of the present invention.
  • FIG. 1 is a diagram showing a configuration example of a frame synchronization system according to an embodiment of the present invention.
  • FIG. 2 is a diagram for explaining the operation of the frame signal generation circuit according to the embodiment of the present invention.
  • FIG. 3
  • FIG. 7 is a diagram showing the output of the cumulative addition circuit according to the embodiment of the present invention.
  • FIG. 8 is a measurement result of the erroneous synchronization probability in the short frame synchronization detection according to the embodiment of the present invention.
  • FIG. 9 is a diagram for explaining a method of detecting a long frame synchronization signal of the present invention.
  • the short frame signal is composed of a short frame signal (first frame signal) including a short frame synchronization signal (first frame synchronization signal) and a payload signal (first payload signal).
  • the long frame signal (second frame signal) is composed of a plurality of short frame signals (first frame signal), and is a long frame synchronization signal (second frame signal) indicating the position of the long frame on a predetermined symbol of the short frame.
  • Frame synchronization signal is set.
  • the setting location of the long frame synchronization signal may be anywhere as long as the position of the long frame can be specified. Generally, it is set in the first short frame signal, but it may be near the center or the last short frame. Further, as will be described later, it can be set over a plurality of short frame synchronization signals.
  • the short frame synchronization signal is composed of at least one symbol, and is set so that the average amplitude is lower than that of the payload signal in order to distinguish it from the payload signal.
  • the signal point in which the symbol of the short frame synchronization signal is mapped on the IQ plane random data is temporarily set in the payload signal and the amplitude values are cumulatively added over a plurality of frames to obtain the amplitude value of the short frame synchronization signal.
  • Cumulative addition of symbol amplitudes is equivalent to averaging and can be considered as average amplitude. Therefore, a short frame synchronization signal having an average amplitude lower than that of the payload signal can be set.
  • short frame synchronization On the receiving side, first establish short frame synchronization and then establish long frame synchronization.
  • short frame synchronization the received signal is divided into a plurality of frames having a short frame symbol length, and the absolute value of the amplitude of each symbol is cumulatively added over the plurality of frames for each symbol of the divided frames. Since the short frame synchronization signal is set to have a lower average amplitude than the payload signal, the symbol specified by the magnitude comparison within the width of the short frame based on the result of this cumulative addition. Can be determined as a short frame synchronization signal.
  • the short frame is one symbol
  • the symbol whose minimum value is the cumulative addition result is the short frame synchronization signal.
  • Cumulative addition of the amplitude of each symbol over multiple frames is equivalent to averaging, so by comparing the results of cumulative addition of the amplitude of each symbol, the average amplitude is lower than the payload signal.
  • a short frame sync signal can be detected.
  • the amplitude for which the cumulative addition is performed is the absolute value of the I coordinate and the Q coordinate value of the IQ plane. These values are the data before being determined as the data of "0" or "1", and are the values in the state where the information indicating the reliability (likelihood information) is added.
  • the long frame synchronization signal is detected and the long frame synchronization is established by collating with the long frame synchronization pattern (cross-correlation synchronization) for each short frame.
  • the I and Q coordinates of the IQ plane set so that the average amplitude is lower than the payload signal are used. Since the average amplitude value can be observed by a simple method of cumulatively adding the values of the I coordinate and the Q coordinate, it is possible to reliably and stably detect the synchronization pattern. In addition, by using the coordinate values of the IQ plane with the reliability added before the data is judged as "0" or "1", short frame synchronization with high reliability is performed even when the error rate is deteriorated. The signal can be detected.
  • FIG. 1 is a diagram showing a configuration example of a frame synchronization system according to an embodiment of the present invention.
  • the transmission side of the frame synchronization system 1 includes a transmission signal processing circuit 10, a frame signal generation circuit 20, and an optical transmission circuit 30.
  • the receiving side of the frame synchronization system 1 includes an optical reception circuit 40, a reception signal processing circuit 50, and a frame synchronization circuit 60.
  • the optical receiving circuit 40 on the receiving side receives a frame signal generated on the transmitting side via an optical transmission line such as an optical fiber 70.
  • the transmission data is divided into a horizontally polarized signal (XI, XQ) and a vertically polarized signal (YI, YQ) in the transmission signal processing circuit 10, and each is subjected to error correction coding and other processing.
  • a frame signal is generated for each of the horizontally polarized signals (XI, XQ) and the vertically polarized signals (YI, YQ) based on the transmission data.
  • a frame synchronization signal for performing frame synchronization is added to the frame signal.
  • the frame signal is converted into an optical signal by the optical transmission circuit 30, and the horizontally polarized signal and the vertically polarized signal are combined and supplied to the optical fiber 70.
  • the transmission speed of the transmitted data in the present embodiment is assumed to be, for example, several hundred Gbps to 1 Tbps or more.
  • the received signal received via the optical fiber 70 is supplied to the optical receiving circuit 40.
  • the optical signal is separated into a horizontally polarized signal (XI, XQ) and a vertically polarized signal (YI, YQ), each of which is converted into an electric signal and sent to the received signal processing circuit 50. Be supplied.
  • the horizontally polarized signal (XI, XQ) and the vertically polarized signal (YI, YQ) are represented by the I component and the Q component on the IQ plane, respectively.
  • XI is the I component of the horizontally polarized signal
  • XQ is the Q component thereof
  • YI is the I component of the vertically polarized signal
  • YQ is the Q component. That is, the I component and the Q component correspond to the I coordinate and the Q coordinate when the received signal is expressed as a complex number.
  • compensation processing and decoding processing for distortion generated in the received signal during transmission are performed.
  • the compensation process can include, for example, wavelength dispersion compensation, polarization dispersion compensation, frequency offset compensation, and the like.
  • the decoding process can include, for example, an error correction process and the like.
  • Each signal component, XI, XQ, YI, YQ is supplied to the frame synchronization circuit 60, and the frame synchronization establishment process is performed. The result of this frame synchronization is used for various compensation processing and decoding processing in the received signal processing circuit 50.
  • the present invention is not limited to this, and either horizontally polarized waves or vertically polarized waves are used. It can also be applied when transmitting only one polarized signal.
  • FIG. 2 is a diagram for explaining the operation of the frame signal generation circuit 20 according to the embodiment of the present invention.
  • a common frame synchronization signal is set for the horizontally polarized wave signal X and the vertically polarized wave signal Y will be described, but it is also possible to set the frame synchronization signal in different modes.
  • the symbol indicates the change timing of the signal point (constellation) on the IQ plane in the modulation method of coherent optical communication. For example, in 64QAM, a signal point is transitioned every 6 bits, and the timing of this transition becomes a symbol. That is, 6 bits is a period of one symbol.
  • a short-cycle short-frame signal and a long-cycle long-frame signal composed of a plurality of short-frame signals are defined.
  • the short frame signal is composed of a short frame synchronization signal of one symbol (hereinafter referred to as an SFS signal) and a payload signal of 128 symbols.
  • the long frame signal is composed of a plurality of short frame signals, for example, hundreds of short frame signals.
  • the long frame synchronization signal (hereinafter referred to as LFS signal) of the long frame signal can be composed of a part of the data of the payload signal of the leading short frame signal.
  • the SFS signal is set to a value whose average amplitude is lower than that of the payload signal.
  • the signal point having a small amplitude is used as the SFS signal.
  • the 64QAM signal uses 16 signal points near the origin as the SFS signal
  • the 16QAM signal uses 4 signal points near the origin as the SFS signal.
  • the same signal point may be used for any short frame as the SFS signal, and different signal points may be used for each short frame as long as it can be distinguished from the average amplitude of the payload signal. Different signal points with the same amplitude can also be used.
  • the SFS signal is not limited to one symbol, and may be composed of a plurality of symbols. From the viewpoint of improving the efficiency of data transmission, one symbol is preferable, but the reliability of synchronization can be improved by using a plurality of SFS signals. Further, by appropriately selecting the number of symbols of the SFS signal, it is possible to configure the SFS signal in consideration of both the certainty of synchronization and the transmission efficiency.
  • a plurality of consecutive symbol groups relatively low by size comparison are obtained. It may be detected and specified, and those symbol groups may be determined as SFS signals.
  • the LFS signal can be composed of a predetermined symbol of one short frame signal or a plurality of short frame signals. Similar to the SFS signal, the larger the number of symbols of the LFS signal, the higher the certainty of synchronization, but it is efficient in the synchronization process to use all of one short frame signal as the LFS signal.
  • the LFS signal can be composed of a plurality of SFS signals instead of the short frame payload signal. Since the SFS signal can transition a plurality of signal points on the IQ plane instead of a single signal point, a synchronization pattern of the LFS signal is configured by transitioning the signal points using a plurality of SFS signals. can do. By configuring the LFS signal with a plurality of SFS signals, it is not necessary to set the short frame payload signal as the LFS signal, so that the data transmission efficiency can be further improved.
  • the SFS signal can also be shared with the conventional pilot signal (PS) for phase compensation. It can also be used for lane identification and transmission line fluctuation correction. Further, the LFS signal can be set as a conventional long frame synchronization signal (TS). Conventionally, a phase compensation pilot signal (PS) and a long frame synchronization signal (TS) having different modulation methods have been inserted into the payload, but since reliable short frame synchronization can be established by the SFS signal, different modulation methods can be used. There is no need to use PS or TS.
  • PS phase compensation pilot signal
  • TS long frame synchronization signal
  • FIG. 3 is a diagram showing signal points of a short frame synchronization signal and a payload signal according to an embodiment of the present invention.
  • 64QAM has 64 signal points on the IQ plane.
  • only the central 16 signal points are used as the SFS signal.
  • the payload signal uses all 64 signal points, the average amplitude of the SFS signal can be made lower than the average amplitude of the payload signal.
  • the LFS signal can be composed of a plurality of SFS signals.
  • the amplitude of the SFS signal can be changed by 4 levels in the I-axis direction and the Q-axis direction, respectively.
  • a synchronization pattern is constructed by transitioning coordinate values in the IQ plane, and by using it as an LFS signal, a predetermined SFS signal among a plurality of SFS signals constituting a short frame is used as an LFS signal. It can also be used.
  • the low-amplitude signal points are not limited to the 16 points shown in FIG. Any signal point may be used as long as it can be detected that the average amplitude is lower than the amplitude of the payload. Further, the signal point of the SFS signal and the LFS signal need not be the same for the X-polarized wave and the Y-polarized wave. Furthermore, the signal points of the SFS signal do not have to be symmetrical on the IQ plane. It suffices to detect symbols with low average amplitude.
  • FIG. 4 is a diagram showing a configuration example of a frame synchronization circuit according to an embodiment of the present invention.
  • the received signal XI which is the I component of the horizontally polarized signal X
  • the received signal XQ which is the Q component
  • the received signal YI which is the I component of the vertically polarized signal Y
  • the received signal YQ which is a Q component, is supplied to the received signal processing circuit 50.
  • the received signals XI, XQ, YI, and YQ are supplied to the frame synchronization circuits XI, XQ, YI, and YQ, respectively, and the short frame synchronization and the long frame synchronization are independently processed in each circuit.
  • Each of the frame synchronization circuits XI, XQ, YI, and YQ includes a cumulative addition circuit 61, a short frame synchronization signal detection circuit 62, and a long frame synchronization signal detection circuit 63.
  • the cumulative adder circuit 61 divides the supplied received signals XI, XQ, YI, and YQ into short frame lengths (every 129 symbols in the example of FIG. 1), and the divided plurality of frames have the same symbol position.
  • the absolute values of the coordinate values on the IQ plane of the symbol are cumulatively added over a plurality of frames.
  • what is added in the cumulative addition circuit 61 is the absolute value of the value (I coordinate, Q coordinate) on the IQ plane, and is the value before being determined as "0" or "1".
  • the short frame synchronization signal detection circuit 62 detects the SFS signal based on the cumulative result in the cumulative addition circuit 61.
  • the absolute value of the amplitude of each symbol is cumulatively added over a plurality of frames for each symbol having a width of a short frame, and the symbol specified by size comparison in the frame is determined as an SFS signal based on the cumulative result. For example, when the SFS signal is one symbol, the symbol whose cumulative result is the minimum value is detected as the SFS signal.
  • the long frame synchronization signal detection circuit 63 detects LFS signals from the reception signals XI, XQ, YI, and YQ, respectively, by using the detection result of the SFS signal in the short frame synchronization signal detection circuit 62.
  • the LFS signal is detected by correlating the received signal and the reference long frame synchronization signal for each short frame separated by the SFS signal.
  • the coordinate values on the IQ plane can be used as they are, but after determining to "0" or "1" shown below. Data can also be used.
  • the received signals XI, XQ, YI, and YQ are also supplied to the long frame synchronization signal detection circuit 63 as values on the IQ plane, and the data after determining them as "0" or “1” is supplied. Is also possible. It is also possible to use the data after the determination as "0" or “1” so as to correlate with the reference long frame synchronization signal. Since the LFS signal is detected after the short frame synchronization is established, it is better to compare the data after the determination to "0" or "1" with the reference signal to detect the LFS signal, and to detect the coordinate value on the IQ plane. In some cases, it can be performed more efficiently than the processing using. For example, if the LFS signal becomes long, it is better to compare the data of "0" or “1” to improve the efficiency of the arithmetic processing at the time of comparison.
  • the short frame synchronization process and the long frame synchronization process described above can be executed independently for the received signals XI, XQ, YI, and YQ, but XI and XQ and YI and YQ are collectively regarded as complex numbers. By handling it, it is also possible to perform synchronous processing on two signals, a horizontally polarized signal X and a vertically polarized signal Y.
  • the frame synchronization method according to the embodiment of the present invention includes a frame signal generation step of generating a frame signal including a plurality of short frame signals including an SFS signal and a payload signal, and a frame synchronization step of detecting an SFS signal from the received frame signal. And, and short frame synchronization is established by detecting the SFS signal.
  • the LFS signal is further set to a predetermined symbol of the short frame signal, and in the frame synchronization step, the long frame synchronization is established by further detecting the LFS signal.
  • FIG. 5 is a diagram showing a flowchart of a frame synchronization method according to an embodiment of the present invention.
  • FIG. 5 describes the frame synchronization step of the frame synchronization method described above.
  • step S1 in the cumulative addition circuit 61, the supplied received signals XI, XQ, YI, and YQ are each divided into short frame lengths (in the example of FIG. 1, every 129 symbols) and divided.
  • the absolute value of the value on the IQ plane of the signal at the same symbol position of the plurality of frames is cumulatively added over the plurality of frame signals.
  • the short frame synchronization signal detection circuit 62 detects the SFS signal based on the result of the cumulative addition process in step 1.
  • the absolute value of the amplitude of each symbol is cumulatively added over a plurality of frames for each symbol having a width of a short frame, and the symbol specified by size comparison in the frame is determined as an SFS signal based on the addition result. For example, when the SFS signal is one symbol, the symbol whose cumulative result is the minimum value is detected as the SFS signal.
  • step S3 in the long frame synchronization signal detection circuit 63, the received signals XI, XQ, YI, using the short frame synchronization processing result obtained by detecting the SFS signal in the short frame synchronization process in step S2, The LFS signal is detected from each YQ.
  • the short frame synchronization signal is detected to establish the short frame synchronization
  • the long frame synchronization signal is detected with respect to the received signal for which the short frame synchronization has been established. Performs long frame synchronization processing.
  • FIG. 6 is a diagram for explaining a method for detecting a short frame synchronization signal according to an embodiment of the present invention.
  • the received signals XI, XQ, YI, and YQ supplied to the cumulative addition circuit 61 are each divided into short frame lengths and divided. The absolute value of the signal value at the same symbol position in multiple frames is added over multiple frames.
  • each of the received signals XI, XQ, YI, and YQ is divided into 129 symbols as shown at the top of the figure. From the first symbol (symbol A) of the divided 129 symbols to the 129th symbol, the absolute value of the amplitude of each symbol is cumulatively added for each symbol over a plurality of frames, and the addition result for each symbol is added to each symbol. Amplitude addition value 1, amplitude addition value 2, ... Amplitude addition value 129. Since the SFS signal is composed of one symbol, the symbol having the smallest value among the amplitude addition value 1, the amplitude addition value 2, ..., The amplitude addition value 129 is determined to be the SFS signal.
  • the number of frames to be added is, for example, about 30 frames can be added, but the number of frames to be added is not limited to that.
  • the number of frames to be added can be appropriately determined according to the conditions of the transmission line and the like.
  • the value to be added is the absolute value of the coordinate value in each IQ plane of the received signals XI, XQ, YI, and YQ. These values are values indicating the coordinates on the IQ plane, and are values before being determined as "0" or "1".
  • the IQ plane is also called the complex plane.
  • FIG. 7 is a diagram showing the output of the cumulative addition circuit according to the embodiment of the present invention.
  • the horizontal axis shows the order of the symbols when they are divided.
  • the vertical axis is the cumulative addition value, and the amplitude addition value 1 to the amplitude addition value 129 described with reference to FIG. 6 are plotted.
  • the cumulative number of frames to be added is 32 frames.
  • the cumulative addition value on the vertical axis is a standardized value.
  • the SFS signal is composed of one symbol, the smallest symbol among the amplitude addition value 1 to the amplitude addition value 129 is detected. As shown in FIG. 7, since the cumulative addition value of the 126th symbol shows the minimum value, it can be estimated that the 126th symbol in the divided frame is the SFS signal.
  • the SFS signal is composed of one symbol
  • the SFS signal is composed of a plurality of symbols
  • the result of cumulatively adding the amplitudes of the symbols over a plurality of frames is obtained.
  • a plurality of relatively low consecutive symbol groups may be detected and specified by size comparison, and those symbol groups may be determined as SFS signals.
  • those symbol groups may be determined as SFS signals.
  • a plurality of symbols included in a predetermined value range near the minimum value may be determined as an SFS signal.
  • the determination conditions for the SFS signal can also be appropriately determined according to the conditions of the transmission line and the like.
  • the above-mentioned cumulative addition and minimum value detection processes for 32 frames are set as one SFS signal estimation process, and this process is repeated a plurality of times.
  • N times for example, twice
  • the above SFS signal estimation process is constantly repeated, and when different results are obtained M times (for example, 5 times) in succession, it is determined to be out of synchronization.
  • M times for example, 5 times
  • different symbols are continuously estimated, such as 123 symbols, 96 symbols, 56 symbols, 3 symbols, and 45 symbols, it is determined to be out of synchronization.
  • the synchronization establishment process is executed again according to the instruction from the received signal processing circuit.
  • the cumulative addition value cannot be more than the maximum value of the coordinates of the 64 signal points. If the cumulative addition value is higher than that, it is possible to keep it at the maximum value or set a threshold value for the detection condition to improve the reliability of detection as much as possible even when the error rate is high. It is possible.
  • FIG. 8 is a measurement result of the erroneous synchronization probability in the short frame synchronization detection according to the embodiment of the present invention.
  • the horizontal axis is the number of frames to be cumulatively added, and the vertical axis is the missynchronization probability.
  • the false synchronization probability is the result of performing the short frame synchronization processing multiple times in the state of a certain error rate, and finally determining that the synchronization is established (for example, when the same result is obtained N times in succession). The ratio of the number of times that is wrong.
  • the erroneous synchronization probability is 0.8. It becomes. Generally, under the same detection conditions, the higher the error rate, the higher the false synchronization probability.
  • error rate (BER) 4.5e-1
  • error rate 4.5e-2
  • error rate 4.5e-3
  • the error rate 4.5e-1 is a poor state in which 45 symbols out of 100 symbols are erroneous on average.
  • the probability can be kept as low as 0.01 or less.
  • synchronization can be stably detected even in a state where the error rate has deteriorated.
  • the number of retries of the synchronization process can be reduced, and the time until the synchronization is established can be reduced.
  • the synchronization time can be reduced to about 1/100 of the conventional one.
  • synchronization is established for a long frame based on a short frame for which synchronization is established by detecting an SFS signal.
  • the LFS signal inserted in the short frame payload is detected to establish the long frame synchronization.
  • the LFS signal is set to the payload of the first short frame of the long frame composed of a plurality of short frames.
  • the LFS signal is detected by correlating the payload signal in which the LFS signal is set and the reference long frame synchronization signal for each short frame separated by the SFS signal.
  • the coordinate values on the IQ plane can be used, and the coordinate values on the IQ plane can be compared with the reference long frame synchronization signal. ..
  • the received signal is once judged to be "0" or "1" data, and after being converted to "0" or “1” data, a reference long frame synchronization signal is used. It can also be configured to be compared with. In the long frame synchronization process, after the short frame is established, the reference signal is compared for each short frame, so the method of comparing the data of "0” or “1” with the reference signal is more efficient in correlation detection. Sometimes you can do it well. For example, if the LFS signal becomes long, it is better to compare the data of "0” or “1” to improve the efficiency of the arithmetic processing at the time of comparison.
  • the long frame synchronization in the present embodiment unlike the conventional frame synchronization, it is not necessary to correlate while shifting one symbol at a time for all the symbols, and the matching may be performed for each short frame. Therefore, until the frame synchronization is established.
  • the time can be significantly reduced.
  • the number of synchronization processes for the long frame can be substantially 1/129 of the conventional one.
  • the LFS signal can be composed of a plurality of SFS signals. be.
  • the synchronization detection process is performed on the IQ plane with reliability by using a simple synchronization signal, so that the error rate is large. Even in situations, false synchronization detection can be reduced, and short frame synchronization can be performed reliably and stably.
  • short frame synchronization is divided into two stages, short frame synchronization and long frame synchronization, and long frame synchronization is performed for each short frame, compared with the conventional method of performing direct long frame synchronization, Long frame synchronization can be established in a very short time.
  • the short frame synchronization signal of the present embodiment is set to have a lower average amplitude than the payload signal, a symbol having a low amplitude is periodically inserted and the average amplitude value is lowered, so that a power reduction effect can be obtained. Be done.
  • a similar effect is obtained by coding called probabilistic shaping, which can bring the probability of occurrence of the amplitude value of the signal point on the IQ plane closer to a normal distribution and increase the noise tolerance.
  • the present invention can be used as a frame synchronization device for determining a frame synchronization state in an optical communication device for coherent optical communication.
  • 1 ... frame synchronization system, 10 ... transmission signal processing circuit, 20 ... frame signal generation circuit, 30 ... optical transmission circuit, 40 ... optical reception circuit, 50 ... reception signal processing circuit, 60 ... frame synchronization circuit, 70 ... optical fiber.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本発明のフレーム同期システム(1)は、第1のフレーム同期信号と第1のペイロード信号を含む第1のフレーム信号を複数含むフレーム信号を生成し、第1のフレーム同期信号は、少なくとも1つのシンボルから成り、第1のペイロード信号よりも平均振幅が低く設定されているフレーム信号生成回路(20)と、フレーム信号を光伝送路(70)を介して受信し、受信信号から第1のフレーム同期信号を検出し、受信信号を第1のフレーム信号のシンボル長さのフレームに分割し、分割された複数のフレームの同じシンボル位置の信号のIQ平面上の座標値を、複数のフレームに渡って加算し、その加算結果に基づいてフレームにおいて大きさ比較によって特定したシンボルを第1のフレーム同期信号と判定するフレーム同期回路(60)とを備える。伝送レートが高速の場合においても、誤同期確率を少なくしてフレーム同期までの時間を短縮することができる。

Description

フレーム同期システム、フレーム同期回路及びフレーム同期方法
 本発明は、データ通信におけるフレーム同期システム、フレーム同期回路及びフレーム同期方法に関する。
 コヒーレント光通信では、受信側において、タイミングの正確な同期により伝送特性の補償を行い大容量化を図っており、現状では、100Gbps以上の伝送を可能としている。タイミング同期においては、受信信号のフレーム毎に予め挿入されたフレーム同期パターンが使用され、この同期パターンを正確にかつ高速に検出できるかが大容量化の性能を左右する。
 また、光通信では、波長分散、偏波分散、並びに信号対雑音比の劣化等でシンボル誤り率が高くなり伝送特性が劣化するので、このような状態においても正確に同期パターンを検出することが重要である。特に、更なる大容量化が進むシステム(例えば、1Tbps以上)では、誤り率が大きい状態においても、確実に同期パターンを検出し、より高速にかつ高精度にフレーム同期を確立することが重要である。
 光通信においては、一般的には、信号が受信された場合、時間軸上で、受信側で用意した固定パターンとその受信信号との相関をとることで、フレーム同期が行われる。信号パターンが一致すると相関値は最大となる。なお、光通信のように、2つの偏波が利用される場合は、それぞれに独立して相関が取られる。
 このような同期方法では、誤り率が増加した状態では、誤って同期を検出する確率が多い。検出した同期が誤りと判定されると、再度同期を確立する処理を行う。そのため、誤り率が高い程、再度同期を確立し直す回数は増える。このような状態では、最終的に正しい同期が確立されるまでに時間を要することとなる。従って、誤り率が高い状態においても、高速に確実な同期が確立できる同期方法が望まれている。
 特許文献1には、時間領域で少なくとも1ビットの光信号を送信しないことでフレームパタンを生成し、受信側で分割されたフレームと同じビット位置のデータを積算することでヒストグラムを生成し、そのヒストグラムからフレームパタンの位置を検出する方法が開示されている。この方法は、コヒーレント光通信が行われる以前の光通信システムに関連し、光信号のオン/オフにより通信を行う光パルス伝送に対するものである。積算は、光信号のオン/オフを0/1データとして判定した後に行われる。この方法では、誤り率が低い状態では、データの判定結果の信頼性が高くなるため、比較的確実に同期を確立することができる。しかし、誤り率が増加した状態では、誤って同期を検出する確率が高くなるという問題がある。
 特許文献2には、ペイロード領域の平均光強度より小さく設定されている同期用信号パターンを用いてフレーム同期を行う光通信システムが開示されている。このフレーム同期の方法では、受信ビット列から同期用信号パターンを検出しフレームの頭出しを行う。この場合、同期用信号パターンの平均光強度をペイロード領域のそれよりも小さく設定しているので、同期用信号パターンの非線形歪を小さくでき、正しいフレームの頭出しが可能となる。しかし、同期用信号パターンは、S/Nが大きく劣化することがない状態で検出可能であることが必要である。
 特許文献3のフレーム同期装置では、受信信号と同期パターンのシンボル毎のIQ平面上の距離の平均値が最小となるパターンを検出することにより同期パターンを検出している。コヒーレント光通信において、受信シンボル誤り率が高い場合においても、正しく同期状態を判定することができる。
特開2009-218744号公報 特開2016-019030号公報 特開2019-213218号公報
 しかしながら、上述した従来のフレーム同期の方法では、以下のような課題がある。特許文献1は、誤り率が劣化した状態では、誤同期確率が高くなり、1Tbps以上の伝送レートの高速化における同期方法として使用することはできない。特許文献2のフレーム同期方法では、S/Nが大きく劣化した状態では同期用信号パターンの検出が難しくなり、同様にして、1Tbps以上の高速化における同期方法としては使用できない。また、特許文献3のフレーム同期方法では、より誤り率が高い状態では誤同期が増え、1Tbps以上の高速化での使用は難しい。ここで、上述した1Tbpsは、高速な伝送レートの度合いを示す指標の一例である。例えば、500Gbps以上という条件も高速な伝送レートに含まれる。
 このように、従来のフレーム同期の方法では、伝送レートが高速になると、誤り率が大きい状態では誤って同期を検出してしまう誤同期確率が増える。誤同期確率が高くなると、正しい検出が行われるまで同期処理を繰り返すため、同期までに多くの時間を要するという問題があった。
 本発明は、上記課題を解決するためになされたものであり、伝送レートが高速の場合においても、誤同期確率を少なくしてフレーム同期までの時間を短縮するフレーム同期システムを提供することにある。
 上述したような課題を解決するために、本発明のフレーム同期システムは、第1のフレーム同期信号と第1のペイロード信号を含む第1のフレーム信号を複数含むフレーム信号を生成するフレーム信号生成回路であって、前記第1のフレーム同期信号は、少なくとも1つのシンボルから成り、前記第1のペイロード信号よりも平均振幅が低く設定されているフレーム信号生成回路と、前記フレーム信号生成回路で生成された前記フレーム信号を光伝送路を介して受信し、受信信号から前記第1のフレーム同期信号を検出するフレーム同期回路であって、前記受信信号を前記第1のフレーム信号のシンボル長さのフレームに分割し、分割された複数の前記フレームの同じシンボル位置の信号のIQ平面上の座標値の絶対値を、複数の前記フレームに渡って加算し、その加算結果に基づいて前記フレームにおいて大きさ比較によって特定したシンボルを前記第1のフレーム同期信号と判定するフレーム同期回路とを備える。
 上述したような課題を解決するために、本発明のフレーム同期方法は、フレーム信号生成回路とフレーム同期回路を備えたフレーム同期システムにおけるフレーム同期方法であって、第1のフレーム同期信号と第1のペイロード信号を含む第1のフレーム信号を複数含むフレーム信号を生成するフレーム信号生成ステップであって、前記第1のフレーム同期信号は、少なくとも1つのシンボルから成り、前記第1のペイロード信号よりも平均振幅が低く設定されているフレーム信号生成ステップと、前記フレーム信号生成回路で生成された前記フレーム信号を光伝送路を介して受信し、受信信号から前記第1のフレーム同期信号を検出するフレーム同期ステップであって、前記受信信号を前記第1のフレーム信号のシンボル長さのフレームに分割し、分割された複数の前記フレームの同じシンボル位置の信号のIQ平面上の座標値の絶対値を、複数の前記フレームに渡って加算し、その加算結果に基づいて前記フレームにおいて大きさ比較によって特定したシンボルを前記第1のフレーム同期信号と判定するフレーム同期ステップとを含む。
 本発明によれば、伝送レートが高速の場合においても、誤同期確率を少なくしてフレーム同期までの時間を短縮するフレーム同期システムを提供することが可能となる。
図1は、本発明の実施の形態に係るフレーム同期システムの構成例を示す図である。 図2は、本発明の実施の形態に係るフレーム信号生成回路の動作を説明するための図である。 図3は、本発明の実施の形態に係る短フレーム同期信号とペイロード信号の信号点を示す図である。 図4は、本発明の実施の形態に係るフレーム同期回路の構成例を示す図である。 図5は、本発明の実施の形態に係るフレーム同期方法のフローチャートを示す図である。 図6は、本発明の実施の形態に係る短フレーム同期信号の検出方法を説明するための図である。 図7は、本発明の実施の形態に係る累積加算回路の出力を示す図である。 図8は、本発明の実施の形態に係る短フレーム同期検出における誤同期確率の測定結果である。 図9は、本発明の長フレーム同期信号を検出する方法を説明するための図である。
 以下、本発明の実施の形態を図面を参照して説明する。但し、本発明は、多くの異なる態様で実施することが可能であり、以下に説明する本願発明の実施の形態に限定して解釈すべきではない。
<本発明の概要>
 本発明では、フレーム同期を短フレーム同期と長フレーム同期の2段階で行う。短フレーム信号は、短フレーム同期信号(第1のフレーム同期信号)とペイロード信号(第1のペイロード信号)を含む短いフレーム信号(第1のフレーム信号)で構成される。一方、長フレーム信号(第2のフレーム信号)は、複数の短フレーム信号(第1のフレーム信号)で構成され、短フレームの所定のシンボルに長フレームの位置を示す長フレーム同期信号(第2のフレーム同期信号)が設定される。長フレーム同期信号の設定場所は、長フレームの位置が特定できれば、どこでも構わない。一般的には先頭の短フレーム信号内に設定するが、中央付近や、最終の短フレームでもよい。また、後述するが、複数の短フレーム同期信号に渡って設定することもできる。
 本発明では、短フレーム同期信号は、少なくとも1シンボルで構成し、ペイロード信号と識別するために、ペイロード信号よりも平均振幅が低くなるように設定する。短フレーム同期信号のシンボルをIQ平面上にマッピングした信号点は、ペイロード信号にランダムなデータを仮に設定して複数のフレームに渡って振幅値の累積加算を行い、短フレーム同期信号の振幅値の累積加算と比較することにより、ペイロード信号よりも平均振幅としての累積加算が低い信号点を設定することができる。シンボルの振幅を累積加算することは、平均化することと等価であるので、平均振幅とみなすことができる。従って、ペイロード信号よりも平均振幅が低い短フレーム同期信号を設定することができる。
 受信側では、まず短フレーム同期を確立し、その後長フレーム同期を確立する。まず、短フレーム同期では、受信信号を短フレームのシンボル長の複数のフレームに分割し、分割されたフレームのシンボル毎に各シンボルの振幅の絶対値を複数フレームに渡って累積的に加算する。短フレーム同期信号は、ペイロード信号よりも平均振幅が低くなるように設定されているので、この累積加算した結果に基づいて、短フレームの幅の中で大きさ比較(magnitude comparison)によって特定したシンボルを短フレーム同期信号と判定することができる。
 例えば、短フレームが1シンボルの場合、累積加算した結果が最小値となるシンボルが短フレーム同期信号となる。各シンボルの振幅を複数のフレームに渡って累積加算することは、平均化することと等価であるので、各シンボルの振幅を累積加算した結果を比較することで、ペイロード信号よりも平均振幅が低い短フレーム同期信号を検出することができる。
 ここで、累積加算を行う振幅は、IQ平面のI座標及びQ座標の値の絶対値である。これらの値は、「0」や「1」のデータとして判定する前のデータであり、信頼性を示す情報(尤度情報)が付加された状態での値である。次に、長フレーム同期では、短フレーム毎に、長フレーム同期パターンと照合(相互相関同期)することで、長フレーム同期信号を検出して長フレーム同期を確立する。
 短フレーム同期では、ペイロード信号よりも平均振幅が低くなるように設定されたIQ平面のI座標及びQ座標を用いる。I座標及びQ座標の値を累積加算するという簡易な方法で平均的な振幅値を観測できるので、確実にかつ安定した同期パターンの検出を行うことができる。また、「0」や「1」のデータとして判定する前の信頼性が付加された状態のIQ平面の座標値を用いることで、誤り率が劣化した状態においても、高い信頼性で短フレーム同期信号を検出できる。
 さらに、長フレーム同期は、長フレームを構成する複数の短フレーム単位で同期信号の検出を行うため、従来のように、全てのシンボルにおいて1シンボルずつシフトして相関をとる場合に比べて、同期確立までの時間を大幅に短縮することができる。
<フレーム同期システム>
 図1は、本発明の実施の形態に係るフレーム同期システムの構成例を示す図である。フレーム同期システム1の送信側は、送信信号処理回路10、フレーム信号生成回路20、及び光送信回路30を備えている。フレーム同期システム1の受信側は、光受信回路40、受信信号処理回路50、及びフレーム同期回路60を備えている。受信側の光受信回路40では、光ファイバ70等の光伝送路を介して送信側で生成されたフレーム信号を受信する。
 送信データは、送信信号処理回路10において、水平偏波信号(XI、XQ)及び垂直偏波信号(YI、YQ)に分けられ、それぞれ誤り訂正用符号化やその他の処理が行われる。フレーム信号生成回路20では、水平偏波信号(XI、XQ)及び垂直偏波信号(YI、YQ)それぞれにおいて、送信データに基づいてフレーム信号が生成される。フレーム信号には、フレーム同期を行うためのフレーム同期信号が付加される。フレーム信号は、光送信回路30において光信号に変換されて、水平偏波信号と垂直偏波信号が合成されて光ファイバ70へ供給される。本実施の形態における送信データの伝送速度としては、例えば、数百Gbps~1Tbps以上が想定される。
 光ファイバ70を介して受信された受信信号は、光受信回路40に供給される。光受信回路40では、光信号は、水平偏波信号(XI、XQ)と垂直偏波信号(YI、YQ)に分離され、それぞれ光信号から電気信号に変換されて、受信信号処理回路50へ供給される。
 ここで、水平偏波信号(XI、XQ)及び垂直偏波信号(YI、YQ)は、それぞれIQ平面上のI成分とQ成分で表される。XIは、水平偏波信号のI成分、XQは、そのQ成分、YIは、垂直偏波信号のI成分、YQは、そのQ成分である。即ち、I成分とQ成分は、受信信号を複素数表現した場合のI座標とQ座標に相当する。
 受信信号処理回路50では、伝送中に受信信号に生じた歪に対する補償処理や、復号処理が行われる。補償処理としては、例えば、波長分散補償、偏波分散補償、周波数オフセット補償等を含むことができる。復号処理には、例えば、誤り訂正処理等を含むことができる。
 各信号成分、XI、XQ、YI、YQは、フレーム同期回路60に供給され、フレーム同期の確立処理が行われる。このフレーム同期の結果は、受信信号処理回路50における種々の補償処理や復号処理に利用される。
 尚、本実施の形態における説明では、光信号は、水平偏波と垂直偏波に分けて伝送する場合について説明しているが、これに限定されず、水平偏波と垂直偏波の何れか片方の偏波の信号だけを伝送する場合にも適用できる。
<フレーム生成回路の動作>
 図2は、本発明の実施の形態に係るフレーム信号生成回路20の動作を説明するための図である。図2の例では、水平偏波信号Xと垂直偏波信号Yに対して共通のフレーム同期信号を設定する場合を説明するが、それぞれ異なる態様でフレーム同期信号を設定することも可能である。
 また、本実施の形態で記載する「シンボル」とは、コヒーレント光通信の変調方式におけるIQ平面上の信号点(コンステレーション)の変化タイミングを示す。例えば、64QAMでは、6ビット分ごとに信号点を遷移し、この遷移のタイミングがシンボルとなる。即ち、6ビットが1シンボルの周期となる。
 図2の例では、短い周期の短フレーム信号と、複数の短フレーム信号からなる長い周期の長フレーム信号が定義されている。短フレーム信号は、1シンボルの短フレーム同期信号(以下、SFS信号という。)と、128シンボルのペイロード信号で構成される。長フレーム信号は、複数の短フレーム信号、例えば、数百の短フレーム信号で構成される。例えば、図2に示すように、長フレーム信号の長フレーム同期信号(以下、LFS信号という。)は、先頭の短フレーム信号のペイロード信号の一部のデータで構成することができる。
 ここで、SFS信号は、ペイロード信号よりも平均振幅が低くなる値に設定される。本実施の形態では、SFS信号として、IQ平面上の信号点のうち、振幅が小さい信号点を使用する。例えば、64QAM信号では、SFS信号として原点付近の16信号点を使用し、16QAM信号では、SFS信号として原点付近の4信号点を使用する。この場合、SFS信号としてどの短フレームに対して同じ信号点を使用してもよいし、ペイロード信号の平均振幅と区別できるならば、短フレーム毎に異なる信号点を使用することもできる。同じ振幅を有する異なる信号点を使用することもできる。フレーム長を短くし、さらに同期信号とペイロード信号との識別を簡易化したことにより、高い誤り率の状況においても、短フレーム同期を確実に行うことができる。
 SFS信号は、1シンボルに限定されず、複数のシンボルで構成することもできる。データ伝送の効率化の観点からは、1シンボルの方が好ましいが、SFS信号の複数化によって、同期の確実性を高めることができる。また、SFS信号のシンボル数を適宜選択することにより、同期の確実性と伝送効率の両方を考慮したSFS信号を構成することも可能である。SFS信号を複数のシンボルで構成した場合の受信側での同期検出では、複数のフレームに渡ってシンボルの振幅を累積加算した結果において、大きさ比較によって相対的に低い複数の連続したシンボル群を検出及び特定し、それらのシンボル群をSFS信号と判定すればよい。
 LFS信号は、1つの短フレーム信号や複数の短フレーム信号の所定のシンボルで構成することができる。SFS信号と同様に、LFS信号のシンボル数が多い方が同期の確実性を高めることができるが、1つの短フレーム信号の全てをLFS信号として使用することが同期処理上効率的である。
 LFS信号は、短フレームのペイロード信号ではなく、複数のSFS信号で構成することも可能である。SFS信号は、単一の信号点ではなく、IQ平面上の複数の信号点を遷移させることができるので、複数のSFS信号を用いて信号点を遷移させることにより、LFS信号の同期パターンを構成することができる。LFS信号を複数のSFS信号で構成することで、短フレームのペイロード信号をLFS信号として設定する必要がないため、データの伝送効率をさらに向上させることができる。
 また、SFS信号は、従来の位相補償用のパイロット信号(PS)と共用することもできる。レーン識別や伝送路変動補正にも使用可能である。また、LFS信号は、従来の長フレーム同期信号(TS)を設定することも可能である。従来、ペイロード中に、変調方式の異なる位相補償用パイロット信号(PS)や長フレーム同期信号(TS)を挿入していたが、SFS信号により確実な短フレーム同期が確立できるため、異なる変調方式のPSやTSを用いる必要がない。
<短フレーム同期信号の信号点>
 図3は、本発明の実施の形態に係る短フレーム同期信号とペイロード信号の信号点を示す図である。図3では、例として64QAMの場合について説明する。64QAMは、IQ平面上に、64個の信号点を有する。図3の例では、SFS信号として、中心の16信号点のみを使用する。一方、ペイロード信号は、全64信号点を使用するので、SFS信号の平均的な振幅は、ペイロード信号の平均的な振幅に比べて低くすることができる。
 上述したように、LFS信号は、複数のSFS信号で構成することも可能である。図3の例では、SFS信号の振幅は、I軸方向及びQ軸方向にそれぞれ4レベル変化できる。これを利用して、IQ平面における座標値を遷移させて同期パターンを構成し、それをLFS信号として用いることで、短フレームを構成する複数のSFS信号のうち、所定のSFS信号をLFS信号として用いることも可能である。
 尚、低振幅の信号点は、図3に示す16点に限定されない。平均的な振幅がペイロードの振幅よりも低くなることが検出できれば、どの信号点を用いてもよい。また、X偏波とY偏波で、SFS信号の信号点やLFS信号は、同じである必要はない。さらに、SFS信号の信号点は、IQ平面上で対称である必要もない。平均的な振幅が低いシンボルを検出できれば十分である。
<フレーム同期回路>
 図4は、本発明の実施の形態に係るフレーム同期回路の構成例を示す図である。図4に示す構成例では、光受信回路40から水平偏波信号XのI成分である受信信号XI、Q成分である受信信号XQ、及び垂直偏波信号YのI成分である受信信号YI、Q成分である受信信号YQが、受信信号処理回路50に供給される。
 受信信号XI、XQ、YI、YQは、それぞれフレーム同期回路XI、XQ、YI、YQに供給され、それぞれの回路において独立して短フレーム同期及び長フレーム同期の処理が行われる。フレーム同期回路XI、XQ、YI、YQのそれぞれは、累積加算回路61、短フレーム同期信号検出回路62、及び長フレーム同期信号検出回路63を含んでいる。
 累積加算回路61は、供給された受信信号XI、XQ、YI、YQをそれぞれ短フレームの長さ(図1の例では、129シンボルごと)に分割し、分割された複数フレームの同じシンボル位置のシンボルにおけるIQ平面上の座標値の絶対値を複数フレームに渡り累積的に加算する。ここで、累積加算回路61において加算されるのは、IQ平面上の値(I座標、Q座標)の絶対値であり、「0」や「1」に判定される前の値である。
 短フレーム同期信号検出回路62は、累積加算回路61における累積結果に基づいて、SFS信号を検出する。短フレームの幅のシンボル毎に各シンボルの振幅の絶対値を複数フレームに渡って累積的に加算し、累積結果に基づいて、フレームにおいて大きさ比較によって特定したシンボルをSFS信号と判定する。例えば、SFS信号が1シンボルの場合は、累積した結果が最小値となるシンボルをSFS信号として検出する。
 長フレーム同期信号検出回路63は、短フレーム同期信号検出回路62におけるSFS信号の検出結果を利用して受信信号XI、XQ、YI、YQから、それぞれLFS信号を検出する。長フレーム同期では、SFS信号によって区切られた短フレーム毎に、受信信号と参照用長フレーム同期信号との相関を取ることにより、LFS信号を検出する。参照用長フレーム同期信号と相関をとる短フレーム同期後の受信信号としては、IQ平面上の座標値をそのまま使用することができるが、次に示す「0」か「1」に判定した後のデータも使用できる。
 受信信号XI、XQ、YI、YQは、IQ平面上の値として長フレーム同期信号検出回路63にも供給されるが、それらを「0」か「1」に判定した後のデータを供給することも可能である。その「0」か「1」に判定後のデータを用いて、参照用長フレーム同期信号と比較して相関をとるように構成することもできる。LFS信号の検出は、短フレーム同期の確立後に行うので、「0」か「1」に判定後のデータを参照用信号と比較してLFS信号を検出する方が、IQ平面上での座標値を用いた処理よりも効率よく行うことができる場合もある。例えば、LFS信号が長くなれば、「0」か「1」のデータを比較するほうが、比較する際の演算処理を効率化できる。
 尚、上述した短フレーム同期処理及び長フレーム同期処理は、受信信号のXI、XQ、YI、YQでそれぞれ独立して実行することができるが、XIとXQ、YIとYQをそれぞれ複素数としてまとめて扱うことで、水平偏波信号Xと垂直偏波信号Yの2つの信号に対して同期処理を行うことも可能である。
<フレーム同期方法>
  図5~図9を用いて、本発明の実施の形態に係るフレーム同期方法を説明する。本発明の実施の形態に係るフレーム同期方法は、SFS信号とペイロード信号を含む短フレーム信号を複数含むフレーム信号を生成するフレーム信号生成ステップと、受信したフレーム信号からSFS信号を検出するフレーム同期ステップとを含み、SFS信号を検出することにより短フレーム同期を確立する。フレーム信号生成ステップでは、さらにLFS信号を短フレームの信号の所定のシンボルに設定し、フレーム同期ステップでは、さらにLFS信号を検出することにより、長フレーム同期を確立する。
 図5は、本発明の実施の形態に係るフレーム同期方法のフローチャートを示す図である。図5では、上述したフレーム同期方法のフレーム同期ステップについて説明する。
 累積加算処理(ステップS1)では、累積加算回路61において、供給された受信信号XI、XQ、YI、YQをそれぞれ短フレームの長さ(図1の例では、129シンボルごと)に分割し、分割された複数フレームの同じシンボル位置の信号のIQ平面上の値の絶対値を複数のフレーム信号に渡って累積的に加算する。
 短フレーム同期処理(ステップS2)では、短フレーム同期信号検出回路62において、ステップ1における累積加算処理の結果に基づいて、SFS信号を検出する。短フレームの幅のシンボル毎に各シンボルの振幅の絶対値を複数フレームに渡って累積的に加算し、その加算結果に基づいて、フレームにおいて大きさ比較によって特定したシンボルをSFS信号と判定する。例えば、SFS信号が1シンボルの場合は、累積した結果が最小値となるシンボルをSFS信号として検出する。
 長フレーム同期処理(ステップS3)では、長フレーム同期信号検出回路63において、ステップS2の短フレーム同期処理におけるSFS信号の検出による短フレームの同期処理結果を利用して受信信号XI、XQ、YI、YQから、それぞれLFS信号を検出する。
 このように、本実施の形態のフレーム同期方法では、短フレーム同期信号を検出して短フレーム同期を確立し、短フレーム同期が確立された受信信号に対して、長フレーム同期信号を検出して長フレーム同期処理を行う。
<短フレーム同期>
 図6は、本発明の実施の形態に係る短フレーム同期信号の検出方法を説明するための図である。図5のステップS1で説明したように、短フレーム同期信号の検出では、累積加算回路61に供給された受信信号XI、XQ、YI、YQをそれぞれ短フレームの長さに分割し、分割された複数のフレームにおける同じシンボル位置の信号の値の絶対値を複数フレームに渡り加算する。
 図6の例では、短フレームの幅は、129シンボルで構成されているので、受信信号XI、XQ、YI、YQのそれぞれを、図の最上段に示すように、129シンボル毎に分割する。その分割した129シンボルの先頭のシンボル(シンボルA)から129シンボル目まで、各シンボルの振幅の絶対値を複数のフレームに渡ってシンボル毎に累積的に加算し、各シンボルにおける加算結果を、それぞれ振幅加算値1、振幅加算値2、・・・振幅加算値129とする。SFS信号が1シンボルで構成されているので、振幅加算値1、振幅加算値2、・・・振幅加算値129の中から最小値となるシンボルをSFS信号と判定する。
 ここで、加算するフレーム数は、例えば、30フレーム程度の加算は可能であるが、それに限定されない。加算するフレーム数は、伝送路の状況等に応じて適宜定めることができる。
 ここで、本実施の形態の短フレーム同期検出において、加算する値は、受信信号XI、XQ、YI、YQのそれぞれのIQ平面における座標値の絶対値である。これらの値は、IQ平面上の座標を示す値であり、「0」や「1」に判定される前の値である。IQ平面は複素平面とも称される。
 一般的に、IQ平面上の座標値を「0」や「1」に判定する場合、複雑な誤り訂正回路を必要とする。しかし、本実施の形態における短フレーム同期検出においては、IQ平面上の座標を示す値を用いるので、そのような複雑な誤り訂正回路は不要である。また、「0」や「1」に判定された値は、「1」に近い「0」なのか、「0」に近い「1」なのか、それらの信頼性を示す情報(尤度情報ともいう)は失われている。この尤度情報が残るIQ平面上の座標値を用いることで、誤り率が増えている状態でも信頼性の高い同期信号検出結果を得ることができる。
 図7は、本発明の実施の形態に係る累積加算回路の出力を示す図である。横軸は、分割した際のシンボルの順番を示す。縦軸は、累積加算値であり、図6で説明した振幅加算値1~振幅加算値129がプロットされている。図7において、累積加算するフレーム数は、32フレームとしている。なお、縦軸の累積加算値は、規格化した値である。
 図7において、SFS信号は1シンボルで構成されているので、振幅加算値1~振幅加算値129のうち最小となるシンボルを検出する。図7に示すように、126シンボル目の累積加算値が最小値を示しているので、分割したフレームにおいて126番目のシンボルが、SFS信号であると推定することができる。
  図6、7の例では、SFS信号を1シンボルで構成する場合を説明したが、SFS信号を複数のシンボルで構成する場合には、複数のフレームに渡ってシンボルの振幅を累積加算した結果において、大きさ比較によって相対的に低い複数の連続したシンボル群を検出及び特定し、それらのシンボル群をSFS信号と判定すればよい。例えば、累積加算値が最小値を示すシンボルが複数ある場合には、それらのシンボル群をSFS信号と判定してもよい。あるいは、最小値近傍の所定の値の範囲に含まれる複数のシンボルをSFS信号と判定してもよい。SFS信号の判定条件についても、伝送路の状況等に応じて適宜定めることができる。
 さらに、上述した32フレーム分の累積加算及び最小値検出の処理を1回のSFS信号推定処理とし、これを複数回繰り返す。その結果、N回(例えば、2回)連続して同じ結果が得られた場合に、正式に同期が確立したと判断し、そのシンボルを最終的なSFS信号のシンボルとし、これを短フレームの境界と判定する。
 一方、その後も常時上記のSFS信号推定処理を繰り返し、M回(例えば、5回)連続して異なる結果が得られた場合に、同期外れと判定する。例えば、123シンボル、96シンボル、56シンボル、3シンボル、45シンボルというように、連続して異なるシンボルが推定された場合は、同期外れと判定する。同期外れを検出した後は、例えば、受信信号処理回路からの指示により再度同期確立処理が実行される。
 なお、累積加算値の最小値の検出処理において、64QAMの場合、累積加算値は、64信号点の座標の最大値以上は取りえない。累積加算値がそれ以上の値の場合は、その最大値に留めたり、検出条件に閾値を設定するなどして、誤り率が高い状態においても検出の信頼性をできる限り高める工夫を施すことも可能である。
 図8は、本発明の実施の形態に係る短フレーム同期検出における誤同期確率の測定結果である。横軸は、累積加算するフレーム数で、縦軸は、誤同期確率である。誤同期確率は、ある誤り率の状態の時に、短フレーム同期の処理を複数回行い、そのうち、同期が確立した(例えば、連続してN回同じ結果の場合)と最終的に判定した結果が誤っている回数の比率である。例えば、100回検出処理を行い、同期が検出できない回数10回、正しく同期が検出できた回数が10回、誤って同期が検出された回数が80回の場合、誤同期確率は、0.8となる。一般的に同じ検出条件では、誤り率が高い状態程、誤同期確率は増える。
 測定は、誤り率(BER)=4.5e-1、誤り率=4.5e-2、誤り率=4.5e-3の3つの誤り率に対して行った。誤り率=4.5e-1とは、100シンボル中平均的に45シンボルが誤りである劣悪な状態である。
 図8に示すように、短フレーム同期検出を使用した場合、誤り率=4.5e-1という誤り率が劣化している状態においても、累積加算するフレーム数を32以上にすれば、誤同期確率を0.01以下と低く抑えることができる。本実施の形態の短フレームの同期によれば、誤り率が劣化した状態においても安定に同期が検出できる。これにより、同期処理を再試行する回数を減らすことができ、同期が確立するまでの時間を低減することができる。例えば、同期時間を従来の1/100程度に低減することが可能となる。
<長フレーム同期>
 図9を用いて、LFS信号を検出する方法について説明する。本実施の形態では、SFS信号の検出により同期が確立された短フレームに基づいて、長フレームの同期確立を行う。図9では、短フレームの同期が確立したのち、短フレームのペイロードに挿入したLFS信号を検出し、長フレーム同期確立を行う。図9の例では、LFS信号が、複数の短フレームからなる長フレームの先頭の短フレームのペイロードに設定されている。
 長フレーム同期では、同期方法としては、SFS信号によって区切られた短フレーム毎に、LFS信号を設定したペイロード信号と参照用長フレーム同期信号との相関を取ることにより、LFS信号を検出する。参照用長フレーム同期信号と相関をとる短フレーム同期後の受信信号としては、IQ平面上の座標値を使用して、IQ平面上の座標値を参照用長フレーム同期信号と比較することができる。
 また、IQ平面上の座標値を用いて、受信信号を一度「0」か「1」のデータへの判定を行い、「0」か「1」のデータとした後で参照用長フレーム同期信号と比較するように構成することもできる。長フレーム同期処理においては、短フレーム確立後に、短フレーム毎に参照用信号との比較を行うので、「0」か「1」のデータを参照用信号と比較する方法の方が相関検出を効率良く行うことができる場合もある。例えば、LFS信号が長くなれば、「0」か「1」のデータを比較するほうが、比較する際の演算処理を効率化できる。
 本実施の形態における長フレーム同期では、従来のフレーム同期のように、全てのシンボルにおいて1シンボルずつシフトながら相関を取る必要がなく、短フレーム毎に照合を行えばよいので、フレーム同期確立までの時間を大幅に低減することができる。例えば、短フレームが129シンボルの場合、長フレームに関する同期処理回数を従来よりも事実上1/129とすることができる。
  尚、図9では、短フレームのペイロードに挿入したLFS信号を検出し、長フレーム同期確立を行う場合を説明したが、上述したように、LFS信号を複数のSFS信号で構成することも可能である。SFS信号が取りうる条件内でIQ平面における座標値を遷移させて同期パターンを構成し、それをLFS信号として用いることで、短フレームを構成する複数のSFS信号をLFS信号として用いることも可能である。
 以上述べたように、本実施の形態のフレーム同期システムでは、短フレーム同期において、簡易な同期信号を用いて信頼性を伴うIQ平面で同期検出処理を行うように構成したので、誤り率が大きい状況でも誤同期検出を少なくでき、確実かつ安定に短フレーム同期を行うことができる。
 さらに、短フレーム同期と長フレーム同期の2段階に分けて、短フレーム同期を確立した上で、短フレーム毎に長フレーム同期を行うため、従来の直接長フレーム同期を行う方法と比較して、非常に短時間で長フレーム同期を確立することができる。
 また、本実施の形態の短フレーム同期信号は、ペイロード信号よりも平均振幅が低く設定されるので、周期的に低振幅のシンボルが挿入され、平均の振幅値が下がるので、電力削減効果が得られる。IQ平面上の信号点の振幅値の生起確率を正規分布に近づけ雑音耐力を高めることができる確率的整形(Probabilistic shaping)という符号化によっても類似の効果が得られている。
  本発明は、コヒーレント光通信の光通信装置において、フレーム同期の状態を判定するフレーム同期装置として利用することができる。
 1…フレーム同期システム、10…送信信号処理回路、20…フレーム信号生成回路、30…光送信回路、40…光受信回路、50…受信信号処理回路、60…フレーム同期回路、70…光ファイバ。

Claims (8)

  1.  第1のフレーム同期信号と第1のペイロード信号を含む第1のフレーム信号を複数含むフレーム信号を生成するフレーム信号生成回路であって、
     前記第1のフレーム同期信号は、少なくとも1つのシンボルから成り、前記第1のペイロード信号よりも平均振幅が低く設定されているフレーム信号生成回路と、
     前記フレーム信号生成回路で生成された前記フレーム信号を光伝送路を介して受信し、受信信号から前記第1のフレーム同期信号を検出するフレーム同期回路であって、
     前記受信信号を前記第1のフレーム信号のシンボル長さのフレームに分割し、分割された複数の前記フレームの同じシンボル位置の信号のIQ平面上の座標値の絶対値を、複数の前記フレームに渡って加算し、その加算結果に基づいて前記フレームにおいて大きさ比較によって特定したシンボルを前記第1のフレーム同期信号と判定するフレーム同期回路と
     を備えるフレーム同期システム。
  2.  前記第1のフレーム同期信号は、1シンボルであり、前記加算結果が最小値となる前記フレームにおいて大きさ比較によって特定したシンボルを前記第1のフレーム同期信号と判定する
     請求項1記載のフレーム同期システム。
  3.  前記フレーム信号生成回路は、2以上の所定の数の前記第1のフレーム信号から成る第2のフレーム信号を形成し、前記第2のフレーム信号を特定するための第2のフレーム同期信号を前記第2のフレーム信号内の前記第1のフレーム信号の所定のシンボルに設定し、
     前記フレーム同期回路は、前記第1のフレーム同期信号の判定によって得られた前記第1のフレーム信号毎に、前記第2のフレーム同期信号の検出を行う
     請求項1または2記載のフレーム同期システム。
  4.  前記第2のフレーム同期信号は、前記第1のペイロード信号のシンボルの少なくとも一部に設定されている
     請求項3記載のフレーム同期システム。
  5.  前記第2のフレーム同期信号は、複数の前記第1のフレーム同期信号のシンボルに設定されている
     請求項3記載のフレーム同期システム。
  6.   前記第1のフレーム同期信号からIQ平面上の座標値を遷移させることにより前記第2のフレーム同期信号の同期パターンを構成する
      請求項5記載のフレーム同期システム。
  7.  請求項1から6の何れか1項に記載のフレーム同期システムのフレーム同期回路。
  8.   フレーム信号生成回路とフレーム同期回路を備えたフレーム同期システムにおけるフレーム同期方法であって、
      第1のフレーム同期信号と第1のペイロード信号を含む第1のフレーム信号を複数含むフレーム信号を生成するフレーム信号生成ステップであって、
     前記第1のフレーム同期信号は、少なくとも1つのシンボルから成り、前記第1のペイロード信号よりも平均振幅が低く設定されているフレーム信号生成ステップと、
     前記フレーム信号生成回路で生成された前記フレーム信号を光伝送路を介して受信し、受信信号から前記第1のフレーム同期信号を検出するフレーム同期ステップであって、
     前記受信信号を前記第1のフレーム信号のシンボル長さのフレームに分割し、分割された複数の前記フレームの同じシンボル位置の信号のIQ平面上の座標値の絶対値を、複数の前記フレームに渡って加算し、その加算結果に基づいて前記フレームにおいて大きさ比較によって特定したシンボルを前記第1のフレーム同期信号と判定するフレーム同期ステップと
      を含むフレーム同期方法。
PCT/JP2021/015135 2020-04-20 2021-04-12 フレーム同期システム、フレーム同期回路及びフレーム同期方法 WO2021215286A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/996,275 US20230198737A1 (en) 2020-04-20 2021-04-12 Frame synchronization system, frame synchronization circuit, and frame synchronization method
CN202180029580.5A CN115516816A (zh) 2020-04-20 2021-04-12 帧同步系统、帧同步电路和帧同步方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-074614 2020-04-20
JP2020074614A JP7034203B2 (ja) 2020-04-20 2020-04-20 フレーム同期システム、フレーム同期回路及びフレーム同期方法

Publications (1)

Publication Number Publication Date
WO2021215286A1 true WO2021215286A1 (ja) 2021-10-28

Family

ID=78269182

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/015135 WO2021215286A1 (ja) 2020-04-20 2021-04-12 フレーム同期システム、フレーム同期回路及びフレーム同期方法

Country Status (4)

Country Link
US (1) US20230198737A1 (ja)
JP (1) JP7034203B2 (ja)
CN (1) CN115516816A (ja)
WO (1) WO2021215286A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261939A (ja) * 1988-04-13 1989-10-18 Fujitsu Ltd マルチフレーム同期装置
JPH11177546A (ja) * 1997-12-16 1999-07-02 Matsushita Electric Ind Co Ltd フレーム同期シンボル再生装置
JP2009218744A (ja) * 2008-03-07 2009-09-24 Nec Corp 微弱光通信のフレーム同期方法およびシステム
WO2011125964A1 (ja) * 2010-04-06 2011-10-13 日本電気株式会社 光送受信システムおよび光送受信システムにおけるタイミング抽出方法
JP2016072942A (ja) * 2014-10-02 2016-05-09 富士通株式会社 光送信器および波形歪みを補正する方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261939A (ja) * 1988-04-13 1989-10-18 Fujitsu Ltd マルチフレーム同期装置
JPH11177546A (ja) * 1997-12-16 1999-07-02 Matsushita Electric Ind Co Ltd フレーム同期シンボル再生装置
JP2009218744A (ja) * 2008-03-07 2009-09-24 Nec Corp 微弱光通信のフレーム同期方法およびシステム
WO2011125964A1 (ja) * 2010-04-06 2011-10-13 日本電気株式会社 光送受信システムおよび光送受信システムにおけるタイミング抽出方法
JP2016072942A (ja) * 2014-10-02 2016-05-09 富士通株式会社 光送信器および波形歪みを補正する方法

Also Published As

Publication number Publication date
CN115516816A (zh) 2022-12-23
JP2021175005A (ja) 2021-11-01
JP7034203B2 (ja) 2022-03-11
US20230198737A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
JP5352679B2 (ja) 光通信システムにおけるサイクルスリップの影響を修正する方法、及びコヒーレント受信機
EP2442468B1 (en) Efficient Data Transmission and Training of Data Processing Functions
US9184905B2 (en) Phase compensation receiver
EP3163825B1 (en) Method and apparatus for detecting multipath frame header
US20100208853A1 (en) Feedback adjustable constellation de-mapper
JP2943839B2 (ja) 等化器用フレーム同期回路
WO2021215286A1 (ja) フレーム同期システム、フレーム同期回路及びフレーム同期方法
JPH0969862A (ja) ディジタル無線通信受信機
US20120020661A1 (en) Optical communication device and dispersion compensation method
US20230291633A1 (en) Probabilistic shaping qam dynamic equalization and digital signal processing method
US11201721B2 (en) Frame synchronization apparatus, optical communication apparatus, and frame synchronization method
US8959406B2 (en) Method for data packet processing at very high data rates and extremely poor transmission conditions
WO2006137175A1 (ja) フレーム同期装置及びフレーム同期方法
KR100513275B1 (ko) 데이터의 위치 정보 탐색을 통한 데이터 복원 방법 및상기 알고리즘을 적용한 직렬 데이터 수신기
JP6921912B2 (ja) フレーム同期装置、光通信装置およびフレーム同期方法
WO2024111405A1 (ja) 適応等化回路、適応等化方法及び受信装置
US11101833B2 (en) Demodulators
US9083498B2 (en) Method and device for processing data and communication system comprising such device
JP2024076209A (ja) 適応等化回路、適応等化方法及び受信装置
US7616724B2 (en) Method and apparatus for multi-modulation frame synchronization in a digital communication system
JP2015171022A (ja) 光伝送装置および光伝送方法
CN116366198A (zh) 多路异步波长标签信号判决阈值确定方法和系统
WO2014111145A1 (en) Phase noise estimation for 6-ary polarization-shift keying quadrature|phase-shift keying
JP2008278136A (ja) フレーム同期回路
JP2014165723A (ja) フレーム同期装置、フレーム同期方法及びフレーム同期装置の制御プログラム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21792853

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21792853

Country of ref document: EP

Kind code of ref document: A1