JP7027028B2 - 液晶表示パネル - Google Patents
液晶表示パネル Download PDFInfo
- Publication number
- JP7027028B2 JP7027028B2 JP2016107735A JP2016107735A JP7027028B2 JP 7027028 B2 JP7027028 B2 JP 7027028B2 JP 2016107735 A JP2016107735 A JP 2016107735A JP 2016107735 A JP2016107735 A JP 2016107735A JP 7027028 B2 JP7027028 B2 JP 7027028B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pattern hole
- insulating layer
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 51
- 230000002093 peripheral effect Effects 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 23
- 239000010409 thin film Substances 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000009413 insulation Methods 0.000 description 5
- 230000002860 competitive effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Ceramic Engineering (AREA)
- Electroluminescent Light Sources (AREA)
Description
本発明は、液晶表示パネルに関し、特に、製造プロセスに対し競争力の高い液晶表示パネルに関する。
液晶ディスプレイは、携帯電話、ノートパソコン（ｎｏｔｅｂｏｏｋ）及びタブレットＰＣ（Ｔａｂｌｅｔ ＰＣ）等の各種の電子機器に広く使用されつつある。さらに、大型フラットパネルディスプレイ市場の急速な発展に伴い、軽量や薄型等の特性をもつ液晶ディスプレイは重要な役割を果たしており、ブラウン管を用いたディスプレイ（ＣＲＴ）から置き換わって現在主流になりつつある。
しかしながら、各種の液晶ディスプレイの製造プロセスにおいては技術開発に伴って新たな問題が生じやすくて、表示品質に悪影響を与える。そのため、優れた表示品質を有し、且つ製造プロセスに対して競争力の高い液晶表示パネルを提供することが、産業界の共通課題となっている。
そこで、本発明の目的は、コンタクトホールの第二パターン孔の第二長軸を第一パターン孔の第一長軸よりも長くすることで、第一パターン孔及び第二パターン孔の製造プロセスのバラツキによる画素電極と薄膜トランジスタ素子との電気接続面積の過剰変化を抑制可能な液晶表示パネルを提供することである。
本発明の一実施形態に係る液晶表示パネルは、画素領域を有する第一基板と、前記第一基板上の前記画素領域内に位置する薄膜トランジスタ素子と、前記画素領域に配置された複数の絶縁層を備え、前記絶縁層はコンタクトホールを備え、前記コンタクトホールによって前記薄膜トランジスタ素子に電気的に画素電極が接続されており、前記コンタクトホールは、異なる前記絶縁層に形成された第一パターン孔及び第二パターン孔を含み、前記第二パターン孔は、前記第一パターン孔の外側に突出する第一周縁部及び第二周縁部を含み、前記第一周縁部と前記第二周縁部が前記第一パターン孔を挟む反対側にそれぞれ突出され、前記第一パターン孔は、前記絶縁層の底面における外縁の任意の２点間の距離が最長距離になる第一長軸が第一方向に延び、前記第二パターン孔は、前記絶縁層の底面における外縁の任意の２点間の距離が最長距離になる第二長軸が前記第一方向と異なる第二方向に延びることを特徴とする。
また、前記第二パターン孔の前記第二長軸が前記第一パターン孔の前記第一長軸より長く、前記第一周縁部における前記第二長軸の一端から前記第一パターン孔までの最短距離を第一最短距離とし、前記第二周縁部における前記第二長軸の他端から前記第一パターン孔までの最短距離を第二最短距離とした場合に、前記第一最短距離が前記第二最短距離より長い。
本発明に係る液晶表示パネルによれば、第一パターン孔及び第二パターン孔の製造プロセスのバラツキによる、画素電極と薄膜トランジスタ素子のとの電気接続面積の過剰変化を抑制することができる。
本発明の実施形態によれば、液晶表示パネルにおいて、コンタクトホールの第二パターン孔の第二長軸を第一パターン孔の第一長軸よりも長くすることで、第一パターン孔及び第二パターン孔の製造プロセスのバラツキによる画素電極と薄膜トランジスタ素子との電気接続面積の過剰変化を抑制することができる。本発明の詳細な説明及び技術内容は、添付した図面を参照することによって、より明確になる。同一構成要素または類似の構成要素に関しては、同じ符号を付する。ただし、図面は、参照および説明用に過ぎず、決して本発明を限定するものではないことを理解されたい。
図１は、本発明の一実施形態に係る液晶表示パネルの上面図である。図２Ａは、図１のＡ１－Ａ１’線における液晶表示パネルの断面図である。図２Ｂは、図１のＢ１－Ｂ１’線における液晶表示パネルの断面図である。図１、図２Ａ及び図２Ｂに示すように、液晶表示パネル１０は、第一基板１１０、薄膜トランジスタ素子（図示せず）、絶縁層ＩＬ、画素電極１２０、第二基板１４０及び液晶層１５０を含む。第一基板１１０は、少なくとも１つの画素領域Ｐを含む。薄膜トランジスタ素子は、第一基板１１０上且つ画素領域Ｐ内に位置する。絶縁層ＩＬは、画素領域Ｐ内に位置し、且つ薄膜トランジスタ素子を覆う。絶縁層ＩＬは、コンタクトホールＣを有する。コンタクトホールＣは、第一方向ＤＲ１に延びる第一長軸Ｌ１と、第二方向ＤＲ２に延びる第二長軸Ｌ２とを有する。第一長軸Ｌ１は、第二長軸Ｌ２に対して角度θをなすようになっている。第二長軸Ｌ２は、第一長軸Ｌ１よりも長い。画素電極１２０は、コンタクトホールＣによって薄膜トランジスタ素子に電気的に接続される。
本明細書の長軸とは、上記の領域内に定義された最長距離のことである。本発明の実施形態では、コンタクトホールＣの第一長軸Ｌ１は、例えば、第一方向ＤＲ１における、第三絶縁層ＩＬ３の一方の縁部から第三絶縁層ＩＬ３の他方の縁部までの最長距離である。コンタクトホールＣの第二長軸Ｌ２は、例えば、第一方向ＤＲ１と異なる第二方向ＤＲ２における、第四絶縁層ＩＬ４の一方の縁部から第四絶縁層ＩＬ４の他方の縁部までの最長距離である。
一部の実施形態においては、図２Ａ及び図２Ｂに示すように、第一基板１１０、薄膜トランジスタ素子及び絶縁層ＩＬにより、例えば、アレイ基板を構成してもよい。第一基板１１０は、複数の画素領域Ｐを有してもよい。複数の画素領域Ｐのうちの少なくとも１つにおいて、液晶表示パネル１０は、第一基板１１０、第一金属層Ｍ１、第一絶縁層ＩＬ１、第二金属層Ｍ２、第二絶縁層ＩＬ２、第三絶縁層ＩＬ３、第四絶縁層ＩＬ４、画素電極１２０、第二基板１４０及び液晶層１５０を含んでもよい。第一金属層Ｍ１は、第一基板１１０上に設置される。第一絶縁層ＩＬ１は、第一金属層Ｍ１上に設置される。第二金属層Ｍ２は、第一絶縁層ＩＬ１上に設置される。第二絶縁層ＩＬ２は、第二金属層Ｍ２上に設置される。第三絶縁層ＩＬ３は、第二絶縁層ＩＬ２上に設置される。第四絶縁層ＩＬ４は、第三絶縁層ＩＬ３上に設置される。画素電極１２０は、第四絶縁層ＩＬ４上に設置される。第一金属層Ｍ１、第一絶縁層ＩＬ１、第二金属層Ｍ２、第二絶縁層ＩＬ２、第三絶縁層ＩＬ３及び第四絶縁層ＩＬ４は、これら画素領域のうちの少なくとも１つの中に位置する。
本実施形態において、第一金属層Ｍ１は、例えば、走査線であり、第二金属層Ｍ２は、例えば、データ線である。
また、第三絶縁層ＩＬ３は、例えば、有機絶縁層である。第二絶縁層ＩＬ２及び第四絶縁層ＩＬ４は、例えば、無機絶縁層であって、酸化珪素または窒化珪素を含んでもよい。
図１、図２Ａ及び図２Ｂに示すように、第三絶縁層ＩＬ３は、第一パターン孔ＣＨ１を有する。第一パターン孔ＣＨ１は、第一方向ＤＲ１に延びる第一長軸Ｌ１を有する。第二絶縁層ＩＬ２及び第四絶縁層ＩＬ４には、第二方向ＤＲ２に延びる第二長軸Ｌ２を有する第二パターン孔ＣＨ２が形成される。第二パターン孔ＣＨ２の第二長軸Ｌ２は、第一パターン孔ＣＨ１の第一長軸Ｌ１よりも長い。
第一金属層Ｍ１（走査線）と第一長軸Ｌ１とのなす角度は、例えば９０±１０°である。第一金属層Ｍ１（走査線）と第二長軸Ｌ２とのなす角度は、例えば０±１０°である。第一長軸Ｌ１と第二長軸Ｌ２とのなす角度θは、例えば９０±２０°である。しかも、角度θは、０°または１８０°以外の角度である。
第一パターン孔ＣＨ１及び第二パターン孔ＣＨ２により、コンタクトホールＣが形成される。画素電極１２０は、第一パターン孔ＣＨ１及び第二パターン孔ＣＨ２によって第二金属層Ｍ２に電気的に接続される。言い換えれば、画素電極１２０は、コンタクトホールＣ及び第二金属層Ｍ２によって、薄膜トランジスタ素子に電気的に接続される。
図１に示すように、第二パターン孔ＣＨ２の第二長軸Ｌ２の一端から第一パターン孔ＣＨ１までの最短距離を第一最短距離Ｄ１、及び、第二パターン孔ＣＨ２の第二長軸Ｌ２の他端から第一パターン孔ＣＨ１までの最短距離を第二最短距離Ｄ２とした場合、第一最短距離Ｄ１は、例えば、第二最短距離Ｄ２よりも長い。
図１及び図２Ａの断面図に示すように、第二パターン孔ＣＨ２の一方の側壁Ｓ１は、第二方向ＤＲ２に延びる線分に対して第一傾きを有し、第二パターン孔ＣＨ２の他方の側壁Ｓ２は、第二方向ＤＲ２に延びる線分に対して第二傾きを有する。第一傾きは、例えば、第二傾き以下である。
図１に示すように、第一基板１１０の平面方向（ｔｏｐ ｖｉｅｗ ｄｉｒｅｃｔｉｏｎ）において、第二パターン孔ＣＨ２は、第一周縁部（ｐｅｒｉｐｈｅｒｙ ｓｅｇｍｅｎｔ）Ｐ１及び第二周縁部Ｐ２を有する。第一周縁部Ｐ１及び第二周縁部Ｐ２は、それぞれ第一パターン孔ＣＨ１の対向する両側から突出するようになっている。第一周縁部Ｐ１は第一周長を有し、第二周縁部Ｐ２は第二周長を有する。第一周長は、例えば、第二周長よりも長い。
図１に示すように、第一基板１１０の平面方向において、第一パターン孔ＣＨ１は、第二パターン孔ＣＨ２と第一重なり周長Ｄ３及び第二重なり周長Ｄ４で重なる。第一重なり周長Ｄ３は、例えば、第二重なり周長Ｄ４よりも長い。
また、図２Ｂに示すように、第三絶縁層ＩＬ３の側壁Ｓ１は、第一方向ＤＲ１に延びる線分に対して異なる複数の傾きを有する。
一部の実施形態において、図１、図２Ａ及び図２Ｂに示すように、液晶表示パネル１０は、共通電極層１３０をさらに含んでもよい。共通電極層１３０は、絶縁層ＩＬ内に位置し、コンタクトホールＣを囲むように形成される開口１３１を有する。
共通電極層１３０は、例えば、第三絶縁層ＩＬ３と第四絶縁層ＩＬ４との間に位置する。開口１３１は、第一パターン孔ＣＨ１及び第二パターン孔ＣＨ２を囲むように形成される。
図２Ａ及び図２Ｂに示すように、薄膜トランジスタ素子は、積層して配置される複数のサブ金属層（ｓｕｂ－ｍｅｔａｌ ｌａｙｅｒ）を含んでもよい。これらサブ金属層は、上層（ｕｐｐｅｒ ｌａｙｅｒ）Ｍ２ａ、中層（ｍｉｄｄｌｅ ｌａｙｅｒ）Ｍ２ｂ及び下層（ｌｏｗｅｒ ｌａｙｅｒ）Ｍ２ｃを含んでもよい。さらに、画素電極１２０は、コンタクトホールＣによってサブ金属層内における上層Ｍ２ａの一方の側辺に電気的に接続される。言い換えれば、本実施形態において、薄膜トランジスタ素子は、第二金属層Ｍ２を含んでもよい。第二金属層Ｍ２は，上層Ｍ２ａ、中層Ｍ２ｂ及び下層Ｍ２ｃを含んでもよい。
詳細には、画素電極１２０の少なくとも一部の領域は、サブ金属層内における上層Ｍ２ａの側辺に隣接する。これにより、画素電極１２０は、この隣接の一部の領域によってサブ金属層内における上層Ｍ２ａの側辺に電気的に接続される。この隣接の一部の領域は、ほぼ連続または不連続な環状領域である。言い換えれば、画素電極１２０は、この連続または不連続な環状領域によってサブ金属層内における上層Ｍ２ａの側辺に電気的に接続される。
画素電極１２０は、第二パターン孔ＣＨ２によってサブ金属層内における上層Ｍ２ａの一方の側辺に電気的に接続される。
サブ金属層内における上層Ｍ２ａ／中層Ｍ２b／下層Ｍ２ｃは、例えば、Ｔｉ／Ａｌ／Ｔｉ有する構造か、またはＭｏ／Ａｌ／Ｍｏを有する構造である。
液晶表示パネル１０は、コンタクトホールＣの画素電極１２０と、サブ金属層内における中層Ｍ２ｂとの間に位置する金属酸化層（図示せず）をさらに含んでもよい。
図３は、本発明の他の実施形態に係る液晶表示パネル２０の上面図である。図４Ａは、図３のＡ２－Ａ２’線における液晶表示パネルの断面図である。図４Ｂは、図３のＢ２－Ｂ２’線における液晶表示パネルの断面図である。本実施形態では、上記の実施形態と同様または類似の構成要素に関しては、同じ符号を付し、その説明を省略する。
図３、図４Ａ及び図４Ｂに示すように、薄膜トランジスタ素子は、複数のサブ金属層を含んでもよい。これらサブ金属層は、積層して配置される。さらに、画素電極１２０は、第二パターン孔ＣＨ２によって第二金属層Ｍ２の表面に電気的に接続される。
これらサブ金属層は、上層Ｍ２ａ及び下層Ｍ２ｃを含む。さらに、画素電極１２０は、コンタクトホールＣによってこれらサブ金属層における上層Ｍ２ａの表面に電気的に接続される。言い換えれば、本実施形態において、薄膜トランジスタ素子は第二金属層Ｍ２を含んでもよい。第二金属層Ｍ２は、上層Ｍ２ａ及び下層Ｍ２ｃを含んでもよい。
詳細には、画素電極１２０の少なくとも一部の領域は、サブ金属層内における上層Ｍ２ａの表面に隣接する。これにより、画素電極１２０は、この隣接の一部の領域によってサブ金属層内における上層Ｍ２ａの表面に電気的に接続される。この隣接の一部の領域は、ほぼ連続な全面領域または不連続な局部接触領域である。言い換えれば、画素電極１２０は、この連続な全面領域または不連続な局部接触領域によってサブ金属層内における上層Ｍ２ａの表面に電気的に接続される。
本実施形態では、サブ金属層の上層Ｍ２ａ／下層Ｍ２ｃは、例えば、Ｔｉ／Ｃｕを有する構造である。
図３に示すように、第一周縁部Ｐ１は、第一重なり周長Ｄ３の両端から突出するように構成され、第二周縁部Ｐ２は、第二重なり周長Ｄ４の両端から突出するように構成される。これにより、第二パターン孔ＣＨ２がダンベル状であり、第一周縁部Ｐ１及び第一重なり周長Ｄ３により比較的面積の大きな領域が形成され、且つ、第二周縁部Ｐ２及び第二重なり周長Ｄ４により比較的面積の大きな領域が形成される。本実施形態は、第二パターン孔ＣＨ２がダンベル状でない形態と比べて、第一周縁部Ｐ１及び第二周縁部Ｐ２が両側へ滑らかに延びるため、第一周縁部Ｐ１及び第一重なり周長Ｄ３によって形成された領域、及び、第二周縁部Ｐ２及び第二重なり周長Ｄ４によって形成された領域は、いずれも比較的面積の小さな領域である。このように、本実施形態によれば、第一周縁部Ｐ１及び第一重なり周長Ｄ３によって形成された面積の大きな領域、及び、第二周縁部Ｐ２及び第二重なり周長Ｄ４によって形成された面積の大きな領域は、第二パターン孔ＣＨ２の側壁Ｓ１の第一傾き及び側壁Ｓ２の第二傾きを低下させることができる。しかも、比較的面積の大きな領域及び傾きの低下により、第二パターン孔ＣＨ２を覆う電極層（例えば、画素電極１２０及び／又は共通電極層１３０）の被覆面積を増やして、電極層の断線や空洞の発生を抑制することができ、さらに液晶表示パネルの信頼性及び機能を向上させることができる。
また、図３の上面図に示される液晶表示パネルは、図２Ａ及び図２Ｂに示す断面構造を有してもよい。同様に、図１の上面図に示される液晶表示パネルは、図４Ａ及び図４Ｂに示す断面構造を有してもよい。
図５は、本発明の別の実施形態のコンタクトホールの上面図である。図５に示すように、コンタクトホールＣは、第一パターン孔ＣＨ１及び第二パターン孔ＣＨ２を有する。第二パターン孔ＣＨ２の第二長軸Ｌ２は、第一パターン孔ＣＨ１の第一長軸Ｌ１よりも長い。このように、第一パターン孔ＣＨ１及び第二パターン孔ＣＨ２を製造する過程においては、コンタクトホールＣによる画素電極と薄膜トランジスタ素子との電気接続面積が製造プロセスのバラツキによって過剰に変化することを抑制することができる。
詳細には、コンタクトホールＣの製造プロセスにおいては、まず、第三絶縁層ＩＬ３をエッチングして第一パターン孔ＣＨ１を形成した後、第二絶縁層ＩＬ２及び第四絶縁層ＩＬ４をエッチングして第二パターン孔ＣＨ２を形成する。そのため、図５に示すように、製造プロセスにバラツキがない場合、第一パターン孔ＣＨ１’は、第二パターン孔ＣＨ２の中央に位置する。第二パターン孔ＣＨ２のエッチングプロセスにバラツキがあった場合には、例えば、第二パターン孔ＣＨ２に対する第一パターン孔ＣＨ１の位置関係が変わってしまって、第一パターン孔ＣＨ１が第二パターン孔ＣＨ２の中央に位置しなくなる。本実施形態によれば、第二パターン孔ＣＨ２の第二長軸Ｌ２が第一パターン孔ＣＨ１の第一長軸Ｌ１よりも長いため、製造プロセスのバラツキによる画素電極と薄膜トランジスタ素子との電気接続面積の減少を抑制することができる。
以上、本発明の好ましい実施形態を挙げて説明したが、これは本発明の実施形態に過ぎない。説明した実施形態は、本発明の範囲を限定するものではないことが理解されたい。当業者であれば本発明の精神及び範囲を含む各種の変動や潤色は、本発明の保護を求める範囲内に属するものである。
１０、２０ 液晶表示パネル
１１０ 第一基板
１２０ 画素電極
１３０ 共通電極層
１３１ 開口
１４０ 第二基板
１５０ 液晶層
Ｃ コンタクトホール
ＣＨ１、ＣＨ１’第一パターン孔
ＣＨ２ 第二パターン孔
Ｄ１ 第一最短距離
Ｄ２ 第二最短距離
Ｄ３ 第一重なり周長
Ｄ４ 第二重なり周長
ＤＲ１ 第一方向
ＤＲ２ 第二方向
ＩＬ 絶縁層
ＩＬ１ 第一絶縁層
ＩＬ２ 第二絶縁層
ＩＬ３ 第三絶縁層
ＩＬ４ 第四絶縁層
Ｌ１ 第一長軸
Ｌ２ 第二長軸
Ｍ１ 第一金属層
Ｍ２ 第二金属層
Ｍ２ａ 上層
Ｍ２ｂ 中層
Ｍ２ｃ 下層
Ｐ 画素領域
Ｐ１ 第一周縁部
Ｐ２ 第二周縁部
Ｓ１、Ｓ２、Ｓ３側壁
θ 角度
１１０ 第一基板
１２０ 画素電極
１３０ 共通電極層
１３１ 開口
１４０ 第二基板
１５０ 液晶層
Ｃ コンタクトホール
ＣＨ１、ＣＨ１’第一パターン孔
ＣＨ２ 第二パターン孔
Ｄ１ 第一最短距離
Ｄ２ 第二最短距離
Ｄ３ 第一重なり周長
Ｄ４ 第二重なり周長
ＤＲ１ 第一方向
ＤＲ２ 第二方向
ＩＬ 絶縁層
ＩＬ１ 第一絶縁層
ＩＬ２ 第二絶縁層
ＩＬ３ 第三絶縁層
ＩＬ４ 第四絶縁層
Ｌ１ 第一長軸
Ｌ２ 第二長軸
Ｍ１ 第一金属層
Ｍ２ 第二金属層
Ｍ２ａ 上層
Ｍ２ｂ 中層
Ｍ２ｃ 下層
Ｐ 画素領域
Ｐ１ 第一周縁部
Ｐ２ 第二周縁部
Ｓ１、Ｓ２、Ｓ３側壁
θ 角度
Claims (14)
- 液晶表示パネルであって、
画素領域を有する第一基板と、
前記第一基板上の前記画素領域内に位置する薄膜トランジスタ素子と、
前記画素領域に配置された複数の絶縁層を備え、
前記絶縁層はコンタクトホールを備え、
前記コンタクトホールによって前記薄膜トランジスタ素子に電気的に画素電極が接続されており、
前記コンタクトホールは、異なる前記絶縁層に形成された第一パターン孔及び第二パターン孔を含み、
前記第二パターン孔は、前記第一パターン孔の外側に突出する第一周縁部及び第二周縁部を含み、前記第一周縁部と前記第二周縁部が前記第一パターン孔を挟む反対側にそれぞれ突出され、
前記第一パターン孔は、前記絶縁層の底面における外縁の任意の２点間の距離が最長距離になる第一長軸が第一方向に延び、
前記第二パターン孔は、前記絶縁層の底面における外縁の任意の２点間の距離が最長距離になる第二長軸が前記第一方向と異なる第二方向に延びることを特徴とする液晶表示パネル。 - 前記絶縁層内に位置し、前記コンタクトホールを囲むように形成される開口を有する共通電極層をさらに含むことを特徴とする請求項１に記載の液晶表示パネル。
- 前記薄膜トランジスタ素子は、積層して配置される複数のサブ金属層を含み、
前記サブ金属層は、上層及び下層を含み、
前記画素電極は、前記コンタクトホールによって前記サブ金属層の前記上層の表面に電気的に接続されることを特徴とする請求項１に記載の液晶表示パネル。 - 前記薄膜トランジスタ素子は、積層して配置される複数のサブ金属層を含み、
前記サブ金属層は、上層、中層及び下層を含み、
前記画素電極は、前記コンタクトホールによって前記サブ金属層の前記上層の側辺に電気的に接続されることを特徴とする請求項１に記載の液晶表示パネル。 - 液晶表示パネルであって、
複数の画素領域を有する第一基板と、
前記第一基板上に設置される第一金属層と、
前記第一金属層上に設置される第一絶縁層と、
前記第一絶縁層上に設置される第二金属層と、
前記第二金属層上に設置される第二絶縁層と、
前記第二絶縁層上に設置される第三絶縁層と、
前記第三絶縁層上に設置される第四絶縁層と、
前記第四絶縁層上に設置される画素電極と、
第二基板と、
前記第一基板と前記第二基板との間に位置する液晶層と、を含み、
前記第一金属層、前記第一絶縁層、前記第二金属層、前記第二絶縁層、前記第三絶縁層及び前記第四絶縁層は、複数の前記画素領域のうちの少なくとも１つの中に位置し、
前記第三絶縁層は、第一方向に延び前記第三絶縁層の底面における外縁の任意の２点間の距離が最長距離になる第一長軸を有する第一パターン孔を含み、
前記第二絶縁層及び前記第四絶縁層には、第二方向に延び前記第三絶縁層の底面における外縁の任意の２点間の距離が最長距離になる第二長軸を有する第二パターン孔が形成され、
前記画素電極は、前記第一パターン孔及び前記第二パターン孔によって前記第二金属層に電気的に接続され、
前記第二パターン孔の前記第二長軸は、前記第一パターン孔の前記第一長軸よりも長いことを特徴とする液晶表示パネル。 - 前記第二パターン孔の前記第二長軸の一端から前記第一パターン孔までの最短距離は、第一最短距離とされ、
前記第二パターン孔の前記第二長軸の他端から前記第一パターン孔までの最短距離は、第二最短距離とされ、
前記第一最短距離は、前記第二最短距離よりも長いことを特徴とする請求項５に記載の液晶表示パネル。 - 前記第二パターン孔の一方の側壁は、前記第二方向に延びる線分に対して第一傾きを有し、
前記第二パターン孔の他方の側壁は、前記第二方向に延びる線分に対して第二傾きを有し、
前記第一傾きは、前記第二傾き以下であることを特徴とする請求項６に記載の液晶表示パネル。 - 前記第一基板の平面方向において、前記第二パターン孔は、前記第一パターン孔の対向する両側から突出する第一周縁部及び第二周縁部を有し、
前記第一周縁部及び前記第二周縁部は、それぞれ第一周長及び第二周長を有し、
前記第一周長は、前記第二周長よりも長いことを特徴とする請求項５に記載の液晶表示パネル。 - 前記第一基板の平面方向において、前記第一パターン孔は、前記第二パターン孔と第一重なり周長及び第二重なり周長で重なり、
前記第一重なり周長は、前記第二重なり周長よりも長いことを特徴とする請求項５に記載の液晶表示パネル。 - 前記第三絶縁層の側壁は、前記第一方向に延びる線分に対して異なる複数の傾きを有することを特徴とする請求項５に記載の液晶表示パネル。
- 前記第三絶縁層と前記第四絶縁層との間に位置する共通電極層をさらに含み、
前記共通電極層は、前記第一パターン孔及び前記第二パターン孔を囲むように形成される開口を有することを特徴とする請求項５に記載の液晶表示パネル。 - 前記第二金属層は、積層して配置される複数のサブ金属層を含み、
前記画素電極は、前記第二パターン孔によって前記第二金属層の表面に電気的に接続されることを特徴とする請求項５に記載の液晶表示パネル。 - 前記第二金属層は、積層して配置される複数のサブ金属層を含み、
前記サブ金属層は、上層、中層及び下層を含み、
前記画素電極は、前記第二パターン孔によって前記サブ金属層の前記上層の側辺に電気的に接続されることを特徴とする請求項５に記載の液晶表示パネル。 - 前記第二パターン孔の前記第二長軸が前記第一パターン孔の前記第一長軸より長く、
前記第一周縁部における前記第二長軸の一端から前記第一パターン孔までの最短距離を第一最短距離とし、前記第二周縁部における前記第二長軸の他端から前記第一パターン孔までの最短距離を第二最短距離とした場合に、前記第一最短距離が前記第二最短距離より長いことを特徴とする請求項１記載の液晶表示パネル。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510540381.7A CN106483725B (zh) | 2015-08-28 | 2015-08-28 | 液晶显示面板 |
| CN201510540381.7 | 2015-08-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017045034A JP2017045034A (ja) | 2017-03-02 |
| JP7027028B2 true JP7027028B2 (ja) | 2022-03-01 |
Family
ID=58095957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016107735A Active JP7027028B2 (ja) | 2015-08-28 | 2016-05-30 | 液晶表示パネル |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10553620B2 (ja) |
| JP (1) | JP7027028B2 (ja) |
| CN (2) | CN106483725B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6457879B2 (ja) * | 2015-04-22 | 2019-01-23 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
| CN110277510B (zh) * | 2019-06-27 | 2021-03-23 | 京东方科技集团股份有限公司 | 一种显示面板及其制备方法、以及显示装置 |
| KR102657663B1 (ko) * | 2019-07-31 | 2024-04-16 | 삼성디스플레이 주식회사 | 백라이트 유닛 및 이를 포함하는 표시 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080251785A1 (en) | 2007-04-12 | 2008-10-16 | Noh Ji-Yong | Display device and method of fabricating the same |
| WO2014103915A1 (ja) | 2012-12-27 | 2014-07-03 | シャープ株式会社 | 表示素子及び表示装置 |
| JP3194341U (ja) | 2014-06-06 | 2014-11-13 | 群創光電股▲ふん▼有限公司Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ | 薄膜トランジスタ基板 |
| JP2015087600A (ja) | 2013-10-31 | 2015-05-07 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1331190C (zh) * | 2004-01-17 | 2007-08-08 | 统宝光电股份有限公司 | 一种显示面板的制作方法 |
| EP2924498A1 (en) * | 2006-04-06 | 2015-09-30 | Semiconductor Energy Laboratory Co, Ltd. | Liquid crystal desplay device, semiconductor device, and electronic appliance |
| JP5765369B2 (ja) * | 2013-05-22 | 2015-08-19 | 大日本印刷株式会社 | 反射型表示装置 |
-
2015
- 2015-08-28 CN CN201510540381.7A patent/CN106483725B/zh active Active
- 2015-08-28 CN CN201911232418.4A patent/CN111221191A/zh active Pending
-
2016
- 2016-05-30 JP JP2016107735A patent/JP7027028B2/ja active Active
- 2016-08-26 US US15/249,310 patent/US10553620B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080251785A1 (en) | 2007-04-12 | 2008-10-16 | Noh Ji-Yong | Display device and method of fabricating the same |
| WO2014103915A1 (ja) | 2012-12-27 | 2014-07-03 | シャープ株式会社 | 表示素子及び表示装置 |
| JP2015087600A (ja) | 2013-10-31 | 2015-05-07 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| JP3194341U (ja) | 2014-06-06 | 2014-11-13 | 群創光電股▲ふん▼有限公司Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ | 薄膜トランジスタ基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111221191A (zh) | 2020-06-02 |
| US10553620B2 (en) | 2020-02-04 |
| JP2017045034A (ja) | 2017-03-02 |
| CN106483725A (zh) | 2017-03-08 |
| US20170062489A1 (en) | 2017-03-02 |
| CN106483725B (zh) | 2020-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11989060B2 (en) | Electronic device | |
| US9904423B2 (en) | Touch electrode layer | |
| JP3194341U (ja) | 薄膜トランジスタ基板 | |
| US20110148781A1 (en) | Touch display panel | |
| JP7027028B2 (ja) | 液晶表示パネル | |
| CN107768402B (zh) | 具有阻挡装置的显示面板 | |
| CN114730225B (zh) | 触控面板、触控显示面板和电子装置 | |
| TWM528470U (zh) | 觸控面板 | |
| JP2016126353A (ja) | 表示パネル | |
| WO2018214662A1 (zh) | 静电释放电路及其制作方法和显示装置 | |
| WO2019007136A1 (zh) | 阵列基板、其制备方法和显示面板 | |
| US20240012506A1 (en) | Touch control structure and display apparatus | |
| US20220317814A1 (en) | Touch control structure and display apparatus | |
| KR102430807B1 (ko) | 플렉서블 터치 스크린 패널 및 그 제조 방법 | |
| US11249584B2 (en) | Touch substrate, manufacturing method thereof and touch screen | |
| TWI597830B (zh) | 顯示裝置 | |
| TWI595290B (zh) | 顯示裝置 | |
| JP3196528U (ja) | 表示パネル | |
| TWI612645B (zh) | 顯示面板 | |
| TWI595298B (zh) | 顯示面板 | |
| TWI548921B (zh) | 顯示面板 | |
| CN106873267B (zh) | 显示面板 | |
| US11983341B2 (en) | Touch control structure and display apparatus | |
| WO2022061923A1 (en) | Touch control structure and display apparatus | |
| TW201823815A (zh) | 畫素結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211126 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20211217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7027028 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |