JP7024937B2 - アレイ基板、表示パネル及び表示装置 - Google Patents

アレイ基板、表示パネル及び表示装置 Download PDF

Info

Publication number
JP7024937B2
JP7024937B2 JP2019528880A JP2019528880A JP7024937B2 JP 7024937 B2 JP7024937 B2 JP 7024937B2 JP 2019528880 A JP2019528880 A JP 2019528880A JP 2019528880 A JP2019528880 A JP 2019528880A JP 7024937 B2 JP7024937 B2 JP 7024937B2
Authority
JP
Japan
Prior art keywords
electrode
electrode plate
tft
layer
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019528880A
Other languages
English (en)
Other versions
JP2021516353A (ja
Inventor
鴻飛 程
玉欣 張
学光 ハオ
永達 馬
永春 盧
会 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2021516353A publication Critical patent/JP2021516353A/ja
Application granted granted Critical
Publication of JP7024937B2 publication Critical patent/JP7024937B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Description

（関連出願の相互参照）
本出願は、２０１８年３月２８日に中国特許庁に提出された中国特許出願第２０１８２０４３３２１３．７号の優先権を主張し、その全ての内容が援用により本出願に取り込まれる。
本開示は、表示技術分野に関し、例えば、アレイ基板、表示パネル及び表示装置に関する。
有機発光ダイオード(Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ、ＯＬＥＤ)表示デバイス及び量子ドット電界発光ダイオード(Ｑｕａｎｔｕｍ ｄｏｔｓ Ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ、ＱＬＥＤ)表示デバイスは、いずれも自発光型の表示機器であり、これらの自発光型の表示機器は、アノードとしてのピクセル電極と、カソードとしての共通電極と、ピクセル電極と共通電極の間に設けられた発光層とを含む。アノード及びカソードに適当な電圧が印加される時、発光層は発光することができる。
一側面において、複数のピクセルユニットを含み、各ピクセルユニットは、蓄積コンデンサを含み、前記蓄積コンデンサは、少なくとも３つの互いに平行である電極板を含み、前記少なくとも３つの互いに平行である電極板は、第１電極板と、第２電極板と、第３電極板とを含み、前記第１電極板は、前記第２電極板に電気的に接続され、前記第３電極板は、前記第１電極板と前記第２電極板の間に設置され、且つ前記第１電極板及び前記第２電極板は、それぞれ前記第３電極板と互いに対向する部分を有する、アレイ基板が提供される。
一部の実施例において、前記第１電極板及び前記第２電極板のうち少なくとも一つの前記第３電極板と互いに対向する部分は、前記第３電極板の方向に向かって屈曲する。
一部の実施例において、前記少なくとも３つの互いに平行である電極板は、第４電極板を更に含み、前記第４電極板は、前記第１電極板に電気的に接続され、且つ前記第４電極板は、前記第１電極板と前記第３電極板の間に設置され、前記第４電極板と前記第３電極板とは、互いに対向する部分を有する。
一部の実施例において、前記各ピクセルユニットは、基板上に逐次設置された活性層と、ゲート電極絶縁層と、第１薄膜トランジスタＴＦＴのゲート電極と、層間絶縁層と、同じ層に設置された第１ＴＦＴのソース電極と第１ＴＦＴのドレイン電極と、パッシベーション層と、ピクセル電極とを含み、
前記第１ＴＦＴのドレイン電極と前記ピクセル電極とは、前記パッシベーション層の第１ビアホールを貫通して電気的に接続され、前記活性層と前記第１電極板とは、一体構造であり、前記ピクセル電極と前記第２電極板とは、一体構造である。
一部の実施例において、前記アレイ基板において、前記第３電極板と前記第１ＴＦＴのドレイン電極とは、同じ層に設置される。
一部の実施例において、前記アレイ基板において、前記第３電極板と前記第１ＴＦＴのゲート電極とは、前記層間絶縁層の第２ビアホールを貫通して電気的に接続される。
一部の実施例において、前記アレイ基板は、第２ＴＦＴと、データラインと、ゲートラインとを更に含み、前記第２ＴＦＴのソース電極は、前記データラインに接続され、前記第２ＴＦＴのゲート電極は、前記ゲートラインに接続され、且つ前記第２ＴＦＴのソース電極と、前記第２ＴＦＴのドレイン電極と、前記第１ＴＦＴのソース電極と、前記第１ＴＦＴのドレイン電極とは、同じ層に設置され、前記第２ＴＦＴのゲート電極と前記第１ＴＦＴのゲート電極とは、同じ層に設置され、前記第２ＴＦＴのドレイン電極と前記第１ＴＦＴのゲート電極とは、前記層間絶縁層の第３ビアホールを貫通して電気的に接続される。
一部の実施例において、前記少なくとも３つの互いに平行である電極板が前記第１電極板に電気的に接続された第４電極板を更に含み、且つ前記第４電極板と前記第３電極板とが互いに対向する部分を有する場合、前記第４電極板と前記第１ＴＦＴのゲート電極とは、同じ層に設置される。
一部の実施例において、前記第４電極板と前記第１電極板とは、前記ゲート電極絶縁層の第４ビアホールを貫通して電気的に接続される。
一部の実施例において、前記パッシベーション層と前記ピクセル電極の間に平坦化層が設置されており、前記平坦化層と前記第３電極板との互いに対向する部分に溝が設置されており、前記第２電極板は、前記平坦化層上に蒸着され、前記第２電極板は、前記溝の箇所で屈曲を形成し、及び／又は、前記基板と前記第３電極板との互いに対向する部分に突起が設置されており、前記第１電極板は、前記基板上に蒸着され、前記第１電極板は、前記突起の箇所で屈曲を形成する。
一部の実施例において、前記アレイ基板は、アノードと、カソードと、前記アノードと前記カソードの間に設置された発光層とを更に含み、前記ピクセル電極は、前記アノードであり、前記各ピクセルユニットの一側に前記発光層が設置されており、前記発光層は、有機発光層或いは量子ドット発光層である。
別の一側面において、上記のようなアレイ基板を含む表示パネルが提供される。
別の一側面において、上記のような表示パネルを含む表示装置が提供される。
ＯＬＥＤディスプレイにおけるピクセルユニットの駆動回路の構造模式図である。 一部の実施例に係るアレイ基板の平面構造模式図である。 一部の実施例に係る図２における線ＡＡ’に沿って切り取られたアレイ基板の断面図である。 一部の実施例に係る図２における線ＢＢ’に沿って切り取られたアレイ基板の断面図である。 一部の実施例に係る図２における線ＣＣ’に沿って切り取られたアレイ基板の断面図である。 別の一部の実施例に係る図２における線ＡＡ’に沿って切り取られたアレイ基板の断面図である。 別の一部の実施例に係るアレイ基板の平面構造模式図である。 一部の実施例に係る図５における線ＤＤ’に沿って切り取られたアレイ基板の断面図である。
図１は、ＯＬＥＤディスプレイにおけるピクセルユニットの駆動回路の構造模式図である。図１に示すように、当該駆動回路は、ＯＬＥＤを駆動するように設置された薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）Ｔ１と、ＯＬＥＤをオン/オフ制御するように設置された薄膜トランジスタＴ２と、蓄積コンデンサＣとを含む。
薄膜トランジスタＴ２（スイッチＴＦＴとも称される）のゲート電極は、ゲートライン（Ｇａｔｅ Ｌｉｎｅ）Ｇ１に接続され、薄膜トランジスタＴ２のソース電極は、データライン（Ｄａｔａ Ｌｉｎｅ）Ｄ１に接続され、薄膜トランジスタＴ２のドレイン電極は、薄膜トランジスタＴ１（駆動ＴＦＴとも称される）のゲート電極に接続される。薄膜トランジスタＴ１のソース電極は、電源線Ｖｄｄに接続され、薄膜トランジスタＴ１のドレイン電極は、ピクセル電極（有機発光ダイオード（ＯＬＥＤ）ＯＬ１のアノード）に接続される。蓄積コンデンサＣの第１電極Ｃ１は、薄膜トランジスタＴ２のドレイン電極及び薄膜トランジスタＴ１のゲート電極に接続され、蓄積コンデンサＣの第２電極Ｃ２は、薄膜トランジスタＴ１のドレイン電極及びＯＬ１のアノードに接続される。
図１に示すＯＬＥＤディスプレイの駆動回路において、蓄積コンデンサＣの容量値が大きいほど、ＯＬＥＤディスプレイの表示画面への薄膜トランジスタＴ１の漏れ電流の影響が大きく、表示画面の画面品質が安定である。このため、蓄積コンデンサＣの容量値を増大させるのは、表示画面の安定性を向上させる方法になる。
蓄積コンデンサＣの容量値が増大すると、通常、蓄積コンデンサの２つの電極の対向面積を大きくするべきであるが、表示面積（表示パネルの表示領域の面積）が限られた条件の下で、当該方式では、容量値の増大効果に限界がある。
一部の実施例は、複数のピクセルユニットを含み、各ピクセルユニット上にそれぞれ蓄積コンデンサが設置されており、前記蓄積コンデンサは、少なくとも３つの互いに平行である電極板を含み、前記少なくとも３つの互いに平行である電極板は、第１電極板と、第２電極板と、第３電極板とを含み、前記第１電極板は、前記第２電極板に電気的に接続され、前記第３電極板は、前記第１電極板と前記第２電極板の間に設置され、且つ前記第１電極板と前記第３電極板とは、互いに対向する部分を有し、前記第２電極板と前記第３電極板とは、互いに対向する部分を有する、アレイ基板を提供する。
上記の実施例に係る前記アレイ基板において、ピクセル回路の蓄積コンデンサは、少なくとも３つの互いに平行である電極板を含み、第１電極板と第２電極板の間に設置された第３電極板は、それぞれ第１電極板及び第２電極板と互いに対向して、蓄積コンデンサに構成される。関連技術に比べて、蓄積コンデンサの占用面積を増加せずに、蓄積コンデンサの電極板の数を増加することで、電極板の間の距離を縮め、蓄積コンデンサの全体の容量値を増大させる。
図２は、一部の実施例に係るアレイ基板の平面構造模式図である。図３Ａは、一部の実施例に係る図２における線ＡＡ’に沿って切り取られたアレイ基板の断面図である。図２及び図３Ａを参照すると、アレイ基板は、複数のピクセルユニット１００を含み、各ピクセルユニット１００は、第１ＴＦＴ １１０と、第２ＴＦＴ １２０と、ピクセル電極１３０と、蓄積コンデンサとを含む。
以下、ＯＬＥＤディスプレイに応用されるアレイ基板を説明する。図１に示すのを結び付けて、ＯＬＥＤディスプレイのアレイ基板において、ピクセル電極１３０は、ＯＬＥＤのアノードである。
一部の実施例において、図２及び図３Ａを参照し、図１を結び付けてみると、アレイ基板は、ゲートライン（Ｇａｔｅ Ｌｉｎｅ）１０１と、データライン（Ｄａｔａ Ｌｉｎｅ）１０２と、電源線（Ｖｄｄ）１０３とを更に含む。第２ＴＦＴ １２０のゲート電極は、ゲートライン１０１に接続され、第２ＴＦＴ １２０のソース電極は、データライン１０２に接続され、第２ＴＦＴ １２０のドレイン電極は、第１ＴＦＴ １１０のゲート電極に接続される。第１ＴＦＴ １１０のソース電極は、Ｖｄｄ１０３に接続され、第１ＴＦＴ １１０のドレイン電極は、ピクセル電極（即ち、ＯＬＥＤのアノード）１３０に接続される。
図３Ａを参照すると、アレイ基板における上記の構成要素を含む各々のピクセルユニット１００は、基板１上に設置される。アレイ基板ＡＡ’の箇所の部分の断面を例として、各々のピクセルユニット１００は、基板１上に逐次設置された活性層２と、ゲート電極絶縁層３と、第１ＴＦＴ １１０のゲート電極１１１と、層間絶縁層４と、第１ＴＦＴ １１０のソース電極１１２（第１ＴＦＴ １１０のソース電極１１２と第１ＴＦＴ １１０のドレイン電極１１３とは、同じ層に設置される）と、パッシベーション層５と、ピクセル電極１３０とを含む。
一部の実施例において、基板１は、ガラス基板である。
一部の実施例において、各々のピクセルユニット１００は、蓄積コンデンサを更に含む。図２及び図３Ａを結び付けてみると、当該蓄積コンデンサは、第１電極板２１０と、第２電極板２２０と、第３電極板２３０とを含む。第１電極板２１０は、第２電極板２２０に電気的に接続され、第３電極板２３０は、第１電極板２１０と第２電極板２２０の間に設置され、且つ第１電極板２１０及び第２電極板２２０は、それぞれ第３電極板２３０と互いに対向する部分を有する。
２つの電極板を設置する蓄積コンデンサに比べて、図２及び図３Ａの実施例が提供するアレイ基板は、蓄積コンデンサの占用面積を増加せずに、電極板の数を増加して、電極板の間の距離を縮め、蓄積コンデンサの全体の容量値を増大させる。
一部の実施例において、図３Ａを結び付けてみると、活性層２と第１電極板２１０とは、一体構造であり、ピクセル電極１３０と第２電極板２２０とは、一体構造である。
一部の実施例において、第１ＴＦＴ １１０のドレイン電極１１３とピクセル電極１３０とは、パッシベーション層５の第１ビアホール５１を貫通して接続され、第１ＴＦＴ １１０のドレイン電極１１３は、更に活性層２に接続される。当該構造に基づいて、第１電極板２１０は、第１ＴＦＴ １１０のドレイン電極１１３に接続され、第２電極板２２０も第１ＴＦＴ １１０のドレイン電極１１３に接続される。このため、第１電極板２１０は、第２電極板２２０に電気的に接続される。第３電極板２３０は、第１電極板２１０と第２電極板２２０の間に設置され、且つそれぞれ第１電極板２１０及び第２電極板２２０と対向する。このため、第３電極板２３０及び第１電極板２１０により形成されるコンデンサと、第３電極板２３０及び第２電極板２２０により形成されるコンデンサとは、２つの並列接続されたコンデンサを形成し、並列接続された２つのコンデンサの容量値は、２層の電極板のみにより構成される蓄積コンデンサの容量値より大きい。
一部の実施例において、図３Ａに示すように、第３電極板２３０と第１ＴＦＴ １１０のドレイン電極１１３とは、同じ層に設置される。
一部の実施例において、図２及び図３Ｂを結び付けてみると、一つのピクセルユニット１００において、第２ＴＦＴ １２０のソース電極１２２と、第２ＴＦＴ １２０のドレイン電極１２３と、第１ＴＦＴ １１０のソース電極１１２と、第１ＴＦＴ １１０のドレイン電極１１３とは、同じ層に設置され、第２ＴＦＴ １２０のゲート電極１２１と第１ＴＦＴ １１０のゲート電極１１１とは、同じ層に設置される。
一部の実施例において、図２及び図３Ｃに示すように、蓄積コンデンサが第１電極板２１０と、第２電極板２２０と第３電極板２３０とを含む場合、第３電極板２３０と第１ＴＦＴ １１０のゲート電極１１１とは、層間絶縁層４の第２ビアホール４１を貫通して電気的に接続され、第２ＴＦＴ １２０のドレイン電極１２３と第１ＴＦＴ １１０のゲート電極１１１とは、層間絶縁層４の第３ビアホール４２を貫通して電気的に接続される。
図１、図２及び図３Ａを結び付けてみると、第３電極板２３０は、第１ＴＦＴ １１０のゲート電極１１１に接続されて、蓄積コンデンサの一つの電極板Ｃ１に構成される。一方、電気的に接続された第１電極板２１０及び第２電極板２２０は、ピクセル電極１３０に接続されて、蓄積コンデンサの別の電極板Ｃ２に構成される。このため、３つの電極板を含むコンデンサは、ピクセルユニットにおける他の部材に接続される。
一部の実施例において、蓄積コンデンサの第１電極板と活性層とは、一体構造である。アレイ基板の製作を行う時、半導体を利用して活性層の製造を完成した後、活性層の一部に対してイオン化処理を行い、第１電極板の製造を完成する。蓄積コンデンサの第２電極板とピクセル電極とは、一体構造であり、ピクセル電極の製造により、同時に第２電極板の製造を完成する。
一部の実施例において、第３電極板と第１ＴＦＴのドレイン電極とは同じ層に設置されるため、第１ＴＦＴのドレイン電極を製作すると共に、第３電極板の製造を完成する。
このため、上記の実施例において、蓄積コンデンサの３つの電極板の製作過程が簡単、便利であり、複雑な製作工程を増やすことがない。
一部の実施例において、図３Ａに示すように、ピクセル電極１３０は、平坦化層６上に製作され、第１ビアホール５１は、更に平坦化層６を貫通する。
一部の実施例において、第１ＴＦＴ １１０のゲート電極、第１ＴＦＴ １１０のソース電極、第１ＴＦＴ １１０のドレイン電極、第２ＴＦＴ １２０のゲート電極、第２ＴＦＴ １２０のソース電極及び第２ＴＦＴ １２０のドレイン電極は、Ｃｕ、Ａｌ、Ｍｏ、Ｔｉ、Ｃｒ及びＷのうち一種の金属材料で製造されるか、或いは、これらの材料のうち少なくとも二種の材料の合金で製造される。
一部の実施例において、第１ＴＦＴ １１０のゲート電極、第１ＴＦＴ １１０のソース電極、第１ＴＦＴ １１０のドレイン電極、第２ＴＦＴ １２０のゲート電極、第２ＴＦＴ １２０のソース電極及び第２ＴＦＴ １２０のドレイン電極は、それぞれ単一層構造である。
一部の実施例において、第１ＴＦＴ １１０のゲート電極、第１ＴＦＴ １１０のソース電極、第１ＴＦＴ １１０のドレイン電極、第２ＴＦＴ １２０のゲート電極、第２ＴＦＴ １２０のソース電極及び第２ＴＦＴ １２０のドレイン電極は、それぞれ少なくとも二層を含む複数層構造である。
一部の実施例において、ゲート電極絶縁層３は、窒化ケイ素或酸化ケイ素で製造される。
一部の実施例において、ゲート電極絶縁層３は、単一層構造である。
一部の実施例において、ゲート電極絶縁層３は、少なくとも二層を含む複数層構造である。例えば、ゲート電極絶縁層は、酸化ケイ素層と、窒化ケイ素層とを含む。
一部の実施例において、パッシベーション層５は、窒化ケイ素又は酸化ケイ素で製造される。
一部の実施例において、パッシベーション層５は、単一層構造である。
一部の実施例において、パッシベーション層５は、少なくとも二層を含む複数層構造である。例えば、パッシベーション層５は、酸化ケイ素層と、窒化ケイ素層とを含む。
一部の実施例において、図３Ａを参照すると、ＯＬＥＤディスプレイにおけるアレイ基板上に、ＯＬＥＤのアノードと、カソード１４０と、アノードとカソード１４０の間に位置する発光層１５０とが更に設置されている。上記に基づいて、ＯＬＥＤのアノードは、上記のピクセル電極１３０である。
一部の実施例において、図３Ａを参照すると、ＯＬＥＤ表示パネルのアレイ基板上の各ピクセルユニットの一側に発光層１５０が設置されており、発光層１５０は、有機発光層である。
一部の実施例において、酸化インジウムスズＩＴＯでＯＬＥＤのアノードを製造する。
一部の実施例において、ＩＴＯ及びＡｇでＩＴＯ/Ａｇ/ＩＴＯ構造を製造してＯＬＥＤのアノードとする。
一部の実施例において、ＯＬＥＤのカソードは、Ａｌ又はＡｇで製造される。
一部の実施例において、蓄積コンデンサが第１電極板２１０と、第２電極板２２０と、第３電極板２３０との３つの電極板を含む場合、第１電極板２１０及び第２電極板２２０のうち少なくとも一つと、第３電極板との互いに対向する部分は、第３電極板２３０の方向に向かって屈曲する。
第１電極板及び第２電極板のうち少なくとも一つの対向する部分が第３電極板の方向に向かって屈曲するようにすることで、第３電極板と屈曲した電極板の間の距離を縮め、蓄積コンデンサの容量値を増加させる。
図４は、別の一部の実施例に係る図２における線ＡＡ’に沿って切り取られたアレイ基板の断面図である。図４に示すアレイ基板の構造において、図３Ａに示す構造と同じように、各々のピクセルユニット１００は、基板１上に逐次設置された活性層２と、ゲート電極絶縁層３と、第１ＴＦＴ １１０のゲート電極１１１と、層間絶縁層４と、第１ＴＦＴ １１０のソース電極１１２（第１ＴＦＴ １１０のソース電極１１２と第１ＴＦＴ １１０のドレイン電極１１３とは、同じ層に設置される）と、パッシベーション層５と、ピクセル電極１３０とを含む。各々のピクセルユニット１００は、蓄積コンデンサを更に含む。図２及び図４を結び付けてみると、当該蓄積コンデンサは、第１電極板２１０と、第２電極板２２０と、第３電極板２３０とを含む。第１電極板２１０は、第２電極板２２０に電気的に接続され、第３電極板２３０は、第１電極板２１０と第２電極板２２０の間に設置され、且つ第１電極板２１０及び第２電極板２２０は、それぞれ第３電極板２３０と互いに対向する部分を有する。
図４におけるアレイ基板と図３Ａに示すアレイ基板との実施構造は同一であり、活性層２と第１電極板２１０とは、一体構造であり、ピクセル電極１３０と第２電極板２２０とは、一体構造であり、第３電極板２３０と第１ＴＦＴ １１０のドレイン電極１１３とは、同じ層に設置される。
上記の構造をベースに、図４を参照すると、パッシベーション層５とピクセル電極１３０の間に平坦化層６が更に設置されており、平坦化層６と第３電極板２３０との互いに対向する部分に溝６１が設置されており、第２電極板２２０は、平坦化層６上に蒸着され、第２電極板２２０は、溝６１の箇所で屈曲を形成する。
図４におけるアレイ基板の構造は、図３Ａに示すアレイ基板の構造に比べて、第２電極板２２０と第３電極板２３０との互いに対向する部分と第３電極板２３０の間の距離を縮め、蓄積コンデンサの容量値を向上させる。
一部の実施例において、基板１上の第３電極板２３０と互いに対向する部分に突起が設置されて、第１電極板２１０が基板１に蒸着される時、第１電極板２１０が突起の箇所で屈曲するようにする。これは、図３Ａに示すアレイ基板の構造に比べて、第１電極板２１０と第３電極板２３０との互いに対向する部分と第３電極板２３０の間の距離を縮め、蓄積コンデンサの容量値を向上させる。
図４に示すアレイ基板の構造において、第１ＴＦＴ １１０、第２ＴＦＴ １２０、ピクセル電極１３０、第１電極板２１０、第２電極板２２０及び第３電極板２３０の間の接続方式は、図３Ａに示すアレイ基板における上記の複数の構成要素の間の接続方式と同一である。
上記の実施例が提供する前記アレイ基板は、蓄積コンデンサが３つの電極板を含む場合を例として説明した。
一部の実施例において、蓄積コンデンサの含む電極板の数は３より大きい。
一部の実施例において、上記の実施例において蓄積コンデンサが第１電極板２１０と、第２電極板２２０と、第３電極板２３０とを含む上で、蓄積コンデンサは、第４電極板を更に含む。第４電極板は、第１電極板２１０に電気的に接続され、第４電極板は、第１電極板２１０と第３電極板２３０の間に設置され、第４電極板と第３電極板２３０とは、互いに対向する部分を有する。
上記の実施例において、第１電極板２１０と第３電極板２３０の間に第１電極板２１０に電気的に接続された一つの第４電極板を追加することで、２つの対向する電極板の間の距離を縮め、蓄積コンデンサの容量値を向上させる。
上記の実施例におけるアレイ基板の構造をベースに、一部の実施例において、蓄積コンデンサは、第５電極板を更に含む。第５電極板は、第２電極板２２０と第３電極板２３０の間に設置され、且つ第５電極板は第２電極板２２０に電気的に接続され、２つの対向する電極板の間の距離を縮め、蓄積コンデンサの容量値を向上させる。
一部の実施例において、図５及び図６に示すアレイ基板の構造は、上記の実施例におけるアレイ基板の構造と同一である。アレイ基板は、複数のピクセルユニット１００を含み、各ピクセルユニット１００は、第１ＴＦＴ １１０と、第２ＴＦＴ １２０と、ピクセル電極１３０と、蓄積コンデンサとを含む。
アレイ基板は、ゲートライン（Ｇａｔｅ Ｌｉｎｅ）１０１と、データライン（Ｄａｔａ Ｌｉｎｅ）１０２と、電源線（Ｖｄｄ）１０３とを更に含む。第２ＴＦＴ １２０のゲート電極は、ゲートライン１０１に接続され、第２ＴＦＴ １２０のソース電極は、データライン１０２に接続され、第２ＴＦＴ １２０のドレイン電極は、第１ＴＦＴ １１０のゲート電極に接続される。第１ＴＦＴ １１０のソース電極は、Ｖｄｄ１０３に接続され、第１ＴＦＴ １１０のドレイン電極は、ピクセル電極１３０に接続される。
図６を参照すると、アレイ基板における上記の構成要素を含む各々のピクセルユニット１００は、基板１に設置される。アレイ基板の線ＤＤ’に沿って切り取られた断面図を例として、各々のピクセルユニット１００において、基板１上に活性層２と、ゲート電極絶縁層３と、第１ＴＦＴ １１０のゲート電極１１１と、層間絶縁層４と、第１ＴＦＴ １１０のソース電極１１２（第１ＴＦＴ １１０のドレイン電極１１３と第１ＴＦＴ １１０のソース電極１１２とは、同じ層に設置される）と、パッシベーション層５と、ピクセル電極１３０とが逐次設置されている。
図６を参照すると、各々のピクセルユニット１００は、蓄積コンデンサを更に含む。図５及び図６を結び付けて、当該蓄積コンデンサは、第１電極板２１０と、第２電極板２２０と、第３電極板２３０と、第４電極板２４０とを含む。第１電極板２１０、第２電極板２２０及び第４電極板２４０は、電気的に接続され、第３電極板２３０は、第４電極板２４０と第２電極板２２０の間に設置され、第１電極板２１０、第２電極板２２０及び第４電極板２４０は、それぞれ第３電極板２３０と互いに対向する部分を有する。
一部の実施例において、活性層２と第１電極板２１０とは、一体構造であり、ピクセル電極１３０と第２電極板２２０とは、一体構造であり、第３電極板２３０と第１ＴＦＴ １１０のドレイン電極１１３とは、同じ層に設置され、第４電極板２４０と第１ＴＦＴ １１０のゲート電極１１１とは、同じ層に設置される。
一部の実施例において、図６を参照すると、パッシベーション層５とピクセル電極１３０の間に平坦化層６が更に設置されており、平坦化層６の第３電極板２３０と対向する部分に溝６１が設置されており、第２電極板２２０は平坦化層６上に蒸着され、第２電極板２２０は溝６１の箇所で屈曲を形成する。
一部の実施例において、図５及び図６を結び付けてみると、第１ＴＦＴ １１０のドレイン電極１１３とピクセル電極１３０とは、パッシベーション層５の第１ビアホール５１を貫通して接続され、第１ＴＦＴ １１０のドレイン電極１１３は、更に活性層２に接続され、第１電極板２１０は、第２電極板２２０に電気的に接続される。なお、第４電極板２４０と第１電極板２１０とは、ゲート電極絶縁層３の第４ビアホール３１を貫通して電気的に接続され、第１電極板２１０、第２電極板２２０及び第４電極板２４０は、電気的に接続される。
一部の実施例において、一つのピクセルユニット１００において、第２ＴＦＴ １２０のソース電極１２２と、第２ＴＦＴ １２０のドレイン電極１２３と、第１ＴＦＴ １１０のソース電極１１２と、第１ＴＦＴ １１０のドレイン電極１１３とは、同じ層に設置され、第２ＴＦＴ １２０のゲート電極１２１と第１ＴＦＴ １１０のゲート電極１１１とは、同じ層に設置される。第３電極板２３０と第１ＴＦＴ １１０のゲート電極１１１とは、層間絶縁層４の第２ビアホール４１を貫通して電気的に接続され、第２ＴＦＴ １２０のドレイン電極１２３と第１ＴＦＴ １１０のゲート電極１１１とは、層間絶縁層４の第３ビアホール４２を貫通して電気的に接続される。
上記のアレイ基板の構造において、図１、図５及び図６を結び付けてみると、第３電極板２３０は第１ＴＦＴ １１０のゲート電極１１１に接続されて、蓄積コンデンサの一つの電極板Ｃ１に構成される。一方、電気的に接続された第１電極板２１０、第２電極板２２０及び第４電極板２４０は、ピクセル電極１３０に接続されて、蓄積コンデンサの一つの電極板Ｃ２に構成される。このため、４つの電極板を含むコンデンサは、ピクセルユニットにおける他の部材に接続される。
図５及び図６の実施例において、第２電極板２２０と第３電極板２３０とが互いに対向する部分が第３電極板の方向に向かって屈曲するようにし、第３電極板２３０と第１電極板２１０の間に第４電極板を設置することで、図２乃至図４の実施例におけるアレイ基板に比べて、複数の電極板の間の距離を縮め、蓄積コンデンサの容量値を向上させる。
上記の実施例は、ＯＬＥＤ表示パネルにおけるアレイ基板を例として説明した。
一部の実施例において、上記のＯＬＥＤ表示パネルにおける前記アレイ基板は、ＱＬＥＤ表示パネルに応用される。
一部の実施例において、ＱＬＥＤ表示パネルのアレイ基板は、アノードと、カソードと、カソードとアノードの間に設置された発光層とを含む。ＯＬＥＤ表示パネルにおけるアレイ基板がＱＬＥＤ表示パネルに応用される時、各ピクセルユニットの一側に前記発光層が設置されており、前記発光層は、量子ドット発光層であり、ピクセル電極は、前記アノードである。
一部の実施例は、上記のようないずれか一実施例におけるアレイ基板を含む表示パネルを提供する。
一部の実施例は、上記のような表示パネルを含む表示装置を提供する。
上記の実施例における前記アレイ基板、表示パネル及び表示装置は、２つの電極を含む蓄積コンデンサの２つの電極の対向面積を増加して表示画面の安定性を向上させる方法に比べて、蓄積コンデンサの占用面積を増加せずに、コンデンサの電極板の数を増加することで、電極板の間の距離を縮め、蓄積コンデンサの全体の容量値を増大させる。

Claims (11)

  1. アレイ基板であって、
    複数のピクセルユニットを含み、
    各ピクセルユニットは、蓄積コンデンサを含み、前記蓄積コンデンサは、少なくとも３つの互いに平行である電極板を含み、
    前記少なくとも３つの互いに平行である電極板は、第１電極板と、第２電極板と、第３電極板とを含み、
    前記第１電極板は、前記第２電極板に電気的に接続され、前記第３電極板は、前記第１電極板と前記第２電極板の間に設置され、且つ前記第１電極板及び前記第２電極板は、それぞれ前記第３電極板と互いに対向する部分を有し、
    前記各ピクセルユニットは、基板上に逐次設置された活性層と、ゲート電極絶縁層と、第１薄膜トランジスタＴＦＴのゲート電極と、層間絶縁層と、同じ層に設置された第１ＴＦＴのソース電極と第１ＴＦＴのドレイン電極と、パッシベーション層と、ピクセル電極とを含み、
    前記第１ＴＦＴのドレイン電極と前記ピクセル電極とは、前記パッシベーション層の第１ビアホールを貫通して電気的に接続され、
    前記活性層と前記第１電極板とは、一体構造であり、
    前記ピクセル電極と前記第２電極板とは、一体構造であり、
    前記第３電極板と前記第１ＴＦＴのゲート電極とは、前記層間絶縁層の第２ビアホールを貫通して電気的に接続されることを特徴とするアレイ基板。
  2. 前記第１電極板及び前記第２電極板のうち少なくとも一つの前記第３電極板と互いに対向する部分は、前記第３電極板の方向に向かって屈曲することを特徴とする請求項１に記載のアレイ基板。
  3. 前記少なくとも３つの互いに平行である電極板は、第４電極板を更に含み、
    前記第４電極板は、前記第１電極板に電気的に接続され、且つ前記第４電極板は、前記第１電極板と前記第３電極板の間に設置され、
    前記第４電極板と前記第３電極板とは、互いに対向する部分を有することを特徴とする請求項１に記載のアレイ基板。
  4. 前記第３電極板と前記第１ＴＦＴのドレイン電極とは、同じ層に設置されることを特徴とする請求項１に記載のアレイ基板。
  5. 第２ＴＦＴと、データラインと、ゲートラインとを更に含み、
    前記第２ＴＦＴのソース電極は、前記データラインに接続され、前記第２ＴＦＴのゲート電極は、前記ゲートラインに接続され、且つ前記第２ＴＦＴのソース電極と、前記第２ＴＦＴのドレイン電極と、前記第１ＴＦＴのソース電極と、前記第１ＴＦＴのドレイン電極とは、同じ層に設置され、前記第２ＴＦＴのゲート電極と前記第１ＴＦＴのゲート電極とは、同じ層に設置され、
    前記第２ＴＦＴのドレイン電極と前記第１ＴＦＴのゲート電極とは、前記層間絶縁層の第３ビアホールを貫通して電気的に接続されることを特徴とする請求項１に記載のアレイ基板。
  6. 前記少なくとも３つの互いに平行である電極板が前記第１電極板に電気的に接続された第４電極板を更に含み、且つ前記第４電極板と前記第３電極板とが互いに対向する部分を有する場合、前記第４電極板と前記第１ＴＦＴのゲート電極とは、同じ層に設置されることを特徴とする請求項１に記載のアレイ基板。
  7. 前記第４電極板と前記第１電極板とは、前記ゲート電極絶縁層の第４ビアホールを貫通して電気的に接続されることを特徴とする請求項６に記載のアレイ基板。
  8. 前記パッシベーション層と前記ピクセル電極の間に平坦化層が設置されており、前記平坦化層と前記第３電極板との互いに対向する部分に溝が設置されており、前記第２電極板は、前記平坦化層上に蒸着され、前記第２電極板は、前記溝の箇所で屈曲を形成し、及び／又は、
    前記基板と前記第３電極板との互いに対向する部分に突起が設置されており、前記第１電極板は、前記基板上に蒸着され、前記第１電極板は、前記突起の箇所で屈曲を形成することを特徴とする請求項１に記載のアレイ基板。
  9. アノードと、カソードと、前記アノードと前記カソードの間に設置された発光層とを更に含み、
    前記ピクセル電極は、前記アノードであり、前記各ピクセルユニットの一側に前記発光層が設置されており、前記発光層は、有機発光層或いは量子ドット発光層であることを特徴とする請求項１に記載のアレイ基板。
  10. 請求項１乃至９のいずれか１項に記載のアレイ基板を含む表示パネル。
  11. 請求項１０に記載の表示パネルを含む表示装置。
JP2019528880A 2018-03-28 2018-10-24 アレイ基板、表示パネル及び表示装置 Active JP7024937B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201820433213.7 2018-03-28
CN201820433213.7U CN207909879U (zh) 2018-03-28 2018-03-28 阵列基板、显示面板及显示装置
PCT/CN2018/111631 WO2019184321A1 (zh) 2018-03-28 2018-10-24 阵列基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
JP2021516353A JP2021516353A (ja) 2021-07-01
JP7024937B2 true JP7024937B2 (ja) 2022-02-24

Family

ID=63558470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019528880A Active JP7024937B2 (ja) 2018-03-28 2018-10-24 アレイ基板、表示パネル及び表示装置

Country Status (6)

Country Link
US (1) US11094766B2 (ja)
EP (1) EP3780107A4 (ja)
JP (1) JP7024937B2 (ja)
KR (1) KR102201052B1 (ja)
CN (1) CN207909879U (ja)
WO (1) WO2019184321A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207909879U (zh) * 2018-03-28 2018-09-25 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN110649046B (zh) * 2019-11-01 2022-11-25 京东方科技集团股份有限公司 像素结构及制作方法、阵列基板、显示面板
CN111063698B (zh) * 2019-12-18 2022-11-08 京东方科技集团股份有限公司 有机发光二极管阵列基板及制作方法、显示面板和装置
CN111341814A (zh) 2020-03-11 2020-06-26 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板的制作方法
CN111739896B (zh) * 2020-07-01 2023-08-18 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板
CN115394237A (zh) * 2021-05-21 2022-11-25 京东方科技集团股份有限公司 显示面板和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080246042A1 (en) 2007-04-03 2008-10-09 Au Optronics Corp. Pixel structure and method for forming the same
US20140291636A1 (en) 2013-03-26 2014-10-02 Lg Display Co., Ltd. Organic Light Emitting Diode Display Device and Method for Manufacturing the Same
US20150060814A1 (en) 2013-08-27 2015-03-05 Lg Display Co., Ltd. Organic light emitting diode display having high aperture ratio and method for manufacturing the same
US20150097172A1 (en) 2013-10-08 2015-04-09 Lg Display Co., Ltd. Display device and method for manufacturing the same
US20180012947A1 (en) 2016-07-06 2018-01-11 Lg Display Co., Ltd. Organic Light Emitting Display Device Comprising Multi-Type Thin Film Transistor and Method of Manufacturing the Same
JP2018072813A (ja) 2016-10-31 2018-05-10 エルジー ディスプレイ カンパニー リミテッド 有機発光表示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200945648A (en) * 2008-04-23 2009-11-01 Ind Tech Res Inst Oganic thin film transistor and pixel and method for manufacturing the same and display panel
CN101924122B (zh) * 2010-05-20 2012-07-18 昆山工研院新型平板显示技术中心有限公司 一种有源矩阵有机发光显示器及其制造方法
KR101837625B1 (ko) * 2011-11-10 2018-03-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102021028B1 (ko) * 2012-12-04 2019-09-16 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101966847B1 (ko) * 2013-03-26 2019-04-08 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그의 제조방법
CN103208506A (zh) 2013-03-28 2013-07-17 京东方科技集团股份有限公司 阵列基板、显示装置及制作方法
CN103730450A (zh) * 2013-11-22 2014-04-16 上海和辉光电有限公司 有机电激发光二极体储存电容结构及其制备方法
KR102124025B1 (ko) 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
KR101672091B1 (ko) * 2014-02-25 2016-11-02 엘지디스플레이 주식회사 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치
US9276050B2 (en) * 2014-02-25 2016-03-01 Lg Display Co., Ltd. Organic light emitting display device
CN104064688B (zh) 2014-07-11 2016-09-21 深圳市华星光电技术有限公司 具有存储电容的tft基板的制作方法及该tft基板
KR102333762B1 (ko) * 2015-01-22 2021-12-01 삼성디스플레이 주식회사 표시장치 및 그의 제조방법
WO2016128860A1 (ja) * 2015-02-12 2016-08-18 株式会社半導体エネルギー研究所 表示装置
CN104701314A (zh) * 2015-03-24 2015-06-10 京东方科技集团股份有限公司 阵列基板和显示装置
KR102300884B1 (ko) * 2015-04-28 2021-09-10 삼성디스플레이 주식회사 유기 발광 표시 장치
US10025130B2 (en) * 2015-12-18 2018-07-17 Lg Display Co., Ltd. Display device with capping layer
CN207909879U (zh) * 2018-03-28 2018-09-25 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080246042A1 (en) 2007-04-03 2008-10-09 Au Optronics Corp. Pixel structure and method for forming the same
US20140291636A1 (en) 2013-03-26 2014-10-02 Lg Display Co., Ltd. Organic Light Emitting Diode Display Device and Method for Manufacturing the Same
US20150060814A1 (en) 2013-08-27 2015-03-05 Lg Display Co., Ltd. Organic light emitting diode display having high aperture ratio and method for manufacturing the same
US20150097172A1 (en) 2013-10-08 2015-04-09 Lg Display Co., Ltd. Display device and method for manufacturing the same
US20180012947A1 (en) 2016-07-06 2018-01-11 Lg Display Co., Ltd. Organic Light Emitting Display Device Comprising Multi-Type Thin Film Transistor and Method of Manufacturing the Same
JP2018072813A (ja) 2016-10-31 2018-05-10 エルジー ディスプレイ カンパニー リミテッド 有機発光表示装置

Also Published As

Publication number Publication date
US11094766B2 (en) 2021-08-17
EP3780107A1 (en) 2021-02-17
EP3780107A4 (en) 2021-12-22
JP2021516353A (ja) 2021-07-01
WO2019184321A1 (zh) 2019-10-03
KR102201052B1 (ko) 2021-01-11
KR20190113757A (ko) 2019-10-08
CN207909879U (zh) 2018-09-25
US20200227498A1 (en) 2020-07-16

Similar Documents

Publication Publication Date Title
JP7024937B2 (ja) アレイ基板、表示パネル及び表示装置
US10333096B2 (en) OLED display unit and method for manufacturing the same
US9064833B2 (en) Organic light emitting diode display
JP6756560B2 (ja) 表示装置
JP4832781B2 (ja) 有機エレクトロルミネッセンス表示装置
JP5948427B2 (ja) 薄膜半導体基板、発光パネル及び薄膜半導体基板の製造方法
JP5964591B2 (ja) 有機発光表示装置とその製造方法
CN111900267B (zh) 一种阵列基板及显示装置
US10403696B2 (en) Organic light emitting display device and method of fabricating the same
US11081538B2 (en) Organic light emitting diode display device having a circuit structure buried in a substrate thereof
US9450212B2 (en) Manufacturing method of organic light emitting diode display
CN109065590B (zh) 有机发光显示基板及其制作方法、有机发光显示装置
JP6462035B2 (ja) バックプレーン基板及びそれを用いた有機発光表示装置
CN111930262B (zh) 一种触控显示面板
US7777219B2 (en) Dual panel type organic electroluminescent display device
JP2020080224A (ja) 表示装置、及びその製造方法
KR100590259B1 (ko) 보조 전극을 사용하여 상부 전극 전압 강하를 방지하는전면 발광 유기 전계 발광 표시 장치 및 그의 제조 방법
KR101101109B1 (ko) 유기전계발광 표시 장치
KR101622563B1 (ko) 상부발광 방식 유기전계 발광소자
KR100552966B1 (ko) 보조 전극을 사용하여 상부 전극 전압 강하를 방지하는전면 발광 유기 전계 발광 표시 장치 및 그의 제조 방법
JP2008218330A (ja) 有機ｅｌ表示装置
US20220359847A1 (en) Display substrate, manufacturing method, and display device
KR100638085B1 (ko) 유기 전계 발광 표시장치
KR20080076521A (ko) 유기전계발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200923

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220125

R150 Certificate of patent or registration of utility model

Ref document number: 7024937

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150