JP7007570B2 - 処理装置、半導体集積回路及び状態監視方法 - Google Patents

処理装置、半導体集積回路及び状態監視方法 Download PDF

Info

Publication number
JP7007570B2
JP7007570B2 JP2017251764A JP2017251764A JP7007570B2 JP 7007570 B2 JP7007570 B2 JP 7007570B2 JP 2017251764 A JP2017251764 A JP 2017251764A JP 2017251764 A JP2017251764 A JP 2017251764A JP 7007570 B2 JP7007570 B2 JP 7007570B2
Authority
JP
Japan
Prior art keywords
semiconductor integrated
circuit
state
state information
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017251764A
Other languages
English (en)
Other versions
JP2019118047A (ja
Inventor
誠司 後藤
永一 仁茂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2017251764A priority Critical patent/JP7007570B2/ja
Priority to CN201880083873.XA priority patent/CN111527724B/zh
Priority to PCT/JP2018/041022 priority patent/WO2019130824A1/ja
Publication of JP2019118047A publication Critical patent/JP2019118047A/ja
Priority to US16/899,256 priority patent/US11537730B2/en
Application granted granted Critical
Publication of JP7007570B2 publication Critical patent/JP7007570B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/606—Protecting data by securing the transmission between two devices or processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3006—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is distributed, e.g. networked systems, clusters, multiprocessor systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3065—Monitoring arrangements determined by the means or processing involved in reporting the monitored data
    • G06F11/3068—Monitoring arrangements determined by the means or processing involved in reporting the monitored data where the reporting involves data format conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/575—Secure boot
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Debugging And Monitoring (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)

Description

本発明は、処理装置、半導体集積回路及び状態監視方法に関する。
従来、複数のサーバの状態（温度、電圧など）を監視する技術として、サーバごとに設けられたＢＭＣ（Baseboard management controller）がセンサを用いて検出した状態を、ネットワークを介してクライアントコンピュータに送信する技術があった。
また、近年、システムの複雑化や大規模化に伴い、複数のＳｏＣ（System on Chip）を含むシステムが提案されている。
米国特許出願公開第２０１４／０３４４４３１号明細書
ＳｏＣなどの半導体集積回路が複数含まれるシステムにおいて、各半導体集積回路の状態を監視する際に上記のような従来手法を適用する場合、ＢＭＣに相当する状態監視用チップが半導体集積回路ごとに設けられることになる。さらに各状態監視用チップで監視された状態を集約する外部のシステムが設けられることになる。その場合、各半導体集積回路の状態に関する情報が外部にさらされ、セキュリティ上、安全ではないという問題がある。
発明の一観点によれば、第１の半導体集積回路と、複数の第２の半導体集積回路と、
を有する処理装置であって、前記第１の半導体集積回路は、前記複数の第２の半導体集積回路に対して、前記複数の第２の半導体集積回路の状態を示す状態情報の送信を指示する第１の状態監視回路を有し、前記複数の第２の半導体集積回路はそれぞれ、前記状態情報の送信の指示を受信した場合、前記状態情報を暗号化した暗号化情報を、前記第１の半導体集積回路に対して送信する第２の状態情報監視回路、を有する処理装置が提供される。
また、発明の一観点によれば、複数の半導体集積回路と通信を行うインタフェース回路と、前記複数の半導体集積回路に対して、前記複数の半導体集積回路の状態を示す状態情報の送信を指示し、前記複数の半導体集積回路のそれぞれから、前記状態情報を暗号化した暗号化情報を受信し、前記暗号化情報を復号して前記状態情報を生成する通信回路と、
前記状態情報を外部装置に出力する出力回路と、を有する半導体集積回路が提供される。
また、発明の一観点によれば、自身の状態を示す状態情報を記憶する記憶回路と、前記記憶回路から、前記状態情報を読み出す制御回路と、第１の半導体集積回路と通信を行うインタフェース回路と、前記第１の半導体集積回路から、前記状態情報の送信の指示を受信したときに、前記記憶回路から読み出された前記状態情報を暗号化した暗号化情報を生成し、前記暗号化情報を前記第１の半導体集積回路に送信する通信回路と、を有する半導体集積回路が提供される。
また、発明の一観点によれば、第１の半導体集積回路と複数の第２の半導体集積回路を含む処理装置の状態監視方法であって、前記第１の半導体集積回路に設けられた第１の状態監視回路が、前記複数の第２の半導体集積回路に対して、前記複数の第２の半導体集積回路の状態を示す状態情報の送信を指示し、前記複数の第２の半導体集積回路のそれぞれに設けられた第２の状態監視回路が、前記状態情報の送信の指示を受信した場合、前記状態情報を暗号化した暗号化情報を、前記第１の半導体集積回路に対して送信する、状態監視方法が提供される。
複数の半導体集積回路の状態を安全に監視できる。
第１の実施の形態の処理装置及び半導体集積回路の一例を示す図である。 第２の実施の形態の処理装置及び半導体集積回路の一例を示す図である。 暗号／復号処理回路の一例を示す図である。 セキュア通信回路の一例を示す図である。 ステータスレジスタに記憶される状態情報の一例を示す図である。 状態監視処理におけるマスタとスレーブの関係の例を示す図である。 状態監視処理時の処理装置の一例の動作を示すシーケンス図である。 状態監視処理におけるマスタとスレーブの関係の他の例を示す図である。 状態情報に基づいたマスタによるスレーブの制御の一例を示すシーケンス図である。 状態情報に基づいたマスタによるスレーブの制御の他の例を示すシーケンス図である。
以下、発明を実施するための形態を、図面を参照しつつ説明する。
（第１の実施の形態）
図１は、第１の実施の形態の処理装置及び半導体集積回路の一例を示す図である。
処理装置１０は、半導体集積回路１１，１２，１３を有する。
半導体集積回路１１～１３は、たとえば、それぞれ１チップのＳｏＣである。図１の処理装置１０は、３つの半導体集積回路１１～１３を有しているが、２以上であれば、３つに限定されない。なお、処理装置１０は、２以上の半導体集積回路を１チップのＳｏＣとして構成することによって実現することも可能である。
半導体集積回路１１は、制御回路１１ａ、インタフェース回路１１ｂ、状態監視回路１１ｃを有し、これらはシステムバス１１ｄに接続されている。
制御回路１１ａは、図示しないＲＯＭ（Read Only Memory）に格納されたプログラムやデータの少なくとも一部をメモリ１４にロードし、プログラムを実行することで、半導体集積回路１１の各部を制御して、種々のアプリケーション処理を実行する。制御回路１１ａは、たとえば、マイクロコントローラ、ＣＰＵ（Central Processing Unit）、複数のＣＰＵコアを有するＣＰＵなどである。メモリ１４は、たとえば、ＤＲＡＭ（Dynamic Random Access Memory）などの揮発性メモリである。
インタフェース回路１１ｂは、半導体集積回路１３と通信を行うための通信インタフェースである。インタフェース回路１１ｂは、たとえば、ＰＣＩｅ（Peripheral Component Interconnect express）インタフェース、ＵＳＢ（Universal Serial Bus）インタフェースなどである。
状態監視回路１１ｃは、半導体集積回路１１の状態を示す状態情報を保持しており、半導体集積回路１３から、状態情報の送信の指示を受信した場合、状態情報を暗号化した暗号化情報を半導体集積回路１３に対して送信する。状態監視回路１１ｃは、処理装置１０が状態監視処理を行う際のスレーブとして機能する。
状態監視回路１１ｃは、制御回路１１ｃ１、セキュア通信回路１１ｃ２、状態情報記憶回路１１ｃ３を有し、これらはシステムバス１１ｄに接続されている。
制御回路１１ｃ１は、たとえば、マイクロコントローラ、ＣＰＵ、複数のＣＰＵコアを有するＣＰＵなどであり、図示しないＲＯＭに格納されたプログラムに基づいて、状態監視回路１１ｃの各部を制御する。
セキュア通信回路１１ｃ２は、半導体集積回路１３から、状態情報の送信の指示を受信した場合、状態情報記憶回路１１ｃ３に記憶されている状態情報を暗号化して半導体集積回路１３に送信する。なお、状態情報の送信を指示する信号自体も暗号化されている場合は、セキュア通信回路１１ｃ２は、受信したその信号を復号する。
セキュア通信回路１１ｃ２は、インタフェース回路１１ｂが接続されるネットワークとは異なる専用のネットワークに接続されている。たとえば、イーサネット（登録商標）プロトコルを利用した専用ネットワークが用いられる。インタフェース回路１１ｂが接続されるネットワークは、処理装置１０の外部に接続されてもよいが、専用ネットワークは、処理装置１０の外部には接続されない。
状態情報記憶回路１１ｃ３は、半導体集積回路１１の状態に関する状態情報を記憶する。半導体集積回路１１の状態として、図示しないセンサにより検出される温度、制御回路１１ａの負荷状態、半導体集積回路１１に供給される電源電圧の状態、などがある。
半導体集積回路１２も半導体集積回路１１と同様の機能を行う。すなわち、半導体集積回路１２は、半導体集積回路１２の状態を示す状態情報を保持しており、半導体集積回路１３から、状態情報の送信の指示を受信した場合、状態情報を暗号化した暗号化情報を、半導体集積回路１３に対して送信する。なお、半導体集積回路１２は、半導体集積回路１１と同様に、ＤＲＡＭなどのメモリ１５に接続されている。
半導体集積回路１３は、半導体集積回路１１，１２との間で送受信されるデータの転送を行うネットワークスイッチ（以下単にスイッチという）である。半導体集積回路１３は、インタフェース回路１３ａ，１３ｂ、状態監視回路１３ｃを有する。
インタフェース回路１３ａは、半導体集積回路１１と通信を行うための通信インタフェースである。インタフェース回路１３ｂは、半導体集積回路１２と通信を行うための通信インタフェースである。インタフェース回路１３ａ，１３ｂは、たとえば、ＰＣＩｅインタフェース、ＵＳＢインタフェースなどである。
状態監視回路１３ｃは、半導体集積回路１１，１２に対して、半導体集積回路１１，１２の状態を示す状態情報の送信を指示する。また、状態監視回路１３ｃは、半導体集積回路１１，１２から、状態情報を暗号化した暗号化情報を受信した場合、暗号化情報を復号して状態情報を生成し、その状態情報を外部装置１６に出力する。状態監視回路１３ｃは、処理装置１０が状態監視処理を行う際のマスタとして機能する。
状態監視回路１３ｃは、制御回路１３ｃ１、セキュア通信回路１３ｃ２、状態情報記憶回路１３ｃ３、出力回路１３ｃ４を有する。
制御回路１３ｃ１は、たとえば、マイクロコントローラ、ＣＰＵ、複数のＣＰＵコアを有するＣＰＵなどであり、図示しないＲＯＭに格納されたプログラムに基づいて、状態監視回路１３ｃの各部を制御する。
セキュア通信回路１３ｃ２は、半導体集積回路１１，１２に対して、状態情報の送信を指示する信号を暗号化して送信する。また、セキュア通信回路１３ｃ２は、半導体集積回路１１，１２から、状態情報を暗号化した暗号化情報を受信した場合、暗号化情報を復号して状態情報を生成する。なお、状態情報の送信を指示する信号は、暗号化されていなくてもよい。
状態情報記憶回路１３ｃ３は、半導体集積回路１３の状態に関する状態情報を記憶する。また、状態情報記憶回路１３ｃ３は、セキュア通信回路１３ｃ２が受信する、半導体集積回路１１，１２の状態を示す状態情報を記憶してもよい。
出力回路１３ｃ４は、制御回路１３ｃ１の制御のもと、外部装置１６に半導体集積回路１１～１３の状態に関する状態情報を出力する。外部装置１６は、パーソナルコンピュータ、タブレット端末などである。
以下、処理装置１０の動作例を説明する。
半導体集積回路１１～１３の起動後、状態監視回路１１ｃ，１３ｃ（及び半導体集積回路１２内の図示しない状態監視回路）は、たとえば、定期的に状態情報を取得して記憶する。処理装置１０の状態監視処理時においては、たとえば、半導体集積回路１３がマスタとして機能する一方、半導体集積回路１１、１２はスレーブとして機能する。
なお、処理装置１０、すなわち、半導体集積回路１１～１３の起動処理の際に、セキュア通信回路１１ｃ２，１３ｃ２などを用いて、安全にブートコードの送受信が行われるようにしてもよい。処理装置１０の起動処理時においては、たとえば、半導体集積回路１１がマスタとして機能し、半導体集積回路１２はスレーブとして機能する一方、半導体集積回路１３はネットワークスイッチとして機能する。その例については後述する。
一方、処理装置１０が状態監視処理を行う際のマスタとして機能する状態監視回路１３ｃにおいて、制御回路１３ｃ１は、たとえば、定期的に、セキュア通信回路１３ｃ２に、状態情報の送信を指示する信号を半導体集積回路１１，１２に対して送信させる。
処理装置１０が状態監視処理を行う際のスレーブとして機能する状態監視回路１１ｃにおいて、セキュア通信回路１１ｃ２は、状態情報の送信を指示する信号を受けた場合、その信号を（信号が暗号化されている場合には復号して）制御回路１１ｃ１に送る。制御回路１１ｃ１は、状態情報記憶回路１１ｃ３に記憶されている状態情報を読み出してセキュア通信回路１１ｃ２に送る。なお、セキュア通信回路１１ｃ２が、複数の状態情報のうち、特定の状態情報の送信を指示する信号を受けた場合、制御回路１１ｃ１は、その特定の状態情報が記憶されている状態情報記憶回路１１ｃ３の番地を指定してその特定の状態情報を読み出す。セキュア通信回路１１ｃ２は、読み出された状態情報を暗号化して半導体集積回路１３に送信する。
半導体集積回路１２内の図示しない状態監視回路においても同様の処理が行われる。
状態監視回路１３ｃのセキュア通信回路１３ｃ２は、半導体集積回路１１，１２から暗号化された状態情報を受信した場合、それらを復号する。復号された状態情報は、状態情報記憶回路１３ｃ３に記憶されている半導体集積回路１３の状態に関する状態情報とともに、出力回路１３ｃ４によって外部装置１６に出力される。外部装置１６は、たとえば、パーソナルコンピュータなどであり、状態情報をディスプレイに表示する。なお、復号された状態情報は、一旦、たとえば、状態情報記憶回路１３ｃ３または別の記憶装置に記憶されてもよい。
なお、状態監視回路１３ｃの制御回路１３ｃ１は、受信した状態情報に基づいて、特定の半導体集積回路を制御するための信号をセキュア通信回路１３ｃ２に送信させてもよい。たとえば、半導体集積回路１１の制御回路１１ａ付近の温度を示す状態情報が、温度の異常を示す場合、状態監視回路１３ｃの制御回路１３ｃ１は、半導体集積回路１１に対して、制御回路１１ａへの電源供給をオフすることを指示する信号を送信してもよい。また、外部装置１６のディスプレイに表示された状態情報を確認したユーザが、半導体集積回路１３に対して図示しない入力デバイスを用いて、特定の半導体集積回路を制御させる信号の送信指示を入力してもよい。
以上のような処理装置１０によれば、半導体集積回路１１，１２の状態を示す状態情報が暗号化されて半導体集積回路１３に集められる。これにより、半導体集積回路１１，１２の状態を安全に監視できる。また、半導体集積回路１１～１３の状態を示す状態情報を集約する別のチップを設ける場合に比べて、配線が煩雑になることを低減できる。
なお、上記の説明では、スイッチである半導体集積回路１３の状態監視回路１３ｃを状態監視処理におけるマスタとして機能させたが、これに限定されず、半導体集積回路１１の状態監視回路１１ｃがマスタとして機能してもよい。
ただ、スイッチである半導体集積回路１３の状態監視回路１３ｃを、状態監視処理を行う際のマスタとして機能させることで、処理装置１０内での配線が煩雑になることが避けられる。
（第２の実施の形態）
図２は、第２の実施の形態の処理装置及び半導体集積回路の一例を示す図である。
処理装置２０は、半導体集積回路の一例であるＳｏＣ２１ａ１～２１ａｎ，２１ｂ１～２１ｂｎと、スイッチ２２ａ１～２２ａｍ，２３を有する。
図２の処理装置２０の例では、ｍ個のスイッチ２２ａ１～２２ａｍのそれぞれには、ｎ個のＳｏＣが接続されている。たとえば、ＳｏＣ２１ａ１～２１ａｎは、スイッチ２２ａ１に接続され、ＳｏＣ２１ｂ１～２１ｂｎは、スイッチ２２ａｍに接続されている。また、スイッチ２２ａ１～２２ａｍは、１つのスイッチ２３に接続されている。つまり、図２の処理装置２０は、３つの階層を有するシステムとなっている。なお、処理装置２０において、さらにスイッチを追加して、４階層以上とすることもできる。
図２では、ＳｏＣ２１ａ１の回路例が示されている。他のＳｏＣも同様の回路で実現できる。
ＳｏＣ２１ａ１は、ｐ個のＡＰ（Application Processer）３１ａ１～３１ａｐ、ｐ個のセンサ３１ｂ１～３１ｂｐ、ステータスレジスタ３１ｃ、ＰＣＩｅインタフェース（Ｉ／Ｆ）３１ｄ、メモリコントローラ３１ｅ、センサ３１ｆ、状態監視回路３１ｇを有し、これらはシステムバス３１ｈに接続されている。
ＡＰ３１ａ１～３１ａｐは、種々のアプリケーションの処理を行うプロセッサである。なお、図２の例ではＡＰ３１ａ１～３１ａｐが複数個（ｐ個）設けられた例が示されているが、ＡＰは１つであってもよい。
センサ３１ｂ１～３１ｂｐは、ＡＰ３１ａ１～３１ａｐの付近の温度を検出する温度センサである。センサ３１ｂ１～３１ｂｐのそれぞれは、ＡＰ３１ａ～３１ａｐの何れかの近辺に設けられる。なお、図２では、センサ３１ｂ１～３１ｂｐが検出した温度の情報（アナログ信号）をデジタル信号に変換する回路などについては図示が省略されている。
ステータスレジスタ３１ｃは、ＳｏＣ２１ａ１の状態に関する状態情報を記憶する。
ＰＣＩｅインタフェース３１ｄは、スイッチ２２ａ１に情報を送信するとともに、スイッチ２２ａ１が送信する情報を受信する。
メモリコントローラ３１ｅは、ＡＰ３１ａ１～３１ａｐの制御に基づいて、ＤＲＡＭ２４に対するデータの書き込み、ＤＲＡＭ２４からのデータの読み出しなどを行う。ＤＲＡＭ２４は、たとえば、ＤＤＲ（Double-Data-Rate）－ＳＤＲＡＭ（Synchronous DRAM）などである。
センサ３１ｆは、メモリコントローラ３１ｅの付近の温度を検出する温度センサである。センサ３１ｆは、メモリコントローラ３１ｅの近辺に設けられる。なお、図２では、センサ３１ｆが検出した温度の情報（アナログ信号）をデジタル信号に変換する回路などについては図示が省略されている。
ＳｏＣ２１ａ１に複数のＤＲＡＭが接続され、メモリコントローラも複数ある場合、メモリコントローラの個数に応じて、センサも複数設けられていてもよい。
状態監視回路３１ｇは、ＭＣＵ（Micro Controller Unit）３１ｇ１、ＲＯＭ３１ｇ２、ＲＡＭ（Random Access Memory）３１ｇ３、電源制御回路３１ｇ４、暗号／復号処理回路３１ｇ５、セキュア通信回路３１ｇ６、ステータスレジスタ３１ｇ７を有する。
ＭＣＵ３１ｇ１は、ＲＯＭ３１ｇ２に格納されるプログラムに基づき、後述する起動処理や状態監視処理を行う。なお、ＭＣＵ３１ｇ１の代わりに、ＣＰＵなどのプロセッサを用いてもよい。
ＲＯＭ３１ｇ２は、フラッシュメモリなどの不揮発性のストレージであり、ＭＣＵ３１ｇ１が実行するプログラムや各種データを格納する。ＲＡＭ３１ｇ３は、ＭＣＵ３１ｇ１が実行するプログラムの少なくとも一部を一時的に格納する。また、ＲＡＭ３１ｇ３は、ＭＣＵ３１ｇ１による処理に用いられる各種データを格納する。
電源制御回路３１ｇ４は、システムバス３１ｈを介して、ＳｏＣ２１ａ１の各部の電源のオンオフを制御することで、各部を起動させるか否かを決定する。
暗号／復号処理回路３１ｇ５は、処理装置２０の起動処理時においてＳｏＣ２１ａ１がマスタとして機能する場合、処理装置２０内の他のＳｏＣまたはスイッチのＭＣＵやＡＰのブートコードやブートコードの配信経路を示す経路情報を暗号化する。そして、暗号／復号処理回路３１ｇ５は、暗号化したブートコードや経路情報を、不揮発性メモリ２５に予め記憶する。さらに、暗号／復号処理回路３１ｇ５は、不揮発性メモリ２５から読み出される暗号化されたブートコードと経路情報を復号する。
なお、暗号／復号処理回路３１ｇ５は、経路情報を暗号化しなくてもよい。また、ＳｏＣ２１ａ１が、処理装置２０の起動処理時においてスレーブとして機能する場合には、暗号／復号処理回路３１ｇ５はなくてもよい。
セキュア通信回路３１ｇ６は、たとえば、イーサネットプロトコルを利用した専用ネットワークを用いて、ＳｏＣ２１ａ１以外の他のＳｏＣまたはスイッチ２２ａ１～２２ａｍ，２３に含まれる図示しないセキュア通信回路と情報の送受信を行う。
セキュア通信回路３１ｇ６は、処理装置２０の起動処理時においてＳｏＣ２１ａ１がマスタとして機能する場合、ブートコードと経路情報とを再度暗号化して、たとえば、スイッチ２２ａ１に送信する。さらに、セキュア通信回路３１ｇ６は、スイッチ２２ａ１を介してブートコードの各配信先からの受信完了通知信号を受信すると、ＭＣＵ３１ｇ１に各配信先におけるブートコードの受信が完了した旨を通知する。そして、セキュア通信回路３１ｇ６は、ＭＣＵ３１ｇ１からブートコードの配信先のＳｏＣまたはスイッチのＭＣＵやＡＰの起動を指示する旨の信号を受け、その信号を送信する。なお、セキュア通信回路３１ｇ６は、経路情報を暗号化しなくてもよい。
セキュア通信回路３１ｇ６は、処理装置２０の起動処理時においてＳｏＣ２１ａ１がスレーブとして機能する場合、ブートコードと経路情報を受信する。そして、セキュア通信回路３１ｇ６は、ブートコードと経路情報（暗号化されている場合）を復号する。また、セキュア通信回路３１ｇ６は、復号したブートコードと経路情報を再度暗号化して、経路情報で指定されている自身以外の配信先に送信する。さらにセキュア通信回路３１ｇ６は、ブートコードと経路情報を受信した旨を示す受信完了通知信号を、起動処理時においてマスタとなるＳｏＣまたはスイッチに送信する。また、セキュア通信回路３１ｇ６は、マスタが送信する起動指示信号を受信すると、起動指示信号を受信した旨を、電源制御回路３１ｇ４に通知する。なお、セキュア通信回路３１ｇ６は、経路情報を暗号化しなくてもよい。
また、セキュア通信回路３１ｇ６は、状態監視回路３１ｇが状態監視処理におけるスレーブとして機能する場合、状態監視処理におけるマスタとして機能する状態監視回路を含むＳｏＣまたはスイッチから、状態情報の送信を指示する信号を受信する。セキュア通信回路３１ｇ６は、この信号が暗号化されている場合には復号する。そして、セキュア通信回路３１ｇ６は、ＭＣＵ３１ｇ１による制御に基づいて、ステータスレジスタ３１ｃまたはステータスレジスタ３１ｇ７に記憶されている状態情報を暗号化して、マスタとして機能する状態監視回路を含むＳｏＣまたはスイッチに送信する。
一方、セキュア通信回路３１ｇ６は、状態監視回路３１ｇが状態監視処理におけるマスタとして機能する場合、状態情報の送信を指示する信号を暗号化して送信する。また、セキュア通信回路３１ｇ６は、スイッチ２２ａ１を介して、処理装置２０内の他のＳｏＣまたはスイッチの状態を示す状態情報（暗号化情報）を受信した場合、暗号化情報を復号する。なお、セキュア通信回路３１ｇ６は、状態情報の送信を指示する信号を暗号化しなくてもよい。
ステータスレジスタ３１ｇ７は、電源モニタ２６に接続されており、状態情報として、ＳｏＣ２１ａ１に供給される電源電圧に関する情報である電圧情報を記憶する。図２の例では、ＳｏＣ２１ａ１には２つのステータスレジスタ３１ｃ，３１ｇ７が設けられているが、どちらか一方だけでもよい。
図３は、暗号／復号処理回路の一例を示す図である。
暗号／復号処理回路３１ｇ５は、制御回路４１、暗号／復号回路４２を有している。
制御回路４１は、暗号／復号回路４２を用いた暗号／復号処理を制御する。
暗号／復号回路４２は、不揮発性メモリ２５との間で送受信されるデータに対して暗号／復号処理を行う。以下では、ハードウェア鍵及び共通暗号鍵を用いた暗号／復号処理の例を説明する。また、以下ではＳｏＣ２１ａ１が処理装置２０の起動処理時においてマスタとして機能するものとして説明する。
ＳｏＣ２１ａ１の初回起動時に、暗号／復号回路４２は、システムバス３１ｈを介して、ＲＯＭ３１ｇ２またはＲＡＭ３１ｇ３から供給されるブートコードとブートコードの配信経路を示す経路情報を共通暗号鍵で暗号化する。さらに、暗号／復号回路４２は、その共通暗号鍵を、ハードウェア鍵で暗号化する。
制御回路４１は、ＭＣＵ３１ｇ１によって指定されるアドレス（ライトアドレス）に基づき、不揮発性メモリ２５に、共通暗号鍵で暗号化されたブートコードと経路情報、ハードウェア鍵で暗号化された共通暗号鍵を格納する。
制御回路４１は、初回以降の起動時、ＭＣＵ３１ｇ１によって指定されるアドレス（リードアドレス）に基づき、暗号化された共通暗号鍵とブートコードと経路情報を、不揮発性メモリ２５から読み出す。そして、制御回路４１の制御のもと、暗号／復号回路４２はハードウェア鍵で共通暗号鍵を復号し、復号した共通暗号鍵でブートコードと経路情報を復号する。
なお、処理装置２０とは別の装置によって予め暗号化された上述のブートコードや経路情報、共通暗号鍵が不揮発性メモリ２５に格納されていてもよい。また、なお、経路情報については暗号化されていなくてもよい。
図４は、セキュア通信回路の一例を示す図である。
セキュア通信回路３１ｇ６は、ＤＭＡ（Direct Memory Access）処理回路４３、パケット処理回路４４、暗号／復号回路４５、ハードウェア鍵設定回路４６、メディアアクセスコントローラ４７を有する。
ＤＭＡ処理回路４３は、ＭＣＵ３１ｇ１またはパケット処理回路４４から供給されるコマンドに基づき、システムバス３１ｈを介して、ＲＡＭ３１ｇ３との間で、情報の送受信を行う。さらに、ＤＭＡ処理回路４３は、システムバス３１ｈ及び暗号／復号処理回路３１ｇ５を介して、不揮発性メモリ２５との間で、情報の送受信を行う。
パケット処理回路４４は、ＤＭＡ処理回路４３が受信したブートコードや経路情報などの情報を受け、その情報に基づくパケットを生成し、そのパケットを暗号／復号回路４５に送信する。また、パケット処理回路４４は、ＭＣＵ３１ｇ１によってステータスレジスタ３１ｃ，３１ｇ７から読み出された状態情報に基づくパケットを生成し、そのパケットを暗号／復号回路４５に送信する。
さらに、パケット処理回路４４は、暗号／復号回路４５から暗号化されたパケットを受信すると、暗号化されたパケットをメディアアクセスコントローラ４７に供給する。また、パケット処理回路４４は、メディアアクセスコントローラ４７から暗号化されたパケットを受けると、暗号化されたパケットを暗号／復号回路４５に送信する。そして、パケット処理回路４４は、暗号／復号回路４５から復号されたパケットを受信すると、復号されたパケットをＤＭＡ処理回路４３に供給する。
暗号／復号回路４５は、ハードウェア鍵を用いて、パケットの暗号化や復号、ハッシュ値の計算を行う。
ハードウェア鍵設定回路４６には、ハードウェア鍵が設定されている。ハードウェア鍵設定回路４６として、たとえば、電気ヒューズ（Ｅ－Ｆｕｓｅ）などのＯＴＰ－ＲＯＭ（One Time Programmable-ROM）を用いることができる。
メディアアクセスコントローラ４７は、ＭＡＣアドレスを用いて、暗号化されたパケットの送受信を行う。
図５は、ステータスレジスタに記憶される状態情報の一例を示す図である。
図５では、ステータスレジスタ３１ｃ，３１ｇ７に記憶される状態情報がまとめて示されている。たとえば、状態情報として、センサ３１ｂ１～３１ｂｐにより検出されるＡＰ３１ａ１～３１ａｐ付近の温度、ＡＰ３１ａ１～３１ａｐが実行するパフォーマンスモニタ機能により取得されるＡＰ３１ａ１～３１ａｐのそれぞれのパフォーマンス情報（負荷状態などを示す情報）がある。さらに、状態情報として、センサ３１ｆにより検出されるメモリコントローラ３１ｅ付近の温度、ＳｏＣ２１ａ１内の何れかの要素において発生したエラーに関する情報であるエラー発生情報、電源モニタ２６により検出される電圧情報がある。
図５の例では、各状態情報は、３２ビットで表されている。また、各状態情報はステータスレジスタ３１ｃ，３１ｇ７のアドレスＡ１～Ａｑと対応付けられている。たとえば、Ａｐ３１ａ１付近の温度は、アドレスＡ１に記憶され、メモリコントローラ３１ｅ付近の温度はアドレスＡ２ｐ＋１に記憶され、電圧情報はアドレスＡｑに記憶される。ＭＣＵ３１ｇ１は、アドレスＡ１～Ａｑの何れかを指定することで、指定されたアドレスに記憶されている状態情報を読み出すことができる。
なお、ＳｏＣ２１ａ１は、状態監視回路３１ｇが状態監視処理におけるマスタとして機能する場合に受信した状態情報を外部装置に出力する出力回路を有していてもよい。外部装置は、たとえば、表示装置が接続されたパーソナルコンピュータなどである。
図２において、スイッチ２２ａ１は、ＰＣＩｅインタフェース３２ａ１～３２ａｎ，３２ｂ、状態監視回路３２ｃを有し、これらはシステムバス３２ｄに接続されている。
ＰＣＩｅインタフェース３２ａ１～３２ａｎは、ＳｏＣ２１ａ１～２１ａｎに情報を送信するとともに、ＳｏＣ２１ａ１～２１ａｎが送信する情報を受信する。
ＰＣＩｅインタフェース３２ｂは、スイッチ２３に情報を送信するとともに、スイッチ２３が送信する情報を受信する。
状態監視回路３２ｃは、ＳｏＣ２１ａ１の状態監視回路３１ｇと同様の回路構成で実現できる。
スイッチ２２ａ１～２２ａｍのうち、スイッチ２２ａ１以外もスイッチ２２ａ１と同様の回路構成で実現できる。
スイッチ２３は、ＰＣＩｅインタフェース３３ａ１～３３ａｍ、状態監視回路３３ｂを有し、これらはシステムバス３３ｃに接続されている。
ＰＣＩｅインタフェース３３ａ１～３３ａｍは、スイッチ２２ａ１～２２ａｍに情報を送信するとともに、スイッチ２２ａ１～２２ａｍが送信する情報を受信する。
状態監視回路３３ｂは、ＳｏＣ２１ａ１の状態監視回路３１ｇと同様の回路構成で実現できる。
以下、第２の実施の形態の処理装置２０の動作例を説明する。
まず、処理装置２０の起動処理の例を説明する。以下の説明では、ＳｏＣ２１ａ１が起動処理においてマスタとして機能するものとして説明する。また、以下では、他のＳｏＣやスイッチ２２ａ１～２２ａｍ，２３をスレーブと呼ぶ場合もある。
処理装置２０に電源が投入されると、各ＳｏＣ（ＳｏＣ２１ａ１～２１ａｎなど）とスイッチ２２ａ１～２２ａｍ，２３の電源制御回路（電源制御回路３１ｇ４など）が起動する。各スレーブの電源制御回路（図２では図示が省略されている）は、セキュア通信回路（図２では図示が省略されている）の初期設定（レジスタ設定など）を行い、セキュア通信回路を起動する。
マスタであるＳｏＣ２１ａ１の電源制御回路３１ｇ４は、ＭＣＵ３１ｇ１を起動し、ＭＣＵ３１ｇ１は暗号／復号処理回路３１ｇ５、セキュア通信回路３１ｇ６の初期設定を行い、これらを起動する。なお、電源制御回路３１ｇ４が、暗号／復号処理回路３１ｇ５、セキュア通信回路３１ｇ６の初期設定を行ってもよい。
暗号／復号処理回路３１ｇ５は、たとえば、ＭＣＵ３１ｇ１による初期設定で指定された不揮発性メモリ２５のアドレスから、経路情報を読み出す（暗号化されている場合は復号する）。
セキュア通信回路３１ｇ６は、経路情報を暗号／復号処理回路３１ｇ５からリードして、経路情報に基づき、スイッチ２２ａ１に対してパケットを送信することで、所在確認の問い合わせをする。
スイッチ２２ａ１の状態監視回路３２ｃ内のセキュア通信回路は、所在確認の問い合わせを受けると、応答パケットをＳｏＣ２１ａ１に送信することで、所在確認に対する応答を行う。その後、ＳｏＣ２１ａ１の暗号／復号処理回路３１ｇ５は、たとえば、ＭＣＵ３１ｇ１による初期設定で指定された不揮発性メモリ２５のアドレスから、暗号化されたブートコードを読み出して復号する。
セキュア通信回路３１ｇ６は、復号されたブートコードを暗号／復号処理回路３１ｇ５からリードして、ブートコードと経路情報を暗号化し（経路情報については暗号化しなくてもよい）、スイッチ２２ａ１に送信する。
スイッチ２２ａ１の状態監視回路３２ｃ内のセキュア通信回路は、暗号化されたブートコードと経路情報とを受信し、復号処理を行う。そして、状態監視回路３２ｃ内のセキュア通信回路は、経路情報をセキュア通信回路内の記憶部（たとえば、レジスタ）に保持し、ブートコードを状態監視回路３２ｃ内のＲＡＭに格納する。また、状態監視回路３２ｃ内のセキュア通信回路は、ＳｏＣ２１ａ１に対して、受信完了通知信号を送信することで、受信の完了通知を行う。
経路情報に示されているブートコードの配信経路に、スレーブの１つであるスイッチ２２ａ１からのブートコードの配信先として別のスレーブがある場合、状態監視回路３２ｃ内のセキュア通信回路は、そのスレーブに所在確認の問い合わせを行う。そして、状態監視回路３２ｃ内のセキュア通信回路は、所在確認に対する応答を受けると、ＲＡＭからブートコードをリードし、経路情報とブートコードを暗号化して（経路情報については暗号化しなくてもよい）、配信先のスレーブに送信する。
なお、他のスレーブについてもブートコードの配信先として別のスレーブがある場合には、スイッチ２２ａ１と同様の処理を行う。
ＳｏＣ２１ａ１のＭＣＵ３１ｇ１は、セキュア通信回路３１ｇ６を介して、全スレーブから、ブートコードの受信が完了した旨の通知を受けると、全スレーブのＭＣＵの起動を指示する起動指示信号をセキュア通信回路３１ｇ６に送信させる。
各スレーブのセキュア通信回路は、起動指示信号を受信すると、その旨を電源制御回路に通知する。電源制御回路は、セキュア通信回路から起動指示信号を受信した旨の信号を受けると、ＭＣＵを起動する。その後、各スレーブのＭＣＵは、ＲＡＭに格納されたブートコードに基づく起動処理を行う。
以上のような起動処理後、たとえば、定期的に、以下に説明するような状態監視処理が行われる。
図６は、状態監視処理におけるマスタとスレーブの関係の例を示す図である。
以下に示す状態監視処理では、１つのスイッチの状態監視回路（図６では“ＳＭＢ”と表記されている）が、マスタ（図６では“（Ｍ）”と表記されている）として機能する。そして、その他のスイッチ及びＳｏＣの状態監視回路は、スレーブ（図６では“（Ｓ）”と表記されている）として機能する。図６に示すようなシステムでは１つのマスタが他のスレーブを一元管理する。
以下の説明では、図２に示したスイッチ２３の状態監視回路３３ｂが状態監視処理においてマスタとして機能するものとして説明する。また、以下では、ＳｏＣ（ＳｏＣ２１ａ１～２１ａｎ，２１ｂ１～２１ｂｎなど）や、スイッチ２２ａ１～２２ａｍの状態監視回路をスレーブと呼ぶ場合もある。
図７は、状態監視処理時の処理装置の一例の動作を示すシーケンス図である。なお、図７では、マスタであるスイッチ２３と、スレーブの１つであるＳｏＣ２１ａ１の動作例が示されている。他のスレーブの動作は、ＳｏＣ２１ａ１の動作と同じである。
スイッチ２３とＳｏＣ２１ａ１において、前述の起動処理が行われると（Ｔ１，Ｔ２）、スイッチ２３の状態監視回路３３ｂ内のセキュア通信回路は、状態情報の送信を指示する信号を暗号化して各スレーブに送信する（Ｔ３）。なお、セキュア通信回路は、状態情報の送信を指示する信号を暗号化しなくてもよい。
スレーブの１つであるＳｏＣ２１ａ１のセキュア通信回路３１ｇ６は、状態情報の送信を指示する信号を受信すると（Ｔ４）、その信号が暗号化されている場合には復号する。そして、ＭＣＵ３１ｇ１は、ステータスレジスタ３１ｃ，３１ｇ７に記憶されている状態情報を読み出す（Ｔ５）。なお、ＭＣＵ３１ｇ１は、特定の状態情報の送信が指示された場合には、その状態情報が格納されているステータスレジスタ３１ｃ，３１ｇ７のアドレスを指定して、読み出しを行う。
ＳｏＣ２１ａ１のセキュア通信回路３１ｇ６は、読み出された状態情報を暗号化してスイッチ２３に送信する（Ｔ６）。スイッチ２３の状態監視回路３３ｂ内のセキュア通信回路は、状態情報を受信して復号する（Ｔ７）。そして、スイッチ２３の状態監視回路３３ｂ内のＭＣＵは、各スレーブから受信した状態情報を集約して、たとえば、状態監視回路３３ｂ内のＲＡＭに記憶する（Ｔ８）。その後、たとえば、状態監視回路３３ｂ内の出力回路は、集約した状態情報を外部装置に出力する。
スイッチ２３は、たとえば、Ｔ３～Ｔ９の処理を定期的に実行する。
なお、上記の説明では、１つのマスタが他のスレーブを一元管理する例を示したが、システムの中間階層に存在するスイッチ内の状態監視回路が中継機能を担ってもよい。
図８は、状態監視処理におけるマスタとスレーブの関係の他の例を示す図である。
図８の例では、システムの中間階層に存在するスイッチ（図２のスイッチ２２ａ１～２２ａｍに相当）の状態監視回路が、マスタとして機能するスイッチの状態監視回路と、ＳｏＣの状態監視回路との間の中継機能を担う。このようなシステムの場合、複数のＳｏＣの状態情報は、一旦、中間階層に存在するスイッチの状態監視回路に集約され、その後、マスタとして機能するスイッチの状態監視回路に送られる。
次に、状態情報に基づいたマスタによるスレーブの制御例を説明する。
マスタは、受信した状態情報から異常を検出した場合、異常があるスレーブの動作の抑制を指示する信号を送信する。たとえば、マスタは、スレーブ内の特定の要素の電源をオフしたり、スレーブ自身の電源をオフしたりすることを指示することで、スレーブの動作を抑制する。
図９は、状態情報に基づいたマスタによるスレーブの制御の一例を示すシーケンス図である。
スイッチ２３の状態監視回路３３ｂのＭＣＵが、受信した各スレーブの状態情報から、ＳｏＣ２１ａ１のＡＰ３１ａ１～３１ａｐの温度の異常を検出したとする（Ｔ１０）。なお、状態情報に基づく異常の検出は、状態監視回路３３ｂのＭＣＵが行ってもよいし、たとえば、外部装置の表示装置に表示された状態情報に基づいてユーザが行ってもよい。後者の場合には、異常（たとえば、上記のように温度の異常）を検出した旨の信号が、入力デバイスを用いて状態監視回路３３ｂに入力される。
ＳｏＣ２１ａ１のＡＰ３１ａ１～３１ａｐの温度の異常が検出された場合、スイッチ２３の状態監視回路３３ｂ内のセキュア通信回路は、ＭＣＵの制御のもと、ＳｏＣ２１ａ１に対して、ＡＰ３１ａ１～３１ａｐの電源オフを指示する信号を送信する（Ｔ１１）。セキュア通信回路は、この信号を暗号化して送信してもよい。
ＳｏＣ２１ａ１のセキュア通信回路３１ｇ６は、ＡＰ３１ａ１～３１ａｐの電源オフを指示する信号を受信する（Ｔ１２）。この信号が暗号化されている場合には、セキュア通信回路３１ｇ６は復号を行う。そして、ＭＣＵ３１ｇ１の制御のもと、電源制御回路３１ｇ４は、ＡＰ３１ａ１～３１ａｐの電源をオフする（Ｔ１３）。
図１０は、状態情報に基づいたマスタによるスレーブの制御の他の例を示すシーケンス図である。
スイッチ２３の状態監視回路３３ｂのＭＣＵが、受信した各スレーブの状態情報から、ＳｏＣ２１ａ１の通信異常を検出したとする（Ｔ２０）。その場合、スイッチ２３の状態監視回路３３ｂ内のセキュア通信回路は、ＭＣＵの制御のもと、ＳｏＣ２１ａ１の電源スイッチを制御するスイッチ２２ａ１に対して、ＳｏＣ２１ａ１の切り離しを指示する信号を送信する（Ｔ２１）。セキュア通信回路は、この信号を暗号化して送信してもよい。
スイッチ２２ａ１の状態監視回路３２ｃのセキュア通信回路は、ＳｏＣ２１ａ１の切り離しを指示する信号を受信する（Ｔ２２）。この信号が暗号化されている場合には、セキュア通信回路は復号を行う。そして、状態監視回路３２ｃ内のＭＣＵの制御のもと、状態監視回路３２ｃ内の電源制御回路は、ＳｏＣ２１ａ１の電源スイッチをオフする（Ｔ２３）。
以上説明した第２の実施の形態の処理装置２０によれば、複数のＳｏＣ（ＳｏＣ２１ａ１～ＳｏＣ２１ａｎ，２１ｂ１～２１ｂｎなど）と複数のスイッチ２２ａ１～２２ａｍ，２３の状態を示す状態情報が暗号化されて１つのＳｏＣまたはスイッチに集められる。これにより、各ＳｏＣまたは各スイッチの状態を安全に監視できる。また、各ＳｏＣと各スイッチの状態を示す状態情報を集約する別のチップを設ける場合に比べて、配線が煩雑になることを低減できる。
なお、上記の説明では、処理装置２０の各ＳｏＣまたは各スイッチが、状態情報を取得または収集する機能を有するものとして説明したが、状態情報を取得または収集する機能を有さないＳｏＣまたはスイッチがあってもよい。
以上、実施の形態に基づき、本発明の処理装置、半導体集積回路及び状態監視方法の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
１０ 処理装置
１１，１２，１３ 半導体集積回路
１１ａ，１１ｃ１，１３ｃ１ 制御回路
１１ｂ，１３ａ，１３ｂ インタフェース回路
１１ｃ，１３ｃ 状態監視回路
１１ｃ２，１３ｃ２ セキュア通信回路
１１ｃ３，１３ｃ３ 状態情報記憶回路
１１ｄ，１３ｄ システムバス
１３ｃ４ 出力回路
１４，１５ メモリ
１６ 外部装置

Claims (12)

  1. 第１の半導体集積回路と、
    複数の第２の半導体集積回路と、
    を有する処理装置であって、
    前記第１の半導体集積回路は、前記複数の第２の半導体集積回路に対して、前記複数の第２の半導体集積回路の状態を示す状態情報の送信を指示する第１の状態監視回路を有し、
    前記複数の第２の半導体集積回路はそれぞれ、前記状態情報の送信の指示を受信した場合、前記状態情報を暗号化した暗号化情報を、前記第１の半導体集積回路に対して送信する第２の状態情報監視回路、
    を有する処理装置。
  2. 前記第１の状態監視回路は、前記暗号化情報を受信し、受信した前記暗号化情報を復号して前記状態情報を生成し、前記状態情報を外部装置に出力する、請求項１に記載の処理装置。
  3. 前記第１の状態監視回路を有する前記第１の半導体集積回路は、ネットワークスイッチである、請求項１または２に記載の処理装置。
  4. 前記状態情報は、前記複数の第２の半導体集積回路の電源電圧、温度、負荷状態、または前記複数の第２の半導体集積回路の何れかの要素において発生したエラーに関する情報である、請求項１乃至３の何れか一項に記載の処理装置。
  5. 前記第２の状態監視回路は、
    前記第１の状態監視回路から前記状態情報の送信の指示を受信したときに、前記状態情報が記憶されている記憶回路から、前記状態情報を読み出す制御回路と、
    前記記憶回路から読み出された前記状態情報を暗号化した前記暗号化情報を生成し、前記暗号化情報を送信する通信回路と、
    を有する請求項１乃至４の何れか一項に記載の処理装置。
  6. 前記処理装置の起動処理時に、前記複数の第２の半導体集積回路の１つは、マスタとして機能し、前記複数の第２の半導体集積回路の残りはスレーブとして機能し、
    前記処理装置の状態監視処理時に、前記第１の半導体集積回路はマスタとして機能し、前記複数の第２の半導体集積回路はスレーブとして機能する請求項１乃至４の何れか一項に記載の処理装置。
  7. 前記第２の状態監視回路は、
    前記状態情報を暗号化した前記暗号化情報を生成し、前記暗号化情報を送信する通信回路を有し、
    前記通信回路は、前記処理装置の起動処理時に、対応する前記第２の半導体集積回路がマスタとして機能する場合は、ブートコードを暗号化して前記第１の半導体集積回路に送信し、対応する前記第２の半導体集積回路がスレーブとして機能する場合は、前記第１の半導体集積回路から暗号化されたブードコードを受信し、受信したブートコードを復号する請求項１乃至４の何れか一項に記載の処理装置。
  8. 前記複数の第２の半導体集積回路は、第１のネットワークを介して、前記第１の半導体集積回路と通信を行い、
    前記複数の第２の半導体集積回路は、前記第１のネットワークとは独立した、前記処理装置の外部とは接続されない第２のネットワークを介して、前記第１の半導体集積回路に前記暗号化情報を送信する請求項１乃至７の何れか一項に記載の処理装置。
  9. 前記第１の状態監視回路は、受信した前記暗号化情報を復号して生成した前記状態情報に基づき、異常を検出し、前記複数の第２の半導体集積回路のうち、前記異常が発生している第３の半導体集積回路の動作の抑制を指示する信号を送信する、
    請求項１乃至７の何れか一項に記載の処理装置。
  10. 複数の半導体集積回路と通信を行うインタフェース回路と、
    前記複数の半導体集積回路に対して、前記複数の半導体集積回路の状態を示す状態情報の送信を指示し、前記複数の半導体集積回路のそれぞれから、前記状態情報を暗号化した暗号化情報を受信し、前記暗号化情報を復号して前記状態情報を生成する通信回路と、
    前記状態情報を外部装置に出力する出力回路と、
    を有する半導体集積回路。
  11. 自身の状態を示す状態情報を記憶する記憶回路と、
    前記記憶回路から、前記状態情報を読み出す制御回路と、
    第１の半導体集積回路と通信を行うインタフェース回路と、
    前記第１の半導体集積回路から、前記状態情報の送信の指示を受信したときに、前記記憶回路から読み出された前記状態情報を暗号化した暗号化情報を生成し、前記暗号化情報を前記第１の半導体集積回路に送信する通信回路と、
    を有する半導体集積回路。
  12. 第１の半導体集積回路と複数の第２の半導体集積回路を含む処理装置の状態監視方法であって、
    前記第１の半導体集積回路に設けられた第１の状態監視回路が、前記複数の第２の半導体集積回路に対して、前記複数の第２の半導体集積回路の状態を示す状態情報の送信を指示し、
    前記複数の第２の半導体集積回路のそれぞれに設けられた第２の状態監視回路が、前記状態情報の送信の指示を受信した場合、前記状態情報を暗号化した暗号化情報を、前記第１の半導体集積回路に対して送信する、
    状態監視方法。
JP2017251764A 2017-12-27 2017-12-27 処理装置、半導体集積回路及び状態監視方法 Active JP7007570B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017251764A JP7007570B2 (ja) 2017-12-27 2017-12-27 処理装置、半導体集積回路及び状態監視方法
CN201880083873.XA CN111527724B (zh) 2017-12-27 2018-11-05 处理装置、半导体集成电路以及状态监视方法
PCT/JP2018/041022 WO2019130824A1 (ja) 2017-12-27 2018-11-05 処理装置、半導体集積回路及び状態監視方法
US16/899,256 US11537730B2 (en) 2017-12-27 2020-06-11 Processing apparatus, semiconductor integrated circuit, and status monitoring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017251764A JP7007570B2 (ja) 2017-12-27 2017-12-27 処理装置、半導体集積回路及び状態監視方法

Publications (2)

Publication Number Publication Date
JP2019118047A JP2019118047A (ja) 2019-07-18
JP7007570B2 true JP7007570B2 (ja) 2022-01-24

Family

ID=67066963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017251764A Active JP7007570B2 (ja) 2017-12-27 2017-12-27 処理装置、半導体集積回路及び状態監視方法

Country Status (4)

Country Link
US (1) US11537730B2 (ja)
JP (1) JP7007570B2 (ja)
CN (1) CN111527724B (ja)
WO (1) WO2019130824A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002278939A (ja) 2001-01-12 2002-09-27 Nippon Telegr & Teleph Corp <Ntt> ユーザ認証方法、ユーザ認証システム、認証装置及びサービス提供装置
JP2007174628A (ja) 2005-12-20 2007-07-05 Internatl Business Mach Corp <Ibm> Ｉ２ｃバスのトランザクション認証システム、コンピュータ・プログラムおよび方法
JP2010198397A (ja) 2009-02-26 2010-09-09 Hitachi Ltd 情報処理装置及びその障害ログデータ送出方法
JP2015095171A (ja) 2013-11-13 2015-05-18 リネオソリューションズ株式会社 トレース情報記録方法、トレース情報記録システム、トレース情報送信プログラムおよびトレース情報記録プログラム
JP2017163329A (ja) 2016-03-09 2017-09-14 日本電気株式会社 装置、保存方法及びプログラム
WO2018042766A1 (ja) 2016-08-30 2018-03-08 株式会社ソシオネクスト 処理装置、半導体集積回路及び半導体集積回路の起動方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4447977B2 (ja) 2004-06-30 2010-04-07 富士通マイクロエレクトロニクス株式会社 セキュアプロセッサ、およびセキュアプロセッサ用プログラム。
JP4871687B2 (ja) * 2005-10-03 2012-02-08 日立オートモティブシステムズ株式会社 車両制御システム
JP4795812B2 (ja) 2006-02-22 2011-10-19 富士通セミコンダクター株式会社 セキュアプロセッサ
WO2011148531A1 (ja) * 2010-05-25 2011-12-01 三菱電機株式会社 電力情報管理装置及び電力情報管理システム及び電力情報管理方法
CN101901318B (zh) * 2010-07-23 2011-11-30 北京工业大学 一种可信硬件设备及其使用方法
CN102479142A (zh) * 2010-11-30 2012-05-30 英业达股份有限公司 一种机架服务器系统及其监控方法
US9847654B2 (en) * 2011-03-05 2017-12-19 Powin Energy Corporation Battery energy storage system and control system and applications thereof
US20140344431A1 (en) 2013-05-16 2014-11-20 Aspeed Technology Inc. Baseboard management system architecture
CN104572724A (zh) * 2013-10-21 2015-04-29 研祥智能科技股份有限公司 主机工作状态的监测系统和监测方法
CN107113742B (zh) * 2015-04-30 2020-02-21 华为技术有限公司 一种功率信息的交互方法及设备
CN104954198B (zh) * 2015-05-26 2018-10-12 中国南方电网有限责任公司超高压输电公司南宁局 一种智能变电站过程层交换机状态监测装置及方法
US10333771B2 (en) * 2015-10-14 2019-06-25 Quanta Computer Inc. Diagnostic monitoring techniques for server systems
US20170168747A1 (en) * 2015-12-11 2017-06-15 Intel Corporation Intelligent memory support for platform reset operation
JP2017146836A (ja) * 2016-02-18 2017-08-24 ルネサスエレクトロニクス株式会社 半導体装置および通信システム
CN106383771A (zh) * 2016-09-29 2017-02-08 郑州云海信息技术有限公司 一种主机集群监控方法及装置
CN107145802A (zh) * 2017-05-09 2017-09-08 郑州云海信息技术有限公司 一种bios完整性度量方法、基板管理控制器和系统
JP6835676B2 (ja) * 2017-07-05 2021-02-24 株式会社ダイヘン 電源システム、電源装置、制御方法及び制御プログラム
CN107506663A (zh) * 2017-08-02 2017-12-22 中电科技（北京）有限公司 基于可信bmc的服务器安全启动方法
US10904224B2 (en) * 2017-09-29 2021-01-26 Rolls-Royce Corporation Aircraft engine monitoring system
JP2019101515A (ja) * 2017-11-29 2019-06-24 ルネサスエレクトロニクス株式会社 半導体装置及びその電源監視方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002278939A (ja) 2001-01-12 2002-09-27 Nippon Telegr & Teleph Corp <Ntt> ユーザ認証方法、ユーザ認証システム、認証装置及びサービス提供装置
JP2007174628A (ja) 2005-12-20 2007-07-05 Internatl Business Mach Corp <Ibm> Ｉ２ｃバスのトランザクション認証システム、コンピュータ・プログラムおよび方法
JP2010198397A (ja) 2009-02-26 2010-09-09 Hitachi Ltd 情報処理装置及びその障害ログデータ送出方法
JP2015095171A (ja) 2013-11-13 2015-05-18 リネオソリューションズ株式会社 トレース情報記録方法、トレース情報記録システム、トレース情報送信プログラムおよびトレース情報記録プログラム
JP2017163329A (ja) 2016-03-09 2017-09-14 日本電気株式会社 装置、保存方法及びプログラム
WO2018042766A1 (ja) 2016-08-30 2018-03-08 株式会社ソシオネクスト 処理装置、半導体集積回路及び半導体集積回路の起動方法

Also Published As

Publication number Publication date
US11537730B2 (en) 2022-12-27
WO2019130824A1 (ja) 2019-07-04
CN111527724A (zh) 2020-08-11
US20200302069A1 (en) 2020-09-24
JP2019118047A (ja) 2019-07-18
CN111527724B (zh) 2023-05-02

Similar Documents

Publication Publication Date Title
JP7014969B2 (ja) 処理装置、半導体集積回路及び半導体集積回路の起動方法
KR102401088B1 (ko) 보안 장치, 이를 포함하는 전자 장치 및 전자 장치의 동작 방법
JP2018504076A (ja) 信頼できる実行環境と周辺機器との間の信頼確立
US10607018B2 (en) Apparatus, system, and method of securitization of memory modules against malicious acts
US11294846B2 (en) System, apparatus and method for secure communication on a bus
US20180357193A1 (en) Computing device and operation method
JP6023853B1 (ja) 認証装置、認証システム、認証方法、およびプログラム
JP6520759B2 (ja) プログラマブルコントローラ、プログラマブルコントローラの制御プログラム
JP7007570B2 (ja) 処理装置、半導体集積回路及び状態監視方法
US10749836B2 (en) Slave device for performing address resolution protocol and operating method thereof
JP6176058B2 (ja) ダイレクトメモリアクセス制御装置、その制御方法、及び情報処理システム
US11734218B2 (en) Bus system
TWI773247B (zh) 匯流排系統
JP2015036205A (ja) 情報処理装置、情報処理方法及びプログラム
US11277388B2 (en) Communication system, communication method, and information storage medium
JP5470884B2 (ja) マルチノードシステム、異常処理方法、スイッチ、ノード及びプログラム
US20150281343A1 (en) Information processing device, information processing system, and processing method
WO2016140596A1 (ru) Устройство шифрования данных (варианты), вычислительная система с его использованием (варианты)
JP6175971B2 (ja) 情報処理装置、情報処理方法及び情報処理プログラム
JP5763030B2 (ja) 二重化ネットワーク制御システムおよび二重化ネットワーク制御方法
JP2015141500A (ja) デジタルシグナルプロセッサシステムおよび信号処理装置
JP2001344222A (ja) コンピュータ・システム
JP6671247B2 (ja) 通信装置
US20180341610A1 (en) Information processing apparatus and recording medium storing information processing program
JP2021128375A (ja) 制御システムおよびサーバ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201118

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20201217

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20201217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211220

R150 Certificate of patent or registration of utility model

Ref document number: 7007570

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150